JP6650889B2 - 半導体プロセス制御のためのパターン付ウェハ形状測定 - Google Patents

半導体プロセス制御のためのパターン付ウェハ形状測定 Download PDF

Info

Publication number
JP6650889B2
JP6650889B2 JP2016575021A JP2016575021A JP6650889B2 JP 6650889 B2 JP6650889 B2 JP 6650889B2 JP 2016575021 A JP2016575021 A JP 2016575021A JP 2016575021 A JP2016575021 A JP 2016575021A JP 6650889 B2 JP6650889 B2 JP 6650889B2
Authority
JP
Japan
Prior art keywords
wafer
flatness
measurement
lithographic
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016575021A
Other languages
English (en)
Other versions
JP2017529681A5 (ja
JP2017529681A (ja
Inventor
プラディープ ブカダラ
プラディープ ブカダラ
ジェイディープ シンハ
ジェイディープ シンハ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/313,733 external-priority patent/US10576603B2/en
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2017529681A publication Critical patent/JP2017529681A/ja
Publication of JP2017529681A5 publication Critical patent/JP2017529681A5/ja
Application granted granted Critical
Publication of JP6650889B2 publication Critical patent/JP6650889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Description

本開示は一般に、半導体の分野に関し、特にウェハ形状測定技術に関する。
本願は、米国特許法第119条(e)に基づき、2014年4月22日に出願された米国仮特許出願第61/982,731号の利益を請求するものである。前記米国仮特許出願第61/982,731号の全体を、参照によって本願に援用する。
半導体装置の製造には一般に、半導体ウェハ等の基板を、様々な半導体製造プロセスを使って加工することが含まれる。例えば、リソグラフィは、その中でレティクルから半導体ウェハ上に配置されたレジストにパターンを転写する半導体製造プロセスである。半導体製造プロセスのその他の例としては、化学機械研磨(chemical−mechanical polishing)(CMP)、エッチング、蒸着、およびイオン注入があるが、これらに限定されない。複数の半導体装置が1枚の半導体ウェハ上に配置されたものとして製造され、その後、個々の半導体装置に分離されてもよい。
米国特許出願公開第2005/0255610号 米国特許出願公開第2003/0186624号
半導体製造プロセス中の様々な段階において、計測プロセスを使って、半導体層に対する1つまたは複数のプロセスがモニタおよび制御される。これらの特性の中には、ウェハの平坦度と厚さの均一性が含まれる。従来の計測システムでもこれらの特性をモニタおよび制御できるかもしれないが、これらは一般に、パターンなしの/ベアウェハを取り扱うために使用される。そこに、パターン付のウェハを含むあらゆるウェハに適した、上述の欠点のないウェハ形状測定のためのシステムと方法に対するニーズがある。
本開示は、ウェハ研磨プロセスをモニタおよび制御する方法に関する。この方法は、ウェハ研磨プロセスの前に、あるウェハのウェハ形状測定値の第一の集合を取得するステップであって、ウェハ形状測定値の第一の集合が第一の表面高さ測定値、第一の裏面高さ測定値、および第一のウェハ平坦度測定値を含むようなステップと、ウェハのためのウェハ研磨プロセスを最適化するステップであって、ウェハの領域ごとに異なる圧力レベルを割り当てて、最善の平坦状態を実現し、ウェハの最善の平坦状態がウェハ研磨プロセス前に取得した第一の表面高さ測定値、第一の裏面高さ測定値、および第一のウェハ平坦度測定値に基づいて計算されるようなステップと、最適化されたウェハ研磨プロセスに基づいてウェハを研磨するステップと、を含む。
本開示の別の実施形態は、加工ツールにより誘導された平坦度のエラーを分析する方法に関する。この方法は、あるウェハのウェハ形状測定値を取得するステップであって、ウェハ形状測定値が少なくとも表面高さ測定値と裏面高さ測定値を含むようなステップと、表面高さ測定値に基づいて表面ウェハ表面特徴を特定するステップと、裏面ウェハ測定値に基づいて裏面ウェハ表面特徴を特定するステップと、表面ウェハ表面特徴により誘導された平坦度エラーを裏面ウェハ表面特徴により誘導された平坦度エラーから分離するステップと、表面ウェハ表面特徴により誘導された平坦度エラーと裏面ウェハ表面特徴により誘導された平坦度エラーに基づいて、加工ツールが単独で平坦度エラーを誘導したかを判断するステップと、を含む。
本開示の他の実施形態は、リソグラフィフォーカスエラーを制御する方法に関する。この方法は、リソグラフィスキャニングの前に、あるウェハのウェハ形状測定値の第一の集合を取得するステップであって、ウェハ形状測定値の第一の集合が第一の表面高さ測定値、第一の裏面高さ測定値、および第一のウェハ平坦度測定値を含むようなステップと、少なくとも1つのウェハ平坦度エラーを特定するステップと、リソグラフィスキャニング中にその少なくとも1つのウェハ平坦度エラーを補償するようにリソグラフィスキャナを制御するステップと、を含む。
本開示の他の実施形態は、ウェハのばらつきを計算する方法に関する。この方法は、ウェハレベルの厚さばらつきマップを取得するステップと、ウェハレベルの厚さばらつきマップを複数の均一な大きさの区画に分割するステップと、複数の区画の中の各区画を個別に水平化するステップと、各区画を複数の長方形領域にさらに分割するステップであって、各長方形領域がリソグラフィスキャナのスリットサイズに概して対応するようなステップと、複数の区画の中の各区画の複数の長方形領域の中の各長方形領域を個別に水平化するステップと、複数の区画の中の各区画の複数の長方形領域を組み合わせて、ウェハ全体の測定値メトリクスを取得するステップと、を含む。
当然のことながら、上の一般的な説明文と以下の詳細な説明文はどちらも例示的、説明的にすぎず、必ずしも本開示を限定していない。本明細書に組み込まれ、その一部を構成する添付の図面は、本開示の主旨を示している。説明文と図面は一体で本開示の原理を説明する役割を果たす。
当業者であれば、下記のような添付の図面を参照することによって本開示の様々な利点をよりよく理解できるであろう。
パターン付ウェハ形状測定ツールで測定されたウェハ平坦度を示す図である。 ウェハ研磨プロセスを示す図である。 ウェハ研磨プロセスのためのウェハ形状測定値に基づく制御ループを示すブロック図である。 リソグラフィスキャナのためのウェハ形状測定値に基づく制御ループを示すブロック図である。 リソグラフィチャックの平坦度特徴を考慮に入れた平坦度エラー推定方法を示すフロー図である。 区画に基づく平坦度ばらつき計算プロセスを示す図である。 引き続き区画に基づく平坦度ばらつき計算プロセスを説明する図である。 引き続き区画に基づく平坦度ばらつき計算プロセスを説明する図である。
ここで、添付の図面に示されている本開示の主旨について詳しく述べる。
本開示の実施形態は、リソグラフィフォーカス、CMP、およびその他の半導体プロセス制御スキャナ補正を提供するシステムと方法に関する。本開示の中のウェハ形状という用語は、表面高さ、裏面高さ、厚さばらつき、平坦度、およびそれに付随する形状、トポグラフィ、またはその他の派生物を指す点に留意されたい。また、本開示の実施形態によるシステムと方法は、パターン付ウェハを含むあらゆる種類のウェハを、従来の計測システムの欠陥を発生させずに取り扱うことに適している点にも留意されたい。
図1を参照すると、パターン付ウェハ形状(patterned wafer geometry)(PWG)測定ツールで測定されたウェハ平坦度が示されている。本開示により利用されるパターン付ウェハ形状測定ツールは、ウェハの表面高さ、裏面高さ、および厚さばらつきを測定できる。このような情報を取得することにより、平坦度エラーの原因を表面および裏面成分の間で分離し、どちらに属するかを特定できる。
平坦度エラーの原因を特定できることが重要である。例えば、図2を参照すると、ウェハ200を研磨ツール(例えば、CMP)で研磨している様子を示す簡略化された図が示されている。ウェハ200の、研磨プロセスを受ける前の形状が図のように僅かに湾曲していると仮定すると、研磨ツールは上面の隆起部分を除去し、その結果、研磨後のウェハ202はその表面が平坦となる。しかしながら、この研磨後のウェハ202は、その平坦度分布が最適とは言えないため、望ましくない。
単純に上面の隆起部分を取り除く代わりに、ウェハ形状と平坦度データを測定し、研磨プロセスのために考慮するべきである。図3は、このような制御ループを示す図である。より具体的には、別々の表面と裏面のトポグラフィ測定データを取得し、制御ループに供給して研磨プロセスを最適化することができる。例えば、制御ループは、ウェハが特定の方法で研磨された場合に達成しうる最善の平坦状態を計算してもよい。その後、ウェハの領域によって異なる圧力レベルをかけることができ、それによって、図2に示されるように単純に平坦の上面202を提供することと対照的に、最終的な結果として最善の平坦状態を達成できる。それに加えて、ウェハ形状測定値を研磨プロセス後に再び取得でき、必要な調整を判断し、研磨プロセスに相応に適用することができる。
このように研磨ツールを構成することによって、最善の平坦状態を得るように最適化することは、下流のプロセスにとって有利であると想定される。例えば、研磨後のウェハは、リソグラフィプロセスツールまたはその他による加工中に、真空または力を利用するチャックで支持される。ウェハが力を利用するチャックで支持される場合、ウェハの裏面はだいたい平坦であればよいとされ、ウェハを単純に研磨して、上面を平坦しただけであると、ウェハがチャックで支持された時に上面が平坦でなくなるかもしれない。その結果、フォーカスエラーが生じる。ウェハ平坦度のエラーはリソグラフィの露光中のフォーカスエラーに直接つながるため、上述のように平坦状態の最適化に基づいて研磨ツールを構成することにより、リソグラフィ加工ツールのフォーカスが有効に改善される。
ウェハをチャックで支持すると、ウェハの裏面により誘導される104および106等の特徴(図1に示される)は、表面に押し付けられ、ウェハ表面により誘導される特徴と共にリソグラフィ加工ツールに影響する。リソグラフィ加工ツールの中にはウェハの平坦度に基づく調整によってエラーを補正できるものもあるが、このような調整は、表面誘導の平坦度エラーと裏面誘導の平坦度エラーを区別せずに行われる点に留意されたい。したがって、このように行われる調整は、ウェハがチャックから外されると、ウェハがチャックで支持されていた間に行われた補償が補正過剰または補正不足の何れかになり得るため、理想的ではない。
図1に示されるような表面トポグラフィを裏面トポグラフィと区別できれば、平坦度エラーの原因を特定できる。図1に示される例において、裏面に顕著な特徴(ピン状のマーク)104および106があることが観察されると、後続の加工ステップにこの観察結果が(例えば、フィードフォワード方式で)伝えられてもよく、その後続の加工ステップでは、そのような平坦度エラーを相応に補償する(または回避する)ことが選択されてもよい。
表面トポグラフィを裏面トポグラフィと区別することは、よりよい補償制御機構を提供するだけでなく、製造プロセス中に表面および/または裏面平坦度エラーの原因となったかもしれない加工ステップを特定するのにも役立ち得る。図1に示される例において、特徴(ピン状のマーク)104および106が裏面により誘導されたと判断されると、そのような特徴の原因を見つけるための分析プロセスが開始されてもよい。1つの実施形態において、この分析プロセスは(原因分析または根本原因分析と呼ばれることがある)、製造プロセス中のどの加工ステップがこれらのエラーの原因となり、またその程度がどれだけであるかを特定しようとしてもよい。例えば、この分析プロセスは、疑われる加工ステップにおいてウェハ形状測定を行い、裏面の特徴の原因となった加工ステップを特定してもよい。このプロセスはまた、表面エラーの分析にも利用されてよいと想定され、これも本開示の主旨と範囲から逸脱しない。
図3および4は、様々な種類の加工ステップによって誘導されるウェハ形状のばらつきを分析/評価するために使用可能な制御ループを示す図である。2つの時点、すなわち関心対象のプロセスの前後においてウェハ形状を測定することにより、特定の加工ステップにより誘導されるばらつきを評価できる。ウェハ形状における測定された変化は、リソグラフィのフォーカスまたはオーバレイエラー等の重要な半導体製造パラメータに対する影響と、区画平坦度、面内変位、およびその他、測定されたウェハ形状の変化から計算されうるメトリクスによる収率に関係がある。
このような分析プロセスは、製造プロセス中のすべての重要加工ステップにおいて、潜在的エラーをできるだけ早く把握するために利用されてもよいことが想定される。その代わりに、またはそれに加えて、この分析プロセスは、表面または裏面の何れかに特定の特徴が検出されたときに条件付きで起動されてもよい。前述のように、図1に示される例において、特徴(ピン状のマーク)104および106がウェハ100の裏面で検出されると、この検出によってそのような特徴の原因を発見するためにさらに分析するように促される。さらに、特定の加工ツールのための工程ステップの条件を手作業および/または自動で調整するように構成し、それによって特定の加工ツールがウェハ形状と特定の重要な半導体製造パラメータに与える影響を最小化するように構成されてもよい。
平坦度のエラーを特定し、補償できるようにするだけでなく、チャックにより誘導される平坦度の特徴はまた、供給されるウェハの平坦度エラー全体を計算/推定するために抽出し、使用することもできる。より具体的には、図5はウェハ形状測定ツールを使って取得したウェハ平坦度の測定値とリソグラフィスキャナから取得したスキャナ平坦化測定値を使って平坦度エラーを計算/推測する方法を示す。ステップ502で、パターン付またはパターンなしベアウェハ(参照ウェハとなる)を使って、あるチャックにより誘導される平坦度の特徴を抽出してもよい。このチャックの平坦度の特徴が抽出されたら、同じチャックで支持されるその後のウェハのために、リソグラフィ露光中に平坦度エラー全体が推定されてもよい。例えば、新しいウェハを受けると、ステップ504で、ウェハ形状測定ツールを使用し、その平坦度測定値を含めたそのウェハの形状を取得できる。その後、抽出されたチャック平坦度の特徴をそのウェハの平坦度測定値に加えることによって、ステップ506で、平坦度エラー全体(ウェハがチャックで支持されるときの平坦度エラーを表す)を計算できる。このようにして、ウェハをチェックに押し付けた時の影響を定量化でき(例えば、フィードフォワード制御の一環)、これは良好なフォーカス水平化補正を提供するのに役立つ。
この計算はまた、完全に逆転させることができる点に留意されたい。すなわち、ウェハが特定のチャックに支持されているときに(例えばスキャナ水平化測定値に基づいて)上面の高さが測定された場合、またウェハがチャックで支持された状態から外されたときにウェハ形状が測定された場合、その特定のチャックの平坦度の特徴は、リソグラフィスキャナから得られた水平化マップからウェハ形状の測定値を差し引くことによって計算できる。前述のように、このプロセスは、参照ウェハを使って比較方式で実行でき、その特定のチャックの抽出された平坦度の特徴は、将来のウェハに対するその影響を予想/推定するために使用できる。それに加えて、この推定プロセスの精度は、フィードバックループ(例えば、図4に示される)を使って改善できる。より具体的には、フォーカスエラーおよび/またはクリティカルディメンションの均一性をリソグラフィ後に測定し、フィードフォワードのフォーカス補正がどれだけ有効であったかを確認できる。フィードフォワードだけではフォーカスおよび/またはクリティカルディメンション均一性のエラーを十分に削減できなかったと判断された場合、次のウェハのためのフォーカス補正を調整するフィードバックループを利用してもよい。
追加の測定メトリクスも制御信号として取得し、提供してもよい。例えば、1つの実施形態において、区画ごとの平坦度ばらつきメトリクスが取得され、これは、根本原因分析を実行するために使用でき、および/または製造プロセスを改善するためにフィードバックとして提供できる。
図6〜8を参照すると、区画ごとの平坦度ばらつき計算プロセス600を示す一連の図が示されている。ステップ602で、ウェハレベルの厚さばらつきマップが取得され、複数の均一な大きさの区画(フィールドとも呼ぶことができる)に分割される。特定の区画の各々の中の厚さばらつきは次に、その特定の区画への単独の最小二乗平面のフィッティングにより水平化される。ステップ604では、各区画は、リソグラフィスキャナスリットサイズと略同等の長方形領域にさらに分割される。当然のことながら、区画がスリットサイズによって均等に分割できない場合、その区画の一方の端で部分的スリットを利用してもよく、または区画を均等に分割するために、スリットサイズをわずかに調整してもよい。このように区画を分割することによって提供される利点の1つは、それが、スリットごとに行われるスキャニングプロセスの模倣(シミュレート)となることである。
ここで、ステップ606で、各スリット領域は、特定のスリット領域への単独の最小二乗平面のフィッティングにより、さらに個別に水平化でき、ステップ608で、各区画内の個別に水平化されたスリット領域を組み合わせて、全体のウェハマップ(例えば、区画の表面最小二乗焦点面、すなわちSFQおよびその他)を形成できる。その後、ステップ610で、区画平坦度平均値が、区画平坦度のすべての数値を平均することによって得られる。この区画平坦度平均値は、従来の区画ごとの水平化と上述のスリットごとの水平化(これには、スキャニング工程を模倣(シミュレート)するという利点がある)の両方を利用することによって水平化されることに留意されたい。
このようにして計算された区画平坦度平均値は、あるウェハに関して導き出された各種のメトリクスと情報を計算するために利用できることが想定される。例えば、ステップ612に示されるように、区画ごとの数値から平均値を差し引くことにより、ウェハ全体についての区画ごとのばらつきマップを計算できる。また、平坦度の数値を例示的な測定メトリクスとして使用されるが、この区画ごと、スリットごとのばらつき計算プロセスは、平坦度ばらつき、厚さばらつきを含むがこれに限定されない他の様々な測定メトリクスと、ウェハの露光中にリソグラフィスキャナが遭遇する補正不能なフォーカスエラーと相関するその他の様々なウェハトポグラフィのばらつきを計算することに応用可能であると想定される。
これらのばらつきマップは、報告のために使用でき、製造プロセスを改善するために分析できることも想定される。例えば、図8に示される区画ごとばらつきマップにおいて、装置のパターンによるトポグラフィばらつき(システマティックである(相関がある))が除去される。それによって、システマティックトポロジを除去すると、あらゆる加工ばらつき(研磨ツールにより生じる局所的なホットスポット等)が目に見えるようになる。すると、この情報をフィードバック制御として研磨ツールに提供でき、それによってその後のプロセスが改善される。
さらに、平均区画および区画ごとのばらつきマップおよびメトリクスが平坦度測定値に限定されないことも想定される。上述のものと同じ技術は、表面および/または裏面マップに関するその他のメトリクス、このような表および/または裏のナノトポグラフィ、およびその他にも適用可能であり、これらも本開示の主旨と範囲から逸脱しない。
上述の例は研磨ツールとリソグラフィツールに関しているが、本開示によるシステムと方法は、他の種類の加工ツールにも適用可能であることが想定され、これらもまた、ウェハ形状に基づく制御ループの恩恵を受けることができ、それも本開示の主旨と範囲から逸脱しない。さらに、本開示において使用されているウェハという用語は、集積回路およびその他の装置の製造に使用される半導体材料の薄いスライスのほか、磁気ディスク基板、ゲージブロック等のような、他の薄い研磨されたプレートも含んでいてよい。
開示されている方法は、各種のウェハ形状測定ツールの中で、1つまたは複数のプロセッサにより、1つの製造機器を通じて、および/または複数の製造機器を通じて実行される命令セットとして実装されてもよい。さらに、当然のことながら、開示されている方法の中のステップの具体的な順序または序列は例示的な方法の例である。設計の好みに基づいて、当然のことながら、方法の中のステップの具体的な順序または序列を並べ直すこともでき、それでも依然として本開示の主旨と範囲に含まれる。方法に関する付属の特許請求項は、各種のステップの中の要素を例示的な順序で示しており、必ずしも提示されている具体的な順序または序列に限定することは意図されていない。
本開示のシステムと方法および、それに付随する利点の多くは、以上の説明から理解されると考えられ、開示されている主旨から逸脱することなく、またはその実質的な利点のすべてを損なうことなく、構成要素の形式、構成、および配置に様々な変更を加えてもよいことは明らかであろう。記載されている形式は例にすぎない。

Claims (29)

  1. 加工ツールにより誘導された平坦度のエラーを分析する方法において
    ェハ表面のウェハ形状測定値を取得するステップと
    ウェハ表面のウェハ形状測定値の中の正面側ウェハ表面特徴を特定するステップと、
    ウェハ表面のウェハ形状測定値の中の背面側ウェハ表面特徴を特定するステップと、
    ウェハ表面のウェハ形状測定値の中の正面側ウェハ表面特徴により誘導された正面側平坦度エラーを、ウェハ表面のウェハ形状測定値の中の背面側ウェハ表面特徴により誘導された背面側平坦度エラーから分離するステップと、
    加工ツールに対応する特徴の有無を確認することで、正面側平坦度エラーおよび背面側平坦度エラーのうち少なくとも一方が加工ツールにより誘導されたか否かを判断するステップと、
    を含むことを特徴とする方法。
  2. 請求項1に記載の方法において、
    ウェハ表面のウェハ形状測定値は、加工ツールによってウェハを加工する前に取得される第1のウェハ表面のウェハ形状測定値であり、
    ウェハ表面のさらなるウェハ形状測定値は、加工ツールによってウェハを加工した後に取得される
    ことを特徴とする方法。
  3. 請求項2に記載の方法において、
    正面側ウェハ表面特徴が、加工ツールを使ってウェハを加工する前と後に取得された正面側高さ測定値に基づいて特定され、背面側ウェハ表面特徴が、加工ツールを使ってウェハを加工する前と後に取得された背面側高さ測定値に基づいて特定されることを特徴とする方法。
  4. リソグラフィフォーカスエラーを制御する方法において、
    リソグラフィスキャニングの前に、ウェハ表面のウェハ形状測定値を取得するステップと、
    ウェハ表面のウェハ形状測定値から少なくとも1つのウェハ平坦度エラーを特定するステップであって、
    少なくとも1つのリソグラフィチャックにより誘導された平坦度エラーを推定するステップと、
    少なくとも1つのリソグラフィチャックにより誘導された平坦度エラーと、ウェハ形状測定値に含まれるウェハ平坦度測定値に基づいて全体のウェハ平坦度エラーを計算するステップと、
    を含むステップと、
    リソグラフィスキャニング中にその少なくとも1つのウェハ平坦度エラーを補償するための補正が過剰又は不足の何れかにならないようにリソグラフィスキャナを制御するステップと、
    を含むことを特徴とする方法。
  5. 請求項に記載の方法において、
    少なくとも1つのリソグラフィチャックにより誘導された平坦度エラーは、チャックで支持されていない状態で測定された参照ウェハのウェハ形状を、参照ウェハがチャックで支持されている状態でリソグラフィスキャナから得られた参照ウェハの水平化マップから差し引くことによって推定されることを特徴とする方法。
  6. 請求項に記載の方法において、
    リソグラフィスキャニングの後にフォーカスエラーとクリティカルディメンション均一性のうちの少なくとも一方を取得するステップをさらに含むことを特徴とする方法。
  7. 請求項に記載の方法において、
    前記リソグラフィスキャナを制御するステップがリソグラフィスキャニング中に少なくとも1つのウェハ平坦度エラーを補償する有効性を、リソグラフィスキャニングの後に得られたフォーカスエラーとクリティカルディメンション均一性のうちの前記少なくとも一方に基づいて判断するステップと、
    リソグラフィフォーカスを、リソグラフィスキャニングの後に得られたフォーカスエラーとクリティカルディメンション均一性のうちの前記少なくとも一方に基づいて調整するステップと、
    をさらに含むことを特徴とする方法。
  8. 請求項4に記載の方法において、
    少なくとも1つのウェハ平坦度エラーを特定するステップは、
    ウェハレベルの厚さばらつきマップを取得するステップと、
    ウェハレベルの厚さばらつきマップを複数の均一な大きさの区画に分割するステップと、
    複数の区画の中の各区画を個別に水平化するステップと、
    各区画を複数の長方形領域にさらに分割するステップであって、各長方形領域がリソグラフィスキャナのスリットサイズに概して対応するステップと、
    複数の区画の中の各区画の複数の長方形領域の中の各長方形領域を個別に水平化するステップと、
    複数の区画の中の各区画の複数の長方形領域を組み合わせて、ウェハ全体の測定値メトリクスを取得するステップと、
    を含むことを特徴とする方法。
  9. 請求項に記載の方法において、
    複数の区画の中の各区画を個別に水平化するステップは、各区画への単独の最小二乗平面のフィッティングを行うステップを含むことを特徴とする方法。
  10. 請求項に記載の方法において、
    複数の区画の中の各区画の複数の長方形領域の中の各長方形領域を個別に水平化するステップは、各長方形領域への単独の最小二乗平面のフィッティングを行うステップを含むことを特徴とする方法。
  11. 請求項に記載の方法において、
    測定メトリクスは平坦度測定メトリクスを含むことを特徴とする方法。
  12. 請求項1に記載の方法において、
    区画平坦度平均値を、組み合わせたウェハ全体の平坦度測定メトリクスに基づいて計算するステップをさらに含むことを特徴とする方法。
  13. 請求項1に記載の方法において、
    区画平坦度平均値を、組み合わせたウェハ全体の平坦度測定メトリクスから差し引くことにより、区画間ばらつきを得るステップをさらに含むことを特徴とする方法。
  14. 請求項1に記載の方法において、
    区画間ばらつきをフィードバックコントロールとして提供することによって、加工ツールにより誘導される平坦度エラーを削減するステップをさらに含むことを特徴とする方法。
  15. パターン付ウェハ形状測定ツールと、
    命令セットを実行可能に構成される1つ又は複数のプロセッサと、を備え、
    前記命令セットが、前記1つ又は複数のプロセッサに
    ェハ表面のウェハ形状測定値を、リソグラフィスキャニングの前に、前記パターン付ウェハ形状測定ツールから取得させ、
    ウェハ表面のウェハ形状測定値から少なくとも1つのウェハ平坦度エラーを特定させ、
    リソグラフィスキャニング中にその少なくとも1つのウェハ平坦度エラーを補償するための補正が過剰又は不足の何れかにならないようにリソグラフィスキャナを制御させる、
    ように構成され
    前記1つ又は複数のプロセッサは、
    少なくとも1つのリソグラフィチャックにより誘導された平坦度エラーを推定し、
    少なくとも1つのリソグラフィチャックにより誘導された平坦度エラーと第一のウェハ平坦度測定値に基づいて全体のウェハ平坦度エラーを計算することで、少なくとも1つのウェハ平坦度エラーを特定することを特徴とするシステム。
  16. 請求項1に記載のシステムにおいて、
    少なくとも1つのリソグラフィチャックにより誘導された平坦度エラーは、チャックで支持されていない状態で測定された参照ウェハのウェハ形状を、参照ウェハがチャックで支持されている状態でリソグラフィスキャナから得られた参照ウェハの水平化マップから差し引くことによって推定されることを特徴とするシステム。
  17. 請求項1に記載のシステムにおいて、
    前記1つ又は複数のプロセッサは、さらに、リソグラフィスキャニングの後にフォーカスエラーとクリティカルディメンション均一性のうちの少なくとも一方を取得するように構成されることを特徴とするシステム。
  18. 請求項1に記載のシステムにおいて、
    前記1つ又は複数のプロセッサは、さらに、
    リソグラフィスキャニングの後に得られたフォーカスエラーとクリティカルディメンション均一性のうちの前記少なくとも一方に基づいて、リソグラフィスキャニング中に少なくとも1つのウェハ平坦度エラーを補償するようにリソグラフィスキャナを制御することの有効性を判断し、かつ、
    リソグラフィスキャニングの後に得られたフォーカスエラーとクリティカルディメンション均一性のうちの前記少なくとも一方に基づいてリソグラフィフォーカスを調整するように構成されることを特徴とするシステム。
  19. 請求項1に記載のシステムにおいて、
    前記1つ又は複数のプロセッサは、さらに、
    ウェハレベルの厚さばらつきマップを取得し、
    ウェハレベルの厚さばらつきマップを大きさが均一である複数の区画に分割し、
    複数の区画の中の各区画を個別に水平化し、
    分割された各区画を、リソグラフィスキャナのスリットサイズに概して対応する複数の長方形領域にさらに分割し、
    複数の区画の中の各区画に対して、複数の長方形領域の中の各長方形領域を個別に水平化し、
    複数の区画の中の各区画における複数の長方形領域を組み合わせて、ウェハ全体の測定値メトリクスを取得することで、
    前記少なくとも1つのウェハ平坦度エラーを特定することを特徴とするシステム。
  20. 請求項19に記載のシステムにおいて、
    各区画を個別に水平化することは、各区画への単独の最小二乗平面のフィッティングを含むことを特徴とするシステム。
  21. 請求項19に記載のシステムにおいて、
    各長方形領域を個別に水平化することは、各長方形領域への単独の最小二乗平面のフィッティングを含むことを特徴とするシステム。
  22. 請求項19に記載のシステムにおいて、
    測定メトリクスは、平坦度測定メトリクスを含むことを特徴とするシステム。
  23. 請求項2に記載のシステムにおいて、
    前記1つ又は複数のプロセッサは、さらに、
    区画平坦度平均値を、組み合わせたウェハ全体の平坦度測定メトリクスに基づいて計算するように構成されることを特徴とするシステム。
  24. 請求項2に記載のシステムにおいて、
    前記1つ又は複数のプロセッサは、さらに、
    区画平坦度平均値を、組み合わせたウェハ全体の平坦度測定メトリクスから差し引くことにより、区画間ばらつきを得るように構成されることを特徴とするシステム。
  25. 請求項2に記載のシステムにおいて、
    前記1つ又は複数のプロセッサは、さらに、
    区画間ばらつきをフィードバックコントロールとして提供することによって、加工ツールにより誘導される平坦度エラーを削減するように構成されることを特徴とするシステム。
  26. ウェハ研磨プロセスをモニタおよび制御する方法において、
    ウェハの研磨プロセスの前に、ウェハ表面のウェハ形状測定値の第一の集合を取得するステップであって、ウェハ形状測定値の第一の集合が第一の正面側高さ測定値、第一の背面側高さ測定値、および第一のウェハ平坦度測定値を含むステップと、
    ウェハのためのウェハ研磨プロセスを最適化するステップであって、ウェハの領域ごとに異なる圧力レベルを割り当てて、目標の平坦状態を実現し、ウェハの目標の平坦状態がウェハ研磨プロセス前に取得した第一の正面側高さ測定値、第一の背面側高さ測定値、および第一のウェハ平坦度測定値に基づいて計算されるステップと、
    最適化されたウェハ研磨プロセスに基づき割り当てられた圧力レベルでウェハに圧力をかけた状態でウェハを研磨するステップと、
    ウェハ研磨プロセスの後に、ウェハ表面のウェハ形状測定値の第二の集合を取得するステップであって、ウェハ形状測定値の第二の集合が第二の正面側高さ測定値、第二の背面側高さ測定値、および第二のウェハ平坦度測定値を含む、ステップと、
    ウェハ研磨プロセスの後に取得した第二のウェハ平坦度測定値と、計算された目標の平坦状態とを比較するステップと、
    比較に基づくフィードバック制御を用いてウェハ研磨プロセスを調整するステップと、
    を含むことを特徴とする方法。
  27. 請求項2に記載の方法において、
    第一の正面側高さ測定値を第二の正面側高さ測定値と比較し、第一の背面側高さ測定値を第二の背面側高さ測定値と比較するステップと、
    ウェハ研磨プロセスによって誘導されたウェハ形状ばらつきを評価するステップと、
    をさらに含むことを特徴とする方法。
  28. 請求項27に記載の方法において、
    ウェハ形状ばらつきがウェハ研磨プロセスにより誘導された場合に、ウェハ研磨プロセスを調整するステップをさらに含むことを特徴とする方法。
  29. 請求項2に記載の方法において、
    ウェハ研磨プロセスは、化学機械研磨を含むことを特徴とする方法。
JP2016575021A 2014-06-24 2015-04-23 半導体プロセス制御のためのパターン付ウェハ形状測定 Active JP6650889B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/313,733 US10576603B2 (en) 2014-04-22 2014-06-24 Patterned wafer geometry measurements for semiconductor process controls
US14/313,733 2014-06-24
PCT/US2015/027182 WO2015199801A1 (en) 2014-06-24 2015-04-23 Patterned wafer geometry measurements for semiconductor process controls

Publications (3)

Publication Number Publication Date
JP2017529681A JP2017529681A (ja) 2017-10-05
JP2017529681A5 JP2017529681A5 (ja) 2018-06-07
JP6650889B2 true JP6650889B2 (ja) 2020-02-19

Family

ID=54979333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016575021A Active JP6650889B2 (ja) 2014-06-24 2015-04-23 半導体プロセス制御のためのパターン付ウェハ形状測定

Country Status (4)

Country Link
EP (2) EP3748669A1 (ja)
JP (1) JP6650889B2 (ja)
KR (1) KR102184033B1 (ja)
WO (1) WO2015199801A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230047412A1 (en) * 2021-08-16 2023-02-16 Globalwafers Co., Ltd. Systems and methods for processing semiconductor wafers using front-end processed wafer edge geometry metrics

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316833B2 (ja) * 1993-03-26 2002-08-19 株式会社ニコン 走査露光方法、面位置設定装置、走査型露光装置、及び前記方法を使用するデバイス製造方法
JP2000094301A (ja) * 1998-09-22 2000-04-04 Canon Inc 基板研磨方法および基板研磨装置
JP2002018701A (ja) * 2000-07-12 2002-01-22 Canon Inc 基板研磨方法および基板研磨装置
US6859260B2 (en) * 2001-04-25 2005-02-22 Asml Holding N.V. Method and system for improving focus accuracy in a lithography system
JP2004029735A (ja) * 2002-03-29 2004-01-29 Hoya Corp 電子デバイス用基板、該基板を用いたマスクブランクおよび転写用マスク、並びにこれらの製造方法、研磨装置および研磨方法
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
JP3769262B2 (ja) * 2002-12-20 2006-04-19 株式会社東芝 ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法
JP4652667B2 (ja) * 2003-02-13 2011-03-16 キヤノン株式会社 面位置計測方法及び走査型露光装置
SG123601A1 (en) * 2003-03-10 2006-07-26 Asml Netherlands Bv Focus spot monitoring in a lithographic projectionapparatus
JP4615225B2 (ja) * 2004-01-09 2011-01-19 株式会社ディスコ 板状物に形成された電極の加工装置,板状物に形成された電極の加工方法,及び板状物に形成された電極の加工装置のチャックテーブルの平面度測定方法
US20050255160A1 (en) 2004-05-11 2005-11-17 Stephen Bell Polymide resin dermal composition
JP2006300676A (ja) * 2005-04-19 2006-11-02 Nikon Corp 平坦度異常検出方法及び露光装置
US8111376B2 (en) * 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US8768665B2 (en) * 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
JP2011249627A (ja) * 2010-05-28 2011-12-08 Toshiba Corp 半導体ウェーハのパターン露光方法
US9087176B1 (en) * 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control

Also Published As

Publication number Publication date
KR102184033B1 (ko) 2020-11-27
EP3748669A1 (en) 2020-12-09
EP3117454B1 (en) 2020-06-03
KR20170018313A (ko) 2017-02-17
JP2017529681A (ja) 2017-10-05
EP3117454A1 (en) 2017-01-18
EP3117454A4 (en) 2017-10-18
WO2015199801A1 (en) 2015-12-30

Similar Documents

Publication Publication Date Title
TWI685906B (zh) 用於半導體製程控制之圖案化晶圓幾何量測之方法及系統
US9779202B2 (en) Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
JP7227992B2 (ja) 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
KR102046192B1 (ko) 신규 웨이퍼 지오메트리 메트릭을 이용한 오버레이 및 반도체 처리 제어
TWI604545B (zh) 使用晶圓尺寸幾何工具之晶圓高階形狀特徵化及晶圓分類之系統,方法及度量
KR101708078B1 (ko) 플라즈마 챔버의 검정을 위한 에칭 레이트 균일성을 예측하는 방법 및 장치
KR102313411B1 (ko) 간섭측정을 이용한 웨이퍼 내의 임계 치수 문제 및 패턴 결함의 예측 및 제어
EP3005411B1 (en) Using wafer geometry to improve scanner correction effectiveness for overlay control
JP6650889B2 (ja) 半導体プロセス制御のためのパターン付ウェハ形状測定
US11226567B2 (en) Methods and apparatus for use in a device manufacturing method
TWI747875B (zh) 重疊方差穩定方法及系統
JP2017529681A5 (ja)
Morgenfeld et al. Monitoring process-induced focus errors using high-resolution flatness metrology
US10192794B2 (en) Wafer transfer device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R150 Certificate of patent or registration of utility model

Ref document number: 6650889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250