JP6648563B2 - 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法 - Google Patents

半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6648563B2
JP6648563B2 JP2016047410A JP2016047410A JP6648563B2 JP 6648563 B2 JP6648563 B2 JP 6648563B2 JP 2016047410 A JP2016047410 A JP 2016047410A JP 2016047410 A JP2016047410 A JP 2016047410A JP 6648563 B2 JP6648563 B2 JP 6648563B2
Authority
JP
Japan
Prior art keywords
layer
ribbon
catalyst layer
semiconductor device
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016047410A
Other languages
English (en)
Other versions
JP2017163042A (ja
Inventor
大雄 近藤
大雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016047410A priority Critical patent/JP6648563B2/ja
Publication of JP2017163042A publication Critical patent/JP2017163042A/ja
Application granted granted Critical
Publication of JP6648563B2 publication Critical patent/JP6648563B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Catalysts (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法に関するものである。
炭素原子がハニカム格子状に並んだ単原子層のシート構造をもつグラフェンは、室温において極めて高い移動度を示す。このため、次世代のエレクトロニクス材料、特に低消費電力及び高速動作の電界効果トランジスタ(FET:Field effect transistor)のチャネル材料としての応用が期待されている。ところがグラフェンは、π電子共役が2次元に拡張しているため、バンドギャップがゼロに等しく、金属的な物性を示すことから、グラフェンをチャネルに用いたトランジスタでは、実用上十分な電流オン/オフ比が得られない。よって、グラフェンをトランジスタに用いる際には、グラフェンにバンドギャップを導入し、半導体化させることが必要である。
グラフェンにバンドギャップを導入する方法の一つとしては、グラフェンを数nm〜数十nm幅の1次元のリボン化し、グラフェンナノリボン(GNR)を形成する方法がある。GNRでは、量子閉じ込め効果によってバンドギャップが開き、そのギャップサイズはリボン幅によって変化することが知られている。また、h−BN(Hexagonal boron nitride)は、多様な下地材料の中でも最も有効な材料の一つであることが知られている。
特表2013−544421号公報 特表2014−522321号公報 特開2015−60908号公報
グラフェンの下地材料としてh−BNを用いて、グラフェンを用いた半導体装置を製造する場合、テープや樹脂材料等を用いて、h−BNを元のバルク材料から、別の絶縁基板に貼り付ける工程が必要となる。しかしながら、このようにh−BNを別の基板に貼り付ける際にテープや樹脂材料等を用いると、h−BNに、これらの残渣が残るため、このような残渣によりグラフェンの電子特性が低下し、半導体装置の特性の低下及び半導体装置の歩留まりの低下を招く。また、バルク材料ではなく、化学気相成長(CVD:chemical vapor deposition)法により得られたh−BNであっても、h−BNを別の絶縁基板に貼り付けるために、テープや樹脂材料を使用する限りは同様である。
また、上記のようなh−BNを元のバルク材料からテープや樹脂材料等を用いて別の絶縁基板に貼り付ける工程は、時間と手間を要するため、製造される半導体装置のコストアップにつながる。
このため、高い歩留まりで、低コストで製造することのできるグラフェンを用いた半導体装置が求められている。
本実施の形態の一観点によれば、絶縁性を有する結晶基板の上に形成されたBNの触媒となるリボン状の触媒層と、前記触媒層を覆うh−BN、BCN、BCNまたはBCNにより形成されたリボン状のBNを含む層と、前記BNを含む層を覆うリボン状のグラフェンと、前記グラフェンの上に形成されたソース電極及びドレイン電極と、を有し、前記触媒層は金属材料により形成されており、前記触媒層がゲート電極であることを特徴とする。
開示の半導体装置によれば、グラフェンを用いた半導体装置を高い歩留まりで、低コストで製造することができる。
リボン状のh−BN層及びグラフェンの製造方法の説明図(1) リボン状のh−BN層及びグラフェンの製造方法の説明図(2) 第1の実施の形態における半導体装置の製造方法の工程図 第1の実施の形態におけるリボン状のh−BN層の結晶方位マップ 第1の実施の形態におけるリボン状のh−BN層の断面のTEM像(1) 第1の実施の形態におけるリボン状のh−BN層の断面のTEM像(2) 表面がアモルファスの基板の上に形成された触媒層、h−BN層の光学顕微鏡写真 結晶基板の上に形成された触媒層、h−BN層の光学顕微鏡写真 触媒層の厚さが100nmの場合に形成されるh−BN層の光学顕微鏡写真 触媒層の厚さが100nmの場合に形成されるh−BN層の断面のTEM像 触媒層の厚さが50nmの場合に形成されるh−BN層の光学顕微鏡写真 触媒層の厚さが50nmの場合に形成されるh−BN層の断面のTEM像 第2の実施の形態における半導体装置の製造方法の工程図(1) 第2の実施の形態における半導体装置の製造方法の工程図(2) 第3の実施の形態における半導体装置の製造方法の工程図(1) 第3の実施の形態における半導体装置の製造方法の工程図(2) 第3の実施の形態における半導体装置の製造方法の工程図(3) 第3の実施の形態における他の半導体装置 第4の実施の形態における半導体装置の製造方法の工程図(1) 第4の実施の形態における半導体装置の製造方法の工程図(2) 第4の実施の形態における半導体装置の製造方法の工程図(3) 第4の実施の形態における他の半導体装置 第5の実施の形態における半導体装置の製造方法の説明図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第1の実施の形態〕
最初に、図1及び図2に基づき、テープや樹脂等を用いて、h−BNを元のバルク材料から別の絶縁基板に貼り付けた後、グラフェンを形成する方法について説明する。
この方法では、最初に、図1(a)に示すように、金属触媒基板910の上に、CVD等によりh−BN層920を形成し、次に、図1(b)に示すように、h−BN層920の上に樹脂部材930を貼り付ける。次に、図1(c)に示すように、樹脂部材930に貼り付けられたh−BN層920を樹脂部材930とともに、金属触媒基板910より剥がす。次に、図2(a)に示すように、樹脂部材930に貼り付けられているh−BN層920を絶縁基板940に貼り付けた後、図2(b)に示すように、樹脂部材930をh−BN層920より剥がし、絶縁基板940にh−BN層920を貼り付ける。次に、図2(c)に示すように、h−BN層920の上に、グラフェン950を形成する。次に、図2(d)に示すように、グラフェン950の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより不図示のレジストパターンを形成する。この後、ドライエッチング等により、レジストパターンの形成されていない領域のグラフェン950を除去することにより、グラフェン950を所望の形状に加工する。この後、不図示のレジストパターンは、有機溶剤等により除去する。樹脂部材930は、樹脂でなくても粘着性のある材料であれば特に限定されない。
図1に示される半導体装置の製造方法では、h−BN層920は、一旦、樹脂部材930に貼り付けられるため、h−BN層920より樹脂部材930を剥がす際に、樹脂部材930の一部が残渣として、h−BN層920に付着する場合がある。また、グラフェン950の上に不図示のレジストパターンが形成されるが、ドライエッチング等やレジストパターンを有機溶剤等により除去する際に、レジストパターンの一部が残渣として残る場合がある。このような樹脂部材930の残渣やレジストパターンの残渣は、グラフェン950の特性に影響を与え、作製される半導体装置の特性の低下や、歩留まりの低下を招く。
また、図1及び図2に示される方法では、工程数が多く、手間を要するため、製造される半導体装置のコストがアップしてしまう。
(半導体装置の製造方法)
次に、第1の実施の形態における半導体装置の製造方法について、図3に基づき説明する。
最初に、図3(a)に示すように、絶縁性を有する結晶基板10の上に、触媒層20を成膜する。絶縁性を有する結晶基板10は、サファイア(C面)基板が用いられるが、MGO基板等であってもよい。触媒層20は、h−BNの触媒となる金属により形成される金属膜であり、本実施の形態においては、Fe膜を膜厚が約50nmとなるように、スパッタリングにより成膜することにより形成する。触媒層20は、h−BNの触媒となる金属により形成されており、具体的には、Fe(鉄)、Co(コバルト)、Ni(ニッケル)、Pt(白金)、Au(金)、Cu(銅)、Al(アルミニウム)、Ti(チタン)のうちの1または2以上を含むものにより形成されている。更に、金属は酸化物、炭化物、ないしは窒化物でもよい。また、触媒層20は、スパッタリングの他、真空蒸着、分子線エピタキシー(MBE:Molecular Beam Epitaxy)等により成膜してもよい。
次に、図3(b)に示すように、触媒層20の成膜された結晶基板10を加熱し、熱CVDによりh−BN層30を形成する。これにより、リボン状の触媒層20と、リボン状の触媒層20を覆うh−BN層30が形成される。具体的には、触媒層20の成膜された結晶基板10を約1000℃まで加熱し、原料ガスとして、アンモニア、ジボラン、希釈ガスとしては水素及びアルゴンを供給する。供給するアンモニアの流量は約10sccm、ジボランの流量は約10sccm、アルゴンの流量は約4000sccm、水素の流量は約500sccmであり、全体のガスは約0.5気圧である。
触媒層20の成膜された結晶基板10を約1000℃まで加熱すると、触媒層20を形成しているFeの一部は蒸発し、残ったFeが、特定の方向に沿ってリボン状に凝集する。h−BN層30は、結晶基板10の表面において、リボン状に凝集している触媒となる触媒層20を覆うように形成される。このようなリボン状の触媒層20とリボン状の触媒層20を覆うh−BN層30は、図4における破線矢印Aに示されるように、結晶基板10となるサファイアの[−1010]方向に沿って形成される。尚、図4は、走査電子顕微鏡(SEM:Scanning Electron Microscope)による結晶解析の手法であるEBSD(Electron Back Scatter Diffraction Patterns)法により得られた結晶方位マップである。また、h−BN層30をCVDにより形成する場合の温度は、900℃以上、1500℃以下であることが好ましい。この温度範囲であれば、上記と同様に、リボン状の触媒層20とリボン状の触媒層20を覆うh−BN層30を形成することができる。
図5は、図4における一点鎖線4A−4Bにおいて切断した断面の一部のTEM(Transmission Electron Microscope)像であり、図6は、図5の一部を拡大したものである。図5及び図6に示されるように、結晶基板10の上には、断面形状が丸いリボン状の触媒層20が形成されており、このリボン状の触媒層20を覆うようにh−BN層30が形成されている。結晶基板10において、リボン状の触媒層20の周囲には、触媒層20を形成している金属は存在しておらず、結晶基板10の表面が露出している。触媒層20の厚みは500nm程度であり、成膜直後の触媒層20の厚みと比べて10倍程度になっている。尚、形成されるh−BN層30の厚さは合成条件にもよるが数nmである。例えば、図6の場合はおよそ2nm程度の厚みである。
このように、本実施の形態においては、絶縁性を有する結晶基板10の上に、触媒となる触媒層20を成膜した後、CVDによりh−BN層30の成膜を行うことにより、結晶基板10の上には、自己組織的にリボン状のh−BN層30を形成することができる。このように形成される幅が数十から数百nm程度のリボン状の触媒層20及びh−BN層30のラインは、結晶基板10を形成しているサファイアの[−1010]方向、触媒層20を形成しているFeの[010]方向に沿って形成される。
従って、本実施の形態においては、結晶基板10を形成しているサファイアの配向性により、サファイアにおける特定の結晶方向に揃ったリボン状のh−BN層30を形成することができる。
次に、図3(c)に示すように、リボン状のh−BN層30を覆うリボン状の単層グラフェン40を形成する。具体的には、熱CVD法により約1000℃の温度で、リボン状の単層グラフェン40を形成する。この際、原料ガスにはメタンを用い、希釈ガスとして水素及びアルゴンを用いる。供給するメタンの流量は約5sccm、アルゴンの流量は約4000sccm、水素の流量は約500sccmであり、全体のガスは約0.5気圧である。これにより、リボン状のh−BN層30を覆う、リボン状の単層グラフェン40が形成される。尚、図3(b)に示す工程においては、h−BN層30の成膜条件等によっては、結晶基板10等の上に、多結晶BN層が形成される場合があり、この場合には、多結晶BN層の上にも、結晶性のよくないグラフェンが形成される場合がある。このような、多結晶BN層と結晶性のよくないグラフェンが形成された場合には、多結晶BN層と結晶性のよくないグラフェンを除去する工程を設けてもよい。具体的には、結晶基板10及びリボン状の単層グラフェン40の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、リボン状の単層グラフェン40を覆うレジストパターンを形成する。この後、レジストパターンの形成されていない領域の多結晶BN層と結晶性のよくないグラフェンをドライエッチング等により除去する。また、結晶基板10の上には、リボン状の触媒層20、h−BN層30、単層グラフェン40が積層されたものが大量に形成される場合がある。この場合も同様に、ソース電極52及びドレイン電極53を形成する際、または、その前後の工程において、触媒層20、h−BN層30、単層グラフェン40が積層されたもののうち不要なものをドライエッチング等により除去してもよい。
次に、図3(d)に示すように、リボン状の単層グラフェン40の両側の上に、ソース電極52及びドレイン電極53を形成する。具体的には、結晶基板10及びリボン状の単層グラフェン40の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極52及びドレイン電極53が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等により金等の金属膜を成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する金属膜により、ソース電極52及びドレイン電極53が形成される。この際、成膜される金属膜は、膜厚が約5nmのTi膜の上に膜厚が約20nmのAu膜が積層された金属膜であってもよい。触媒層20はFe等の導電性を有する金属材料により形成されているため、本実施の形態においては、触媒層20は、半導体装置のゲート電極となる。
以上の工程により、本実施の形態における半導体装置を製造することができる。
本実施の形態においては、単層グラフェン40は、リボン状に形成されたh−BN層30の上に形成されるため、グラフェンを加工するプロセスを経ることなく、グラフェンリボンとなるリボン状の単層グラフェン40を形成することができる。よって、製造工程が少ないため、低コストで半導体装置を製造することができる。
尚、h−BN層30を形成するためのCVD法は、熱CVD法に限定されるものではなく、リモートプラズマCVD法、プラズマCVD法であってもよい。また、h−BN層30に代えて、BCN(boron carbon nitride)層を用いてもよい。この際、原料ガスとして、アンモニア、ジボランに加え、エチレン、メタン等などの炭化水素ガス、エタノール等のアルコール、ベンゼン、アモルファスカーボンなどの固体ソースなどを用いてもよい。BCN層は、原料比を制御することにより、BCN層やBCN層にすることができる。
また、単層グラフェン40を形成するためのCVD法は、熱CVD法以外にも、リモートプラズマCVD法、プラズマCVD法であってもよい。単層グラフェン40を形成する際の原料ガスは、エチレン、メタン等などの炭化水素ガス、エタノールなどのアルコール、ベンゼン、アモルファスカーボンなどの固体ソース等を用いてもよい。
本実施の形態においては、触媒層20には、スパッタリングにより成膜された厚さ50nmのCu膜を用いてもよい。また、h−BN層30に代えてBCN層を形成する際には、約1000℃の基板温度で、原料ガスとしてアンモニアボランを用いた熱CVD法により形成してもよい。この際、CVD装置の内部の石英トレイに約5グラム程度のアンモニアボランを設置し、アルゴンガスを約1000sccmの流量で供給し、全体のガスは約1気圧にする。尚、BCN層を形成する場合には、形成されるBCNの組成等に応じて、メタンを1〜1000sccmの間で調整することにより形成する。
本実施の形態においては、リボン状のh−BN層30を絶縁性を有する結晶基板10の上に自己組織的に形成することができる。このため、自己組織的に形成されたリボン状のh−BN層30を用いて、単層グラフェン40を形成することにより、容易に半導体装置等を作製することができる。従って、半導体装置等の製造工程の工程数が少ないため、低コストで半導体装置を製造することができる。また、ソース電極52及びドレイン電極53を形成する工程を除き、フォトリソグラフィー等のプロセスが行われないため、レジスト等による汚染を最小限に抑えることができ、歩留まりの低下を防ぐことができる。また、h−BN層30は、触媒層20を形成している金属が凝集し、断面が丸まった形状の触媒層20の周囲を覆うように形成される。このため、エッジとなる尖った部分がなく、h−BN層30において欠陥等が生じる可能性は極めて低い。
次に、基板について説明する。図7は、熱酸化膜が形成されているシリコン基板の熱酸化膜の上に、触媒層を成膜し、h−BN層を成膜したものの光学顕微鏡写真である。図8は、本実施の形態における半導体装置の製造方法と同様に、サファイア基板の上に触媒層を成膜し、h−BN層を成膜したものの光学顕微鏡写真である。尚、h−BN層の成膜条件は同じである。図7に示されるように、表面に熱酸化膜が形成されているシリコン基板を用いた場合には、表面がアモルファスであり、触媒層に含まれる金属がランダムに蒸発するため、リボン状に触媒層及びh−BN層が形成されない。これに対して、サファイア基板等の結晶基板を用いた場合には、リボン状の触媒層と、リボン状の触媒層の上にh−BN層が積層されたものが形成される。
次に、触媒層20の膜厚について説明する。図9は、サファイア基板の上に、触媒層としてFeを厚さ100nm成膜した後、h−BN層を成膜した場合の光学写真であり、図10は断面のTEM像である。図11は、サファイア基板の上に、触媒層としてFeを厚さ50nm成膜した後、h−BN層を成膜した場合の光学写真であり、図12は断面のTEM像である。図9及び図10に示されるように、触媒層20の厚さが100nmの場合では、触媒層20を形成している材料は、サファイア基板の上では凝集することがなく、全面に触媒層20が残っているため、h−BN層30は全面に形成される。一方、図11及び図12に示されるように、触媒層20の厚さが50nmの場合では、触媒層20を形成している材料は、蒸発及び凝集するため、サファイア基板の上でリボン状になり、リボン状に形成された触媒層20を覆うようにH−BN層30が形成される。
従って、本実施の形態における半導体装置の製造方法においては、結晶基板10の上に形成される触媒層20の厚さは、10nm以上、100nm未満であることが好ましい。尚、触媒層20の厚さが薄すぎると、触媒層20を形成している材料がすべて蒸発してしまい、殆ど凝集しないため、触媒層20はリボン状には形成されない。
〔第2の実施の形態〕
次に、第2の実施の形態における半導体装置の製造方法について、図13及び図14に基づき説明する。
最初に、図13(a)に示すように、絶縁性を有する結晶基板10の上に、触媒層20を成膜する。本実施の形態においては、触媒層20は、h−BNの触媒となる金属、即ち、Fe、Co、Ni、Pt、Au、Cuのうちの1または2以上を含むものにより形成されている。尚、本実施の形態においては、触媒層20は、Fe、Co、Ni、Pt、Au、Cuのうちの1または2以上を含むものの炭化物、酸化物、窒化物等であってもよく、導電性を有していないものであってもよい。
次に、図13(b)に示すように、触媒層20の成膜された結晶基板10を加熱し、熱CVDによりh−BN層30を形成する。これにより、リボン状の触媒層20と、触媒層20を覆うh−BN層30が形成される。
次に、図13(c)に示すように、リボン状のh−BN層30を覆う、リボン状の単層グラフェン40を形成する。
次に、図13(d)に示すように、リボン状の単層グラフェン40の両側の上に、ソース電極52及びドレイン電極53を形成する。
次に、図14(a)に示すように、リボン状の単層グラフェン40の上に、ゲート絶縁膜150を形成する。ゲート絶縁膜150は、ALD等により成膜された膜厚が約2nmのAlにより形成されている。ゲート絶縁膜150は、Alの他、HfO、BN、SiN等により形成することも可能であり、ゲート絶縁膜150をBNにより形成する場合には、図13(b)に示すh−BN層30を形成する際の成膜条件と同じ条件で形成してもよい。尚、ゲート絶縁膜150は、結晶基板10、リボン状の単層グラフェン40、ソース電極52及びドレイン電極53の上に絶縁膜を成膜した後、不要な絶縁膜をドライエッチング等により除去することにより形成してもよい。
次に、図14(b)に示すように、ゲート絶縁膜150の上に、ゲート電極51を形成する。具体的には、結晶基板10、リボン状の単層グラフェン40、ソース電極52、ドレイン電極53及びゲート絶縁膜150の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、不図示のレジストパターンを形成する。形成されるレジストパターンは、ゲート電極51が形成される領域に開口を有している。この後、真空蒸着等により金等の金属膜を成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する金属膜により、ゲート電極51が形成される。この際、成膜される金属膜としては、膜厚が約5nmのTi膜の上に膜厚が約20nmのAu膜が積層されたものであってもよい。
尚、上記以外の内容については、第1の実施の形態と同様である。
〔第3の実施の形態〕
次に、第3の実施の形態について説明する。本実施の形態は、フレキシブル基板等の基板に半導体装置を形成する半導体装置の製造方法である。
最初に、図15(a)に示すように、絶縁性を有する結晶基板10の上に、触媒層20を成膜する。
次に、図15(b)に示すように、触媒層20の成膜された結晶基板10を加熱し、熱CVDによりh−BN層30を形成する。これにより、リボン状の触媒層20と、触媒層20を覆うh−BN層30が形成される。
次に、図15(c)に示すように、結晶基板10及びリボン状のh−BN層30の上に、PMMA(Polymethyl methacrylate)等の樹脂材料を塗布した後、硬化させることにより、樹脂部材260を形成する。これにより、結晶基板10及びリボン状のh−BN層30を樹脂部材260により覆う。
次に、図15(d)に示すように、樹脂部材260により覆われたリボン状の触媒層20及びh−BN層30を樹脂部材260とともに、結晶基板10より剥離する。
次に、図16(a)に示すように、リボン状の触媒層20を酸等を用いたウェットエッチングにより除去する。これにより、リボン状の触媒層20が存在していた領域に開口部21が形成される。
次に、図16(b)に示すように、開口部21を埋め込むITO(tin-doped indium oxide)等の透明電極層220をスパッタリング等により成膜する。
次に、図16(c)に示すように、透明電極層220が成膜された面をCMP(chemical mechanical polishing)等により平坦化する。これにより、開口部21に埋め込まれた透明電極層220を除く透明電極層220を除去し、樹脂部材260を露出させることにより、開口部21を埋め込む透明電極層220を形成する。
次に、図16(d)に示すように、透明電極層220が埋め込まれている面をフレキシブル基板等の透明な樹脂材料等により形成された絶縁性を有する樹脂基板270に貼り付ける。
次に、図17(a)に示すように、樹脂部材260を除去し、リボン状のh−BN層30を露出させる。これにより、樹脂基板270の上には、リボン状の透明電極層220と、透明電極層220を覆うh−BN層30が形成される。
次に、図17(b)に示すように、リボン状のh−BN層30を覆う、リボン状の単層グラフェン40を形成する。
次に、図17(c)に示すように、リボン状の単層グラフェン40の両側の上に、ソース電極52及びドレイン電極53を形成する。これにより、透明電極層220をゲート電極とする半導体装置を形成することができる。
尚、本実施の形態における半導体装置は、図18に示すように、リボン状の単層グラフェン40の上に、ゲート絶縁膜150を形成し、ゲート絶縁膜150の上に、ゲート電極51を形成した構造の半導体装置であってもよい。この場合には、透明電極層220を形成する必要がないため、触媒層20を除去することなく残したままであってもよい。また、触媒層20を除去した場合には、触媒層20を除去した領域は、触媒層20を除去した空間のままであってもよく、透明電極層220に代えて絶縁体材料を埋め込んでもよい。尚、ゲート絶縁膜150及びゲート電極51の形成方法は、第2の実施の形態と同様である。
上記以外の内容については、第1の実施の形態と同様である。
〔第4の実施の形態〕
次に、第4の実施の形態について説明する。本実施の形態は、第3の実施の形態とは異なるフレキシブル基板等の基板に半導体装置を形成する半導体装置の製造方法である。
最初に、図19(a)に示すように、絶縁性を有する結晶基板10の上に、触媒層20を成膜する。
次に、図19(b)に示すように、触媒層20の成膜された結晶基板10を加熱し、熱CVDによりh−BN層30を形成する。これにより、リボン状の触媒層20と、触媒層20を覆うh−BN層30が形成される。
次に、図19(c)に示すように、リボン状のh−BN層30を覆う、リボン状の単層グラフェン40を形成する。
次に、図19(d)に示すように、結晶基板10及びリボン状の単層グラフェン40の上に、PMMA等の樹脂材料を塗布した後、硬化させることにより、樹脂部材260を形成する。これにより、結晶基板10及びリボン状の単層グラフェン40を樹脂部材260により覆う。
次に、図20(a)に示すように、樹脂部材260により覆われたリボン状の触媒層20、h−BN層30及び単層グラフェン40を樹脂部材260とともに、結晶基板10より剥離する。
次に、図20(b)に示すように、リボン状の触媒層20を酸等を用いたウェットエッチングにより除去する。これにより、リボン状の触媒層20が存在していた領域に開口部21が形成される。
次に、図20(c)に示すように、開口部21を埋め込むITO等の透明電極層220をスパッタリング等により成膜する。
次に、図20(d)に示すように、透明電極層220が成膜された面をCMP等により平坦化する。これにより、開口部21に埋め込まれた透明電極層220を除く透明電極層220を除去し、樹脂部材260を露出させることにより、開口部21を埋め込む透明電極層220を形成する。
次に、図21(a)に示すように、透明電極層220が埋め込まれている面をフレキシブル基板等の透明な樹脂材料等により形成された絶縁性を有する樹脂基板270に貼り付ける。
次に、図21(b)に示すように、樹脂部材260を除去し、リボン状の単層グラフェン40を露出させる。これにより、樹脂基板270の上には、リボン状の透明電極層220と、透明電極層220を覆うh−BN層30、単層グラフェン40が形成される。
次に、図21(c)に示すように、リボン状の単層グラフェン40の両側の上に、ソース電極52及びドレイン電極53を形成する。これにより、透明電極層220をゲート電極とする半導体装置を形成することができる。
尚、本実施の形態における半導体装置は、図22に示すように、リボン状の単層グラフェン40の上に、ゲート絶縁膜150を形成し、ゲート絶縁膜150の上に、ゲート電極51を形成した構造の半導体装置であってもよい。この場合には、透明電極層220を形成する必要がないため、触媒層20を除去することなく残したままであってもよい。また、触媒層20を除去した場合には、触媒層20を除去した領域は、触媒層20を除去した空間のままであってもよく、透明電極層220に代えて絶縁体材料を埋め込んでもよい。
上記以外の内容については、第3の実施の形態と同様である。
〔第5の実施の形態〕
次に、第5の実施の形態について説明する。本実施の形態は、リボン状の単層グラフェン40を形成することなく、リボン状のh−BN層を半導体層として用いた構造の半導体装置である。本実施の形態においては、h−BNはバンドギャップが広いため、h−BN層にはCやSi等の不純物元素がドープされている。
図23に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、樹脂基板270の上に、透明電極層220を覆うようにh−BN層330が形成されており、h−BN層330の一方の端にはソース電極52が形成されており、他方の端にはドレイン電極53が形成されている。また、h−BN層330の上には、ゲート絶縁膜150が形成されており、ゲート絶縁膜150の上にはゲート電極51が形成されている。尚、本実施の形態における半導体装置は、ゲート絶縁膜150及びゲート電極51を形成することなく、透明電極層220をゲート電極として用いた半導体装置であってもよい。また、透明電極層220に代えて、触媒層20等が形成されているものであってもよい。
本実施の形態における半導体装置の製造方法は、第2の実施の形態における半導体装置の製造方法の図15(a)〜図17(a)までの工程を行った後、単層グラフェン40を形成することなく、ソース電極52、ドレイン電極53、ゲート電極51等を形成する。また、h−BN層330にドープされている不純物元素は、h−BN層330を形成する際に同時にドープしてもよい。
尚、上記以外の内容については、第3の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
絶縁性を有する結晶基板の上に形成されたBNの触媒となるリボン状の触媒層と、
前記触媒層を覆うh−BN、BCN、BCNまたはBCNにより形成されたリボン状のBNを含む層と、
前記BNを含む層を覆うリボン状のグラフェンと、
前記グラフェンの上に形成されたソース電極及びドレイン電極と、
を有することを特徴とする半導体装置。
(付記2)
前記触媒層は金属材料により形成されており、
前記触媒層がゲート電極であることを特徴とする付記1に記載の半導体装置。
(付記3)
前記グラフェンの上にはゲート絶縁膜が形成されており、
前記ゲート絶縁膜の上にはゲート電極が形成されていることを特徴とする付記1に記載の半導体装置。
(付記4)
前記結晶基板は、サファイア、または、MGOにより形成されていることを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記5)
前記触媒層は、Fe、Co、Ni、Pt、Au、Cu、Al、Tiのうちの1または2以上を含むものにより形成されていることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記触媒層は、リボン状に延びる方向が、前記結晶基板における所定の方向に揃っていることを特徴とする付記1から5のいずれかに記載の半導体装置。
(付記7)
絶縁性を有する結晶基板の上に、BNの触媒となる触媒層を形成する工程と、
前記触媒層が形成された前記結晶基板を加熱し、h−BN、BCN、BCNまたはBCNを形成することにより、前記触媒層をリボン状にし、前記リボン状の触媒層を覆う、h−BN、BCN、BCNまたはBCNにより形成されたリボン状のBNを含む層を形成する工程と、
を特徴とするリボン状の薄膜の製造方法。
(付記8)
前記結晶基板は、サファイア、または、MGOにより形成されていることを特徴とする付記7に記載のリボン状の薄膜の製造方法。
(付記9)
前記触媒層は、Fe、Co、Ni、Pt、Au、Cu、Al、Tiのうちの1または2以上を含むものにより形成されていることを特徴とする付記7または8に記載のリボン状の薄膜の製造方法。
(付記10)
絶縁性を有する結晶基板の上に、BNの触媒となる触媒層を形成する工程と、
前記触媒層が形成された前記結晶基板を加熱し、h−BN、BCN、BCNまたはBCNを形成することにより、前記触媒層をリボン状にし、前記リボン状の触媒層を覆う、h−BN、BCN、BCNまたはBCNにより形成されたリボン状のBNを含む層を形成する工程と、
前記BNを含む層の上に、リボン状のグラフェンを形成する工程と、
前記グラフェンの上に、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記11)
前記グラフェンの上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、ゲート電極を形成する工程と、
を有することを特徴とする付記10に記載の半導体装置の製造方法。
(付記12)
前記結晶基板は、サファイア、または、MGOにより形成されていることを特徴とする付記10または11に記載の半導体装置の製造方法。
(付記13)
前記触媒層は、Fe、Co、Ni、Pt、Au、Cu、Al、Tiのうちの1または2以上を含むものにより形成されていることを特徴とする付記10から12のいずれかに記載の半導体装置の製造方法。
(付記14)
前記BNを含む層は、化学気相成長法により形成されることを特徴とする付記10から13のいずれかに記載の半導体装置の製造方法。
(付記15)
前記BNを含む層を形成する工程において、前記結晶基板における温度は、900℃以上、1500℃以下であることを特徴とする。
(付記16)
前記グラフェンは、化学気相成長法により形成されることを特徴とする付記10から15のいずれかに記載の半導体装置の製造方法。
(付記17)
前記結晶基板の上に形成される前記触媒層の膜厚は、10nm以上、100nm未満であることを特徴とする付記10から16のいずれかに記載の半導体装置の製造方法。
10 結晶基板
20 触媒層
30 h−BN層
40 単層グラフェン
51 ゲート電極
52 ソース電極
53 ドレイン電極
150 ゲート絶縁膜

Claims (9)

  1. 絶縁性を有する結晶基板の上に形成されたBNの触媒となるリボン状の触媒層と、
    前記触媒層を覆うh−BN、BCN、BCNまたはBCNにより形成されたリボン状のBNを含む層と、
    前記BNを含む層を覆うリボン状のグラフェンと、
    前記グラフェンの上に形成されたソース電極及びドレイン電極と、
    を有し、
    前記触媒層は金属材料により形成されており、
    前記触媒層がゲート電極であることを特徴とする半導体装置。
  2. 前記結晶基板は、サファイア、または、MgOにより形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記触媒層は、Fe、Co、Ni、Pt、Au、Cu、Al、Tiのうちの1または2以上を含むものにより形成されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記触媒層は、リボン状に延びる方向が、前記結晶基板における所定の方向に揃っていることを特徴とする請求項1からのいずれかに記載の半導体装置。
  5. 絶縁性を有する結晶基板の上に、BNの触媒となる触媒層を形成する工程と、
    前記触媒層が形成された前記結晶基板を加熱し、h−BN、BCN、BCNまたはBCNを形成することにより、前記触媒層をリボン状にし、前記リボン状の触媒層を覆う、h−BN、BCN、BCNまたはBCNにより形成されたリボン状のBNを含む層を形成する工程と、
    を特徴とするリボン状の薄膜の製造方法。
  6. 絶縁性を有する結晶基板の上に、BNの触媒となる触媒層を形成する工程と、
    前記触媒層が形成された前記結晶基板を加熱し、h−BN、BCN、BCNまたはBCNを形成することにより、前記触媒層をリボン状にし、前記リボン状の触媒層を覆う、h−BN、BCN、BCNまたはBCNにより形成されたリボン状のBNを含む層を形成する工程と、
    前記BNを含む層の上に、リボン状のグラフェンを形成する工程と、
    前記グラフェンの上に、ソース電極及びドレイン電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 前記グラフェンの上に、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、ゲート電極を形成する工程と、
    を有することを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記BNを含む層は、化学気相成長法により形成されることを特徴とする請求項6または7に記載の半導体装置の製造方法。
  9. 前記結晶基板の上に形成される前記触媒層の膜厚は、10nm以上、100nm未満であることを特徴とする請求項6から8のいずれかに記載の半導体装置の製造方法。
JP2016047410A 2016-03-10 2016-03-10 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法 Active JP6648563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016047410A JP6648563B2 (ja) 2016-03-10 2016-03-10 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016047410A JP6648563B2 (ja) 2016-03-10 2016-03-10 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017163042A JP2017163042A (ja) 2017-09-14
JP6648563B2 true JP6648563B2 (ja) 2020-02-14

Family

ID=59857463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016047410A Active JP6648563B2 (ja) 2016-03-10 2016-03-10 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6648563B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146240B (zh) * 2018-11-05 2022-11-15 广东聚华印刷显示技术有限公司 像素结构及其制备方法、显示面板和显示装置
CN117940765A (zh) * 2021-09-08 2024-04-26 音羽电机工业株式会社 能测量电场强度的传感器装置及测量外部电场的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353009B2 (ja) * 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP2017163042A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
Orofeo et al. Scalable synthesis of layer-controlled WS2 and MoS2 sheets by sulfurization of thin metal films
US8158200B2 (en) Methods of forming graphene/(multilayer) boron nitride for electronic device applications
Jiang et al. Large‐area high quality PtSe2 thin film with versatile polarity
Kedzierski et al. Graphene-on-insulator transistors made using C on Ni chemical-vapor deposition
EP2500947B1 (en) A method of manufacturing a semiconductor device
JP5265385B2 (ja) 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス
Wang et al. A platform for large‐scale graphene electronics–CVD growth of single‐layer graphene on CVD‐grown hexagonal boron nitride
US8410474B2 (en) Graphene grown substrate and electronic/photonic integrated circuits using same
US8530886B2 (en) Nitride gate dielectric for graphene MOSFET
US8361853B2 (en) Graphene nanoribbons, method of fabrication and their use in electronic devices
TWI588285B (zh) 在基板上成長碳薄膜或無機材料薄膜的方法
Bersch et al. Selective-area growth and controlled substrate coupling of transition metal dichalcogenides
Song et al. Graphene/h‐BN heterostructures: recent advances in controllable preparation and functional applications
Ago et al. Patterned growth of graphene over epitaxial catalyst
Vangala et al. Wafer scale BN on sapphire substrates for improved graphene transport
JP6019640B2 (ja) 電子デバイス及びその製造方法
Chu et al. Monolithic graphene oxide sheets with controllable composition
Wang et al. Scalable synthesis of graphene on patterned Ni and transfer
Boschker et al. Textured Sb2Te3 films and GeTe/Sb2Te3 superlattices grown on amorphous substrates by molecular beam epitaxy
Andzane et al. Effect of graphene substrate type on formation of Bi2Se3 nanoplates
JP6648563B2 (ja) 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法
Zhang et al. Highly conductive nanometer-thick gold films grown on molybdenum disulfide surfaces for interconnect applications
KR102196693B1 (ko) 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극
Zhang et al. Tungsten diselenide top-gate transistors with multilayer antimonene electrodes: Gate stacks and epitaxially grown 2D material heterostructures
KR101548424B1 (ko) 구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191230

R150 Certificate of patent or registration of utility model

Ref document number: 6648563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150