KR101548424B1 - 구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자 - Google Patents

구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자 Download PDF

Info

Publication number
KR101548424B1
KR101548424B1 KR1020130126791A KR20130126791A KR101548424B1 KR 101548424 B1 KR101548424 B1 KR 101548424B1 KR 1020130126791 A KR1020130126791 A KR 1020130126791A KR 20130126791 A KR20130126791 A KR 20130126791A KR 101548424 B1 KR101548424 B1 KR 101548424B1
Authority
KR
South Korea
Prior art keywords
graphene
substrate
copper
copper foil
vapor
Prior art date
Application number
KR1020130126791A
Other languages
English (en)
Other versions
KR20150047048A (ko
Inventor
최희철
김형기
송인택
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020130126791A priority Critical patent/KR101548424B1/ko
Publication of KR20150047048A publication Critical patent/KR20150047048A/ko
Application granted granted Critical
Publication of KR101548424B1 publication Critical patent/KR101548424B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material

Abstract

구리 증기를 이용한 그래핀 합성방법이 제공된다. 상세하게는, 기판을 준비하고, 상기 기판 상에 상기 기판과 이격하여 구리박(Cu foil)을 위치시켜, 상기 구리박(Cu foil)으로부터 구리(Cu) 증기를 형성한 후, 상기 기판 상에 그래핀 전구체 가스를 접촉시킴으로써 상기 그래핀 전구체 가스가 상기 구리(Cu) 증기에 의해 그래핀 합성 반응이 촉진되며 상기 기판 상에 그래핀이 합성되는 구리 증기를 이용한 그래핀 합성방법이 제공된다. 별도의 전사(transfer) 공정을 거치지 않음으로써, 이에 그래핀의 손상 및 오염이 최소화된 고품질의 단일층 그래핀(SLG) 합성이 가능해질 수 있고, 간단한 공정으로 제조할 수 있어 비용을 절감시킬 수 있다. 또한, 다양한 유전체 기판에 적용될 수 있어, 이를 이용하여 제작된 소자의 활용범위가 확장될 수 있다.

Description

구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자{METHOD FOR SYNTHESIZING GRAPHENE USING COPPER VAPOR AND DEVICE COMPRISING GRAPHENE SYNTHESIZED THEREBY}
본 발명은 구리(Cu) 증기를 이용한 그래핀 합성방법에 관한 것으로, 보다 상세하게는 기판 상에 위치된 구리박(Cu foil)으로부터 구리(Cu) 증기를 형성하고, 상기 기판 상에 그래핀 전구체 가스를 접촉시킴으로써 상기 구리 증기에 의해 그래핀 전구체 가스의 그래핀 합성 반응이 촉진되어 상기 기판 상에 그래핀을 형성하는 그래핀 합성방법에 관한 것이다.
그래핀(Graphene)은 2차원 평면에서 탄소가 육각형의 벌집모양의 구조로 서로 이어져 배치되는 탄소동소체를 의미하며, 흑연의 한 원자층에 해당하는 물질이다. 그래핀은 구조적, 화학적으로 안정하고, 전기적, 물리적으로 우수한 특성을 가진다. 그래핀 상에 전자가 이동하는 경우 마치 전자의 질량이 제로인 것처럼 흐르는 제로 밴드갭을 가진 그래핀의 전하 이동도는 약 15,000 cm2/Vs ~ 200,000 cm2/Vs로 거의 광속에 가깝다. 이는, 종래의 반도체 소자의 재료로 많이 사용되는 실리콘(Si)의 전하 이동도 보다 100배 정도 빠른 것이다. 또한, 단일층 그래핀(Single Layer Graphene, SLG)은 면저항이 작아 전도성 물질을 대체할 수 있는 전극 물질로 여겨지면서, 그래핀은 차세대 소자로 주목받고 있다. 이러한 그래핀의 제조에 있어서, 종래의 기술은 금속기판 상에 촉매금속층을 형성하고 그 위에 그래핀을 합성하는 방법으로 수행되어, 합성된 그래핀을 반도체 소자로 적용하기 위해 상기 금속기판 상의 그래핀을 유전체 기판으로 전사(transfer)하는 과정을 수반하게 된다. 그러나, 이는, 상기 전사 과정에서 이용되는 고분자나 에칭물질의 잔여물에 의해 그래핀의 품질이 손상되거나 저하될 수 있는 문제점이 있다.
본 발명이 해결하고자 하는 과제는, 그래핀 전구체 가스와 반응할 수 있는 구리 증기를 촉매로 공급하여 기판 상에 그래핀을 직접 합성함으로써 별도의 전사 공정을 거치지 않음으로써, 종래의 전사 공정으로 인해 발생되는 그래핀의 손상 및 오염을 최소화 할 수 있는 그래핀 합성방법을 제공하는 데에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은, 기판을 준비하는 단계, 상기 기판 상에 상기 기판과 이격하여 구리박(Cu foil)을 위치시키는 단계, 상기 구리박(Cu foil)으로부터 구리(Cu) 증기를 형성하는 단계 및 상기 기판 상에 그래핀 전구체 가스를 접촉시켜 상기 기판 상에 그래핀을 합성하는 단계를 포함하며, 상기 그래핀 전구체 가스는 상기 구리(Cu) 증기에 의해 그래핀 합성이 촉진되는 것을 특징으로 하는 구리 증기를 이용한 그래핀 합성방법을 제공한다.
본 발명에 따르면, 기판 상에 그래핀을 직접 합성함으로써 별도의 전사 공정을 거치지 않아 이에 그래핀의 손상 및 오염이 최소화된 고품질의 단일층 그래핀(SLG) 합성이 가능해질 수 있고, 간단한 공정으로 제조할 수 있어 비용을 절감시킬 수 있다.
또한, 다양한 유전체 기판에 적용될 수 있어, 이를 이용하여 제작된 소자의 활용범위가 확장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 그래핀의 합성방법을 나타낸 플로우 챠트이다.
도 2(a)는 본 발명의 일 실시예에 따른 그래핀 합성 반응기의 모습을 나타낸 사진이며, 도 2(b) 및 도 2(c)는 본 발명의 일 실시예에 따른 그래핀 합성 반응기 내에 위치한 기판 및 구리박이 놓인 모습을 나타낸 사진들이다.
도 3은 실시예1에서 합성된 그래핀의 AFM 이미지이다.
도 4는 실시예1과 비교예1에서 얻어진 각각의 그래핀들의 라만 스펙트럼들을 나타낸 그래프이다.
도 5는 실시예1에서 얻어진 그래핀의 XPS 결과를 나타낸 도표이다.
도 6은 실시예2에서 제작된 소자의 전기적 특성을 분석한 도표이다.
도 7(a) 및 도 7(b)는 실시예3에서 얻어진 각각의 석영(quartz) 기판과 h-BN기판에서 합성된 그래핀의 라만 스펙트럼을 나타낸 도표이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
도 1은 본 발명의 일 실시예에 따른 그래핀의 합성방법을 나타낸 플로우 챠트이다.
먼저, 기판을 준비한다(S10).
상기 기판은, 산화실리콘(SiO2)/실리콘(Si), 석영(quartz), 또는 질화 붕소(hexagonal-Boron Nitride, h-BN)를 포함하는 유전체 기판일 수 있다. 이는, 그래핀을 소자제작에 적용하기 위해, 종래의 기술은 금속 기판상에 성장된 그래핀을 유전체 기판으로 전사(transfer)하는 공정을 통하여 그래핀을 유전체 기판 상에 형성함으로써 소자에 적용될 수 있었으나, 본 발명은 유전체 기판 상에 직접 그래핀을 합성함으로써 합성된 그래핀이 소자제작에 바로 적용될 수 있도록 함에 있다. 상기 기판은 그래핀 합성 반응을 위한 고온 공정 진행시 이를 견딜 수 있는 물질로 구성될 필요가 있다.
상기 질화 붕소(hexagonal-Boron Nitride, h-BN) 기판은 원자수준에서 아주 평평하고, 그래핀과 격자 상수값이 유사하며, 광학 포논과 밴드갭(~5.9 eV)이 매우 크기 때문에 고성능 그래핀 전자소자를 위한 2차원 물질로써 활용될 수 있다.
상기 기판은 그래핀 합성 반응기 내에 준비될 수 있다. 상기 그래핀 합성 반응기는 일반적인 화학기상증착(Chemical Vapor Deposition, CVD) 반응기를 이용할 수 있으며, 예를 들어, 투명한 석영소재를 포함하여 형성될 수 있고, 진공 분위기를 조성할 수 있는 원통형의 관 형상을 가진 반응기일 수 있다.
도 2(a)는 본 발명의 일 실시예에 따른 그래핀 합성 반응기인 CVD 장치의 모습을 나타낸 사진이며, 도 2(b) 및 도 2(c)는 본 발명의 일 실시예에 따른 그래핀 합성 반응기 내에 위치한 기판 및 구리박이 놓인 모습을 나타낸 사진들이다.
도 2(a)를 참조하면, 상기 그래핀 합성 반응기는 튜브 타입의 석영관을 가진 CVD 반응기일 수 있다. 상기 기판은 상기 그래핀 합성 반응기의 중앙에 위치한 석영관 내부의 중앙부분에 위치할 수 있다.
상기 기판 상에 상기 기판과 이격하여 구리박(Cu foil)을 위치시킨다(S20).
도 2(b) 및 도 2(c)를 참조하면, 그래핀 합성 반응기 내에 준비된 상기 기판 상에 상기 기판과 수십㎛ 또는 수백㎛의 거리를 두고 이격하여 구리박을 위치시킬 수 있다. 상기 기판과 상기 구리박이 일정 거리를 두고 이격하여 위치하지 않으면 상기 기판과 상기 구리박 모두 기계적인 손상이 생성되거나, 상기 기판 표면에 상기 구리박과 기판의 합금물질이 형성될 수 있으므로, 물리적인 접촉 없이 상기 구리박을 위치시켜야 한다.
상기 구리박으로부터 구리 증기를 형성한다(S30).
상기 구리박(Cu foil)으로부터 구리(Cu) 증기를 형성하는 단계는, 구리박을 고온에서 기화시키는 것으로 수행될 수 있다. 상기 구리박을 고온에서 기화시킬 때의 온도는, 구리박이 기화될 수 있는 온도의 범위를 포함할 수 있다. 상기 구리 증기는 본 발명의 그래핀 전구체 가스의 그래핀 합성 반응을 촉진하는 역할을 수행할 수 있으므로, 상기 구리박을 고온에서 기화시킬 때의 온도는, 예를 들어, 900℃ 내지 1100℃일 수 있으며, 바람직하게는 1000℃일 수 있다.
상기 그래핀 합성 반응기 내에 위치하는 상기 구리박이 가열되어 기화되면서 상기 그래핀 합성 반응기 내에 구리증기가 형성될 수 있다. 상기 구리박이 가열될 때, 수소(H2) 가스 또는 수소(H2) 가스와 불활성 기체인 아르곤(Ar) 가스를 상기 그래핀 합성 반응기 내에 함께 주입하면, 상기 수소(H2) 가스에 의해 상기 구리박에 포함된 불순물을 제거할 수 있다.
상기 기판 상에 그래핀 전구체 가스를 접촉시켜 상기 기판 상에 그래핀을 합성한다(S40). 상기 그래핀 전구체 가스는 상기 구리(Cu)증기에 의해 그래핀 합성 반응이 촉진될 수 있다.
상기 그래핀 전구체 가스는 일산화탄소, 메탄, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠, 및 톨루엔 중 적어도 어느 하나를 포함할 수 있다.
상기 기판이 준비된 그래핀 합성 반응기 내에 그래핀 전구체 가스를 주입하여 상기 기판과 상기 그래핀 전구체 가스를 접촉시킬 수 있다. 상기 기판과 상기 그래핀 전구체 가스가 접촉될 때, 상기 그래핀 합성 반응기 내부는 그래핀 합성을 위한 그래핀 전구체 가스의 그래핀 합성 반응을 위해 고온으로 유지될 수 있다.
상기 그래핀 전구체 가스와 함께 아르곤(Ar) 또는 질소(N2)로 구성되는 캐리어(carrier) 가스 및 수소(H2) 가스를 더 공급할 수 있다. 상기 캐리어 가스는 그래핀 전구체 가스와 함께 공급되며 운반기체의 역할을 할 수 있다. 상기 캐리어 가스와 함께 공급되는 수소(H2) 가스는 환원분위기를 조성하여 그래핀의 산화를 방지하는 역할을 할 수 있다. 상기 그래핀 전구체 가스와 함께 캐리어 가스 및 수소 가스가 공급되는 전체 압력은 0.1 Torr 내지 760 Torr 일 수 있다.
상기 기판에 그래핀 전구체 가스를 접촉시켜 상기 기판 상에 그래핀을 합성하는 단계는, 화학기상증착법(Chemical vapor deposition, CVD)을 통해 수행될 수 있다. 상기 화학 기상 증착법으로는 예를 들어, 열 화학 기상 증착(Thermal Chemical Vapor Deposition, T-CVD), 급속 화학 기상 증착법(Rapid Thermal Chemical Vapor Deposition, RT-CVD), 유도 결합 화학 기상 증착법(Inductive Coupled Plasma Chemical Vapor Deposition, ICP-CVD), 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition)을 이용할 수 있다.
상기 화학기상증착법 중 예를 들어, 열 화학 기상 증착에 의한 그래핀 합성을 위해 700℃ 내지 1000 ℃의 고온으로 조성된 그래핀 합성 반응기 내에서, 상기 기판과 상기 그래핀 전구체 가스가 접촉되어 상기 그래핀 전구체 가스의 그래핀 합성 반응이 진행될 수 있다. 상기 구리박으로부터 형성된 구리 증기는 상기 그래핀 전구체 가스의 그래핀 합성 반응을 촉진시키는 역할을 할 수 있다. 즉, 상기 그래핀 전구체 가스는 상기 구리 증기에 의해 그래핀 합성 반응이 촉진되어 열분해 되면서 탄소와 수소원자로 분리되고, 그래핀의 핵이 되는 탄소 라디칼이 생성될 수 있다. 상기 그래핀 핵의 탄소 라디칼에 의해 주변의 탄소 라디칼과 결합하거나 직접 탄화수소가 흡착됨으로써 상기 기판 상에 그래핀이 합성될 수 있다. 이는, 상기 기판 표면과 수평한 평면 방향으로 상기 그래핀의 합성이 진행될 수 있다. 상기 기판 상에 그래핀이 합성된 이후에, 냉각공정이 수행될 수 있다.
상기 그래핀층은 단일층으로 형성될 수 있으나 그래핀 합성 반응의 환경에 따라 복수 개의 층으로 형성될 수도 있다.
본 발명에 따른 구리 증기를 이용한 그래핀 합성방법으로 합성된 그래핀을 이용하여 소자를 형성할 수 있다.
상기 소자는 유전체 기판위에서 전사(transfer) 과정 없이 직접 합성된 그래핀을 이용하여 형성될 수 있다. 상기 그래핀을 패터닝하여 그래핀 상에 접촉된 소스 전극과 드레인 전극으로 형성된 소자로 구성될 수 있다. 상기 소자는 표시장치(display), 메모리소자, 논리회로 분야에서 스위칭소자(switching device), 또는 구동 소자(driving device) 등으로 활용될 수 있다. 현재 Si 기반의 금속 산화막 반도체 전계효과 트랜지스터(Metal Oxide Silicon Field Effect Transiste, MOS FET)가 상용화되고 있으나, MOS FET의 특성 및 제공과정에서의 한계로 인해 그래핀과 같은 차세대 물질을 이용한 소자에 대한 다양한 연구가 진행되고 있다. 이에, 본 발명에 따라 합성된 그래핀을 이용하여 제조된 소자는 실리콘(Si) 기반의 소자보다 전하이동도가 더 빠르고, 큰 전류 밀도를 갖는 그래핀의 특성을 그대로 유지하면서 고품질의 단일층 그래핀을 유전체 기판에 직접 합성하여 제공함으로써 이를 이용하여 제작된 소자의 활용범위가 더욱 확대될 수 있는 효과를 가질 수 있다.
[ 실시예 ]
이하, 실시예에 의하여 본 발명을 보다 더 상세하게 설명하나, 본 발명이 이러한 실시예로 한정되는 것은 아니다.
<실시예 1: SiO2/Si 기판 에서 Cu 증기를 이용한 CVD 공정으로 그래핀 합성>
1 inch 튜브 타입의 석영관 형태인 CVD 장치에서 실험을 진행했다. 이는, 반응될 시료와 가열되는 코일이 직접적으로 접촉되지 않도록 시료를 보호하기 위한 형태로 구성된 것이다. 300nm의 두께인 SiO2가 형성된 SiO2/Si 기판을 아세톤과 이소프로필 알코올(IPA)로 세척했다. 세수된 SiO2/Si기판을 상기 CVD 장치의 중앙에 위치한 석영관 내부에 위치시켰다. 그리고 25μm 두께의 구리박을(99.8% 순도, Alfa Aesar사 제조) 구리박 표면에 형성된 산화구리를 제거하기 위해 5분간 아세트산에 처리했다. 깨끗해진 구리박을 석영관의 양쪽 측벽에 충분히 기댈 수 있게 말아올려 SiO2/Si기판 위에 매달리는 형태가 되도록 설치했다. 여기서, SiO2/Si기판과 구리박 사이의 간격은 약 50 μm 정도로 추정된다. 5 Torr 이내의 압력 및 1000℃ 온도에서 30분간 수소(H2)가스 20sccm과 메탄(CH4)가스 30sccm를 CVD 장치 내에 주입시켜 반응을 수행했다. 반응이 끝난 후에 2 Torr 이내의 압력 및 수소(H2)가스를 20sccm로 주입하면서 퍼니스(furnace) 커버를 열어 시료가 실온이 될 때까지 냉각시켰다.
<비교예1: 구리박에 성장한 단일층 그래핀을 SiO2/Si기판으로의 전사>
실험의 대조군으로써 일반적인 그래핀 합성 방법인 구리박에서 성장한 단일층 그래핀 합성을 위한 CVD 반응은 실시예1의 석영관 내부에 세수된 구리박을 위치시키는 것을 제외하고 모두 동일하게 진행됐다.
구리박 상에 성장한 단일층 그래핀에 폴리메틸 메타크릴레이트(PMMA, 495 PMMA A4, MicroChem사 제조)을 스핀코팅(Spin-Coating) 방법을 통해 도포했다. 100℃에서 1분간 경화시킨 뒤, 구리를 제거하기 위하여 PMMA/그래핀/구리박으로 구성된 시료를 1M의 페릭 클로라이드 헥사하이드레이트(FeCl3·H2O, 97% 순도, Sigma Aldrich사 제조) 용액에 담갔다가 상기 식각용액으로부터 빼내어, 여러 번 탈이온수에 헹궜다. 이 후, 그래핀의 측면에 SiO2/Si기판을 위치시키고, 그래핀과 기판 사이에 접착력을 높이기 위해 90℃에서 건조시킨 뒤, 아세톤에 처리하여 PMMA를 제거했다. 전사된 그래핀을 300℃, 아르곤(Ar) 가스와 수소(H2) 가스가 있는 분위기 하에서 4시간 동안 가열냉각(annealing)했다.
<실시예1과 비교예1에 대한 분석예>
그래핀 박막의 형태는 원자간력현미경 (AFM, Nanoscope IIIa, Digital Instrument Inc.)을 이용하여 탭핑모드(tapping mode)로 관찰했다.
그래핀 박막의 라만 스펙트럼과 맵핑이미지들은 532nm의 레이저 다이오드를 가진 WITEC Alpha 300R Raman spectroscope에 의해 측정되었다. 분광계의 공간 해상도는 250nm 이하였다. 레이저 광원에 의한 잠재적인 열손상을 막기 위해 3mW 이하로 레이저 여기 전원을 조정했다. X-ray photoelectron spectroscopy (XPS)는 Pohang Accelerate Laboratory (PAL, Beamline 8A1)에서 실행했다. Fresnel zone plate를 사용하며 초고 진공속(2.0 X 10-10 Torr)에서 X선 빔을 시료에 초점을 맞춰 분석했다.
도 3은 실시예1에서 합성된 그래핀의 AFM 이미지이다.
도 3을 참조하면, 원자간력현미경(Atomic Force Microscope, AFM)으로 Rrms = 0.23nm에서 관찰한 실시예1에서 합성된 그래핀의 이미지를 보면, 임의의 입자가 없이 표면이 깨끗하고 매우 편평하게 형성되어 있는 것을 확인할 수 있다. 이는, 1000 ℃에서의 산화실리콘(SiO2)/실리콘(Si) 기판(~ 0.4 X 10-6 ℃-1)26과 그래핀(~-1.5 X 10-6 ℃-1)25 사이의 열팽창 계수(Thermal Expansion Coefficient, TEC)의 차이가 일반적인 그래핀 합성에 쓰이는 구리(~ 24 X 10-6 ℃-1)27와 그래핀 사이의 열팽창 계수의 차이보다 더 낮아진 것과 연관될 수 있다. 이를 통해, 본 발명에 따른 그래핀 합성방법으로 품질이 향상된 그래핀의 합성이 가능하다는 것을 확인할 수 있다.
도 4는 실시예1과 비교예1에서 얻어진 각각의 그래핀들의 라만 스펙트럼들을 나타낸 그래프이다.
도 4를 참조하면, 본 발명의 일 실시예에 따라 합성된 그래핀(검은색 선)의 라만 스펙트럼은 1345cm-1 근방의 피크 D, 1592cm-1 근방의 피크 G, 및 2686cm-1 근방의 피크 G'가 존재하는 것을 알 수 있다. 상기 피크 D는 시편의 결함(Defects)의 정도를 나타내는 지표로서, 상기 1345cm-1 근방의 피크 D는 일반적인 CVD공정으로 합성된 그래핀의 경우에서 대부분 관찰되며, 결함이 많은 경우에 피크 G보다 더 크게 나타나게 된다. 실시예1에서 얻어진 그래핀의 피크 D는 피크 G보다 낮은 강도(intensity)에서 관찰되므로, 이를 통해 실시예1에서 얻어진 그래핀은 결함이 적다는 것을 확인할 수 있다.
또한, 피크 G'와 피크 G의 비율은 그래핀의 층수를 나타내는 것으로서 합성된 그래핀이 단일층인 경우에는 피크 G'와 피크 G의 비율은 1 이상의 값을 갖게 된다. 실시예1에서 얻어진 그래핀의 피크 G'와 피크 G의 비율(IG'/IG)은 약 1.7의 값을 가지므로, 실시예 1에서 얻어진 그래핀은 단일층의 구성비율이 높은 것을 알 수 있다. 비교예1에서 얻어진 그래핀의 라만스펙트럼을 나타낸 빨간색 곡선에서 피크 G'와 피크 G의 비율(IG'/IG)은 약 2.1정도의 값을 가진다. 이는, 실시예1에서 얻어진 그래핀이 일반적인 그래핀 합성방법으로 진행된 비교예1의 그래핀과 비슷하다는 것을 의미한다. 즉, 본 발명이 SiO2/Si 기판에서의 그래핀 합성이 잘 이루어지지 않았던 종래기술의 문제점을 개선하기 위해 구리 증기를 이용하여 SiO2/Si 기판에 직접 합성한 그래핀의 품질이 종래의 그래핀의 품질과 유사하므로, 이를 통해 본 발명에 따라 합성된 그래핀이 그래핀의 품질을 유지하면서도 종래기술의 문제점을 극복했다는 것을 확인할 수 있다.
도 5는 실시예1에서 얻어진 그래핀의 XPS 결과를 나타낸 도표이다.
도 5를 참조하면, 실시예1에서 얻어진 그래핀을 X선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)로 분석한 결과, 그래핀을 구성하고 있는 sp2 결합으로 연결된 탄소에 의해 C 1s 는 284.4eV 에서 확인되나, 상기 그래핀 합성과정에 참여한 물질인 구리(Cu)의 잔여물은 출현되지 않는 것을 알 수 있다. 즉, 구리 증기는 그래핀의 형성에만 관여되고, 합성된 단일층 그래핀 상에는 구리 잔여물이 남지 않는다. 이를 통해, 종래기술이 그래핀 합성 후 전사공정시 사용하는 고분자나 에칭용액의 잔여물이 그래핀 상에 남아 그래핀의 품질이 저하되었던 문제점을 개선하며 고품질의 단일층 그래핀의 합성이 가능하다는 것을 확인할 수 있다.
<실시예2: 실시예1에서 얻어진 그래핀을 이용한 FET소자의 제작>
본 발명에 따라 실시예1에서 합성된 그래핀을 이용하여 하단에 게이트를 가진 그래핀 전계 효과 소자(Field Effect Transister, FET) 장치를 표준 전자 빔 리소그라피 기술 및 열 금속 증발 방법을 통해 제작했다. SiO2/Si기판에서 성장한 그래핀에서 필요치 않은 영역은 산소 플라즈마 에칭 처리를 통해 제거한다. 이 후, 상기 그래핀을 패터닝하여 2㎛의 폭과 채널(channel) 길이를 형성하고, 패터닝된 영역에 소스 전극과 드레인 전극으로 각각 5nm의 크롬(Cr)과 30nm의 금(Au)을 부착하여 소자를 제작했다. 시료는 금속 전극과 그래핀 사이의 접촉을 향상시키고 그래핀 표면의 전극 레지스트의 잔여물을 없애기 위해 진공에서 400K의 온도로, 5분간 가열냉각(annealing)을 진행했다. 상기 소자의 전기적 특성을 분석하기 위해 소스 전극과 드레인 전극 사이를 250 nA로, 표준 독립성 기술(standard lockin technique)를 이용하여 실온에서 측정했다.
<실시예2에 대한 분석예>
도 6은 실시예2에서 제작된 소자의 전기적 특성을 분석한 도표이다.
도 6을 참조하면, 실시예2에서 제작된 소자에 가열냉각(annealing)을 진행하기 전 측정(검정색 곡선)한 디랙점(Dirac point)은 양의 게이트 전압(Vg) 영역으로 이동된 디랙점을 보이며 양극성 확산(ambipolar) 경향을 나타냈다. 그러나, 400K, 진공장치에서 5분간 가열냉각(annealing)한 후 측정한 디랙점(Dirac point)은 VDirac＝0을 보이면서 소자의 본질적인 특성으로 복구된 것을 확인 할 수 있다. 상기와 같이 소자를 제작한 뒤 소자를 측정했을 때(가열냉각 하기 전) 보이는 디랙점(Dirac point)의 큰 변화는 e-beam 잔류저항으로부터 발생한 것으로 볼 수 있다. 가열냉각(annealing) 후에 복구되어 30 ~ 40V까지 이동하는 디랙점(Dirac point)이 보여주는 효과는 종래기술의 그래핀 합성 후 전사과정을 거쳐 제작된 그래핀의 특성과 유사하다. 또한, 도 6의 곡선의 기울기로부터 그래핀의 캐리어 이동도를 μ=1/Cg(dgds/dVg) 식을 사용하여 계산될 수 있다. 여기에서 μ는 charge carrier 이동성이고, gds 는 전도도이며, Cg는 출구 용량을 말한다. 상기 실시예2에서 얻어진 소자로부터 추출된 정공과 전자의 이동도는 약 700~800 cm2/V/s 로, 이것은 종래기술의 전사 과정을 거쳐 합성된 그래핀의 값과 비슷하다. 즉, 실시예2에서 얻어진 소자는 종래의 전사(transfer)과정을 거쳐 합성된 그래핀으로 이루어진 소자와 그 전기적 특성이 비슷하므로, 본 발명의 구리 증기를 이용하여 합성된 그래핀을 이용하여 제작된 소자는 그래핀 고유의 전기적 특성의 효과를 가지면서도, 전사과정을 없애 그래핀의 품질을 향상시키며 더 많은 소자에 응용될 수 있다는 것을 알 수 있다.
<실시예3: 석영(quartz) 기판 및 h-BN기판 상에 구리 증기를 이용한 CVD공정으로 합성된 그래핀>
본 발명의 다른 실시예로서, 융합된 석영 웨이퍼와 SiO2/Si기판 상에 기계적으로 박리된 h-BN을 사용하여 각각 quartz 기판 상에서의 단일층 그래핀 합성과 h-BN 기판 상에서의 단일층 그래핀 합성을 진행했다. 기판 이외에 다른 조건은 상기 실시예1과 동일하게 적용하여 그래핀을 합성했다.
<실시예3에 대한 분석예>
도 7(a) 및 도 7(b)는 실시예3에서 얻어진 각각의 석영(quartz) 기판과 h-BN기판에서 합성된 그래핀의 라만 스펙트럼을 나타낸 도표이다.
도 7(a) 및 도 7(b)를 참조하면, 도 7(a)가 나타내는 석영(quartz) 기판에서 합성된 그래핀의 라만 스펙트럼에서 피크 G'와 피크 G의 비율(IG'/IG)는 약 1.7이며, h-BN기판에서 합성된 그래핀의 라만 스펙트럼에서 피크 G'와 피크 G의 비(IG'/IG)는 약 1.5를 나타낸다. 이는, 석영(quartz) 기판에서 합성된 그래핀과 h-BN기판에서 합성된 그래핀 또한 단일층 그래핀 합성이 가능한 것을 의미하며, 이를 통해 본 발명에 따른 그래핀 합성방법을 통해 석영(quartz) 기판 및 h-BN기판과 같은 유전체 기판에서도 고품질의 단일층 그래핀 합성이 가능하다는 것을 확인할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (7)

  1. 기판을 준비하는 단계;
    상기 기판 상에 상기 기판과 이격하여 구리박(Cu foil)을 위치시키는 단계;
    상기 구리박(Cu foil)으로부터 구리(Cu) 증기를 형성하는 단계; 및
    5 Torr 이내의 압력에서 상기 기판 상에 그래핀 전구체 가스를 접촉시켜 상기 기판 상에 그래핀을 합성하는 단계를 포함하며,
    상기 그래핀 전구체 가스는 상기 구리(Cu) 증기에 의해 그래핀 합성 반응이 촉진되는 것을 특징으로 하는 구리 증기를 이용한 그래핀 합성방법.
  2. 제1항에 있어서,
    상기 기판은 산화실리콘(SiO2)/실리콘(Si), 석영(quartz), 또는 질화 붕소(hexagonal-Boron Nitride, h-BN)를 포함하는 유전체 기판인 것을 특징으로 하는 그래핀 합성방법.
  3. 제1항에 있어서,
    상기 구리박(Cu foil)으로부터 구리(Cu) 증기를 형성하는 단계는, 구리박을 고온에서 기화시키는 것을 특징으로 하는 그래핀 합성방법.
  4. 제1항에 있어서,
    상기 그래핀 전구체 가스는 일산화탄소, 메탄, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠, 및 톨루엔 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 그래핀 합성방법.
  5. 제1항에 있어서,
    상기 기판에 그래핀 전구체 가스를 접촉시켜 상기 기판 상에 그래핀을 합성하는 단계에서 상기 기판에 상기 그래핀 전구체 가스와 함께 아르곤(Ar) 또는 질소(N2)로 구성된 캐리어 가스 및 수소(H2)를 접촉시키는 것을 특징으로 하는 그래핀 합성방법.
  6. 제1항에 있어서,
    상기 기판에 그래핀 전구체 가스를 접촉시켜 상기 기판 상에 그래핀을 합성하는 단계는, 화학기상증착법(Chemical vapor deposition, CVD)을 통해 수행되는 것을 특징으로 하는 그래핀 합성방법.
  7. 삭제
KR1020130126791A 2013-10-23 2013-10-23 구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자 KR101548424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130126791A KR101548424B1 (ko) 2013-10-23 2013-10-23 구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126791A KR101548424B1 (ko) 2013-10-23 2013-10-23 구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자

Publications (2)

Publication Number Publication Date
KR20150047048A KR20150047048A (ko) 2015-05-04
KR101548424B1 true KR101548424B1 (ko) 2015-08-28

Family

ID=53386190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126791A KR101548424B1 (ko) 2013-10-23 2013-10-23 구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자

Country Status (1)

Country Link
KR (1) KR101548424B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190128875A (ko) * 2018-05-09 2019-11-19 한국과학기술연구원 그래핀 적용 대상의 표면에 그래핀을 직접 합성하는 방법 및 상기 방법을 이용하여 형성된 그래핀을 포함하는 소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101961694B1 (ko) * 2017-07-21 2019-03-25 성균관대학교 산학협력단 그래핀 및 이의 제조 방법
KR102117954B1 (ko) 2018-02-22 2020-06-02 성균관대학교산학협력단 그래핀 전사용 고분자 및 이를 이용한 그래핀의 전사 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K. Tahy et al. Device Research Conference (DRC) 2010, pp. 77-78 (2010.06.21.-23.)*
Nano Letters 2012, Vol.12, pp.1379-1384 (2012.02.14.)*

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190128875A (ko) * 2018-05-09 2019-11-19 한국과학기술연구원 그래핀 적용 대상의 표면에 그래핀을 직접 합성하는 방법 및 상기 방법을 이용하여 형성된 그래핀을 포함하는 소자
KR102082694B1 (ko) 2018-05-09 2020-02-28 한국과학기술연구원 그래핀 적용 대상의 표면에 그래핀을 직접 합성하는 방법 및 상기 방법을 이용하여 형성된 그래핀을 포함하는 소자
US10883176B2 (en) 2018-05-09 2021-01-05 Korea Institute Of Science And Technology Method for directly synthesizing graphene on surface of target object and device including graphene prepared using the method

Also Published As

Publication number Publication date
KR20150047048A (ko) 2015-05-04

Similar Documents

Publication Publication Date Title
Kim et al. Synthesis of hexagonal boron nitride heterostructures for 2D van der Waals electronics
Wang et al. Direct CVD graphene growth on semiconductors and dielectrics for transfer‐free device fabrication
Khan et al. Direct CVD growth of graphene on technologically important dielectric and semiconducting substrates
Lim et al. Modification of vapor phase concentrations in MoS2 growth using a NiO foam barrier
CN102849961B (zh) 在基板上成长碳薄膜或无机材料薄膜的方法
Zhang et al. Catalyst-free growth of nanographene films on various substrates
Shi et al. Top‐down integration of molybdenum disulfide transistors with wafer‐scale uniformity and layer controllability
Song et al. Graphene/h‐BN heterostructures: recent advances in controllable preparation and functional applications
Liu et al. Synchronous growth of AB-stacked bilayer graphene on Cu by simply controlling hydrogen pressure in CVD process
US9515143B2 (en) Heterogeneous layered structure, method of preparing the heterogeneous layered structure, and electronic device including the heterogeneous layered structure
Sun et al. Low‐temperature and rapid growth of large single‐crystalline graphene with ethane
Liu et al. Metal-catalyst-free and controllable growth of high-quality monolayer and AB-stacked bilayer graphene on silicon dioxide
Sun et al. Direct chemical vapor deposition growth of graphene on insulating substrates
Ho et al. One‐Step Formation of a Single Atomic‐Layer Transistor by the Selective Fluorination of a Graphene Film
JP2011051801A (ja) グラフェンフィルム製造方法
TWI526559B (zh) 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
KR101219769B1 (ko) 탄소 나노구조물 패턴 및 이의 제조 방법, 그리고 탄소 나노구조물 박막 트랜지스터 및 그의 제조 방법
US9061912B2 (en) Methods of fabrication of graphene nanoribbons
Wan et al. Interface engineering for CVD graphene: current status and progress
Ago et al. Lattice-oriented catalytic growth of graphene nanoribbons on heteroepitaxial nickel films
WO2015154724A1 (zh) 在石墨烯材料上淀积高k栅介质的方法及应用
US20170081782A1 (en) Transfer-free method for forming graphene layer
KR101548424B1 (ko) 구리 증기를 이용한 그래핀 합성방법 및 이에 따라 합성된 그래핀을 포함하는 소자
Zhou et al. Fast growth of large single-crystalline WS 2 monolayers via chemical vapor deposition
Cadot et al. Low-temperature and scalable CVD route to WS2 monolayers on SiO2/Si substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee