CN111146240B - 像素结构及其制备方法、显示面板和显示装置 - Google Patents

像素结构及其制备方法、显示面板和显示装置 Download PDF

Info

Publication number
CN111146240B
CN111146240B CN201811306230.5A CN201811306230A CN111146240B CN 111146240 B CN111146240 B CN 111146240B CN 201811306230 A CN201811306230 A CN 201811306230A CN 111146240 B CN111146240 B CN 111146240B
Authority
CN
China
Prior art keywords
pixel
layer
region
graphene
graphene layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811306230.5A
Other languages
English (en)
Other versions
CN111146240A (zh
Inventor
史文
陈亚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Juhua Printing Display Technology Co Ltd
Original Assignee
Guangdong Juhua Printing Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Juhua Printing Display Technology Co Ltd filed Critical Guangdong Juhua Printing Display Technology Co Ltd
Priority to CN201811306230.5A priority Critical patent/CN111146240B/zh
Publication of CN111146240A publication Critical patent/CN111146240A/zh
Application granted granted Critical
Publication of CN111146240B publication Critical patent/CN111146240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

本发明提供一种像素结构及其制备方法、显示面板和显示装置，其中，像素结构包括：衬底基板、设于衬底基板上的像素界定层以及设于各像素腔中的衬底基板上的第一石墨烯层，像素界定层围成多个像素腔，每个像素腔中的第一石墨烯层包括多个导电区和位于导电区之间的第一隔离区，第一隔离区将所述导电区分隔成多个子像素电极。上述像素结构简单，像素结构的第一石墨烯层的第一隔离区将同一像素腔中的像素电极分隔成多个子像素电极，即第一隔离区起到了传统像素结构中像素界定层的作用，无需对第一隔离区后续再进行图案化处理，简化制程。

Description

像素结构及其制备方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种像素结构及其制备方法、显示面板和显示装置。
背景技术
有机电致发光二极管和量子点发光二极管是目前显示器件研究的两个主要方向。其中，有机电致发光二极管(OLED)具有自发光、反应快、视角广、亮度高及轻薄等优点。量子点发光二极管(QLED)具有光色纯度高、发光量子效率高、发光颜色易调及使用寿命长等优点。
印刷工艺是OLED和QLED器件加工过程中的重要环节，传统的印刷工艺包括制备双层像素界定层结构，其中，第一像素界定层覆盖像素电极边缘区，以防止像素电极后续工作过程中产生尖端放电而导致短路；第二像素界定层围成墨水沉积区，从而实现高分辨率显示器的制备。但每制备一层像素界定层时，均需要对像素界定层进行图形化处理，制程复杂，增加了制程时间和制作成本。
发明内容
基于此，有必要针对传统的双层像素界定层结构的制程复杂的问题，提供一种制程简单的像素结构的制备方法及像素结构。
一种像素结构，包括：
衬底基板；
像素界定层，设于所述衬底基板上，所述像素界定层围成多个像素腔；
第一石墨烯层，设于各所述像素腔中的所述衬底基板上，每个像素腔中的所述第一石墨烯层包括多个导电区和位于导电区之间的第一隔离区，所述第一隔离区将所述导电区分隔成多个子像素电极。
上述像素结构简单，像素结构的第一石墨烯层的第一隔离区将同一像素腔中的像素电极分隔成多个子像素电极，即第一隔离区起到了传统像素结构中像素界定层的作用，无需对第一隔离区后续再进行图案化处理，简化制程。此外，采用石墨烯作为像素电极的材料，相比于传统的ITO材料导电性更好。再者，上述像素结构具有高分辨率的优点。
在其中一个实施例中，所述像素结构还包括第二石墨烯层，所述第二石墨烯层设于所述像素界定层和所述衬底基板之间，所述第二石墨烯层为氢化石墨烯。
在其中一个实施例中，所述第一隔离区为氢化石墨烯，所述导电区为导电石墨烯。
在其中一个实施例中，所述导电区的厚度和所述第一隔离区的厚度相等。
本发明还提供一种像素结构的制备方法，包括如下步骤：
取衬底基板，所述衬底包括多个第一区域和位于第一区域之间的第二区域；
在所述衬底基板上的第一区域上形成第一石墨烯层，对所述第一石墨烯层的部分区域进行等离子体处理，经所述等离子体处理的区域形成所述第一石墨烯层的第一隔离区，未经所述等离子体处理的区域形成所述第一石墨烯层的导电区；
在所述衬底基板上的第二区域上形成像素界定层，所述像素界定层围成多个像素腔，所述第一石墨烯层位于所述像素腔中，所述第一石墨烯层的第一隔离区将所述第一石墨烯的导电区分隔成多个子像素电极。
上述像素结构的制备方法简单，只需对所述第一石墨烯层进行一步等离子体处理，即可形成相互交错的隔离区和导电区，与传统像素结构制程相比，简化了像素电极和隔离区分步制作的工艺，此外，上述像素结构的第一隔离区起到了传统像素结构中像素界定层的作用，无需对第一隔离区后续再进行图案化处理，简化制程。再者，因第一石墨烯层的导电区和第一隔离区为同一工序处理制得，两者之间没有高度差，不会产生台阶式的尖端，进一步避免了导电区与第一隔离区在交界处产生尖端放电的问题。
在其中一个实施例中，在所述衬底基板上的第二区域上形成像素界定层步骤包括:
在所述衬底基板上的第二区域上形成所述第二石墨烯层，所述第二石墨烯层与所述第一石墨烯层在同一工艺步骤中形成；
对所述第二石墨烯层进行等离子体处理，以形成第二隔离区；以及
在所述第二隔离区上形成像素界定层。
在其中一个实施例中，所述等离子为氢离子。
在其中一个实施例中，在所述衬底基板上的第一区域上形成第一石墨烯层的步骤中，包括：在所述衬底基板的第一区域上先制备氧化石墨烯层，然后加入还原剂将所述氧化石墨烯层还原成第一石墨烯层。
本发明还提供了一种显示面板。
一种显示面板，所述显示面板包括本发明所述的像素结构。
上述显示面板的结构简单，包含上述显示面板的显示装置的分辨率高。
本发明还提供一种显示装置。
一种显示装置，包括本发明所述的显示面板。
上述显示装置结构简单且具有高分辨率。
附图说明
图1为本发明一实施例的像素结构截面示意图；
图2为本发明一实施例的像素结构制备过程中进行光阻掩膜的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
参阅图1，本发明一实施例中提供一种像素结构，其包括衬底基板110、像素界定层710和第一石墨烯层610。
其中，衬底基板110，主要用于支撑附于其上的元器件，衬底基板110可以为玻璃基板，也可以为柔性基板，在此不做过多限定。衬底基板110为一侧设有薄膜晶体管(图中未示出)的衬底基板，薄膜晶体管的主要作用是驱动其上载有的发光元器件，实现图像显示。
其中，像素界定层710，设于所述衬底基板110上，所述像素界定层710围成多个像素腔(图中未示出)。像素界定层710围成墨水沉积区，利于实现高分辨率显示器的制备。
在一个具体示例中，所述像素界定层710的厚度为800nm-1500nm。
其中，第一石墨烯层610，设于各所述像素腔中的所述衬底基板110上，每个像素腔中的所述第一石墨烯层610包括多个导电区310和位于导电区310之间的第一隔离区510，所述第一隔离区510主要作用是将所述导电区310分隔成多个子像素电极，并且所述第一隔离区510将像素腔分隔成多个子像素腔，所述子像素电极对应设于所述子像素腔中。
在一个具体示例中，所述第一隔离区510为氢化石墨烯，氢化石墨烯的隔离像素电极的效果更好。所述导电区310为导电石墨烯。
在一个具体示例中，所述导电区310的厚度和所述第一隔离区510的厚度相等。也就是说，所述导电区310与所述第一隔离区510位于同一平面，两者之间没有高度差，不会产生台阶式的尖端，进一步避免了导电区310与第一隔离区510在交界处产生尖端放电的问题。优选地，所述导电区310的厚度为30nm-200nm。
在一个具体示例中，所述像素结构还包括第二石墨烯层810，所述第二石墨烯层810设于所述像素界定层710和所述衬底基板110之间，所述第二石墨烯层810为氢化石墨烯，氢化石墨烯是指经氢化处理(如氢等离子体处理)的石墨烯，所述第二石墨烯层810可与像素界定层710相互配合共同围成多个像素腔。
上述像素结构简单，像素结构的第一石墨烯层的第一隔离区将同一像素腔中的像素电极分隔成多个子像素电极，即第一隔离区起到了传统像素结构中像素界定层的作用，无需对第一隔离区后续再进行图案化处理，简化制程。此外，采用石墨烯作为像素电极的材料，相比于传统的ITO材料导电性更好。再者，上述像素结构具有高分辨率的优点。
本发明还提供一种像素结构的制备方法，其包括如下步骤：
S101、取衬底基板110，所述衬底基板110包括多个第一区域和位于第一区域之间的第二区域。
S102、在所述衬底基板110上的第一区域上形成第一石墨烯层610，对所述第一石墨烯层610的一部分区域进行等离子体处理，在所述等离子体处理的区域形成所述第一石墨烯层610的第一隔离区510，未经所述等离子体处理的区域形成所述第一石墨烯层610的导电区310。因第一石墨烯层610的导电区310和第一隔离区510为同一工序处理制得，两者之间没有高度差，不会产生台阶式的尖端，进一步避免了导电区310与第一隔离区510在交界处产生尖端放电的问题。
其中，等离子体处理可以使导电的石墨烯变为隔离区，进而达到隔离像素电极的目的。
在一个具体示例中，所述等离子体为氢离子。氢离子有助于形成绝缘性能更好的隔离区。优选地，等离子体处理是采用氢离子注入的方式制备隔离区，得到氢化石墨烯。
在一个具体示例中，在所述衬底基板110上的第一区域上形成第一石墨烯层610的过程为：在所述衬底基板110的第一区域上先制备氧化石墨烯层，然后加入还原剂将所述氧化石墨烯层还原成第一石墨烯层610。
结合图1并参阅图2，在一个具体示例中，对所述第一石墨烯层610的一部分区域进行等离子体处理过程中，为了保证其他区域不被破坏，可以先对所述第一石墨烯层610的其他区域进行光阻210掩膜，然后在非掩膜区域注入等离子体，然后再去除光阻210即可。当然，除了光阻210掩膜也可以选择其他构图工艺进行掩膜处理，在此不再过多赘述。
在一个具体示例中，所述制备氧化石墨烯薄膜的制备方法为溶液法。该方法的好处是可以减少成本。
在一个具体示例中，还原剂选自本领域常用的还原剂即可，例如：还原剂选自水合肼、硼氢化钠等。
需要说明的是，因石墨烯具有零禁带特性，即使在室温下载流子在石墨烯中的平均自由程也可以达到微米级，此外，石墨烯还具有比硅材料高的载流子迁移率，所以，选择石墨烯作为制备像素电极的材料。
S103、在所述衬底基板110上的第二区域上形成多个像素界定层710，所述像素界定层710围成多个像素腔，所述第一石墨烯层610位于所述像素腔中衬底基板110上，所述第一石墨烯层610的第一隔离区510将所述第一石墨烯层610的导电区310分隔成多个子像素电极。
在一个具体示例中，在所述衬底基板110上的第二区域上形成像素界定层步骤包括:
在所述衬底基板110上的第二区域上形成所述第二石墨烯层810，所述第二石墨烯层810与所述第一石墨烯层610在同一工艺步骤中形成，然后对所述第二石墨烯层810进行等离子体处理以形成第二隔离区，在所述第二隔离区上形成像素界定层710。
具体地，所述第二石墨烯层810与所述第一石墨烯层610在同一工艺步骤中形成的过程为：在所述衬底基板110上的第一区域和第二区域上同时分别形成第一石墨烯层610和第二石墨烯层810，同时对第二石墨烯层810和所述第一石墨烯层610的一部分区域进行等离子体处理，即在所述第一石墨烯层610上形成第一隔离区510，在所述第二石墨烯层810上形成第二隔离区。
更具体地，所述等离子体为氢离子。优选地，等离子体处理是采用氢离子注入的方式制备隔离区。当然可以理解，在等离子体处理之前，可以先对第一石墨烯层610的其他区域进行光阻210掩膜，然后在第一石墨烯层610的非掩膜区和第二石墨烯层810同时一次性注入氢离子，然后再去除光阻210，这样就在第一石墨烯层610上形成第一隔离区510和导电区310，在第二石墨烯层810形成第二隔离区。
上述像素结构的制备方法简单，只需对所述第一石墨烯层进行一步等离子体处理，即可形成相互交错的隔离区和导电区，与传统像素结构制程相比，简化了像素电极和隔离区分步制作的工艺，此外，上述像素结构的第一隔离区起到了传统像素结构中像素界定层的作用，无需对第一隔离区后续再进行图案化处理，简化制程。再者，因第一石墨烯层的导电区和第一隔离区为同一工序处理制得，两者之间没有高度差，不会产生台阶式的尖端，进一步避免了导电区310与第一隔离区510在交界处产生尖端放电的问题。
本发明还提供了一种显示面板，所述显示面板本发明所述的像素结构或本发明所述的像素结构的制备方法制备的像素结构。
上述显示面板的结构简单，包含上述显示面板的显示装置的分辨率高。
在其中一个实施例中，所述显示面板为OLED面板或QLED面板。
本发明还提供一种显示装置，所述显示装置包括本发明所述的显示面板。
上述显示装置结构简单且具有高分辨率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素结构，其特征在于，包括：
衬底基板；
像素界定层，设于所述衬底基板上，所述像素界定层围成多个像素腔；
第一石墨烯层，设于各所述像素腔中的所述衬底基板上，每个像素腔中的所述第一石墨烯层包括多个导电区和位于导电区之间的第一隔离区，所述第一隔离区将所述导电区分隔成多个子像素电极；
第二石墨烯层，设于所述像素界定层和所述衬底基板之间，所述第二石墨烯层与所述像素界定层相互配合共同围成多个所述像素腔，所述第二石墨烯层为氢化石墨烯。
2.根据权利要求1所述的像素结构，其特征在于，所述像素界定层的厚度为800nm-1500nm。
3.根据权利要求1或2所述的像素结构，其特征在于，所述第一隔离区为氢化石墨烯，所述导电区为导电石墨烯。
4.根据权利要求1或2所述的像素结构，其特征在于，所述导电区的厚度和所述第一隔离区的厚度相等。
5.一种像素结构的制备方法，其特征在于，包括如下步骤：
取衬底基板，所述衬底基板包括多个第一区域和位于第一区域之间的第二区域；
在所述衬底基板上的第一区域上形成第一石墨烯层，对所述第一石墨烯层的部分区域进行等离子体处理，经所述等离子体处理的区域形成所述第一石墨烯层的第一隔离区，未经所述等离子体处理的区域形成所述第一石墨烯层的导电区；在所述第二区域上形成第二石墨烯层，所述第二石墨烯层与所述第一石墨烯层在同一工艺步骤中形成，对所述第二石墨烯层进行氢等离子体处理，以形成第二隔离区；
在所述第二隔离区上形成像素界定层，所述第二石墨烯层与所述像素界定层相互配合共同围成多个像素腔，所述第一石墨烯层位于所述像素腔中，所述第一石墨烯层的第一隔离区将所述第一石墨烯层的导电区分隔成多个子像素电极。
6.根据权利要求5所述的像素结构的制备方法，其特征在于，所述像素界定层的厚度为800nm-1500nm。
7.根据权利要求5所述的像素结构的制备方法，其特征在于，所述导电区的厚度为30nm-200nm。
8.根据权利要求5所述的像素结构的制备方法，其特征在于，在所述衬底基板上的第一区域上形成第一石墨烯层的步骤中，包括：在所述衬底基板的第一区域上先制备氧化石墨烯层，然后加入还原剂将所述氧化石墨烯层还原成第一石墨烯层。
9.一种显示面板，其特征在于，所述显示面板包括权利要求1-4任一项所述的像素结构或权利要求5-8任一项所述的像素结构的制备方法制备的像素结构。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
CN201811306230.5A 2018-11-05 2018-11-05 像素结构及其制备方法、显示面板和显示装置 Active CN111146240B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811306230.5A CN111146240B (zh) 2018-11-05 2018-11-05 像素结构及其制备方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811306230.5A CN111146240B (zh) 2018-11-05 2018-11-05 像素结构及其制备方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN111146240A CN111146240A (zh) 2020-05-12
CN111146240B true CN111146240B (zh) 2022-11-15

Family

ID=70515605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811306230.5A Active CN111146240B (zh) 2018-11-05 2018-11-05 像素结构及其制备方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN111146240B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163042A (ja) * 2016-03-10 2017-09-14 富士通株式会社 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261635A (zh) * 2015-10-29 2016-01-20 Tcl集团股份有限公司 发光二极管像素排列结构、印刷型显示装置及制备方法
CN107968105B (zh) * 2017-04-28 2020-10-27 广东聚华印刷显示技术有限公司 像素结构、显示面板及显示装置
CN107146770B (zh) * 2017-05-10 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN107968107B (zh) * 2017-06-16 2020-05-15 广东聚华印刷显示技术有限公司 印刷型电致发光显示器及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163042A (ja) * 2016-03-10 2017-09-14 富士通株式会社 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN111146240A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US11127801B2 (en) Organic light-emitting diode display substrate, method of manufacturing the same, and display apparatus
US10811475B2 (en) Array substrate, manufacturing method thereof and display device
US10355052B2 (en) OLED display device
US10186562B2 (en) Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel
US20170084641A1 (en) Array substrate and display device and method for making the array substrate
US20170117499A1 (en) Organic light-emitting diode display element, its manufacturing method and display device
US20050077814A1 (en) Flat panel display device and fabrication method thereof
KR102185577B1 (ko) Oled 기판 및 그 제조 방법
CN104576705A (zh) 一种阵列基板及制作方法、显示装置
US20180261798A1 (en) Organic light-emitting display apparatus and method of manufacturing the same
CN109616587B (zh) 显示基板及其制造方法和显示装置
US9966418B2 (en) Pixel structure, organic light emitting display panel and method for fabricating the same, and display device
US11245101B2 (en) OLED display panel, manufacturing method thereof, electronic device
TW200415542A (en) Graphics display device
US20180364847A1 (en) Touch panel with reduced electromagnetic interference
US9722002B2 (en) Organic light-emitting diode display
WO2018036258A1 (zh) Oled器件及制作方法、显示面板以及显示装置
KR20140008562A (ko) 유기 발광 표시 장치의 제조 방법
CN111146240B (zh) 像素结构及其制备方法、显示面板和显示装置
CN111799237B (zh) 一种显示基板及其制造方法、显示装置
CN108172601B (zh) Oled显示面板及其制作方法
CN104637956A (zh) 阵列基板及其制作方法和显示装置
US9825243B2 (en) Methods for fabricating OLEDs on non-uniform substrates and devices made therefrom
CN110729410B (zh) 一种有机发光二极管、显示面板及制作方法
KR102263522B1 (ko) 전면 발광형 유기발광소자, 그 제조 방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant