JP6642169B2 - コンピュータ、コンピュータの制御方法、およびプログラム - Google Patents

コンピュータ、コンピュータの制御方法、およびプログラム Download PDF

Info

Publication number
JP6642169B2
JP6642169B2 JP2016058345A JP2016058345A JP6642169B2 JP 6642169 B2 JP6642169 B2 JP 6642169B2 JP 2016058345 A JP2016058345 A JP 2016058345A JP 2016058345 A JP2016058345 A JP 2016058345A JP 6642169 B2 JP6642169 B2 JP 6642169B2
Authority
JP
Japan
Prior art keywords
control unit
basic control
unit
device interface
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016058345A
Other languages
English (en)
Other versions
JP2017174068A (ja
Inventor
隆史 宮崎
隆史 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2016058345A priority Critical patent/JP6642169B2/ja
Publication of JP2017174068A publication Critical patent/JP2017174068A/ja
Application granted granted Critical
Publication of JP6642169B2 publication Critical patent/JP6642169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、コンピュータ、コンピュータの制御方法、およびプログラムに関する。
プロセッサおよびプロセッサボードの省電力性と性能とは、トレードオフの関係にあることが知られている。つまり、相対的に消費電力が低いプロセッサおよびプロセッサボードの性能は、相対的に消費電力が高いプロセッサおよびプロセッサボードの性能より低い。換言すると、相対的に性能が高いプロセッサおよびプロセッサボードの消費電力は、相対的に性能が低いプロセッサおよびプロセッサボードの消費電力より高い。
特許文献1には、互いに接続された2種類のプロセッサを有するコンピュータが開示されている。
特表2013−503385号公報
相対的に消費電力が低いプロセッサを用いる場合、多くの計算処理を要するプログラムを実行するとそのプロセッサのパフォーマンスが低下する。他方、相対的に性能が高いプロセッサを用いる場合、プログラムがアイドル状態のときにも大きい電力が消費される。
本発明の目的は、上述した課題を解決するコンピュータ、コンピュータの制御方法、およびプログラムを提供することにある。
本発明の第1の態様によれば、コンピュータは、第1の基本制御部と、前記第1の基本制御部より消費電力が小さく、前記第1の基本制御部と互いに通信可能に接続された第2の基本制御部と、外部機器との入出力を行う機器インタフェース部と、前記第1の基本制御部がスタンバイ状態となり、かつ前記第2の基本制御部が稼働するときに前記第2の基本制御部と前記機器インタフェース部とを接続し、前記第1の基本制御部が稼働するときに前記第1の基本制御部と前記機器インタフェース部とを接続する切替部とを備え、前記切替部は、前記第1の基本制御部および前記第2の基本制御部と前記機器インタフェース部との接続を切り替えるときに、現在の画面を静止画として内部メモリに保持し、当該静止画を前記機器インタフェース部に出力する
本発明の第2の態様によれば、コンピュータの制御方法は、第1の基本制御部と、前記第1の基本制御部より消費電力が小さく、前記第1の基本制御部と互いに通信可能に接続された第2の基本制御部と、外部機器との入出力を行う機器インタフェース部と、前記機器インタフェースと前記第1の基本制御部および前記第2の基本制御部との接続の切り替えを行う切替部とを備えるコンピュータの制御方法であって、前記切替部が、前記第1の基本制御部がスタンバイ状態となり、かつ前記第2の基本制御部が稼働するときに前記第2の基本制御部と前記機器インタフェース部とを接続することと、前記切替部が、前記第1の基本制御部が稼働するときに前記第1の基本制御部と前記機器インタフェース部とを接続することと、前記切替部が、前記第1の基本制御部および前記第2の基本制御部と前記機器インタフェース部との接続を切り替えるときに、現在の画面を静止画として内部メモリに保持し、当該静止画を前記機器インタフェース部に出力することとを含む。
本発明の第3の態様によれば、プログラムは、第1の基本制御部と、前記第1の基本制御部より消費電力が小さく、前記第1の基本制御部と互いに通信可能に接続された第2の基本制御部と、外部機器との入出力を行う機器インタフェース部と、前記機器インタフェースと前記第1の基本制御部および前記第2の基本制御部との接続の切り替えを行う切替部とを備えるコンピュータに、前記第1の基本制御部がスタンバイ状態となり、かつ前記第2の基本制御部が稼働するときに前記第2の基本制御部と前記機器インタフェース部とを接続することと、前記第1の基本制御部が稼働するときに前記第1の基本制御部と前記機器インタフェース部とを接続することと、前記切替部が、前記第1の基本制御部および前記第2の基本制御部と前記機器インタフェース部との接続を切り替えるときに、現在の画面を静止画として内部メモリに保持し、当該静止画を前記機器インタフェース部に出力することとを実行させる。
上記態様のうち少なくとも1つの態様によれば、コンピュータは、外部機器との入出力を、相対的に消費電力の大きい第1の基本制御部と相対的に消費電力の小さい第2の基本制御部との間で選択的に切り替える。また第2の基本制御部が外部機器との入出力を受け付ける場合に、第1の基本制御部がスタンバイ状態となる。これにより、コンピュータは、消費電力を抑える運用と、高い計算能力を発揮させる運用とを切り替えることができる。
第1の実施形態に係るコンピュータの構成を示す概略図である。 第1の実施形態に係るコンピュータの表示画面の一例を示す図である。 第1の実施形態に係る管理ボードによる切替処理を示すシーケンス図である。 第1の実施形態に係る管理ボードによるシャットダウン処理を示すシーケンス図である。 第1の実施形態に係るメインボードによる切替処理を示すシーケンス図である。 第1の実施形態に係るメインボードによるシャットダウン処理を示すシーケンス図である。 コンピュータの基本構成を示す概略ブロック図である。
《第1の実施形態》
以下、図面を参照しながら実施形態について詳しく説明する。
図1は、第1の実施形態に係るコンピュータの構成を示す概略図である。
コンピュータ100は、管理ボード110、メインボード120、機器インタフェース部130、ネットワークインタフェース部140、切替部150、共通ストレージ160、メインストレージ170を備える。管理ボード110、メインボード120、機器インタフェース部130、ネットワークインタフェース部140、切替部150、共通ストレージ160、メインストレージ170は、単一の筐体内に収納される。
管理ボード110は、メインボード120より相対的に消費電力が低くかつ性能が低いプロセッサボードである。プロセッサボードの性能の例としては、CPUコア数、クロック数、スレッド数、メモリ容量、グラフィックボードの有無などが挙げられる。管理ボード110は、第2の基本制御部の一例である。
メインボード120は、管理ボード110より相対的に消費電力が高くかつ性能が高いプロセッサボードである。メインボード120は、第1の基本制御部の一例である。
機器インタフェース部130は、外部機器との接続を受け付ける外部インタフェースである。機器インタフェース部130が接続を受け付ける通信インタフェースの規格の例としては、USB(Universal Serial Bus)、DVI(Digital Visual Interface)、HDMI(High-Definition Multimedia Interface、登録商標)が挙げられる。
ネットワークインタフェース部140は、ネットワークとの接続を受け付ける外部インタフェースである。ネットワークインタフェース部140が接続を受け付ける通信インタフェースの規格の例としては、イーサネット(登録商標)が挙げられる。ネットワークインタフェース部140は、管理ボード110の通信ポートに接続される。
切替部150は、機器インタフェース部130の接続先を、管理ボード110とメインボード120とで選択的に切り替える。
共通ストレージ160は、管理ボード110に接続されるストレージである。共通ストレージ160の例としては、数百ギガバイトのソリッドステートドライブが挙げられる。共通ストレージ160は、少なくとも管理ボード110のオペレーティングシステムおよび制御プログラムを記憶する。
メインストレージ170は、メインボード120に接続されるストレージである。メインストレージ170の例としては、数テラバイトのハードディスクドライブと数百ギガバイトのソリッドステートドライブの組み合わせが挙げられる。メインストレージ170は、少なくともメインボード120のオペレーティングシステムおよび制御プログラムを記憶する。
管理ボード110は、CPU111、メモリ112、機器インタフェース部113、ネットワークインタフェース部114を備える。機器インタフェース部113およびネットワークインタフェース部114は、内部インタフェースである。CPU111の例としては、Intel Atom(登録商標)プロセッサが挙げられる。メモリ112の例としては、2ギガバイトのオンボードメモリが挙げられる。この場合、管理ボード110の稼働時の消費電力は、平均してアイドル時2.5ワット程度、最大負荷時10ワット程度である。
メインボード120は、CPU121、メモリ122、機器インタフェース部123、ネットワークインタフェース部124を備える。機器インタフェース部123およびネットワークインタフェース部124は、内部インタフェースである。CPU121の例としては、Core i7(登録商標)プロセッサ、およびXeon(登録商標)プロセッサが挙げられる。メモリ122の例としては、8ギガバイトから32ギガバイトのオンボードメモリが挙げられる。この場合、メインボード120の稼働時の消費電力は、平均してアイドル時30〜50ワット程度、最大負荷時100ワット以上である。
CPU111とCPU121とは、それぞれ同じ規格(例えば、x86アーキテクチャ、x64アーキテクチャ)のCPUである。またCPU111とCPU121とは、それぞれ同じオペレーティングシステムを実行する。
次に、第1の実施形態に係るコンピュータ100の動作について説明する。
コンピュータ100を起動すると、管理ボード110は、共通ストレージ160からオペレーティングシステムを読み出して起動する。またメインボード120は、メインストレージ170からオペレーティングシステムを読み出して起動する。メインボード120は、オペレーティングシステムの起動を完了すると、スタンバイモードに移行する。スタンバイモードとは、CPUにかかる消費電力を低減した状態である。スタンバイモードの例としては、CPUのクロックの低減した状態(S1ステート)、CPUへの電力供給を停止した状態(S2ステート)、稼働状態をメモリに退避させてメモリ以外の電力供給を停止した状態(S3ステート)、稼働状態をストレージに退避させてプロセッサボードへの電力供給を停止した状態(S4ステート)が挙げられる。第1の実施形態においては、S3ステートをスタンバイモードとする。切替部150は、機器インタフェース部130の接続先を管理ボード110に切り替える。メインボード120がスタンバイモードに切り替わると、メインボード120の消費電力は、5ワット程度まで低減する。
図2は、第1の実施形態に係るコンピュータの表示画面の一例を示す図である。
切替部150が機器インタフェース部130を管理ボード110に接続すると、機器インタフェース部130に接続される表示装置には、図2に示すように、切替ボタンB1とシャットダウンボタンB2とを含む画面Dが表示される。つまり、管理ボード110は、機器インタフェース部130に接続される表示装置に切替ボタンB1とシャットダウンボタンB2とを含む画面Dを表示させる。切替ボタンB1は、入出力の対象とするプロセッサボードを管理ボード110とメインボード120とで切り替えるためのボタンである。シャットダウンボタンB2は、コンピュータをシャットダウンするためのボタンである。
切替部150が機器インタフェース部130をメインボード120に接続した場合にも同様に、機器インタフェース部130に接続される表示装置には、図2に示すような、切替ボタンB1とシャットダウンボタンB2とを含む画面Dが表示される。つまり、メインボード120は、機器インタフェース部130に接続される表示装置に切替ボタンB1とシャットダウンボタンB2とを含む画面Dを表示させる。
各ボタンの押下は、機器インタフェース部130および切替部150を介して、管理ボード110またはメインボード120に入力される。
図3は、第1の実施形態に係る管理ボードによる切替処理を示すシーケンス図である。
管理ボード110によって表示された切替ボタンB1が押下されると(ステップS11)、管理ボード110のCPU111は、共通ストレージ160から切替プログラムを読み出し、実行する。切替ボタンB1の押下は、外部機器である入力装置によってなされる。
CPU111は、切替プログラムを実行すると、ネットワークインタフェース部114からメインボード120に、スタンバイ状態からの復帰指示を送信する(ステップS12)。CPU111は、例えば復帰指示としてWOL(Wake On LAN)のマジックパケットを送信する。またCPU111は、機器インタフェース部113から切替部150に、切替ボタンB1の押下を通知する押下通知を送信する(ステップS13)。
メインボード120は、機器インタフェース部123を介して復帰指示を受信すると、スタンバイ状態からの復帰処理を開始する(ステップS21)。具体的には、メインボード120は、メモリ122を含む各構成への電力供給を開始し、CPU121は、メモリ122から状態情報を読み出す。
切替部150は、管理ボード110から押下通知を受信すると、管理ボード110から出力される現在の画面を静止画として内部メモリに保持し、当該静止画を機器インタフェース部130から出力する(ステップS31)。このとき、切替部150は、当該静止画に「切替中」などの文字列をオーバーレイ表示させてもよい。次に、切替部150は、機器インタフェース部130の接続先を管理ボード110からメインボード120へ切り替える切替処理を開始する(ステップS32)。入出力の切替処理の完了には、一定時間(例えば、2秒)を要する。
メインボード120がスタンバイ状態から復帰すると、CPU121は、ネットワークインタフェース部124を介して復帰完了通知を管理ボード110に送信する(ステップS22)。管理ボード110は、復帰完了通知を受信すると、切替部150に切替指示を送信する(ステップS14)。
切替部150は、管理ボード110から切替指示を受信すると、メインボード120から出力される画面を機器インタフェース部130から出力する(ステップS33)。
図4は、第1の実施形態に係る管理ボードによるシャットダウン処理を示すシーケンス図である。
管理ボード110によって表示されたシャットダウンボタンB2が押下されると(ステップS111)、管理ボード110のCPU111は、共通ストレージ160からシャットダウンプログラムを読み出し、実行する。シャットダウンボタンB2の押下は、外部機器である入力装置によってなされる。
CPU111は、シャットダウンプログラムを実行すると、ネットワークインタフェース部114からメインボード120に、スタンバイ状態からの復帰指示を送信する(ステップS112)。
メインボード120は、機器インタフェース部123を介して復帰指示を受信すると、スタンバイ状態からの復帰処理を開始する(ステップS121)。メインボード120がスタンバイ状態から復帰すると、CPU121は、ネットワークインタフェース部124を介して復帰完了通知を管理ボード110に送信する(ステップS122)。
管理ボード110は、復帰完了通知を受信すると、ネットワークインタフェース部114からメインボード120に、シャットダウン指示を送信し(ステップS113)、自身のシャットダウン処理を開始する(ステップS114)。
メインボード120は、ネットワークインタフェース部124を介してシャットダウン指示を受信すると、自身のシャットダウン処理を開始する(ステップS123)。
これにより、コンピュータ100は、管理ボード110およびメインボード120を、ともにシャットダウンさせることができる。
図5は、第1の実施形態に係るメインボードによる切替処理を示すシーケンス図である。
メインボード120によって表示された切替ボタンB1が押下されると(ステップS211)、メインボード120のCPU121は、メインストレージ170から切替プログラムを読み出し、実行する。切替ボタンB1の押下は、外部機器である入力装置によってなされる。
CPU121は、切替プログラムを実行すると、機器インタフェース部123から切替部150に、切替ボタンB1の押下を通知する押下通知を送信し(ステップS212)、スタンバイ処理を開始する(ステップS213)。
切替部150は、メインボード120から押下通知を受信すると、メインボード120から出力される現在の画面を静止画として内部メモリに保持し、当該静止画を機器インタフェース部130から出力する(ステップS221)。このとき、切替部150は、当該静止画に「切替中」などの文字列をオーバーレイ表示させてもよい。次に、切替部150は、機器インタフェース部130の接続先をメインボード120から管理ボード110へ切り替える切替処理を開始する(ステップS222)。次に、切替部150は、切替処理の開始時刻から一定時間が経過するまで待機する(ステップS223)。つまり、切替部150は、切替処理の開始時刻から一定時間が経過するまで静止画の出力を継続する。切替部150は、切替処理の開始時刻から一定時間が経過すると、メインボード120から出力される画面を機器インタフェース部130から出力する(ステップS224)。
図6は、第1の実施形態に係るメインボードによるシャットダウン処理を示すシーケンス図である。
メインボード120によって表示されたシャットダウンボタンB2が押下されると(ステップS311)、メインボード120のCPU121は、メインストレージ170からシャットダウンプログラムを読み出し、実行する。シャットダウンボタンB2の押下は、外部機器である入力装置によってなされる。
CPU121は、シャットダウンプログラムを実行すると、ネットワークインタフェース部124から管理ボード110に、シャットダウン指示を送信し(ステップS312)、自身のシャットダウン処理を開始する(ステップS313)。
管理ボード110は、ネットワークインタフェース部114を介してシャットダウン指示を受信すると、自身のシャットダウン処理を開始する(ステップS321)。
これにより、コンピュータ100は、管理ボード110およびメインボード120を、ともにシャットダウンさせることができる。
ここで、メインボード120および管理ボード110が共に稼働しているときの動作について説明する。メインボード120および管理ボード110が共に稼働している場合、切替部150は、機器インタフェース部130をメインボード120に接続する。
管理ボード110のCPU111は、共通ストレージ160に格納されているファイルサーバプログラムを実行する。これにより、管理ボード110がファイルサーバとして振る舞うため、メインボード120のCPU121は、ネットワークインタフェース部124を介して、共通ストレージ160へアクセスすることができる。ファイルサーバプログラムの例としては、Sambaなどが挙げられる。これにより、メインボード120は、プログラムの実行により生成したデータを共通ストレージ160に記録しておくことで、入出力がメインボード120から管理ボード110に切り替わった後も、管理ボード110に同データを扱わせることができる。
また、管理ボード110は、ネットワークインタフェース部140を介してネットワークから受信したデータを、ネットワークインタフェース部114を介してメインボード120に転送する。また、管理ボード110は、ネットワークインタフェース部114を介してメインボード120から受信したデータであって、宛先が自身でないものを、ネットワークインタフェース部140を介して送信する。これにより、メインボード120は、ネットワークを介して外部との通信を行うことができる。また、外部のネットワーク機器は、メインボード120が稼働しているか否かに関わらず管理ボード110を介して通信することとなる。そのため、外部のネットワーク機器は、メインボード120および管理ボード110が共に稼働しているときと、管理ボード110のみが稼働しているときとで、接続先の設定を変える必要がない。
以下、第1の実施形態に係るコンピュータ100の使用例について説明する。
第1の使用例について説明する。
コンピュータ100が起動すると、メインボード120はスタンバイ状態に移行し、管理ボード110が稼働状態となる。切替部150により入出力は管理ボード110に切り替えられる。ユーザは、共通ストレージ160に記憶されているウェブブラウザプログラムを起動させる。ウェブブラウザプログラムは、アイドル状態となる時間が比較的多く、管理ボード110による実行であってもパフォーマンスに影響を与えにくい。次に、ユーザが切替ボタンB1を押下すると、メインボード120がスタンバイ状態から復帰し、切替部150により入出力がメインボード120に切り替えられる。ユーザは、メインストレージ170に記憶されている動画編集プログラムを起動させる。動画編集プログラムは、計算量が比較的多く、管理ボード110によって実行される場合、パフォーマンスが著しく低下する可能性がある。他方、メインボード120は管理ボード110と比較してCPU121のコア数およびクロック数が大きいため、パフォーマンスを大きな影響を与えることなくプログラムを実行することができる。またユーザは、メインボード120にウェブブラウザプログラムを実行させる。メインボード120は、管理ボード110のファイルサーバプログラムを用いて共通ストレージ160からウェブブラウザプログラムの履歴情報を読み出す。メインボード120は、ウェブブラウザプログラムを起動し、読み出した履歴情報を用いて、管理ボード110の表示状態を再現する。つまり、管理ボード110は、切替処理に際し、実行中のアプリケーションプログラムの状態を共通ストレージ160に記録し、メインボード120は、共通ストレージ160からプログラムの状態を読み出すことで、切り替え前のプログラムの状態を再現する。これにより、ユーザは、管理ボード110からメインボード120へ入出力を切り替えた場合にも、管理ボード110での操作の続きを継続することができる。ユーザは、管理ボード110のファイルサーバプログラムを用いて、動画編集プログラムで生成した動画ファイルを共通ストレージ160に記録する。次に、ユーザが切替ボタンB1を押下すると、メインボード120がスタンバイ状態に移行し、切替部150により入出力がメインボード120に切り替えられる。これにより、ユーザは、動画編集プログラムで生成した動画ファイルを管理ボード110で再生させることができる。
第2の使用例について説明する。
コンピュータ100が起動すると、メインボード120はスタンバイ状態に移行し、管理ボード110が稼働状態となる。切替部150により入出力は管理ボード110に切り替えられる。ユーザは、共通ストレージ160に記憶されている文書作成プログラムを起動させる。文書作成プログラムは、アイドル状態となる時間が比較的多く、管理ボード110による実行であってもパフォーマンスに影響を与えにくい。次に、ユーザが切替ボタンB1を押下すると、メインボード120がスタンバイ状態から復帰し、切替部150により入出力がメインボード120に切り替えられる。ユーザは、メインストレージ170に記憶されている動画エンコードプログラムを起動させる。動画エンコードプログラムは、計算量が比較的多く、管理ボード110によって実行される場合、パフォーマンスが著しく低下する可能性がある。他方、メインボード120は管理ボード110と比較してCPU121のコア数およびクロック数が大きいため、パフォーマンスを大きな影響を与えることなくプログラムを実行することができる。またユーザは、メインボード120に、バッチ処理を実行させるコマンドを管理ボード110へ入力させる。これにより、メインボード120に動画エンコードプログラムを実行させつつ、管理ボード110にバッチ処理を実行させることができる。ユーザは、管理ボード110のファイルサーバプログラムを用いて、動画エンコードプログラムにより生成された動画ファイルを共通ストレージ160に記録する。次に、ユーザが切替ボタンB1を押下すると、メインボード120がスタンバイ状態に移行し、切替部150により入出力がメインボード120に切り替えられる。このように、ユーザは、メインボード120による動画エンコードプログラムの実行中に、管理ボード110にバッチ処理を実行させることができる。これにより、メインボード120による動画エンコードプログラムが完了することに、バッチ処理を完了させておくことができる。
このように、第1の実施形態によれば、コンピュータ100は、メインボード120がスタンバイ状態となり、かつ管理ボード110が稼働するときに管理ボード110と機器インタフェース部130とを接続し、メインボード120が稼働するときにメインボード120と機器インタフェース部130とを接続する。これにより、コンピュータ100は、消費電力を抑える運用と、高い計算能力を発揮させる運用とを切り替えることができる。
また第1の実施形態によれば、共通ストレージ160は、管理ボード110に接続され、かつメインボード120に接続されない。メインボード120は、管理ボード110を介して共通ストレージ160からデータを読み出すことで、管理ボード110とデータを共有することができる。
また第1の実施形態によれば、ネットワークインタフェース部140は、管理ボード110に接続され、かつメインボード120に接続されない。メインボード120は、管理ボード110を介してネットワークを介した通信を行うことで、メインボード120と管理ボード110の入出力を切り替えた場合にも、ネットワーク機器の設定を変更する必要がない。
また第1の実施形態によれば、メインボード120が外部機器からシャットダウン指示の入力を受け付けた場合に、メインボード120が管理ボード110にシャットダウン指示を出力するとともに自身のシャットダウン処理を実行する。これにより、コンピュータ100は、メインボード120がシャットダウン指示の入力を受け付けた場合に、メインボード120と管理ボード110とを共にシャットダウンすることができる。
また第1の実施形態によれば、管理ボード110が外部機器からシャットダウン指示の入力を受け付けた場合に、管理ボード110はメインボード120にシャットダウン指示を出力するとともに自身のシャットダウン処理を実行する。またメインボード120は、スタンバイ状態からの復帰処理を実行した後に、シャットダウン処理を実行する。これにより、コンピュータ100は、管理ボード110がシャットダウン指示の入力を受け付けた場合に、メインボード120と管理ボード110とを共にシャットダウンすることができる。
《他の実施形態》
以上、図面を参照して一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、様々な設計変更等をすることが可能である。
例えば、第1の実施形態に係るコンピュータ100は、切替ボタンB1の押下によりプロセッサボードの入出力を切り替えるが、これに限られない。例えば、他の実施形態に係るコンピュータ100は、所定のアプリケーションプログラムの実行指示の入力により、プロセッサボードの入出力を切り替えてもよい。具体的には、管理ボード110で実行するとパフォーマンスが低下する可能性のあるアプリケーションプログラムを予め特定しておく。そしてメインボード120がスタンバイ状態である場合に、特定されたアプリケーションプログラムの実行指示の入力を受け付けた場合に、管理ボード110が、上述した図3に示す切替処理を実行してもよい。この場合、メインボード120において当該アプリケーションプログラムが終了したときに、上述した図5に示す切替処理を実行してもよい。
また第1の実施形態に係る管理ボード110およびメインボード120は、実行するオペレーティングシステムが同じであるが、これに限られない。つまり、他の実施形態係る管理ボード110およびメインボード120は、それぞれ異なるオペレーティングシステムを実行してもよい。
第1の実施形態では、共通ストレージ160が管理ボード110に接続され、メインボード120が管理ボード110を介して共通ストレージ160にアクセスするが、これに限られない。例えば、他の実施形態においては、共通ストレージ160が機器インタフェース部130に接続され、メインボード120および管理ボード110が、切替部150を介して共通ストレージ160にアクセスしてもよい。
第1の実施形態では、メインボード120が稼働している間、管理ボード110も稼働するが、これに限られない。例えば、他の実施形態では、メインボード120が稼働している間、管理ボード110がスタンバイ状態となってもよい。この場合、メインボード120は、管理ボード110を介した共通ストレージ160へのアクセスおよびネットワーク通信を行うことができない。他方、共通ストレージ160およびネットワークインタフェース部140が切替部150を介してメインボード120からアクセス可能である場合は、この限りでない。
《基本構成》
図7は、コンピュータの基本構成を示す概略ブロック図である。
上述した実施形態では、コンピュータ100の一実施形態として図1に示す構成について説明したが、コンピュータ100の基本構成は、図7に示すとおりである。
すなわち、コンピュータ100は、第1の基本制御部10、第2の基本制御部20、機器インタフェース部130および切替部150を基本構成とする。
第2の基本制御部20は、第1の基本制御部10より消費電力が小さい。第2の基本制御部20は、第1の基本制御部10と互いに通信可能に接続される。
機器インタフェース部130は、外部機器との入出力を行う。
切替部150は、第1の基本制御部10がスタンバイ状態となり、かつ第2の基本制御部20が稼働するときに第2の基本制御部20と機器インタフェース部130とを接続し、第1の基本制御部10が稼働するときに第1の基本制御部10と機器インタフェース部130とを接続する。
これにより、コンピュータ100は、消費電力を抑える運用と、高い計算能力を発揮させる運用とを切り替えることができる。
なお、少なくとも1つの実施形態において、共通ストレージ160およびメインストレージ170は、一時的でない有形の媒体の一例である。一時的でない有形の媒体の他の例としては、機器インタフェース部130を介して接続される磁気ディスク、光磁気ディスク、CD−ROM(Compact Disc Read Only Memory)、DVD−ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。また、このプログラムがネットワークを介してコンピュータ100に配信される場合、配信を受けた管理ボード110が当該プログラムをメモリ112に展開し、またメインボード120が当該プログラムをメモリ122に展開して、上記処理を実行してもよい。
また、当該プログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、当該プログラムは、前述した機能を共通ストレージ160またはメインストレージ170に既に記憶されている他のプログラムとの組み合わせで実現するもの、いわゆる差分ファイル(差分プログラム)であってもよい。
100 コンピュータ
110 管理ボード
120 メインボード
130 機器インタフェース部
140 ネットワークインタフェース部
150 切替部
160 共通ストレージ
170 メインストレージ

Claims (8)

  1. 第1の基本制御部と、
    前記第1の基本制御部より消費電力が小さく、前記第1の基本制御部と互いに通信可能に接続された第2の基本制御部と、
    外部機器との入出力を行う機器インタフェース部と、
    前記第1の基本制御部がスタンバイ状態となり、かつ前記第2の基本制御部が稼働するときに前記第2の基本制御部と前記機器インタフェース部とを接続し、前記第1の基本制御部が稼働するときに前記第1の基本制御部と前記機器インタフェース部とを接続する切替部と
    を備え
    前記切替部は、前記第1の基本制御部および前記第2の基本制御部と前記機器インタフェース部との接続を切り替えるときに、現在の画面を静止画として内部メモリに保持し、当該静止画を前記機器インタフェース部に出力する
    コンピュータ。
  2. 前記第2の基本制御部に接続され、かつ前記第1の基本制御部と接続されないストレージをさらに備え、
    前記第1の基本制御部が、前記第2の基本制御部を介して前記ストレージからデータを読み出す
    請求項1に記載のコンピュータ。
  3. 前記第2の基本制御部と接続され、かつ前記第1の基本制御部と接続されない、ネットワークを介した入出力を行うネットワークインタフェース部をさらに備え、
    前記第1の基本制御部が、前記第2の基本制御部を介して前記ネットワークインタフェース部を介した通信を行う
    請求項1または請求項2に記載のコンピュータ。
  4. 前記第1の基本制御部が前記機器インタフェース部を介して前記外部機器からシャットダウン指示の入力を受け付けた場合に、前記第1の基本制御部が前記第2の基本制御部にシャットダウン指示を出力するとともにシャットダウン処理を実行する
    請求項1から請求項3の何れか1項に記載のコンピュータ。
  5. 前記第2の基本制御部が前記機器インタフェース部を介して前記外部機器からシャットダウン指示の入力を受け付けた場合に、前記第2の基本制御部が前記第1の基本制御部にシャットダウン指示を出力するとともにシャットダウン処理を実行し、
    前記第1の基本制御部が、スタンバイ状態からの復帰処理を実行した後に、シャットダウン処理を実行する
    請求項1から請求項4の何れか1項に記載のコンピュータ。
  6. 前記第1の基本制御部がスタンバイ状態であり、かつ前記第2の基本制御部が稼働している場合において、特定のプログラムの実行指示を受け付けたときに、前記第2の基本制御部が前記第1の基本制御部にスタンバイ状態からの復帰指示を出力する
    請求項1から請求項5の何れか1項に記載のコンピュータ。
  7. 第1の基本制御部と、
    前記第1の基本制御部より消費電力が小さく、前記第1の基本制御部と互いに通信可能に接続された第2の基本制御部と、
    外部機器との入出力を行う機器インタフェース部と、
    前記機器インタフェース部と前記第1の基本制御部および前記第2の基本制御部との接続の切り替えを行う切替部と
    を備えるコンピュータの制御方法であって、
    前記切替部が、前記第1の基本制御部がスタンバイ状態となり、かつ前記第2の基本制御部が稼働するときに前記第2の基本制御部と前記機器インタフェース部とを接続することと、
    前記切替部が、前記第1の基本制御部が稼働するときに前記第1の基本制御部と前記機器インタフェース部とを接続することと
    前記切替部が、前記第1の基本制御部および前記第2の基本制御部と前記機器インタフェース部との接続を切り替えるときに、現在の画面を静止画として内部メモリに保持し、当該静止画を前記機器インタフェース部に出力することと
    を含むコンピュータの制御方法。
  8. 第1の基本制御部と、
    前記第1の基本制御部より消費電力が小さく、前記第1の基本制御部と互いに通信可能に接続された第2の基本制御部と、
    外部機器との入出力を行う機器インタフェース部と、
    前記機器インタフェース部と前記第1の基本制御部および前記第2の基本制御部との接続の切り替えを行う切替部と
    を備えるコンピュータに、
    前記第1の基本制御部がスタンバイ状態となり、かつ前記第2の基本制御部が稼働するときに前記第2の基本制御部と前記機器インタフェース部とを接続することと、
    前記第1の基本制御部が稼働するときに前記第1の基本制御部と前記機器インタフェース部とを接続することと
    前記切替部が、前記第1の基本制御部および前記第2の基本制御部と前記機器インタフェース部との接続を切り替えるときに、現在の画面を静止画として内部メモリに保持し、当該静止画を前記機器インタフェース部に出力することと
    を実行させるためのプログラム。
JP2016058345A 2016-03-23 2016-03-23 コンピュータ、コンピュータの制御方法、およびプログラム Active JP6642169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016058345A JP6642169B2 (ja) 2016-03-23 2016-03-23 コンピュータ、コンピュータの制御方法、およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016058345A JP6642169B2 (ja) 2016-03-23 2016-03-23 コンピュータ、コンピュータの制御方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2017174068A JP2017174068A (ja) 2017-09-28
JP6642169B2 true JP6642169B2 (ja) 2020-02-05

Family

ID=59971243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016058345A Active JP6642169B2 (ja) 2016-03-23 2016-03-23 コンピュータ、コンピュータの制御方法、およびプログラム

Country Status (1)

Country Link
JP (1) JP6642169B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007081218A1 (en) * 2006-01-10 2007-07-19 Cupp Computing As Dual mode power-saving computing system
US8384700B2 (en) * 2007-01-26 2013-02-26 Microsoft Corporation Linked shell
JP2011203990A (ja) * 2010-03-25 2011-10-13 Fujitsu Ltd 状態制御装置、状態制御システム、状態制御方法およびコンピュータプログラム
JP6062489B2 (ja) * 2015-05-27 2017-01-18 株式会社ソニー・インタラクティブエンタテインメント 情報処理装置

Also Published As

Publication number Publication date
JP2017174068A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
TWI556089B (zh) 動態電源供應單元軌切換之技術
US9721660B2 (en) Configurable volatile memory without a dedicated power source for detecting a data save trigger condition
US9069553B2 (en) Switching tasks between heterogeneous cores
TW503348B (en) Computer, computer system and power saving control method thereof
JP4164073B2 (ja) 多機能電源ボタンを有するコンピューター及び関連方法
TWI386791B (zh) 用以將計算平台轉換為低電力系統狀態之技術
US8607080B2 (en) Optimizing voltage on a power plane using a host control unit to control a networked voltage regulation module array
TWI298436B (en) An operation method in an apparatus, an electronic system therefor, and a computer readable medium therefor
TW201135446A (en) Power management states
WO2003073249A1 (en) Power conservation techniques for a digital computer
TW201011524A (en) Method and controller for power management
CN101424971A (zh) 信息处理设备和控制方法
TWI224728B (en) Method and related apparatus for maintaining stored data of a dynamic random access memory
CN114879829B (zh) 功耗管理方法、装置、电子设备、图形处理器及存储介质
WO2024051254A1 (zh) 一种服务器的供电方法、系统、设备及介质
CN102117099A (zh) 一种计算机内置式网络存储装置
TW201423400A (zh) 用於超管理器系統之針對雙直列記憶體模組節能的系統與方法
JP6642169B2 (ja) コンピュータ、コンピュータの制御方法、およびプログラム
CN102117095A (zh) 一种带内置式网络存储装置的计算机
US7321980B2 (en) Software power control of circuit modules in a shared and distributed DMA system
JP2017138785A (ja) メモリを制御する制御装置及びその制御方法
JP6691312B1 (ja) 情報処理システム、情報処理装置およびプログラム
TWI269166B (en) Automatic memory-updating method
JP2003308138A (ja) 電子機器および電子機器の駆動制御方法
TWI772438B (zh) 用於計算設備中的動態緩衝器大小設定的系統和方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6642169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150