JP6641712B2 - Circuit device, electronic equipment and moving object - Google Patents

Circuit device, electronic equipment and moving object Download PDF

Info

Publication number
JP6641712B2
JP6641712B2 JP2015068079A JP2015068079A JP6641712B2 JP 6641712 B2 JP6641712 B2 JP 6641712B2 JP 2015068079 A JP2015068079 A JP 2015068079A JP 2015068079 A JP2015068079 A JP 2015068079A JP 6641712 B2 JP6641712 B2 JP 6641712B2
Authority
JP
Japan
Prior art keywords
circuit
conversion
mode
conversion circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015068079A
Other languages
Japanese (ja)
Other versions
JP2016189515A (en
Inventor
泰宏 須藤
泰宏 須藤
牧 克彦
克彦 牧
秀生 羽田
秀生 羽田
隆 倉科
隆 倉科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015068079A priority Critical patent/JP6641712B2/en
Publication of JP2016189515A publication Critical patent/JP2016189515A/en
Application granted granted Critical
Publication of JP6641712B2 publication Critical patent/JP6641712B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、回路装置、電子機器及び移動体等に関する。   The present invention relates to a circuit device, an electronic device, a moving body, and the like.

近年、ジャイロセンサーや加速度センサーなどのモーションセンサーが脚光を浴びている。このようなモーションセンサーを用いることで、例えば、カメラの手ブレ補正や、ゲーム機における直感的な操作入力などを実現できる。このような物理量トランスデューサー(センサー素子)からの検出信号を受けて、A/D変換処理やフィルター処理を行う装置の従来技術としては、例えば特許文献1に開示される技術がある。特許文献1では、物理量トランスデューサーからの検出信号を増幅して同期検波し、その同期検波された信号をA/D変換している。   In recent years, motion sensors such as gyro sensors and acceleration sensors have been spotlighted. By using such a motion sensor, for example, camera shake correction of a camera and intuitive operation input in a game machine can be realized. As a prior art of an apparatus that performs an A / D conversion process or a filter process in response to a detection signal from such a physical quantity transducer (sensor element), there is a technology disclosed in, for example, Patent Document 1. In Patent Literature 1, a detection signal from a physical quantity transducer is amplified and synchronously detected, and the synchronously detected signal is A / D converted.

特開2014−185937号公報JP 2014-185937 A

従来技術の特許文献1では、物理量トランスデューサーからの検出信号が同期検波された信号をA/D変換するA/D変換回路は、1種類である。しかしながら、A/D変換回路の低消費電力化とA/D変換の高精度化を両立させることは困難であった。   In Patent Document 1 of the related art, there is one type of A / D conversion circuit that A / D converts a signal obtained by synchronously detecting a detection signal from a physical quantity transducer. However, it has been difficult to achieve both low power consumption of the A / D conversion circuit and high accuracy of the A / D conversion.

例えばA/D変換方式が異なるA/D変換回路として、デルタシグマ変調型A/D変換回路や逐次比較型A/D変換回路等が知られている。デルタシグマ変調型A/D変換回路を用いた場合、高分解能なA/D変換値が得られる一方で、次数に応じたアンプが必要であることや動作周波数が高いこと等のために低消費電力化が難しい。一方、逐次比較型A/D変換回路を用いた場合、消費電力が比較的低い一方で、デルタシグマ変調型A/D変換回路に比べると低分解能であることが一般的である。   For example, a delta-sigma modulation type A / D conversion circuit, a successive approximation type A / D conversion circuit, and the like are known as A / D conversion circuits having different A / D conversion methods. When a delta-sigma modulation type A / D conversion circuit is used, high-resolution A / D conversion values can be obtained, but low power consumption is required due to the necessity of an amplifier corresponding to the order and a high operating frequency. It is difficult to convert to electricity. On the other hand, when a successive approximation type A / D conversion circuit is used, the power consumption is relatively low, but the resolution is generally lower than that of a delta-sigma modulation type A / D conversion circuit.

本発明の幾つかの態様によれば、物理量トランスデューサーからの検出信号を受けてA/D変換処理する際に、低消費電力化と高精度化を実現可能な回路装置、電子機器及び移動体等を提供できる。   According to some aspects of the invention, a circuit device, an electronic device, and a moving body that can realize low power consumption and high accuracy when receiving a detection signal from a physical quantity transducer and performing A / D conversion processing Etc. can be provided.

本発明の一態様は、物理量トランスデューサーからの検出信号の検出処理を行う検出回路と、前記検出回路からの入力信号をA/D変換するA/D変換部と、を含み、前記A/D変換部は、第1のA/D変換回路と、A/D変換方式、サンプリング周波数、分解能及び入力ダイナミックレンジの少なくとも1つが前記第1のA/D変換回路と異なる第2のA/D変換回路と、を有し、第1のモードでは、前記第1のA/D変換回路が前記入力信号をA/D変換し、第2のモードでは、前記第2のA/D変換回路が前記入力信号をA/D変換する回路装置に関係する。   One embodiment of the present invention includes a detection circuit that performs detection processing of a detection signal from a physical quantity transducer, and an A / D conversion unit that performs A / D conversion of an input signal from the detection circuit. The conversion unit includes a first A / D conversion circuit, and a second A / D conversion circuit in which at least one of an A / D conversion method, a sampling frequency, a resolution, and an input dynamic range is different from the first A / D conversion circuit. A first A / D converter converts the input signal into a digital signal in a first mode, and the second A / D converter converts the input signal into a second mode in the second mode. The present invention relates to a circuit device for A / D converting an input signal.

本発明の一態様によれば、A/D変換方式、サンプリング周波数、分解能及び入力ダイナミックレンジの少なくとも1つが異なる第1のA/D変換回路と第2のA/D変換回路が設けられ、第1のモードでは第1のA/D変換回路によりA/D変換が行われ、第2のモードでは第2のA/D変換回路によりA/D変換が行われる。A/D変換方式、サンプリング周波数、分解能及び入力ダイナミックレンジの少なくとも1つが異なることで、第1のA/D変換回路と第2のA/D変換回路の消費電力やA/D変換の精度が異なる。これにより、物理量トランスデューサーからの検出信号を受けてA/D変換処理する際に、低消費電力化と高精度化を実現することが可能な回路装置を提供できる。例えばA/D変換後の信号の用途等に応じて適切なA/D変換回路を用いることにより低消費電力化と高精度化を実現することが可能な回路装置を提供できる。   According to one embodiment of the present invention, a first A / D conversion circuit and a second A / D conversion circuit having different at least one of an A / D conversion method, a sampling frequency, a resolution, and an input dynamic range are provided. In the first mode, A / D conversion is performed by the first A / D conversion circuit, and in the second mode, A / D conversion is performed by the second A / D conversion circuit. Since at least one of the A / D conversion method, the sampling frequency, the resolution, and the input dynamic range is different, the power consumption and the accuracy of the A / D conversion of the first A / D conversion circuit and the second A / D conversion circuit are reduced. different. Thus, it is possible to provide a circuit device capable of realizing low power consumption and high accuracy when performing the A / D conversion processing by receiving the detection signal from the physical quantity transducer. For example, it is possible to provide a circuit device capable of realizing low power consumption and high accuracy by using an appropriate A / D conversion circuit according to the use of a signal after A / D conversion or the like.

また本発明の一態様では、前記A/D変換部は、前記A/D変換部の入力ノードと前記第1のA/D変換回路の入力ノードとの間に設けられ、前記第1のモードにおいてオンになる第1のスイッチ素子と、前記A/D変換部の入力ノードと前記第2のA/D変換回路の入力ノードとの間に設けられ、前記第2のモードにおいてオンになる第2のスイッチ素子と、を有してもよい。   In one embodiment of the present invention, the A / D conversion unit is provided between an input node of the A / D conversion unit and an input node of the first A / D conversion circuit, and the first mode And a first switch element that is turned on in the second mode, and is provided between an input node of the A / D conversion unit and an input node of the second A / D conversion circuit, and is turned on in the second mode. And two switch elements.

このように、第1のスイッチ素子と第2のスイッチ素子を設け、第1のモードにおいて第1のスイッチ素子がオンになり、第2のモードにおいて第2のスイッチ素子がオンになることで、第1のA/D変換回路と第2のA/D変換回路を切り替えることができ、高分解能なA/D変換と低消費電力なA/D変換の切り替えを実現できる。   Thus, by providing the first switch element and the second switch element, the first switch element is turned on in the first mode, and the second switch element is turned on in the second mode. The first A / D conversion circuit and the second A / D conversion circuit can be switched, and switching between high resolution A / D conversion and low power consumption A / D conversion can be realized.

また本発明の一態様では、前記第2のA/D変換回路は、前記第1のA/D変換回路よりも消費電力が小さいA/D変換回路であり、前記第2のモードは、低消費電力モードであり、前記第1のモードでは、前記検出回路からの信号が前記入力信号として前記第1のA/D変換回路に入力され、前記第2のモードでは、前記検出回路からの信号が前記入力信号として前記第2のA/D変換回路に入力されてもよい。   In one embodiment of the present invention, the second A / D conversion circuit is an A / D conversion circuit that consumes less power than the first A / D conversion circuit, and the second mode is low. A power consumption mode, wherein in the first mode, a signal from the detection circuit is input to the first A / D conversion circuit as the input signal, and in the second mode, a signal from the detection circuit is input. May be input to the second A / D conversion circuit as the input signal.

このように、第1のA/D変換回路よりも消費電力が小さい第2のA/D変換回路を設け、第2のモードにおいて第2のA/D変換回路がA/D変換を行うことで、第2のモードへの切り替えにより低消費電力なA/D変換を実現できる。   As described above, the second A / D conversion circuit having lower power consumption than the first A / D conversion circuit is provided, and the second A / D conversion circuit performs the A / D conversion in the second mode. By switching to the second mode, A / D conversion with low power consumption can be realized.

また本発明の一態様では、前記A/D変換部には、前記入力信号として、前記検出回路からの信号である第1の入力信号と、第2の物理量トランスデューサーからの信号である第2の入力信号とが入力され、前記第1のモードでは、前記第1の入力信号が前記第1のA/D変換回路に入力され、前記第2の入力信号が前記第2のA/D変換回路に入力され、前記第2のモードでは、前記第1の入力信号と前記第2の入力信号が時分割に前記第2のA/D変換回路に入力されてもよい。   In one embodiment of the present invention, the A / D converter includes, as the input signals, a first input signal that is a signal from the detection circuit and a second input signal that is a signal from a second physical quantity transducer. In the first mode, the first input signal is input to the first A / D conversion circuit, and the second input signal is input to the second A / D conversion circuit. In the second mode, the first input signal and the second input signal may be input to the second A / D conversion circuit in a time-division manner.

このように、第2のモードにおいて第1の入力信号と第2の入力信号を時分割に第2のA/D変換回路に入力することで、第1の入力信号と第2の入力信号を時分割にA/D変換できる。時分割にすることで、第2のモード用に設ける第2のA/D変換回路を1個にでき、モード切り替えの実現において回路規模の増加を抑制できる。   As described above, in the second mode, the first input signal and the second input signal are input to the second A / D conversion circuit in a time-division manner, so that the first input signal and the second input signal are converted. A / D conversion can be performed in a time sharing manner. By using the time division, the number of the second A / D conversion circuits provided for the second mode can be reduced to one, and an increase in circuit scale can be suppressed in the mode switching.

また本発明の一態様では、前記第1の物理量トランスデューサーは、角速度センサー素子であり、前記第2の物理量トランスデューサーは、温度センサー又は加速度センサー素子であってもよい。   In one aspect of the present invention, the first physical quantity transducer may be an angular velocity sensor element, and the second physical quantity transducer may be a temperature sensor or an acceleration sensor element.

このようにすれば、第1のモードでは、角速度センサー素子からの信号に基づく第1の入力信号が第1のA/D変換回路に入力され、温度センサー又は加速度センサー素子からの信号に基づく第2の入力信号が第2のA/D変換回路に入力される。第2のモードでは、第1の入力信号と第2の入力信号が時分割に第2のA/D変換回路に入力される。これにより、第1のモードに設定することで、高分解能に角速度を検出することが可能になり、第2のモードに設定することで、低消費電力で角速度と温度又は加速度を検出することが可能になる。   With this configuration, in the first mode, the first input signal based on the signal from the angular velocity sensor element is input to the first A / D conversion circuit, and the first input signal based on the signal from the temperature sensor or the acceleration sensor element is used. 2 is input to the second A / D conversion circuit. In the second mode, the first input signal and the second input signal are input to the second A / D conversion circuit in a time sharing manner. This makes it possible to detect angular velocity with high resolution by setting the first mode, and detect angular velocity and temperature or acceleration with low power consumption by setting the second mode. Will be possible.

また本発明の一態様では、前記第1のA/D変換回路は、デルタシグマ変調型のA/D変換回路であり、前記第2のA/D変換回路は、逐次比較型のA/D変換回路であってもよい。   In one embodiment of the present invention, the first A / D conversion circuit is a delta-sigma modulation type A / D conversion circuit, and the second A / D conversion circuit is a successive approximation type A / D conversion circuit. It may be a conversion circuit.

一般的に、デルタシグマ変調型のA/D変換回路は逐次比較型のA/D変換回路に比べて高分解能であり、逐次比較型のA/D変換回路はデルタシグマ変調型のA/D変換回路に比べて低消費電力である。即ち、本発明の一態様によれば、第1のモードでは第2のモードよりも分解能の高いA/D変換を行うことができ、第2のモードでは第1のモードよりも消費電力の低いA/D変換を行うことができる。   Generally, a delta-sigma modulation type A / D conversion circuit has higher resolution than a successive approximation type A / D conversion circuit, and a successive approximation type A / D conversion circuit has a delta sigma modulation type A / D conversion circuit. The power consumption is lower than that of the conversion circuit. That is, according to one embodiment of the present invention, A / D conversion with higher resolution can be performed in the first mode than in the second mode, and power consumption is lower in the second mode than in the first mode. A / D conversion can be performed.

また本発明の一態様では、前記A/D変換部の出力をデジタル処理する処理部を含み、前記処理部は、前記第1のモードでは、前記第1のA/D変換回路のA/D変換値を第1の処理方式でデジタル処理し、前記第2のモードでは、前記第2のA/D変換回路のA/D変換値を第2の処理方式でデジタル処理してもよい。   In one embodiment of the present invention, a processing unit for digitally processing an output of the A / D conversion unit is included, and the processing unit includes an A / D converter of the first A / D conversion circuit in the first mode. The conversion value may be digitally processed by a first processing method, and in the second mode, the A / D conversion value of the second A / D conversion circuit may be digitally processed by a second processing method.

このように、第1のモードと第2のモードでデジタル処理の処理方式を切り替えることで、各モードで選択されるA/D変換回路に対応した処理方式のデジタル処理を行うことができる。   As described above, by switching the processing method of digital processing between the first mode and the second mode, digital processing of a processing method corresponding to the A / D conversion circuit selected in each mode can be performed.

また本発明の一態様では、前記第1の処理方式と前記第2の処理方式は、デジタルフィルター処理又はデジタル補正処理の少なくとも1つが異なってもよい。   In one embodiment of the present invention, the first processing method and the second processing method may differ in at least one of digital filter processing and digital correction processing.

例えばA/D変換回路の分解能が異なるとデジタル補正処理の補正値が変化する。或いは、A/D変換回路のサンプリング周波数が異なると、フィルター係数を変えなかった場合にはデジタルフィルター処理の周波数特性がサンプリング周波数に応じて変化する。この点、本発明の一態様によれば、第1のモードと第2のモードでデジタルフィルター処理及びデジタル補正処理の少なくとも1つが異なるので、モードに応じた適切な補正値でのデジタル補正処理又はモードに応じたフィルター係数でのデジタルフィルター処理を行うことができる。   For example, if the resolution of the A / D conversion circuit is different, the correction value of the digital correction processing changes. Alternatively, if the sampling frequency of the A / D conversion circuit is different, the frequency characteristic of the digital filter processing changes according to the sampling frequency unless the filter coefficient is changed. In this regard, according to one aspect of the present invention, at least one of the digital filter processing and the digital correction processing is different between the first mode and the second mode, so that the digital correction processing with an appropriate correction value according to the mode or Digital filter processing with filter coefficients according to the mode can be performed.

また本発明の一態様では、インターフェース部と、レジスター部と、を含み、前記インターフェース部を介して前記レジスター部に設定されたモード設定値に基づいて前記第1のモードと前記第2のモードが切り替えられてもよい。   In one embodiment of the present invention, the first mode and the second mode include an interface unit and a register unit, and the first mode and the second mode are set based on a mode setting value set in the register unit via the interface unit. It may be switched.

このようにすれば、外部の処理装置がインターフェース部を介してレジスター部にモード設定値を設定することで、第1のモードと第2のモードを切り替えることができる。例えば、アプリケーションや環境、状況等に応じて、外部の処理装置が高分解能なA/D変換と低消費電力なA/D変換を切り替えることが可能になる。   With this configuration, the external processing device can switch between the first mode and the second mode by setting the mode setting value in the register unit via the interface unit. For example, an external processing device can switch between high-resolution A / D conversion and low-power-consumption A / D conversion in accordance with an application, an environment, a situation, and the like.

また本発明の一態様では、前記第1のモードにおいて、前記第1のA/D変換回路のA/D変換値に基づく検出値により、前記第1のモードから前記第2のモードに切り替える切り替え制御部を含んでもよい。   In one embodiment of the present invention, in the first mode, switching from the first mode to the second mode is performed by a detection value based on an A / D conversion value of the first A / D conversion circuit. A control unit may be included.

また本発明の一態様では、前記第2のモードにおいて、前記第2のA/D変換回路のA/D変換値に基づく検出値により、前記第2のモードから前記第1のモードに切り替える切り替え制御部を含んでもよい。   In one embodiment of the present invention, in the second mode, switching from the second mode to the first mode is performed by a detection value based on an A / D conversion value of the second A / D conversion circuit. A control unit may be included.

これらの本発明の一態様によれば、切り替え制御部がA/D変換値に基づく検出値によりモードを切り替えることで、第1のモードと第2のモードを切り替えることができる。これにより、回路装置が例えば状況等に応じて高分解能なA/D変換と低消費電力なA/D変換を切り替えることができる。   According to these aspects of the present invention, the switching control unit switches the mode based on the detection value based on the A / D conversion value, thereby switching between the first mode and the second mode. This allows the circuit device to switch between high-resolution A / D conversion and low-power-consumption A / D conversion depending on, for example, the situation.

また本発明の一態様では、前記第1のA/D変換回路は、前記第2のA/D変換回路よりも消費電力が大きいA/D変換回路であり、前記第2のモードにおいて、前記第1のA/D変換回路は低消費電力状態又は動作ディスエーブル状態に設定されてもよい。   In one embodiment of the present invention, the first A / D conversion circuit is an A / D conversion circuit that consumes more power than the second A / D conversion circuit, and in the second mode, The first A / D conversion circuit may be set to a low power consumption state or an operation disable state.

第2のA/D変換回路よりも消費電力が大きい第1のA/D変換回路が、第2のモードにおいて低消費電力状態又は動作ディスエーブル状態に設定されることで、第2のモードにおける消費電力を抑制し、第2のモードにおいて低消費電力なA/D変換を行うことができる。   The first A / D conversion circuit, which consumes more power than the second A / D conversion circuit, is set to the low power consumption state or the operation disable state in the second mode, so that the second A / D conversion circuit operates in the second mode. Power consumption can be suppressed, and A / D conversion with low power consumption can be performed in the second mode.

また本発明の他の態様は、上記のいずれかに記載された回路装置を含む電子機器に関係する。   Another embodiment of the present invention relates to an electronic device including any one of the circuit devices described above.

また本発明の他の態様は、上記のいずれかに記載された回路装置を含む移動体に関係する。   Another embodiment of the present invention relates to a moving object including any one of the circuit devices described above.

本実施形態の回路装置の第1の構成例。1 is a first configuration example of a circuit device according to an embodiment. 第1の構成例の回路装置の動作タイミングチャート。6 is an operation timing chart of the circuit device of the first configuration example. 本実施形態の回路装置の第2の構成例。9 shows a second configuration example of the circuit device of the present embodiment. 第2の構成例の回路装置の動作タイミングチャート。9 is an operation timing chart of the circuit device of the second configuration example. 本実施形態の回路装置の第3の構成例。9 shows a third configuration example of the circuit device according to the embodiment. 第3の構成例の回路装置の動作タイミングチャート。9 is an operation timing chart of the circuit device of the third configuration example. 本実施形態の回路装置の第4の構成例。14 shows a fourth configuration example of the circuit device of the embodiment. 第4の構成例の回路装置の動作タイミングチャート。9 is an operation timing chart of the circuit device of the fourth configuration example. 処理部の詳細な構成例。4 is a detailed configuration example of a processing unit. 本実施形態の回路装置の第5の構成例。14 shows a fifth configuration example of the circuit device of the embodiment. 本実施形態の回路装置の第6の構成例。16 shows a sixth configuration example of the circuit device of the present embodiment. 第6の構成例の回路装置の動作説明図。FIG. 14 is an explanatory diagram of the operation of the circuit device of the sixth configuration example. 本実施形態の回路装置の第7の構成例。14 shows a seventh configuration example of the circuit device of the embodiment. 第7の構成例の回路装置の動作タイミングチャート。14 is an operation timing chart of the circuit device of the seventh configuration example. 本実施形態の回路装置、電子機器、ジャイロセンサー(物理量検出装置)の構成例。1 is a configuration example of a circuit device, an electronic device, and a gyro sensor (physical quantity detection device) of the present embodiment. 駆動回路、検出回路の詳細な構成例。4 shows a detailed configuration example of a drive circuit and a detection circuit. 図17(A)〜図17(D)は本実施形態の回路装置が組み込まれる移動体、電子機器の例。17A to 17D illustrate examples of a moving object and an electronic device in which the circuit device of this embodiment is incorporated.

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。   Hereinafter, preferred embodiments of the present invention will be described in detail. Note that the present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are essential as solving means of the present invention. Not necessarily.

1.回路装置の第1の構成例
図1に、本実施形態の回路装置の第1の構成例を示す。回路装置20は、物理量トランスデューサー12からの検出信号SDの検出処理を行う検出回路60と、検出回路60からの入力信号SA1をA/D変換するA/D変換部100と、を含む。なお、A/D変換部100は検出回路60の後段に設けられていればよく、検出回路60の出力信号がA/D変換部100に直接入力される必要はない。また回路装置20は、A/D変換部100の出力をデジタル処理する処理部110と、A/D変換のモードを切り替える切り替え制御部120と、を含む。
1. First Configuration Example of Circuit Device FIG. 1 shows a first configuration example of the circuit device of the present embodiment. The circuit device 20 includes a detection circuit 60 that performs detection processing of a detection signal SD from the physical quantity transducer 12, and an A / D conversion unit 100 that performs A / D conversion of an input signal SA1 from the detection circuit 60. Note that the A / D converter 100 only needs to be provided after the detection circuit 60, and the output signal of the detection circuit 60 does not need to be directly input to the A / D converter 100. Further, the circuit device 20 includes a processing unit 110 that digitally processes the output of the A / D conversion unit 100, and a switching control unit 120 that switches the A / D conversion mode.

A/D変換部100は、第1のA/D変換回路102と第2のA/D変換回路104とを含む。第2のA/D変換回路104は、A/D変換方式、サンプリングレート、分解能及び入力ダイナミックレンジの少なくとも1つが第1のA/D変換回路102と異なる。そして、第1のモードでは、第1のA/D変換回路102がA/D変換部100の入力信号SA1をA/D変換し、第2のモードでは、第2のA/D変換回路104がA/D変換部100の入力信号SA1をA/D変換する。   The A / D converter 100 includes a first A / D conversion circuit 102 and a second A / D conversion circuit 104. The second A / D conversion circuit 104 differs from the first A / D conversion circuit 102 in at least one of an A / D conversion method, a sampling rate, a resolution, and an input dynamic range. Then, in the first mode, the first A / D conversion circuit 102 A / D converts the input signal SA1 of the A / D conversion unit 100, and in the second mode, the second A / D conversion circuit 104 Performs A / D conversion of the input signal SA1 of the A / D converter 100.

具体的には、物理量トランスデューサー12は、種々の物理量(例えば角速度や角加速度、加速度、温度、圧力、磁気、或いはこれらに等価な物理量等)を検出して電気信号に変換する素子である。   Specifically, the physical quantity transducer 12 is an element that detects various physical quantities (for example, angular velocity, angular acceleration, acceleration, temperature, pressure, magnetism, or physical quantities equivalent thereto) and converts them into an electric signal.

A/D変換部100の入力信号SA1は、図1の構成例では検出回路60の出力信号である。但し、これに限定されるものではなく、例えば検出回路60とA/D変換部100の間に更に回路が設けられ、その回路の出力信号をA/D変換部100の入力信号SA1としてもよい。   The input signal SA1 of the A / D converter 100 is an output signal of the detection circuit 60 in the configuration example of FIG. However, the present invention is not limited to this. For example, a circuit may be further provided between the detection circuit 60 and the A / D converter 100, and the output signal of the circuit may be used as the input signal SA1 of the A / D converter 100. .

第1のA/D変換回路102と第2のA/D変換回路104は、A/D変換方式、サンプリング周波数、分解能及び入力ダイナミックレンジのうち1つのみが異なってもよいし、複数が異なってもよいし、全てが異なってもよい。   The first A / D conversion circuit 102 and the second A / D conversion circuit 104 may differ only in one of an A / D conversion method, a sampling frequency, a resolution, and an input dynamic range, or may differ in a plurality. Or all may be different.

A/D変換方式としては、例えばデルタシグマ変調型、逐次比較型、二重積分型、フラッシュ型、パイプライン型等を想定できる。サンプリング周波数は、A/D変換回路が入力信号をサンプリングする周波数である。A/D変換回路がA/D変換値を出力する周波数が同じであっても、サンプリング周波数が異なる場合がある。例えば逐次比較型では通常はサンプリング周波数と出力周波数は同じであり、デルタシグマ変調型ではサンプリング周波数は出力周波数よりも高い。分解能は、A/D変換値の1LSBに対応する物理量の大きさ、或いは、A/D変換値の1LSBに対応する入力信号の大きさである。或いは、A/D変換値のビット数を分解能と呼ぶ。入力ダイナミックレンジは、A/D変換される入力信号の範囲である。   As the A / D conversion method, for example, a delta-sigma modulation type, a successive approximation type, a double integration type, a flash type, a pipeline type, or the like can be assumed. The sampling frequency is a frequency at which the A / D conversion circuit samples an input signal. Even if the frequency at which the A / D conversion circuit outputs the A / D converted value is the same, the sampling frequency may be different. For example, in the successive approximation type, the sampling frequency and the output frequency are usually the same, and in the delta-sigma modulation type, the sampling frequency is higher than the output frequency. The resolution is the magnitude of a physical quantity corresponding to one LSB of the A / D converted value, or the magnitude of an input signal corresponding to one LSB of the A / D converted value. Alternatively, the number of bits of the A / D converted value is called the resolution. The input dynamic range is the range of the input signal to be A / D converted.

第1のモードと第2のモードは、切り替え制御部120により切り替えられる。即ち、切り替え制御部120が、第1のモードを指示するモード制御信号MDSを出力した場合、A/D変換部100は第1のA/D変換回路102で入力信号をA/D変換し、切り替え制御部120が、第2のモードを指示するモード制御信号MDSを出力した場合、A/D変換部100は第2のA/D変換回路104で入力信号をA/D変換する。   The first mode and the second mode are switched by the switching control unit 120. That is, when the switching control unit 120 outputs the mode control signal MDS instructing the first mode, the A / D conversion unit 100 A / D converts the input signal by the first A / D conversion circuit 102, When the switching control unit 120 outputs a mode control signal MDS instructing the second mode, the A / D conversion unit 100 A / D converts the input signal by the second A / D conversion circuit 104.

以上のように、第1、第2のA/D変換回路102、104が設けられ、第1、第2のモードにおいて、それぞれ第1、第2のA/D変換回路102、104がA/D変換を行うことで、低消費電力化と高精度化を両立できる。即ち、第1、第2のA/D変換回路102、104は、A/D変換方式、サンプリングレート、分解能及び入力ダイナミックレンジの少なくとも1つが異なることで、消費電力とA/D変換の精度(例えば分解能、リニアリティ、S/N、時間分解能等)が異なる。そして、これらのA/D変換回路の切り替えにより、必要に応じて高精度なA/D変換と低消費電力なA/D変換を切り替えることが可能になる。   As described above, the first and second A / D conversion circuits 102 and 104 are provided, and in the first and second modes, the first and second A / D conversion circuits 102 and 104 respectively perform A / D conversion. By performing the D conversion, both low power consumption and high accuracy can be achieved. That is, the first and second A / D conversion circuits 102 and 104 differ in at least one of the A / D conversion method, the sampling rate, the resolution, and the input dynamic range, so that the power consumption and the accuracy of the A / D conversion ( For example, resolution, linearity, S / N, time resolution, etc.) are different. By switching these A / D conversion circuits, it is possible to switch between A / D conversion with high accuracy and A / D conversion with low power consumption as required.

例えばジャイロセンサー(物理量トランスデューサー12が角速度センサー素子)では、角速度を積分して角度を得るため、角速度の誤差が積分されて角度の誤差が大きくなる。そのため、デルタシグマ変調型のA/D変換回路等を用いて高精度の角速度を取得することが望ましい。しかしながら、アプリケーションや環境、状況等によっては、高精度に測定する必要がなく消費電力を抑えること望ましい場合がある(例えば、角速度がゼロに近い状態が続く時間がある、角速度の変化が小さい時間がある等)。本実施形態では、このような場合に第2のモードに切り替えることで低消費電力化でき、アプリケーションや環境、状況等に応じて高精度な測定と低消費電力化を両立できる。   For example, in a gyro sensor (the physical quantity transducer 12 is an angular velocity sensor element), an angular velocity is integrated to obtain an angle. Therefore, an angular velocity error is integrated to increase an angle error. Therefore, it is desirable to obtain a high-accuracy angular velocity using a delta-sigma modulation type A / D conversion circuit or the like. However, depending on the application, environment, situation, etc., it may not be necessary to measure with high accuracy and it may be desirable to reduce power consumption (for example, there is a time when the angular velocity is close to zero, or a time when the change in the angular velocity is small). Etc.). In this embodiment, the power consumption can be reduced by switching to the second mode in such a case, and both high-precision measurement and low power consumption can be achieved according to the application, environment, situation, and the like.

また本実施形態では、A/D変換部100は、A/D変換部100の入力ノードNA1と第1のA/D変換回路102の入力ノードNB1との間に設けられる第1のスイッチ素子SW1と、A/D変換部100の入力ノードNA1と第2のA/D変換回路104の入力ノードNB2との間に設けられる第2のスイッチ素子SW2と、を含む。   In the present embodiment, the A / D conversion unit 100 includes a first switch element SW1 provided between the input node NA1 of the A / D conversion unit 100 and the input node NB1 of the first A / D conversion circuit 102. And a second switch element SW2 provided between the input node NA1 of the A / D conversion unit 100 and the input node NB2 of the second A / D conversion circuit 104.

そして、第1のスイッチ素子SW1は、第1のモードにおいてオンになり、第2のスイッチ素子SW2は、第2のモードにおいてオンになる。   Then, the first switch element SW1 is turned on in the first mode, and the second switch element SW2 is turned on in the second mode.

具体的には、第1、第2のスイッチ素子SW1、SW2は、例えばトランスファーゲート(P型トランジスターとN型トランジスターが並列接続されたもの)や、P型トランジスター、N型トランジスター等で構成される。また、ノードNA1、NB1、NB2は差動の入力ノードであってもよく、その場合には差動の入力ノードを構成する第1ノードと第2ノードの各々についてスイッチ素子が設けられる。   Specifically, the first and second switch elements SW1 and SW2 are configured by, for example, a transfer gate (a P-type transistor and an N-type transistor are connected in parallel), a P-type transistor, an N-type transistor, and the like. . Further, the nodes NA1, NB1, and NB2 may be differential input nodes, and in that case, a switch element is provided for each of the first node and the second node forming the differential input node.

図2に、図1の回路装置20の動作タイミングチャートを示す。スイッチ素子SW1、SW2のチャートは、ハイレベルがスイッチ素子のオン、ローレベルがスイッチ素子のオフを示している。図2に示すように、モード制御信号MDSがローレベル(広義には第1論理レベル)の場合、第1のモードが設定され、第1のスイッチ素子SW1がオンになり、第2のスイッチ素子SW2がオフになる。一方、モード制御信号MDSがハイレベル(広義には第2論理レベル)の場合、第2のモードが設定され、第1のスイッチ素子SW1がオフになり、第2のスイッチ素子SW2が断続的に(間欠的に)オンになる。例えば第2のA/D変換回路104として逐次比較型A/D変換回路を採用した場合には、断続的なオンが可能になる。例えば1回のオン期間において1回のA/D変換を行う(1個のA/D変換値を出力する)。なお、第2のスイッチ素子SW2は、連続的にオンになってもよい。   FIG. 2 shows an operation timing chart of the circuit device 20 of FIG. In the chart of the switch elements SW1 and SW2, a high level indicates that the switch element is on, and a low level indicates that the switch element is off. As shown in FIG. 2, when the mode control signal MDS is at a low level (first logic level in a broad sense), the first mode is set, the first switch element SW1 is turned on, and the second switch element is turned on. SW2 turns off. On the other hand, when the mode control signal MDS is at the high level (the second logical level in a broad sense), the second mode is set, the first switch element SW1 is turned off, and the second switch element SW2 is intermittently turned on. Turns on (intermittently). For example, when a successive approximation type A / D conversion circuit is employed as the second A / D conversion circuit 104, intermittent ON is possible. For example, one A / D conversion is performed in one ON period (one A / D conversion value is output). Note that the second switch element SW2 may be turned on continuously.

第1のモードにおいてスイッチ素子SW2がオフしている期間では、第2のA/D変換回路104は動作ディスエーブル状態(動作停止状態)や低消費電力状態に設定される。第2のモードにおいてスイッチ素子SW1がオフしている期間では、第1のA/D変換回路102は動作ディスエーブル状態や低消費電力状態に設定される。動作ディスエーブル状態とは、A/D変換回路の内部動作が停止(例えばスイッチ素子やアンプ回路、ロジック回路等の動作が停止)した状態である。低消費電力状態は、A/D変換回路の内部回路の消費電力を低下させた(例えばアンプ回路のバイアス電流を停止又は低下させた)状態である。   In the first mode, while the switch element SW2 is off, the second A / D conversion circuit 104 is set to an operation disable state (operation stop state) or a low power consumption state. In the second mode, while the switch element SW1 is off, the first A / D conversion circuit 102 is set to the operation disable state or the low power consumption state. The operation disable state is a state in which the internal operation of the A / D conversion circuit is stopped (for example, the operation of the switch element, the amplifier circuit, the logic circuit, and the like is stopped). The low power consumption state is a state in which the power consumption of the internal circuit of the A / D conversion circuit is reduced (for example, the bias current of the amplifier circuit is stopped or reduced).

以上のように、第1、第2のスイッチ素子SW1、SW2を設け、第1、第2のモードにおいて、それぞれ第1、第2のスイッチ素子SW1、SW2がオンになることで、第1のA/D変換回路102と第2のA/D変換回路104を切り替えることができ、高分解能モードと低消費電力モードの切り替えを実現できる。   As described above, the first and second switch elements SW1 and SW2 are provided, and the first and second switch elements SW1 and SW2 are turned on in the first and second modes, respectively. The A / D conversion circuit 102 and the second A / D conversion circuit 104 can be switched, and switching between a high resolution mode and a low power consumption mode can be realized.

また本実施形態では、第2のA/D変換回路104は、第1のA/D変換回路102よりも消費電力が小さいA/D変換回路である。また第2のモードは、低消費電力モードである。第1のモードでは、検出回路60からの信号が入力信号SA1として第1のA/D変換回路102に入力され、第2のモードでは、検出回路60からの信号が入力信号SA1として第2のA/D変換回路104に入力される。   In the present embodiment, the second A / D conversion circuit 104 is an A / D conversion circuit that consumes less power than the first A / D conversion circuit 102. The second mode is a low power consumption mode. In the first mode, the signal from the detection circuit 60 is input to the first A / D conversion circuit 102 as the input signal SA1, and in the second mode, the signal from the detection circuit 60 is input to the second A / D conversion circuit 102 as the input signal SA1. The signal is input to the A / D conversion circuit 104.

消費電力が異なるA/D変換回路としては、例えばA/D変換方式が異なるA/D変換回路や、A/D変換方式が同一でサンプリング周波数が異なるA/D変換回路、デルタシグマ変調型A/D変換回路の次数等のように同一のA/D変換方式であっても内部構成が異なるA/D変換回路等が想定される。   Examples of the A / D conversion circuits having different power consumption include A / D conversion circuits having different A / D conversion methods, A / D conversion circuits having the same A / D conversion method but different sampling frequencies, and delta-sigma modulation type A. An A / D conversion circuit having an internal configuration different from that of the same A / D conversion method such as the order of the / D conversion circuit is assumed.

以上のように、第1のA/D変換回路102よりも消費電力が小さい第2のA/D変換回路104を設けることで、第2のモードへの切り替えにより低消費電力なA/D変換を実現できる。   As described above, by providing the second A / D conversion circuit 104 having lower power consumption than the first A / D conversion circuit 102, switching to the second mode can reduce the power consumption of the A / D conversion circuit. Can be realized.

また本実施形態では、図2に示すように第2のモードにおいてスイッチ素子SW2が断続的にオフするが、そのスイッチ素子SW2がオフしている期間において第2のA/D変換回路104を動作ディスエーブル状態や低消費電力状態に設定する。これにより、第2のモードにおいて連続的に第2のA/D変換回路104がA/D変換を行う場合に比べて、更に第2のモードを低消費電力化することが可能である。   Further, in the present embodiment, as shown in FIG. 2, the switch element SW2 is turned off intermittently in the second mode, but the second A / D conversion circuit 104 operates while the switch element SW2 is turned off. Set to disable state or low power consumption state. Thus, it is possible to further reduce the power consumption of the second mode as compared with the case where the second A / D conversion circuit 104 continuously performs the A / D conversion in the second mode.

また本実施形態では、第1のA/D変換回路102は、デルタシグマ変調型のA/D変換回路であり、第2のA/D変換回路104は、逐次比較型のA/D変換回路である。   In this embodiment, the first A / D conversion circuit 102 is a delta-sigma modulation type A / D conversion circuit, and the second A / D conversion circuit 104 is a successive approximation type A / D conversion circuit. It is.

具体的には、デルタシグマ変調型のA/D変換回路は、入力信号をサンプリングするサンプリング回路と、サンプリング回路の出力と量子化器の出力との差分を出力する差分器と、差分器の出力を積分する積分器と、積分器の出力を量子化する量子化器と、量子化器の出力をD/A変換して差分器にフィードバックするD/A変換回路と、を含む。これは1ループ分の構成であり、2次以上の場合には、次数の分だけループをもつ。所望のサンプリング周波数(A/D変換値の出力周波数)よりも高い周波数でオーバーサンプリングし、量子化器の出力をデシメーションフィルタでダウンサンプリングすることで、A/D変換値を出力する。   Specifically, the delta-sigma modulation type A / D conversion circuit includes a sampling circuit that samples an input signal, a difference device that outputs a difference between an output of the sampling circuit and an output of the quantizer, and an output of the difference device. , A quantizer that quantizes the output of the integrator, and a D / A conversion circuit that D / A converts the output of the quantizer and feeds it back to the difference device. This is a configuration for one loop. In the case of second or higher order, the loop has the number of orders. Oversampling is performed at a frequency higher than a desired sampling frequency (output frequency of the A / D conversion value), and the output of the quantizer is downsampled by a decimation filter to output an A / D conversion value.

逐次比較型のA/D変換回路は、入力信号をサンプリングするサンプリング回路と、サンプリング回路の出力とD/A変換回路の出力を比較する比較回路と、比較回路の出力でレジスター値を更新するレジスターと、レジスター値をD/A変換して比較回路に出力するD/A変換回路と、を含む。なお、サンプリング回路と比較回路とD/A変換回路は一体に(例えばスイッチドキャパシター回路等で)構成されてもよい。1回のサンプリングに対して、比較回路による比較とその結果によるレジスター値の更新をレジスター値のMSB側から1ビットずつ繰り返し行い、A/D変換値を出力する。   The successive approximation type A / D conversion circuit includes a sampling circuit for sampling an input signal, a comparison circuit for comparing an output of the sampling circuit with an output of the D / A conversion circuit, and a register for updating a register value with an output of the comparison circuit. And a D / A conversion circuit that D / A converts the register value and outputs the result to the comparison circuit. Note that the sampling circuit, the comparison circuit, and the D / A conversion circuit may be integrally configured (for example, by a switched capacitor circuit or the like). For one sampling, comparison by the comparison circuit and updating of the register value based on the result are repeated one bit at a time from the MSB side of the register value, and the A / D converted value is output.

デルタシグマ変調型のA/D変換回路は、オーバーサンプリングにより高分解能化を実現しやすいが、一方でアンプ回路の数が多い(例えば積分器、D/A変換回路に含まれるアンプ回路。2次以上の場合、アンプの個数は例えば次数倍になる)こと、サンプリング周波数が高いことのため、低消費電力化が難しい。逐次比較型のA/D変換回路は、アンプ回路の数が少ない(例えば比較回路に含まれるアンプ回路)こと、サンプリング周波数が低いことのため、低消費電力化しやすいが、一方で、リニアリティ確保等の点から高分解能化が難しい。一例として、デルタシグマ変調型のA/D変換回路は、分解能が12〜24ビット、サンプリング周波数が100〜10MHzである。逐次比較型のA/D変換回路は、分解能が8〜16ビット、サンプリング周波数が10k〜1MHzである。   The delta-sigma modulation type A / D conversion circuit can easily realize high resolution by oversampling, but has a large number of amplifier circuits (for example, an integrator, an amplifier circuit included in a D / A conversion circuit; a secondary circuit). In the above case, the number of amplifiers becomes, for example, the order times) and the sampling frequency is high, so that it is difficult to reduce power consumption. The successive approximation type A / D conversion circuit has a small number of amplifier circuits (for example, an amplifier circuit included in the comparison circuit) and has a low sampling frequency, so that it is easy to reduce power consumption. From the point of view, it is difficult to increase the resolution. As an example, the delta-sigma modulation type A / D conversion circuit has a resolution of 12 to 24 bits and a sampling frequency of 100 to 10 MHz. The successive approximation type A / D conversion circuit has a resolution of 8 to 16 bits and a sampling frequency of 10 k to 1 MHz.

以上のように、第1のA/D変換回路102がデルタシグマ変調型のA/D変換回路であり、第2のA/D変換回路104が逐次比較型のA/D変換回路であることで、第1のモードでは第2のモードよりも分解能の高いA/D変換を行うことができ、第2のモードでは第1のモードよりも消費電力の低いA/D変換を行うことができる。   As described above, the first A / D conversion circuit 102 is a delta-sigma modulation type A / D conversion circuit, and the second A / D conversion circuit 104 is a successive approximation type A / D conversion circuit. Thus, in the first mode, A / D conversion with higher resolution than in the second mode can be performed, and in the second mode, A / D conversion with lower power consumption than in the first mode can be performed. .

2.回路装置の第2の構成例
図3に、本実施形態の回路装置の第2の構成例を示す。回路装置20は、温度センサー18、検出回路60、A/D変換部100、処理部110、切り替え制御部120を含む。なお、既に説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
2. Second Configuration Example of Circuit Device FIG. 3 shows a second configuration example of the circuit device of the present embodiment. The circuit device 20 includes a temperature sensor 18, a detection circuit 60, an A / D conversion unit 100, a processing unit 110, and a switching control unit 120. The same components as those already described are denoted by the same reference numerals, and description thereof will not be repeated.

A/D変換部100は、第1、第2のA/D変換回路102、104と、第1、第2のスイッチ素子SW1、SW2と、A/D変換部100の第2の入力ノードNA2と第2のA/D変換回路104の入力ノードNB2との間に設けられる第3のスイッチ素子SW3と、を含む。   The A / D converter 100 includes first and second A / D converter circuits 102 and 104, first and second switch elements SW1 and SW2, and a second input node NA2 of the A / D converter 100. And a third switch element SW3 provided between the input node NB2 and the input node NB2 of the second A / D conversion circuit 104.

そしてA/D変換部100には、入力信号として、検出回路60からの信号である第1の入力信号SA1と、第2の物理量トランスデューサーからの信号に基づく第2の入力信号SA2とが入力される。そして、第1のモードでは、第1の入力信号SA1が第1のA/D変換回路102に入力され、第2の入力信号SA2が第2のA/D変換回路104に入力される。第2のモードでは、第1の入力信号SA1と第2の入力信号SA2が時分割に第2のA/D変換回路104に入力される。   The A / D converter 100 receives as input signals a first input signal SA1 which is a signal from the detection circuit 60 and a second input signal SA2 based on a signal from the second physical quantity transducer. Is done. Then, in the first mode, the first input signal SA1 is input to the first A / D conversion circuit 102, and the second input signal SA2 is input to the second A / D conversion circuit 104. In the second mode, the first input signal SA1 and the second input signal SA2 are input to the second A / D conversion circuit 104 in a time sharing manner.

図4に、図2の回路装置20の動作タイミングチャートを示す。スイッチ素子SW1〜SW3のチャートは、ハイレベルがスイッチ素子のオン、ローレベルがスイッチ素子のオフを示している。図4に示すように、第1のモードでは、第1のスイッチ素子SW1がオンになり、第2のスイッチ素子SW2がオフになり、第3のスイッチ素子SW3が断続的にオンになる。第2のモードでは、第1のスイッチ素子SW1がオフになり、第2のスイッチ素子SW2と第3のスイッチ素子SW3が時分割にオンになる。即ち、第2、第3のスイッチ素子SW2、SW3は、第1、第2の入力信号SA1、SA2を順次に選択するマルチプレクサーを構成している。   FIG. 4 shows an operation timing chart of the circuit device 20 of FIG. In the chart of the switch elements SW1 to SW3, a high level indicates that the switch element is on, and a low level indicates that the switch element is off. As shown in FIG. 4, in the first mode, the first switch element SW1 is turned on, the second switch element SW2 is turned off, and the third switch element SW3 is turned on intermittently. In the second mode, the first switch element SW1 is turned off, and the second switch element SW2 and the third switch element SW3 are turned on in a time sharing manner. That is, the second and third switch elements SW2 and SW3 constitute a multiplexer for sequentially selecting the first and second input signals SA1 and SA2.

第2のモードにおいて第2のA/D変換回路104は動作オン状態を維持する。或いは、第1、第2のスイッチ素子SW1、SW2が共にオフになる期間がある場合、その期間において第2のA/D変換回路104が動作ディスエーブル状態や低消費電力状態に設定されてもよい。   In the second mode, the second A / D conversion circuit 104 maintains the operation ON state. Alternatively, when there is a period during which both the first and second switch elements SW1 and SW2 are turned off, even if the second A / D conversion circuit 104 is set to the operation disable state or the low power consumption state during that period. Good.

図1で説明したように第2のA/D変換回路104は逐次比較型のA/D変換回路である。逐次比較型のA/D変換回路は、過去のA/D変換値をループしないので、信号の入力からA/D変換値が得られるまでの時間がデルタシグマ変調型A/D変換回路に比べて短く、時分割動作に向いている。   As described with reference to FIG. 1, the second A / D conversion circuit 104 is a successive approximation type A / D conversion circuit. Since the successive approximation type A / D conversion circuit does not loop the past A / D conversion value, the time from the input of the signal to the time when the A / D conversion value is obtained is shorter than that of the delta-sigma modulation type A / D conversion circuit. Short and suitable for time-sharing operations.

以上のように、第2のモードにおいて第1の入力信号SA1と第2の入力信号SA2を時分割に第2のA/D変換回路104に入力することで、第1の入力信号SA1と第2の入力信号SA2を時分割にA/D変換できる。時分割にすることで、複数の入力がある場合であっても第2のA/D変換回路104を1個設けるだけでよく、回路の追加を最小限にしつつ第1のモードと第2のモードの切り替えを実現できる。   As described above, in the second mode, the first input signal SA1 and the second input signal SA2 are input to the second A / D conversion circuit 104 in a time-division manner, so that the first input signal SA1 and the second 2 can be A / D-converted in a time-division manner. By using time division, even if there are a plurality of inputs, only one second A / D conversion circuit 104 needs to be provided, and the first mode and the second mode are added while minimizing the addition of circuits. Mode switching can be realized.

また本実施形態では、第1の物理量トランスデューサーは角速度センサー素子14であり、第2の物理量トランスデューサーは、温度センサー18である。   In the present embodiment, the first physical quantity transducer is the angular velocity sensor element 14, and the second physical quantity transducer is the temperature sensor 18.

角速度センサー素子14は、角速度を検出する素子であり、例えば圧電型の振動片(例えば、後述するダブルT字型の振動片)や静電容量検出方式の振動片等である。温度センサー18は、温度に依存する信号を少なくとも発生する素子又は回路である。具体的には、温度に依存する信号と温度に依存しない基準信号を発生し、それらの信号を比較し、その比較により得られた信号を温度情報として出力する。温度センサー18は、例えばバンドギャップ回路と比較回路で実現できる。   The angular velocity sensor element 14 is an element for detecting an angular velocity, and is, for example, a piezoelectric vibrating piece (for example, a double T-shaped vibrating piece to be described later), a capacitance detecting type vibrating piece, or the like. The temperature sensor 18 is an element or a circuit that generates at least a temperature-dependent signal. Specifically, a signal that depends on temperature and a reference signal that does not depend on temperature are generated, the signals are compared, and a signal obtained by the comparison is output as temperature information. The temperature sensor 18 can be realized by, for example, a band gap circuit and a comparison circuit.

温度センサー18で得られた温度情報は、角速度のゼロ点やゲインの温度依存性を補正するために用いられる。この温度情報は、補正に必要な分解能があれば足りるので、モードに関わらず温度センサー18の出力を逐次比較型の第2のA/D変換回路104でA/D変換する。一方、角速度センサー素子14の出力は、高分解能が必要な場合には第1のモードを選択してデルタシグマ変調型の第1のA/D変換回路102でA/D変換し、低分解能でよい場合には第2のモードを選択して逐次比較型の第2のA/D変換回路104でA/D変換する。   The temperature information obtained by the temperature sensor 18 is used for correcting the zero point of the angular velocity and the temperature dependency of the gain. Since the temperature information only needs to have a resolution required for correction, the output of the temperature sensor 18 is A / D converted by the successive approximation type second A / D conversion circuit 104 regardless of the mode. On the other hand, if a high resolution is required, the output of the angular velocity sensor element 14 selects the first mode, performs A / D conversion by the first A / D conversion circuit 102 of the delta sigma modulation type, and outputs a low resolution. In a good case, the second mode is selected and the successive approximation type A / D conversion circuit 104 performs A / D conversion.

角速度センサー素子14からの検出信号を処理する検出回路60は、例えば図16に示すように、検出信号を増幅する増幅回路と、増幅回路からの信号を同期検波する同期検波回路と、同期検波回路からの信号をローパスフィルター処理するフィルター部90と、を含む。   As shown in FIG. 16, for example, a detection circuit 60 that processes a detection signal from the angular velocity sensor element 14 includes an amplification circuit that amplifies the detection signal, a synchronization detection circuit that performs synchronous detection of a signal from the amplification circuit, and a synchronization detection circuit. And a filter unit 90 that performs low-pass filtering on the signal from

なお図5に示すように、第2の物理量トランスデューサーは加速度センサー素子16であってもよい。第1のモードでは、第1のA/D変換回路102が角速度センサー素子14の出力をA/D変換するので高精度な角速度が得られる。一方、第2のモードでは、第2のA/D変換回路104が角速度センサー素子14の出力と加速度センサー素子16の出力を時分割にA/D変換し、第1のA/D変換回路102が動作ディスエーブル状態になるので、低消費電力でA/D変換できる。   As shown in FIG. 5, the second physical quantity transducer may be an acceleration sensor element 16. In the first mode, the first A / D conversion circuit 102 A / D converts the output of the angular velocity sensor element 14, so that a highly accurate angular velocity can be obtained. On the other hand, in the second mode, the second A / D conversion circuit 104 performs A / D conversion of the output of the angular velocity sensor element 14 and the output of the acceleration sensor element 16 in a time-sharing manner, and the first A / D conversion circuit 102 Is in the operation disable state, so that A / D conversion can be performed with low power consumption.

3.回路装置の第3の構成例
図3に、本実施形態の回路装置の第3の構成例を示す。回路装置20は、温度センサー18、検出回路60、62、A/D変換部100、処理部110、切り替え制御部120を含む。なお、既に説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
3. Third Configuration Example of Circuit Device FIG. 3 shows a third configuration example of the circuit device of the present embodiment. The circuit device 20 includes a temperature sensor 18, detection circuits 60 and 62, an A / D conversion unit 100, a processing unit 110, and a switching control unit 120. The same components as those already described are denoted by the same reference numerals, and description thereof will not be repeated.

加速度センサー素子16は、加速度を検出する素子であり、例えば静電容量検出方式の素子やピエゾ抵抗方式の素子、熱検知方式の素子等である。加速度センサー素子16からの検出信号を検出処理する検出回路62は、例えば検出信号を増幅する増幅回路を含む。また、増幅回路からの信号を同期検波する同期検波回路を含んでもよい。   The acceleration sensor element 16 is an element that detects acceleration, and is, for example, an element of a capacitance detection method, an element of a piezo resistance method, an element of a heat detection method, or the like. The detection circuit 62 that detects and processes the detection signal from the acceleration sensor element 16 includes, for example, an amplification circuit that amplifies the detection signal. Further, a synchronous detection circuit for synchronously detecting a signal from the amplifier circuit may be included.

A/D変換部100は、第1、第2のA/D変換回路102、104と、A/D変換部100の第1の入力ノードNC1と第1のA/D変換回路102の入力ノードND1との間に設けられる第1のスイッチ素子SWC1と、A/D変換部100の第1〜第3の入力ノードNC1〜NC3と第2のA/D変換回路104の入力ノードND2との間に設けられる第2〜第4のスイッチ素子SWC2〜SWC4と、を含む。   The A / D converter 100 includes first and second A / D converters 102 and 104, a first input node NC1 of the A / D converter 100, and an input node of the first A / D converter 102. A first switch element SWC1 provided between the first and second input nodes ND1 and ND1 and an input node ND2 of the second A / D conversion circuit 104 between the first to third input nodes NC1 to NC3 of the A / D converter 100. And the second to fourth switch elements SWC2 to SWC4 provided in the first and second switches.

そしてA/D変換部100には、入力信号として、検出回路60からの信号である第1の入力信号SC1と、検出回路62からの信号である第2の入力信号SC2と、温度センサー18からの信号である第3の入力信号SC3とが入力される。そして、第1のモードでは、第1の入力信号SC1が第1のA/D変換回路102に入力され、第2、第3の入力信号SC2、SC3が第2のA/D変換回路104に入力される。第2のモードでは、第1〜第3の入力信号SC1〜SC3が時分割に第2のA/D変換回路104に入力される。   The A / D converter 100 receives, as input signals, a first input signal SC1 that is a signal from the detection circuit 60, a second input signal SC2 that is a signal from the detection circuit 62, and a signal from the temperature sensor 18. And the third input signal SC3. Then, in the first mode, the first input signal SC1 is input to the first A / D conversion circuit 102, and the second and third input signals SC2 and SC3 are input to the second A / D conversion circuit 104. Is entered. In the second mode, the first to third input signals SC1 to SC3 are input to the second A / D conversion circuit 104 in a time-division manner.

図6に、図5の回路装置20の動作タイミングチャートを示す。スイッチ素子SWC1〜SWC4のチャートは、ハイレベルがスイッチ素子のオン、ローレベルがスイッチ素子のオフを示している。図6に示すように、第1のモードでは、第1のスイッチ素子SWC1がオンになり、第2のスイッチ素子SWC2がオフになり、第3、第4のスイッチ素子SWC3、SWC4が時分割にオンになる。このとき、第3のスイッチ素子SWC3がオン、第4のスイッチ素子SWC4がオン、第3、第4のスイッチ素子SWC3、SWC4が共にオフ、を時分割に繰り返す。第2のモードでは、第1のスイッチ素子SWC1がオフになり、第2〜第4のスイッチ素子SWC2〜SWC4が時分割にオンになる。即ち、第2〜第4のスイッチ素子SWC2〜SWC4は、第1〜第3の入力信号SC1〜SC3を順次に選択するマルチプレクサーを構成している。   FIG. 6 shows an operation timing chart of the circuit device 20 of FIG. In the chart of the switch elements SWC1 to SWC4, a high level indicates that the switch element is on, and a low level indicates that the switch element is off. As shown in FIG. 6, in the first mode, the first switch element SWC1 is turned on, the second switch element SWC2 is turned off, and the third and fourth switch elements SWC3 and SWC4 are time-divided. Turn on. At this time, the third switch element SWC3 is turned on, the fourth switch element SWC4 is turned on, and the third and fourth switch elements SWC3 and SWC4 are both turned off in a time division manner. In the second mode, the first switch element SWC1 is turned off, and the second to fourth switch elements SWC2 to SWC4 are turned on in a time sharing manner. That is, the second to fourth switch elements SWC2 to SWC4 constitute a multiplexer for sequentially selecting the first to third input signals SC1 to SC3.

第1のモードにおいて、第3、第4のスイッチ素子SWC3、SWC4が共にオフになっている期間では、第2のA/D変換回路104は動作ディスエーブル状態や低消費電力状態に設定される。第2のモードにおいて第2のA/D変換回路104は動作オン状態を維持する。或いは、第2〜第4のスイッチ素子SWC2〜SWC4が全てオフになる期間がある場合、その期間において第2のA/D変換回路104が動作ディスエーブル状態や低消費電力状態に設定されてもよい。   In the first mode, while the third and fourth switch elements SWC3 and SWC4 are both off, the second A / D conversion circuit 104 is set to the operation disable state or the low power consumption state. . In the second mode, the second A / D conversion circuit 104 maintains the operation ON state. Alternatively, when there is a period during which all of the second to fourth switch elements SWC2 to SWC4 are turned off, even if the second A / D conversion circuit 104 is set to the operation disable state or the low power consumption state during that period. Good.

以上のように、1軸ジャイロセンサーと加速度センサーのコンボセンサーを構成した場合にも、第2のモードにおいて第2のA/D変換回路104が複数の信号を時分割にA/D変換することで、低消費電力化できる。また、1つの逐次比較型A/D変換回路で複数の信号をA/D変換できるので、信号数が増えても回路規模を抑えることができる。   As described above, even when the combo sensor of the one-axis gyro sensor and the acceleration sensor is configured, the second A / D conversion circuit 104 performs A / D conversion of a plurality of signals in a time-division manner in the second mode. Thus, power consumption can be reduced. Further, since a plurality of signals can be A / D converted by one successive approximation A / D conversion circuit, the circuit scale can be suppressed even if the number of signals increases.

4.回路装置の第4の構成例
図7に、本実施形態の回路装置の第4の構成例を示す。回路装置20は、温度センサー18、検出回路65、67、69、A/D変換部100、処理部110、切り替え制御部120を含む。なお、既に説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
4. Fourth Configuration Example of Circuit Device FIG. 7 shows a fourth configuration example of the circuit device of the present embodiment. The circuit device 20 includes a temperature sensor 18, detection circuits 65, 67, and 69, an A / D conversion unit 100, a processing unit 110, and a switching control unit 120. The same components as those already described are denoted by the same reference numerals, and description thereof will not be repeated.

角速度センサー素子15、17、19は、直交する3軸(X軸、Y軸、Z軸)の角速度を検出するセンサー素子である。検出回路65、67、69は、それぞれ角速度センサー素子15、17、19からの検出信号を検出処理する。   The angular velocity sensor elements 15, 17, and 19 are sensor elements that detect angular velocities in three orthogonal axes (X axis, Y axis, and Z axis). The detection circuits 65, 67, and 69 detect and detect detection signals from the angular velocity sensor elements 15, 17, and 19, respectively.

A/D変換部100は、デルタシグマ変調型のA/D変換回路105、107、109(広義には、第1、第3、第4のA/D変換回路)と、逐次比較型のA/D変換回路103(広義には、第2のA/D変換回路)と、A/D変換部100の第1〜第3の入力ノードNE1〜NE3とデルタシグマ変調型のA/D変換回路105、107、109の入力ノードNF1〜NF3との間に設けられる第1〜第3のスイッチ素子SWE1〜SWE3と、A/D変換部100の第1〜第4の入力ノードNE1〜NE4と逐次比較型のA/D変換回路103の入力ノードNF4との間に設けられる第4〜第7のスイッチ素子SWE4〜SWE7と、を含む。   The A / D converter 100 includes delta-sigma modulation type A / D conversion circuits 105, 107, and 109 (first, third, and fourth A / D conversion circuits in a broad sense) and successive approximation type A / D conversion circuits. / D conversion circuit 103 (broadly, a second A / D conversion circuit), first to third input nodes NE1 to NE3 of A / D conversion section 100, and delta-sigma modulation type A / D conversion circuit The first to third switch elements SWE1 to SWE3 provided between the input nodes NF1 to NF3 of 105, 107 and 109, and the first to fourth input nodes NE1 to NE4 of the A / D converter 100 sequentially. And fourth to seventh switch elements SWE4 to SWE7 provided between the comparison type A / D conversion circuit 103 and the input node NF4.

A/D変換部100には、入力信号として、検出回路65、67、69からの信号である第1〜第3の入力信号SE1〜SE3と、温度センサー18からの信号である第4の入力信号SE4とが入力される。そして、第1のモードでは、第1〜第3の入力信号SE1〜SE3がデルタシグマ変調型のA/D変換回路105、107、109に入力され、第4の入力信号SE4が逐次比較型のA/D変換回路103に入力される。第2のモードでは、第1〜第4の入力信号SE1〜SE4が時分割に逐次比較型のA/D変換回路103に入力される。   The A / D converter 100 has, as input signals, first to third input signals SE1 to SE3, which are signals from the detection circuits 65, 67, 69, and a fourth input, which is a signal from the temperature sensor 18. Signal SE4 is input. In the first mode, the first to third input signals SE1 to SE3 are input to delta-sigma modulation type A / D conversion circuits 105, 107, and 109, and the fourth input signal SE4 is successive approximation type. The signal is input to the A / D conversion circuit 103. In the second mode, the first to fourth input signals SE1 to SE4 are input to the successive approximation type A / D conversion circuit 103 in a time sharing manner.

図8に、図7の回路装置20の動作タイミングチャートを示す。スイッチ素子SWE1〜SWE7のチャートは、ハイレベルがスイッチ素子のオン、ローレベルがスイッチ素子のオフを示している。図8に示すように、第1のモードでは、第1〜第3のスイッチ素子SWE1〜SWE3がオンになり、第4〜第6のスイッチ素子SWE4〜SWE6がオフになり、第7のスイッチ素子SWE7が断続的にオンになる。第2のモードでは、第1〜第3のスイッチ素子SWE1〜SWE3がオフになり、第4〜第7のスイッチ素子SWE4〜SWE7が時分割にオンになる。即ち、第4〜第7のスイッチ素子SWE4〜SWE7は、第1〜第4の入力信号SE1〜SE4を順次に選択するマルチプレクサーを構成している。   FIG. 8 shows an operation timing chart of the circuit device 20 of FIG. In the chart of the switch elements SWE1 to SWE7, a high level indicates that the switch element is on, and a low level indicates that the switch element is off. As shown in FIG. 8, in the first mode, the first to third switch elements SWE1 to SWE3 are turned on, the fourth to sixth switch elements SWE4 to SWE6 are turned off, and the seventh switch element SWE7 is turned on intermittently. In the second mode, the first to third switch elements SWE1 to SWE3 are turned off, and the fourth to seventh switch elements SWE4 to SWE7 are turned on in a time sharing manner. That is, the fourth to seventh switch elements SWE4 to SWE7 constitute a multiplexer for sequentially selecting the first to fourth input signals SE1 to SE4.

第1のモードにおいて、第7のスイッチ素子SWE7がオフになっている期間では、第2のA/D変換回路104は動作ディスエーブル状態や低消費電力状態に設定される。第2のモードにおいて第2のA/D変換回路104は動作オン状態を維持する。或いは、第4〜第7のスイッチ素子SWE4〜SWE7が全てオフになる期間がある場合、その期間において第2のA/D変換回路104が動作ディスエーブル状態や低消費電力状態に設定されてもよい。   In the first mode, while the seventh switch element SWE7 is off, the second A / D conversion circuit 104 is set to the operation disable state or the low power consumption state. In the second mode, the second A / D conversion circuit 104 maintains the operation ON state. Alternatively, when there is a period during which all of the fourth to seventh switch elements SWE4 to SWE7 are turned off, even if the second A / D conversion circuit 104 is set to the operation disable state or the low power consumption state during that period. Good.

以上のように、3軸ジャイロセンサーと加速度センサーのコンボセンサーを構成した場合にも、第2のモードにおいて第2のA/D変換回路104が複数の信号を時分割にA/D変換することで、低消費電力化できる。また、1つの逐次比較型A/D変換回路で複数の信号をA/D変換できるので、信号数が増えても回路規模を抑えることができる。   As described above, even when a combo sensor of a three-axis gyro sensor and an acceleration sensor is configured, the second A / D conversion circuit 104 performs A / D conversion of a plurality of signals in a time-division manner in the second mode. Thus, power consumption can be reduced. Further, since a plurality of signals can be A / D converted by one successive approximation A / D conversion circuit, the circuit scale can be suppressed even if the number of signals increases.

5.処理部
以下、処理部110の詳細について説明する。処理部110は、第1のモードでは、第1のA/D変換回路102のA/D変換値を第1の処理方式でデジタル処理し、第2のモードでは、第2のA/D変換回路104のA/D変換値を第2の処理方式でデジタル処理する。
5. Processing Unit Hereinafter, details of the processing unit 110 will be described. The processing unit 110 digitally processes the A / D conversion value of the first A / D conversion circuit 102 in the first mode in the first mode, and performs the second A / D conversion in the second mode. The A / D converted value of the circuit 104 is digitally processed by the second processing method.

即ち、切り替え制御部120が、第1のモードを指示するモード制御信号MDSを出力した場合、処理部110は第1の処理方式を選択し、切り替え制御部120が、第1のモードを指示するモード制御信号MDSを出力した場合、処理部110は第2の処理方式を選択する。   That is, when the switching control unit 120 outputs the mode control signal MDS instructing the first mode, the processing unit 110 selects the first processing method, and the switching control unit 120 instructs the first mode. When the mode control signal MDS is output, the processing unit 110 selects the second processing method.

処理部110は、例えばDSP(Digital Signal Processor)等であり、例えばゲートアレイ等によるロジック回路で実現される。処理部110が行うデジタル処理は、例えばA/D変換値のフィルター処理、補正処理、変換処理等である。フィルター処理としては、例えばローパスフィルター処理やバンドパスフィルター処理等が想定される。補正処理としては、例えばオフセット補正やゲイン補正、温度特性の補正等が想定される。変換処理としては、例えばA/D変換値を物理量に変換する処理や、物理量に対するA/D変換値の特性を変換する処理、サンプリング周波数の変換等が想定される。第1、第2の処理方式は、例えば上記のデジタル処理の内容やパラメーターが異なる。例えば、第1の処理方式ではフィルター処理と補正処理を行い、第2の処理方式では補正処理、変換処理を行ってもよいし、或いは、第1、第2の処理方式で共にフィルター処理と補正処理を行い、各処理のパラメーターが異なってもよい。   The processing unit 110 is, for example, a DSP (Digital Signal Processor) or the like, and is realized by a logic circuit such as a gate array. The digital processing performed by the processing unit 110 is, for example, an A / D conversion value filtering process, a correction process, a conversion process, and the like. As the filter processing, for example, low-pass filter processing, band-pass filter processing, or the like is assumed. As the correction processing, for example, offset correction, gain correction, correction of temperature characteristics, and the like are assumed. As the conversion process, for example, a process of converting an A / D conversion value into a physical quantity, a process of converting a characteristic of the A / D conversion value with respect to the physical quantity, a conversion of a sampling frequency, and the like are assumed. The first and second processing methods differ, for example, in the contents and parameters of the digital processing. For example, filter processing and correction processing may be performed in the first processing method, and correction processing and conversion processing may be performed in the second processing method, or both filter processing and correction processing may be performed in the first and second processing methods. Processes may be performed and the parameters for each process may be different.

図9に、処理部110の詳細な構成例を示す。なお以下では、物理量トランスデューサーが角速度センサー素子である場合(ジャイロセンサー)を例に説明する。   FIG. 9 shows a detailed configuration example of the processing unit 110. Hereinafter, a case where the physical quantity transducer is an angular velocity sensor element (gyro sensor) will be described as an example.

図9は、第1の処理方式と第2の処理方式でデジタルフィルター処理及びデジタル補正処理が異なる場合の処理部110の構成例である。なお、処理部110の構成は図9に限定されず、第1の処理方式と第2の処理方式でデジタルフィルター処理及びデジタル補正処理の少なくとも一方が異なっていればよい。   FIG. 9 is a configuration example of the processing unit 110 in a case where the digital filter processing and the digital correction processing are different between the first processing method and the second processing method. Note that the configuration of the processing unit 110 is not limited to FIG. 9, and it is sufficient that at least one of the digital filter processing and the digital correction processing differs between the first processing method and the second processing method.

処理部110は、セレクター111、ゼロ点補正部112、ゲイン補正部113、デジタルフィルター114、補正係数選択部115、フィルター係数選択部116を含む。   The processing unit 110 includes a selector 111, a zero point correction unit 112, a gain correction unit 113, a digital filter 114, a correction coefficient selection unit 115, and a filter coefficient selection unit 116.

セレクター111は、第1のモードでは第1のA/D変換回路102からのA/D変換値を選択し、第2のモードでは第2のA/D変換回路104からのA/D変換値を選択する。   The selector 111 selects the A / D conversion value from the first A / D conversion circuit 102 in the first mode, and selects the A / D conversion value from the second A / D conversion circuit 104 in the second mode. Select

補正係数選択部115は、第1のモードでは第1のゼロ点補正値と第1のゲイン補正値を選択し、第2のモードでは第2のゼロ点補正値と第2のゲイン補正値を選択する。例えば回路装置20は、第1、第2のゼロ点補正値と第1、第2のゲイン補正値を記憶する不図示の記憶部を含み、補正係数選択部115は、モードに応じて記憶部から補正値を読み出す。また第1、第2のゼロ点補正値と第1、第2のゲイン補正値は、それぞれ温度特性を有しており、補正係数選択部115は、温度センサーで測定された温度に応じて補正値を選択する。   The correction coefficient selection unit 115 selects the first zero point correction value and the first gain correction value in the first mode, and compares the second zero point correction value and the second gain correction value in the second mode. select. For example, the circuit device 20 includes a storage unit (not shown) that stores the first and second zero point correction values and the first and second gain correction values, and the correction coefficient selection unit 115 stores the storage unit according to the mode. Read the correction value from. The first and second zero point correction values and the first and second gain correction values each have a temperature characteristic, and the correction coefficient selection unit 115 corrects the temperature according to the temperature measured by the temperature sensor. Select a value.

ゼロ点補正部112は、セレクター111が選択したA/D変換値に対してゼロ点補正を行う。即ち、補正係数選択部115が選択したゼロ点補正値をA/D変換値に加算(又はA/D変換値から減算)する。   The zero point correction unit 112 performs a zero point correction on the A / D conversion value selected by the selector 111. That is, the zero point correction value selected by the correction coefficient selection unit 115 is added to (or subtracted from) the A / D converted value.

ゲイン補正部113は、セレクター111が選択したA/D変換値に対してゲイン補正を行う。即ち、補正係数選択部115が選択したゲイン補正値をA/D変換値に乗算する。   The gain correction unit 113 performs gain correction on the A / D conversion value selected by the selector 111. That is, the A / D conversion value is multiplied by the gain correction value selected by the correction coefficient selection unit 115.

フィルター係数選択部116は、第1のモードでは第1のフィルター係数を選択し、第2のモードでは第2のフィルター係数を選択する。例えば回路装置20は、第1、第2のフィルター係数を記憶する不図示の記憶部を含み、フィルター係数選択部116は、モードに応じて記憶部からフィルター係数を読み出す。   The filter coefficient selection unit 116 selects the first filter coefficient in the first mode, and selects the second filter coefficient in the second mode. For example, the circuit device 20 includes a storage unit (not shown) that stores the first and second filter coefficients, and the filter coefficient selection unit 116 reads out the filter coefficients from the storage unit according to the mode.

デジタルフィルター114は、ゲイン補正部113の出力に対してフィルター処理を行う。即ち、フィルター係数選択部116が選択したフィルター係数でフィルター処理の特性を設定し、そのフィルター処理をゲイン補正部113の出力に対して行う。フィルター係数は、例えばデジタルフィルター114の伝達関数に含まれる係数であり、フィルター係数を変更することで伝達関数の周波数特性が変化する。例えばデジタルフィルター114はローパスフィルターであり、そのカットオフ周波数とサンプリング周波数の比がフィルター係数によって変化する。   The digital filter 114 performs filter processing on the output of the gain correction unit 113. That is, the filter processing characteristic is set with the filter coefficient selected by the filter coefficient selection unit 116, and the filter processing is performed on the output of the gain correction unit 113. The filter coefficient is, for example, a coefficient included in the transfer function of the digital filter 114, and the frequency characteristic of the transfer function changes by changing the filter coefficient. For example, the digital filter 114 is a low-pass filter, and the ratio between the cutoff frequency and the sampling frequency changes according to the filter coefficient.

さて、デルタシグマ変調型の第1のA/D変換回路102と逐次比較型の第2のA/D変換回路104ではA/D変換値の分解能(ビット数)が異なるので、ゼロ点補正値とゲイン補正値も異なる。即ち、A/D変換回路の入力側で同じオフセットや感度であっても、分解能の違いによってA/D変換値では異なるオフセットや感度になる(例えば1Vフルスケールを10ビット、12ビットでA/D変換した場合、それぞれ1mVは1LSB、4LSB)。   Since the resolution (number of bits) of the A / D conversion value differs between the first A / D conversion circuit 102 of the delta-sigma modulation type and the second A / D conversion circuit 104 of the successive approximation type, the zero point correction value And the gain correction value are also different. That is, even if the offset and sensitivity are the same on the input side of the A / D conversion circuit, the offset and sensitivity are different in the A / D conversion value due to the difference in resolution (for example, 10 bits for 1 V full scale and A / D for 12 bits). When D-converted, 1 mV is 1 LSB and 4 LSB, respectively.

また、デジタルフィルター114の周波数特性は、サンプリング周波数を基準に決まっている。例えば、ローパスフィルターのカットオフ周波数はサンプリング周波数に対する比で定義されており、サンプリング周波数が倍になればカットオフ周波数も倍になる(比は変わらない)。   The frequency characteristics of the digital filter 114 are determined based on the sampling frequency. For example, the cutoff frequency of the low-pass filter is defined as a ratio to the sampling frequency, and if the sampling frequency doubles, the cutoff frequency doubles (the ratio does not change).

この点、本実施形態によれば、第1のモードと第2のモードでデジタル処理を切り替えるので、各モードで選択されるA/D変換回路に対応した処理方式のデジタル処理を行うことができる。即ち、A/D変換回路に応じて分解能が変わっても、それに応じたゼロ点補正やゲイン補正を行うことができる。また、A/D変換回路に応じてサンプリング周波数が変化しても、それに応じてカットオフ周波数とサンプリング周波数の比を変化させ、適切なカットオフ周波数を設定できる(例えば、モードに依らず同じカットオフ周波数に設定できる)。   In this regard, according to the present embodiment, since the digital processing is switched between the first mode and the second mode, digital processing of a processing method corresponding to the A / D conversion circuit selected in each mode can be performed. . That is, even if the resolution changes according to the A / D conversion circuit, the zero point correction and the gain correction can be performed according to the change. Further, even if the sampling frequency changes in accordance with the A / D conversion circuit, the ratio between the cutoff frequency and the sampling frequency can be changed accordingly to set an appropriate cutoff frequency (for example, the same cutoff frequency can be set regardless of the mode). Off frequency can be set).

6.回路装置の第5の構成例
図10に、本実施形態の回路装置の第5の構成例を示す。回路装置20は、検出回路60、A/D変換部100、処理部110、切り替え制御部120、レジスター部142、インターフェース部144を含む。なお、既に説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
6. Fifth Configuration Example of Circuit Device FIG. 10 shows a fifth configuration example of the circuit device of the present embodiment. The circuit device 20 includes a detection circuit 60, an A / D conversion unit 100, a processing unit 110, a switching control unit 120, a register unit 142, and an interface unit 144. The same components as those already described are denoted by the same reference numerals, and description thereof will not be repeated.

第1のモードと第2のモードは、インターフェース部144を介してレジスター部142に設定されたモード設定値に基づいて切り替えられる。   The first mode and the second mode are switched based on the mode setting value set in the register unit 142 via the interface unit 144.

具体的には、インターフェース部144は回路装置20の外部の処理装置(例えばCPUやマイクロコンピューター等)との通信を行うものである。外部の処理装置は、インターフェース部144を介してレジスター部142にモード設定値を書き込み、切り替え制御部120は、そのモード設定値が指示するモードのモード制御信号MDSをA/D変換部100と処理部110に出力する。   Specifically, the interface unit 144 performs communication with a processing device (for example, a CPU or a microcomputer) outside the circuit device 20. The external processing device writes the mode setting value to the register unit 142 via the interface unit 144, and the switching control unit 120 processes the mode control signal MDS of the mode indicated by the mode setting value with the A / D conversion unit 100. Output to the unit 110.

以上の構成によれば、外部の処理装置がインターフェース部144を介してレジスター部142にモード設定値を設定することで、第1のモードと第2のモードを切り替えることができる。即ち、アプリケーションや環境、状況等に応じて、外部の処理装置が高分解能なA/D変換と低消費電力なA/D変換を切り替えることができる。   According to the above configuration, the external processing device can switch between the first mode and the second mode by setting the mode setting value in the register unit 142 via the interface unit 144. That is, an external processing device can switch between high-resolution A / D conversion and low-power-consumption A / D conversion in accordance with the application, environment, situation, and the like.

7.回路装置の第6の構成例
図11に、本実施形態の回路装置の第6の構成例を示す。回路装置20は、検出回路60、A/D変換部100、処理部110、切り替え制御部120を含む。なお、既に説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
7. Sixth Configuration Example of Circuit Device FIG. 11 shows a sixth configuration example of the circuit device of the present embodiment. The circuit device 20 includes a detection circuit 60, an A / D conversion unit 100, a processing unit 110, and a switching control unit 120. The same components as those already described are denoted by the same reference numerals, and description thereof will not be repeated.

切り替え制御部120は、第1のモードにおいて、第1のA/D変換回路102のA/D変換値に基づく検出値により、第1のモードから第2のモードに切り替える。また切り替え制御部120は、第2のモードにおいて、第2のA/D変換回路104のA/D変換値に基づく検出値により、第2のモードから第1のモードに切り替える。   The switching control unit 120 switches from the first mode to the second mode in the first mode based on a detection value based on the A / D conversion value of the first A / D conversion circuit 102. In the second mode, the switching control unit 120 switches from the second mode to the first mode based on a detection value based on the A / D conversion value of the second A / D conversion circuit 104.

具体的には、第1のモードでは、処理部110が第1のA/D変換回路102のA/D変換値をデジタル処理して検出値(物理量)を取得し、切り替え制御部120が、その検出値に基づいて第1のモードから第2のモードに切り替えるか否かを判断する。第2のモードでは、処理部110が第2のA/D変換回路104のA/D変換値をデジタル処理して検出値(物理量)を取得し、切り替え制御部120が、その検出値に基づいて第2のモードから第1のモードに切り替えるか否かを判断する。   Specifically, in the first mode, the processing unit 110 digitally processes the A / D conversion value of the first A / D conversion circuit 102 to obtain a detection value (physical quantity), and the switching control unit 120 It is determined whether to switch from the first mode to the second mode based on the detected value. In the second mode, the processing unit 110 digitally processes the A / D conversion value of the second A / D conversion circuit 104 to obtain a detection value (physical quantity), and the switching control unit 120 performs the processing based on the detection value. It is determined whether to switch from the second mode to the first mode.

図12に、図11の回路装置の動作説明図を示す。図12では、物理量トランスデューサー12が角速度センサー素子である場合(ジャイロセンサー)を例にとって説明する。   FIG. 12 is an operation explanatory diagram of the circuit device of FIG. FIG. 12 illustrates an example in which the physical quantity transducer 12 is an angular velocity sensor element (gyro sensor).

第2のモードにおいて角速度(検出値)の絶対値が第1の閾値TH1を超えた場合、切り替え制御部120は、第2のモードから第1のモードに切り替える。例えば、所定の長さの期間内に複数回(図12の例では2回)、角速度の絶対値が第1の閾値TH1を超えた場合に、第2のモードから第1のモードに切り替える。   When the absolute value of the angular velocity (detected value) exceeds the first threshold value TH1 in the second mode, the switching control unit 120 switches from the second mode to the first mode. For example, when the absolute value of the angular velocity exceeds the first threshold TH1 a plurality of times (two times in the example of FIG. 12) within a period of a predetermined length, the mode is switched from the second mode to the first mode.

一方、第1のモードにおいて角速度の絶対値が第2の閾値TH2(TH2<TH1)より小さい場合、切り替え制御部120は、第1のモードから第2のモードに切り替える。例えば、所定の長さの期間内に継続して角速度の絶対値が第2の閾値TH2よりも小さい場合に(所定の長さの期間内に角速度の絶対値が第2の閾値TH2を超えなかった場合に)、第1のモードから第2のモードに切り替える。   On the other hand, when the absolute value of the angular velocity is smaller than the second threshold value TH2 (TH2 <TH1) in the first mode, the switching control unit 120 switches from the first mode to the second mode. For example, when the absolute value of the angular velocity is continuously smaller than the second threshold value TH2 during the predetermined length of time (the absolute value of the angular velocity does not exceed the second threshold value TH2 during the predetermined length of time). Switch from the first mode to the second mode.

以上のように、切り替え制御部120がA/D変換値に基づく検出値によりモードを切り替えることで、第1のモードと第2のモードを切り替えることができる。これにより、回路装置20が状況に応じて自動的に高分解能なA/D変換と低消費電力なA/D変換を切り替えることができる。例えば、ジャイロセンサーを搭載した装置の動きが大きく角速度が大きい場合には、デルタシグマ変調型の第1のA/D変換回路102により高精度な検出を行い、ジャイロセンサーを搭載した装置の動きが小さく角速度が小さい場合には、低消費電力な検出を行うことができる。動きが小さいときに低消費電力な検出で角速度をモニターすることで消費電力を節約しつつ、動きが大きくなったときに、高精度な検出に移行することができる。   As described above, the switching control unit 120 switches between the first mode and the second mode by switching the mode based on the detection value based on the A / D conversion value. Thus, the circuit device 20 can automatically switch between high-resolution A / D conversion and low-power-consumption A / D conversion according to the situation. For example, when the motion of the device equipped with the gyro sensor is large and the angular velocity is large, high-precision detection is performed by the first A / D conversion circuit 102 of the delta-sigma modulation type, and When the angular velocity is small, low power consumption detection can be performed. By monitoring the angular velocity with low power consumption detection when the movement is small, power consumption can be saved, and when the movement becomes large, it is possible to shift to high precision detection.

8.回路装置の第7の構成例
図13に、本実施形態の回路装置の第7の構成例を示す。回路装置20は、バッファー回路43、検出回路60、第2のA/D変換回路104、スイッチ素子SW2P、SW2Nを含む。図13では、第1のA/D変換回路102、処理部110等の図示を省略した。なお、既に説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
8. Seventh Configuration Example of Circuit Device FIG. 13 shows a seventh configuration example of the circuit device of the present embodiment. The circuit device 20 includes a buffer circuit 43, a detection circuit 60, a second A / D conversion circuit 104, and switch elements SW2P and SW2N. In FIG. 13, illustration of the first A / D conversion circuit 102, the processing unit 110, and the like is omitted. The same components as those already described are denoted by the same reference numerals, and description thereof will not be repeated.

なお以下では物理量トランスデューサーが角速度センサー素子14である場合を例に説明するが、物理量トランスデューサーが加速度センサー素子である場合にバッファー回路43を設けてもよい。   In the following, a case where the physical quantity transducer is the angular velocity sensor element 14 will be described as an example. However, when the physical quantity transducer is an acceleration sensor element, the buffer circuit 43 may be provided.

スイッチ素子SW2P、SW2Nは、検出回路の出力を差動にした場合における図3のスイッチ素子SW2、図5のスイッチ素子SWC2、図7のスイッチ素子SWE4、SWE5、SWE6に対応する。即ち、第2のモードにおいて第2のA/D変換回路104の複数の入力を時分割に切り替えるマルチプレクサーのスイッチ素子に対応している。   The switch elements SW2P and SW2N correspond to the switch element SW2 in FIG. 3, the switch element SWC2 in FIG. 5, and the switch elements SWE4, SWE5, and SWE6 in FIG. 7 when the output of the detection circuit is made differential. That is, it corresponds to a switch element of a multiplexer that switches a plurality of inputs of the second A / D conversion circuit 104 in a time-division manner in the second mode.

検出回路60は、角速度センサー素子14からの差動の検出信号を増幅する増幅回路61と、増幅回路61からの差動信号を同期検波する同期検波回路81と、同期検波回路81からの差動信号をローパスフィルター処理するフィルター部90と、を含む。フィルター部90は、抵抗素子とキャパシターで構成されるパッシブローパスフィルターである。   The detection circuit 60 includes an amplification circuit 61 that amplifies a differential detection signal from the angular velocity sensor element 14, a synchronization detection circuit 81 that synchronously detects the differential signal from the amplification circuit 61, and a differential signal from the synchronization detection circuit 81. And a filter unit 90 that performs low-pass filtering on the signal. The filter unit 90 is a passive low-pass filter including a resistance element and a capacitor.

バッファー回路43は、スイッチ素子SW2P、SW2Nの一端のノードNA1P、NA1Nと他端のノードNB2P、NB2Nとの間に設けられる。   The buffer circuit 43 is provided between the nodes NA1P, NA1N at one end of the switch elements SW2P, SW2N and the nodes NB2P, NB2N at the other end.

このとき、図14に示すように、バッファー回路43は、第1期間TA1においてノードNA1P、NA1Nの信号(A/D変換部100の入力信号)をバッファリングしてノードNB2P、NB2Nに出力する。そして、第1期間TA1の終了タイミングea1よりも後に第2期間TA2の終了タイミングea2が設定される。   At this time, as shown in FIG. 14, the buffer circuit 43 buffers the signals of the nodes NA1P and NA1N (input signals of the A / D converter 100) in the first period TA1, and outputs the signals to the nodes NB2P and NB2N. Then, the end timing ea2 of the second period TA2 is set after the end timing ea1 of the first period TA1.

また、第2のA/D変換回路104は、第1期間TA1の終了タイミングea1よりも後で第2期間TA2の終了タイミングea2よりも前に、第2のA/D変換回路104の入力信号をサンプリングする。   Further, the second A / D conversion circuit 104 receives the input signal of the second A / D conversion circuit 104 after the end timing ea1 of the first period TA1 and before the end timing ea2 of the second period TA2. Is sampled.

また、第1期間TA1の開始タイミングsa1よりも後に、第2期間TA2の開始タイミングsa2が設定される。   The start timing sa2 of the second period TA2 is set after the start timing sa1 of the first period TA1.

さて、本実施形態ではスイッチ素子SW2P、SW2Nの前段にパッシブローパスフィルター(フィルター部90)が設けられている。そのため、その時定数(カットオフ周波数)と第2のA/D変換回路104のサンプリング周波数の関係によってはA/D変換値が不正確になるという課題がある。   Now, in the present embodiment, a passive low-pass filter (filter unit 90) is provided in front of the switch elements SW2P and SW2N. Therefore, there is a problem that the A / D conversion value becomes inaccurate depending on the relationship between the time constant (cutoff frequency) and the sampling frequency of the second A / D conversion circuit 104.

具体的には、第2のA/D変換回路104の複数の入力信号を切り替える場合、その複数の入力信号の電圧が異なるので、入力信号の切り替えにともなって第2のA/D変換回路104の入力ノードNB2P、NB2Nの電圧も変化する。そのため、スイッチ素子SW2P、SW2Nをオンしたとき、パッシブローパスフィルターの出力は一旦、スイッチ切り替え前の入力ノードNB2P、NB2Nの電圧になり、その後に本来の検出回路60の出力に漸近する。この漸近の速さは、パッシブローパスフィルターの時定数で決まる。   Specifically, when a plurality of input signals of the second A / D conversion circuit 104 are switched, the voltages of the plurality of input signals are different. Input nodes NB2P and NB2N also change. Therefore, when the switch elements SW2P and SW2N are turned on, the output of the passive low-pass filter temporarily becomes the voltage of the input nodes NB2P and NB2N before the switch is switched, and thereafter gradually approaches the output of the original detection circuit 60. This asymptotic speed is determined by the time constant of the passive low-pass filter.

パッシブローパスフィルターのカットオフ周波数は、角速度センサー素子14(振動片)の離調周波数の成分を低減できるように設定されたものであり、基本的には第2のA/D変換回路104のサンプリング周波数には関係しない。そのため、パッシブローパスフィルターのカットオフ周波数が、第2のA/D変換回路104の複数の入力信号を切り替える周波数よりも遅くなる場合がある。この場合、スイッチ素子SW2P、SW2Nがオンになってから本来の検出回路60の出力に十分漸近する前に、スイッチ素子SW2P、SW2Nがオフになってしまい、本来の検出回路60の出力が第2のA/D変換回路104に入力されない。   The cut-off frequency of the passive low-pass filter is set so as to reduce the component of the detuning frequency of the angular velocity sensor element 14 (the vibrating bar), and basically, the sampling of the second A / D conversion circuit 104 is performed. Not related to frequency. Therefore, the cutoff frequency of the passive low-pass filter may be lower than the frequency at which the plurality of input signals of the second A / D conversion circuit 104 are switched. In this case, the switching elements SW2P and SW2N are turned off before the output of the original detection circuit 60 becomes sufficiently close to the original output of the detection circuit 60 after the switching elements SW2P and SW2N are turned on, and the output of the original detection circuit 60 becomes Is not input to the A / D conversion circuit 104.

この点、本実施形態によれば、バッファー回路43がフィルター部90の出力をバッファリングして第2のA/D変換回路104の入力ノードNB2P、NB2Nを駆動する。これにより、スイッチ素子SW2P、SW2Nがオンになる際に素早く入力ノードNB2P、NB2Nをフィルター部90の出力と同じ電圧に駆動できる。これにより、パッシブローパスフィルターのような駆動能力が低い回路がスイッチ素子SW2P、SW2Nの前段にある場合であっても、正確なA/D変換値を得ることができる。   In this regard, according to the present embodiment, the buffer circuit 43 buffers the output of the filter unit 90 and drives the input nodes NB2P and NB2N of the second A / D conversion circuit 104. This allows the input nodes NB2P, NB2N to be quickly driven to the same voltage as the output of the filter unit 90 when the switch elements SW2P, SW2N are turned on. Thus, an accurate A / D conversion value can be obtained even when a circuit having a low driving capability, such as a passive low-pass filter, is provided before the switch elements SW2P and SW2N.

9.電子機器、ジャイロセンサー、回路装置の詳細な構成
図15に、本実施形態の回路装置20、この回路装置20を含むジャイロセンサー510(広義には物理量検出装置)、このジャイロセンサー510を含む電子機器500の詳細な構成例を示す。
9. Detailed Configuration of Electronic Device, Gyro Sensor, and Circuit Device FIG. 15 shows a circuit device 20 of the present embodiment, a gyro sensor 510 (physical quantity detection device in a broad sense) including the circuit device 20, and an electronic device including the gyro sensor 510. 500 shows a detailed configuration example.

なお回路装置20、電子機器500、ジャイロセンサー510は図15の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。また本実施形態の電子機器500としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、生体情報検出装置、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサー(角速度センサー素子)が圧電型の振動片(振動ジャイロ)であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。   The circuit device 20, the electronic device 500, and the gyro sensor 510 are not limited to the configuration shown in FIG. 15, and various modifications can be made such as omitting some of the components or adding other components. It is. In addition, as the electronic device 500 of the present embodiment, various types of digital cameras, video cameras, smartphones, mobile phones, car navigation systems, robots, biological information detecting devices, game machines, watches, health appliances, portable information terminals, and the like can be used. Equipment can be assumed. In the following, a case where the physical quantity transducer (angular velocity sensor element) is a piezoelectric vibrating piece (vibrating gyro) and the sensor is a gyro sensor will be described as an example, but the present invention is not limited to this. For example, the present invention can be applied to a vibration gyro of a capacitance detection method formed from a silicon substrate or the like, a physical quantity transducer that detects a physical quantity equivalent to angular velocity information or a physical quantity other than angular velocity information, and the like.

電子機器500は、ジャイロセンサー510と処理部520を含む。またメモリー530、操作部540、表示部550を含むことができる。CPU、MPU等で実現される処理部520(外部の処理装置)は、ジャイロセンサー510等の制御や電子機器500の全体制御を行う。また処理部520は、ジャイロセンサー510により検出された角速度情報(広義には物理量)に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、GPS自律航法などのための処理を行う。メモリー530(ROM、RAM等)は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部540はユーザーが電子機器500を操作するためのものであり、表示部550は種々の情報をユーザーに表示する。   The electronic device 500 includes a gyro sensor 510 and a processing unit 520. In addition, it can include a memory 530, an operation unit 540, and a display unit 550. A processing unit 520 (external processing device) realized by a CPU, an MPU, and the like performs control of the gyro sensor 510 and the like and overall control of the electronic device 500. The processing unit 520 performs processing based on angular velocity information (physical quantity in a broad sense) detected by the gyro sensor 510. For example, processing for camera shake correction, attitude control, GPS autonomous navigation, and the like is performed based on angular velocity information. The memory 530 (ROM, RAM, etc.) stores a control program and various data, and functions as a work area and a data storage area. The operation unit 540 is for the user to operate the electronic device 500, and the display unit 550 displays various information to the user.

ジャイロセンサー510(物理量検出装置)は、振動片10と回路装置20を含む。振動片10(広義には物理量トランスデューサー、角速度センサー素子)は、水晶などの圧電材料の薄板から形成される圧電型振動片である。具体的には、振動片10は、Zカットの水晶基板により形成されたダブルT字型の振動片である。   The gyro sensor 510 (physical quantity detection device) includes the resonator element 10 and the circuit device 20. The resonator element 10 (physical quantity transducer, angular velocity sensor element in a broad sense) is a piezoelectric resonator element formed from a thin plate of a piezoelectric material such as quartz. Specifically, the resonator element 10 is a double T-shaped resonator element formed of a Z-cut quartz substrate.

回路装置20は、駆動回路30、検出回路60、制御部140を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。   The circuit device 20 includes a drive circuit 30, a detection circuit 60, and a control unit 140. Various modifications can be made, such as omitting some of these components or adding other components.

駆動回路30は、駆動信号DQを出力して振動片10を駆動する。例えば振動片10からフィードバック信号DIを受け、これに対応する駆動信号DQを出力することで、振動片10を励振させる。検出回路60は、駆動信号DQにより駆動される振動片10から検出信号IQ1、IQ2(検出電流、電荷)を受け、検出信号IQ1、IQ2から、振動片10に印加された物理量に応じた所望信号(コリオリ力信号)を検出(抽出)する。   The drive circuit 30 outputs the drive signal DQ to drive the resonator element 10. For example, by receiving a feedback signal DI from the resonator element 10 and outputting a corresponding drive signal DQ, the resonator element 10 is excited. The detection circuit 60 receives the detection signals IQ1 and IQ2 (detection current and charge) from the resonator element 10 driven by the drive signal DQ, and receives a desired signal corresponding to the physical quantity applied to the resonator element 10 from the detection signals IQ1 and IQ2. (Coriolis force signal) is detected (extracted).

振動片10は、基部1と、連結腕2、3と、駆動腕4、5、6、7と、検出腕8、9を有する。矩形状の基部1に対して+Y軸方向、−Y軸方向に検出腕8、9が延出している。また基部1に対して−X軸方向、+X軸方向に連結腕2、3が延出している。そして連結腕2に対して+Y軸方向、−Y軸方向に駆動腕4、5が延出しており、連結腕3に対して+Y軸方向、−Y軸方向に駆動腕6、7が延出している。なおX軸、Y軸、Z軸は水晶の軸を示すものであり、各々、電気軸、機械軸、光学軸とも呼ばれる。   The resonator element 10 has a base 1, connecting arms 2 and 3, driving arms 4, 5, 6 and 7, and detecting arms 8 and 9. Detection arms 8 and 9 extend in the + Y axis direction and the −Y axis direction with respect to the rectangular base 1. The connecting arms 2 and 3 extend in the −X axis direction and the + X axis direction with respect to the base 1. The driving arms 4 and 5 extend in the + Y axis direction and the −Y axis direction with respect to the connecting arm 2, and the driving arms 6 and 7 extend in the + Y axis direction and the −Y axis direction with respect to the connecting arm 3. ing. The X, Y, and Z axes indicate the axes of the quartz crystal, and are also called the electrical axis, the mechanical axis, and the optical axis, respectively.

駆動回路30からの駆動信号DQは、駆動腕4、5の上面に設けられた駆動電極と、駆動腕6、7の側面に設けられた駆動電極に入力される。また駆動腕4、5の側面に設けられた駆動電極と、駆動腕6、7の上面に設けられた駆動電極からの信号が、フィードバック信号DIとして駆動回路30に入力される。また検出腕8、9の上面に設けられた検出電極からの信号が、検出信号IQ1、IQ2として検出回路60に入力される。なお検出腕8、9の側面に設けられたコモン電極は例えば接地される。   The drive signal DQ from the drive circuit 30 is input to the drive electrodes provided on the upper surfaces of the drive arms 4 and 5 and the drive electrodes provided on the side surfaces of the drive arms 6 and 7. Also, signals from the drive electrodes provided on the side surfaces of the drive arms 4 and 5 and the drive electrodes provided on the upper surfaces of the drive arms 6 and 7 are input to the drive circuit 30 as feedback signals DI. Also, signals from detection electrodes provided on the upper surfaces of the detection arms 8 and 9 are input to the detection circuit 60 as detection signals IQ1 and IQ2. The common electrodes provided on the side surfaces of the detection arms 8 and 9 are grounded, for example.

駆動回路30により交流の駆動信号DQが印加されると、駆動腕4、5、6、7は、逆圧電効果により矢印Aに示すような屈曲振動(励振振動)を行う。即ち、駆動腕4、6の先端が互いに接近と離間を繰り返し、駆動腕5、7の先端も互いに接近と離間を繰り返す屈曲振動を行う。このとき駆動腕4、5と駆動腕6、7とが、基部1の重心位置を通るY軸に対して線対称の振動を行っているので、基部1、連結腕2、3、検出腕8、9はほとんど振動しない。   When an AC drive signal DQ is applied by the drive circuit 30, the drive arms 4, 5, 6, and 7 perform bending vibration (excitation vibration) as indicated by an arrow A by the inverse piezoelectric effect. That is, the distal ends of the drive arms 4 and 6 repeatedly approach and separate from each other, and the distal ends of the drive arms 5 and 7 also perform bending vibration that alternately approach and separate from each other. At this time, since the driving arms 4 and 5 and the driving arms 6 and 7 are vibrating line-symmetrically with respect to the Y axis passing through the position of the center of gravity of the base 1, the base 1, the connecting arms 2, 3 and the detecting arm 8 , 9 hardly vibrate.

この状態で、振動片10に対してZ軸を回転軸とした角速度が加わると(振動片10がZ軸回りで回転すると)、コリオリ力により駆動腕4、5、6、7は矢印Bに示すように振動する。即ち、矢印Aの方向とZ軸の方向とに直交する矢印Bの方向のコリオリ力が、駆動腕4、5、6、7に働くことで、矢印Bの方向の振動成分が発生する。この矢印Bの振動が連結腕2、3を介して基部1に伝わり、検出腕8、9が矢印Cの方向で屈曲振動を行う。この検出腕8、9の屈曲振動による圧電効果で発生した電荷信号が、検出信号IQ1、IQ2として検出回路60に入力される。ここで、駆動腕4、5、6、7の矢印Bの振動は、基部1の重心位置に対して周方向の振動であり、検出腕8、9の振動は、矢印Bとは周方向で反対向きの矢印Cの方向での振動である。検出信号IQ1、IQ2は、駆動信号DQに対して位相が90度だけずれた信号になる。   In this state, when an angular velocity about the Z axis as a rotation axis is applied to the vibrating piece 10 (when the vibrating piece 10 rotates around the Z axis), the drive arms 4, 5, 6, and 7 move to the arrow B by Coriolis force. Vibrates as shown. That is, the Coriolis force in the direction of the arrow B perpendicular to the direction of the arrow A and the direction of the Z axis acts on the drive arms 4, 5, 6, 7 to generate a vibration component in the direction of the arrow B. The vibration of the arrow B is transmitted to the base 1 via the connecting arms 2 and 3, and the detection arms 8 and 9 perform bending vibration in the direction of the arrow C. Charge signals generated by the piezoelectric effect due to the bending vibration of the detection arms 8 and 9 are input to the detection circuit 60 as detection signals IQ1 and IQ2. Here, the vibration of the arrow B of the drive arms 4, 5, 6, 7 is a vibration in the circumferential direction with respect to the position of the center of gravity of the base 1, and the vibration of the detection arms 8, 9 is in the circumferential direction with respect to the arrow B. Vibration in the direction of arrow C in the opposite direction. The detection signals IQ1 and IQ2 are signals whose phases are shifted by 90 degrees with respect to the drive signal DQ.

例えば、Z軸回りでの振動片10(ジャイロセンサー)の角速度をωとし、質量をmとし、振動速度をvとすると、コリオリ力はFc=2m・v・ωと表される。従って検出回路60が、コリオリ力に応じた信号である所望信号を検出することで、角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部520は、手振れ補正、姿勢制御、或いはGPS自律航法等のための種々の処理を行うことができる。   For example, if the angular velocity of the resonator element 10 (gyro sensor) around the Z axis is ω, the mass is m, and the vibration velocity is v, the Coriolis force is expressed as Fc = 2m · v · ω. Accordingly, the detection circuit 60 detects the desired signal which is a signal corresponding to the Coriolis force, whereby the angular velocity ω can be obtained. By using the obtained angular velocity ω, the processing unit 520 can perform various processes for camera shake correction, attitude control, GPS autonomous navigation, and the like.

なお図15では、振動片10がダブルT字型である場合の例を示しているが、本実施形態の振動片10はこのような構造に限定されない。例えば音叉型、H型等であってもよい。また振動片10の圧電材料は、水晶以外のセラミックスやシリコン等の材料であってもよい。   FIG. 15 shows an example in which the resonator element 10 has a double T-shape, but the resonator element 10 of the present embodiment is not limited to such a structure. For example, it may be a tuning fork type, an H type, or the like. The piezoelectric material of the resonator element 10 may be a material other than quartz, such as ceramics or silicon.

図16に回路装置の駆動回路30、検出回路60の詳細な構成例を示す。   FIG. 16 shows a detailed configuration example of the drive circuit 30 and the detection circuit 60 of the circuit device.

駆動回路30は、振動片10からのフィードバック信号DIが入力される増幅回路32と、自動ゲイン制御を行うゲイン制御回路40と、駆動信号DQを振動片10に出力する駆動信号出力回路50を含む。また同期信号SYCを検出回路60に出力する同期信号出力回路52を含む。なお、駆動回路30の構成は図16に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。   The drive circuit 30 includes an amplifier circuit 32 to which a feedback signal DI from the resonator element 10 is input, a gain control circuit 40 that performs automatic gain control, and a drive signal output circuit 50 that outputs a drive signal DQ to the resonator element 10. . Also, a synchronization signal output circuit 52 that outputs the synchronization signal SYC to the detection circuit 60 is included. Note that the configuration of the drive circuit 30 is not limited to FIG. 16, and various modifications can be made such as omitting some of these components or adding other components.

増幅回路32(I/V変換回路)は、振動片10からのフィードバック信号DIを増幅する。例えば振動片10からの電流の信号DIを電圧の信号DVに変換して出力する。この増幅回路32は、演算増幅器、帰還抵抗素子、帰還キャパシターなどにより実現できる。   The amplification circuit 32 (I / V conversion circuit) amplifies the feedback signal DI from the resonator element 10. For example, it converts a current signal DI from the resonator element 10 into a voltage signal DV and outputs the signal. This amplifier circuit 32 can be realized by an operational amplifier, a feedback resistor, a feedback capacitor, and the like.

駆動信号出力回路50は、増幅回路32による増幅後の信号DVに基づいて、駆動信号DQを出力する。例えば駆動信号出力回路50が、矩形波(又は正弦波)の駆動信号を出力する場合には、駆動信号出力回路50はコンパレーター等により実現できる。   The drive signal output circuit 50 outputs a drive signal DQ based on the signal DV amplified by the amplifier circuit 32. For example, when the drive signal output circuit 50 outputs a drive signal of a rectangular wave (or a sine wave), the drive signal output circuit 50 can be realized by a comparator or the like.

ゲイン制御回路40(AGC)は、駆動信号出力回路50に制御電圧DSを出力して、駆動信号DQの振幅を制御する。具体的には、ゲイン制御回路40は、信号DVを監視して、発振ループのゲインを制御する。例えば駆動回路30では、ジャイロセンサーの感度を一定に保つために、振動片10(駆動用振動片)に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路40が設けられる。ゲイン制御回路40は、振動片10からのフィードバック信号DIの振幅(振動片の振動速度v)が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路40は、増幅回路32の出力信号DVを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現できる。   Gain control circuit 40 (AGC) outputs control voltage DS to drive signal output circuit 50 to control the amplitude of drive signal DQ. Specifically, the gain control circuit 40 monitors the signal DV and controls the gain of the oscillation loop. For example, in the drive circuit 30, in order to keep the sensitivity of the gyro sensor constant, it is necessary to keep the amplitude of the drive voltage supplied to the resonator element 10 (drive resonator element) constant. Therefore, a gain control circuit 40 for automatically adjusting the gain is provided in the oscillation loop of the drive vibration system. The gain control circuit 40 variably and automatically adjusts the gain so that the amplitude of the feedback signal DI from the resonator element 10 (the vibration velocity v of the resonator element) becomes constant. The gain control circuit 40 can be realized by a full-wave rectifier that performs full-wave rectification on the output signal DV of the amplifier circuit 32, an integrator that performs integration processing of the output signal of the full-wave rectifier, and the like.

同期信号出力回路52は、増幅回路32による増幅後の信号DVを受け、同期信号SYC(参照信号)を検出回路60に出力する。この同期信号出力回路52は、正弦波(交流)の信号DVの2値化処理を行って矩形波の同期信号SYCを生成するコンパレーターや、同期信号SYCの位相調整を行う位相調整回路(移相器)などにより実現できる。   The synchronization signal output circuit 52 receives the signal DV amplified by the amplification circuit 32 and outputs a synchronization signal SYC (reference signal) to the detection circuit 60. The synchronization signal output circuit 52 performs a binarization process on the sine wave (AC) signal DV to generate a rectangular wave synchronization signal SYC, and a phase adjustment circuit (shifter) that adjusts the phase of the synchronization signal SYC. Phaser).

また図16では図示していないが、A/D変換部100、処理部110、制御部140等のマスタークロックとなるクロック信号を生成するクロック信号生成回路が、回路装置20には設けられる。このクロック信号生成回路は、例えばCR発振回路などを利用してクロック信号を生成するが、本実施形態はこれに限定されるものではない。   Although not shown in FIG. 16, a clock signal generation circuit that generates a clock signal serving as a master clock, such as the A / D conversion unit 100, the processing unit 110, and the control unit 140, is provided in the circuit device 20. The clock signal generation circuit generates a clock signal using, for example, a CR oscillation circuit, but the present embodiment is not limited to this.

検出回路60は、増幅回路61、同期検波回路81、フィルター部90を含む。増幅回路61は、振動片10からの第1、第2の検出信号IQ1、IQ2を受けて、電荷−電圧変換や差動の信号増幅やゲイン調整などを行う。同期検波回路81は、駆動回路30からの同期信号SYCに基づいて同期検波を行う。フィルター部90(ローパスフィルター)は、A/D変換部100の前置きフィルターとして機能する。またフィルター部90は、同期検波によっては除去しきれなかった不要信号を減衰する回路としても機能する。A/D変換部100は、同期検波後の信号のA/D変換を行う。処理部110はA/D変換部100からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。デジタル補正処理としては、例えばゼロ点補正処理や感度補正処理などがある。   The detection circuit 60 includes an amplification circuit 61, a synchronous detection circuit 81, and a filter unit 90. The amplifier circuit 61 receives the first and second detection signals IQ1 and IQ2 from the resonator element 10, and performs charge-voltage conversion, differential signal amplification, gain adjustment, and the like. The synchronous detection circuit 81 performs synchronous detection based on the synchronization signal SYC from the drive circuit 30. The filter unit 90 (low-pass filter) functions as a pre-filter for the A / D conversion unit 100. The filter unit 90 also functions as a circuit that attenuates unnecessary signals that cannot be completely removed by synchronous detection. The A / D converter 100 performs A / D conversion of the signal after synchronous detection. The processing unit 110 performs digital signal processing such as digital filter processing and digital correction processing on the digital signal from the A / D conversion unit 100. The digital correction processing includes, for example, a zero point correction processing and a sensitivity correction processing.

なお、例えば振動片10からの電荷信号(電流信号)である検出信号IQ1、IQ2は、電圧信号である駆動信号DQに対して位相が90度遅れる。また増幅回路61のQ/V変換回路等において位相が90度遅れる。このため、増幅回路61の出力信号は駆動信号DQに対して位相が180度遅れる。従って、例えば駆動信号DQ(DV)と同相の同期信号SYCを用いて同期検波することで、駆動信号DQに対して位相が90度遅れた不要信号等を除去できるようになる。   Note that, for example, the detection signals IQ1 and IQ2, which are charge signals (current signals) from the resonator element 10, have a phase lag of 90 degrees with respect to the drive signal DQ which is a voltage signal. Further, the phase is delayed by 90 degrees in the Q / V conversion circuit and the like of the amplification circuit 61. Therefore, the output signal of the amplifier circuit 61 is delayed by 180 degrees in phase with respect to the drive signal DQ. Therefore, for example, by performing synchronous detection using the synchronization signal SYC having the same phase as the drive signal DQ (DV), it becomes possible to remove unnecessary signals and the like whose phase is delayed by 90 degrees with respect to the drive signal DQ.

制御部140は、回路装置20の制御処理を行う。この制御部140は、ロジック回路(ゲートアレイ等)やプロセッサー等により実現できる。回路装置20での各種のスイッチ制御やモード設定等はこの制御部140により行われる。   The control unit 140 performs control processing of the circuit device 20. The control unit 140 can be realized by a logic circuit (such as a gate array) or a processor. Various switch controls and mode settings in the circuit device 20 are performed by the control unit 140.

10.移動体、電子機器
図17(A)に本実施形態の回路装置20を含む移動体の例を示す。本実施形態の回路装置20は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図17(A)は移動体の具体例としての自動車206を概略的に示している。自動車206には、振動片10と回路装置20を有するジャイロセンサー510(センサー)が組み込まれている。ジャイロセンサー510は車体207の姿勢を検出することができる。ジャイロセンサー510の検出信号は車体姿勢制御装置208に供給される。車体姿勢制御装置208は例えば車体207の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪209のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー510は組み込まれることができる。
10. Moving Object, Electronic Equipment FIG. 17A illustrates an example of a moving object including the circuit device 20 of the present embodiment. The circuit device 20 of the present embodiment can be incorporated in various moving objects such as a car, an airplane, a motorcycle, a bicycle, and a ship. The moving body is a device or a device that includes a driving mechanism such as an engine or a motor, a steering mechanism such as a steering wheel or a rudder, and various electronic devices, and moves on the ground, in the sky, or on the sea. FIG. 17A schematically shows an automobile 206 as a specific example of a moving object. A gyro sensor 510 (sensor) having the resonator element 10 and the circuit device 20 is incorporated in the automobile 206. The gyro sensor 510 can detect the posture of the vehicle body 207. The detection signal of the gyro sensor 510 is supplied to the vehicle body attitude control device 208. The vehicle body attitude control device 208 can control the hardness of the suspension or control the brake of each wheel 209 according to the attitude of the vehicle body 207, for example. In addition, such posture control can be used in various moving objects such as a biped robot, an aircraft, and a helicopter. The gyro sensor 510 can be incorporated in implementing the attitude control.

図17(B)、図17(C)に示すように、本実施形態の回路装置はデジタルスチルカメラや生体情報検出装置(ウェアラブル健康機器。例えば脈拍計、歩数計、活動量計等)などの種々の電子機器に適用できる。例えばデジタルスチルカメラにおいてジャイロセンサーや加速度センサーを用いた手ぶれ補正等を行うことができる。また生体情報検出装置において、ジャイロセンサーや加速度センサーを用いて、ユーザーの体動を検出したり、運動状態を検出できる。また図17(D)に示すように、本実施形態の回路装置はロボットの可動部(アーム、関節)や本体部にも適用できる。ロボットは、移動体(走行・歩行ロボット)、電子機器(非走行・非歩行ロボット)のいずれも想定できる。走行・歩行ロボットの場合には、例えば自律走行に本実施形態の回路装置を利用できる。   As shown in FIGS. 17B and 17C, the circuit device of the present embodiment is a digital still camera or a biological information detecting device (wearable health device such as a pulse meter, a pedometer, an activity meter, etc.). It can be applied to various electronic devices. For example, camera shake correction using a gyro sensor or an acceleration sensor in a digital still camera can be performed. Further, in the biological information detecting device, it is possible to detect a user's body movement or a motion state by using a gyro sensor or an acceleration sensor. Also, as shown in FIG. 17D, the circuit device of the present embodiment can be applied to a movable part (arm, joint) or a main body of a robot. The robot can be a mobile object (running / walking robot) or an electronic device (non-running / non-walking robot). In the case of a traveling / walking robot, for example, the circuit device of the present embodiment can be used for autonomous traveling.

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(物理量、物理量トランスデューサー、物理量検出装置等)と共に記載された用語(角速度、角速度センサー素子、ジャイロセンサー等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。   Although the present embodiment has been described in detail as described above, those skilled in the art can easily understand that many modifications that do not substantially depart from the novel matter and effects of the present invention are possible. Therefore, such modifications are all included in the scope of the present invention. For example, in the description or drawings, terms (angular velocity, angular velocity sensor element, gyro sensor, etc.) described at least once together with different terms that are broader or synonymous (physical quantities, physical quantity transducers, physical quantity detecting devices, etc.) are described in the specification. Alternatively, the different terms can be substituted in any part of the drawings. Further, the configuration of the circuit device, the physical quantity detection device, the electronic device, the moving body, the structure of the resonator element, and the like are not limited to those described in the present embodiment, and various modifications can be made.

1 基部、2,3 連結腕、4〜7 駆動腕、8,9 検出腕、10 振動片、
12 物理量トランスデューサー、14,15 角速度センサー素子、
16 加速度センサー素子、17 角速度センサー素子、18 温度センサー、
19 角速度センサー素子、20 回路装置、30 駆動回路、32 増幅回路、
40 ゲイン制御回路、43 バッファー回路、50 駆動信号出力回路、
52 同期信号出力回路、60 検出回路、61 増幅回路、
62,65,67,69 検出回路、81 同期検波回路、90 フィルター部、
100 A/D変換部、102 第1のA/D変換回路、
103 逐次比較型のA/D変換回路、104 第2のA/D変換回路、
105,107,109 デルタシグマ変調型のA/D変換回路、
110 処理部、111 セレクター、112 ゼロ点補正部、
113 ゲイン補正部、114 デジタルフィルター、115 補正係数選択部、
116 フィルター係数選択部、120 切り替え制御部、140 制御部、
142 レジスター部、144 インターフェース部、206 自動車、
207 車体、208 車体姿勢制御装置、209 車輪、500 電子機器、
510 ジャイロセンサー、520 処理部、530 メモリー、
540 操作部、550 表示部、
SA1 第1の入力信号、SA2 第2の入力信号、
SW1 第1のスイッチ素子、SW2 第2のスイッチ素子
1 base, 2,3 connecting arm, 4-7 driving arm, 8,9 detecting arm, 10 vibrating reed,
12 physical quantity transducers, 14, 15 angular velocity sensor elements,
16 acceleration sensor element, 17 angular velocity sensor element, 18 temperature sensor,
19 angular velocity sensor element, 20 circuit device, 30 drive circuit, 32 amplifier circuit,
40 gain control circuit, 43 buffer circuit, 50 drive signal output circuit,
52 synchronization signal output circuit, 60 detection circuit, 61 amplification circuit,
62, 65, 67, 69 detection circuit, 81 synchronous detection circuit, 90 filter section,
100 A / D conversion unit, 102 first A / D conversion circuit,
103 successive approximation type A / D conversion circuit, 104 second A / D conversion circuit,
105, 107, 109 delta-sigma modulation type A / D conversion circuit,
110 processing unit, 111 selector, 112 zero point correction unit,
113 gain correction unit, 114 digital filter, 115 correction coefficient selection unit,
116 filter coefficient selection unit, 120 switching control unit, 140 control unit,
142 register unit, 144 interface unit, 206 car,
207 vehicle body, 208 vehicle body attitude control device, 209 wheels, 500 electronic devices,
510 gyro sensor, 520 processing unit, 530 memory,
540 operation unit, 550 display unit,
SA1 first input signal, SA2 second input signal,
SW1 first switch element, SW2 second switch element

Claims (13)

物理量トランスデューサーからの検出信号の検出処理を行う検出回路と、
前記検出回路からの入力信号をA/D変換するA/D変換部と、
を含み、
前記A/D変換部は、
第1のA/D変換回路と、
A/D変換方式、サンプリング周波数、分解能及び入力ダイナミックレンジの少なくとも1つが前記第1のA/D変換回路と異なる第2のA/D変換回路と、
を有し、
記A/D変換部には、前記入力信号として、前記検出回路からの信号である第1の入力信号と、第2の物理量トランスデューサーからの信号である第2の入力信号とが入力され、
1のモードでは、前記第1の入力信号が前記第1のA/D変換回路に入力され、前記第1のA/D変換回路が前記第1の入力信号をA/D変換すると共に前記第2の入力信号をA/D変換せず、前記第2の入力信号が前記第2のA/D変換回路に入力され、前記第2のA/D変換回路が前記第2の入力信号をA/D変換すると共に前記第1の入力信号をA/D変換せず、
2のモードでは、前記第1の入力信号と前記第2の入力信号が時分割に前記第2のA/D変換回路に入力され、前記第2のA/D変換回路が前記第1の入力信号と前記第2の入力信号を時分割にA/D変換し、前記第1のA/D変換回路が前記第1の入力信号と前記第2の入力信号をA/D変換しないことを特徴とする回路装置。
A detection circuit that performs detection processing of a detection signal from the physical quantity transducer;
An A / D converter for A / D converting an input signal from the detection circuit;
Including
The A / D converter includes:
A first A / D conversion circuit;
A second A / D conversion circuit having at least one of an A / D conversion method, a sampling frequency, a resolution, and an input dynamic range different from the first A / D conversion circuit;
Has,
The front SL A / D conversion section, as the input signal, a first input signal which is a signal from the detection circuit, and a second input signal which is a signal from the second physical quantity transducer is input ,
In a first mode, the first input signal is input to the first A / D conversion circuit, and the first A / D conversion circuit performs A / D conversion on the first input signal, and A / D conversion of the second input signal is not performed, the second input signal is input to the second A / D conversion circuit, and the second A / D conversion circuit converts the second input signal to the second input signal. A / D-converting and not A / D-converting the first input signal,
In the second mode, the first input signal and the second input signal are input to the second A / D conversion circuit in a time-division manner , and the second A / D conversion circuit A / D conversion is performed on the input signal and the second input signal in a time-division manner, and the first A / D conversion circuit does not A / D convert the first input signal and the second input signal. Characteristic circuit device.
請求項1において、In claim 1,
前記第1のモードでは、前記第2のA/D変換回路が前記第2の入力信号を間欠的にA/D変換することを特徴とする回路装置。The circuit device according to claim 1, wherein in the first mode, the second A / D conversion circuit intermittently performs A / D conversion on the second input signal.
請求項1又は2において、
前記物理量トランスデューサーは、角速度センサー素子であり、
前記第2の物理量トランスデューサーは、温度センサー又は加速度センサー素子であることを特徴とする回路装置。
In claim 1 or 2 ,
The physical quantity transducer is an angular velocity sensor element,
The circuit device, wherein the second physical quantity transducer is a temperature sensor or an acceleration sensor element.
請求項1乃至3のいずれか一項において、
前記第1のA/D変換回路は、デルタシグマ変調型のA/D変換回路であり、
前記第2のA/D変換回路は、逐次比較型のA/D変換回路であるとを特徴とする回路装置。
In any one of claims 1 to 3,
The first A / D conversion circuit, Ri A / D conversion circuit der delta-sigma modulation,
Said second A / D conversion circuit, the circuit device according to claim that it is an A / D converter of the successive approximation type.
請求項1乃至4のいずれか一項において、
前記A/D変換部の出力をデジタル処理する処理部含み、
前記第1のモードでは、前記第1のA/D変換回路が前記入力信号をA/D変換し、前記処理部が、前記第1のA/D変換回路のA/D変換値を第1の処理方式でデジタル処理し、
前記第2のモードでは、前記第2のA/D変換回路が前記入力信号をA/D変換し、前記処理部が、前記第2のA/D変換回路のA/D変換値を第2の処理方式でデジタル処理し、
前記第1の処理方式と前記第2の処理方式は、デジタルフィルター処理又はデジタル補正処理の少なくとも1つが異なることを特徴とする回路装置。
In any one of claims 1 to 4,
A processing unit for digitally processing an output of the A / D conversion unit;
In the first mode, the first A / D conversion circuit performs A / D conversion on the input signal, and the processing unit converts the A / D conversion value of the first A / D conversion circuit into a first value. Digital processing with the processing method of
In the second mode, the second A / D conversion circuit performs A / D conversion on the input signal, and the processing unit converts the A / D conversion value of the second A / D conversion circuit into a second signal. Digital processing with the processing method of
The circuit device according to claim 1, wherein at least one of digital filter processing and digital correction processing is different between the first processing method and the second processing method.
請求項1乃至のいずれか一項において、
前記第1のモードにおいて、前記第1のA/D変換回路のA/D変換値に基づく検出値により、前記第1のモードから前記第2のモードに切り替える切り替え制御部を含むことを特徴とする回路装置。
In any one of claims 1 to 5 ,
In the first mode, a switching control unit that switches from the first mode to the second mode based on a detection value based on an A / D conversion value of the first A / D conversion circuit is included. Circuit device.
請求項1乃至のいずれか一項において、
前記第2のモードにおいて、前記第2のA/D変換回路のA/D変換値に基づく検出値により、前記第2のモードから前記第1のモードに切り替える切り替え制御部を含むことを特徴とする回路装置。
In any one of claims 1 to 5 ,
In the second mode, a switching control unit that switches from the second mode to the first mode based on a detection value based on an A / D conversion value of the second A / D conversion circuit is provided. Circuit device.
請求項1乃至5のいずれか一項において、
インターフェース部と、
レジスター部と、
を含み、
記インターフェース部を介して前記レジスター部に設定されたモード設定値に基づいて前記第1のモードと前記第2のモードが切り替えられることを特徴とする回路装置。
In any one of claims 1 to 5,
An interface section,
A register section,
Including
Circuit device wherein said first mode and said second mode is switched based on the previous SL interface mode setting value set in the register unit through the.
請求項1乃至8のいずれかにおいて、
前記A/D変換部は、
前記第1の入力信号が入力される第1の入力ノードと前記第1のA/D変換回路の入力ノードとの間に設けられ、前記第1のモードにおいてオンになる第1のスイッチ素子と、
前記第1の入力ノードと前記第2のA/D変換回路の入力ノードとの間に設けられ第2のスイッチ素子と、
前記第2の入力信号が入力される第2の入力ノードと前記第2のA/D変換回路の入力ノードとの間に設けられる第3のスイッチ素子と、
を有し、
前記第2のスイッチ素子と前記第3のスイッチ素子は、前記第2のモードにおいて時分割にオンになることを特徴とする回路装置。
In any one of claims 1 to 8 ,
The A / D converter includes:
A first switch element that is provided between a first input node to which the first input signal is input and an input node of the first A / D conversion circuit and that is turned on in the first mode; ,
A second switch element that is provided between the first input node and the input node of the second A / D converter circuit,
A third switch element provided between a second input node to which the second input signal is input and an input node of the second A / D conversion circuit;
Have a,
The circuit device , wherein the second switch element and the third switch element are turned on in a time-sharing manner in the second mode .
請求項1乃至のいずれかにおいて、
前記第2のA/D変換回路は、前記第1のA/D変換回路よりも消費電力が小さいA/D変換回路であり、
前記第2のモードは、低消費電力モードであることを特徴とする回路装置。
In any one of claims 1 to 9 ,
The second A / D conversion circuit is an A / D conversion circuit that consumes less power than the first A / D conversion circuit,
The circuit device according to claim 2, wherein the second mode is a low power consumption mode.
請求項1乃至10のいずれか一項において、
前記第1のA/D変換回路は、前記第2のA/D変換回路よりも消費電力が大きいA/D変換回路であり、
前記第2のモードにおいて、前記第1のA/D変換回路は低消費電力状態又は動作ディスエーブル状態に設定されることを特徴とする回路装置。
In any one of claims 1 to 10 ,
The first A / D conversion circuit is an A / D conversion circuit that consumes more power than the second A / D conversion circuit,
The circuit device according to claim 2, wherein in the second mode, the first A / D conversion circuit is set to a low power consumption state or an operation disable state.
請求項1乃至11のいずれか一項に記載された回路装置を含むことを特徴とする電子機器。 An electronic apparatus comprising a circuit arrangement as claimed in any one of claims 1 to 11. 請求項1乃至11のいずれか一項に記載された回路装置を含むことを特徴とする移動体。 Mobile body characterized by comprising been circuit device according to any one of claims 1 to 11.
JP2015068079A 2015-03-30 2015-03-30 Circuit device, electronic equipment and moving object Expired - Fee Related JP6641712B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015068079A JP6641712B2 (en) 2015-03-30 2015-03-30 Circuit device, electronic equipment and moving object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015068079A JP6641712B2 (en) 2015-03-30 2015-03-30 Circuit device, electronic equipment and moving object

Publications (2)

Publication Number Publication Date
JP2016189515A JP2016189515A (en) 2016-11-04
JP6641712B2 true JP6641712B2 (en) 2020-02-05

Family

ID=57240414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015068079A Expired - Fee Related JP6641712B2 (en) 2015-03-30 2015-03-30 Circuit device, electronic equipment and moving object

Country Status (1)

Country Link
JP (1) JP6641712B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017163485A1 (en) * 2016-03-25 2017-09-28 富士フイルム株式会社 Analog/digital conversion device and control method therefor
JP6834579B2 (en) * 2017-02-23 2021-02-24 セイコーエプソン株式会社 Manufacturing methods for circuit devices, oscillators, electronic devices, mobiles and circuit devices
JP7323015B2 (en) 2017-03-28 2023-08-08 セイコーエプソン株式会社 Physical quantity processing circuit, physical quantity detection device, electronic device, and moving object
JP7151061B2 (en) * 2017-03-28 2022-10-12 セイコーエプソン株式会社 FAILURE DETERMINATION CIRCUIT, PHYSICAL QUALITY DETECTION DEVICE, ELECTRONIC DEVICE, MOBILE OBJECT, AND FAILURE DETERMINATION METHOD
JP2018165641A (en) * 2017-03-28 2018-10-25 セイコーエプソン株式会社 Failure determination circuit, physical quantity detection device, electronic apparatus, and movable body
DE102017205984A1 (en) * 2017-04-07 2018-10-11 Robert Bosch Gmbh Rotation rate sensor and method for operating a rotation rate sensor
JP7040073B2 (en) * 2017-05-23 2022-03-23 富士電機株式会社 Sensors and sensor control methods
JP6879088B2 (en) * 2017-07-06 2021-06-02 セイコーエプソン株式会社 Liquid discharge device, circuit board and integrated circuit device
JP7234655B2 (en) 2019-01-29 2023-03-08 セイコーエプソン株式会社 Physical quantity detection circuit, physical quantity sensor, electronic device, moving object, and operation method of physical quantity detection circuit
CN110700816A (en) * 2019-11-21 2020-01-17 福建平潭旭坤实业有限公司 Mining borehole logging cableless depth measurement device and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258832A (en) * 1996-03-21 1997-10-03 Hitachi Metals Ltd Method and device for flow rate control
GB0423011D0 (en) * 2004-10-16 2004-11-17 Koninkl Philips Electronics Nv Method and apparatus for analogue to digital conversion
JP5569245B2 (en) * 2010-08-17 2014-08-13 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP2013239838A (en) * 2012-05-14 2013-11-28 Renesas Electronics Corp Analog/digital converting device, semiconductor device, optical disk device, and analog/digital converting method
JP6194606B2 (en) * 2013-03-22 2017-09-13 セイコーエプソン株式会社 Detection device, sensor, gyro sensor, electronic device, and moving object

Also Published As

Publication number Publication date
JP2016189515A (en) 2016-11-04

Similar Documents

Publication Publication Date Title
JP6641712B2 (en) Circuit device, electronic equipment and moving object
CN106092360B (en) Circuit device, electronic apparatus, and moving object
CN106027043B (en) Circuit device, electronic apparatus, and moving object
US10031176B2 (en) Circuit device, physical quantity detection device, electronic apparatus, and moving object
US10018468B2 (en) Physical-quantity detection circuit, physical-quantity sensor, and electronic device
JP6307840B2 (en) Detection device, sensor, electronic device, and moving object
JP7200476B2 (en) Circuit devices, vibration devices, electronic devices and moving bodies
JP7151061B2 (en) FAILURE DETERMINATION CIRCUIT, PHYSICAL QUALITY DETECTION DEVICE, ELECTRONIC DEVICE, MOBILE OBJECT, AND FAILURE DETERMINATION METHOD
US10318370B2 (en) Circuit device, physical quantity detection device, oscillator, electronic apparatus, vehicle, and method of detecting failure of master clock signal
JP2019060794A (en) Physical quantity measurement device, electronic apparatus and moving body
US10254115B2 (en) Circuit device, physical quantity detection device, electronic apparatus, and moving object
KR101298289B1 (en) Driving circuit, system and driving method for gyro sensor
JP2018205007A (en) Circuit device, physical quantity measurement device, electronic apparatus, and mobile body
US20210285769A1 (en) Physical Quantity Detection Circuit, Physical Quantity Sensor, And Operating Method For Physical Quantity Detection Circuit
JP2017050664A (en) Analog reference voltage generating circuit, circuit device, physical quantity sensor, electronic device and moving object
JP6561702B2 (en) Physical quantity detection system, electronic device and moving object
JP2019020204A (en) Circuit device, oscillator, physical quantity measuring device, electronic apparatus, and mobile entity
JP7077617B2 (en) Circuit devices, vibration devices, electronic devices and mobile objects
JP5245246B2 (en) Inertial force sensor
US10677610B2 (en) Circuit device, physical quantity detection device, electronic apparatus, and vehicle
JP6848299B2 (en) Circuit devices, physical quantity detectors, oscillators, electronic devices and mobiles
US10175044B2 (en) Circuit device, physical quantity detection device, electronic apparatus, and moving object
JP6572585B2 (en) CIRCUIT DEVICE, PHYSICAL QUANTITY DETECTION DEVICE, ELECTRONIC DEVICE, MOBILE BODY, CIRCUIT DEVICE MANUFACTURING METHOD
JP2019174368A (en) Circuit device, physical quantity measuring device, electronic apparatus, moving body, and phase adjustment method
JP7323015B2 (en) Physical quantity processing circuit, physical quantity detection device, electronic device, and moving object

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6641712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees