JP2019174368A - Circuit device, physical quantity measuring device, electronic apparatus, moving body, and phase adjustment method - Google Patents
Circuit device, physical quantity measuring device, electronic apparatus, moving body, and phase adjustment method Download PDFInfo
- Publication number
- JP2019174368A JP2019174368A JP2018064907A JP2018064907A JP2019174368A JP 2019174368 A JP2019174368 A JP 2019174368A JP 2018064907 A JP2018064907 A JP 2018064907A JP 2018064907 A JP2018064907 A JP 2018064907A JP 2019174368 A JP2019174368 A JP 2019174368A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- test
- detection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000001514 detection method Methods 0.000 claims abstract description 250
- 238000012360 testing method Methods 0.000 claims abstract description 204
- 230000001360 synchronised effect Effects 0.000 claims abstract description 115
- 238000012545 processing Methods 0.000 claims description 57
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000001934 delay Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 4
- 101100097325 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SYC1 gene Proteins 0.000 description 53
- 101001080825 Homo sapiens PH and SEC7 domain-containing protein 1 Proteins 0.000 description 25
- 102100027472 PH and SEC7 domain-containing protein 1 Human genes 0.000 description 25
- 101100364962 Arabidopsis thaliana STE1 gene Proteins 0.000 description 24
- 101100096884 Rattus norvegicus Sult1e1 gene Proteins 0.000 description 24
- 101100219191 Schizosaccharomyces pombe (strain 972 / ATCC 24843) byr1 gene Proteins 0.000 description 24
- 101100018717 Mus musculus Il1rl1 gene Proteins 0.000 description 22
- 101150006985 STE2 gene Proteins 0.000 description 22
- 238000006243 chemical reaction Methods 0.000 description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 101100425538 Pseudomonas aeruginosa (strain UCBPP-PA14) tis1 gene Proteins 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 101100188686 Danio rerio opn1sw2 gene Proteins 0.000 description 6
- 102100031414 EF-hand domain-containing protein D1 Human genes 0.000 description 6
- 102100031418 EF-hand domain-containing protein D2 Human genes 0.000 description 6
- 101150096151 EFHD1 gene Proteins 0.000 description 6
- 101000647095 Homo sapiens Transcriptional protein SWT1 Proteins 0.000 description 6
- 101000802344 Homo sapiens Zinc finger SWIM domain-containing protein 7 Proteins 0.000 description 6
- 101150089053 SWS2 gene Proteins 0.000 description 6
- 101100218644 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BFA1 gene Proteins 0.000 description 6
- 102100025094 Transcriptional protein SWT1 Human genes 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 101000739577 Homo sapiens Selenocysteine-specific elongation factor Proteins 0.000 description 4
- 102100037498 Selenocysteine-specific elongation factor Human genes 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 101100444285 Arabidopsis thaliana DYAD gene Proteins 0.000 description 3
- 101001080808 Homo sapiens PH and SEC7 domain-containing protein 2 Proteins 0.000 description 3
- 101000702559 Homo sapiens Probable global transcription activator SNF2L2 Proteins 0.000 description 3
- 101000702545 Homo sapiens Transcription activator BRG1 Proteins 0.000 description 3
- 102100027455 PH and SEC7 domain-containing protein 2 Human genes 0.000 description 3
- 102100031021 Probable global transcription activator SNF2L2 Human genes 0.000 description 3
- 101150016929 SWI1 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 101100407152 Arabidopsis thaliana PBL7 gene Proteins 0.000 description 2
- 101100372802 Gallus gallus VTG2 gene Proteins 0.000 description 2
- 101100278644 Oryza sativa subsp. japonica DTM1 gene Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150090124 vtg1 gene Proteins 0.000 description 2
- 101150117483 DBF2 gene Proteins 0.000 description 1
- -1 SWQ1 Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Gyroscopes (AREA)
- Networks Using Active Elements (AREA)
Abstract
Description
本発明は、回路装置、物理量測定装置、電子機器、移動体及び位相調整方法等に関する。 The present invention relates to a circuit device, a physical quantity measuring device, an electronic device, a moving body, a phase adjustment method, and the like.
デジタルカメラ、スマートフォン等の電子機器や車、飛行機等の移動体には、外的な要因で変化する物理量を検出するための物理量測定装置が組み込まれている。例えば、角速度を検出するジャイロセンサーは、いわゆる手振れ補正、姿勢制御、GPS自律航法などに用いられている。 A physical quantity measuring device for detecting a physical quantity that changes due to an external factor is incorporated in an electronic device such as a digital camera or a smartphone or a moving body such as a car or an airplane. For example, gyro sensors that detect angular velocities are used for so-called camera shake correction, attitude control, GPS autonomous navigation, and the like.
振動型ジャイロセンサーにおいて、振動子の駆動振動が検出振動に影響を与える機械振動漏れという現象が知られている。角速度に対応した検出信号と、機械振動漏れによって生じる振動漏れ信号とは位相が90度異なるため、検出信号に同期した同期検波によって振動漏れ信号を除去することが可能である。しかしながら、同期検波の位相がずれている場合には同期検波後の検出信号に振動漏れ信号が混ざって検出信号の精度が低下してしまう。このため、例えば特許文献1には、振動型ジャイロセンサーの検出回路において、同期検波前に振動漏れ信号を低減するために振動漏れ信号と同振幅且つ同位相の補正信号を、信号漏れ信号に対して差動の関係となるように加えた後、又は、振動漏れ信号と同振幅且つ逆位相の補正信号を振動漏れ信号に加えた後に、同期検波をすることで振動もれ信号の影響を低減することが開示されている。
In the vibration type gyro sensor, a phenomenon called mechanical vibration leakage in which the drive vibration of the vibrator affects the detected vibration is known. Since the detection signal corresponding to the angular velocity and the vibration leakage signal generated by mechanical vibration leakage are 90 degrees out of phase, the vibration leakage signal can be removed by synchronous detection synchronized with the detection signal. However, when the phase of the synchronous detection is shifted, the vibration leakage signal is mixed with the detection signal after the synchronous detection, and the accuracy of the detection signal is lowered. For this reason, for example, in
上記のような検出信号から振動漏れ信号そのものを低減する手法を用いたとしても、同期検波の位相がずれていれば振動漏れ信号の影響を低減することは困難である。 Even if a technique for reducing the vibration leakage signal itself from the detection signal as described above is used, it is difficult to reduce the influence of the vibration leakage signal if the phase of the synchronous detection is shifted.
特許文献1に開示される同期検波を制御する同期信号は、位相調整回路が設けられている駆動回路からの信号に基づいて生成されているが、その位相調整回路の位相調整は振動子が発振するための位相調整がなされており、同期信号の高精度な位相調整に関しては開示がない。即ち、従来の駆動回路及び検出回路においては同期信号の位相調整を高精度で調整する回路等がないため、振動もれ信号の影響を低減できない課題があった。
The synchronization signal for controlling the synchronous detection disclosed in
本発明の一態様は、駆動回路と、前記駆動回路に接続されるフィードバック信号入力端子と、第1の入力ノード、第2の入力ノード、及び同期検波回路を有する検出回路と、第1の検出信号入力端子と、第2の検出信号入力端子と、テスト信号入力端子と、前記第1の入力ノード、前記第2の入力ノード、前記第1の検出信号入力端子、前記第2の検出信号入力端子、及び前記テスト信号入力端子に接続されるテスト回路と、位相調整回路と、を含み、第1動作モードと第2動作モードとの切り替えが可能であって、前記第1動作モードにおいて、前記駆動回路は、前記フィードバック信号入力端子に入力された物理量トランスデューサーからのフィードバック信号に基づいて、前記物理量トランスデューサーを駆動する駆動信号を出力し、前記位相調整回路は、前記フィードバック信号に基づく前記駆動回路からの信号に対して位相調整を行い、位相調整後の信号を同期信号として前記同期検波回路に出力し、前記テスト回路は、前記第1の検出信号入力端子に入力された前記物理量トランスデューサーからの第1の検出信号を前記第1の入力ノードに出力し、前記第2の検出信号入力端子に入力された第2の検出信号を前記第2の入力ノードに出力し、前記同期検波回路は、前記第1の検出信号及び前記第2の検出信号に基づく検波処理を行い、前記検出回路は、前記同期検波回路の出力信号に基づいて、物理量信号を検出し、前記第2動作モードにおいて、前記位相調整回路は、前記フィードバック信号入力端子に入力された第1のテスト信号に基づく前記駆動回路からの信号に対して位相調整を行い、位相調整後の信号を同期信号として前記同期検波回路に出力し、前記テスト回路は、前記テスト信号入力端子から入力された第2のテスト信号に基づいて、第1のテスト用入力信号を前記第1の入力ノードに出力すると共に第2のテスト用入力信号を前記第2の入力ノードに出力し、前記第2のテスト信号は、前記第1のテスト信号に対して所与の位相関係の信号であり、前記同期検波回路は、前記第1のテスト用入力信号及び前記第2のテスト用入力信号に基づく検波処理を行い、前記検出回路は、前記同期検波回路の出力信号に基づく信号を出力する回路装置に関係する。 One embodiment of the present invention includes a driver circuit, a feedback signal input terminal connected to the driver circuit, a detection circuit including a first input node, a second input node, and a synchronous detection circuit, and a first detection A signal input terminal, a second detection signal input terminal, a test signal input terminal, the first input node, the second input node, the first detection signal input terminal, and the second detection signal input A test circuit connected to the terminal and the test signal input terminal, and a phase adjustment circuit, wherein switching between a first operation mode and a second operation mode is possible, and in the first operation mode, The drive circuit outputs a drive signal for driving the physical quantity transducer based on the feedback signal from the physical quantity transducer input to the feedback signal input terminal, The phase adjustment circuit adjusts the phase of the signal from the drive circuit based on the feedback signal, and outputs the signal after phase adjustment to the synchronous detection circuit as a synchronization signal. The first detection signal from the physical quantity transducer input to the detection signal input terminal is output to the first input node, and the second detection signal input to the second detection signal input terminal is output to the first detection node. Output to the second input node, the synchronous detection circuit performs detection processing based on the first detection signal and the second detection signal, the detection circuit based on the output signal of the synchronous detection circuit Detecting a physical quantity signal, and in the second operation mode, the phase adjustment circuit receives a signal from the drive circuit based on the first test signal input to the feedback signal input terminal. And the phase adjusted signal is output to the synchronous detection circuit as a synchronization signal, and the test circuit outputs a first signal based on the second test signal input from the test signal input terminal. And a second test input signal is output to the second input node, and the second test signal is output with respect to the first test signal. The synchronous detection circuit performs detection processing based on the first test input signal and the second test input signal, and the detection circuit includes the synchronous detection circuit. The present invention relates to a circuit device that outputs a signal based on the output signal.
また本発明の一態様では、前記テスト回路は、前記第1の入力ノードと第1のノードとの間に設けられる第1のスイッチと、前記第2の入力ノードと第2のノードとの間に設けられる第2のスイッチと、前記第1のノードと第3のノードとの間に設けられる第1のキャパシターと、前記第2のノードと前記第3のノードとの間に設けられる第2のキャパシターと、前記第3のノードと前記テスト信号入力端子との間に設けられる第3のスイッチと、前記第1の入力ノードと前記第1の検出信号入力端子との間に設けられる第4のスイッチと、前記第2の入力ノードと前記第2の検出信号入力端子との間に設けられる第5のスイッチと、を有してもよい。 In one embodiment of the present invention, the test circuit includes a first switch provided between the first input node and the first node, and between the second input node and the second node. A second switch provided between the first node and the third node, a second capacitor provided between the first node and the third node, and a second capacitor provided between the second node and the third node. Capacitor, a third switch provided between the third node and the test signal input terminal, and a fourth switch provided between the first input node and the first detection signal input terminal. And a fifth switch provided between the second input node and the second detection signal input terminal.
また本発明の一態様では、前記所与の位相関係は、前記第1のテスト信号と前記第2のテスト信号との間の位相差が90度となる位相関係であってもよい。 In the aspect of the invention, the given phase relationship may be a phase relationship in which a phase difference between the first test signal and the second test signal is 90 degrees.
また本発明の一態様では、出力端子を含み、前記検出回路は、前記第1の入力ノード及び前記第2の入力ノードに入力される信号を増幅する増幅回路と、前記同期検波回路の出力信号に対してローパスフィルター処理を行うローパスフィルターと、を有し、前記同期検波回路は、前記増幅回路の出力信号に対して検波処理を行い、前記出力端子は、前記第2動作モードにおいて、前記ローパスフィルターの出力信号を出力してもよい。 In one embodiment of the present invention, the detection circuit includes an output terminal, and the detection circuit amplifies signals input to the first input node and the second input node, and an output signal of the synchronous detection circuit A low-pass filter that performs low-pass filter processing on the output circuit, the synchronous detection circuit performs detection processing on the output signal of the amplifier circuit, and the output terminal is connected to the low-pass filter in the second operation mode. An output signal of the filter may be output.
また本発明の一態様では、前記位相調整の設定データを記憶する記憶部を含んでもよい。 Moreover, in one aspect of the present invention, a storage unit that stores the setting data of the phase adjustment may be included.
また本発明の一態様では、前記位相調整回路は、前記駆動回路からの信号を遅延させる遅延回路を有し、前記遅延回路の出力信号に基づいて前記同期信号を出力し、前記設定データは、前記遅延回路の遅延時間を設定するデータであってもよい。 In one aspect of the present invention, the phase adjustment circuit includes a delay circuit that delays a signal from the drive circuit, outputs the synchronization signal based on an output signal of the delay circuit, and the setting data includes: Data for setting a delay time of the delay circuit may be used.
また本発明の一態様では、前記駆動回路からの信号に基づいて第2の同期信号を出力すると共に、前記第2の同期信号の位相調整を行う第2の位相調整回路を含み、前記検出回路は、前記第1の入力ノード及び前記第2の入力ノードに入力される信号を増幅する増幅回路と、前記同期信号に基づいて前記増幅回路の出力信号に対する検波処理を行って、前記物理量信号を抽出する第1の同期検波回路と、前記第2の同期信号に基づいて前記増幅回路の出力信号に対する検波処理を行って、振動漏れ信号を抽出する第2の同期検波回路と、を有してもよい。 In one embodiment of the present invention, the detection circuit includes a second phase adjustment circuit that outputs a second synchronization signal based on a signal from the drive circuit and adjusts the phase of the second synchronization signal. An amplification circuit that amplifies signals input to the first input node and the second input node, and performs a detection process on the output signal of the amplification circuit based on the synchronization signal, and converts the physical quantity signal to A first synchronous detection circuit for extracting, and a second synchronous detection circuit for extracting a vibration leakage signal by performing detection processing on the output signal of the amplifier circuit based on the second synchronous signal. Also good.
また本発明の一態様では、前記所与の位相関係は、前記第1のテスト信号と前記第2のテスト信号との間の位相差が0度又は180度となる位相関係であってもよい。 In the aspect of the invention, the given phase relationship may be a phase relationship in which a phase difference between the first test signal and the second test signal is 0 degree or 180 degrees. .
また本発明の一態様では、第1の出力端子及び第2の出力端子を含み、前記検出回路は、前記第1の同期検波回路の出力信号に対してローパスフィルター処理を行う第1のローパスフィルターと、前記第2の同期検波回路の出力信号に対してローパスフィルター処理を行う第2のローパスフィルターと、を有し、前記第1の出力端子は、前記第2動作モードにおいて、前記第1のローパスフィルターの出力信号を出力し、前記第2の出力端子は、前記第2動作モードにおいて、前記第2のローパスフィルターの出力信号を出力してもよい。 In one embodiment of the present invention, the first low-pass filter includes a first output terminal and a second output terminal, and the detection circuit performs low-pass filter processing on an output signal of the first synchronous detection circuit. And a second low-pass filter that performs low-pass filter processing on the output signal of the second synchronous detection circuit, and the first output terminal in the second operation mode is the first low-pass filter. An output signal of the low-pass filter may be output, and the second output terminal may output an output signal of the second low-pass filter in the second operation mode.
また本発明の他の態様は、上記のいずれかに記載の回路装置と、前記物理量トランスデューサーと、を含む物理量測定装置に関係する。 Another aspect of the invention relates to a physical quantity measuring device including any one of the circuit devices described above and the physical quantity transducer.
また本発明の更に他の態様は、上記のいずれかに記載の回路装置と、前記物理量信号に基づく信号処理を行う処理装置と、を含む電子機器に関係する。 Still another embodiment of the present invention relates to an electronic apparatus including any one of the circuit devices described above and a processing device that performs signal processing based on the physical quantity signal.
また本発明の更に他の態様は、上記のいずれかに記載の回路装置と、前記回路装置が設けられるボディーと、を含む移動体に関係する。 Still another embodiment of the present invention relates to a moving body including any of the circuit devices described above and a body provided with the circuit device.
また本発明の更に他の態様は、上記のいずれかに記載の回路装置に対する位相調整方法であって、テスト時に前記第2動作モードに設定し、前記第1のテスト信号を前記フィードバック信号入力端子に入力すると共に、前記第2のテスト信号を前記テスト信号入力端子に入力し、前記検出回路からの検出結果をモニターし、前記検出結果に基づいて、前記位相調整の設定データを求める位相調整方法に関係する。 According to still another aspect of the present invention, there is provided a phase adjustment method for the circuit device according to any one of the above, wherein the second operation mode is set during a test, and the first test signal is set to the feedback signal input terminal. A phase adjustment method for inputting the second test signal to the test signal input terminal, monitoring a detection result from the detection circuit, and obtaining setting data for the phase adjustment based on the detection result Related to.
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。 Hereinafter, preferred embodiments of the present invention will be described in detail. The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not necessarily.
以下では物理量測定装置400がジャイロセンサーである場合を例に説明するが、本発明の適用対象はジャイロセンサーに限定されない。即ち、駆動信号により物理量トランスデューサーを駆動し、物理量トランスデューサーからの検出信号を同期検波する物理量測定装置であれば、本発明を適用可能である。
Hereinafter, a case where the physical
1.物理量測定装置、回路装置
図1は、物理量測定装置400及び回路装置100の構成例である。物理量測定装置400は、振動子10と回路装置100とを含む。
1. FIG. 1 is a configuration example of a physical
振動子10は、検出軸における角速度を電気信号に変換する物理量トランスデューサーである。即ち、振動子10の回転のうち検出軸における回転成分により振動子10にコリオリ力が働き、振動子10は、そのコリオリ力を検出し、そのコリオリ力に応じた信号を出力する。振動子10は、例えば圧電体に電極を配置した振動子、或いは圧電薄膜をシリコン振動子に配置したいわゆる圧電型振動子である。例えば、振動子10はダブルT字型、T字型、音叉型等の水晶振動子等である。なお、振動子10として、静電型の振動子を採用してもよいし、或いはシリコン基板を用いて形成されたシリコン製振動子としてのMEMS(Micro Electro Mechanical Systems)振動子等を採用してもよい。振動子10は、角速度検出素子、又は角速度トランスデューサー、又はジャイロセンサー素子とも呼ぶ。
The
回路装置100は、振動子10を駆動すると共に、振動子10が出力する検出信号から物理量信号を抽出する。回路装置100は例えば集積回路装置により構成される。回路装置100と振動子10がパッケージに収容されることで物理量測定装置400が構成される。回路装置100は、位相調整回路110と位相調整回路120とテスト回路130と検出回路140と駆動回路150と第2テスト回路160とインターフェース回路170と記憶部180とを含む。また回路装置100は、検出信号入力端子TS1、TS2と駆動信号出力端子TDSとフィードバック信号入力端子TDGとインターフェース端子TIFとテスト信号入力端子TTIと出力端子TTQ1、TTQ2と、遅延テスト端子TPI、TPQとを含む。
The
駆動回路150は、振動子10を駆動する駆動信号を、振動子10からのフィードバック信号DGに基づいて出力する。駆動回路150は、電流電圧変換回路151と駆動信号生成回路152と同期検波クロック生成回路153、154を含む。
The
電流電圧変換回路151は、振動子10からの電流信号であるフィードバック信号DGを、電圧の信号IVQに変換する。電流電圧変換回路151は、演算増幅器と、演算増幅器の出力をフィードバックする抵抗及びキャパシターと、により構成できる。
The current-
駆動信号生成回路152は、信号IVQに基づいて駆動信号DSを出力する。また駆動信号生成回路152は、発振ループのゲインを自動制御する。即ち、信号IVQを監視して駆動信号DSの振幅を制御する。駆動信号生成回路152は、例えば、信号IVQを全波整流する全波整流器と、全波整流器の出力信号の積分処理を行う積分器と、信号IVQを駆動信号DSに変換すると共に積分器の出力信号に応じて駆動信号DSの振幅を変化させるコンパレーターと、により構成できる。
The drive
駆動信号出力端子TDSは振動子10の第1の駆動端子に接続され、駆動信号生成回路152からの駆動信号DSを振動子10に対して出力する。フィードバック信号入力端子TDGは振動子10の第2の駆動端子に接続され、振動子10からのフィードバック信号DGが入力される。フィードバック信号入力端子TDGに入力されたフィードバック信号DGが電流電圧変換回路151に入力される。
The drive signal output terminal TDS is connected to the first drive terminal of the
同期検波クロック生成回路153は、フィードバック信号DGと同位相の同期検波クロックSDET1を信号IVQに基づいて生成する。同期検波クロック生成回路153は、例えば信号IVQをハイパスフィルター処理するRCフィルターと、RCフィルターの出力信号を同期検波クロックSDET1に変換するコンパレーターと、により構成できる。
The synchronous detection
同期検波クロック生成回路154は、フィードバック信号DGに対して位相が90度異なる同期検波クロックSDET2を信号IVQに基づいて生成する。同期検波クロック生成回路154は、例えば信号IVQの位相を90度シフトさせるフィルター回路と、フィルター回路の出力信号を同期検波クロックSDET2に変換するコンパレーターと、により構成できる。
The synchronous detection
位相調整回路110は、検出回路140が行う同期検波の同期信号SYC1を駆動回路150からの信号に基づいて出力すると共に、同期信号SYC1の位相調整を行う。位相調整回路110は第1の位相調整回路である。同期信号SYC1は第1の同期信号である。具体的には、位相調整回路110は、同期検波クロックSDET1の位相をシフトさせ、その位相をシフトさせた信号を同期信号SYC1として出力する。同期信号SYC1は、検出信号に含まれる角速度信号を同期検波するための同期信号である。位相のシフト量は、記憶部180に記憶された設定データPSD1に基づいて設定される。設定データPSD1は、後述する手法を用いて回路装置100の検査時に取得される。記憶部180は半導体メモリーであり、例えば不揮発性メモリーである。
The
位相調整回路120は、検出回路140が行う同期検波の同期信号SYC2を駆動回路150からの信号に基づいて出力すると共に、同期信号SYC2の位相調整を行う。位相調整回路120は第2の位相調整回路である。同期信号SYC2は第2の同期信号である。具体的には、位相調整回路120は、同期検波クロックSDET2の位相をシフトさせ、その位相をシフトさせた信号を同期信号SYC2として出力する。同期信号SYC2は、検出信号に含まれる振動漏れ信号を同期検波するための同期信号である。位相のシフト量は、記憶部180に記憶された設定データPSD2に基づいて設定される。設定データPSD2は、後述する手法を用いて回路装置100の検査時に取得される。
The
検出信号入力端子TS1は振動子10の第1の検出端子に接続され、検出信号入力端子TS1には振動子10から検出信号S1が入力される。検出信号入力端子TS2は振動子10の第2の検出端子に接続され、検出信号入力端子TS2には振動子10から検出信号S2が入力される。検出信号入力端子TS1は第1の検出信号入力端子であり、検出信号入力端子TS2は第2の検出信号入力端子である。検出信号S1は第1の検出信号であり、検出信号S2は第2の検出信号である。検出信号S1、S2は差動信号である。テスト回路130は、第1動作モードにおいて、検出信号入力端子TS1、TS2に入力された検出信号S1、S2を検出回路140へ出力する。第1動作モードはテスト時以外のときに設定されるモードである。テスト時以外とは、例えば製品としての物理量測定装置400が通常動作を行い、物理量を検出するときである。なお、テスト回路130の詳細は後述する。
The detection signal input terminal TS1 is connected to the first detection terminal of the
検出回路140の入力ノードNS1には検出信号S1が入力され、検出回路140の入力ノードNS2には検出信号S2が入力される。入力ノードNS1は第1の入力ノードであり、入力ノードNS2は第2の入力ノードである。検出回路140は、検出信号S1及びS2に基づいて、物理量に対応する物理量信号を検出する。即ち、検出信号S1及びS2に基づいて、角速度に対応する角速度信号を検出する。物理量信号とは、物理量トランスデューサーに加えられた物理量に応じて信号値が変化するアナログ信号又はデジタル信号である。検出回路140は、増幅回路141と同期検波回路142、144とローパスフィルター143、145とマルチプレクサー146とA/D変換回路147と処理回路148とを含む。
The detection signal S1 is input to the input node NS1 of the
増幅回路141は、入力ノードNS1及びNS2に入力される信号を増幅する。テスト時以外においては入力ノードNS1、NS2に検出信号S1、S2が入力され、増幅回路141は検出信号S1、S2を増幅する。具体的には、電荷信号である検出信号S1、S2を電圧の出力信号QVQに変換する。出力信号QVQは差動信号である。増幅回路141は、演算増幅器と、演算増幅器の出力をフィードバックするキャパシターと、により構成できる。
The
同期検波回路142は、増幅回路141の出力信号QVQに対して検波処理を行う。同期検波回路142は第1の同期検波回路である。具体的には、同期検波回路142は、同期信号SYC1に基づいて出力信号QVQから角速度成分を検波する。同期検波回路142は、スイッチ回路によって構成できる。スイッチ回路は、同期信号SYC1が第1の論理レベルのとき、差動信号である出力信号QVQの極性を非反転で出力し、同期信号SYC1が第2の論理レベルのとき、差動信号である出力信号QVQの極性を反転して出力する。
The
ローパスフィルター143は、同期検波回路142の出力信号に対してローパスフィルター処理を行うことで、同期検波回路142の出力信号を平滑化する。ローパスフィルター143は第1のローパスフィルターである。ローパスフィルター143の出力信号LPQ1は差動信号である。ローパスフィルター143は、例えば抵抗とキャパシターで構成されたRCフィルターである。
The low-
同期検波回路144は、増幅回路141の出力信号QVQに対して検波処理を行う。同期検波回路144は第2の同期検波回路である。具体的には、同期検波回路144は、同期信号SYC2に基づいて出力信号QVQから振動漏れ成分を検波する。同期検波回路144は、スイッチ回路によって構成できる。スイッチ回路は、同期信号SYC2が第1の論理レベルのとき、差動信号である出力信号QVQの極性を非反転で出力し、同期信号SYC2が第2の論理レベルのとき、差動信号である出力信号QVQの極性を反転して出力する。
The
ローパスフィルター145は、同期検波回路144の出力信号に対してローパスフィルター処理を行うことで、同期検波回路144の出力信号を平滑化する。ローパスフィルター145は第2のローパスフィルターである。ローパスフィルター145の出力信号LPQ2は差動信号である。ローパスフィルター145は、例えば抵抗とキャパシターで構成されたRCフィルターである。
The low-
マルチプレクサー146は、ローパスフィルター143の出力信号LPQ1又はローパスフィルター145の出力信号LPQ2を時分割に選択し、選択した信号をA/D変換回路147へ出力する。例えば出力信号LPQ1、LPQ2を交互に選択する。マルチプレクサー146はスイッチ回路により構成できる。
The
A/D変換回路147は、マルチプレクサー146の出力信号をA/D変換し、その結果をA/D変換データとして出力する。マルチプレクサー146が出力信号LPQ1、LPQ2を時分割に出力するタイミングに合わせて、A/D変換回路147が出力信号LPQ1、LPQ2を時分割にA/D変換する。即ち、A/D変換回路147は、角速度信号のA/D変換データと振動漏れ信号のA/D変換データとを時分割に出力する。A/D変換方式としては、例えば逐次比較型、フラッシュ型、パイプライン型又は二重積分型等を採用できる。
The A / D conversion circuit 147 A / D converts the output signal of the
処理回路148は、出力信号LPQ1のA/D変換データを処理して角速度データを生成し、出力信号LPQ2のA/D変換データを処理して振動漏れデータを生成する。例えば、出力信号LPQ1のA/D変換データに対してゼロ点補正処理や感度補正処理、ローパスフィルター処理等を行う。また出力信号LPQ2のA/D変換データに対してローパスフィルター処理等を行う。処理回路148は、振動漏れデータをモニターして故障検出を行う。即ち、振動漏れデータが示す信号値が小さい場合に、故障が発生したことを示す故障フラグを発生させる。故障は、例えば振動子10から増幅回路141の出力までの信号伝達経路が断線等することである。処理回路148はデジタル信号処理を行うロジック回路である。例えば処理回路148はDSP(Digital Signal Processor)である。
The
インターフェース回路170は、回路装置100と外部装置との間の通信を行う。外部装置は、例えばCPUやマイクロプロセッサー、SoC等の処理装置である。インターフェース回路170は、処理回路148からの角速度データや故障フラグを外部装置へ送信する。またインターフェース回路170は、外部装置から回路装置100の設定情報を受信する。またインターフェース回路170は、記憶部180のアクセス回路を含み、外部装置からインターフェース回路170を介して記憶部180にアクセス可能となっている。通信方式は、例えばSPI(Serial Peripheral Interface)方式やI2C(Inter-Integrated Circuit)方式等を採用できる。インターフェース回路170と外部装置はインターフェース端子TIFを介して接続される。図1ではインターフェース端子TIFとして1端子を図示しているが、通信方式に応じて必要な個数のインターフェース端子が設けられる。
The
図2は、角速度信号を検波する同期検波回路142の動作を説明する図である。フィードバック信号DGは正弦波信号であり、この正弦波信号の位相ゼロを位相の基準とし、正弦波信号の1周期を360度とする。
FIG. 2 is a diagram illustrating the operation of the
同期検波クロックSDET1は、フィードバック信号DGに対して同相の矩形波信号である。位相調整回路110は、同期検波クロックSDET1の位相を180度遅延させ、その遅延させた信号を同期信号SYC1として出力する。同期信号SYC1はフィードバック信号DGに対して逆相となる。検出信号S1、S2は差動信号なので、以下ではS1−S2も検出信号と呼ぶ。検出信号S1−S2は、角速度信号SARと振動漏れ信号SMLとを含んでいる。図2では、これらを分離して図示しているが、実際にはSARとSMLが加算された信号が検出信号となる。角速度信号SARは正弦波信号であり、フィードバック信号DGに対して位相が90度遅れている。振動漏れ信号SMLは正弦波信号であり、フィードバック信号DGに対して同相である。
The synchronous detection clock SDET1 is a rectangular wave signal in phase with the feedback signal DG. The
増幅回路141が検出信号S1−S2を増幅するが、このとき増幅回路141の出力信号QVQは検出信号S1−S2に対して位相が90度進む。このため、出力信号QVQに含まれる角速度信号SAR’は同期信号SYC1に対して同相となり、振動漏れ信号SML’は同期信号SYC1に対して位相が90度異なる。同期検波回路142が同期信号SYC1に基づいて出力信号QVQを同期検波すると、同期信号SYC1に対して同相の角速度信号SAR’が抽出され、同期信号SYC1に対して位相が90度異なる振動漏れ信号SML’は低減される。
The
しかしながら、同期信号SYC1と振動漏れ信号SML’の位相差が90度からずれている場合には、同期検波後の信号に振動漏れ信号が含まれてしまう。従来の構成では同期信号SYC1と振動漏れ信号SML’の位相差をモニターする手段がないため、例えばジャイロセンサーの検出感度が最大付近となるように同期信号の位相を決定している。しかし、検出信号S1−S2が完全な正弦波とは限らないため、感度が最大のときに同期信号SYC1と振動漏れ信号SML’の位相差が厳密に90度となるとは限らない。本実施形態では、テスト信号入力端子TTI及びテスト回路130を用いて位相調整を行うことで、同期信号SYC1の位相を高精度に調整することが可能であり、従来よりも高精度な振動漏れ信号SML’の低減が可能である。この位相調整手法については後述する。
However, when the phase difference between the synchronization signal SYC1 and the vibration leakage signal SML ′ is shifted from 90 degrees, the signal after the synchronous detection includes the vibration leakage signal. In the conventional configuration, since there is no means for monitoring the phase difference between the synchronization signal SYC1 and the vibration leakage signal SML ', for example, the phase of the synchronization signal is determined so that the detection sensitivity of the gyro sensor is near the maximum. However, since the detection signals S1 to S2 are not always perfect sine waves, the phase difference between the synchronization signal SYC1 and the vibration leakage signal SML 'is not always exactly 90 degrees when the sensitivity is maximum. In the present embodiment, the phase of the synchronization signal SYC1 can be adjusted with high accuracy by performing phase adjustment using the test signal input terminal TTI and the
図3は、振動漏れ信号を検波する同期検波回路144の動作を説明する図である。フィードバック信号DG、検出信号S1−S2、及び増幅回路141の出力信号QVQについては図2と同様である。
FIG. 3 is a diagram for explaining the operation of the
同期検波クロックSDET2は、フィードバック信号DGに対して位相が90度進んだ矩形波信号である。位相調整回路120は、同期検波クロックSDET2の位相を180度遅延させ、その遅延させた信号を同期信号SYC2として出力する。同期信号SYC2はフィードバック信号DGに対して位相が90度遅れている。出力信号QVQに含まれる角速度信号SAR’は同期信号SYC2に対して位相が90度異なり、振動漏れ信号SML’は同期信号SYC2に対して同相となる。同期検波回路144が同期信号SYC2に基づいて出力信号QVQを同期検波すると、同期信号SYC2に対して同相の振動漏れ信号SML’が抽出され、同期信号SYC2に対して位相が90度異なる角速度信号SAR’は除去される。
The synchronous detection clock SDET2 is a rectangular wave signal whose phase is advanced by 90 degrees with respect to the feedback signal DG. The
振動子10に加えられた角速度に応じて角速度信号が変化するため、同期検波後の振動漏れ信号に角速度信号が含まれた場合、振動漏れ信号が変動してしまう。振動漏れ信号が変動すると、振動漏れ信号を用いた故障検出に影響を与える可能性がある。本実施形態では、テスト信号入力端子TTI及びテスト回路130を用いて位相調整を行うことで、同期信号SYC2の位相を高精度に調整することが可能であり、高精度な角速度信号SAR’の低減が可能である。この位相調整手法については後述する。
Since the angular velocity signal changes according to the angular velocity applied to the
図4は、テスト時における回路装置100とテスト装置600の接続構成例である。図示の関係上、回路装置100の構成要素の一部を省略しているが、回路装置100の構成は図1と同様である。なお、テストとは、回路装置100のテストであり、例えばウエハ状態における回路装置100のテストを想定できる。
FIG. 4 is a connection configuration example of the
図4に示すように、テスト装置600はテスト信号生成回路610とモニター回路620と処理回路630と遅延測定回路640とを含む。
As shown in FIG. 4, the
フィードバック信号入力端子TDGには、テスト信号STE1が入力される。またテスト信号入力端子TTIには、位相調整の調整値を測定するためのテスト信号STE2が入力される。テスト信号STE1は第1のテスト信号であり、テスト信号STE2は第2のテスト信号である。テスト信号STE2は、テスト信号STE1に対して所与の位相関係の信号である。 The test signal STE1 is input to the feedback signal input terminal TDG. A test signal STE2 for measuring an adjustment value for phase adjustment is input to the test signal input terminal TTI. The test signal STE1 is a first test signal, and the test signal STE2 is a second test signal. The test signal STE2 is a signal having a given phase relationship with respect to the test signal STE1.
具体的には、テスト信号生成回路610がテスト信号STE1、STE2を生成する。テスト信号生成回路610は、正弦波電圧を生成する電圧生成回路VTG1と、正弦波電圧を電流に変換してテスト信号STE1として出力する抵抗RG及びキャパシターCGと、正弦波電圧であるテスト信号STE2を生成する電圧生成回路VTG2とを含む。テスト信号生成回路610は、電圧生成回路VTG1、VTG2を制御することでテスト信号STE1とSTE2の位相関係を制御する。
Specifically, the test
テスト回路130は、テスト信号入力端子TTIと、入力ノードNS1及びNS2との間に設けられる。そしてテスト回路130は、第2の動作モードにおいて、テスト信号STE2に基づいてテスト用入力信号TIS1を入力ノードNS1に入力すると共にテスト用入力信号TIS2を入力ノードNS2に出力する。テスト用入力信号TIS1は第1のテスト用入力信号であり、テスト用入力信号TIS2は第2のテスト用入力信号である。第2の動作モードはテスト時に設定されるモードである。第1の動作モード及び第2の動作モードは、例えば不図示のレジスターが記憶する設定情報に基づいて設定される。この設定情報は、例えばインターフェース回路170を介して回路装置100の外部からレジスターに設定される。例えば、第1の動作モードはデフォルト設定であり、テスト時において図4の処理回路630が第2の動作モードをレジスターに設定する。
The
テスト用入力信号TIS1とTIS2は同相の信号であるが、その振幅は異なっている。このため差動信号として考えたときのTIS1−TIS2はゼロでない振幅をもっている。以下では、TIS1−TIS2もテスト用入力信号と呼ぶ。テスト用入力信号TIS1−TIS2は電荷信号であり、その位相はテスト信号STE2に対して90度異なっている。即ち、テスト信号STE1とSTE2を所与の位相関係に設定することで、テスト信号STE1とテスト用入力信号TIS1−TIS2の位相関係を設定できる。 The test input signals TIS1 and TIS2 are in-phase signals, but their amplitudes are different. For this reason, TIS1-TIS2 when considered as a differential signal has a non-zero amplitude. Hereinafter, TIS1-TIS2 are also referred to as test input signals. The test input signals TIS1-TIS2 are charge signals, and their phases are different by 90 degrees with respect to the test signal STE2. That is, the phase relationship between the test signal STE1 and the test input signals TIS1-TIS2 can be set by setting the test signals STE1 and STE2 to a given phase relationship.
以上の実施形態では、回路装置100は、駆動回路150と、駆動回路150に接続されるフィードバック信号入力端子TDGと、検出回路140と、検出信号入力端子TS1、TS2と、テスト信号入力端子TTIと、テスト回路130と、位相調整回路110とを含む。検出回路140は、入力ノードNS1、NS2、及び同期検波回路142を有する。テスト回路130は、入力ノードNS1、NS2、検出信号入力端子TS1、TS2、及びテスト信号入力端子TTIに接続される。回路装置100は、第1動作モードと第2動作モードとの切り替えが可能である。第1動作モードにおいて、駆動回路150は、フィードバック信号入力端子TDGに入力された振動子10からのフィードバック信号DGに基づいて、振動子10を駆動する駆動信号DSを出力する。位相調整回路110は、フィードバック信号DGに基づく駆動回路150からの信号に対して位相調整を行い、位相調整後の信号を同期信号SYC1として同期検波回路142に出力する。テスト回路130は、検出信号入力端子TS1、TS2に入力された振動子10からの検出信号S1、S2を入力ノードNS1、NS2に出力する。同期検波回路142は、検出信号S1、S2に基づく検波処理を行う。検出回路140は、同期検波回路142の出力信号に基づいて、物理量信号を検出する。第2動作モードにおいて、位相調整回路110は、フィードバック信号入力端子TDGに入力されたテスト信号STE1に基づく駆動回路150からの信号に対して位相調整を行い、位相調整後の信号を同期信号SYC1として同期検波回路142に出力する。テスト回路130は、テスト信号入力端子TTIから入力されたテスト信号STE2に基づいて、テスト用入力信号TIS1、TIS2を入力ノードNS1、NS2に出力する。テスト信号STE2は、テスト信号STE1に対して所与の位相関係の信号である。同期検波回路142は、テスト用入力信号TIS1、TIS2に基づく検波処理を行う。検出回路140は、同期検波回路142の出力信号に基づく信号を出力する。
In the above embodiment, the
本実施形態によれば、テスト時において、振動子10からのフィードバック信号DGを模擬したテスト信号STE1をフィードバック信号入力端子TDGに入力できる。また、テスト信号入力端子TTI及びテスト回路130を設けると共に第2動作モードを設けたことで、振動子10からの検出信号S1−S2を模擬したテスト用入力信号TIS1−TIS2を検出回路140に入力できる。テスト信号STE1とテスト用入力信号TIS1−TIS2の間の位相関係はテスト装置600が任意に設定可能である。即ち、テスト用入力信号TIS1−TIS2として、振動漏れ信号を模擬した信号を検出回路140に入力できる。これにより、同期信号SYC1の位相を正確に調整できる。
According to the present embodiment, during the test, the test signal STE1 that simulates the feedback signal DG from the
具体的には、第2動作モードにおいて振動漏れ信号を模擬したテスト用入力信号TIS1−TIS2を検出回路140に入力した状態で、処理回路630がインターフェース回路170を介して角速度データを読み出す。処理回路630は同期信号SYC1の位相を変化させて角速度データを取得する。例えばインターフェース回路170を介したレジスター設定により位相調整回路110の遅延時間が設定できるようになっている。処理回路630は、取得した角速度データに基づいて、角速度データの信号値が最小となる同期信号SYC1の位相を求める。処理回路630は、求めた同期信号SYC1の位相に対応する設定データPSD1を記憶部180に書き込む。このようにして、同期検波において振動漏れ信号を低減できる正確な同期信号SYC1の位相を決定できる。
Specifically, the
例えば、検出信号には振動漏れ信号以外にも例えば高調波等の不要信号が含まれているため、感度が最大の位相が振動漏れ信号に対して90度とは限らない。仮に、感度が最大となるように同期信号SYC1を調整したとすると、振動漏れ信号を低減できるとは限らない。また、プロセスばらつきや、温度変動などによって、同期信号の位相がずれてしまい、同期信号の位相調整の精度が低下するおそれがある。この点、本実施形態によれば、上記のような位相調整手法を用いたことで、同期検波において振動漏れ信号を低減できる正確な同期信号SYC1の位相を決定できる。 For example, since the detection signal includes unnecessary signals such as harmonics in addition to the vibration leakage signal, the phase with the maximum sensitivity is not necessarily 90 degrees with respect to the vibration leakage signal. If the synchronization signal SYC1 is adjusted so as to maximize the sensitivity, the vibration leakage signal cannot always be reduced. Further, the phase of the synchronization signal may be shifted due to process variations, temperature fluctuations, etc., and the accuracy of phase adjustment of the synchronization signal may be reduced. In this regard, according to the present embodiment, the phase of the synchronization signal SYC1 that can reduce the vibration leakage signal in the synchronous detection can be determined by using the phase adjustment method as described above.
図4に示すように、テスト回路130は、入力ノードNS1と第1のノードN1との間に設けられるスイッチSWT1と、入力ノードNS2と第2のノードN2との間に設けられるスイッチSWT2と、を含む。またテスト回路130は、第1のノードN1と第3のノードN3との間に設けられるキャパシターCT1と、第2のノードN2と第3のノードN3との間に設けられるキャパシターCT2と、第3のノードN3とテスト信号入力端子TTIとの間に設けられるスイッチSWT3と、を含む。またテスト回路130は、入力ノードNS1と検出信号入力端子TS1との間に設けられるスイッチSWS1と、入力ノードNS2と検出信号入力端子TS2との間に設けられるスイッチSWS2と、を含む。スイッチSWT1〜SWT3は第1〜第3のスイッチであり、スイッチSWS1は第4のスイッチであり、スイッチSWS2は第5のスイッチである。キャパシターCT1は第1のキャパシターであり、キャパシターCT2は第2のキャパシターである。
As shown in FIG. 4, the
スイッチSWT1〜SWT3、SWS1、SWS2はトランジスターにより構成される。例えばレジスター設定により、これらのスイッチがオン又はオフに制御される。また、キャパシターCT2の容量はキャパシターCT1の容量とは異なる。テスト時には、スイッチSWT1〜SWT3がオンになり、スイッチSWS1、SWS2がオフになる。これにより、テスト装置600からテスト信号入力端子TTIを介して入力されたテスト信号STE2に基づいて、テスト用入力信号TIS1、TIS2を検出回路140に入力できる。一方、ジャイロセンサーの通常動作時には、スイッチSWT1〜SWT3がオフになり、スイッチSWS1、SWS2がオンになる。これにより、振動子10から検出信号入力端子TS1、TS2を介して入力された検出信号S1、S2を検出回路140に入力できる。
The switches SWT1 to SWT3, SWS1, and SWS2 are composed of transistors. For example, these switches are controlled to be turned on or off by a register setting. Further, the capacitance of the capacitor CT2 is different from the capacitance of the capacitor CT1. During the test, the switches SWT1 to SWT3 are turned on and the switches SWS1 and SWS2 are turned off. As a result, the test input signals TIS1 and TIS2 can be input to the
上述のように、テスト信号STE1とSTE2は所与の位相関係を有する。この所与の位相関係は、テスト信号STE1とSTE2との間の位相差が90度となる位相関係である。なお、テスト信号STE1に対してテスト信号STE2の位相が90度進んでいてもよいし、90度遅れていてもよい。 As described above, the test signals STE1 and STE2 have a given phase relationship. This given phase relationship is a phase relationship in which the phase difference between the test signals STE1 and STE2 is 90 degrees. Note that the phase of the test signal STE2 may be advanced by 90 degrees with respect to the test signal STE1, or may be delayed by 90 degrees.
テスト信号STE1とSTE2との間の位相差が90度である場合、テスト信号STE1とテスト用入力信号TIS1−TIS2の間は同相又は逆相となる。図2で説明したように、振動漏れ信号はフィードバック信号DGに対して同相である。即ち、テスト用入力信号TIS1−TIS2は振動漏れ信号を模擬した信号である。このテスト用入力信号TIS1−TIS2を検出回路140に入力した状態でテスト装置600が角速度データを読み出し、角速度データの信号値が最小となるように同期信号SYC1の位相を調整することで、高精度に振動漏れ信号を低減可能な位相調整が可能となる。
When the phase difference between the test signals STE1 and STE2 is 90 degrees, the phase between the test signal STE1 and the test input signals TIS1-TIS2 is the same or opposite. As described in FIG. 2, the vibration leakage signal is in phase with the feedback signal DG. That is, the test input signals TIS1-TIS2 are signals that simulate the vibration leakage signal. The
なお、テスト装置600はアナログの角速度信号を回路装置100から取得して、その角速度信号に基づいて位相調整してもよい。具体的には、回路装置100は出力端子TTQ1を含む。出力端子TTQ1は第1の出力端子である。出力端子TTQ1は第2動作モードにおいてローパスフィルター143の出力信号LPQ1を出力する。即ち、出力端子TTQ1はテスト時にローパスフィルター143の出力信号LPQ1を出力する。
Note that the
テスト装置600のモニター回路620は、出力端子TTQ1からの出力信号LPQ1をモニターする。例えば出力信号LPQ1をA/D変換する。処理回路630は、そのA/D変換データの信号値が最小値となるように同期信号SYC1の位相を調整する。このような手法によっても同期信号SYC1の位相を調整することが可能である。なお、テスト装置600がインターフェース回路170を介して角速度データを取得する場合には、出力端子TTQ1は省略されてもよい。
The
図4に示すように、回路装置100は、位相調整の設定データPSD1を記憶する記憶部180を含む。
As shown in FIG. 4, the
テスト装置600は、調整した同期信号SYC1の位相を実現させる位相調整回路110の設定データPSD1を、記憶部180に書き込む。これにより、ジャイロセンサーの通常動作時には、位相調整回路110は、記憶部180に記憶された設定データPSD1に基づいて、振動漏れ信号に対して位相が90度異なる同期信号SYC1を出力できる。
The
図5、図8で後述するように、位相調整回路110は、駆動回路150からの信号を遅延させる遅延回路を有し、その遅延回路の出力信号に基づいて同期信号SYC1を出力する。記憶部180に記憶された設定データPSD1は、遅延回路の遅延時間を設定するデータである。
As will be described later with reference to FIGS. 5 and 8, the
本実施形態によれば、位相調整回路110が遅延回路により同期検波クロックSDET1を遅延させることで、同期信号SYC1を生成できる。そして、記憶部180に記憶された設定データPSD1に基づいて遅延回路の遅延時間が設定されることで、振動漏れ信号に対して位相が90度異なる同期信号SYC1を得ることができる。
According to the present embodiment, the
図4に示すように、回路装置100は、同期信号SYC2に基づいて増幅回路141の出力信号QVQに対する検波処理を行って、振動漏れ信号を抽出する同期検波回路144を含む。
As illustrated in FIG. 4, the
これにより、検出信号から振動漏れ信号を抽出し、その振動漏れ信号を用いた信号処理が可能となる。例えば、振動漏れ信号の信号レベルと閾値とを比較し、信号レベルが閾値を下回ったときに、ジャイロセンサーに異常が発生したと判断できる。 Thereby, a vibration leakage signal is extracted from the detection signal, and signal processing using the vibration leakage signal can be performed. For example, the signal level of the vibration leakage signal is compared with a threshold, and when the signal level falls below the threshold, it can be determined that an abnormality has occurred in the gyro sensor.
振動漏れ信号を検波するための同期信号SYC2の位相を調整するときには、テスト信号STE1とSTE2の間の所与の位相関係は、テスト信号STE1とSTE2との間の位相差が0度又は180度となる位相関係である。 When adjusting the phase of the synchronization signal SYC2 for detecting the vibration leakage signal, the given phase relationship between the test signals STE1 and STE2 is such that the phase difference between the test signals STE1 and STE2 is 0 degrees or 180 degrees. This is the phase relationship.
テスト信号STE1とSTE2との間の位相差が0度又は180度である場合、テスト信号STE1とテスト用入力信号TIS1−TIS2の間の位相差は90度異なる。図3で説明したように、角速度信号はフィードバック信号DGに対して位相が90度異なる。即ち、テスト用入力信号TIS1−TIS2は角速度信号を模擬した信号である。このテスト用入力信号TIS1−TIS2を検出回路140に入力した状態でテスト装置600が振動漏れデータを読み出し、振動漏れデータの信号値が最小となるように同期信号SYC2の位相を調整することで、高精度に角速度信号を低減可能な位相調整が可能となる。
When the phase difference between the test signals STE1 and STE2 is 0 degree or 180 degrees, the phase difference between the test signal STE1 and the test input signals TIS1-TIS2 is different by 90 degrees. As described with reference to FIG. 3, the angular velocity signal is 90 degrees out of phase with the feedback signal DG. That is, the test input signals TIS1-TIS2 are signals simulating an angular velocity signal. With the test input signals TIS1-TIS2 being input to the
なお、テスト装置600はアナログの振動漏れ信号を回路装置100から取得して、その振動漏れ信号に基づいて位相調整してもよい。具体的には、回路装置100は出力端子TTQ2を含む。出力端子TTQ1は第2の出力端子である。出力端子TTQ2は第2動作モードにおいて、ローパスフィルター145の出力信号LPQ2を出力する。即ち、出力端子TTQ2はテスト時にローパスフィルター145の出力信号LPQ2を出力する。
Note that the
テスト装置600のモニター回路620は、出力端子TTQ2からの出力信号LPQ2をモニターする。例えば出力信号LPQ2をA/D変換する。処理回路630は、そのA/D変換データの信号値が最小値となるように同期信号SYC2の位相を調整する。このような手法によっても同期信号SYC2の位相を調整することが可能である。なお、テスト装置600がインターフェース回路170を介して振動漏れデータを取得する場合には、出力端子TTQ2は省略されてもよい。
The
2.位相調整回路
図5は、位相調整回路の第1の詳細な構成例である。なお図5には、位相調整回路110を例に図示するが、位相調整回路120も同様の構成である。
2. Phase Adjustment Circuit FIG. 5 is a first detailed configuration example of the phase adjustment circuit. FIG. 5 illustrates the
位相調整回路110は、遅延回路DE1〜DEnを含む。nは2以上の整数である。遅延回路DE1は、バッファー回路DBF1と、バッファー回路DBF1の出力ノードと接地ノードとの間に設けられる可変容量回路CDL1と、を含む。遅延回路DE2〜DEnも同様の構成である。バッファー回路DBF1の入力ノードには同期検波クロックSDET1が入力される。バッファー回路DBF2の入力ノードにはバッファー回路DBF1の出力信号が入力される。以下同様であり、バッファー回路DBFnの出力信号が同期信号SYC1として出力される。可変容量回路CDL1〜CDLnの容量は、記憶部180に記憶された設定データPSD1により設定される。これにより、遅延回路DE1〜DEnの遅延時間が設定され、同期検波クロックSDET1に対する同期信号SYC1の位相が設定される。
The
テスト時には、テスト装置600がテスト信号STE1をフィードバック信号入力端子TDGに入力し、テスト信号STE2をテスト信号入力端子TTIに入力し、設定データPSD1を変化させながら角速度データを取得する。そして、テスト装置600は、角速度データの信号値が最小となる設定データPSD1を求め、その求めた設定データPSD1を記憶部180に書き込む。
During the test, the
図6は、位相調整の温度依存性を説明する図である。図6のA1は、フィードバック信号DGに対する同期信号SYC1の位相差が有する温度特性であり、A2は、フィードバック信号DGに対する角速度信号の位相差が有する温度特性である。ここでの角速度信号は、同期検波回路142に入力される信号QVQに含まれる角速度信号である。
FIG. 6 is a diagram for explaining the temperature dependence of the phase adjustment. A1 in FIG. 6 is a temperature characteristic having a phase difference of the synchronization signal SYC1 with respect to the feedback signal DG, and A2 is a temperature characteristic having a phase difference of the angular velocity signal with respect to the feedback signal DG. The angular velocity signal here is an angular velocity signal included in the signal QVQ input to the
テスト時において、同期信号SYC1と角速度信号の位相差が温度T0でゼロになるように調整したとする。しかし、電流電圧変換回路151、同期検波クロック生成回路153、及び位相調整回路110の温度特性によって、フィードバック信号DGに対する同期信号SYC1の位相差には温度特性が生じる。また、増幅回路141の温度特性によって、フィードバック信号DGに対する角速度信号の位相差には温度特性が生じる。これらの温度特性の傾きが異なる場合、その温度特性の差分は、図6のA3に示すように温度特性の傾きをもつ。A3は、角速度信号の位相差の温度特性から、同期信号SYC1の位相差の温度特性を減算したものである。このような温度特性の傾きがある場合、T0と異なる温度では同期信号SYC1と角速度信号の位相差がゼロにならない。このため、同期検波後の角速度信号に振動漏れ信号が混ざり、その混ざる振動漏れ信号のレベルが温度によって変動する。
In the test, it is assumed that the phase difference between the synchronization signal SYC1 and the angular velocity signal is adjusted to zero at the temperature T0. However, due to the temperature characteristics of the current-
高精度に角速度を検出するためには、同期信号SYC1と角速度信号の位相差の温度特性を低減しておくことが望ましい。以下、同期信号SYC1と角速度信号の位相差の温度特性を低減する手法を説明する。 In order to detect the angular velocity with high accuracy, it is desirable to reduce the temperature characteristic of the phase difference between the synchronization signal SYC1 and the angular velocity signal. Hereinafter, a method for reducing the temperature characteristic of the phase difference between the synchronization signal SYC1 and the angular velocity signal will be described.
図7は、位相調整回路110の第2の詳細な構成例である。位相調整回路110は、遅延回路DGA、DGB、DGCと、セレクターSELA、SELB、SELCとを含む。なお図7には、位相調整回路110を例に図示するが、位相調整回路120も同様の構成である。即ち、同期信号SYC2と振動漏れ信号の位相差の温度特性についても、同様の手法により低減できる。
FIG. 7 is a second detailed configuration example of the
遅延回路DGAは、直列に接続されたバッファー回路BFA1〜BFApを含み、バッファー回路BFA1には同期検波クロックSDET1が入力される。pは2以上の整数である。セレクターSELAは、バッファー回路BFA1〜BFApの出力信号のうち、設定データPSD1に指定される信号を選択し、選択した信号を出力信号SELAQとして出力する。遅延回路DGBは、直列に接続されたバッファー回路BFB1〜BFBqを含み、バッファー回路BFB1には出力信号SELAQが入力される。qは2以上の整数である。セレクターSELBは、バッファー回路BFB1〜BFBqの出力信号のうち、設定データPSD1に指定される信号を選択し、選択した信号を出力信号SELBQとして出力する。遅延回路DGCは、直列に接続されたバッファー回路BFC1〜BFCrを含み、バッファー回路BFC1には出力信号SELBQが入力される。rは2以上の整数である。セレクターSELCは、バッファー回路BFC1〜BFCrの出力信号のうち、設定データPSD1に指定される信号を選択し、選択した信号を同期信号SYC1として出力する。 The delay circuit DGA includes buffer circuits BFA1 to BFAp connected in series, and the synchronous detection clock SDET1 is input to the buffer circuit BFA1. p is an integer of 2 or more. The selector SELA selects a signal specified by the setting data PSD1 from the output signals of the buffer circuits BFA1 to BFAp, and outputs the selected signal as the output signal SELAQ. The delay circuit DGB includes buffer circuits BFB1 to BFBq connected in series, and the output signal SELAQ is input to the buffer circuit BFB1. q is an integer of 2 or more. The selector SELB selects a signal specified by the setting data PSD1 from the output signals of the buffer circuits BFB1 to BFBq, and outputs the selected signal as the output signal SELBQ. The delay circuit DGC includes buffer circuits BFC1 to BFCr connected in series, and an output signal SELBQ is input to the buffer circuit BFC1. r is an integer of 2 or more. The selector SELC selects a signal specified by the setting data PSD1 from the output signals of the buffer circuits BFC1 to BFCr, and outputs the selected signal as the synchronization signal SYC1.
バッファー回路BFA1〜BFApにおける信号の遅延時間は負の温度特性を有し、バッファー回路BFB1〜BFBqにおける信号の遅延時間はフラットな温度特性を有し、バッファー回路BFC1〜BFCrにおける信号の遅延時間は正の温度特性を有する。セレクターSELAがバッファー回路BFA1〜BFApの出力信号のいずれを選択するかに応じて、負の温度特性の傾きが変化する。またセレクターSELCがバッファー回路BFC1〜BFCrの出力信号のいずれを選択するかに応じて、正の温度特性の傾きを調整できる。遅延時間の絶対値は、セレクターSELBがバッファー回路BFB1〜BFBqの出力信号のいずれを選択するかで調整できる。以上の温度特性が加算されることで、位相調整回路110全体としての遅延時間の温度特性を調整できる。
The signal delay time in the buffer circuits BFA1 to BFAp has a negative temperature characteristic, the signal delay time in the buffer circuits BFB1 to BFBq has a flat temperature characteristic, and the signal delay time in the buffer circuits BFC1 to BFCr is positive. Temperature characteristics. The slope of the negative temperature characteristic changes depending on which of the output signals of the buffer circuits BFA1 to BFAp is selected by the selector SELA. The slope of the positive temperature characteristic can be adjusted according to which of the output signals of the buffer circuits BFC1 to BFCr is selected by the selector SELC. The absolute value of the delay time can be adjusted depending on which of the output signals of the buffer circuits BFB1 to BFBq is selected by the selector SELB. By adding the above temperature characteristics, the temperature characteristics of the delay time of the entire
図8は、調整された遅延時間の温度特性を説明する図である。図8のB1は、同期検波クロックSDET1に対する同期信号SYC1の位相差が有する温度特性であり、位相調整回路110全体としての遅延時間の温度特性に対応している。温度T0における位相差はxである。これは、図6のA2に示すように、同期検波回路142に入力される角速度信号の、フィードバック信号DGに対する位相差xと同じである。またB1の温度特性の傾きは、図6のA3に示す温度特性の傾きをキャンセルする。A3は、角速度信号に対する同期信号SYC1の位相差が有する温度特性である。具体的には、図8のB1の温度特性の傾きは、図6のA1に示す温度特性の傾きを、A2に示す温度特性の傾きに合わせるような傾きとなっている。A1は、フィードバック信号DGに対する同期信号SYC1の位相差が有する温度特性であり、A2は、フィードバック信号DGに対する角速度信号の位相差が有する温度特性である。以上により、図8のB2に示すように、同期検波回路142に入力される角速度信号に対する同期信号SYC1の位相差が、温度に対してフラットな特性となる。
FIG. 8 is a diagram for explaining the temperature characteristics of the adjusted delay time. B1 in FIG. 8 is a temperature characteristic of the phase difference of the synchronization signal SYC1 with respect to the synchronous detection clock SDET1, and corresponds to the temperature characteristic of the delay time of the
3.位相調整手法
図7の位相調整回路110を用いる場合において、テスト時に同期信号SYC1の位相を調整する手法を説明する。図9は、位相調整の手順を示すフローチャートである。なお、以下では同期信号SYC1の位相を調整する場合を例に説明するが、同期信号SYC2の位相についても同様の手法で調整できる。
3. Phase Adjustment Method A method for adjusting the phase of the synchronization signal SYC1 at the time of testing when the
図9に示すように、ステップS11において温度を設定する。即ち、複数の温度においてデータを取得する場合において、その複数の温度のうち1つの温度を回路装置100の環境温度に設定する。ここでは複数の温度をT1、T2、T3とし、最初にT1を選択するものとする。
As shown in FIG. 9, the temperature is set in step S11. That is, when acquiring data at a plurality of temperatures, one of the plurality of temperatures is set as the environmental temperature of the
次に、ステップS12において角速度データを取得する。即ち、テスト装置600が検出回路140からの検出結果をモニターする。具体的には、テスト装置600のテスト信号生成回路610がフィードバック信号入力端子TDGにテスト信号STE1を入力し、テスト信号入力端子TTIにテスト信号STE2を入力し、処理回路630が回路装置100から角速度データを読み出す。このとき、位相調整回路110の設定データPSD1を変化させて角速度データを取得しておく。
Next, angular velocity data is acquired in step S12. That is, the
次に、ステップS13において位相調整回路110の遅延時間を測定する。図4に示すように、第2テスト回路160は、遅延テスト端子TPIと位相調整回路110の入力ノードとの間に設けられたスイッチSWI1と、遅延テスト端子TPQと位相調整回路110の出力ノードとの間に設けられたスイッチSWQ1と、を含む。また、第2テスト回路160は、遅延テスト端子TPIと位相調整回路120の入力ノードとの間に設けられたスイッチSWI2と、遅延テスト端子TPQと位相調整回路120の出力ノードとの間に設けられたスイッチSWQ2と、を含む。これらのスイッチはトランジスターにより構成される。ジャイロセンサーの通常動作時においてスイッチSWI1、SWQ1、SWI2、SWQ2はオフである。テスト時において、位相調整回路110の遅延時間を測定する際にはスイッチSWI1、SWQ1がオンであり、スイッチSWI2、SWQ2がオフである。テスト装置600の遅延測定回路640は遅延テスト端子TPIを介して位相調整回路110にパルス信号を入力する。遅延測定回路640は、遅延テスト端子TPQを介して位相調整回路110の出力パルス信号を取得し、位相調整回路110の遅延時間を測定する。このとき、位相調整回路110の設定データPSD1を変化させて遅延時間を測定する。例えば、図7のセレクターSELAがバッファー回路BFA1の出力信号を選択したときの遅延時間と、セレクターSELAがバッファー回路BFApの出力信号を選択したときの遅延時間を測定する。これにより、バッファー回路1個あたりの遅延時間を知ることができる。同様の手法をセレクターSELB、SELCにも適用する。
Next, the delay time of the
次に、ステップS14において、T1、T2、T3の全ての温度について測定したかを判定する。測定していない温度があれば、ステップS11において、その温度を設定する。全ての温度を設定した場合、ステップS15に進む。 Next, in step S14, it is determined whether all temperatures T1, T2, and T3 have been measured. If there is an unmeasured temperature, the temperature is set in step S11. When all the temperatures are set, the process proceeds to step S15.
ステップS15において、位相調整に必要な遅延時間と傾きを求める。ステップS12において、設定データPSD1を変化させて角速度データを取得しており、ステップS13において、設定データPSD1を変化させて位相調整回路110の遅延時間を測定している。これらに基づいて、図10に示すように各遅延時間における角速度データを知ることができる。図10は温度T1における測定結果であり、図10に示す黒丸は、測定した角速度データを示す。ここでは3つの遅延時間において測定されている。フィッティング処理等を用いて、角速度データの信号値が最小となる遅延時間DTM1を求める。これを温度T2、T3についても行う。温度T2、T3で求めた遅延時間をDTM2、DTM3とする。図11に示すように、温度T1、T2、T3で求めた遅延時間DTM1、DTM2、DTM3から、遅延時間の温度特性を求める。例えば1次関数でフィッティング処理することで温度特性の傾きを求める。
In step S15, the delay time and inclination necessary for phase adjustment are obtained. In step S12, the angular velocity data is acquired by changing the setting data PSD1, and in step S13, the delay time of the
次に、ステップS16において、設定データPSD1を決定する。ステップS13において、温度T1、T2、T3の各々について、設定データPSD1を変化させて遅延時間を測定している。テスト装置600の処理回路630は、この測定結果から、設定データPSD1と遅延時間の温度特性との関係を求めることができる。処理回路630は、この関係から、ステップS15で求めた遅延時間の温度特性を実現する設定データPSD1を求め、その求めた設定データPSD1を記憶部180に書き込む。
Next, in step S16, setting data PSD1 is determined. In step S13, the delay time is measured for each of the temperatures T1, T2, and T3 by changing the setting data PSD1. The
4.電子機器、移動体
図12は、回路装置100を含む電子機器500の構成例である。この電子機器500は、回路装置100を含む物理量測定装置400と、処理装置520とを含む。また通信部510、操作部530、表示部540、記憶部550、アンテナANTを含むことができる。
4). FIG. 12 is a configuration example of an
電子機器500としては種々の機器を想定できる。例えば、GPS内蔵時計、生体情報測定機器又は頭部装着型表示装置等のウェアラブル機器を想定できる。生体情報測定機器は、例えば脈波計、歩数計等である。或いは、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートPC又はタブレットPC等の携帯情報端末を想定できる。或いは、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などを想定できる。或いは、距離、時間、流速又は流量等の物理量を計測する計測機器や、車載機器や、ロボットなどを想定できる。車載機器は、例えば自動運転用の機器等である。
Various devices can be assumed as the
通信部510は、通信回路であり、例えば無線回路である。無線回路は、アンテナANTを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理装置520は、電子機器の制御処理や、通信部510を介して送受信されるデータの種々のデジタル処理などを行う。この処理装置520の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部530は、ユーザーが入力操作を行うための装置であり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部540は、各種の情報を表示する装置であり、液晶や有機ELなどのディスプレイにより実現できる。記憶部550は、データを記憶する装置であり、その機能はRAMやROMなどの半導体メモリーやハードディスクドライブなどにより実現できる。
The
図13は、回路装置100を含む移動体の例である。回路装置100は、例えば、車、飛行機、バイク、自転車、ロボット、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の車載電子機器を備えて、地上や空や海上を移動する機器又は装置である。図13は移動体の具体例としての自動車206を概略的に示している。自動車206には、回路装置100を含む物理量測定装置が組み込まれる。制御装置208は、この物理量測定装置により測定された物理量に基づいて種々の制御処理を行う。例えば物理量測定装置がジャイロセンサーである場合、ジャイロセンサーはボディー207の姿勢を検出することができる。ボディー207は自動車206においては車体である。ジャイロセンサーの検出信号は制御装置208に供給される。制御装置208は例えばボディー207の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪209のブレーキを制御したりすることができる。なお回路装置100が組み込まれる機器は、このような制御装置208には限定されず、自動車206やロボット等の移動体に設けられる種々の機器に組み込むことができる。
FIG. 13 is an example of a moving object including the
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、物理量測定装置、電子機器、移動体の構成及び動作や、位相調整方法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。 Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. Accordingly, all such modifications are intended to be included in the scope of the present invention. For example, a term described at least once together with a different term having a broader meaning or the same meaning in the specification or the drawings can be replaced with the different term in any part of the specification or the drawings. All combinations of the present embodiment and the modified examples are also included in the scope of the present invention. Further, the configurations and operations of the circuit device, the physical quantity measuring device, the electronic device, the moving body, the phase adjustment method, and the like are not limited to those described in the present embodiment, and various modifications can be made.
10…振動子、100…回路装置、110…位相調整回路、120…位相調整回路、130…テスト回路、140…検出回路、141…増幅回路、142…同期検波回路、143…ローパスフィルター、144…同期検波回路、145…ローパスフィルター、146…マルチプレクサー、147…A/D変換回路、148…処理回路、150…駆動回路、151…電流電圧変換回路、152…駆動信号生成回路、153…同期検波クロック生成回路、154…同期検波クロック生成回路、160…第2テスト回路、170…インターフェース回路、180…記憶部、206…自動車、207…ボディー、208…制御装置、209…車輪、400…物理量測定装置、500…電子機器、510…通信部、520…処理装置、530…操作部、540…表示部、550…記憶部、600…テスト装置、610…テスト信号生成回路、620…モニター回路、630…処理回路、640…遅延測定回路、DE1〜DEn…遅延回路、DGA,DGB,DGC…遅延回路、DG…フィードバック信号、DS…駆動信号、NS1,NS2…入力ノード、PSD1,PSD2…設定データ、S1,S2…検出信号、SDET1,SDET2…同期検波クロック、STE1,STE2…テスト信号、SWS1,SWS2,SWT1〜SWT3…スイッチ、SYC1,SYC2…同期信号、TDG…フィードバック信号入力端子、TDS…駆動信号出力端子、TIS1,TIS2…テスト用入力信号、TS1,TS2…検出信号入力端子、TTI…テスト信号入力端子、TTQ1,TTQ2…出力端子
DESCRIPTION OF
Claims (13)
前記駆動回路に接続されるフィードバック信号入力端子と、
第1の入力ノード、第2の入力ノード、及び同期検波回路を有する検出回路と、
第1の検出信号入力端子と、
第2の検出信号入力端子と、
テスト信号入力端子と、
前記第1の入力ノード、前記第2の入力ノード、前記第1の検出信号入力端子、前記第2の検出信号入力端子、及び前記テスト信号入力端子に接続されるテスト回路と、
位相調整回路と、
を含み、
第1動作モードと第2動作モードとの切り替えが可能であって、
前記第1動作モードにおいて、
前記駆動回路は、前記フィードバック信号入力端子に入力された物理量トランスデューサーからのフィードバック信号に基づいて、前記物理量トランスデューサーを駆動する駆動信号を出力し、
前記位相調整回路は、前記フィードバック信号に基づく前記駆動回路からの信号に対して位相調整を行い、位相調整後の信号を同期信号として前記同期検波回路に出力し、
前記テスト回路は、前記第1の検出信号入力端子に入力された前記物理量トランスデューサーからの第1の検出信号を前記第1の入力ノードに出力し、前記第2の検出信号入力端子に入力された第2の検出信号を前記第2の入力ノードに出力し、
前記同期検波回路は、前記第1の検出信号及び前記第2の検出信号に基づく検波処理を行い、
前記検出回路は、前記同期検波回路の出力信号に基づいて、物理量信号を検出し、
前記第2動作モードにおいて、
前記位相調整回路は、前記フィードバック信号入力端子に入力された第1のテスト信号に基づく前記駆動回路からの信号に対して位相調整を行い、位相調整後の信号を同期信号として前記同期検波回路に出力し、
前記テスト回路は、前記テスト信号入力端子から入力された第2のテスト信号に基づいて、第1のテスト用入力信号を前記第1の入力ノードに出力すると共に第2のテスト用入力信号を前記第2の入力ノードに出力し、
前記第2のテスト信号は、前記第1のテスト信号に対して所与の位相関係の信号であり、
前記同期検波回路は、前記第1のテスト用入力信号及び前記第2のテスト用入力信号に基づく検波処理を行い、
前記検出回路は、前記同期検波回路の出力信号に基づく信号を出力することを特徴とする回路装置。 A drive circuit;
A feedback signal input terminal connected to the drive circuit;
A detection circuit having a first input node, a second input node, and a synchronous detection circuit;
A first detection signal input terminal;
A second detection signal input terminal;
A test signal input terminal;
A test circuit connected to the first input node, the second input node, the first detection signal input terminal, the second detection signal input terminal, and the test signal input terminal;
A phase adjustment circuit;
Including
Switching between the first operation mode and the second operation mode is possible,
In the first operation mode,
The drive circuit outputs a drive signal for driving the physical quantity transducer based on a feedback signal from the physical quantity transducer input to the feedback signal input terminal,
The phase adjustment circuit performs phase adjustment on the signal from the drive circuit based on the feedback signal, and outputs the signal after phase adjustment to the synchronous detection circuit as a synchronization signal,
The test circuit outputs a first detection signal from the physical quantity transducer input to the first detection signal input terminal to the first input node, and input to the second detection signal input terminal. Outputting a second detection signal to the second input node;
The synchronous detection circuit performs detection processing based on the first detection signal and the second detection signal,
The detection circuit detects a physical quantity signal based on an output signal of the synchronous detection circuit,
In the second operation mode,
The phase adjustment circuit adjusts the phase of the signal from the drive circuit based on the first test signal input to the feedback signal input terminal, and uses the signal after phase adjustment as a synchronization signal to the synchronous detection circuit. Output,
The test circuit outputs a first test input signal to the first input node and outputs a second test input signal based on the second test signal input from the test signal input terminal. Output to the second input node,
The second test signal is a signal having a given phase relationship with respect to the first test signal;
The synchronous detection circuit performs detection processing based on the first test input signal and the second test input signal,
The circuit device characterized in that the detection circuit outputs a signal based on an output signal of the synchronous detection circuit.
前記テスト回路は、
前記第1の入力ノードと第1のノードとの間に設けられる第1のスイッチと、
前記第2の入力ノードと第2のノードとの間に設けられる第2のスイッチと、
前記第1のノードと第3のノードとの間に設けられる第1のキャパシターと、
前記第2のノードと前記第3のノードとの間に設けられる第2のキャパシターと、
前記第3のノードと前記テスト信号入力端子との間に設けられる第3のスイッチと、
前記第1の入力ノードと前記第1の検出信号入力端子との間に設けられる第4のスイッチと、
前記第2の入力ノードと前記第2の検出信号入力端子との間に設けられる第5のスイッチと、
を有することを特徴とする回路装置。 The circuit device according to claim 1,
The test circuit includes:
A first switch provided between the first input node and the first node;
A second switch provided between the second input node and a second node;
A first capacitor provided between the first node and the third node;
A second capacitor provided between the second node and the third node;
A third switch provided between the third node and the test signal input terminal;
A fourth switch provided between the first input node and the first detection signal input terminal;
A fifth switch provided between the second input node and the second detection signal input terminal;
A circuit device comprising:
前記所与の位相関係は、
前記第1のテスト信号と前記第2のテスト信号との間の位相差が90度となる位相関係であることを特徴とする回路装置。 The circuit device according to claim 1 or 2,
The given phase relationship is
A circuit device having a phase relationship in which a phase difference between the first test signal and the second test signal is 90 degrees.
出力端子を含み、
前記検出回路は、
前記第1の入力ノード及び前記第2の入力ノードに入力される信号を増幅する増幅回路と、
前記同期検波回路の出力信号に対してローパスフィルター処理を行うローパスフィルターと、
を有し、
前記同期検波回路は、
前記増幅回路の出力信号に対して検波処理を行い、
前記出力端子は、
前記第2動作モードにおいて、前記ローパスフィルターの出力信号を出力することを特徴とする回路装置。 The circuit device according to any one of claims 1 to 3,
Including output terminals,
The detection circuit includes:
An amplifier circuit for amplifying signals input to the first input node and the second input node;
A low-pass filter that performs low-pass filter processing on the output signal of the synchronous detection circuit;
Have
The synchronous detection circuit is
Perform detection processing on the output signal of the amplifier circuit,
The output terminal is
In the second operation mode, an output signal of the low-pass filter is output.
前記位相調整の設定データを記憶する記憶部を含むことを特徴とする回路装置。 In the circuit device according to any one of claims 1 to 4,
A circuit device comprising a storage unit for storing setting data of the phase adjustment.
前記位相調整回路は、
前記駆動回路からの信号を遅延させる遅延回路を有し、前記遅延回路の出力信号に基づいて前記同期信号を出力し、
前記設定データは、
前記遅延回路の遅延時間を設定するデータであることを特徴とする回路装置。 The circuit device according to claim 5,
The phase adjustment circuit includes:
A delay circuit that delays a signal from the drive circuit, and outputs the synchronization signal based on an output signal of the delay circuit;
The setting data is
A circuit device comprising data for setting a delay time of the delay circuit.
前記駆動回路からの信号に基づいて第2の同期信号を出力すると共に、前記第2の同期信号の位相調整を行う第2の位相調整回路を含み、
前記検出回路は、
前記第1の入力ノード及び前記第2の入力ノードに入力される信号を増幅する増幅回路と、
前記同期信号に基づいて前記増幅回路の出力信号に対する検波処理を行って、前記物理量信号を抽出する第1の同期検波回路と、
前記第2の同期信号に基づいて前記増幅回路の出力信号に対する検波処理を行って、振動漏れ信号を抽出する第2の同期検波回路と、
を有することを特徴とする回路装置。 The circuit device according to any one of claims 1 to 3,
A second phase adjustment circuit that outputs a second synchronization signal based on a signal from the drive circuit and adjusts the phase of the second synchronization signal;
The detection circuit includes:
An amplifier circuit for amplifying signals input to the first input node and the second input node;
A first synchronous detection circuit that performs a detection process on the output signal of the amplifier circuit based on the synchronous signal and extracts the physical quantity signal;
A second synchronous detection circuit that performs a detection process on the output signal of the amplifier circuit based on the second synchronous signal and extracts a vibration leakage signal;
A circuit device comprising:
前記所与の位相関係は、
前記第1のテスト信号と前記第2のテスト信号との間の位相差が0度又は180度となる位相関係であることを特徴とする回路装置。 The circuit device according to claim 7, wherein
The given phase relationship is
A circuit device characterized in that the phase difference between the first test signal and the second test signal is 0 degree or 180 degrees.
第1の出力端子及び第2の出力端子を含み、
前記検出回路は、
前記第1の同期検波回路の出力信号に対してローパスフィルター処理を行う第1のローパスフィルターと、
前記第2の同期検波回路の出力信号に対してローパスフィルター処理を行う第2のローパスフィルターと、
を有し、
前記第1の出力端子は、
前記第2動作モードにおいて、前記第1のローパスフィルターの出力信号を出力し、
前記第2の出力端子は、
前記第2動作モードにおいて、前記第2のローパスフィルターの出力信号を出力することを特徴とする回路装置。 The circuit device according to claim 7 or 8,
Including a first output terminal and a second output terminal;
The detection circuit includes:
A first low-pass filter that performs low-pass filter processing on the output signal of the first synchronous detection circuit;
A second low-pass filter that performs low-pass filter processing on the output signal of the second synchronous detection circuit;
Have
The first output terminal is
In the second operation mode, an output signal of the first low-pass filter is output,
The second output terminal is
In the second operation mode, an output signal of the second low-pass filter is output.
前記物理量トランスデューサーと、
を含むことを特徴とする物理量測定装置。 A circuit device according to any one of claims 1 to 9,
The physical quantity transducer;
A physical quantity measuring device comprising:
前記物理量信号に基づく信号処理を行う処理装置と、
を含むことを特徴とする電子機器。 A circuit device according to any one of claims 1 to 9,
A processing device for performing signal processing based on the physical quantity signal;
An electronic device comprising:
前記回路装置が設けられるボディーと、
を含むことを特徴とする移動体。 A circuit device according to any one of claims 1 to 9,
A body provided with the circuit device;
A moving object comprising:
テスト時に前記第2動作モードに設定し、
前記第1のテスト信号を前記フィードバック信号入力端子に入力すると共に、前記第2のテスト信号を前記テスト信号入力端子に入力し、
前記検出回路からの検出結果をモニターし、
前記検出結果に基づいて、前記位相調整の設定データを求めることを特徴とする位相調整方法。 A phase adjustment method for the circuit device according to any one of claims 1 to 9,
Set to the second operation mode during testing,
The first test signal is input to the feedback signal input terminal, and the second test signal is input to the test signal input terminal.
Monitor the detection result from the detection circuit,
A phase adjustment method, wherein the phase adjustment setting data is obtained based on the detection result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064907A JP2019174368A (en) | 2018-03-29 | 2018-03-29 | Circuit device, physical quantity measuring device, electronic apparatus, moving body, and phase adjustment method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018064907A JP2019174368A (en) | 2018-03-29 | 2018-03-29 | Circuit device, physical quantity measuring device, electronic apparatus, moving body, and phase adjustment method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019174368A true JP2019174368A (en) | 2019-10-10 |
Family
ID=68166828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018064907A Pending JP2019174368A (en) | 2018-03-29 | 2018-03-29 | Circuit device, physical quantity measuring device, electronic apparatus, moving body, and phase adjustment method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019174368A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3882571A1 (en) * | 2020-03-16 | 2021-09-22 | Murata Manufacturing Co., Ltd. | Gyroscope with locked secondary oscillation frequency |
-
2018
- 2018-03-29 JP JP2018064907A patent/JP2019174368A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3882571A1 (en) * | 2020-03-16 | 2021-09-22 | Murata Manufacturing Co., Ltd. | Gyroscope with locked secondary oscillation frequency |
US11320266B2 (en) | 2020-03-16 | 2022-05-03 | Murata Manufacturing Co., Ltd. | Gyroscope with locked secondary oscillation frequency |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6369086B2 (en) | Physical quantity sensor, sensor unit, electronic device and mobile object | |
US8618889B2 (en) | Oscillation drive device, physical quantity measurement device and electronic apparatus | |
US10288426B2 (en) | Circuit device, physical-quantity detecting apparatus, electronic apparatus, and moving object | |
US9658065B2 (en) | Physical quantity detection circuit, physical quantity detection device, electronic apparatus and moving object | |
US10756752B2 (en) | Circuit device, vibration device, electronic apparatus, and vehicle | |
JP6641712B2 (en) | Circuit device, electronic equipment and moving object | |
JP6299322B2 (en) | Physical quantity detection sensor, electronic device, mobile object and electronic circuit | |
US10302431B2 (en) | Physical quantity detection circuit, electronic device, and moving object | |
JP6500522B2 (en) | Circuit device, physical quantity detection device, electronic device and moving body | |
US10545165B2 (en) | Physical quantity detection circuit, physical quantity detector, electronic apparatus and moving object | |
JP2018136255A (en) | Physical quantity sensor, electronic equipment and mobile object | |
JP2008157926A (en) | Drive unit, physical quantity measuring instrument, and electronic equipment | |
JP2019174368A (en) | Circuit device, physical quantity measuring device, electronic apparatus, moving body, and phase adjustment method | |
KR101502689B1 (en) | Apparatus and Method for driving gyro sensor | |
US10680639B2 (en) | Circuit device, vibration device, electronic apparatus, and vehicle | |
CN110296697B (en) | Circuit device, physical quantity measuring device, electronic apparatus, and moving object | |
JP2023105141A (en) | Physical quantity detection circuit, physical quantity sensor, electronic apparatus, and movable body physical quantity sensor | |
US20160169675A1 (en) | Sensor Device, Electronic Apparatus, and Moving Object | |
JP6222423B2 (en) | Physical quantity sensor, electronic device and moving object | |
US9987662B2 (en) | Drive circuit, vibrator device, electronic apparatus, and moving object | |
JP2021185357A (en) | Physical quantity detection circuit, physical quantity detection device, electronic apparatus and moving body | |
JP2008134216A (en) | Drive unit, physical quantity measuring instrument, and electronic equipment | |
JP6671151B2 (en) | Physical quantity detection circuit, electronic equipment and moving object | |
JP2016186437A (en) | Circuit device, physical quantity detection device, electronic apparatus, mobile body, and method for manufacturing circuit device | |
JP2019039832A (en) | Angular velocity detection circuit, angular velocity detection device, inertial measurement unit, sensor module, movable body measurement unit, portable electronic apparatus, electronic apparatus, and movable body |