JP6636698B2 - Stacked heating element - Google Patents
Stacked heating element Download PDFInfo
- Publication number
- JP6636698B2 JP6636698B2 JP2015013341A JP2015013341A JP6636698B2 JP 6636698 B2 JP6636698 B2 JP 6636698B2 JP 2015013341 A JP2015013341 A JP 2015013341A JP 2015013341 A JP2015013341 A JP 2015013341A JP 6636698 B2 JP6636698 B2 JP 6636698B2
- Authority
- JP
- Japan
- Prior art keywords
- vias
- conductive layer
- ceramic substrate
- electrostatic chuck
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010438 heat treatment Methods 0.000 title claims description 16
- 239000000919 ceramic Substances 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 51
- 230000000694 effects Effects 0.000 description 33
- 230000020169 heat generation Effects 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004323 axial length Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Landscapes
- Surface Heating Bodies (AREA)
- Resistance Heating (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は積層発熱体に関する。 The present invention relates to a laminated heating element.
従来、例えば半導体製造装置においては、半導体ウェハ(例えばシリコンウェハ)を固定してドライエッチング等の加工を行ったり、半導体ウェハを吸着固定して反りを矯正したり、半導体ウェハを吸着して搬送するなどの目的で、静電チャックが使用されている。 2. Description of the Related Art Conventionally, for example, in a semiconductor manufacturing apparatus, a semiconductor wafer (for example, a silicon wafer) is fixed and processing such as dry etching is performed; For such purposes, an electrostatic chuck is used.
静電チャックが半導体製造装置のドライエッチング装置で使用される場合、静電チャックに固定された半導体ウェハの温度が、場所ごとにばらつくとエッチングの加工精度が悪くなる。そのため、半導体ウェハの加工精度を高めるためには、半導体ウェハの温度を均一にする必要がある。そのため、静電チャックの内部にヒーターを備え、そのヒーターによって半導体ウェハを均一に加熱しようとする。 When an electrostatic chuck is used in a dry etching apparatus of a semiconductor manufacturing apparatus, if the temperature of a semiconductor wafer fixed to the electrostatic chuck varies from place to place, the etching processing accuracy deteriorates. Therefore, in order to increase the processing accuracy of the semiconductor wafer, it is necessary to make the temperature of the semiconductor wafer uniform. Therefore, a heater is provided inside the electrostatic chuck, and the heater attempts to uniformly heat the semiconductor wafer.
ヒーターを内蔵した静電チャックは、その裏面側の一端に取り付けられた端子からヒーターに給電する給電経路を備え、その給電経路は、複数の導電層と、複数のスルービアとを交互に積層した構造を有する。給電経路のうち、ヒーターに隣接する導電層は、発熱量が大きくなり、この導電層の発熱により、静電チャックの表面における温度が不均一になってしまい、結果として、半導体ウェハの温度が不均一になってしまう。 The electrostatic chuck with a built-in heater has a power supply path for supplying power to the heater from a terminal attached to one end on the back side, and the power supply path has a structure in which a plurality of conductive layers and a plurality of through vias are alternately stacked. Having. In the power supply path, the conductive layer adjacent to the heater generates a large amount of heat, and the heat generated by the conductive layer causes the temperature on the surface of the electrostatic chuck to be non-uniform. As a result, the temperature of the semiconductor wafer becomes uneven. It becomes even.
そこで、ヒーターに隣接する導電層付近で給電経路を複数層に分け、各層における電流密度を低減することで、発熱を抑制する方法が提案されている(特許文献1参照)。 Therefore, a method has been proposed in which the power supply path is divided into a plurality of layers near the conductive layer adjacent to the heater, and the current density in each layer is reduced to suppress heat generation (see Patent Document 1).
特許文献1記載の技術では、給電経路における発熱を十分に抑制できない場合があった。本発明は以上の点に鑑みなされたものであり、上述した課題を解決できる積層発熱体を提供することを目的とする。
In the technique described in
本発明の積層発熱体は、
表面及び裏面を有し、前記表面に被処理物を支持するセラミック基板と、前記セラミック基板に設けられ、前記被処理物を吸着するための電極と、前記セラミック基板に設けられ、前記被処理物を加熱するためのヒーターと、前記セラミック基板における前記裏面側の一端に取り付けられた端子と、前記端子から前記ヒーターに給電する給電経路と、を備えた積層発熱体であって、前記給電経路は、前記セラミック基板内に設けられた複数の導電層及び複数のスルービアを組み合わせて成るものであり、前記複数のスルービアには、以下で定義するスルービアα、スルービアβ、スルービアγ、及びスルービアδが含まれ、以下の条件(1)及び(2)を充足するスルービアα、スルービアβ、スルービアγ、及びスルービアδの組み合わせが少なくとも1つ存在することを特徴とする。
The laminated heating element of the present invention,
A ceramic substrate having a front surface and a back surface and supporting the object to be processed on the front surface; an electrode provided on the ceramic substrate for adsorbing the object to be processed; and a ceramic substrate provided on the ceramic substrate; A heater for heating the heater, a terminal attached to one end of the ceramic substrate on the back side, and a power supply path for supplying power to the heater from the terminal, wherein the power supply path is A plurality of conductive layers and a plurality of through vias provided in the ceramic substrate, and the plurality of through vias include a through via α, a through via β, a through via γ, and a through via δ defined below. Therefore, the number of combinations of through via α, through via β, through via γ, and through via δ satisfying the following conditions (1) and (2) is small. It is characterized in that at least one exists.
スルービアα:前記ヒーターと、前記導電層の1つである導電層Xとを接続するスルービア。
スルービアβ、及びスルービアγ:前記導電層の1つである導電層Yと、前記導電層Xとを接続するスルービア。
Through via α: A through via that connects the heater with a conductive layer X that is one of the conductive layers.
Through via β and through via γ: Through vias connecting conductive layer Y, which is one of the conductive layers, and conductive layer X.
スルービアδ:前記導電層の1つである導電層Z又は前記端子と、前記導電層Yとを接続するスルービア。
条件(1):前記セラミック基板を前記表面側から前記裏面側に向って見たとき、前記スルービアδは、前記スルービアβと重なる位置又はその近傍にある。
Through via δ: A through via that connects the conductive layer Y or the conductive layer Z, which is one of the conductive layers, to the conductive layer Y.
Condition (1): When the ceramic substrate is viewed from the front side to the rear side, the through via δ is at a position overlapping with the through via β or in the vicinity thereof.
条件(2):前記セラミック基板を前記表面側から前記裏面側に向って見たとき、前記スルービアγの位置は、前記スルービアαと前記スルービアδとの間の位置、又は前記スルービアαと重なる位置若しくはその近傍にある。 Condition (2): When the ceramic substrate is viewed from the front surface side to the rear surface side, the position of the through via γ is a position between the through via α and the through via δ, or a position overlapping with the through via α. Or near it.
本発明の積層発熱体では、少なくとも1つの組み合わせにおけるスルービアβ、δの位置関係が、前記条件(1)を充足する。そのため、導電層Yにおけるスルービアδからスルービアβまでの部分の抵抗が低くなる。そのことにより、導電層Yにおける発熱を抑制できる。 In the laminated heating element of the present invention, the positional relationship between the through vias β and δ in at least one combination satisfies the condition (1). Therefore, the resistance of the portion from the through via δ to the through via β in the conductive layer Y decreases. Thereby, heat generation in the conductive layer Y can be suppressed.
また、本発明の積層発熱体において、給電経路には、スルービアβを通る経路と、スルービアγを通る経路とが並列に設けられている。そして、少なくとも1つの組み合わせにおけるスルービアα、γ、δの位置関係が、前記条件(2)を充足するので、スルービアβを通る経路だけでなく、スルービアγを通る経路にも電流が十分に流れる。その結果、スルービアβを通る経路を流れる電流を抑制し、その経路の発熱を抑制することができる。 In the multilayer heating element of the present invention, a path passing through the through via β and a path passing through the through via γ are provided in parallel in the power supply path. Since the positional relationship between the through vias α, γ, and δ in at least one of the combinations satisfies the condition (2), a sufficient current flows not only in the path passing through the through via β but also in the path passing through the through via γ. As a result, the current flowing through the path passing through the through via β can be suppressed, and the heat generation of the path can be suppressed.
本発明の実施形態を説明する。
<第1の実施形態>
1.静電チャック1の構成
積層発熱体の一実施形態である静電チャック1の構成を図1〜図4に基づいて説明する。静電チャック1は、円盤状のセラミック基板3と、その内部に設けられた吸着電極4、インナーヒーター5、アウターヒーター7、及び導電層X1、X2、X3、X4、Y1、Y2、Y3、Y4を備える。また、静電チャック1は、端子9、11、13、15、17を備える。
An embodiment of the present invention will be described.
<First embodiment>
1. Configuration of
セラミック基板3は、セラミックと有機成分とから成る層(グリーンシート)を積層・焼成して成る円盤状の部材である。セラミック基板3は、表面3aと裏面3bとを有する。表面3aは被処理物である半導体ウェハ(例えばシリコンウェハ)を吸着し、支持する面である。以下では、表面3aから裏面3bに向う方向を厚み方向とする。また、表面3a側を上側とし、裏面3b側を下側とする。セラミック基板3を構成するグリーンシートは厚み方向に積層されている。 The ceramic substrate 3 is a disk-shaped member formed by laminating and firing layers (green sheets) made of ceramic and organic components. The ceramic substrate 3 has a front surface 3a and a back surface 3b. The front surface 3a is a surface that adsorbs and supports a semiconductor wafer (for example, a silicon wafer) as an object to be processed. Hereinafter, the direction from the front surface 3a to the back surface 3b is referred to as a thickness direction. Further, the front surface 3a side is defined as an upper side, and the back surface 3b side is defined as a lower side. The green sheets constituting the ceramic substrate 3 are stacked in the thickness direction.
吸着電極4は、W、Mo、Pt等から成るメタライズ層である。吸着電極4は、セラミック基板3における表面3a寄りの位置に、表面3aと平行となるように設けられている。吸着電極4は、給電経路19により、端子9に接続している。吸着電極4は、表面3aに被処理物を吸着するための電極である。 The attraction electrode 4 is a metallized layer made of W, Mo, Pt, or the like. The suction electrode 4 is provided at a position near the surface 3a of the ceramic substrate 3 so as to be parallel to the surface 3a. The attraction electrode 4 is connected to the terminal 9 by a power supply path 19. The adsorption electrode 4 is an electrode for adsorbing an object to be processed on the surface 3a.
インナーヒーター5は被処理物を加熱するためのヒーターである。インナーヒーター5は、W、Mo、Pt等から成るメタライズ層であり、吸着電極4よりも下側に位置する、渦巻き型のヒーターである。図2に示すように、上方から(セラミック基板3の厚み方向から)見たとき、インナーヒーター5の中心はセラミック基板3の中心と一致し、インナーヒーター5は、セラミック基板3の中周まで広がっている。インナーヒーター5の内周側の端部5aは、導電層X1上に位置し、外周側の端部5bは、導電層X2上に位置する。
The
アウターヒーター7は被処理物を加熱するためのヒーターである。アウターヒーター7は、W、Mo、Pt等から成るメタライズ層であり、インナーヒーター5と同一平面上、且つインナーヒーター5よりも外側に位置する渦巻状のヒーターである。図2に示すように、上方から見たとき、アウターヒーター7の中心はセラミック基板3の中心と一致し、アウターヒーター7は、インナーヒーター5の最外周と、セラミック基板3の外周端との間に広がっている。アウターヒーター7の内周側の端部7aは、導電層X3上に位置し、外周側の端部7bは、導電層X4上に位置する。
The
導電層X1、X2、X3、X4は、それぞれ、インナーヒーター5及びアウターヒーター7よりも下側において、それらのヒーターに隣接する、W、Mo、Pt等から成るメタライズ層である。導電層X1、X2、X3、X4は、それぞれ、円を4等分した形状を有し、上方から見たとき、図2のように配置されている。
Each of the conductive layers X1, X2, X3, and X4 is a metallized layer made of W, Mo, Pt, or the like adjacent to the
導電層X1と端部5aとは、図1、図3に示すように、スルービアαにより接続されている。スルービアαは、セラミック基板3を構成するセラミックの層に形成した貫通孔に、W、Mo、Pt等を主成分とするメタライズを充填したものである。後述するスルービアβ、γ、δも同様である。
The conductive layer X1 and the
また、導電層X2と端部5bとの間、導電層X3と端部7aとの間、導電層X4と端部7bとの間も、同様に、スルービアαにより接続されている。なお、以下では、スルービアαを区別するために、導電層Xiに接続されているスルービアαを、スルービアαiと呼ぶこともある(i=1〜4)。
Similarly, the connection between the conductive layer X2 and the
導電層Y1、Y2、Y3、Y4は、それぞれ、導電層X1、X2、X3、X4よりも下側において、導電層X1、X2、X3、X4に隣接する、W、Mo、Pt等から成るメタライズ層である。導電層Y1、Y2、Y3、Y4は、それぞれ、導電層X1、X2、X3、X4と同一の形状を有し、上方から見たとき、図2のように配置されている。ここで、導電層Y1は導電層X1の下側に位置し、導電層Y2は導電層X2の下側に位置し、導電層Y3は導電層X3の下側に位置し、導電層Y4は導電層X4の下側に位置する。 The conductive layers Y1, Y2, Y3, Y4 are metallized from W, Mo, Pt, etc., adjacent to the conductive layers X1, X2, X3, X4 below the conductive layers X1, X2, X3, X4, respectively. Layer. The conductive layers Y1, Y2, Y3, and Y4 have the same shape as the conductive layers X1, X2, X3, and X4, respectively, and are arranged as shown in FIG. 2 when viewed from above. Here, the conductive layer Y1 is located below the conductive layer X1, the conductive layer Y2 is located below the conductive layer X2, the conductive layer Y3 is located below the conductive layer X3, and the conductive layer Y4 is located below the conductive layer X3. It is located below the layer X4.
導電層X1と導電層Y1とは、図1、及び図3に示すように、スルービアβ、γにより接続されている。
また、導電層X2と導電層Y2との間、導電層X3と導電層Y3との間、及び導電層X4と導電層Y4との間も、同様に、スルービアβ、γにより接続されている。なお、以下では、スルービアβ、γを区別するために、導電層Xiと導電層Yiとの間を接続するスルービアβ、γを、スルービアβi、γiと呼ぶこともある(i=1〜4)。
The conductive layer X1 and the conductive layer Y1 are connected by through vias β and γ, as shown in FIGS.
Similarly, the conductive layers X2 and Y2, the conductive layers X3 and Y3, and the conductive layers X4 and Y4 are also connected by through vias β and γ. In the following, in order to distinguish through vias β and γ, through vias β and γ connecting between conductive layer Xi and conductive layer Yi may be referred to as through vias βi and γi (i = 1 to 4). .
端子9は、セラミック基板3における裏面3b側の一端に設けられた、導電性の材料から成る棒状の端子である。端子9は、上述したように、給電経路19により、吸着電極4に電気的に接続している。給電経路19は、導電層とスルービアとにより構成される周知の構造の給電経路である。 The terminal 9 is a rod-shaped terminal made of a conductive material and provided at one end of the ceramic substrate 3 on the back surface 3b side. The terminal 9 is electrically connected to the suction electrode 4 by the power supply path 19 as described above. The power supply path 19 is a power supply path having a known structure including a conductive layer and a through via.
端子11、13、15、17は、セラミック基板3における裏面3b側の一端に設けられた、導電性の材料から成る棒状の端子であり、上方から見たとき、図2に示す配置となるように、端子9の周囲に設けられている。
The
端子11は、図3に示すように、スルービアδにより導電層Y1と接続している。同様に、端子13、15、17も、スルービアδにより、それぞれ、導電層Y2、Y3、Y4と接続している。なお、以下では、スルービアδを区別するために、導電層Yiと接続しているスルービアδを、スルービアδiと呼ぶこともある(i=1〜4)
上記の構成を有する静電チャック1においては、インナーヒーター5に関し、端子11→スルービアδ1→導電層Y1→スルービアβ1、γ1→導電層X1→スルービアα1→インナーヒーター5→スルービアα2→導電層X2→スルービアβ2、γ2→導電層Y2→スルービアδ2→端子13という電流の経路が形成されている。
The terminal 11 is connected to the conductive layer Y1 by a through via δ, as shown in FIG. Similarly, the
In the
また、アウターヒーター7に関し、端子15→スルービアδ3→導電層Y3→スルービアβ3、γ3→導電層X3→スルービアα3→アウターヒーター7→スルービアα4→導電層X4→スルービアβ4、γ4→導電層Y4→スルービアδ4→端子17という電流の経路が形成されている。
Further, regarding the
なお、上記の「端子11→スルービアδ1→導電層Y1→スルービアβ1、γ1→導電層X1→スルービアα1→インナーヒーター5」と、「インナーヒーター5→スルービアα2→導電層X2→スルービアβ2、γ2→導電層Y2→スルービアδ2→端子13」と、「端子15→スルービアδ3→導電層Y3→スルービアβ3、γ3→導電層X3→スルービアα3→アウターヒーター7」と、「アウターヒーター7→スルービアα4→導電層X4→スルービアβ4、γ4→導電層Y4→スルービアδ4→端子17」とは、それぞれ、給電経路の一実施形態である。
The above-mentioned "terminal 11 → through via δ1 → conductive layer Y1 → through via β1, γ1 → conductive layer X1 → through via α1 →
各給電経路を構成するスルービアα、β、γ、δをセラミック基板3の厚み方向から見たとき、スルービアα、β、γ、δの位置関係は、図4に示すものとなる。図4は、セラミック基板3の厚み方向に直交する面(例えば、導電層X1、Y1の面)上に、スルービアα、β、γ、δの位置を投影した図である。 When the through vias α, β, γ, and δ constituting each power supply path are viewed from the thickness direction of the ceramic substrate 3, the positional relationship between the through vias α, β, γ, and δ is as shown in FIG. FIG. 4 is a diagram in which the positions of the through vias α, β, γ, and δ are projected on a surface (for example, the surfaces of the conductive layers X1 and Y1) orthogonal to the thickness direction of the ceramic substrate 3.
スルービアδはスルービアβの近傍にある。ここで、スルービアδがスルービアβの近傍にあるとは、上記の直交する面において、スルービアδからスルービアβまでの距離Dが、スルービアδの最大径rmaxの20倍以内であることを意味する。距離Dは、スルービアβの最外周部から、スルービアδの最外周部までの最短距離である。 The through via δ is near the through via β. Here, that the through via δ is in the vicinity of the through via β means that the distance D from the through via δ to the through via β is within 20 times the maximum diameter r max of the through via δ in the orthogonal plane. . The distance D is the shortest distance from the outermost peripheral portion of the through via β to the outermost peripheral portion of the through via δ.
スルービアδが複数ある場合、少なくとも1つのスルービアδがスルービアβの近傍にあればよく、他のスルービアδは、いずれのスルービアβの近傍になくてもよい。また、スルービアβが複数ある場合、スルービアδは、少なくとも1つのスルービアβの近傍にあればよく、他のスルービアβの近傍になくてもよい。 When there are a plurality of through vias δ, at least one through via δ may be in the vicinity of the through via β, and the other through vias δ may not be in the vicinity of any through via β. When there are a plurality of through vias β, the through via δ may be in the vicinity of at least one through via β, and may not be in the vicinity of another through via β.
また、図4に示すように、スルービアγは、スルービアαとスルービアδとの間の位置である。スルービアγは、スルービアαとスルービアδとを結ぶ直線L上にあってもよいし、その直線Lから外れた位置にあってもよい。 Further, as shown in FIG. 4, the through via γ is a position between the through via α and the through via δ. The through via γ may be on a straight line L connecting the through via α and the through via δ, or may be at a position deviating from the straight line L.
よって、各給電経路を構成するスルービアα、β、γ、δをセラミック基板3の厚み方向から見たとき、スルービアα、β、γ、δの位置関係は、以下の条件(1)、(2)を充足する。 Therefore, when the through vias α, β, γ, and δ constituting each power supply path are viewed from the thickness direction of the ceramic substrate 3, the positional relationship between the through vias α, β, γ, and δ is as follows. ).
条件(1):セラミック基板3を表面3a側から裏面3b側に向って見たとき、スルービアδは、スルービアβと重なる位置又はその近傍にある。
条件(2):セラミック基板3を表面3a側から裏面3b側に向って見たとき、スルービアγの位置は、スルービアαとスルービアδとの間の位置、又はスルービアαと重なる位置若しくはその近傍にある。
Condition (1): When the ceramic substrate 3 is viewed from the front surface 3a side to the back surface 3b side, the through via δ is located at a position overlapping with the through via β or in the vicinity thereof.
Condition (2): When the ceramic substrate 3 is viewed from the front surface 3a side to the back surface 3b side, the position of the through via γ is a position between the through via α and the through via δ, or a position overlapping with the through via α or in the vicinity thereof. is there.
2.静電チャック1の製造方法
静電チャック1は、以下の(i)〜(viii)の手順により製造することができる。
(i)セラミック、焼結助剤、有機バインダ等を原料とした周知の組成のグリーンシート(セラミックの層)を作成する。
2. Manufacturing Method of
(i) A green sheet (ceramic layer) having a well-known composition is prepared using ceramic, sintering aid, organic binder and the like as raw materials.
(ii)グリーンシートを所望のサイズに切断する。
(iii)グリーンシートにおいて、後にスルービアを形成する部分に貫通孔を穿孔する。
(iv)貫通孔に、W、Mo、Pt等を主成分とするメタライズを充填し、スルービアを形成する。
(ii) Cutting the green sheet into a desired size.
(iii) In the green sheet, a through hole is formed in a portion where a through via is to be formed later.
(iv) Fill the through holes with metallization containing W, Mo, Pt or the like as a main component to form through vias.
(v)グリーンシートに、スクリーン印刷の手法を用いてW、Mo、Pt等を主成分とするメタライズを塗布し、吸着電極4、インナーヒーター5、アウターヒーター7、導電層X1、X2、X3、X4、Y1、Y2、Y3、Y4等を形成する。
(v) A metallization mainly containing W, Mo, Pt or the like is applied to the green sheet using a screen printing method, and the adsorption electrode 4, the
(vi) グリーンシートにおいて、ドリル加工により、端子9、11、13、15、17を取り付ける孔等を形成する。また、グリーンシートの外径を静電チャック1の形状に応じて整える。
(vi) In the green sheet, holes for mounting the
(vii)セラミックグリーンシート同士を積層圧着し、セラミック基板3を作製する。
(viii)得られた積層体を脱脂・焼成し、端子9、11、13、15、17を取り付けて、静電チャック1を完成する。
(vii) The ceramic green sheets are laminated and pressed together to produce the ceramic substrate 3.
(viii) The obtained laminate is degreased and fired, and the
3.静電チャック1の作用効果
(1A)静電チャック1において、スルービアβ、δの位置関係が、前記条件(1)を充足する。そのため、導電層Y1、Y2、Y3、Y4におけるスルービアδからスルービアβまでの部分の抵抗が低くなる。そのことにより、導電層Y1、Y2、Y3、Y4における発熱を抑制できる。
3. Operation and Effect of Electrostatic Chuck 1 (1A) In the
(1B)静電チャック1において、給電経路には、スルービアβを通る経路と、スルービアγを通る経路とが並列に設けられている。そして、スルービアα、γ、δの位置関係が、前記条件(2)を充足するので、スルービアβを通る経路だけでなく、スルービアγを通る経路にも電流が十分に流れる。その結果、スルービアβを通る経路を流れる電流を抑制し、その経路の発熱を抑制することができる。
(1B) In the
4.スルービアα、β、γ、δの位置関係の確認方法
静電チャック1におけるスルービアα、β、γ、δの位置関係は、以下のようにして確認することができる。
4. Method for Confirming Positional Relationship of Through Vias α, β, γ, δ The positional relationship of through vias α, β, γ, δ in the
(i)まず、透過X線を用いて、スルービアα、β、γ、δのおおよその位置を特定する。
(ii)次に、静電チャック1を、表面3a側から研磨する。1回あたりの研磨の深さは、スルービアα、β、γ、δの軸方向の長さよりも十分に小さい値とする。
(i) First, the approximate positions of the through vias α, β, γ, and δ are specified using transmitted X-rays.
(ii) Next, the
(iii)研磨後の表面のうち、前記(i)で特定した位置の周囲を観察し、スルービアα、β、γ、δを探す。
以降、前記(ii)と(iii)とを交互に繰り返し、スルービアα、β、γ、δの詳細な位置関係を特定する。後述する第2〜第11の実施形態でも、同様に、スルービアα、β、γ、δの位置関係を特定することができる。
<第2の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第1の実施形態と同様である。以下では相違点を中心に説明する。
(iii) Observe the periphery of the position specified in (i) on the polished surface to search for through vias α, β, γ, and δ.
Thereafter, the above (ii) and (iii) are alternately repeated to specify the detailed positional relationship of the through vias α, β, γ, and δ. In the second to eleventh embodiments described later, the positional relationship between the through vias α, β, γ, and δ can be similarly specified.
<Second embodiment>
1. Configuration of
図5に示すように、セラミック基板3を厚み方向から見たとき、スルービアδは、スルービアβと重なる位置にある。本実施形態においても、各給電経路を構成するスルービアα、β、γ、δの位置関係は、前記条件(1)、(2)を充足する。 As shown in FIG. 5, when the ceramic substrate 3 is viewed from the thickness direction, the through via δ is located at a position overlapping the through via β. Also in the present embodiment, the positional relationship between the through vias α, β, γ, and δ constituting each power supply path satisfies the conditions (1) and (2).
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第1の実施形態の効果(1A)、(1B)に加え、さらに以下の効果を奏する。
2. Operation and Effect of
(2A)静電チャック1において、セラミック基板3を厚み方向から見たとき、スルービアδは、スルービアβと重なる位置にある。そのため、導電層Y1、Y2、Y3、Y4におけるスルービアδからスルービアβまでの部分の抵抗が一層低くなる。そのことにより、導電層Y1、Y2、Y3、Y4における発熱を一層抑制できる。
<第3の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第2の実施形態と同様である。以下では相違点を中心に説明する。
(2A) In the
<Third embodiment>
1. Configuration of
図6に示すように、セラミック基板3を厚み方向から見たとき、スルービアγは、スルービアαと重なる位置にある。本実施形態においても、各給電経路を構成するスルービアα、β、γ、δの位置関係は、前記条件(1)、(2)を充足する。 As shown in FIG. 6, when the ceramic substrate 3 is viewed from the thickness direction, the through via γ is located at a position overlapping the through via α. Also in the present embodiment, the positional relationship between the through vias α, β, γ, and δ constituting each power supply path satisfies the conditions (1) and (2).
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第2の実施形態の効果(1A)、(1B)、(2A)と同様の効果を奏する。
<第4の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第2の実施形態と同様である。以下では相違点を中心に説明する。
2. Operation and Effect of
<Fourth embodiment>
1. Configuration of
図7に示すように、静電チャック1は複数のスルービアγを有する。複数のスルービアγのうち、いずれを選択しても、その選択したスルービアγと、スルービアα、β、δとの位置関係は、前記条件(1)、(2)を充足する。
As shown in FIG. 7, the
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第2の実施形態の効果(1A)、(1B)、(2A)に加え、さらに以下の効果を奏する。
2. Operation and Effect of
(4A)静電チャック1は、前記条件(1)、(2)を充足するスルービアγを複数備える。そのため、給電経路に流れる電流を一層分散し、発熱を一層抑制することができる。
<第5の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第2の実施形態と同様である。以下では相違点を中心に説明する。
(4A) The
<Fifth embodiment>
1. Configuration of
静電チャック1は、2つのインナーヒーター5を並列に備えており、図8に示すように、一方のインナーヒーター5の端部5aI、及び他方のインナーヒーター5の端部5aOは、それぞれ、スルービアαにより、導電層X1に接続している。以下では、端部5aIに接続しているスルービアαを、スルービアαIとし、端部5aOに接続しているスルービアαを、スルービアαOとする。
The
セラミック基板3を厚み方向から見たとき、スルービアαI、β、γ、δの位置関係は、前記第2の実施形態におけるスルービアα、β、γ、δの位置関係と同様である。また、スルービアαO、β、γ、δの位置関係も、前記第2の実施形態におけるスルービアα、β、γ、δの位置関係と同様である。 When the ceramic substrate 3 is viewed from the thickness direction, the positional relationship between the through vias αI, β, γ, and δ is the same as the positional relationship between the through vias α, β, γ, and δ in the second embodiment. The positional relationship between the through vias αO, β, γ, and δ is the same as the positional relationship between the through vias α, β, γ, and δ in the second embodiment.
よって、スルービアαI、β、γ、δの組み合わせ、及びスルービアαO、β、γ、δの組み合わせは、それぞれ、前記条件(1)、(2)を充足する。
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第2の実施形態の効果(1A)、(1B)、(2A)と同様の効果を奏する。
<第6の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第5の実施形態と同様である。以下では相違点を中心に説明する。
Therefore, the combination of the through vias αI, β, γ, and δ and the combination of the through vias αO, β, γ, and δ satisfy the conditions (1) and (2), respectively.
2. Operation and Effect of
<Sixth embodiment>
1. Configuration of
図9に示すように、セラミック基板3を厚み方向から見たとき、スルービアγの位置は、スルービアαIとスルービアδとの間にはない。すなわち、スルービアαI、β、γ、δの組み合わせは、前記条件(2)を充足しない。 As shown in FIG. 9, when the ceramic substrate 3 is viewed from the thickness direction, the position of the through via γ is not between the through via αI and the through via δ. That is, the combination of the through vias αI, β, γ, and δ does not satisfy the condition (2).
一方、セラミック基板3を厚み方向から見たとき、スルービアαO、β、γ、δの位置関係は、前記第2の実施形態におけるスルービアα、β、γ、δの位置関係と同様である。よって、スルービアαO、β、γ、δの組み合わせは、前記条件(1)、(2)を充足する。 On the other hand, when the ceramic substrate 3 is viewed from the thickness direction, the positional relationship between the through vias αO, β, γ, and δ is the same as the positional relationship between the through vias α, β, γ, and δ in the second embodiment. Therefore, the combination of the through vias αO, β, γ, δ satisfies the above conditions (1) and (2).
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第2の実施形態の効果(1A)、(1B)、(2A)と同様の効果を奏する。
<第7の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第2の実施形態と同様である。以下では相違点を中心に説明する。
2. Operation and Effect of
<Seventh embodiment>
1. Configuration of
図10に示すように、導電層X1は、スルービアβと接続する接続部21と、スルービアγと接続する接続部23とを含み、周囲より膜厚が大きい領域25を有する。領域25は、導電層X1上で、接続部21から接続部23まで連続している。すなわち、領域25は、スルービアβと接続される領域であって、周囲より膜厚が大きい領域である。
As shown in FIG. 10, the conductive layer X1 includes a
また、導電層Y1は、スルービアδと接続する接続部27と、スルービアγと接続する接続部29とを含み、周囲より膜厚が大きい領域31を有する。領域31は、導電層Y1上で、接続部27から接続部29まで連続している。すなわち、領域31は、スルービアδと接続される領域であって、周囲より膜厚が大きい領域である。
The conductive layer Y1 includes a
セラミック基板3を厚み方向から見たときの領域25、31の形状は適宜設定でき、例えば、帯形、円形、楕円形、矩形、台形、三角形等とすることができる。導電層X2、X3、X4、Y1、Y2、Y3、Y4も、導電層X1と同様の構成を有する。
The shapes of the
領域25は以下のように形成できる。セラミック基板3を形成するとき、導電層X1の下となるグリーンシートの上面に、導電層X1の全領域に対応するメタライズを塗布する。また、導電層X1の上側となるグリーンシートの下面に、導電層X1の領域25に対応するメタライズを塗布する。導電層X1の下側となるグリーンシートと、導電層X1の上側となるグリーンシートとを重ねあわせることで、領域25における膜厚が周囲より厚くなった導電層X1が形成される。また、領域31も同様に形成することができる。
The
なお、領域25は、図10に示すように、導電層X1の上面が周囲よりも一段隆起したものであってもよいし、導電層X1の下面が周囲よりも一段隆起したものであってもよいし、導電層X1の上面及び下面の両方において、周囲よりも一段隆起したものであってもよい。領域31についても同様である。
In addition, as shown in FIG. 10, the
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第2の実施形態の効果(1A)、(1B)、(2A)に加え、さらに以下の効果を奏する。
2. Operation and Effect of
(7A)導電層X1は、スルービアβと接続される領域であって、周囲より膜厚が大きい領域25を有する。そのため、スルービアβから導電層X1に導入された電流による発熱を一層抑制することができる。
(7A) The conductive layer X1 is a region that is connected to the through via β and has a
また、導電層Y1は、スルービアδと接続される領域であって、周囲より膜厚が大きい領域31を有する。そのため、スルービアδから導電層Y1に導入された電流による発熱を一層抑制することができる。
The conductive layer Y1 has a
(7B)領域25は、スルービアγとの接続部23まで連続している。そのため、導電層X1の発熱を抑制する効果が一層顕著である。また、領域31は、スルービアγとの接続部29まで連続している。そのため、導電層Y1の発熱を抑制する効果が一層顕著である。
<第8の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第7の実施形態と同様である。以下では相違点を中心に説明する。
(7B) The
<Eighth embodiment>
1. Configuration of
図11に示すように、導電層X1における領域25は、スルービアβとの接続部21を含むが、スルービアγまでは至らない。また、導電層Y1における領域31は、スルービアδとの接続部27を含むが、スルービアγまでは至らない。導電層X2、X3、X4、Y1、Y2、Y3、Y4も、導電層X1と同様の構成を有する。
As shown in FIG. 11, the
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第7の実施形態の効果(1A)、(1B)、(2A)、(7A)と同様の効果を奏する。
<第9の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第1の実施形態と同様である。以下では相違点を中心に説明する。
2. Operation and Effect of
<Ninth embodiment>
1. Configuration of
図12に示すように、端部5aと導電層X1とを接続するスルービアαが複数存在する。また、導電層X1と導電層Y1とを接続するスルービアβ、γもそれぞれ複数存在する。また、導電層Y1と端子11とを接続するスルービアδも複数存在する。
As shown in FIG. 12, there are a plurality of through vias
スルービアα、β、γ、δをセラミック基板3の厚み方向から見たとき、スルービアα、β、γ、δの位置関係は、図13に示すものとなる。
複数のスルービアδのうち、少なくとも1つは、一部又は全部のスルービアβの近傍にある。よって、スルービアβ、δは、前記条件(1)を充足する。また、複数のスルービアα、γ、δから選択された少なくとも一組のスルービアα、γ、δは、前記条件(2)を充足する。
When the through vias α, β, γ, and δ are viewed from the thickness direction of the ceramic substrate 3, the positional relationship between the through vias α, β, γ, and δ is as shown in FIG.
At least one of the plurality of through vias δ is near some or all of the through vias β. Therefore, the through vias β and δ satisfy the condition (1). At least one set of through vias α, γ, δ selected from the plurality of through vias α, γ, δ satisfies the condition (2).
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第1の実施形態の効果(1A)、(1B)、に加え、さらに以下の効果を奏する。
2. Operation and Effect of
(9A)静電チャック1はスルービアα、β、γ、δをそれぞれ複数有するので、電流の経路を一層分散し、導電層X1、Y1での発熱を一層抑制できる。
<第10の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第1の実施形態と同様である。以下では相違点を中心に説明する。
(9A) Since the
<Tenth embodiment>
1. Configuration of
スルービアα、β、γ、δをセラミック基板3の厚み方向から見たとき、スルービアα、β、γ、δの位置関係は、図14に示すものとなる。図14は、セラミック基板3の厚み方向に直交する面(例えば、導電層X1、Y1の面)上に、スルービアα、β、γ、δの位置を投影した図である。 When the through vias α, β, γ, and δ are viewed from the thickness direction of the ceramic substrate 3, the positional relationship between the through vias α, β, γ, and δ is as shown in FIG. FIG. 14 is a diagram in which the positions of the through vias α, β, γ, and δ are projected on a surface (for example, the surfaces of the conductive layers X1 and Y1) orthogonal to the thickness direction of the ceramic substrate 3.
図14において、スルービアγは、スルービアα及びスルービアδを通る直線L上にはないが、スルービアγの直線Lの方向での位置は、スルービアαとスルービアδとの間の位置である。 In FIG. 14, the through via γ is not on the straight line L passing through the through via α and the through via δ, but the position of the through via γ in the direction of the straight line L is a position between the through via α and the through via δ.
また、スルービアαからスルービアγを経由してスルービアδに至る経路の長さL1(スルービアαとスルービアγとを結ぶ線分の長さL1aと、スルービアγとスルービアδとを結ぶ線分の長さL1bとの和)は、スルービアαから直接スルービアδに至る直線経路の長さL2の1.3倍以内である。長さL1は、長さL2の1.2倍以内であることが好ましく、1.1倍内であることが一層好ましい。スルービアβ、δの位置関係は前記第1の実施形態と同様である。 The length L 1 of the path from the through via α to the through via δ via the through via γ (the length L1a of the line connecting the through via α and the through via γ, and the length of the line connecting the through via γ and the through via δ) is the sum of the L1b) is within 1.3 times the length L 2 of the straight path leading to the through via δ directly through vias alpha. The length L 1 is preferably within 1.2 times the length L 2, and still more preferably within 1.1 times. The positional relationship between the through vias β and δ is the same as in the first embodiment.
よって、スルービアα、β、γ、δをセラミック基板3の厚み方向から見たとき、スルービアα、β、γ、δの位置関係は、前記条件(1)、(2)を充足する。
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第1の実施形態の効果(1A)、(1B)と同様の効果を奏する。
<第11の実施形態>
1.静電チャック1の構成
本実施形態の静電チャック1の構成は、基本的には前記第1の実施形態と同様である。以下では相違点を中心に説明する。
Therefore, when the through vias α, β, γ, and δ are viewed from the thickness direction of the ceramic substrate 3, the positional relationship between the through vias α, β, γ, and δ satisfies the above conditions (1) and (2).
2. Operation and Effect of
<Eleventh embodiment>
1. Configuration of
図15に示すように、スルーホールδは、端子11側において導電層Y1に隣接する導電層Z1と、導電層Y1とを接続する。同様に、導電層Y2、Y3、Y4においても、スルーホールδは、導電層Z2、Z3、Z4と接続する。 As shown in FIG. 15, the through hole δ connects the conductive layer Y1 and the conductive layer Z1 adjacent to the conductive layer Y1 on the terminal 11 side. Similarly, in conductive layers Y2, Y3, and Y4, through hole δ is connected to conductive layers Z2, Z3, and Z4.
2.静電チャック1の作用効果
本実施形態の静電チャック1は、前記第1の実施形態の効果(1A)、(1B)と同様の効果を奏する。
2. Operation and Effect of
尚、本発明は前記実施形態になんら限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
(1)前記第1〜第11の実施形態において、導電層X1、X2、X3、X4は、インナーヒーター5及びアウターヒーター7に隣接する導電層でなくてもよい。例えば、導電層X1、X2、X3、X4と、インナーヒーター5及びアウターヒーター7との間に、他の導電層や、スルービアαを構成する導電パッド(後述)が存在してもよい。
It should be noted that the present invention is not limited to the above-described embodiment at all, and it goes without saying that the present invention can be implemented in various modes without departing from the gist of the present invention.
(1) In the first to eleventh embodiments, the conductive layers X1, X2, X3, and X4 need not be the conductive layers adjacent to the
また、前記第1〜第11の実施形態において、導電層Y1、Y2、Y3、Y4は、導電層X1、X2、X3、X4に隣接する導電層でなくてもよい。例えば、導電層Y1、Y2、Y3、Y4と、導電層X1、X2、X3、X4との間に、他の導電層や、スルービアβ、γを構成する導電パッドが存在してもよい。 In the first to eleventh embodiments, the conductive layers Y1, Y2, Y3, and Y4 need not be the conductive layers adjacent to the conductive layers X1, X2, X3, and X4. For example, between the conductive layers Y1, Y2, Y3, Y4 and the conductive layers X1, X2, X3, X4, another conductive layer or a conductive pad forming the through vias β, γ may exist.
また、前記第1〜第10の実施形態において、導電層Y1、Y2、Y3、Y4は、端子11、13、15、17に隣接する導電層でなくてもよい。例えば、導電層Y1、Y2、Y3、Y4と、端子11、13、15、17との間に、他の導電層や、スルービアδを構成する導電パッドが存在してもよい。
In the first to tenth embodiments, the conductive layers Y1, Y2, Y3, and Y4 do not have to be the conductive layers adjacent to the
また、前記第11の実施形態において、導電層Y1、Y2、Y3、Y4は、導電層Z1、Z2、Z3、Z4に隣接する導電層でなくてもよい。例えば、導電層Y1、Y2、Y3、Y4と、導電層Z1、Z2、Z3、Z4との間に、他の導電層や、スルービアδを構成する導電パッドが存在してもよい。 In the eleventh embodiment, the conductive layers Y1, Y2, Y3, and Y4 need not be the conductive layers adjacent to the conductive layers Z1, Z2, Z3, and Z4. For example, between the conductive layers Y1, Y2, Y3, and Y4 and the conductive layers Z1, Z2, Z3, and Z4, another conductive layer or a conductive pad that forms a through via δ may exist.
(2)前記第1〜第11の実施形態において、スルービアαは、図16に示すように、スルービアαhと、導電パッドαmと、スルービアαXとを直列に接続したものであってもよい。スルービアαhは、ヒーターと導電パッドαmとを接続するスルービアである。導電パッドαmは導電層の1種であり、導電層X、Yと同様に形成できるものである。スルービアαXは、導電パッドαmと導電層Xとを接続するスルービアである。スルービアαhとスルービアαXとは、厚み方向に直交する方向における位置がずれている。 (2) In the first to eleventh embodiments, as shown in FIG. 16, the through via α may be one in which a through via α h , a conductive pad α m, and a through via α X are connected in series. Good. Through via alpha h is a through via connecting the heater and the conductive pads alpha m. Conductive pads alpha m is one of the conductive layers, the conductive layer X, those that can be formed in the same manner as Y. The through via α X is a through via that connects the conductive pad α m and the conductive layer X. The through via alpha h and through vias alpha X, it is misaligned in a direction perpendicular to the thickness direction.
同様に、スルービアβは、スルービアβXと、導電パッドβmと、スルービアβYとを直列に接続したものであってもよい。スルービアβXは、導電層Xと導電パッドβmとを接続するスルービアである。導電パッドβmは、導電層αmと同様のものである。スルービアβYは、導電パッドβmと導電層Yとを接続するスルービアである。 Similarly, the through via β may be a through via β X , a conductive pad β m, and a through via β Y connected in series. The through via β X is a through via that connects the conductive layer X and the conductive pad β m . Conductive pads beta m is the same as the conductive layer alpha m. Through via beta Y is a through via connecting the conductive pads beta m and the conductive layer Y.
同様に、スルービアγは、スルービアγXと、導電パッドγmと、スルービアγYとを直列に接続したものであってもよい。スルービアγXは、導電層Xと導電パッドγmとを接続するスルービアである。導電パッドγmは、導電層αmと同様のものである。スルービアγYは、導電パッドγmと導電層Yとを接続するスルービアである。 Similarly, the through via γ may be a through via γ X , a conductive pad γ m, and a through via γ Y connected in series. The through via γ X is a through via connecting the conductive layer X and the conductive pad γ m . Conductive pads gamma m are the same as the conductive layer alpha m. The through via γ Y is a through via that connects the conductive pad γ m and the conductive layer Y.
同様に、スルービアδは、スルービアδYと、導電パッドδmと、スルービアδZとを直列に接続したものであってもよい。スルービアδYは、導電層Yと導電パッドδmとを接続するスルービアである。導電パッドδmは、導電層αmと同様のものである。スルービアδZは、導電パッドδmと導電層Z又は端子とを接続するスルービアである。 Similarly, the through vias [delta], and through vias [delta] Y, electrically and conductive pads [delta] m, may be obtained by connecting the through vias [delta] Z in series. Through via [delta] Y is a through via connecting the conductive layer Y and the conductive pad [delta] m. Conductive pads [delta] m is the same as the conductive layer alpha m. Through via [delta] Z is a through via connecting the conductive layer Z or terminal conductive pads [delta] m.
スルービアβ、δが前記のものである場合、“スルービアδはスルービアβの近傍にある。”とは、スルービアβYとスルービアδYとが、上述した近傍の位置関係にあることを意味する。 When the through vias β and δ are as described above, “the through via δ is in the vicinity of the through via β” means that the through via β Y and the through via δ Y have the above-described positional relationship in the vicinity.
(3)前記第1〜第11の実施形態において、セラミック基板3を厚み方向から見たとき、スルービアγの位置は、スルービアαの近傍であってもよい。ここで、“近傍”の意味は、スルービアβ、δにおける近傍と同様の意味である。すなわち、スルービアγの位置がスルービアαの近傍であるとは、スルービアγからスルービアαまでの距離が、スルービアγの最大径の20倍以内であることを意味する。ここで、スルービアγからスルービアαまでの距離とは、スルービアγの最外周部から、スルービアαの最外周部までの最短距離である。 (3) In the first to eleventh embodiments, when the ceramic substrate 3 is viewed from the thickness direction, the position of the through via γ may be near the through via α. Here, the meaning of “near” is the same as the vicinity of the through vias β and δ. That is, that the position of the through via γ is in the vicinity of the through via α means that the distance from the through via γ to the through via α is within 20 times the maximum diameter of the through via γ. Here, the distance from the through via γ to the through via α is the shortest distance from the outermost peripheral portion of the through via γ to the outermost peripheral portion of the through via α.
(4)第1〜第11の実施形態における構成の一部又は全部を適宜組み合わせてもよい。
(5)第1〜第11の実施形態と基本的に同様の構成を有するセラミックヒーターを製造してもよい。このセラミックヒーターは、第1〜11の実施形態における静電チャック1から、吸着電極4、端子9、及び給電経路19を除いたものとすることができる。
(4) Some or all of the configurations in the first to eleventh embodiments may be appropriately combined.
(5) A ceramic heater having basically the same configuration as the first to eleventh embodiments may be manufactured. This ceramic heater can be obtained by removing the suction electrode 4, the terminal 9, and the power supply path 19 from the
(6)静電チャック1は、インナーヒーター5及びアウターヒーター7を備える代わりに、単一のヒーターを備えていてもよい。また、3以上のヒーターを備えていてもよい。
(6) Instead of including the
1…静電チャック、3…セラミック基板、3a…表面、3b…裏面、4…吸着電極、5…インナーヒーター、5a、5aI、5aO、5b…端部、7…アウターヒーター、7a、7b…端部、9、11、13、15、17…端子、19…給電経路、21、23、27、29…接続部、25、31…領域、L…直線、X1、X2、X3、X4、Y1、Y2、Y3、Y4…導電層
DESCRIPTION OF
Claims (5)
前記セラミック基板に設けられ、前記被処理物を吸着するための電極と、
前記セラミック基板に設けられ、前記被処理物を加熱するためのヒーターと、
前記セラミック基板における前記裏面側の一端に取り付けられた端子と、
前記端子から前記ヒーターに給電する給電経路と、を備えた積層発熱体であって、
前記給電経路は、前記セラミック基板内に設けられた複数の導電層及び複数のスルービアを組み合わせて成るものであり、
前記複数のスルービアには、以下で定義するスルービアα、スルービアβ、スルービアγ、及びスルービアδが含まれ、
以下の条件(1)及び(2)を充足する4つ以上のスルービアα、4つ以上のスルービアβ、4つ以上のスルービアγ、及び4つ以上のスルービアδの組み合わせが少なくとも1つ存在することを特徴とする積層発熱体。
スルービアα:前記ヒーターと、前記導電層の1つである導電層Xとを接続するスルービア。
スルービアβ、及びスルービアγ:前記導電層の1つである導電層Yと、前記導電層Xとを接続するスルービア。
スルービアδ:前記導電層の1つである導電層Z又は前記端子と、前記導電層Yとを接続するスルービア。
条件(1):前記セラミック基板を前記表面側から前記裏面側に向って見たとき、前記4つ以上のスルービアδは、それぞれ、前記4つ以上のスルービアβのいずれかと重なる位置又は前記スルービアδからいずれかの前記スルービアβまでの距離が、前記スルービアδの最大径の20倍以内の長さとなる範囲にある。
条件(2):前記セラミック基板を前記表面側から前記裏面側に向って見たとき、前記4つ以上のスルービアγの位置は、前記4つ以上のスルービアαと前記4つ以上のスルービアδとの間の位置にある。 A ceramic substrate having a front surface and a back surface, and supporting an object to be processed on the front surface,
An electrode provided on the ceramic substrate, for adsorbing the object to be processed,
A heater provided on the ceramic substrate, for heating the object to be processed,
A terminal attached to one end of the ceramic substrate on the back side,
A power supply path for supplying power to the heater from the terminal,
The power supply path is configured by combining a plurality of conductive layers and a plurality of through vias provided in the ceramic substrate,
The plurality of through vias include a through via α, a through via β, a through via γ, and a through via δ defined below,
There must be at least one combination of four or more through vias α, four or more through vias β, four or more through vias γ, and four or more through vias δ that satisfy the following conditions (1) and (2). A laminated heating element characterized by the following.
Through via α: A through via that connects the heater with a conductive layer X that is one of the conductive layers.
Through via β and through via γ: Through vias connecting conductive layer Y, which is one of the conductive layers, and conductive layer X.
Through via δ: A through via that connects the conductive layer Y or the conductive layer Z, which is one of the conductive layers, to the conductive layer Y.
Condition (1): wherein when the ceramic substrate is viewed toward the back side from the front side, wherein the four or more through vias [delta], respectively, the position or the through vias overlap with any of the four or more through-via β The distance from δ to any one of the through vias β is within a range within 20 times the maximum diameter of the through via δ .
Condition (2): When the ceramic substrate is viewed from the front side to the rear side, the positions of the four or more through vias γ are the four or more through vias α and the four or more through vias δ. It is in a position between.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013341A JP6636698B2 (en) | 2015-01-27 | 2015-01-27 | Stacked heating element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015013341A JP6636698B2 (en) | 2015-01-27 | 2015-01-27 | Stacked heating element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016139503A JP2016139503A (en) | 2016-08-04 |
JP6636698B2 true JP6636698B2 (en) | 2020-01-29 |
Family
ID=56560345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015013341A Active JP6636698B2 (en) | 2015-01-27 | 2015-01-27 | Stacked heating element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6636698B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6994953B2 (en) * | 2018-01-15 | 2022-01-14 | 日本特殊陶業株式会社 | Holding device |
JP2020004946A (en) * | 2018-06-25 | 2020-01-09 | 日本特殊陶業株式会社 | Retainer |
JP7278049B2 (en) * | 2018-09-28 | 2023-05-19 | 日本特殊陶業株式会社 | holding device |
US20230142358A1 (en) * | 2019-10-18 | 2023-05-11 | Kyocera Corporation | Structural body and heating apparatus |
JP7252378B2 (en) * | 2020-02-03 | 2023-04-04 | 京セラ株式会社 | sample holder |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2613379A4 (en) * | 2010-08-31 | 2014-10-15 | Panasonic Corp | Assembled battery |
JP6077258B2 (en) * | 2012-10-05 | 2017-02-08 | 日本特殊陶業株式会社 | Laminate heating element, electrostatic chuck, and ceramic heater |
-
2015
- 2015-01-27 JP JP2015013341A patent/JP6636698B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016139503A (en) | 2016-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6077258B2 (en) | Laminate heating element, electrostatic chuck, and ceramic heater | |
JP6636698B2 (en) | Stacked heating element | |
JP6352663B2 (en) | Laminate heating element | |
US10347521B2 (en) | Heating member, electrostatic chuck, and ceramic heater | |
KR102552450B1 (en) | Disc Heater and Heater Cold Plate Assemblies | |
WO2017188189A1 (en) | Heater system, ceramic heater, plasma treatment device and adsorption device | |
JP6725677B2 (en) | Holding device | |
JP4819549B2 (en) | Electrostatic chuck | |
JP6342769B2 (en) | Electrostatic chuck | |
JP2017201669A (en) | Heating member and electrostatic chuck | |
JP2018018587A (en) | Holding device | |
JP6392612B2 (en) | Electrostatic chuck | |
KR102109332B1 (en) | Layered heating element | |
JP2014049685A (en) | Component for semiconductor production | |
JP6475032B2 (en) | Electrostatic chuck | |
CN107481953B (en) | Laminated heating element | |
TWI641078B (en) | Laminated heating element | |
JP6999362B2 (en) | Heater and heater system | |
JP2020017686A (en) | Retainer | |
US11013068B2 (en) | Multilayer heating body | |
JP6982126B2 (en) | Heating member and electrostatic chuck | |
JP2022048064A (en) | Holding device | |
JP2019220645A (en) | Holding device | |
JP6943774B2 (en) | Holding device | |
JP6871277B2 (en) | Sample holder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6636698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |