JP6631868B2 - 漏電検知回路 - Google Patents

Description

本発明は、回路遮断器に設けられる漏電検知回路に関する。

従来、漏電検知回路は、主幹ブレーカ等の回路遮断器に設けられている。漏電検知回路は、負荷における漏電を検知して主電路に挿入された接点を開極する。漏電検知回路は、主電路が挿通された零相変流器（ＺＣＴ）の出力電流に基づいて電磁駆動装置の駆動コイルを励磁する。この駆動コイルの励磁により電磁駆動装置の作動子（プランジャ）を移動させ、接点を開極する（たとえば、特許文献１参照）。

特開平６−３６６６９号公報

ところで、漏電検知回路に加わる電磁波ノイズは、漏電検知回路における誤動作の要因となる。このため、漏電検知回路において、電磁波ノイズによる誤動作を防止することが求められている。

本発明は上記問題点を解決するためになされたものであって、その目的は、電磁波ノイズによる誤動作を防止することができる漏電検知回路を提供することにある。

上記課題を解決するために本発明の漏電検知回路は、並列して形成され第１の端部に零相変流器が接続された一対の信号線路と、グランドパターンとをパターン面に有する回路基板と、前記パターン面に実装され、電源端子が前記グランドパターンに接続され、隣接する一対の入力端子が前記一対の信号線路の第２の端部に接続され、前記零相変流器から出力され前記一対の信号線路を介して供給される差動信号の電圧差に基づいて前記零相変流器に挿通された主電路の漏電を判定する漏電判定回路を含む集積回路素子と、前記パターン面に実装され、前記一対の信号線路にそれぞれの第１端子が接続された一対のコンデンサと、前記パターン面に対して立体的に形成され、前記一対のコンデンサの第２端子を互いに接続し、前記グランドパターンに接続された立体接続部材とを有する。

本発明の漏電検知回路によれば、電磁波ノイズによる誤動作を防止することができる。

分電盤のブロック回路図である。 漏電検知回路の回路図である。 回路基板の一例を示す平面図である。 回路基板の一部拡大図である。

以下、一実施形態を説明する。
図１に示すように、回路遮断器１１は、図示しない分電盤に設置されている。回路遮断器１１は、たとえば主幹ブレーカである。回路遮断器１１は、商用電力が供給される単相３線式の電圧線Ｌ１，Ｌ２及び中性線Ｎに接続されている。回路遮断器１１は、電圧線Ｌ１，Ｌ２及び中性線Ｎと主幹線Ｌ１Ｄ，Ｌ２Ｄ，ＮＤとをそれぞれ接離する。主幹線Ｌ１Ｄ，ＮＤ，Ｌ２Ｄには回路遮断器１２，１３が接続されている。回路遮断器１２，１３は、たとえば分岐ブレーカである。回路遮断器１２，１３は、照明器具等の負荷機器や、負荷機器を接続するコンセント等に接続される。

回路遮断器１１は、主幹線Ｌ１Ｄ，ＮＤ，Ｌ２Ｄによる商用電力の供給を遮断するためのスイッチＳＷ１，ＳＷ２，ＳＷ３を有している。また、回路遮断器１１は、零相変流器（ＺＣＴ：Zero-phase-sequence Current Transformer）２１、漏電検知回路２２、電磁駆動装置２３を有している。

零相変流器２１は、たとえば円環状に形成され、主幹線Ｌ１Ｄ，ＮＤ，Ｌ２Ｄが挿通される。零相変流器２１は、軟磁性材料等の磁性体からなる環状の鉄心（コア）と当該コアに巻回されたトロイダル状のコイルとにより構成される。主電路である主幹線Ｌ１Ｄ，ＮＤ，Ｌ２Ｄは、環状の鉄心に挿通される。零相変流器２１は、主幹線Ｌ１Ｄ，ＮＤ，Ｌ２Ｄに流れる電流に応じた出力電流を生成する。

漏電検知回路２２は、零相変流器２１の出力電流に基づいて漏電を検知し、電磁駆動装置２３の駆動コイル２４を励磁する。この駆動コイル２４の励磁により電磁駆動装置の作動子（プランジャ）が移動し、スイッチＳＷ１，ＳＷ２，ＳＷ３を開極する、所謂引き外し動作を行う。

図２に示すように、漏電検知回路２２は、主幹線Ｌ１Ｄ，Ｌ２Ｄに接続されている。漏電検知回路２２の整流器３１は、たとえば４つのダイオードを有するダイオードブリッジである。整流器３１の第１入力端子は駆動コイル２４を介して主幹線Ｌ１Ｄに接続され、第２入力端子は主幹線Ｌ２Ｄに接続されている。電源回路３２は、整流器３１の出力電力を降圧・平滑化して漏電判定回路３３の電源電圧を生成する。

零相変流器２１（右端に示す）の端子間には抵抗Ｒ１，ダイオードＤ１，Ｄ２、コンデンサＣ１が接続されている。これらの抵抗Ｒ１，ダイオードＤ１，Ｄ２、コンデンサＣ１は、零相変流器２１に対して並列に接続されている。ダイオードＤ１，Ｄ２は互いに逆接続されている。ダイオードＤ１，Ｄ２は、零相変流器２１の端子電圧をクランプする。抵抗Ｒ１、ダイオードＤ１，Ｄ２は入力回路を構成する。

零相変流器２１の第１端子はフィルタ素子ＦＬ１，ＦＬ２を介して漏電判定回路３３の入力端子に接続されている。また、零相変流器２１の第２端子はフィルタ素子ＦＬ３，ＦＬ４を介して漏電判定回路３３の入力端子に接続されている。漏電判定回路３３の入力端子の間にはコンデンサＣ２が接続されている。コンデンサＣ１，Ｃ２、フィルタ素子ＦＬ１〜ＦＬ４は、２段のローパスフィルタを構成する。

このように、零相変流器２１と漏電判定回路３３は、一対の信号線路３５ａ，３５ｂにより接続されている。そして、一対の信号線路３５ａ，３５ｂには、コンデンサＣ１１，Ｃ１２の第１端子がそれぞれ接続されている。コンデンサＣ１１，Ｃ１２の第２端子は、外部接続端子Ｔ１，Ｔ２に接続された接続線３６により互いに接続されている。外部接続端子Ｔ２、つまり接続線３６は、グランドＧＮＤに接続されている。したがって、コンデンサＣ１１，Ｃ１２の第２端子はグランドＧＮＤに接続されている。

本実施形態において、信号線路３５ａに含まれるフィルタ素子ＦＬ１，ＦＬ２の間のノードＮ１にはコンデンサＣ１１の第１端子が接続され、コンデンサＣ１１の第２端子はグランドＧＮＤに接続されている。信号線路３５ｂに含まれるフィルタ素子ＦＬ３，ＦＬ４の間のノードＮ２にはコンデンサＣ１２の第１端子が接続され、コンデンサＣ１２の第２端子は外部接続端子Ｔ２に接続されている。外部接続端子Ｔ２には接続線３６の第１端子が接続され、接続線３６の第２端子は外部接続端子Ｔ１に接続されている。この外部接続端子Ｔ１はコンデンサＣ１１の第２端子に接続されている。また、外部接続端子Ｔ１は、グランドＧＮＤに接続されている。

漏電判定回路３３は、両入力端子に供給される差動信号の電圧差に基づいて、主電路ＭＬ（主幹線Ｌ１Ｄ，ＮＤ，Ｌ２Ｄ）における漏電を判定し、駆動信号を出力する。たとえば、漏電判定回路３３は、差動信号の電圧、つまり第１入力端子における電圧と第２入力端子における電圧の差（差電圧）を検出する。漏電判定回路３３は、差動信号の差電圧としきい値と比較する。そして、漏電判定回路３３は、差電圧がしきい値より大きいとき、主電路に漏電が生じていると判定する。そして、漏電判定回路３３は、駆動信号を出力する。

この駆動信号は、サイリスタ（ＳＣＲ：Silicon Controlled Rectifier）Ｓ１のゲート端子に供給される。サイリスタＳ１のアノード端子は外部接続端子Ｔ１１を介して駆動コイル２４に接続され、サイリスタＳ１のカソード端子はグランドＧＮＤに接続されている。駆動コイル２４は外部接続端子Ｔ１２を介して主幹線Ｌ１Ｄに接続されている。サイリスタＳ１の両端子間（アノード端子−カソード端子間）にはコンデンサと抵抗からなるスナバ回路３８が接続されている。

漏電判定回路３３は、制御回路３４に接続されている。制御回路３４は、漏電判定回路３３が出力する駆動信号のタイミングを制御する。制御回路３４は、たとえばコンデンサと抵抗を含む。漏電判定回路３３は集積回路素子（ＬＳＩ）に含まれる。制御回路３４に含まれるコンデンサと抵抗は、集積回路素子に外付けされる素子である。制御回路３４は、コンデンサの充電または放電の時定数により、上記のタイミングを制御する。たとえば、漏電判定回路３３は、主電路における漏電を検出して検出信号を出力する。制御回路３４は、上記の時定数により検出信号を遅延した制御信号を出力する。漏電判定回路３３は、制御回路３４の制御信号に基づいて駆動信号を出力する。

図３は、回路基板４０の一例を示す。この回路基板４０は、片面（図においておもて面）に複数の配線パターン４１を有する、所謂片面基板である。配線パターン４１が形成された面をパターン面と呼び、反対側の面（図において裏面）をディスクリート部品が搭載される部品搭載面と呼ぶ。たとえば、回路基板４０の基板本体は、ガラス等のフィラーを含む樹脂（たとえばエポキシ樹脂）である。配線パターン４１は、図２に示す漏電検知回路２２に含まれる漏電判定回路３３や抵抗等の素子を実装するためのパッド、素子間を電気的に接続する配線、等を含む。また、回路基板４０には、図２に示す零相変流器２１等の回路部品を搭載するための部品穴（図示略）が形成されている。

図４は、回路基板４０の一部を示す。図４において、太線の矩形は、回路基板４０に搭載される素子を示す。矩形に対して、図２に示す符号を付し、実装される素子を説明する。

回路基板４０に実装された零相変流器２１は、配線パターン４２ａ，４２ｂに接続される。そして、零相変流器２１の第１端子は、配線パターン４２ａ、フィルタ素子ＦＬ１、配線パターン４３ａ、フィルタ素子ＦＬ２、配線パターン４４ａを介して集積回路素子５０の端子５１（２番端子）に接続されている。同様に、零相変流器２１の第２端子は、配線パターン４２ｂ、フィルタ素子ＦＬ３、配線パターン４３ｂ、フィルタ素子ＦＬ４、配線パターン４４ｂを介して集積回路素子５０の端子５２（３番端子）に接続されている。集積回路素子５０は、図２に示す漏電判定回路３３を含む。漏電判定回路３３は、集積回路素子５０の端子５１，５２を入力端子として供給される差動信号に基づいて、漏電を判定する。

配線パターン４３ａには、コンデンサＣ１１の第１端子が接続され、コンデンサＣ１１の第２端子はグランドパターン４５に接続されている。配線パターン４３ｂには、コンデンサＣ１２の第１端子が接続され、コンデンサＣ１２の第２端子は配線パターン４６に接続されている。配線パターン４６には接続線３６の一端が接続され、接続線３６の他端は、コンデンサＣ１１の第２端子が接続されるパッドの近傍において、グランドパターン４５に接続されている。

図４において、接続線３６とフィルタ素子ＦＬ２，ＦＬ４は交差している。フィルタ素子ＦＬ２，ＦＬ４は、面実装素子であり、パターン面（図４においておもて面）に実装されている。接続線３６は、部品搭載面側に配設され、回路基板４０に形成された部品穴に挿通され、パターン面にて配線パターン４６とグランドパターン４５に半田等により電気的に接続されている。つまり、配線パターン４６やグランドパターン４５は、回路基板４０の面（パターン面）において、素子を平面的に接続する平面接続部材である。一方、接続線３６は、パターン面の配線パターン４６とグランドパターン４５、つまりコンデンサＣ１１，Ｃ１２の第２端子を、部品穴と部品搭載面側の空間を経由して電気的に接続する立体接続部材である。そして、この接続線３６は、フィルタ素子ＦＬ２，ＦＬ４を含む一対の信号線路３５ａ，３５ｂを跨ぐように形成されている。

次に、上記の漏電検知回路２２の作用を説明する。
図２に示す零相変流器２１に挿通された主電路（図１に示す主幹線Ｌ１Ｄ，ＮＤ，Ｌ２Ｄ）に流れる電流は、地絡電流等の漏電電流によって不平衡となる。すると、零相変流器２１の出力端子間に不平衡の度合いに応じた電流（検出電流）が流れる。この検出電流は交番電流であって、零相変流器２１の２つの出力端子における電圧は、逆相にて変化する。この検出電流により、零相変流器２１から漏電判定回路３３に差動信号が供給される。

漏電判定回路３３は、差動信号の電圧をそれぞれ検出し、差電圧を得る。漏電判定回路３３は、差電圧としきい値とを比較し、主電路における漏電を判定する。そして、漏電判定回路３３は、主電路に漏電が発生した場合、制御回路３４による制御信号に基づいて、駆動信号を出力する。この駆動信号によりサイリスタＳ１がターンオンして駆動コイル２４が励磁され、図１に示すスイッチＳＷ１〜ＳＷ３がオフされる。

図４に示す信号線路３５ａ，３５ｂは、上記の差動信号を伝達する。信号線路３５ａ，３５ｂに接続されたコンデンサＣ１１，Ｃ１２は、差動信号におけるノイズを低減する。
ところで、回路基板４０に形成された配線パターン６１は、グランドパターン４５と電気的に接続されている。したがって、コンデンサＣ１２の第２端子を、パターン面において配線パターン６１に接続して、その第２端子をグランドレベルとすることが考えられる。このように配線パターンを形成すると、上記の接続線３６は不要となる。

しかし、このように配線パターン６１にコンデンサＣ１２の第２端子を接続しようとすると、配線パターン６１とコンデンサＣ１２の間の配線パターン等を迂回するように長い引き回しの配線パターンが必要となる。このような配線パターンに電磁波ノイズが加わると、コンデンサＣ１２の第１端子の電位が、電磁波ノイズの影響を受けて変動する。一方、コンデンサＣ１１が接続されたグランドパターン４５は、上記のように引き回された配線パターンから離れているため、電磁波ノイズが加わらない、または電磁波ノイズによる変動するレベルが異なる。すると、差動信号の電圧差が大きくなり、漏電判定回路３３がこの電圧差に基づいて漏電と判定する、つまり誤動作するおそれがある。

この点、本実施形態では、接続線３６によってコンデンサＣ１１，Ｃ１２の第２端子が互いに接続されている。さらに、接続線３６は、コンデンサＣ１２の第２端子を、コンデンサＣ１１の第２端子の近傍のグランドパターン４５に接続する。グランドパターン４５に電磁波ノイズが加わると、両コンデンサＣ１１，Ｃ１２の第１端子、つまり信号線路３５ａ，３５ｂの電位が、グランドパターン４５と同様に変化する。

図２に示す漏電判定回路３３は、信号線路３５ａ，３５ｂにより伝達される差動信号の電圧差に基づいて、漏電を判定する。電磁波ノイズにより２つの信号線路３５ａ，３５ｂの電位が互いに同様に変化するため、差電圧は変化しない。したがって、漏電判定回路３３は、グランドパターン４５に加わる電磁波ノイズの影響を受けない。このため、漏電判定回路３３における誤動作を防止することができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）主電路ＭＬ（主幹線Ｌ１Ｄ，ＮＤ，Ｌ２Ｄ）が挿通された零相変流器２１は、信号線路３５ａ，３５ｂを介して漏電判定回路３３に接続されている。漏電判定回路３３は、信号線路３５ａ，３５ｂを介して零相変流器２１から出力される差動信号を受け取り、その差動信号の電圧差に基づいて、主電路ＭＬの漏電を判定する。

信号線路３５ａ，３５ｂにはコンデンサＣ１１，Ｃ１２の第１端子が接続され、コンデンサＣ１１，Ｃ１２の第２端子は接続線３６により互いに接続されている。外部接続端子Ｔ１、つまり接続線３６は、グランドＧＮＤに接続されている。したがって、コンデンサＣ１１，Ｃ１２の第２端子はグランドＧＮＤに接続されている。

グランドＧＮＤ（グランドパターン４５）に電磁波ノイズが加わると、両コンデンサＣ１１，Ｃ１２の第１端子、つまり信号線路３５ａ，３５ｂの電位が、グランドパターン４５と同様に変化する。漏電判定回路３３は、信号線路３５ａ，３５ｂにより伝達される差動信号の電圧差に基づいて、漏電を判定する。電磁波ノイズにより２つの信号線路３５ａ，３５ｂの電位が互いに同様に変化するため、差電圧は変化しない。したがって、漏電判定回路３３は、グランドパターン４５に加わる電磁波ノイズの影響を受けない。このため、漏電判定回路３３における誤動作を防止することができる。

（２）接続線３６は、フィルタ素子ＦＬ２，ＦＬ４を含む一対の信号線路３５ａ，３５ｂを跨ぐように形成されている。そして、接続線３６は、コンデンサＣ１２の第２端子を、コンデンサＣ１１の第２端子の近傍のグランドパターン４５に接続する。したがって、コンデンサＣ１２をパターン面の配線パターンによりコンデンサＣ１１と接続する場合と比べ、他の配線パターンを形成する領域や、部品実装が可能となり、回路基板４０の大きさの増大を抑制することが可能となる。

尚、上記各実施形態は、以下の態様で実施してもよい。
・フィルタ素子ＦＬ１〜ＦＬ４を省略してもよい。
・たとえば、図２に示すフィルタ素子ＦＬ１，ＦＬ３（またはフィルタ素子ＦＬ２，ＦＬ４）を省略し、１段のローパスフィルタとしてもよい。また、フィルタ素子を追加して３段以上のローパスフィルタとしてもよい。

・リード線等を用いて回路基板４０に零相変流器２１を接続してもよい。
・集積回路素子５０を、他の回路（たとえば、欠相判定回路）を含むものとしてもよい。この場合、欠相検知に必要な素子が回路基板に実装される。なお、回路基板に、漏電テストのための素子を実装してもよい。

次に、上記実施形態及び別例から把握できる技術的思想を以下に記載する。
（付記１）
並列して形成され第１の端部に零相変流器が接続された一対の信号線路と、グランドパターンとをパターン面に有する回路基板と、
前記パターン面に実装され、電源端子が前記グランドパターンに接続され、隣接する一対の入力端子が前記一対の信号線路の第２の端部に接続され、前記零相変流器から出力され前記一対の信号線路を介して供給される差動信号の電圧差に基づいて前記零相変流器に挿通された主電路の漏電を判定する漏電判定回路を含む集積回路素子と、
前記パターン面に実装され、前記一対の信号線路にそれぞれの第１端子が接続された一対のコンデンサと、
前記パターン面に対して立体的に形成され、前記一対のコンデンサの第２端子を互いに接続し、前記グランドパターンに接続された立体接続部材と、
を有する漏電検知回路。

１１…回路遮断器、２１…零相変流器、２２…漏電検知回路、３３…漏電判定回路、３５ａ，３５ｂ…信号線路、３６…接続線（立体接続部材）、４０…回路基板、４５…グランドパターン、５０…集積回路素子、Ｃ１１，Ｃ１２…コンデンサ。

Claims (1)

1. 並列して形成され第１の端部に零相変流器が接続された一対の信号線路と、グランドパターンとをパターン面に有する回路基板と、
   前記パターン面に実装され、電源端子が前記グランドパターンに接続され、隣接する一対の入力端子が前記一対の信号線路の第２の端部に接続され、前記零相変流器から出力され前記一対の信号線路を介して供給される差動信号の電圧差に基づいて前記零相変流器に挿通された主電路の漏電を判定する漏電判定回路を含む集積回路素子と、
   前記パターン面に実装され、前記一対の信号線路にそれぞれの第１端子が接続された一対のコンデンサと、
   前記パターン面に対して立体的に形成され、前記一対のコンデンサの第２端子を互いに接続し、前記グランドパターンに接続された立体接続部材と、を有し、
   前記立体接続部材は、一対の外部接続端子を含み、
   前記一対のコンデンサの一方の前記コンデンサの第２端子は、前記一対の外部接続端子の一方と接続され、前記一対のコンデンサの他方の前記コンデンサの第２端子は、前記一対の外部接続端子の他方と接続され、
   前記一方の第２端子は、前記一方の外部接続端子を介して前記グランドパターンに接続され、
   前記他方の第２端子は、前記他方の外部接続端子、前記立体接続部材、および、前記一方の外部接続端子を介して前記グランドパターンに接続され、
   前記一方の第２端子と前記一方の外部接続端子との距離は、前記一対の外部接続端子の間の距離よりも短く、
   前記他方の第２端子と前記他方の外部接続端子との距離は、前記一対の外部接続端子の間の距離よりも短い漏電検知回路。