JP6631476B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6631476B2 JP6631476B2 JP2016222593A JP2016222593A JP6631476B2 JP 6631476 B2 JP6631476 B2 JP 6631476B2 JP 2016222593 A JP2016222593 A JP 2016222593A JP 2016222593 A JP2016222593 A JP 2016222593A JP 6631476 B2 JP6631476 B2 JP 6631476B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- solder layer
- lead frame
- based solder
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、両面冷却構造の半導体装置に関するものである。 The present invention relates to a semiconductor device having a double-sided cooling structure.
IGBT(Insulated Gate Bipolar Transistor)等の半導体素子を搭載した半導体装置(パワーモジュールもしくはパワーカード)は、コレクタリードフレームと半導体素子が接合材であるはんだ層を介して接合されて構成された積層体がケース内に収容され、さらにこのケース内に封止樹脂体が形成された構成のものや、ケースレス構造であって、比較的硬質の封止樹脂体で上記積層体が封止された構成のものなど、多様な形態が存在している。 2. Description of the Related Art A semiconductor device (power module or power card) equipped with a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) is composed of a laminate formed by joining a collector lead frame and a semiconductor element via a solder layer as a joining material. It is housed in a case, and further has a structure in which a sealing resin body is formed in the case, or a caseless structure in which the laminate is sealed with a relatively hard sealing resin body. There are various forms, such as things.
なお、ケースレス構造のもの、ケースを具備する構造のもののいずれであっても、ヒートシンクや冷媒を還流させる冷却器などがさらに配されて半導体素子からの熱をこれらに放熱させる構造が一般に適用されている。 Regardless of the caseless structure or the structure having a case, a structure in which a heat sink or a cooler for circulating a coolant is further arranged to dissipate heat from the semiconductor element to these components is generally applied. ing.
さらに、コレクタリードフレームとエミッタリードフレームが上下に存在し、その間に半導体素子がはんだ層を介して配設されるとともに、これらの積層体が封止樹脂体で一体化された両面冷却構造の半導体装置も存在しており、たとえば特許文献1にこの形態の半導体装置が開示されている。
In addition, a collector lead frame and an emitter lead frame are provided above and below, and a semiconductor element is disposed between the collector lead frame and the solder lead layer between the collector lead frame and the emitter lead frame. A device also exists. For example,
上記する両面冷却構造の半導体装置の構造として、コレクタリードフレーム、はんだ層、半導体素子、はんだ層、ターミナル(スペーサ)、はんだ層、エミッタリードフレーム、が順に積層され、封止樹脂体で全体が封止されてなる構造の半導体装置を挙げることができる。そして、このように両面冷却構造の半導体装置をたとえば250℃以上で作動させるべく、はんだ層にはZn−Al系などの高融点素材のはんだ層が適用される必要がある。 As a structure of the semiconductor device having the double-sided cooling structure, a collector lead frame, a solder layer, a semiconductor element, a solder layer, a terminal (spacer), a solder layer, and an emitter lead frame are sequentially laminated, and the whole is sealed with a sealing resin body. A semiconductor device having a structure that is stopped can be given. In order to operate the semiconductor device having the double-sided cooling structure at, for example, 250 ° C. or higher, a solder layer made of a high melting point material such as Zn—Al must be applied to the solder layer.
上記構造の半導体装置では、一回目のリフロー工程にてコレクタリードフレームに半導体素子を接合し、半導体素子にターミナルを接合する。次いで、ワイヤボンドを施した後、二回目のリフロー工程にてエミッタリードフレームをターミナルに接合する。 In the semiconductor device having the above structure, the semiconductor element is joined to the collector lead frame and the terminal is joined to the semiconductor element in the first reflow step. Next, after wire bonding, the emitter lead frame is joined to the terminal in a second reflow step.
上記する両面冷却構造の半導体装置の製造においては、一回目のリフロー工程の際に半導体素子とターミナルの間ではんだ層が濡れ上がり、ターミナルの上面まで広がる場合があったり、フィレット不良が生じる場合がある。したがって、これらはんだ層の濡れ上がりの解消やフィレット不良の解消が必要となる。 In the manufacture of the above-described semiconductor device having a double-sided cooling structure, in the first reflow step, the solder layer wets up between the semiconductor element and the terminal and may spread to the upper surface of the terminal, or a fillet defect may occur. is there. Therefore, it is necessary to eliminate the wetting of these solder layers and the fillet defect.
たとえば、上記する特許文献1に開示の半導体装置のように、ターミナルの全表面にNi、Alまたはそれらの酸化物からなる被膜を形成した場合、Zn−Alはんだ層とターミナル側面との濡れ性が良好でないため、Zn−Alはんだ層とターミナルの接合が十分になされず、フィレット不良が生じる可能性がある。
For example, when a coating made of Ni, Al, or an oxide thereof is formed on the entire surface of the terminal as in the semiconductor device disclosed in
そこで、ターミナルの全表面に対してZn−Alはんだ層と濡れ性の良好なCu等からなる被膜を形成した場合、今度はターミナル側面と封止樹脂体の密着強度が低下してしまい、封止樹脂体が剥離する可能性がある。 Therefore, when a Zn-Al solder layer and a film made of Cu or the like having good wettability are formed on the entire surface of the terminal, the adhesion strength between the side surface of the terminal and the sealing resin body is reduced. The resin body may peel off.
本発明は上記する問題に鑑みてなされたものであり、Zn−Al系はんだ層を介して、コレクタリードフレーム、半導体素子、ターミナル、およびエミッタリードフレームが接合され、それらの周囲に封止樹脂体が形成されてなる半導体装置に関し、Zn−Al系はんだ層の濡れ上がりとフィレット不良の双方を解消することのできる半導体装置を提供することを目的とする。 The present invention has been made in view of the above problems, and a collector lead frame, a semiconductor element, a terminal, and an emitter lead frame are joined via a Zn-Al-based solder layer, and a sealing resin body is provided around the collector lead frame, the semiconductor element, the terminal, and the emitter lead frame. An object of the present invention is to provide a semiconductor device in which both a wet-up of a Zn-Al-based solder layer and a fillet defect can be eliminated.
前記目的を達成すべく、本発明による半導体装置は、コレクタリードフレームと、半導体素子と、ターミナルと、エミッタリードフレームと、が順に積層され、前記コレクタリードフレームと前記半導体素子の間、および、前記半導体素子と前記ターミナルの間、および、前記ターミナルと前記エミッタリードフレームの間、にはそれぞれ、Zn−Al系はんだ層が介在して積層体が形成され、前記積層体の周囲に封止樹脂体が形成されてなる半導体装置において、前記ターミナルの側面には凸部もしくは凹部が形成されており、前記ターミナルのうち、前記封止樹脂体と接する表面には、Ni、Al、もしくはこれらの酸化物のいずれかからなる第一被膜が形成されており、前記ターミナルのうち、前記Zn−Al系はんだ層と接する表面には、Au、Ag、Cu、Pt、Pdのいずれかからなる第二被膜が形成されているものである。 In order to achieve the above object, a semiconductor device according to the present invention includes a collector lead frame, a semiconductor element, a terminal, and an emitter lead frame, which are sequentially stacked, between the collector lead frame and the semiconductor element, and A laminate is formed between the semiconductor element and the terminal and between the terminal and the emitter lead frame with a Zn-Al-based solder layer interposed therebetween, and a sealing resin body is provided around the laminate. Is formed on the side surface of the terminal, a convex portion or a concave portion is formed, and a surface of the terminal that is in contact with the sealing resin body is formed of Ni, Al, or an oxide thereof. A first coating made of any one of the above, and a surface of the terminal that is in contact with the Zn-Al-based solder layer. Is to Au, Ag, Cu, Pt, a second coating of any one of Pd is formed.
本発明の半導体装置は、Zn−Al系はんだ層を介して、コレクタリードフレーム、半導体素子、ターミナル、およびエミッタリードフレームが接合され、それらの周囲に封止樹脂体が形成されてなる半導体装置に関し、ターミナルの構造に特徴を有するものである。 The semiconductor device of the present invention relates to a semiconductor device in which a collector lead frame, a semiconductor element, a terminal, and an emitter lead frame are joined via a Zn-Al-based solder layer, and a sealing resin body is formed around them. And the structure of the terminal.
具体的には、まず、ターミナルの側面において、凸部もしくは凹部が形成されている。ここで、「側面」とは、ターミナルの側方の表面で封止樹脂体と接する面のことである。なお、ターミナルのうち、側面以外の上面および下面にはZn−Al系はんだ層が存在する。 Specifically, first, a convex portion or a concave portion is formed on the side surface of the terminal. Here, the “side surface” refers to a surface in contact with the sealing resin body on the side surface of the terminal. In the terminal, a Zn-Al-based solder layer exists on the upper surface and the lower surface other than the side surface.
また、「凸部」とは、ターミナルの側面の全周に亘って設けられる形態などが挙げられ、側面から突起が突出した形態や、側面がたとえば下端から上端に亘ってテーパー状に広がるように傾斜した形態(断面積が上方に向かって大きくなる形態)などが挙げられる。 In addition, the “protrusion” includes a form provided over the entire circumference of the side surface of the terminal, and a form in which a protrusion protrudes from the side surface, or a shape in which the side surface is tapered from the lower end to the upper end, for example. An inclined form (a form in which the cross-sectional area increases upward) is exemplified.
このように、ターミナルの側面において、突起や、上方に向かって広がるテーパー状の凸部があることで、この凸部によってZn−Al系はんだ層の濡れ上がりを解消することができる。 As described above, since the protrusions and the tapered protrusions extending upward are provided on the side surfaces of the terminal, the protrusions can prevent the Zn-Al-based solder layer from getting wet.
また、「凹部」とは、たとえばターミナルの側面の全周に亘って設けられる溝であり、溝の断面形状は、三角形、矩形、楕円形など、任意の断面形状が挙げられる。 The “recess” is, for example, a groove provided over the entire periphery of the side surface of the terminal, and the cross-sectional shape of the groove may be an arbitrary cross-sectional shape such as a triangle, a rectangle, and an ellipse.
このように、ターミナルの側面において凹部が形成されていることで、この凹部にZn−Al系はんだ層を入り込ませることができ、Zn−Al系はんだ層の濡れ上がりを解消することができる。 As described above, since the concave portion is formed on the side surface of the terminal, the Zn-Al-based solder layer can enter the concave portion, and the wetting of the Zn-Al-based solder layer can be prevented.
なお、ターミナルの側面の一部に凸部が形成され、他部に凹部が形成された、凸部と凹部の組み合わせ形態であってもよい。 Note that a combination of a convex portion and a concave portion in which a convex portion is formed on a part of the side surface of the terminal and a concave portion is formed on another portion may be used.
なお、半導体素子がIGBTからなる場合には、半導体素子から外側に向かって延びるボンディングワイヤが存在する。このようにボンディングワイヤが存在する場合に、ターミナルの側面に上記する凸部があると、この凸部とボンディングワイヤが接触する可能性があることから、半導体素子がIGBTからなる場合で、特にボンディングワイヤが存在する側には少なくとも凹部を設けておくのが望ましい。 When the semiconductor element is made of an IGBT, there is a bonding wire extending outward from the semiconductor element. In the case where the bonding wire is present, if the above-described protrusion is provided on the side surface of the terminal, there is a possibility that the protrusion and the bonding wire may come into contact with each other. It is desirable to provide at least a concave portion on the side where the wire exists.
一方で、半導体素子がダイオードの場合にはボンディングワイヤが存在しないことから、この場合にはターミナルの側面に凸部と凹部のいずれを設けてもよい。 On the other hand, when the semiconductor element is a diode, since there is no bonding wire, in this case, either the convex portion or the concave portion may be provided on the side surface of the terminal.
さらに、ターミナルの他の特徴として、ターミナルのうち、封止樹脂体と接する表面には、Ni、Al、もしくはこれらの酸化物のいずれかからなる第一被膜が形成され、ターミナルのうち、Zn−Al系はんだ層と接する表面には、Au、Ag、Cu、Pt、Pdのいずれかからなる第二被膜が形成されている。 Further, as another feature of the terminal, a first coating made of Ni, Al, or any of these oxides is formed on a surface of the terminal that is in contact with the sealing resin body. A second coating made of any of Au, Ag, Cu, Pt, and Pd is formed on a surface in contact with the Al-based solder layer.
Zn−Al系はんだ層はリフロー工程の際に上方に持ち上がる濡れ上がりが生じ易いが、ターミナルの表面のうち、封止樹脂体と接する表面にNi、Al、もしくはこれらの酸化物からなる第一被膜(たとえばめっき被膜)を形成しておくことで、第一被膜はZn−Al系はんだ層との濡れ性が良好でないことからZn−Al系はんだ層の濡れ上がりそのものを抑制できることに加えて、封止樹脂体との良好な密着性が得られる。 The Zn-Al-based solder layer is likely to be lifted upward during the reflow process, but the first coating made of Ni, Al, or an oxide thereof on the surface of the terminal that contacts the sealing resin body. By forming a plating film (for example, a plating film), the first film does not have good wettability with the Zn-Al-based solder layer. Good adhesion to the resin stopper is obtained.
一方で、Zn−Al系はんだ層と接する表面にAu、Ag、Cu、Pt、Pdのいずれかからなる第二被膜(たとえばめっき被膜)を形成しておくことで、第二被膜はZn−Al系はんだ層との濡れ性が良好であることから当該Zn−Al系はんだ層と良好に密着する。 On the other hand, by forming a second coating (for example, a plating coating) made of any of Au, Ag, Cu, Pt, and Pd on the surface in contact with the Zn-Al-based solder layer, the second coating is formed of Zn-Al Since it has good wettability with the system solder layer, it adheres well to the Zn-Al system solder layer.
たとえば、凸部や凹部が形成されているターミナルの側面の全面に第一被膜を形成しておき、Zn−Al系はんだ層と必ず接するターミナルの上面および下面に第二被膜を形成しておいてもよいし、ターミナルの下面から側面の凸部や凹部のある箇所に亘る下方領域とターミナルの上面に第二被膜を形成しておき、ターミナルの側面の凸部や凹部の上方領域にのみ第一被膜を形成しておいてもよい。 For example, the first coating is formed on the entire side surface of the terminal on which the protrusions and the depressions are formed, and the second coating is formed on the upper surface and the lower surface of the terminal which always contacts the Zn-Al-based solder layer. Alternatively, a second coating may be formed on a lower region extending from the lower surface of the terminal to a portion having a convex portion or a concave portion on the side surface and on the upper surface of the terminal, and the first film may be formed only on the upper region of the convex portion or the concave portion on the side surface of the terminal. A coating may be formed beforehand.
以上の説明から理解できるように、本発明の半導体装置によれば、両面冷却構造の半導体装置を構成するターミナルが、その側面に凸部もしくは凹部を有し、封止樹脂体と接する表面にNi、Al、もしくはこれらの酸化物のいずれかからなる第一被膜を有し、Zn−Al系はんだ層と接する表面にAu、Ag、Cu、Pt、Pdのいずれかからなる第二被膜を有していることにより、Zn−Al系はんだ層の濡れ上がりとフィレット不良の双方を解消することができる。 As can be understood from the above description, according to the semiconductor device of the present invention, the terminal forming the semiconductor device having the double-sided cooling structure has a convex portion or a concave portion on the side surface, and has Ni on the surface in contact with the sealing resin body. , Al, or a first coating made of any of these oxides, and a second coating made of any of Au, Ag, Cu, Pt, and Pd on the surface in contact with the Zn-Al-based solder layer. By doing so, both the wetting up of the Zn-Al-based solder layer and the fillet failure can be eliminated.
以下、図面を参照して本発明の半導体装置の実施の形態を説明する。なお、図示するターミナルは、その側面に凸部を備えた形態、もしくは凹部を備えた形態であるが、これ以外にも、ターミナルの側面の一部に凸部が形成され、他部(たとえばボンディングワイヤが存在する領域)に凹部が形成された、凸部と凹部の組み合わせ形態であってもよい。 Hereinafter, embodiments of a semiconductor device of the present invention will be described with reference to the drawings. The illustrated terminal has a form in which a convex portion is provided on the side surface or a form in which a concave portion is provided. In addition, a convex portion is formed on a part of the side surface of the terminal, and other portions (for example, bonding) A combination of a convex portion and a concave portion in which a concave portion is formed in a region where a wire exists) may be used.
(半導体装置の実施の形態)
図1は本発明の半導体装置の実施の形態の縦断面図である。
図示する両面冷却構造の半導体装置10は、コレクタリードフレーム1、半導体素子2、ターミナル3、エミッタリードフレーム6、が順に積層され、コレクタリードフレーム1と半導体素子2の間、半導体素子2とターミナル3の間、ターミナル3とエミッタリードフレーム6の間にそれぞれZn−Al系はんだ層7が介在して積層体が形成され、この積層体の周囲に封止樹脂体9が形成されてその全体が構成されている。
(Embodiment of semiconductor device)
FIG. 1 is a longitudinal sectional view of a semiconductor device according to an embodiment of the present invention.
The illustrated
コレクタリードフレーム1とエミッタリードフレーム6は、アルミニウムやその合金、銅やその合金などから形成されており、表面にNiめっき層1a、6aがそれぞれ形成されている。
The
半導体素子2はIGBTやダイオードからなるが、図示例の半導体素子2はIGBTであり、したがって、半導体素子2からコレクタリードフレーム1に亘ってボンディングワイヤ8が配設されている。
Although the
各構成部材がZn−Al系はんだ層7にて接合されていることで、半導体装置10の作動によって250℃以上の高温環境下に置かれた場合でも、Zn−Al系はんだ層7が溶融することなく、各構成部材の接合状態を保持することができる。なお、Zn−Al系はんだ層7は、たとえば、Zn−5Al、Zn−22Alなどを具体的な合金素材とする。
Since the constituent members are joined by the Zn-Al-based
また、封止樹脂体9の素材としては、エポキシ樹脂等の熱硬化性樹脂やポリアミドイミド等の熱可塑性樹脂が挙げられ、これらの樹脂材の中に、熱伝導性と熱膨張の改善を目的としてシリカやアルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、酸化マグネシウム等の無機フィラーが含有されていてもよい。 Examples of the material of the sealing resin body 9 include a thermosetting resin such as an epoxy resin and a thermoplastic resin such as a polyamide imide. Among these resins, the purpose is to improve thermal conductivity and thermal expansion. And inorganic fillers such as silica, alumina, boron nitride, silicon nitride, silicon carbide, and magnesium oxide.
一方、ターミナル3は、主として封止樹脂体9と接する側面3aと、上方のZn−Al系はんだ層7と接する上面3b、下方のZn−Al系はんだ層7と接する下面3cを有しており、側面3aにおいては、側面3aの全周に亘って連続する凹部3a’が形成されている。
On the other hand, the
さらに、側面3aの表面には、Ni、Al、もしくはこれらの酸化物のいずれかからなる第一被膜4が形成され、上面3bと下面3cの表面には、Au、Ag、Cu、Pt、Pdのいずれかからなる第二被膜5が形成されている。
Further, a
Zn−Al系はんだ層7と接するターミナル3の上面3bと下面3cの表面にAu、Ag、Cu、Pt、Pdのいずれかからなる第二被膜5を形成しておくことで、第二被膜5はZn−Al系はんだ層7との濡れ性が良好であることからZn−Al系はんだ層7と良好に密着する。
By forming the
図示する半導体装置10の製造においては、一回目のリフロー工程にてコレクタリードフレーム1に半導体素子2をZn−Al系はんだ層7を介して接合し、半導体素子2にターミナル3をZn−Al系はんだ層7を介して接合する。次いで、ワイヤボンドを施した後、二回目のリフロー工程にてエミッタリードフレーム6をターミナル3にZn−Al系はんだ層7を介して接合する。この一回目のリフロー工程の際に半導体素子2とターミナルの間でZn−Al系はんだ層7が濡れ上がり易く、ターミナルの上面まで広がる恐れがある。
In the manufacture of the illustrated
しかしながら、半導体装置10を構成するターミナル3では、その側面において凹部3a’が形成されていることで、この凹部3a’に濡れ上がろうとしたZn−Al系はんだ層7を入り込ませることができ、Zn−Al系はんだ層7の上方への濡れ上がりを解消することができる。
However, in the
さらに、ターミナル3の側面3aにNi、Al、もしくはこれらの酸化物のいずれかからなる第一被膜4を形成しておくことで、第一被膜4はZn−Al系はんだ層7との濡れ性が良好でないことからZn−Al系はんだ層7の濡れ上がりそのものを抑制できることに加えて、封止樹脂体9との良好な密着性が保証される。
Furthermore, by forming the
このように、ターミナル3の側面3aに凹部3a’を有し、かつ側面3aの表面にNi、Al、もしくはこれらの酸化物のいずれかからなる第一被膜4を有することで、Zn−Al系はんだ層7の濡れ上がりを解消することができる。
As described above, by providing the
次に、図2〜4を参照して、ターミナルの他の実施の形態を説明する。まず、図2に示すターミナル3は、その下面3cから側面3aの凹部3a’のある中段程度に亘る下方領域とターミナル3の上面3bに第二被膜5が形成され、ターミナル3の側面3aの凹部3a’の上方領域にのみ第一被膜4が形成された形態である。
Next, another embodiment of the terminal will be described with reference to FIGS. First, in the
リフロー工程の際にターミナル3の下方にあるZn−Al系はんだ層7は上方に濡れ上がろうとするため、側面3aの途中位置まではZn−Al系はんだ層7と濡れ性の良好な第一被膜4を形成しておくことで、Zn−Al系はんだ層7の上方への濡れ上がりの解消に加えて、フィレット不良も効果的に解消することができる。
In the reflow process, the Zn-Al-based
また、図3で示すターミナル3Aは、側面3aに外側に突出する突起状の凸部3a’’を備え、側面3aの表面に第一被膜4が形成され、上面3bと下面3cの表面に第二被膜5が形成された形態である。
Further, the
側面3aが外側に突出する突起状の凸部3a’’を有することにより、Zn−Al系はんだ層7の上方への濡れ上がりを効果的に解消することができる。
Since the
一方、図4で示すターミナル3Bは、側面3aにおいて、ターミナル3Bの下端から上端に亘ってテーパー状に広がるように傾斜したテーパー凸部3a’’’を備え、側面3aの表面に第一被膜4が形成され、上面3bと下面3cの表面に第二被膜5が形成された形態である。
On the other hand, the terminal 3B shown in FIG. 4 has, on the
側面3aが上方に向かって外側に広がるテーパー凸部3a’’’を有することにより、Zn−Al系はんだ層7の上方への濡れ上がりを効果的に解消することができる。
Since the
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。 As described above, the embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to the embodiments, and there are design changes and the like without departing from the gist of the present invention. They are also included in the present invention.
1…コレクタリードフレーム、1a,6a…Niめっき層、2…半導体素子、3,3A,3B…ターミナル、3a…側面、3a’…凹部、3a’’…凸部、3a’’’…テーパー凸部、3b…上面、3c…下面、4…第一被膜、5…第二被膜、6…エミッタリードフレーム、7…Zn−Al系はんだ層、8…ボンディングワイヤ、9…封止樹脂体、10…半導体装置
DESCRIPTION OF
Claims (1)
半導体素子と、
ターミナルと、
エミッタリードフレームと、が順に積層され、
前記コレクタリードフレームと前記半導体素子の間、および、前記半導体素子と前記ターミナルの間、および、前記ターミナルと前記エミッタリードフレームの間、にはそれぞれ、Zn−Al系はんだ層が介在して積層体が形成され、
前記積層体の周囲に封止樹脂体が形成されてなる半導体装置において、
前記ターミナルの側面には凸部もしくは凹部が形成されており、
前記ターミナルのうち、前記封止樹脂体と接する表面には、Ni、Al、もしくはこれらの酸化物のいずれかからなる第一被膜が形成されており、
前記ターミナルのうち、前記Zn−Al系はんだ層と接する表面には、Au、Ag、Cu、Pt、Pdのいずれかからなる第二被膜が形成されており、
前記ターミナルは、該ターミナルの下面から前記側面の中段に亘る下方領域と前記ターミナルの上面に前記第二被膜が形成され、前記側面の上方領域に前記第一被膜が形成され、前記側面は、前記ターミナルの中段から上端に亘ってテーパー状に広がるように傾斜したテーパー面を有することを特徴とする半導体装置。 A collector lead frame,
A semiconductor element;
Terminal and
And an emitter lead frame are sequentially laminated,
Between the collector lead frame and the semiconductor element, and between the semiconductor element and the terminal, and between the terminal and the emitter lead frame, a Zn-Al-based solder layer is interposed to form a laminate. Is formed,
In a semiconductor device in which a sealing resin body is formed around the laminate,
A convex portion or a concave portion is formed on a side surface of the terminal,
A first coating made of Ni, Al, or any of these oxides is formed on a surface of the terminal in contact with the sealing resin body,
A second coating made of any of Au, Ag, Cu, Pt, and Pd is formed on a surface of the terminal that is in contact with the Zn-Al-based solder layer ,
In the terminal, the second coating is formed on a lower region extending from the lower surface of the terminal to the middle of the side surface and the upper surface of the terminal, the first coating is formed on an upper region of the side surface, A semiconductor device having a tapered surface inclined so as to spread in a tapered shape from a middle stage to an upper end of a terminal .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222593A JP6631476B2 (en) | 2016-11-15 | 2016-11-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222593A JP6631476B2 (en) | 2016-11-15 | 2016-11-15 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018082012A JP2018082012A (en) | 2018-05-24 |
JP6631476B2 true JP6631476B2 (en) | 2020-01-15 |
Family
ID=62197814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016222593A Active JP6631476B2 (en) | 2016-11-15 | 2016-11-15 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6631476B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7294068B2 (en) * | 2019-11-01 | 2023-06-20 | 株式会社デンソー | Terminal and manufacturing method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3719506B2 (en) * | 2001-12-19 | 2005-11-24 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
JP5939185B2 (en) * | 2013-03-26 | 2016-06-22 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
JP2015126057A (en) * | 2013-12-26 | 2015-07-06 | トヨタ自動車株式会社 | Method of manufacturing semiconductor module |
DE112015005561B4 (en) * | 2014-12-10 | 2022-05-05 | Denso Corporation | SEMICONDUCTOR DEVICE AND METHOD OF PRODUCTION THEREOF |
-
2016
- 2016-11-15 JP JP2016222593A patent/JP6631476B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018082012A (en) | 2018-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI641300B (en) | Jointed body and power module substrate | |
JP6199397B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6479036B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6769541B2 (en) | Semiconductor device | |
JP2014183058A (en) | Power semiconductor module | |
JP6945418B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
JP6906611B2 (en) | Semiconductor element bonding substrate, semiconductor device and power conversion device | |
JP5732880B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6631476B2 (en) | Semiconductor device | |
JP5899952B2 (en) | Semiconductor module | |
JP2009285732A (en) | Bonding material, manufacturing method of bonding material and semiconductor device | |
JP2014146645A (en) | Semiconductor device | |
TWI693684B (en) | Igbt module with improved heat dissipation structure | |
JP6874645B2 (en) | Manufacturing method of semiconductor devices | |
JP2015005571A (en) | Semiconductor device | |
JP6182850B2 (en) | Power converter | |
JP6638626B2 (en) | Method for manufacturing semiconductor device | |
JP5840102B2 (en) | Power semiconductor device | |
JP6627726B2 (en) | Method for manufacturing semiconductor device | |
JP2016181607A (en) | Semiconductor device and manufacturing method of the same | |
CN112335025A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP6436247B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2019212808A (en) | Manufacturing method of semiconductor device | |
JP2018081973A (en) | Semiconductor module | |
JP2018056152A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191125 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6631476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |