JP6624992B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP6624992B2 JP6624992B2 JP2016060039A JP2016060039A JP6624992B2 JP 6624992 B2 JP6624992 B2 JP 6624992B2 JP 2016060039 A JP2016060039 A JP 2016060039A JP 2016060039 A JP2016060039 A JP 2016060039A JP 6624992 B2 JP6624992 B2 JP 6624992B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- dry film
- film resist
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 526
- 238000004519 manufacturing process Methods 0.000 title claims description 143
- 238000000034 method Methods 0.000 title claims description 127
- 239000000758 substrate Substances 0.000 claims description 59
- 238000000227 grinding Methods 0.000 claims description 37
- 238000001723 curing Methods 0.000 claims description 11
- 238000000016 photochemical curing Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 239000007788 liquid Substances 0.000 description 11
- 238000005336 cracking Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 101100289792 Squirrel monkey polyomavirus large T gene Proteins 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
半導体ウエハの第1の面(おもて面)に、はんだバンプまたは集積回路のような第1の突出構造を形成する工程と、半導体ウエハの第2の面(裏面)を研削する工程とを備える、半導体ウエハを薄板化する方法が知られている(特許文献1、特許文献2を参照)。
Forming a first protruding structure such as a solder bump or an integrated circuit on a first surface (front surface) of a semiconductor wafer; and grinding a second surface (back surface) of the semiconductor wafer. There is known a method of thinning a semiconductor wafer provided therein (see
特許文献1には、以下の工程を備える半導体ウエハの薄板化方法が記載されている。第1の突出構造が形成された半導体ウエハの第1の面に液状の樹脂材料が塗布されて、半導体ウエハの第1の面に保護膜が形成される。保護膜は、第1の突出構造よりも厚く形成されて、第1の突出構造を機械的に保護する。それから、半導体ウエハ内における保護膜の厚さのばらつきを減らすために、半導体ウエハとは反対側の保護膜の表面が研削されて、保護膜の表面が平坦化される。平坦化された保護膜の表面を保持しながら、半導体ウエハの第2の面が研削されて、半導体ウエハが薄板化される。最後に、薄板化された半導体ウエハの第1の面上の保護膜が除去される。
特許文献2には、以下の工程を備える半導体ウエハの薄板化方法が記載されている。第1の突出構造が形成された半導体ウエハの第1の面に粘着シートが貼付される。粘着シートは、粘着剤層、中間層及び基材で構成される。それから、半導体ウエハの第2の面が研削されて、半導体ウエハが薄板化される。最後に、薄板化された半導体ウエハの第1の面上の粘着シートが半導体ウエハの第1の面から剥離される。中間層は、55より大きく80より小さいJIS−A硬度を有する。そのため、粘着シートが半導体ウエハの第1の面に貼付された際に、半導体ウエハの第1の面の第1の突出構造が中間層によって固定される。半導体ウエハの第2の面を研削する際に第1の突出構造が損傷することを、中間層は防止することができる。
特許文献1に開示された方法を用いて、例えば30μm以上のような高い第1の突出構造が第1の面に形成された半導体ウエハを薄板化するためには、保護膜が高い第1の突出構造を埋め込むことができるように、高粘度の液状の樹脂材料によって保護膜が形成される必要がある。しかし、高粘度の液状の樹脂材料によって、半導体ウエハ全体にわたって均一な厚さを有する保護膜を形成することは困難である。そのため、半導体ウエハの第2の面の精度よく研削することが難しい。さらに、半導体ウエハ内における保護膜の厚さのばらつきを減らすために、特許文献1に開示された方法は、保護膜の表面を研削する工程を必要とする。そのため、特許文献1に開示された方法は、多くの工程数を有し、半導体ウエハを薄板化するためのコストが高い方法である。
In order to reduce the thickness of a semiconductor wafer having a high first protruding structure, for example, 30 μm or more, formed on the first surface by using the method disclosed in
特許文献2に開示された粘着シートは、ウエハに対してストレスを与える。そのため、粘着シートを薄板化された半導体ウエハから剥離する際、薄板化された半導体ウエハにクラックまたはチッピングが発生するという問題があった。
The pressure-sensitive adhesive sheet disclosed in
本発明は、上記の課題を鑑みてなされたものであり、その目的は、第1の面に第1の突出構造が形成された半導体ウエハの第2の面を少ない工程数で精度よく研削することができるとともに、薄板化された半導体ウエハにクラック及びチッピングが発生することを抑制することができる半導体装置の製造方法を提供することである。 The present invention has been made in view of the above problems, and an object of the present invention is to accurately grind a second surface of a semiconductor wafer having a first projecting structure formed on a first surface with a small number of steps. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of suppressing cracking and chipping of a thinned semiconductor wafer.
本発明の半導体装置の製造方法は、以下の工程を備える。半導体ウエハの第1の面上の第1の突出構造を埋め込むように、第1の面上にドライフィルムレジストを形成する。半導体ウエハを薄板化する。半導体ウエハを薄板化する工程は、半導体ウエハとは反対側のドライフィルムレジストの表面を保持しながら、第1の面とは反対側の半導体ウエハの第2の面を研削することを含む。剥離液を用いて、ドライフィルムレジストを薄板化された半導体ウエハから除去する。 A method for manufacturing a semiconductor device according to the present invention includes the following steps. A dry film resist is formed on the first surface of the semiconductor wafer so as to fill the first protruding structure on the first surface. The semiconductor wafer is thinned. The step of thinning the semiconductor wafer includes grinding the second surface of the semiconductor wafer opposite to the first surface while holding the surface of the dry film resist opposite to the semiconductor wafer. The dry film resist is removed from the thinned semiconductor wafer using a stripper.
本発明の半導体装置の製造方法は、半導体ウエハの第1の面上の第1の突出構造を埋め込むように、第1の面上にドライフィルムレジストを形成する工程と、半導体ウエハを薄板化する工程とを備える。半導体ウエハを薄板化する工程は、半導体ウエハとは反対側のドライフィルムレジストの表面を保持しながら、第1の面とは反対側の半導体ウエハの第2の面を研削することを含む。ドライフィルムレジストは柔らかい。半導体ウエハの第1の面に第1の突出構造が形成されていても、半導体ウエハとは反対側のドライフィルムレジストの表面の形状が精度よく制御され得る。半導体ウエハとは反対側のドライフィルムレジストの表面を保持しながら、第1の面とは反対側の半導体ウエハの第2の面を研削して半導体ウエハを薄板化する際に、半導体ウエハの第2の面が少ない工程数で精度よく研削され得る。 According to the method of manufacturing a semiconductor device of the present invention, a step of forming a dry film resist on a first surface of a semiconductor wafer so as to bury the first projecting structure on the first surface, and thinning the semiconductor wafer. And a step. The step of thinning the semiconductor wafer includes grinding the second surface of the semiconductor wafer opposite to the first surface while holding the surface of the dry film resist opposite to the semiconductor wafer. Dry film resist is soft. Even when the first protruding structure is formed on the first surface of the semiconductor wafer, the shape of the surface of the dry film resist opposite to the semiconductor wafer can be accurately controlled. While thinning the semiconductor wafer by grinding the second surface of the semiconductor wafer opposite to the first surface while holding the surface of the dry film resist opposite to the semiconductor wafer, The surface No. 2 can be accurately ground with a small number of steps.
また、本発明の半導体装置の製造方法は、剥離液を用いて、ドライフィルムレジストを薄板化された半導体ウエハから除去する工程を備える。剥離液は、薄板化された半導体ウエハに応力を加えることなく、ドライフィルムレジストが薄板化された半導体ウエハから除去されることを可能にする。そのため、ドライフィルムレジストが薄板化された半導体ウエハから除去される際に、薄板化された半導体ウエハにクラック及びチッピングが発生することが抑制され得る。 Further, the method for manufacturing a semiconductor device of the present invention includes a step of removing a dry film resist from a thinned semiconductor wafer using a stripping solution. The stripper allows the dry film resist to be removed from the thinned semiconductor wafer without applying stress to the thinned semiconductor wafer. Therefore, when the dry film resist is removed from the thinned semiconductor wafer, it is possible to suppress the occurrence of cracks and chipping in the thinned semiconductor wafer.
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described. The same components have the same reference characters allotted, and description thereof will not be repeated.
(実施の形態1)
図1から図12を参照して、実施の形態1に係る半導体装置1及びその製造方法を説明する。図11及び図12を参照して、本実施の形態の半導体装置1は、基板2と、第1の突出構造3とを備える。
(Embodiment 1)
The
基板2は、第1の面6と、第1の面6とは反対側の第2の面7とを有する。第1の面6は、第1の突出構造3が設けられる基板2のおもて面である。第2の面7は、基板2の裏面である。基板2は、厚さT1を有する。基板2の厚さT1は、第1の面6と第2の面7との間の距離である。基板2の厚さT1は特に制限はない。基板2の厚さT1は、例えば、30μm以上であってもよく、50μm以上であってもよく、100μm以上であってもよい。基板2の厚さT1の上限は特に制限はない。基板2の厚さT1は、例えば、300μm以下であってもよく、200μm以下であってもよく、150μm以下であってもよい。基板2は、シリコン(Si)、シリコンカーバイド(SiC)、ガリウムヒ素(GaAs)、インジウム燐(InP)または窒化ガリウム(GaN)のような半導体材料から構成される。
The
第1の突出構造3は、基板2の第1の面6上に設けられている。第1の突出構造3は、基板2の第1の面6からh1の高さだけ突出している。第1の突出構造3の高さh1の下限は特に制限はない。第1の突出構造3の高さh1は、例えば、30μm以上であってもよく、50μm以上であってもよく、100μm以上であってもよく、200μm以上であってもよく、300μm以上であってもよく、400μm以上であってもよい。第1の突出構造3の高さh1の上限は特に制限はない。第1の突出構造3の高さh1は、例えば、1mm以下であってもよく、500μm以下であってもよい。第1の突出構造3は、はんだバンプであるが、はんだバンプに限られない。第1の突出構造3は、基板2の第1の面6を加工することによって形成された凹凸構造であってもよい。第1の突出構造3は、配線であってもよい。第1の突出構造3は、トランジスタ、ダイオードまたはキャパシタのような電子デバイスであってもよい。第1の突出構造3は、半導体レーザ、発光ダイオードまたは光電変換素子のような光デバイスであってもよい。第1の突出構造3は、ポリイミドのような有機絶縁膜または窒化シリコン(SiN)のような無機絶縁膜からなる保護膜であってもよい。
The first
図1から図12を参照して、本実施の形態の半導体装置1の製造方法を説明する。
図1を参照して、本実施の形態の半導体装置1の製造方法は、第1の突出構造3を含む半導体ウエハ4を準備する工程を備える。半導体ウエハ4は、第1の面6と、第1の面6とは反対側の第2の面7とを有する。後述する半導体ウエハ4を薄板化する工程(図7を参照)及びダイシング工程(図10から図12を参照)後に、半導体ウエハ4の第1の面6は基板2の第1の面6であってもよく、半導体ウエハ4の第2の面7は基板2の第2の面7であってもよい。1つまたは複数の第1の突出構造3は、半導体ウエハ4の第1の面6上に設けられている。第1の突出構造3は、半導体ウエハ4の第1の面6からh1の高さだけ突出している。
With reference to FIGS. 1 to 12, a method for manufacturing the
Referring to FIG. 1, the method of
図2を参照して、本実施の形態の半導体装置1の製造方法は、半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込むように、第1の面6上にドライフィルムレジスト10を形成する工程を備える。ドライフィルムレジスト10の厚さt1は、第1の突出構造3の高さh1よりも大きい。ドライフィルムレジスト10は、第1の突出構造3よりも厚く形成されて、第1の突出構造3を機械的に保護する。ドライフィルムレジスト10は、半導体ウエハ4の第1の面6に貼り付けられる。ドライフィルムレジスト10は、柔らかい。室温で硬いドライフィルムレジスト10は、加熱されて、軟化されてもよい。そのため、ドライフィルムレジスト10は、第1の突出構造3を隙間なく埋め込むことができる。第1の突出構造3の高さh1が、例えば、300μmより大きくても、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11は、実質的に平坦である。本明細書においてドライフィルムレジスト10の表面11が実質的に平坦であることは、ドライフィルムレジスト10の表面11が15μm以下の段差を有することを意味する。半導体ウエハ4の第1の面6に貼り付けられたドライフィルムレジスト10の表面11は、10μm以下の段差、さらに好ましくは5μm以下、さらに好ましくは1μm以下の段差を有してもよい。ドライフィルムレジスト10は、例えば、アルカリ性の液体で現像され得る感光性ドライフィルムレジストであってもよい。
Referring to FIG. 2, the method for manufacturing
ドライフィルムレジスト10によって第1の突出構造3を埋め込む工程は、例えば、図3に示される工程によって行われてもよい。図3を参照して、第1の突出構造3を含む半導体ウエハ4が、テーブル20上に載置される。テーブル20は、吸着部のような保持部22を含んでもよい。半導体ウエハ4の第2の面7が、保持部22によりテーブル20に保持されてもよい。それから、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に沿ってローラ25を移動させながら、ローラ25はドライフィルムレジスト10に圧力を加える。半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込むように、第1の面6上にドライフィルムレジスト10が貼り付けられる。テーブル20はヒータ24を含んでもよい。半導体ウエハ4の第1の面6上にドライフィルムレジスト10が貼り付けられる際に、テーブル20に設けられたヒータ24を用いて、ドライフィルムレジスト10が軟化されてもよい。ローラ25は、図示しないヒータを含んでもよい。半導体ウエハ4の第1の面6上にドライフィルムレジスト10が貼り付けられる際に、ローラ25に設けられたヒータを用いて、ドライフィルムレジスト10が軟化されてもよい。
The step of embedding the first
ドライフィルムレジスト10によって第1の突出構造3を埋め込む工程は、例えば、図4に示される別の工程によって行われてもよい。図4に示される工程は、図3に示される工程と同様であるが、以下の点で異なる。プレート27でドライフィルムレジスト10を押圧することにより、半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込むように、第1の面6上にドライフィルムレジスト10が貼り付けられる。プレート27は、図示しないヒータを含んでもよい。半導体ウエハ4の第1の面6上にドライフィルムレジスト10が貼り付けられる際に、プレート27に設けられたヒータを用いて、ドライフィルムレジスト10が軟化されてもよい。
The step of embedding the first
第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10によって第1の突出構造3を埋め込んだ後に、ドライフィルムレジスト10を硬化することを含んでもよい。硬化されたドライフィルムレジスト10は、第1の突出構造3をより確実に機械的に保護し得る。第1の面6上にドライフィルムレジスト10を貼り付ける際のドライフィルムレジスト10の温度よりもさらに高い温度の熱をドライフィルムレジスト10に加えることにより、ドライフィルムレジスト10が熱硬化されてもよい。あるいは、ドライフィルムレジスト10に光を照射して、ドライフィルムレジスト10が光硬化されてもよい。本明細書において、ドライフィルムレジスト10を光硬化することは、可視光、紫外光、深紫外光、電子線またはX線をドライフィルムレジスト10に照射して、ドライフィルムレジスト10を硬化することを意味する。
The step of forming the dry film resist 10 on the
本実施の形態の半導体装置1の製造方法は、図7に示す半導体ウエハ4を薄板化する工程の前に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持する工程を備えてもよい。図5を参照して、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持する工程の一例は、半導体ウエハ4の第1の面6上のドライフィルムレジスト10の表面11に支持基板15を貼り付ける工程であってもよい。具体的には、ドライフィルムレジスト10の表面11に、接着材16が設けられる。接着材16は、例えば、ワックスであってもよい。接着材16を介して、支持基板15がドライフィルムレジスト10の表面11に貼り付けられる。支持基板15は、シリコン(Si)、シリコンカーバイド(SiC)、ガリウムヒ素(GaAs)、インジウム燐(InP)、石英またはサファイアであってもよい。図6を参照して、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持する工程の別の例は、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を、吸着部のような保持部22を含むテーブル20に保持する工程であってもよい。
The method of manufacturing the
図7を参照して、本実施の形態の半導体装置1の製造方法は、半導体ウエハ4を薄板化する工程を備える。半導体ウエハ4を薄板化する工程は、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削することを含む。例えば、支持基板15またはテーブル20(図6を参照)が、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、砥石30を用いて半導体ウエハ4の第2の面7が研削される。こうして、薄板化された半導体ウエハ5が得られる。
Referring to FIG. 7, the method for manufacturing
図8を参照して、本実施の形態の半導体装置1の製造方法は、図7に示す半導体ウエハ4を薄板化する工程の後に、薄板化された半導体ウエハ5から支持基板15またはテーブル20(図6を参照)を分離する工程を備えてもよい。例えば、支持基板15が貼り付けられた薄板化された半導体ウエハ5を加熱して、接着材16を軟化させる。それから、薄板化された半導体ウエハ5が支持基板15から分離されてもよい。あるいは、テーブル20(図6を参照)に含まれる吸着部の動作を停止させ、それから、薄板化された半導体ウエハ5がテーブル20から分離されてもよい。
Referring to FIG. 8, in the method of
図9を参照して、本実施の形態の半導体装置1の製造方法は、剥離液34を用いて、ドライフィルムレジスト10を薄板化された半導体ウエハ5から除去する工程を備える。例えば、ドライフィルムレジスト10が形成された薄板化された半導体ウエハ5が、容器33内の剥離液34に浸漬されてもよい。剥離液34がドライフィルムレジスト10に噴霧されてもよい。剥離液34は、例えば、有機アミン系の液体であってもよい。剥離液34は、薄板化された半導体ウエハ5に応力を与えることなく、ドライフィルムレジスト10が薄板化された半導体ウエハ5から除去されることを可能にする。
Referring to FIG. 9, the method for manufacturing
図10を参照して、薄板化された半導体ウエハ5が剥離液34から取り出される。薄板化された半導体ウエハ5がダイシングされて、薄板化された半導体ウエハ5が複数の基板2に分割される。こうして、図11及び図12に示される、基板2と第1の突出構造3とを備える半導体装置1が得られる。
Referring to FIG. 10, thinned
本実施の形態の半導体装置1の製造方法の効果を説明する。
本実施の形態の半導体装置1の製造方法は、半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込むように、第1の面6上にドライフィルムレジスト10を形成する工程と、半導体ウエハ4を薄板化する工程とを備える。半導体ウエハ4を薄板化する工程は、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、第1の面6とは反対側の半導体ウエハ4の第2の面7を研削することを含む。ドライフィルムレジスト10は柔らかい。半導体ウエハ4の第1の面6に高い第1の突出構造3が形成されていても、ドライフィルムレジスト10が半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込む際に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11の形状が精度よく制御され得る。特定的には、ドライフィルムレジスト10が半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込む際に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11が実質的に平坦化される。そのため、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削して半導体ウエハ4を薄板化する際に、半導体ウエハ4の第2の面7が少ない工程数で精度よく研削され得る。特定的には、ドライフィルムレジスト10を研削することなく、半導体ウエハ4の第2の面7が均一に研削され得る。
The effect of the method for manufacturing the
In the method of manufacturing the
また、本実施の形態の半導体装置1の製造方法は、剥離液34を用いて、ドライフィルムレジスト10を薄板化された半導体ウエハ5から除去する工程を備える。剥離液34は、薄板化された半導体ウエハ5に応力を加えることなく、ドライフィルムレジスト10が薄板化された半導体ウエハ5から除去されることを可能にする。そのため、ドライフィルムレジスト10が薄板化された半導体ウエハ5から除去される際に、薄板化された半導体ウエハ5にクラック及びチッピングが発生することが抑制され得る。
Further, the method for manufacturing the
本実施の形態の半導体装置1の製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10を軟化させることと、軟化されたドライフィルムレジスト10によって第1の突出構造3を埋め込むこととを含んでもよい。例えば、室温で硬いドライフィルムレジスト10を軟化させることによって、ドライフィルムレジスト10が半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込む際に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11の形状が精度よく制御され得る。特定的には、ドライフィルムレジスト10が半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込む際に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11が実質的に平坦化される。そのため、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削して半導体ウエハ4を薄板化する際に、半導体ウエハ4の第2の面7が少ない工程数で精度よく研削され得る。特定的には、ドライフィルムレジスト10を研削することなく、半導体ウエハ4の第2の面7が均一に研削され得る。
In the method of manufacturing the
本実施の形態の半導体装置1の製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10によって第1の突出構造3を埋め込んだ後に、ドライフィルムレジスト10を硬化することを含んでもよい。ドライフィルムレジスト10を硬化することは、ドライフィルムレジスト10を熱硬化することを含んでもよい。ドライフィルムレジスト10を硬化することは、ドライフィルムレジスト10を光硬化することを含んでもよい。第1の面6上にドライフィルムレジスト10を形成する工程においてドライフィルムレジスト10を硬化することは、半導体ウエハ4を薄板化する工程において、第1の突出構造3が機械的損傷を受けることを防止することができる。
In the method of manufacturing the
本実施の形態の半導体装置1の製造方法は、半導体ウエハ4を薄板化する工程の前に、半導体ウエハ4の第1の面6上のドライフィルムレジスト10の表面11に支持基板15を貼り付ける工程をさらに備えてもよい。支持基板15は、半導体ウエハ4を機械的に補強する。そのため、支持基板15は、半導体ウエハ4を薄板化する工程及び図5から図8に示される工程中の半導体ウエハ4を搬送する工程において、薄板化された半導体ウエハ5が、クラックまたはチッピングのような機械的損傷を受けることを防止することができる。支持基板15は、研削時に半導体ウエハ4に加わる圧力を半導体ウエハ4の第2の面7の全体にわたって均一にすることができる。そのため、半導体ウエハ4の第2の面7がさらに精度よく研削され得る。
In the method of manufacturing the
(実施の形態2)
図13から図18を参照して、実施の形態2に係る半導体装置1a及びその製造方法を説明する。
(Embodiment 2)
With reference to FIGS. 13 to 18, a
本実施の形態の半導体装置1aは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。図17及び図18を参照して、本実施の形態の半導体装置1aは、基板2と、第1の突出構造3aとを備える。本実施の形態の第1の突出構造3aの高さh2は、実施の形態1の第1の突出構造3の高さh1よりも大きい。
The
図13から図18を参照して、本実施の形態に係る半導体装置1aの製造方法を説明する。本実施の形態の半導体装置1aの製造方法は、実施の形態1の半導体装置1の製造方法と同様の工程を備えるが、主に以下の点で異なる。
With reference to FIGS. 13 to 18, a method of manufacturing the
図13を参照して、本実施の形態の半導体装置1aの製造方法は、h2の高さを有する第1の突出構造3aを含む半導体ウエハ4を準備する工程を備える。
Referring to FIG. 13, a method of manufacturing a
図14を参照して、本実施の形態の半導体装置1aの製造方法は、半導体ウエハ4の第1の面6上の第1の突出構造3aを埋め込むように、第1の面6上にドライフィルムレジスト10を形成する工程を備える。本実施の形態の半導体装置1aの製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、複数のドライフィルムレジスト部(第1のドライフィルムレジスト部12、第2のドライフィルムレジスト部13、第3のドライフィルムレジスト部14)を積層することを含む。本実施の形態では、複数のドライフィルムレジスト部は、半導体ウエハ4の第1の面6上の第1のドライフィルムレジスト部12と、第1のドライフィルムレジスト部12上の第2のドライフィルムレジスト部13と、第2のドライフィルムレジスト部13上の第3のドライフィルムレジスト部14とから構成されてもよい。第1のドライフィルムレジスト部12の厚さt11、第2のドライフィルムレジスト部13の厚さt12及び第3のドライフィルムレジスト部14の厚さt13の各々は、第1の突出構造3aの高さh2よりも小さい。第1のドライフィルムレジスト部12の厚さt11、第2のドライフィルムレジスト部13の厚さt12及び第3のドライフィルムレジスト部14の厚さt13の和は、第1の突出構造3aの高さh2よりも大きい。複数のドライフィルムレジスト部(第1のドライフィルムレジスト部12、第2のドライフィルムレジスト部13、第3のドライフィルムレジスト部14)からなるドライフィルムレジスト10は、第1の突出構造3aよりも厚く形成されて、第1の突出構造3aを機械的に保護する。複数のドライフィルムレジスト部(第1のドライフィルムレジスト部12、第2のドライフィルムレジスト部13、第3のドライフィルムレジスト部14)からなるドライフィルムレジスト10は、高さh2を有する第1の突出構造3aを埋め込む。
Referring to FIG. 14, a method of
図15を参照して、実施の形態1と同様の工程により、半導体ウエハ4の第2の面7を研削して、薄板化された半導体ウエハ5が得られる。
Referring to FIG. 15,
図16を参照して、実施の形態1と同様の工程により、剥離液34を用いて、複数のドライフィルムレジスト部(第1のドライフィルムレジスト部12、第2のドライフィルムレジスト部13、第3のドライフィルムレジスト部14)からなるドライフィルムレジスト10が薄板化された半導体ウエハ5から除去される。
Referring to FIG. 16, a plurality of dry film resist sections (first dry film resist
それから、実施の形態1と同様の工程により、薄板化された半導体ウエハ5がダイシングされて、薄板化された半導体ウエハ5が複数の基板2に分割される。こうして、図17及び図18に示される、基板2と第1の突出構造3aとを備える半導体装置1aが得られる。
Then, the thinned
本実施の形態の半導体装置1aの製造方法の効果を説明する。本実施の形態の半導体装置1aの製造方法は、実施の形態1の半導体装置1の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
The effect of the method for manufacturing the
本実施の形態の半導体装置1aの製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、複数のドライフィルムレジスト部(第1のドライフィルムレジスト部12、第2のドライフィルムレジスト部13、第3のドライフィルムレジスト部14)を積層することを含んでもよい。複数のドライフィルムレジスト部(第1のドライフィルムレジスト部12、第2のドライフィルムレジスト部13、第3のドライフィルムレジスト部14)を積層することによって、第1の面6上にドライフィルムレジスト10が形成される。そのため、半導体ウエハ4の第1の面6に実施の形態1の第1の突出構造3よりも高い第1の突出構造3aが形成されていても、ドライフィルムレジスト10が半導体ウエハ4の第1の面6上の第1の突出構造3aを埋め込む際に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11の形状が精度よく制御され得る。特定的には、複数のドライフィルムレジスト部(第1のドライフィルムレジスト部12、第2のドライフィルムレジスト部13、第3のドライフィルムレジスト部14)からなるドライフィルムレジスト10が半導体ウエハ4の第1の面6上の第1の突出構造3aを埋め込む際に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11が実質的に平坦化される。そのため、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削して半導体ウエハ4を薄板化する際に、半導体ウエハ4の第2の面7が少ない工程数で精度よく研削され得る。特定的には、複数のドライフィルムレジスト部(第1のドライフィルムレジスト部12、第2のドライフィルムレジスト部13、第3のドライフィルムレジスト部14)からなるドライフィルムレジスト10を研削することなく、半導体ウエハ4の第2の面7が均一に研削され得る。
In the method for manufacturing the
(実施の形態3)
図11、図12及び図19から図21を参照して、実施の形態3に係る半導体装置1の製造方法を説明する。本実施の形態の半導体装置1の製造方法は、実施の形態1の半導体装置1の製造方法と同様の工程を備えるが、主に以下の点で異なる。
(Embodiment 3)
A method of manufacturing the
図19及び図20を参照して、本実施の形態の半導体装置1の製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、第1の面6の法線方向からの平面視において第1の突出構造3と重ならないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11にスリット10bを形成することを含む。第1の面6の法線方向からの平面視において、スリット10bの幅w2は、スリット10bに隣り合う第1の突出構造3の幅w1よりも狭い。スリット10bは、ドライフィルムレジスト10の全ての厚さにわたって形成されてもよい。スリット10bは、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11から、半導体ウエハ4側のドライフィルムレジスト10の表面11まで延在してもよい。スリット10bは、半導体ウエハ4の第1の面6を露出させるように、形成されてもよい。スリット10bは、格子パターンのように、2次元的に形成されてもよいし、1次元的に形成されてもよい。スリット10bは、ドライフィルムレジスト10中に離散的に形成されてもよい。スリット10bは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。
Referring to FIGS. 19 and 20, in the method of
図21を参照して、実施の形態1と同様の工程により、半導体ウエハ4の第2の面7を研削して、薄板化された半導体ウエハ5が得られる。
Referring to FIG. 21, the
それから、実施の形態1と同様の工程により、剥離液34を用いて、ドライフィルムレジスト10が薄板化された半導体ウエハ5から除去される。実施の形態1と同様の工程により、薄板化された半導体ウエハ5がダイシングされて、薄板化された半導体ウエハ5が複数の基板2に分割される。こうして、図11及び図12に示される、基板2と第1の突出構造3とを備える半導体装置1が得られる。
Then, the dry film resist 10 is removed from the thinned
本実施の形態の半導体装置1の製造方法の効果を説明する。本実施の形態の半導体装置1の製造方法は、実施の形態1の半導体装置1の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
The effect of the method for manufacturing the
本実施の形態の半導体装置1の製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、第1の面6の法線方向からの平面視において第1の突出構造3と重ならないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11にスリット10bを形成することを含む。第1の面6の法線方向からの平面視において、スリット10bの幅w2は、スリット10bに隣り合う第1の突出構造3の幅w1よりも狭い。スリット10bは、ドライフィルムレジスト10の収縮のためにドライフィルムレジスト10が半導体ウエハ4に与える応力を緩和することができる。そのため、スリット10bは、半導体ウエハ4を薄板化する工程において、薄板化された半導体ウエハ5が反ることとクラックまたはチッピングのような機械的損傷を受けることとを防止することができる。
In the method for manufacturing the
図22を参照して、本実施の形態の半導体装置1の製造方法の変形例を説明する。図22に示されるように、スリット10cは、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を含む、ドライフィルムレジスト10の厚さの一部に形成されてもよい。スリット10cは、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されるが、半導体ウエハ4側のドライフィルムレジスト10の表面11に形成されなくてもよい。スリット10cは、半導体ウエハ4の第1の面6を露出させないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。本実施の形態の半導体装置1の製造方法の変形例も、本実施の形態の半導体装置1の製造方法と同様の効果を有する。
Referring to FIG. 22, a modification of the method for manufacturing
(実施の形態4)
図11、図12及び図23から図26を参照して、実施の形態4に係る半導体装置1の製造方法を説明する。本実施の形態の半導体装置1の製造方法は、実施の形態1の半導体装置1の製造方法と同様の工程を備えるが、主に以下の点で異なる。
(Embodiment 4)
With reference to FIGS. 11, 12, and 23 to 26, a method of manufacturing the
図23及び図24を参照して、本実施の形態の半導体装置1の製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10の表面11のうち、第1の面6の法線方向からの平面視において半導体ウエハ4の端部に対応する領域に、切り欠き10dを形成することを含んでもよい。切り欠き10dは、第1の面6の法線方向からの平面視において、半導体ウエハ4の端からw3の幅にわたって形成されてもよい。切り欠き10dの幅w3は特に制限はない。切り欠き10dの幅w3は、例えば、1mm以上であってもよく、2mm以上であってもよく、5mm以上であってもよい。第1の面6の法線方向からの平面視において、切り欠き10dは、第1の突出構造3と重ならないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。切り欠き10dは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。
Referring to FIGS. 23 and 24, in the method of
図25を参照して、本実施の形態の半導体装置1の製造方法において、半導体ウエハ4を薄板化する工程は、薄板化された半導体ウエハ5の第2の面7の端部に、第1の凸部8dを形成することを含んでもよい。半導体ウエハ4を薄板化する工程は、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、砥石30を用いて半導体ウエハ4の第2の面7を研削することを含む。例えば、接着材16によって半導体ウエハ4の第1の面6上のドライフィルムレジスト10の表面11に貼り付けられた支持基板15が、ドライフィルムレジスト10の表面11を保持してもよい。半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら半導体ウエハ4の第2の面7を研削する際に、ドライフィルムレジスト10の表面11に形成された切り欠き10dは、半導体ウエハ4の端部に加わる圧力を、半導体ウエハ4の他の部分に加わる圧力よりも減少させる。半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削することによって、薄板化された半導体ウエハ5の第2の面7の端部に、第1の凸部8dが形成される。
Referring to FIG. 25, in the method of
図26を参照して、実施の形態1と同様の工程により、剥離液34を用いて、ドライフィルムレジスト10が薄板化された半導体ウエハ5から除去される。それから、実施の形態1と同様の工程により、薄板化された半導体ウエハ5がダイシングされて、薄板化された半導体ウエハ5が複数の基板2に分割される。こうして、図11及び図12に示される、基板2と第1の突出構造3とを備える半導体装置1が得られる。
Referring to FIG. 26, dry film resist 10 is removed from thinned
本実施の形態の半導体装置1の製造方法の効果を説明する。本実施の形態の半導体装置1の製造方法は、実施の形態1の半導体装置1の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
The effect of the method for manufacturing the
本実施の形態の半導体装置1の製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10の表面11のうち、第1の面6の法線方向からの平面視において半導体ウエハ4の端部に対応する領域に、切り欠き10dを形成することを含んでもよい。本実施の形態の半導体装置1の製造方法において、半導体ウエハ4を薄板化する工程は、薄板化された半導体ウエハ5の第2の面7の端部に、第1の凸部8dを形成することを含んでもよい。
In the method of manufacturing the
ドライフィルムレジスト10は柔らかい。半導体ウエハ4の第1の面6に高い第1の突出構造3が形成されていても、ドライフィルムレジスト10が半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込む際に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11の形状が精度よく制御され得る。形状が精度よく制御されたドライフィルムレジスト10の表面11に、切り欠き10dが形成される。そのため、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削して半導体ウエハ4を薄板化する際に、半導体ウエハ4の第2の面7が少ない工程数で精度よく研削され得る。
The dry film resist 10 is soft. Even when the high first
また、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら半導体ウエハ4の第2の面7を研削する際に、切り欠き10dは、切り欠き10dに対応する半導体ウエハ4の端部に加わる圧力を、半導体ウエハ4の他の部分に加わる圧力よりも減少させる。そのため、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削することによって、薄板化された半導体ウエハ5の第2の面7の端部に、精度よく第1の凸部8dが形成される。第1の凸部8dは、薄板化された半導体ウエハ5の端部の機械的強度を向上させる。薄板化された半導体ウエハ5の端部の第1の凸部8dは、薄板化された半導体ウエハ5が反ることとクラックまたはチッピングのような機械的損傷を受けることとを防止することができる。
When grinding the
(実施の形態5)
図11、図12及び図27から図32を参照して、実施の形態5に係る半導体装置1,1e及びその製造方法を説明する。
(Embodiment 5)
Fifth Embodiment
本実施の形態の半導体装置1eは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。図31及び図32を参照して、本実施の形態の半導体装置1eは、基板2eと、第1の突出構造3とを備える。本実施の形態の基板2eの厚さT2は、実施の形態1の基板2の厚さT1よりも大きい。
The
図11、図12及び図27から図32を参照して、本実施の形態に係る半導体装置1,1eの製造方法を説明する。本実施の形態の半導体装置1,1eの製造方法は、実施の形態1の半導体装置1の製造方法と同様の工程を備えるが、主に以下の点で異なる。
The method of manufacturing the
図27及び図28を参照して、本実施の形態の半導体装置1,1eの製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、第1の面6の法線方向からの平面視において第1の突出構造3に重なるように、ドライフィルムレジスト10の表面11に凹部10eを形成することを含んでもよい。第1の面6の法線方向からの平面視において、凹部10eは、1つまたは複数の第1の突出構造3を含むように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。凹部10eは、第1の突出構造3を露出させないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。凹部10eは、第1の突出構造3を露出させるように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の面6の法線方向からの平面視において、1つまたは複数の凹部10eが、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の面6の法線方向からの平面視における凹部10eの形状は、特に制限はない。第1の面6の法線方向からの平面視における凹部10eの形状は、円または楕円であってもよいし、三角形、四角形、五角形または六角形のような多角形であってもよい。凹部10eは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。第1の面6の法線方向からの平面視において、凹部10eの面積は、例えば、半導体ウエハ4の第1の面6の面積の4分の1以上であってもよいし、半導体ウエハ4の第1の面6の面積の2分の1以上であってもよい。
Referring to FIGS. 27 and 28, in the method of
図29を参照して、本実施の形態の半導体装置1,1eの製造方法において、半導体ウエハ4を薄板化する工程は、凹部10eに対応する薄板化された半導体ウエハ5の第2の面7の部分に、第2の凸部8eを形成することを含んでもよい。半導体ウエハ4を薄板化する工程は、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、砥石30を用いて半導体ウエハ4の第2の面7を研削することを含む。例えば、接着材16によって半導体ウエハ4の第1の面6上のドライフィルムレジスト10の表面11に貼り付けられた支持基板15が、ドライフィルムレジスト10の表面11を保持してもよい。半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら半導体ウエハ4の第2の面7を研削する際に、ドライフィルムレジスト10の表面11に形成された凹部10eは、凹部10eに対応する半導体ウエハ4の部分に加わる圧力を、半導体ウエハ4の他の部分に加わる圧力よりも減少させる。半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削することによって、凹部10eに対応する薄板化された半導体ウエハ5の第2の面7の部分に、第2の凸部8eが形成される。第1の面6の法線方向からの平面視において、第2の凸部8eの面積は、例えば、半導体ウエハ4の第2の面7の面積の4分の1以上であってもよいし、半導体ウエハ4の第2の面7の面積の2分の1以上であってもよい。
Referring to FIG. 29, in the method of
図30を参照して、実施の形態1と同様の工程により、剥離液34を用いて、ドライフィルムレジスト10が薄板化された半導体ウエハ5から除去される。それから、実施の形態1と同様の工程により、薄板化された半導体ウエハ5がダイシングされて、薄板化された半導体ウエハ5が複数の基板2,2eに分割される。こうして、T1の厚さを有する基板2と第1の突出構造3とを備える半導体装置1(図11及び図12を参照)と、T1の厚さよりも大きなT2の厚さを有する基板2eと第1の突出構造3とを備える半導体装置1e(図31及び図32を参照)とが得られる。図31及び図32に示される半導体装置1eは、薄板化された半導体ウエハ5の第2の凸部8eをダイシングすることによって得られる。図11及び図12に示される半導体装置1は、薄板化された半導体ウエハ5の第2の凸部8eを除く部分をダイシングすることによって得られる。
Referring to FIG. 30, dry film resist 10 is removed from thinned
本実施の形態の半導体装置1,1eの製造方法の効果を説明する。本実施の形態の半導体装置1,1eの製造方法は、実施の形態1の半導体装置1の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
The effects of the method for manufacturing the
本実施の形態の半導体装置1,1eの製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、第1の面6の法線方向からの平面視において第1の突出構造3に重なるように、ドライフィルムレジスト10の表面11に凹部10eを形成することを含んでもよい。本実施の形態の半導体装置1,1eの製造方法において、半導体ウエハ4を薄板化する工程は、凹部10eに対応する薄板化された半導体ウエハ5の第2の面7の部分に、第2の凸部8eを形成することを含んでもよい。
In the method of manufacturing the
ドライフィルムレジスト10は柔らかい。半導体ウエハ4の第1の面6に高い第1の突出構造3が形成されていても、ドライフィルムレジスト10が半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込む際に、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11の形状が精度よく制御され得る。形状が精度よく制御されたドライフィルムレジスト10の表面11に、凹部10eが形成される。そのため、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削して半導体ウエハ4を薄板化する際に、半導体ウエハ4の第2の面7が少ない工程数で精度よく研削され得る。
The dry film resist 10 is soft. Even when the high first
また、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら半導体ウエハ4の第2の面7を研削する際に、ドライフィルムレジスト10の表面11に形成された凹部10eは、凹部10eに対応する半導体ウエハ4の部分に加わる圧力を、半導体ウエハ4の他の部分に加わる圧力よりも減少させる。半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、半導体ウエハ4の第2の面7を研削することによって、凹部10eに対応する薄板化された半導体ウエハ5の第2の面7の部分に、精度よく第2の凸部8eが形成される。そのため、T1の厚さを有する基板2と第1の突出構造3とを備える半導体装置1(図11及び図12を参照)に加えて、T1の厚さよりも大きなT2の厚さを有する基板2eと第1の突出構造3とを備える半導体装置1e(図31及び図32を参照)が得られる。本実施の形態の半導体装置1,1eの製造方法によれば、異なる厚さを有する基板2,2eを備える半導体装置1,1eが一つの工程で製造され得る。
When grinding the
第2の凸部8eは、薄板化された半導体ウエハ5の機械的強度を向上させる。薄板化された半導体ウエハ5の第2の凸部8eは、薄板化された半導体ウエハ5が反ること、及び、クラックまたはチッピングのような機械的損傷を受けることとを防止することができる。
The
(実施の形態6)
図11、図12及び図33から図40を参照して、実施の形態6に係る半導体装置1,1f及びその製造方法を説明する。
(Embodiment 6)
The
本実施の形態の半導体装置1fは、実施の形態1の半導体装置1と同様の構成を備えるが、主に以下の点で異なる。図39及び図40を参照して、本実施の形態の半導体装置1fは、基板2と、第2の突出構造40とを備える。本実施の形態の第2の突出構造40は、実施の形態1の第1の突出構造3よりも低い機械的強度を有する。第2の突出構造40は、例えば、エアブリッジ電極であってもよい。
The
図11、図12及び図33から図40を参照して、本実施の形態に係る半導体装置1,1fの製造方法を説明する。本実施の形態の半導体装置1,1fの製造方法は、実施の形態1の半導体装置1の製造方法と同様の工程を備えるが、主に以下の点で異なる。
With reference to FIGS. 11, 12, and 33 to 40, a method of manufacturing the
図33を参照して、本実施の形態の半導体装置1,1fの製造方法は、第1の突出構造3と、第1の突出構造3よりも低い機械的強度を有する第2の突出構造40とを含む半導体ウエハ4を準備する工程を備える。1つまたは複数の第1の突出構造3が、半導体ウエハ4の第1の面6上に設けられている。1つまたは複数の第2の突出構造40が、半導体ウエハ4の第1の面6上に設けられている。
Referring to FIG. 33, in the method of
図34から図36を参照して、本実施の形態の半導体装置1,1fの製造方法は、半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込むように、第1の面6上にドライフィルムレジスト10を形成する工程を備える。図34を参照して、第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10により第2の突出構造40を埋め込むことを含んでもよい。ドライフィルムレジスト10の厚さt1は、第1の突出構造3の高さh1よりも大きく、第2の突出構造40の高さh3よりも大きい。ドライフィルムレジスト10は、第1の突出構造3及び第2の突出構造40よりも厚く形成されて、第1の突出構造3及び第2の突出構造40を機械的に保護する。第2の突出構造40の高さh3は、第1の突出構造3の高さh1よりも大きくてもよいし、第1の突出構造3の高さh1と同じであってもよいし、第1の突出構造3の高さh1よりも小さくてもよい。ドライフィルムレジスト10は、柔らかい。室温で硬いドライフィルムレジスト10は、加熱されて、軟化されてもよい。そのため、第1の突出構造3の高さh1及び第2の突出構造40の高さh3が大きくても、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11は、実質的に平坦である。ドライフィルムレジスト10は柔らかいので、ドライフィルムレジスト10は、第1の突出構造3及び第2の突出構造40を隙間なく埋め込むことができる。
Referring to FIGS. 34 to 36, the method of
図35及び図36を参照して、第1の面6上にドライフィルムレジスト10を形成する工程は、第1の面6の法線方向からの平面視において第2の突出構造40に重なるように、ドライフィルムレジスト10の表面11に第1の溝10fを形成することを含んでもよい。第1の面6の法線方向からの平面視において、第1の溝10fは、第2の突出構造40を含むように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の溝10fは、第2の突出構造40を露出させないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の溝10fは、第2の突出構造40を露出させるように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の溝10fは、第2の突出構造40の周囲の第1の突出構造3を露出させないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の溝10fは、第2の突出構造40の周囲の第1の突出構造3を露出させるように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の面6の法線方向からの平面視において、1つまたは複数の第1の溝10fが、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の面6の法線方向からの平面視における第1の溝10fの形状は、特に制限はない。第1の面6の法線方向からの平面視における第1の溝10fの形状は、円または楕円であってもよいし、三角形、四角形、五角形または六角形のような多角形であってもよい。第1の溝10fは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。
Referring to FIGS. 35 and 36, the step of forming dry film resist 10 on
図37を参照して、実施の形態1と同様の工程により、半導体ウエハ4の第2の面7を研削して、薄板化された半導体ウエハ5が得られる。半導体ウエハ4を薄板化する工程は、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、砥石30を用いて半導体ウエハ4の第2の面7を研削することを含む。例えば、接着材16によって半導体ウエハ4の第1の面6上のドライフィルムレジスト10の表面11に貼り付けられた支持基板15が、ドライフィルムレジスト10の表面11を保持してもよい。半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら半導体ウエハ4の第2の面7を研削する際に、ドライフィルムレジスト10の表面11に形成された第1の溝10fは、第1の溝10fに対応する第2の突出構造40に加わる圧力を、第1の突出構造3に加わる圧力よりも減少させる。そのため、第1の突出構造3よりも低い機械的強度を有する第2の突出構造40に機械的損傷を与えることなく、半導体ウエハ4の第2の面7が研削されて、薄板化された半導体ウエハ5が得られる。
37, the
図38を参照して、実施の形態1と同様の工程により、剥離液34を用いて、ドライフィルムレジスト10が薄板化された半導体ウエハ5から除去される。それから、実施の形態1と同様の工程により、薄板化された半導体ウエハ5がダイシングされて、薄板化された半導体ウエハ5が複数の基板2に分割される。こうして、基板2と第1の突出構造3とを備える半導体装置1(図11及び図12を参照)と、基板2と第1の突出構造3よりも低い機械的強度を有する第2の突出構造40とを備える半導体装置1f(図39及び図40を参照)とが得られる。
Referring to FIG. 38, dry film resist 10 is removed from thinned
本実施の形態の半導体装置1,1fの製造方法の効果を説明する。本実施の形態の半導体装置1,1fの製造方法は、実施の形態1の半導体装置1の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
The effect of the method for manufacturing the
本実施の形態の半導体装置1,1fの製造方法において、半導体ウエハ4は、第1の面6上に、第1の突出構造3よりも低い機械的強度を有する第2の突出構造40をさらに含んでもよい。本実施の形態の半導体装置1,1fの製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10により第2の突出構造40を埋め込むことと、第1の面6の法線方向からの平面視において第2の突出構造40に重なるように、ドライフィルムレジスト10の表面11に第1の溝10fを形成することを含んでもよい。
In the method for manufacturing the
半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら半導体ウエハ4の第2の面7を研削する際に、ドライフィルムレジスト10の表面11に形成された第1の溝10fは、第1の溝10fに対応する第2の突出構造40に加わる圧力を、第1の突出構造3に加わる圧力よりも減少させる。そのため、第1の突出構造3よりも低い機械的強度を有する第2の突出構造40に機械的損傷を与えることなく、半導体ウエハ4の第2の面7が研削されて、薄板化された半導体ウエハ5が得られる。さらに、本実施の形態の半導体装置1,1fの製造方法によれば、基板2と第1の突出構造3とを備える半導体装置1(図11及び図12を参照)と、基板2と第1の突出構造3と第1の突出構造3よりも低い機械的強度を有する第2の突出構造40とを備える半導体装置1f(図39及び図40を参照)とが、一つの工程で製造され得る。
When grinding the
図41を参照して、本実施の形態の半導体装置1fの製造方法の変形例を説明する。図41に示されるように、第1の溝10gは、ドライフィルムレジスト10の全ての厚さにわたって形成されてもよい。第1の溝10gは、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11から、半導体ウエハ4側のドライフィルムレジスト10の表面11まで延在してもよい。第1の溝10gは、半導体ウエハ4の第1の面6を露出させるように、形成されてもよい。本実施の形態の半導体装置1fの製造方法の変形例も、本実施の形態の半導体装置1fの製造方法と同様の効果を有する。
With reference to FIG. 41, a modification of the method for manufacturing the
(実施の形態7)
図11、図12及び図42から図47を参照して、実施の形態7に係る半導体装置1の製造方法を説明する。本実施の形態の半導体装置1の製造方法は、実施の形態1の半導体装置1の製造方法と同様の工程を備えるが、主に以下の点で異なる。
(Embodiment 7)
With reference to FIGS. 11, 12, and 42 to 47, a method of manufacturing the
図42を参照して、本実施の形態の半導体装置1の製造方法は、第1の突出構造3を含む半導体ウエハ4を準備する工程を備える。1つまたは複数の第1の突出構造3は、半導体ウエハ4の第1の面6上に設けられている。半導体ウエハ4の第1の面6上に異物45が付着している。異物45は、例えば、半導体装置1の第1の突出構造3の製造工程において半導体ウエハ4の第1の面6上に付着する、ほこり、エッチング残渣又はレジスト残渣であってもよい。
Referring to FIG. 42, the method of
図43から図45を参照して、本実施の形態の半導体装置1の製造方法は、半導体ウエハ4の第1の面6上の第1の突出構造3を埋め込むように、第1の面6上にドライフィルムレジスト10を形成する工程を備える。図43を参照して、第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10により異物45を埋め込むことを含んでもよい。ドライフィルムレジスト10の厚さt1は、第1の突出構造3の高さh1よりも大きく、異物45の高さh4よりも大きい。ドライフィルムレジスト10は、第1の突出構造3及び異物45よりも厚く形成されて、第1の突出構造3及び異物45を機械的に保護する。異物45の高さh4は、第1の突出構造3の高さh1よりも大きくてもよいし、第1の突出構造3の高さh1と同じであってもよいし、第1の突出構造3の高さh1よりも小さくてもよい。ドライフィルムレジスト10は、柔らかい。室温で硬いドライフィルムレジスト10は、加熱されて、軟化されてもよい。そのため、第1の突出構造3の高さh1及び異物45の高さh4が大きくても、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11は、実質的に平坦である。ドライフィルムレジスト10は柔らかいので、ドライフィルムレジスト10は、第1の突出構造3及び異物45を隙間なく埋め込むことができる。
Referring to FIG. 43 to FIG. 45, the method of
図44及び図45を参照して、第1の面6上にドライフィルムレジスト10を形成する工程は、第1の面6の法線方向からの平面視において異物45に重なるように、ドライフィルムレジスト10の表面11に第2の溝10hを形成することを含んでもよい。第1の面6の法線方向からの平面視において、第2の溝10hは、異物45を含むように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第2の溝10hは、異物45を露出させないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第2の溝10hは、異物45を露出させるように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第2の溝10hは、異物45の周囲の第1の突出構造3を露出させないように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第2の溝10hは、異物45の周囲の第1の突出構造3を露出させるように、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11に形成されてもよい。第1の面6の法線方向からの平面視における第2の溝10hの形状は、特に制限はない。第1の面6の法線方向からの平面視における第2の溝10hの形状は、円または楕円であってもよいし、三角形、四角形、五角形または六角形のような多角形であってもよい。第2の溝10hは、例えば、フォトリソグラフィー工程を用いて、形成されてもよい。
Referring to FIGS. 44 and 45, the step of forming dry film resist 10 on
図46を参照して、実施の形態1と同様の工程により、半導体ウエハ4の第2の面7を研削して、薄板化された半導体ウエハ5が得られる。半導体ウエハ4を薄板化する工程は、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら、砥石30を用いて半導体ウエハ4の第2の面7を研削することを含む。例えば、接着材16によって半導体ウエハ4の第1の面6上のドライフィルムレジスト10の表面11に貼り付けられた支持基板15が、ドライフィルムレジスト10の表面11を保持してもよい。半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら半導体ウエハ4の第2の面7を研削する際に、ドライフィルムレジスト10の表面11に形成された第2の溝10hは、異物45及び異物45の周囲の第1の突出構造3に加わる圧力を減少させる。そのため、異物45の周囲の第1の突出構造3に機械的損傷を与えることなく、半導体ウエハ4の第2の面7が研削されて、薄板化された半導体ウエハ5が得られる。薄板化された半導体ウエハ5がクラックまたはチッピングのような機械的損傷を受けることなく、薄板化された半導体ウエハ5が得られる。
Referring to FIG. 46, the
図47を参照して、実施の形態1と同様の工程により、剥離液34を用いて、ドライフィルムレジスト10が薄板化された半導体ウエハ5から除去される。それから、例えば、異物45を吸引する、異物45を選択的に溶解するまたは異物45にプラズマ処理を施すことによって、異物45が、薄板化された半導体ウエハ5から除去される。実施の形態1と同様の工程により、薄板化された半導体ウエハ5がダイシングされて、薄板化された半導体ウエハ5が複数の基板2に分割される。こうして、図11及び図12に示される、基板2と第1の突出構造3とを備える半導体装置1が得られる。
Referring to FIG. 47, dry film resist 10 is removed from thinned
本実施の形態の半導体装置1の製造方法の効果を説明する。本実施の形態の半導体装置1の製造方法は、実施の形態1の半導体装置1の製造方法の効果と同様の効果を有するが、主に以下の点で異なる。
The effect of the method for manufacturing the
本実施の形態の半導体装置1の製造方法において、半導体ウエハ4は、第1の面6上に異物45を有してもよい。本実施の形態の半導体装置1の製造方法において、第1の面6上にドライフィルムレジスト10を形成する工程は、ドライフィルムレジスト10により異物45を埋め込むことと、第1の面6の法線方向からの平面視において異物45に重なるように、ドライフィルムレジスト10の表面11に第2の溝10hを形成することを含んでもよい。
In the method of
半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11を保持しながら半導体ウエハ4の第2の面7を研削する際に、ドライフィルムレジスト10の表面11に形成された第2の溝10hは、異物45及び異物45の周囲の第1の突出構造3に加わる圧力を減少させる。そのため、異物45の周囲の第1の突出構造3に機械的損傷を与えることなく、半導体ウエハ4の第2の面7が研削されて、薄板化された半導体ウエハ5が得られる。薄板化された半導体ウエハ5がクラックまたはチッピングのような機械的損傷を受けることなく、薄板化された半導体ウエハ5が得られる。
When grinding the
図48を参照して、本実施の形態の半導体装置1の製造方法の変形例を説明する。図48に示されるように、第2の溝10iは、ドライフィルムレジスト10の全ての厚さにわたって形成されてもよい。第2の溝10iは、半導体ウエハ4とは反対側のドライフィルムレジスト10の表面11から、半導体ウエハ4側のドライフィルムレジスト10の表面11まで延在してもよい。第2の溝10iは、半導体ウエハ4の第1の面6を露出させるように、形成されてもよい。本実施の形態の半導体装置1の製造方法の変形例も、本実施の形態の半導体装置1の製造方法と同様の効果を有する。
Referring to FIG. 48, a modification of the method for manufacturing
今回開示された実施の形態及び変形例はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態1から実施の形態7及びそれらの変形例の少なくとも2つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。 It should be understood that the embodiments and modifications disclosed this time are illustrative in all aspects and not restrictive. As long as there is no contradiction, at least two of the first to seventh embodiments disclosed herein and their modifications may be combined. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1,1a,1e,1f 半導体装置、2,2e 基板、3,3a 第1の突出構造、4 半導体ウエハ、5 薄板化された半導体ウエハ、6 第1の面、7 第2の面、8d 第1の凸部、8e 第2の凸部、10 ドライフィルムレジスト、10b,10c スリット、10e 凹部、10f,10g 第1の溝、10h,10i 第2の溝、11 表面、12 第1のドライフィルムレジスト部、13 第2のドライフィルムレジスト部、14 第3のドライフィルムレジスト部、15 支持基板、16 接着材、20 テーブル、22 保持部、24 ヒータ、25 ローラ、27 プレート、30 砥石、34 剥離液、40 第2の突出構造、45 異物。
1, 1a, 1e, 1f semiconductor device, 2, 2e substrate, 3, 3a first protruding structure, 4 semiconductor wafer, 5 thinned semiconductor wafer, 6 first surface, 7 second surface,
Claims (10)
前記半導体ウエハを薄板化する工程と、
剥離液を用いて、前記ドライフィルムレジストを薄板化された前記半導体ウエハから除去する工程とを備え、
前記半導体ウエハを薄板化する前記工程は、前記半導体ウエハとは反対側の前記ドライフィルムレジストの表面を保持しながら、前記第1の面とは反対側の前記半導体ウエハの第2の面を研削することを含み、
前記第1の面上に前記ドライフィルムレジストを形成する前記工程は、前記ドライフィルムレジストの前記表面のうち、前記第1の面の法線方向からの平面視において前記半導体ウエハの端部に対応する領域に、切り欠きを形成することを含み、
前記半導体ウエハを薄板化する前記工程は、前記薄板化された半導体ウエハの前記第2の面の前記端部に、第1の凸部を形成することを含む、半導体装置の製造方法。 Forming a dry film resist on the first surface of the semiconductor wafer so as to bury the first protruding structure on the first surface;
Thinning the semiconductor wafer,
Using a stripper, removing the dry film resist from the thinned semiconductor wafer,
The step of thinning the semiconductor wafer may include grinding a second surface of the semiconductor wafer opposite to the first surface while holding a surface of the dry film resist opposite to the semiconductor wafer. look at including that,
The step of forming the dry film resist on the first surface corresponds to an end of the semiconductor wafer in a plan view from a normal direction of the first surface, of the surface of the dry film resist. Including forming a notch in the area
The method of manufacturing a semiconductor device, wherein the step of thinning the semiconductor wafer includes forming a first protrusion on the end of the second surface of the thinned semiconductor wafer .
前記半導体ウエハを薄板化する工程と、
剥離液を用いて、前記ドライフィルムレジストを薄板化された前記半導体ウエハから除去する工程とを備え、
前記半導体ウエハを薄板化する前記工程は、前記半導体ウエハとは反対側の前記ドライフィルムレジストの表面を保持しながら、前記第1の面とは反対側の前記半導体ウエハの第2の面を研削することを含み、
前記第1の面上に前記ドライフィルムレジストを形成する前記工程は、前記第1の面の法線方向からの平面視において前記第1の突出構造と重ならないように、前記ドライフィルムレジストの前記表面にスリットを形成することを含み、
前記第1の面の法線方向からの平面視において、前記スリットの幅は、前記スリットに隣り合う前記第1の突出構造の幅よりも狭い、半導体装置の製造方法。 Forming a dry film resist on the first surface of the semiconductor wafer so as to bury the first protruding structure on the first surface;
Thinning the semiconductor wafer,
Using a stripper, removing the dry film resist from the thinned semiconductor wafer,
The step of thinning the semiconductor wafer may include grinding a second surface of the semiconductor wafer opposite to the first surface while holding a surface of the dry film resist opposite to the semiconductor wafer. Including
The step of forming the dry film resist on the first surface is performed so that the dry film resist does not overlap with the first protruding structure in a plan view from a normal direction of the first surface. Including forming a slit in the surface,
A method for manufacturing a semiconductor device , wherein a width of the slit is smaller than a width of the first protruding structure adjacent to the slit in a plan view from a normal direction of the first surface .
前記半導体ウエハを薄板化する工程と、
剥離液を用いて、前記ドライフィルムレジストを薄板化された前記半導体ウエハから除去する工程とを備え、
前記半導体ウエハを薄板化する前記工程は、前記半導体ウエハとは反対側の前記ドライフィルムレジストの表面を保持しながら、前記第1の面とは反対側の前記半導体ウエハの第2の面を研削することを含み、
前記第1の面上に前記ドライフィルムレジストを形成する前記工程は、前記第1の面の法線方向からの平面視において前記第1の突出構造に重なるように、前記ドライフィルムレジストの前記表面に凹部を形成することを含み、
前記半導体ウエハを薄板化する前記工程は、前記凹部に対応する前記薄板化された半導体ウエハの前記第2の面の部分に、第2の凸部を形成することを含む、半導体装置の製造方法。 Forming a dry film resist on the first surface of the semiconductor wafer so as to bury the first protruding structure on the first surface;
Thinning the semiconductor wafer,
Using a stripper, removing the dry film resist from the thinned semiconductor wafer,
The step of thinning the semiconductor wafer may include grinding a second surface of the semiconductor wafer opposite to the first surface while holding a surface of the dry film resist opposite to the semiconductor wafer. Including
The step of forming the dry film resist on the first surface includes the step of forming the dry film resist such that the surface of the dry film resist overlaps with the first protruding structure in a plan view from a normal direction of the first surface. Including forming a recess in the
The method of manufacturing a semiconductor device, wherein the step of thinning the semiconductor wafer includes forming a second convex portion on a portion of the second surface of the thinned semiconductor wafer corresponding to the concave portion. .
前記半導体ウエハを薄板化する工程と、
剥離液を用いて、前記ドライフィルムレジストを薄板化された前記半導体ウエハから除去する工程とを備え、
前記半導体ウエハを薄板化する前記工程は、前記半導体ウエハとは反対側の前記ドライフィルムレジストの表面を保持しながら、前記第1の面とは反対側の前記半導体ウエハの第2の面を研削することを含み、
前記半導体ウエハは、前記第1の面上に、前記第1の突出構造よりも低い機械的強度を有する第2の突出構造をさらに含み、
前記第1の面上に前記ドライフィルムレジストを形成する前記工程は、前記ドライフィルムレジストにより前記第2の突出構造を埋め込むことと、前記第1の面の法線方向からの平面視において前記第2の突出構造に重なるように、前記ドライフィルムレジストの前記表面に第1の溝を形成することを含む、半導体装置の製造方法。 Forming a dry film resist on the first surface of the semiconductor wafer so as to bury the first protruding structure on the first surface;
Thinning the semiconductor wafer,
Using a stripper, removing the dry film resist from the thinned semiconductor wafer,
The step of thinning the semiconductor wafer may include grinding a second surface of the semiconductor wafer opposite to the first surface while holding a surface of the dry film resist opposite to the semiconductor wafer. Including
The semiconductor wafer further includes a second protruding structure having a lower mechanical strength than the first protruding structure on the first surface;
The step of forming the dry film resist on the first surface includes embedding the second protruding structure with the dry film resist, and forming the second protrusion structure in a plan view from a normal direction of the first surface. 2. A method for manufacturing a semiconductor device, comprising: forming a first groove in the surface of the dry film resist so as to overlap with the second protrusion structure .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016060039A JP6624992B2 (en) | 2016-03-24 | 2016-03-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016060039A JP6624992B2 (en) | 2016-03-24 | 2016-03-24 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017174996A JP2017174996A (en) | 2017-09-28 |
JP6624992B2 true JP6624992B2 (en) | 2019-12-25 |
Family
ID=59971489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016060039A Active JP6624992B2 (en) | 2016-03-24 | 2016-03-24 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6624992B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7025249B2 (en) * | 2018-03-09 | 2022-02-24 | 株式会社ディスコ | Grinding method for workpieces. |
US20220270926A1 (en) * | 2019-08-02 | 2022-08-25 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5063026B2 (en) * | 2005-05-10 | 2012-10-31 | リンテック株式会社 | Semiconductor wafer processing sheet and semiconductor wafer processing method |
JP5695304B2 (en) * | 2009-06-09 | 2015-04-01 | 東京応化工業株式会社 | Support plate, manufacturing method thereof, substrate processing method |
TW201601918A (en) * | 2014-06-13 | 2016-01-16 | Fujifilm Corp | Temporary adhesion laminate, temporary adhesion laminate manufacturing method, and laminate equipped with device wafer |
-
2016
- 2016-03-24 JP JP2016060039A patent/JP6624992B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017174996A (en) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6327532B2 (en) | Wafer dividing method | |
TWI724020B (en) | Method of processing wafer and protective sheeting for use in this method | |
US9991149B2 (en) | Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal | |
KR102311579B1 (en) | Method of processing a wafer having protrusions on the back side | |
JP7458964B2 (en) | Wafer processing method | |
TWI742343B (en) | Method of processing a wafer | |
US10784164B2 (en) | Method of dividing wafer | |
JP6624992B2 (en) | Method for manufacturing semiconductor device | |
JPWO2019013212A1 (en) | High thermal conductivity device substrate and manufacturing method thereof | |
JP6067348B2 (en) | Wafer processing method | |
JP7016445B2 (en) | Manufacturing method of semiconductor device | |
TWI685556B (en) | Cutting processing method of workpiece | |
CN106505028B (en) | Method for forming mask pattern, method for processing substrate, and method for manufacturing element chip | |
JP6162578B2 (en) | Wafer dividing method | |
JP2008016606A (en) | Semiconductor device, and its manufacturing method | |
US8778112B2 (en) | Method for bonding thin film piece | |
JP5992256B2 (en) | Wafer dividing method | |
JP7186921B2 (en) | Semiconductor device manufacturing method | |
JP6125170B2 (en) | Wafer processing method | |
TWI773838B (en) | Grinding method of workpiece | |
JP2009283806A (en) | Production process of semiconductor device | |
JP2019096801A (en) | Wafer processing method | |
JP2009123809A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6624992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |