JP6603457B2 - 差動回路 - Google Patents
差動回路 Download PDFInfo
- Publication number
- JP6603457B2 JP6603457B2 JP2015024291A JP2015024291A JP6603457B2 JP 6603457 B2 JP6603457 B2 JP 6603457B2 JP 2015024291 A JP2015024291 A JP 2015024291A JP 2015024291 A JP2015024291 A JP 2015024291A JP 6603457 B2 JP6603457 B2 JP 6603457B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
第1入力電圧が制御端に印加される第1トランジスタと、
第2入力電圧が制御端に印加される第2トランジスタと、
第1トランジスタ及び第2トランジスタの各々の電流流入端と電源電圧の印加端の間に配される第1定電流回路と、
第3入力電圧が制御端に印加される第3トランジスタと、第4入力電圧が制御端に印加される第4トランジスタと、第3トランジスタ及び第4トランジスタの各々の電流流入端と電源電圧の印加端の間に配される第2定電流回路と、を有した調整部と、
電流が出力される出力端と、を備え、
前記調整部は、第1入力電圧に応じて生成される第1電流と第2入力電圧に応じて生成される第2電流に対して、第3入力電圧に応じて第3電流を生成すると共に第4入力電圧に応じて第4電流を生成することにより、前記出力端から出力される電流を調整する構成としている(第1の構成)。
前記調整部は、第3トランジスタに流れる電流を入力として第3電流を生成する第3カレントミラー部と、第4トランジスタに流れる電流を入力として第4電流を生成する第4カレントミラー部と、を更に備えることとしてもよい(第3の構成)。
第5電流と第6電流が流れる箇所の接続点に前記出力端は接続されることとしてもよい(第5の構成)。
第1入力電圧が電流流出端に接続される第1トランジスタと第2入力電圧が電流流出端に接続される第2トランジスタとを有した第1カレントミラー部と、
第1トランジスタの電流流入端と電源電圧の印加端の間に配される第1定電流回路と、
第3入力電圧が電流流出端に接続される第3トランジスタと第4入力電圧が電流流出端に接続される第4トランジスタとを有した第2カレントミラー部と、第3トランジスタの電流流入端と電源電圧の印加端の間に配される第2定電流回路と、を有した調整部と、
電流が出力される出力端と、を備え、
前記調整部は、第1入力電圧及び第2入力電圧に応じて第2トランジスタに流れる電流に対して、第3入力電圧及び第4入力電圧に応じて第4トランジスタに流れる電流を生成することにより、前記出力端から出力される電流を調整する構成としている(第6の構成)。
前記調整部は、第4トランジスタに流れる電流を入力として第2電流を生成する第4カレントミラー部と、第4定電流回路と、を更に備え、
前記出力端は、第3カレントミラー部の出力部と第3定電流回路との接続点と、第4カレントミラー部の出力部と第4定電流回路との接続点とに接続されることとしてもよい(第7の構成)。
入力電圧を印加するための第1入力端及び第2入力端と、
第1入力端に一端を接続される第1抵抗と、
第1抵抗の他端に電流流入端が接続されるトランジスタと、
前記トランジスタの電流流出端に一端が接続される第2抵抗と、
第2入力端が一方の入力端に接続され、第1抵抗と前記トランジスタの接続点に他方の入力端が接続され、前記トランジスタの制御端に出力端が接続される上記第1〜第7のいずれかの構成の差動回路と、を備えることとしている(第9の構成)。
前記出力段が有するインダクタに流れる電流に応じた電圧が入力される上記第9の構成の電圧増幅器と、を備えることとしている(第10の構成)。
以下に本発明の一実施形態について図面を参照して説明する。本発明の第1実施形態に係る差動回路の回路図を図1に示す。図1に示す第1実施形態に係る差動回路DF1は、差動本体部D1と調整部A1を備えている。
次に、本発明の第2実施形態について説明する。本実施形態に係る差動回路の回路図を図3に示す。
次に、本発明の第3実施形態について説明する。本実施形態に係る差動回路の回路図を図4に示す。図4に示す第3実施形態に係る差動回路DF3は、差動本体部D3と調整部A3を備えている。
以上説明した実施形態に係る差動回路の好適な適用対象として、電源装置を例に挙げて説明する。差動回路の適用対象としての電源装置の一構成例を図5に示す。図5に示す電源装置61は、トランジスタQ1、トランジスタQ2、インダクタL1、コンデンサC1、及びセンス抵抗Rsから構成される出力段と、電圧アンプAP1と、ドライバ611を備えており、入力電圧Vinから出力電圧Voutを生成して出力する同期整流型の降圧DC/DCコンバータである。
先述した差動回路を有した電源装置は、各種の電子機器に適用することが可能である。電子機器の一例として、スマートフォンの外観図を図8に示す。
D1 差動本体部
A1 調整部
1、2、7、8、11、12、17、18 トランジスタ(pチャネルMOSFET)
3〜6、13〜16 トランジスタ(nチャネルMOSFET)
9、19 定電流回路
Tout 出力端
DF1’ 差動回路
IV1 インバータ段
DF2 差動回路
D2 差動本体部
A2 調整部
21、22、27、28、31、32 トランジスタ(pチャネルMOSFET)
23〜26 トランジスタ(nチャネルMOSFET)
29、33 定電流回路
DF3 差動回路
D3 差動本体部
A3 調整部
41、42、51、52 トランジスタ(nチャネルMOSFET)
43、44、53、54 トランジスタ(pチャネルMOSFET)
45、46、55、56 定電流回路
61、61’ 電源装置
611 ドライバ
Q1、Q2 トランジスタ
L1 インダクタ
C1、C2 コンデンサ
Rs センス抵抗
AP1 電圧アンプ
DF 差動回路
R1、R2、R3 抵抗
M1 トランジスタ
T1 出力端
Claims (5)
- 第1入力電圧がソースに印加される第1nチャネルMOSFETと第2入力電圧がソースに印加される第2nチャネルMOSFETとを有した第1カレントミラー部と、
第1nチャネルMOSFETのドレインと電源電圧の印加端の間に配される第1定電流回路と、
第3入力電圧がソースに印加される第3nチャネルMOSFETと第4入力電圧がソースに印加される第4nチャネルMOSFETとを有した第2カレントミラー部と、第3nチャネルMOSFETのドレインと電源電圧の印加端の間に配される第2定電流回路と、を有した調整部と、
電流が出力される出力端と、を備え、
前記調整部は、第1入力電圧及び第2入力電圧に応じて第2nチャネルMOSFETに流れる電流に対して、第3入力電圧及び第4入力電圧に応じて第4nチャネルMOSFETに流れる電流を生成することにより、前記出力端から出力される電流を調整し、
第2nチャネルMOSFETに流れる電流を入力として第1電流を生成する第3カレントミラー部と、第3定電流回路と、を更に備えると共に、
前記調整部は、第4nチャネルMOSFETに流れる電流を入力として第2電流を生成する第4カレントミラー部と、第4定電流回路と、を更に備え、
前記出力端は、第3カレントミラー部の出力部と第3定電流回路との接続点と、第4カレントミラー部の出力部と第4定電流回路との接続点とに接続される、ことを特徴とする差動回路。 - 前記出力端の後段に接続される少なくとも1つのインバータを含むインバータ段を更に備えてコンパレータとして機能することを特徴とする請求項1に記載の差動回路。
- 入力電圧を印加するための第1入力端及び第2入力端と、
第1入力端に一端を接続される第1抵抗と、
第1抵抗の他端に電流流入端が接続されるトランジスタと、
前記トランジスタの電流流出端に一端が接続される第2抵抗と、
第2入力端が一方の入力端に接続され、第1抵抗と前記トランジスタの接続点に他方の入力端が接続され、前記トランジスタの制御端に出力端が接続される請求項1に記載の差動回路と、を備えることを特徴とする電圧増幅器。 - スイッチ素子のオンオフ制御に応じて入力電圧から所望の出力電圧を生成する出力段と、請求項3に記載の電圧増幅器と、を備え、
前記出力段は、抵抗及びコンデンサの直列構成と、インダクタとが並列に接続される構成を有し、
前記コンデンサの両端間電圧が前記電圧増幅器に入力されることを特徴とする電源装置。 - 請求項4に記載の電源装置を備えることを電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015024291A JP6603457B2 (ja) | 2015-02-10 | 2015-02-10 | 差動回路 |
US15/017,859 US9952616B2 (en) | 2015-02-10 | 2016-02-08 | Differential circuit including a current mirror |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015024291A JP6603457B2 (ja) | 2015-02-10 | 2015-02-10 | 差動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016149597A JP2016149597A (ja) | 2016-08-18 |
JP6603457B2 true JP6603457B2 (ja) | 2019-11-06 |
Family
ID=56688040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015024291A Active JP6603457B2 (ja) | 2015-02-10 | 2015-02-10 | 差動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6603457B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816396A (ja) * | 1981-07-20 | 1983-01-31 | パイオニア株式会社 | 電圧−電流変換回路 |
JPH04165804A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 差動増幅回路 |
JPH0555836A (ja) * | 1991-08-21 | 1993-03-05 | Toshiba Corp | 増幅器 |
US5517134A (en) * | 1994-09-16 | 1996-05-14 | Texas Instruments Incorporated | Offset comparator with common mode voltage stability |
JPH09260978A (ja) * | 1996-03-19 | 1997-10-03 | Toshiba Corp | 可変利得増幅回路 |
US5936460A (en) * | 1997-11-18 | 1999-08-10 | Vlsi Technology, Inc. | Current source having a high power supply rejection ratio |
US5952882A (en) * | 1998-01-22 | 1999-09-14 | Maxim Integrated Products, Inc. | Gain enhancement for operational amplifiers |
DE10053374C2 (de) * | 2000-10-27 | 2002-11-07 | Infineon Technologies Ag | Bipolarer Komparator |
-
2015
- 2015-02-10 JP JP2015024291A patent/JP6603457B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016149597A (ja) | 2016-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5977963B2 (ja) | ボルテージレギュレータ | |
CN103226370B (zh) | 电压调节器 | |
JP2010218543A (ja) | ボルテージレギュレータ | |
JP5545045B2 (ja) | コンパレータ回路 | |
JP6262411B2 (ja) | 電力変換装置、および、半導体装置 | |
JP6020223B2 (ja) | 過電流検出回路 | |
JP2014515588A5 (ja) | ||
JP2021500787A (ja) | スイッチング増幅器出力における電流測定 | |
US10243550B2 (en) | High voltage comparator | |
JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
US20150035598A1 (en) | Common-mode feedback differential amplifier | |
JP2007087091A (ja) | 過電流検出回路及び基準電圧生成回路 | |
JP6603457B2 (ja) | 差動回路 | |
JP2017079431A (ja) | 電圧比較回路 | |
JP2014027401A (ja) | 出力バッファ及び半導体装置 | |
JP6470156B2 (ja) | 通信ノード | |
JP2006329655A (ja) | 電流検出回路および定電圧供給回路 | |
JP2002237730A (ja) | 電力増幅回路 | |
JP2016162216A (ja) | 基準電圧回路 | |
JP2008301083A (ja) | 差動信号生成回路 | |
CN114221541A (zh) | 降压电路及放大器 | |
JP6079184B2 (ja) | レギュレータ回路 | |
JP5141289B2 (ja) | Cmos差動増幅回路および電源制御用半導体集積回路 | |
JP6523702B2 (ja) | 差動回路 | |
TWI545553B (zh) | 驅動電路及驅動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6603457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |