JP6602910B2 - 半導体構造、集積回路構造、及びそれらの製造方法 - Google Patents
半導体構造、集積回路構造、及びそれらの製造方法 Download PDFInfo
- Publication number
- JP6602910B2 JP6602910B2 JP2018077178A JP2018077178A JP6602910B2 JP 6602910 B2 JP6602910 B2 JP 6602910B2 JP 2018077178 A JP2018077178 A JP 2018077178A JP 2018077178 A JP2018077178 A JP 2018077178A JP 6602910 B2 JP6602910 B2 JP 6602910B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate structure
- edge isolation
- edge
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Claims (27)
- 第1方向に沿って最長寸法を有する第1フィンと、
前記第1方向に沿って最長寸法を有する第2フィンと、
前記第1方向と直交する第2方向に沿って最長寸法を有する、前記第1フィンの上の第1ゲート構造と、
前記第2方向に沿って最長寸法を有し、前記第2方向に沿って前記第1ゲート構造とは非連続であり、前記第2方向に沿って前記第1ゲート構造のエッジに面するエッジを有する、前記第2フィンの上の第2ゲート構造と、
前記第2方向に沿って、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジとの間にあり、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジと接触し、前記第1方向に沿った前記第1ゲート構造および前記第2ゲート構造の長さよりも長い前記第1方向に沿った長さを有する、ゲートエッジ分離構造と、
前記ゲートエッジ分離構造と横方向に隣接しかつ接触し、前記ゲートエッジ分離構造の組成とは異なる組成を有する絶縁体材料と、
を備え、
前記第1ゲート構造が第1ゲート絶縁体層および第1ゲート電極を備え、
前記第2ゲート構造が第2ゲート絶縁体層および第2ゲート電極を備え、
前記ゲートエッジ分離構造は、前記第1ゲート構造のゲート絶縁体層および前記第2ゲート構造のゲート絶縁体層と接触する、集積回路構造。 - 前記ゲートエッジ分離構造は、前記第1ゲート構造のメタルゲート電極層および前記第2ゲート構造のメタルゲート電極層と接触する、請求項1に記載の集積回路構造。
- 前記第1ゲート構造の前記ゲート絶縁体層が高誘電率絶縁体材料を備え、
前記第2ゲート構造の前記ゲート絶縁体層が高誘電率絶縁体材料を備える、請求項1または2に記載の集積回路構造。 - 第1方向に沿って最長寸法を有する第1フィンと、
前記第1方向に沿って最長寸法を有する第2フィンと、
前記第1方向と直交する第2方向に沿って最長寸法を有する、前記第1フィンの上の第1ゲート構造と、
前記第2方向に沿って最長寸法を有し、前記第2方向に沿って前記第1ゲート構造とは非連続であり、前記第2方向に沿って前記第1ゲート構造のエッジに面するエッジを有する、前記第2フィンの上の第2ゲート構造と、
前記第2方向に沿って、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジとの間にあり、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジと接触し、前記第1方向に沿った前記第1ゲート構造および前記第2ゲート構造の長さよりも長い前記第1方向に沿った長さを有する、ゲートエッジ分離構造と、
前記ゲートエッジ分離構造と横方向に隣接しかつ接触し、前記ゲートエッジ分離構造の組成とは異なる組成を有する絶縁体材料と、
を備え、
前記ゲートエッジ分離構造は、前記第1ゲート構造の高さおよび前記第2ゲート構造の高さよりも高い高さを有する、集積回路構造。 - 前記第1ゲート構造の一部の上であり、前記ゲートエッジ分離構造の一部の上であり、かつ、前記第2ゲート構造の一部の上に配置されるローカルインターコネクトを更に備える、請求項4に記載の集積回路構造。
- 前記ローカルインターコネクトは、前記第1ゲート構造を前記第2ゲート構造に電気的に結合する、請求項5に記載の集積回路構造。
- 前記第1ゲート構造の上の前記ローカルインターコネクトの一部の上に接するが、前記第2ゲート構造の上の前記ローカルインターコネクトの一部の上には接しないゲートコンタクトを更に備える、請求項6に記載の集積回路構造。
- 第1方向に沿って最長寸法を有する第1フィンと、
前記第1方向に沿って最長寸法を有する第2フィンと、
前記第1方向と直交する第2方向に沿って最長寸法を有する、前記第1フィンの上の第1ゲート構造と、
前記第2方向に沿って最長寸法を有し、前記第2方向に沿って前記第1ゲート構造とは非連続であり、前記第2方向に沿って前記第1ゲート構造のエッジに面するエッジを有する、前記第2フィンの上の第2ゲート構造と、
前記第2方向に沿って、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジとの間にあり、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジと接触し、前記第1方向に沿った前記第1ゲート構造および前記第2ゲート構造の長さよりも長い前記第1方向に沿った長さを有する、ゲートエッジ分離構造と、
前記ゲートエッジ分離構造と横方向に隣接しかつ接触し、前記ゲートエッジ分離構造の組成とは異なる組成を有する絶縁体材料と、
を備え、
前記ゲートエッジ分離構造は、シリコンおよび窒素を備える、集積回路構造。 - 第1方向に沿って最長寸法を有する第1フィンを形成する段階と、
前記第1方向に沿って最長寸法を有する第2フィンを形成する段階と、
前記第1方向と直交する第2方向に沿って最長寸法を有する第1ゲート構造を前記第1フィンの上に形成する段階と、
前記第2方向に沿って最長寸法を有し、前記第2方向に沿って前記第1ゲート構造とは非連続であり、前記第2方向に沿って前記第1ゲート構造のエッジに面するエッジを有する第2ゲート構造を前記第2フィンの上に形成する段階と、
前記第2方向に沿って、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジとの間にあり、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジと接触し、前記第1方向に沿った前記第1ゲート構造および前記第2ゲート構造の長さよりも長い前記第1方向に沿った長さを有する、ゲートエッジ分離構造を形成する段階と、
前記ゲートエッジ分離構造の組成とは異なる組成を有する絶縁体材料を、前記ゲートエッジ分離構造と横方向に隣接しかつ接触して形成する段階と、
を備え、
前記第1ゲート構造が第1ゲート絶縁体層および第1ゲート電極を備え、
前記第2ゲート構造が第2ゲート絶縁体層および第2ゲート電極を備え、
前記ゲートエッジ分離構造は、前記第1ゲート構造のゲート絶縁体層および前記第2ゲート構造のゲート絶縁体層と接触する、集積回路構造を製造する方法。 - 前記ゲートエッジ分離構造は、前記第1ゲート構造のメタルゲート電極層および前記第2ゲート構造のメタルゲート電極層と接触する、請求項9に記載の方法。
- 前記第1ゲート構造の前記ゲート絶縁体層が高誘電率絶縁体材料を備え、
前記第2ゲート構造の前記ゲート絶縁体層が高誘電率絶縁体材料を備える、請求項9または10に記載の方法。 - 第1方向に沿って最長寸法を有する第1フィンを形成する段階と、
前記第1方向に沿って最長寸法を有する第2フィンを形成する段階と、
前記第1方向と直交する第2方向に沿って最長寸法を有する第1ゲート構造を前記第1フィンの上に形成する段階と、
前記第2方向に沿って最長寸法を有し、前記第2方向に沿って前記第1ゲート構造とは非連続であり、前記第2方向に沿って前記第1ゲート構造のエッジに面するエッジを有する第2ゲート構造を前記第2フィンの上に形成する段階と、
前記第2方向に沿って、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジとの間にあり、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジと接触し、前記第1方向に沿った前記第1ゲート構造および前記第2ゲート構造の長さよりも長い前記第1方向に沿った長さを有する、ゲートエッジ分離構造を形成する段階と、
前記ゲートエッジ分離構造の組成とは異なる組成を有する絶縁体材料を、前記ゲートエッジ分離構造と横方向に隣接しかつ接触して形成する段階と、
を備え、
前記ゲートエッジ分離構造は、前記第1ゲート構造の高さおよび前記第2ゲート構造の高さよりも高い高さを有する、集積回路構造を製造する方法。 - 前記第1ゲート構造の一部の上であり、前記ゲートエッジ分離構造の一部の上であり、かつ、前記第2ゲート構造の一部の上に配置されるローカルインターコネクトを形成する段階を更に備える、請求項12に記載の方法。
- 前記ローカルインターコネクトは、前記第1ゲート構造を前記第2ゲート構造に電気的に結合する、請求項13に記載の方法。
- 前記第1ゲート構造の上の前記ローカルインターコネクトの一部の上に接するが、前記第2ゲート構造の上の前記ローカルインターコネクトの一部の上には接しないゲートコンタクトを形成する段階を更に備える、請求項14に記載の方法。
- 第1方向に沿って最長寸法を有する第1フィンを形成する段階と、
前記第1方向に沿って最長寸法を有する第2フィンを形成する段階と、
前記第1方向と直交する第2方向に沿って最長寸法を有する第1ゲート構造を前記第1フィンの上に形成する段階と、
前記第2方向に沿って最長寸法を有し、前記第2方向に沿って前記第1ゲート構造とは非連続であり、前記第2方向に沿って前記第1ゲート構造のエッジに面するエッジを有する第2ゲート構造を前記第2フィンの上に形成する段階と、
前記第2方向に沿って、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジとの間にあり、前記第1ゲート構造の前記エッジと前記第2ゲート構造の前記エッジと接触し、前記第1方向に沿った前記第1ゲート構造および前記第2ゲート構造の長さよりも長い前記第1方向に沿った長さを有する、ゲートエッジ分離構造を形成する段階と、
前記ゲートエッジ分離構造の組成とは異なる組成を有する絶縁体材料を、前記ゲートエッジ分離構造と横方向に隣接しかつ接触して形成する段階と
を備え、
前記ゲートエッジ分離構造は、シリコンおよび窒素を備える、集積回路構造を製造する方法。 - 基板の上方に配置され、第1方向に長さを有する半導体フィンと、
前記半導体フィンの上に配置され、前記第1方向と直交する第2方向に第2端部と向かい合う第1端部を有し、最上面を有するゲート構造と、
前記半導体フィンを中央とする一対のゲートエッジ分離構造と
を備え、
前記一対のゲートエッジ分離構造のうちの第1ゲートエッジ分離構造が前記ゲート構造の前記第1端部に直接隣接して配置され、
前記一対のゲートエッジ分離構造のうちの第2ゲートエッジ分離構造が前記ゲート構造の前記第2端部に直接隣接して配置され、
前記一対のゲートエッジ分離構造が、前記ゲート構造の前記最上面よりも上方にある最上面を有する、半導体構造。 - 基板の上方に配置され、第1方向に長さを有する半導体フィンと、
前記半導体フィンの上に配置され、前記第1方向と直交する第2方向に第2端部と向かい合う第1端部を有し、最上面を有するゲート構造と、
前記半導体フィンを中央とする一対のゲートエッジ分離構造と、
前記ゲート構造の両側の、前記半導体フィンの中に配置されるソース領域およびドレイン領域と、
前記ソース領域の上に配置される第1トレンチコンタクトおよび前記ドレイン領域の上に配置される第2トレンチコンタクト、
を備え、
前記一対のゲートエッジ分離構造のうちの第1ゲートエッジ分離構造が前記ゲート構造の前記第1端部に直接隣接して配置され、
前記一対のゲートエッジ分離構造のうちの第2ゲートエッジ分離構造が前記ゲート構造の前記第2端部に直接隣接して配置され、
前記一対のゲートエッジ分離構造が、前記ゲート構造の前記最上面と同一平面にあるか、または上方にある最上面を有し、
前記第1トレンチコンタクトおよび前記第2トレンチコンタクトのそれぞれは前記第2方向に第2端部と向かい合う第1端部を有し、
前記一対のゲートエッジ分離構造のうちの前記第1ゲートエッジ分離構造が、前記第1トレンチコンタクトの前記第1端部および前記第2トレンチコンタクトの前記第1端部と直接隣接して配置され、
前記一対のゲートエッジ分離構造のうちの前記第2ゲートエッジ分離構造が、前記第1トレンチコンタクトの前記第2端部および前記第2トレンチコンタクトの前記第2端部と直接隣接して配置される、半導体構造。 - 基板の上方に配置され、第1方向に長さを有する半導体フィンと、
前記半導体フィンの上に配置され、前記第1方向と直交する第2方向に第2端部と向かい合う第1端部を有し、最上面を有するゲート構造と、
前記半導体フィンを中央とする一対のゲートエッジ分離構造と、
前記基板の上方に配置され、前記第1方向に長さを有し、前記半導体フィンから離間する第2半導体フィンと、
前記第2半導体フィンの上に配置され、前記第2方向に第2端部と向かい合う第1端部を有する第2ゲート構造と、
前記第2ゲート構造の前記第2端部に直接隣接して配置される第3ゲートエッジ分離構造と、
前記ゲート構造および前記第2ゲート構造の上方に配置され、かつ前記ゲート構造および前記第2ゲート構造を電気的に結合するローカルインターコネクトと
を備え、
前記一対のゲートエッジ分離構造のうちの第1ゲートエッジ分離構造が前記ゲート構造の前記第1端部に直接隣接して配置され、
前記一対のゲートエッジ分離構造のうちの第2ゲートエッジ分離構造が前記ゲート構造の前記第2端部に直接隣接して配置され、
前記一対のゲートエッジ分離構造が、前記ゲート構造の前記最上面と同一平面にあるか、または上方にある最上面を有し、
前記一対のゲートエッジ分離構造のうちの前記第2ゲートエッジ分離構造が前記第2ゲート構造の前記第1端部と直接隣接して配置され、
前記第3ゲートエッジ分離構造および前記一対のゲートエッジ分離構造のうちの前記第2ゲートエッジ分離構造が、前記第2半導体フィンを中央とし、
前記ローカルインターコネクトは、前記一対のゲートエッジ分離構造および前記第3ゲートエッジ分離構造と自己整合される、半導体構造。 - 前記ゲート構造は、N型ゲート構造であり、前記第2ゲート構造は、P型ゲート構造である、請求項19に記載の半導体構造。
- 前記ゲート構造は、高誘電率ゲート絶縁体層およびメタルゲート電極を備える、請求項17から20の何れか1項に記載の半導体構造。
- 前記一対のゲートエッジ分離構造は、酸化シリコン、窒化シリコン、炭化シリコン、およびこれらの組み合わせからなるグループから選択される材料を備える、請求項17から21の何れか1項に記載の半導体構造。
- 基板の上方に配置され、第1方向に長さを有する半導体フィンと、
前記半導体フィンの上に配置され、前記第1方向と直交する第2方向に第2端部と向かい合う第1端部を有し、高誘電率ゲート絶縁体層およびメタルゲート電極を備えるゲート構造と、
一対のゲートエッジ分離構造と
前記ゲート構造の両側の、前記半導体フィンの中に配置されるソース領域およびドレイン領域と、
前記ソース領域の上に配置される第1トレンチコンタクトおよび前記ドレイン領域の上に配置される第2トレンチコンタクトと
を備え、
前記一対のゲートエッジ分離構造のうちの第1ゲートエッジ分離構造は、前記一対のゲートエッジ分離構造のうちの第2ゲートエッジ分離構造が前記半導体フィンの第2側面から離間されるのと同じだけ前記半導体フィンの第1側面から離間され、
前記一対のゲートエッジ分離構造のうちの前記第1ゲートエッジ分離構造は、前記ゲート構造の前記第1端部と直接隣接して配置され、前記一対のゲートエッジ分離構造のうちの前記第2ゲートエッジ分離構造は、前記ゲート構造の前記第2端部と直接隣接して配置され、
前記第1トレンチコンタクトおよび前記第2トレンチコンタクトのそれぞれは前記第2方向に第2端部と向かい合う第1端部を有し、
前記一対のゲートエッジ分離構造のうちの前記第1ゲートエッジ分離構造が、前記第1トレンチコンタクトの前記第1端部および前記第2トレンチコンタクトの前記第1端部と直接隣接して配置され、
前記一対のゲートエッジ分離構造のうちの前記第2ゲートエッジ分離構造が、前記第1トレンチコンタクトの前記第2端部および前記第2トレンチコンタクトの前記第2端部と直接隣接して配置される、半導体構造。 - 基板の上方に配置され、第1方向に長さを有する半導体フィンと、
前記半導体フィンの上に配置され、前記第1方向と直交する第2方向に第2端部と向かい合う第1端部を有し、高誘電率ゲート絶縁体層およびメタルゲート電極を備えるゲート構造と、
一対のゲートエッジ分離構造と、
前記基板の上方に配置され、前記第1方向に長さを有し、前記半導体フィンから離間する第2半導体フィンと、
前記第2半導体フィンの上に配置され、前記第2方向に第2端部と向かい合う第1端部を有する第2ゲート構造と、
前記第2ゲート構造の前記第2端部に直接隣接して配置される第3ゲートエッジ分離構造と、
前記ゲート構造および前記第2ゲート構造の上方に配置され、かつ前記ゲート構造および前記第2ゲート構造を電気的に結合するローカルインターコネクトと
を備え、
前記一対のゲートエッジ分離構造のうちの第1ゲートエッジ分離構造は、前記一対のゲートエッジ分離構造のうちの第2ゲートエッジ分離構造が前記半導体フィンの第2側面から離間されるのと同じだけ前記半導体フィンの第1側面から離間され、
前記一対のゲートエッジ分離構造のうちの前記第1ゲートエッジ分離構造は、前記ゲート構造の前記第1端部と直接隣接して配置され、前記一対のゲートエッジ分離構造のうちの前記第2ゲートエッジ分離構造は、前記ゲート構造の前記第2端部と直接隣接して配置され、
前記一対のゲートエッジ分離構造のうちの前記第2ゲートエッジ分離構造が前記第2ゲート構造の前記第1端部と直接隣接して設けられ、
前記第3ゲートエッジ分離構造および前記一対のゲートエッジ分離構造のうちの前記第2ゲートエッジ分離構造が、前記第2半導体フィンを中央とし、
前記ローカルインターコネクトは、前記一対のゲートエッジ分離構造および前記第3ゲートエッジ分離構造と自己整合される、半導体構造。 - 前記ゲート構造は、N型ゲート構造であり、前記第2ゲート構造は、P型ゲート構造である、請求項24に記載の半導体構造。
- 前記ゲート構造は、高誘電率ゲート絶縁体層およびメタルゲート電極を備える、請求項23から25の何れか1項に記載の半導体構造。
- 前記一対のゲートエッジ分離構造は、酸化シリコン、窒化シリコン、炭化シリコン、およびこれらの組み合わせからなるグループから選択される材料を備える、請求項23から26の何れか1項に記載の半導体構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018077178A JP6602910B2 (ja) | 2018-04-12 | 2018-04-12 | 半導体構造、集積回路構造、及びそれらの製造方法 |
JP2019185955A JP6973813B2 (ja) | 2018-04-12 | 2019-10-09 | 集積回路構造、及びコンピューティングデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018077178A JP6602910B2 (ja) | 2018-04-12 | 2018-04-12 | 半導体構造、集積回路構造、及びそれらの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016526912A Division JP6325669B2 (ja) | 2013-12-19 | 2013-12-19 | 半導体構造、集積回路構造、及びそれらの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019185955A Division JP6973813B2 (ja) | 2018-04-12 | 2019-10-09 | 集積回路構造、及びコンピューティングデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129533A JP2018129533A (ja) | 2018-08-16 |
JP6602910B2 true JP6602910B2 (ja) | 2019-11-06 |
Family
ID=63173245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018077178A Active JP6602910B2 (ja) | 2018-04-12 | 2018-04-12 | 半導体構造、集積回路構造、及びそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6602910B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356472A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US7223650B2 (en) * | 2005-10-12 | 2007-05-29 | Intel Corporation | Self-aligned gate isolation |
US7781274B2 (en) * | 2008-03-27 | 2010-08-24 | Kabushiki Kaisha Toshiba | Multi-gate field effect transistor and method for manufacturing the same |
JP5646416B2 (ja) * | 2011-09-01 | 2014-12-24 | 株式会社東芝 | 半導体装置の製造方法 |
US10658361B2 (en) * | 2011-12-28 | 2020-05-19 | Intel Corporation | Methods of integrating multiple gate dielectric transistors on a tri-gate (FINFET) process |
US9287179B2 (en) * | 2012-01-19 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite dummy gate with conformal polysilicon layer for FinFET device |
US8946782B2 (en) * | 2012-04-19 | 2015-02-03 | International Business Machines Corporation | Method for keyhole repair in replacement metal gate integration through the use of a printable dielectric |
-
2018
- 2018-04-12 JP JP2018077178A patent/JP6602910B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018129533A (ja) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6325669B2 (ja) | 半導体構造、集積回路構造、及びそれらの製造方法 | |
US11581315B2 (en) | Self-aligned gate edge trigate and finFET devices | |
KR102449437B1 (ko) | 도핑된 하위 핀 영역을 가진 오메가 핀을 갖는 비 평면 반도체 디바이스 및 이것을 제조하는 방법 | |
US20240096896A1 (en) | Non-planar integrated circuit structures having mitigated source or drain etch from replacement gate process | |
TWI778209B (zh) | 使用模板之鰭塑形及由其所產生的積體電路結構 | |
JP6602910B2 (ja) | 半導体構造、集積回路構造、及びそれらの製造方法 | |
JP6973813B2 (ja) | 集積回路構造、及びコンピューティングデバイス | |
US20240105716A1 (en) | Integrated circuit structures having uniform grid metal gate and trench contact plug | |
JP6330942B2 (ja) | ドープサブフィン領域があるオメガフィンを有する非プレーナ型半導体デバイスおよびそれを製造する方法 | |
KR20230091776A (ko) | 유전체 앵커 및 한정된 에피택셜 소스 또는 드레인 구조를 갖는 집적 회로 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180412 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191009 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6602910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |