JP6564250B2 - Oscillator - Google Patents

Oscillator Download PDF

Info

Publication number
JP6564250B2
JP6564250B2 JP2015119622A JP2015119622A JP6564250B2 JP 6564250 B2 JP6564250 B2 JP 6564250B2 JP 2015119622 A JP2015119622 A JP 2015119622A JP 2015119622 A JP2015119622 A JP 2015119622A JP 6564250 B2 JP6564250 B2 JP 6564250B2
Authority
JP
Japan
Prior art keywords
frequency
signal
time
oscillation circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015119622A
Other languages
Japanese (ja)
Other versions
JP2017005594A (en
Inventor
古幡　司
司 古幡
大西　直樹
直樹 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2015119622A priority Critical patent/JP6564250B2/en
Publication of JP2017005594A publication Critical patent/JP2017005594A/en
Application granted granted Critical
Publication of JP6564250B2 publication Critical patent/JP6564250B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えばＧＰＳ（Global Positioning System）等の外部からのクロック信号を用いて発振出力（周波数信号）を得る発振装置に関する。   The present invention relates to an oscillation device that obtains an oscillation output (frequency signal) using an external clock signal such as a GPS (Global Positioning System).

例えば携帯電話の移動体通信や地上放送システムなどの基地局などにおいては、高い周波数安定性が求められる。そのため例えば特許文献１に示すようなセシウム周波数標準発振器やルビジウム標準発振器等により発振された基準信号となる外部クロック信号を受信し、ＰＬＬ（Phase Locked Loop）回路により、外部クロック信号の周波数と発振周波数の周波数とを同期させて周波数を安定させる発振装置が知られている。
更にまた例えば特許文献２に記載されているように基準周波数として例えばＧＰＳから送信される周波数信号を外部クロック信号として用いた発振装置が知られている。 For example, high frequency stability is required in base stations for mobile phone mobile communications and terrestrial broadcasting systems. Therefore, for example, an external clock signal serving as a reference signal oscillated by a cesium frequency standard oscillator or a rubidium standard oscillator as shown in Patent Document 1 is received, and the frequency and oscillation frequency of the external clock signal are received by a PLL (Phase Locked Loop) circuit. There is known an oscillation device that stabilizes the frequency by synchronizing with the frequency of.
Furthermore, as described in Patent Document 2, for example, an oscillation device using a frequency signal transmitted from, for example, GPS as a reference frequency as an external clock signal is known.

ところでこのような外部クロック信号に基づいて動作する発振装置においては、環境条件の変化等により機器あるいは伝送路に不具合が生じた場合などに外部クロック信号が受信できなくなることがあり、外部クロック信号の通信が途絶えたときに、発振装置から出力する周波数信号を安定させる必要があった。   By the way, in an oscillation device that operates based on such an external clock signal, the external clock signal may not be received when a failure occurs in a device or a transmission line due to a change in environmental conditions or the like. When communication was interrupted, it was necessary to stabilize the frequency signal output from the oscillation device.

特開２０１４−２３００２９号公報JP 2014-230029 A 特開２０１５−５３６５６号公報Japanese Patent Laying-Open No. 2015-53656

本発明はこのような事情の下になされたものであり、その目的は外部から供給される外部クロック信号に基づいて動作する発振回路を含む発振装置において、外部クロック信号が途絶えたときにも周波数が安定している周波数信号を出力することができる発振装置を提供することにある。   The present invention has been made under such circumstances, and an object of the present invention is to provide an oscillation device including an oscillation circuit that operates based on an external clock signal supplied from the outside. It is an object to provide an oscillation device that can output a frequency signal that is stable.

本発明の発振装置は、基準信号に基づいてＰＬＬにより周波数信号を出力する第１の発振回路と、
周波数設定値に応じた周波数で内部クロック信号である周波数信号を出力する第２の発振回路と、
外部から送られる外部クロック信号と前記内部クロック信号との間で前記基準信号を切り替えるために設けられ、外部クロック信号が送られているときには当該外部クロック信号を前記第１の発振回路に入力し、外部クロック信号が途絶えたときには前記内部クロック信号を前記第１の発振回路に入力する切り替え部と、
前記外部クロック信号と前記第２の発振回路から出力された周波数信号との周波数差に対応する差分値を求める周波数差検出部と、
前記周波数差検出部により求められた差分値の時系列データを記憶する記憶部と、
前記記憶部に記憶された差分値の時系列データ及び予め決めた基準時からの経過時間に基づいて、前記第２の発振回路から出力される周波数信号の周波数の経時変化を予測し、当該周波数の経時変化を相殺するための周波数設定信号の補正値を求める補正値算出部と、
前記外部クロック信号が途絶えたときに、前記周波数設定値に補正値を加えるための加算部と、を備えたことを特徴とする。 The oscillation device of the present invention includes a first oscillation circuit that outputs a frequency signal by a PLL based on a reference signal;
A second oscillation circuit that outputs a frequency signal that is an internal clock signal at a frequency according to a frequency setting value;
Provided to switch the reference signal between an external clock signal sent from outside and the internal clock signal, and when the external clock signal is sent, the external clock signal is input to the first oscillation circuit, A switching unit for inputting the internal clock signal to the first oscillation circuit when the external clock signal is interrupted;
A frequency difference detection unit for obtaining a difference value corresponding to a frequency difference between the external clock signal and the frequency signal output from the second oscillation circuit;
A storage unit for storing time-series data of difference values obtained by the frequency difference detection unit;
Based on the time-series data of the difference value stored in the storage unit and the elapsed time from a predetermined reference time, a change with time of the frequency of the frequency signal output from the second oscillation circuit is predicted, and the frequency A correction value calculation unit for obtaining a correction value of the frequency setting signal for canceling the change with time,
And an addition unit for adding a correction value to the frequency setting value when the external clock signal is interrupted.

また本発明の発振装置は、前記補正値算出部は、前記時系列データに基づいて前記周波数の経時変化を指数関数を含む関数として近似し、近似された前記関数と予め決めた基準時からの経過時間とに基づいて前記周波数信号の周波数を予測し、前記補正値を算出してもよく、前記周波数の経時変化の予測は、予め決められた時間の長さ分の前記差分値の時系列データが順次用いられてもよい。更に前記第２の発振回路は、周波数設定信号に応じた周波数で周波数信号を出力するＤＤＳを備え、前記ＤＤＳの出力に基づいて生成されるパルスを参照パルスとしてＰＬＬにより内部クロック信号を出力するように構成されていることを特徴としてもよい。

Further, in the oscillation device of the present invention, the correction value calculation unit approximates the change with time of the frequency as a function including an exponential function based on the time-series data, and the approximated function and a predetermined reference time are compared. The frequency of the frequency signal may be predicted based on the elapsed time, and the correction value may be calculated. The prediction of the frequency change with time is a time series of the difference values for a predetermined length of time. Data may be used sequentially. Further, the second oscillation circuit includes a DDS that outputs a frequency signal at a frequency corresponding to a frequency setting signal, and outputs an internal clock signal by a PLL using a pulse generated based on the output of the DDS as a reference pulse. It is good also as being characterized by being comprised.

本発明は、外部から供給される外部クロック信号、例えばＧＰＳから送信される外部クロック信号に同期させて周波数信号を出力する発振回路（第1の発振回路）を含む発振装置において、外部クロック信号が途絶えたときに代わりに用いる内部クロック信号を発生させる発振回路（第２の発振回路）を設けている。そして、外部クロック信号と前記第２の発振回路から出力された周波数信号との周波数差に対応する差分値の時系列データを取得して予測した、第２の発振回路から出力される周波数信号の周波数の経時変化に基づいて第２の発振回路の周波数設定値を補正している。従って外部クロック信号が途絶えた場合においても周波数が安定した周波数信号（発振装置の出力信号）が得られる。   The present invention provides an oscillation device including an oscillation circuit (first oscillation circuit) that outputs a frequency signal in synchronization with an external clock signal supplied from the outside, for example, an external clock signal transmitted from GPS. An oscillation circuit (second oscillation circuit) is provided that generates an internal clock signal to be used instead when it is interrupted. Then, the time series data of the difference value corresponding to the frequency difference between the external clock signal and the frequency signal output from the second oscillation circuit is acquired and predicted, and the frequency signal output from the second oscillation circuit The frequency setting value of the second oscillation circuit is corrected based on the change with time of the frequency. Therefore, even when the external clock signal is interrupted, a frequency signal (output signal of the oscillation device) having a stable frequency can be obtained.

本発明の実施の形態に係る発振装置の概要を示すブロック図である。It is a block diagram which shows the outline | summary of the oscillation apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る発振装置の第１の発振回路を示すブロック図である。FIG. 3 is a block diagram showing a first oscillation circuit of the oscillation device according to the embodiment of the present invention. 本発明の実施の形態に係る発振装置の第２の発振回路を示すブロック図である。It is a block diagram which shows the 2nd oscillation circuit of the oscillation apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る発振装置における周波数差の経時変化を示す特性図である。It is a characteristic view which shows a time-dependent change of the frequency difference in the oscillation apparatus which concerns on embodiment of this invention.

図１は本発明の発振装置の実施形態を示すブロック図である。発振装置は、基準信号に従って、発振周波数を出力するように構成された第１の発振回路１を備えている。図２に示すように第１の発振回路１は、例えば周波数を出力するための電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１０と、ＶＣＯ１０の発振出力を分周、例えば分周比が１／（４．０×１０７）に設定された分周回路１１と、切り替え部３０を介して入力される周波数信号と分周回路１１からの周波数信号の位相とを比較して差分を取り出す位相比較回路１２と、チャージポンプ１３と、ループフィルタ１４と、を備えている。第１の発振回路１は、ＶＣＯ１０の出力を分周回路１１にて分周した後、位相比較回路１２にて位相差信号を求め、位相差信号をチャージポンプ１３を介して、ループフィルタ１４により積分し、ＶＣＯ１０に入力するＰＬＬ回路として構成されている。 FIG. 1 is a block diagram showing an embodiment of the oscillation device of the present invention. The oscillation device includes a first oscillation circuit 1 configured to output an oscillation frequency according to a reference signal. As shown in FIG. 2, the first oscillation circuit 1 divides, for example, a voltage controlled oscillator (VCO: Voltage Controlled Oscillator) 10 for outputting a frequency and an oscillation output of the VCO 10, for example, a division ratio is 1 / ( 4.0 × 10 7 ), and a phase comparison circuit that compares the frequency signal input via the switching unit 30 with the phase of the frequency signal from the frequency divider 11 to extract the difference. 12, a charge pump 13, and a loop filter 14. The first oscillation circuit 1 divides the output of the VCO 10 by the frequency divider circuit 11, then obtains the phase difference signal by the phase comparison circuit 12, and the phase difference signal is obtained by the loop filter 14 via the charge pump 13. It is configured as a PLL circuit that integrates and inputs to the VCO 10.

また図１に示すように第１の発振回路１に入力される基準信号は、ＧＰＳから受信される外部クロック信号である１Ｈｚの周波数信号と、第２の発振回路２から出力される４０ＭＨｚの周波数信号を分周回路３１により１／（４．０×１０７）に変換した周波数信号と、の間で切り替え部３０により切り替えられるように構成されている。
図３に示すように第２の発振回路２は、第１の発振回路１と同様に、位相比較回路２２、チャージポンプ２３、ループフィルタ２４、ＶＣＯ２０及び分周回路２１で構成されるＰＬＬ回路を構成しており、後述する加算部６から出力される周波数設定信号（周波数設定値）をＤＤＳ（Direct Digital Synthesizer）回路部２５に入力し、ＤＤＳ回路部２５から出力された周波数信号が、位相比較回路２２に参照信号（上記の基準信号との混同を避けるため「参照信号」という用語を用いる）として入力される。 As shown in FIG. 1, the reference signal input to the first oscillation circuit 1 includes a frequency signal of 1 Hz that is an external clock signal received from the GPS, and a frequency of 40 MHz output from the second oscillation circuit 2. The switching unit 30 is configured to switch between the frequency signal obtained by converting the signal to 1 / (4.0 × 10 7 ) by the frequency dividing circuit 31.
As shown in FIG. 3, the second oscillation circuit 2 includes a PLL circuit including a phase comparison circuit 22, a charge pump 23, a loop filter 24, a VCO 20, and a frequency divider circuit 21, as in the first oscillation circuit 1. The frequency setting signal (frequency setting value) output from the adder 6 described later is input to a DDS (Direct Digital Synthesizer) circuit unit 25, and the frequency signal output from the DDS circuit unit 25 is compared in phase. The signal is input to the circuit 22 as a reference signal (the term “reference signal” is used to avoid confusion with the above-described reference signal).

ＧＰＳから受信される１Ｈｚの周波数信号（ＧＰＳ信号）は、逓倍回路部３２にて４０ＭＨｚに逓倍された後、周波数差検出部３に入力される。周波数差検出部３は、ＧＰＳから受信される１Ｈｚの周波数信号を例えば４０ＭＨｚに逓倍した周波数信号ｆ１と第２の発振回路２の周波数信号ｆ２とを各々カウントするカウンタと、周波数信号ｆ１の周波数と周波数信号ｆ２の周波数との差分値に対応する値である周波数の変化率を計測する計測部と、により構成されている。ここで周波数の変化率とは、（ｆ１−ｆ２）／ｆ１の値であり、ｆ１は経時変化を伴わないことから、この値はｆ１に対するｆ２の変化率ということができる。しかしながら説明の便宜上、以後の記載において、（ｆ１−ｆ２）／ｆ１の値を「周波数差」と称して説明する場合がある。なお記載の煩雑化を避けるために周波数信号ｆ１の周波数及び周波数信号ｆ２の周波数をｆ１、ｆ２と記載する場合がある。周波数差検出部３にて求められた周波数差は、補正値算出部である経時変化補正部４に入力される。   A frequency signal (GPS signal) of 1 Hz received from GPS is multiplied to 40 MHz by the multiplication circuit unit 32 and then input to the frequency difference detection unit 3. The frequency difference detecting unit 3 counts a frequency signal f1 obtained by multiplying a frequency signal of 1 Hz received from GPS to 40 MHz, for example, and a frequency signal f2 of the second oscillation circuit 2, and a frequency of the frequency signal f1. And a measurement unit that measures a frequency change rate that is a value corresponding to a difference value from the frequency of the frequency signal f2. Here, the change rate of the frequency is a value of (f1-f2) / f1, and since f1 does not change with time, this value can be referred to as a change rate of f2 with respect to f1. However, for convenience of explanation, in the following description, the value of (f1−f2) / f1 may be referred to as “frequency difference”. In order to avoid complication of the description, the frequency of the frequency signal f1 and the frequency of the frequency signal f2 may be described as f1 and f2. The frequency difference obtained by the frequency difference detection unit 3 is input to the temporal change correction unit 4 which is a correction value calculation unit.

また発振装置は、ＧＰＳから送信されているＧＰＳ信号が受信できているか否かを検出し、ＧＰＳ信号の受信の有無を示す１ビットの信号を経時変化補正部４に出力するＧＰＳ検出部５を備えている。ＧＰＳ検出部５は、ＧＰＳ信号を受信しているときには、例えば論理「１」の１ビットの信号を出力し、ＧＰＳ信号を受信していないときには、論理「０」の１ビットの信号を出力する。
既述の切り替え部３０は、ＧＰＳ検出部５からの検出信号が論理「１」のときには、ＧＰＳ信号の信号ラインに切り替えられ、ＧＰＳ検出部５からの検出信号が論理「０」のときには、第２の発振回路２の出力側に切替えられるように構成されている。切り替えるための回路構成としては、ＧＰＳ検出部５からの検出信号が後述の制御部（コンピュータ）に送られてこの制御部から切り替え信号が切り替え部３０に出力されるように構成してもよいし、あるいはＧＰＳ検出部５からの検出信号により直接切り替え部３０が切り替えられるように構成してもよい。 The oscillation device detects whether or not the GPS signal transmitted from the GPS is received, and outputs a 1-bit signal indicating whether or not the GPS signal is received to the time-dependent change correction unit 4. I have. The GPS detection unit 5 outputs, for example, a 1-bit signal of logic “1” when receiving a GPS signal, and outputs a 1-bit signal of logic “0” when no GPS signal is received. .
The switching unit 30 described above is switched to the signal line of the GPS signal when the detection signal from the GPS detection unit 5 is logic “1”, and is switched to the first signal when the detection signal from the GPS detection unit 5 is logic “0”. It is configured to be switched to the output side of the second oscillation circuit 2. As a circuit configuration for switching, a detection signal from the GPS detection unit 5 may be sent to a control unit (computer) described later, and a switching signal may be output from the control unit to the switching unit 30. Alternatively, the switching unit 30 may be directly switched by a detection signal from the GPS detection unit 5.

経時変化補正部４は、例えばコンピュータから構成される制御部の一部として構成され、第２の発振回路２の発振開始後の発振の経過時間を計測する経過時間計測部４１と、経時変化補正値を求めるための補正値算出プログラム４２と、補正値算出プログラム４２（詳しくは、補正値算出プログラム４２を格納したプログラム格納部を備えているが、便宜上補正値算出プログラム４２として記載する）を実行するためのＣＰＵ４３と、記憶部であるメモリ４４と、を備えている。４０は、バスである。   The temporal change correction unit 4 is configured as a part of a control unit configured by, for example, a computer, and includes an elapsed time measurement unit 41 that measures an elapsed time of oscillation after the oscillation of the second oscillation circuit 2 is started, and a temporal change correction. A correction value calculation program 42 for obtaining a value and a correction value calculation program 42 (specifically, a program storage unit storing the correction value calculation program 42 is provided, but will be described as a correction value calculation program 42 for convenience) CPU43 for performing, and the memory 44 which is a memory | storage part are provided. Reference numeral 40 denotes a bus.

メモリ４４は、周波数差検出部３において算出された、既述の（ｆ１−ｆ２）／ｆ１の周波数差のデータを例えば３０分おきに２４時間分書き込めるように構成されている。またメモリ４４は、２４時間分の周波数差のデータを書き込んだ以後は、古いデータを順に削除し、最新のデータから２４時間前のデータまでを記録しておくように構成されている。   The memory 44 is configured to be able to write the data of the above-described frequency difference of (f1-f2) / f1 calculated in the frequency difference detecting unit 3 for 24 hours, for example, every 30 minutes. The memory 44 is configured to delete old data in order and record data from the latest data to the data 24 hours ago after writing the frequency difference data for 24 hours.

続いて補正値算出プログラム４２について説明する。ＧＰＳ信号の周波数は正確に１Ｈｚであるため、周波数差検出部３にて求められる周波数差は、第２の発振回路２の発振周波数の経時変化に起因しているということができる。図４は、第２の発振回路２から出力される周波数信号の周波数ｆ２の経時変化を補正しない場合において、第２の発振回路２の電源を投入した後の経過時間と既述の周波数差（（ｆ１−ｆ２）／ｆ１）との関係をイメージとして示すものである。この関係は、上記の経過時間をｔとすると、（１）式で近似される。
（（ｆ１−ｆ２）／ｆ１）＝Ａ１×（１−ｅｘｐ（−ｔ／τ１））＋Ａ２×（１−ｅｘｐ（−ｔ／τ２））＋Ａ３×ｔ・・・（１）式 Next, the correction value calculation program 42 will be described. Since the frequency of the GPS signal is exactly 1 Hz, it can be said that the frequency difference obtained by the frequency difference detection unit 3 is caused by a change with time of the oscillation frequency of the second oscillation circuit 2. FIG. 4 shows the difference between the elapsed time after the power of the second oscillation circuit 2 is turned on and the above-described frequency difference (when the change over time of the frequency f2 of the frequency signal output from the second oscillation circuit 2 is not corrected. The relationship with (f1-f2) / f1) is shown as an image. This relationship is approximated by the equation (1) where t is the elapsed time.
((F1−f2) / f1) = A1 × (1−exp (−t / τ1)) + A2 × (1−exp (−t / τ2)) + A3 × t (1)

そして補正値算出プログラム４２は、例えば電源投入時（ｔ＝０）から２４時間が経過した後、メモリ４４に記憶されている２４時間分の差分値のデータに基づいて指数関数を求める。具体的には、（１）式の定数Ａ１〜Ａ３、τ１及びτ２を求め、求めた定数Ａ１〜Ａ３、τ１及びτ２を当てはめた（１）式がメモリ４４に記憶される。上述のように周波数差検出部３にて求められる周波数差は、第２の発振回路２の発振周波数の経時変化に起因するため、第２の発振回路２の発振周波数の経時変化を指数関数を含む関数で近似することと、周波数差（（ｆ１−ｆ２）／ｆ１）を指数関数を含む関数で近似することと、は、実質的に同じであると言える。   The correction value calculation program 42 obtains an exponential function based on the difference value data for 24 hours stored in the memory 44, for example, after 24 hours have elapsed since the power was turned on (t = 0). Specifically, the constants A1 to A3, τ1, and τ2 of the equation (1) are obtained, and the equation (1) in which the obtained constants A1 to A3, τ1, and τ2 are applied is stored in the memory 44. As described above, the frequency difference obtained by the frequency difference detection unit 3 is caused by the change with time of the oscillation frequency of the second oscillation circuit 2, and therefore, the change with time of the oscillation frequency of the second oscillation circuit 2 is expressed by an exponential function. It can be said that approximating with a function including an approximation and approximating a frequency difference ((f1-f2) / f1) with a function including an exponential function are substantially the same.

さらにＧＰＳ検出部５から経時変化補正部４にＧＰＳ信号が途切れたことを伝える１ビットの信号が入力されると、補正値算出プログラム４２は、メモリ４４に記憶された（１）式と、経過時間計測部４１により計測された経過時間とにより、当該経過時間における周波数差を演算する。
周波数差は経過時間に伴って大きくなっていくことから、この例では第２の発振回路２から出力される周波数信号の周波数ｆ２は経時変化に伴って小さくなっている。そこでＤＤＳ回路部２５から出力される、第２の発振回路２のＰＬＬにおける参照信号の周波数を高くするように、ＤＤＳ回路部２５に入力される周波数設定値を大きくするように補正することにより、補正後におけるｆ２は高くなる。周波数ｆ２が４０ＭＨｚよりどれだけ低い時に、ＤＤＳ回路部２５に入力される周波数設定値をどれだけ大きくすればよいかは事前に分かっているので、補正値算出プログラム４２は、周波数差検出部３において検出された周波数差に基づいて、周波数設定値の補正値（経時変化補正値）を求めることができ、求めた補正値が加算部６に出力される。 Further, when a 1-bit signal indicating that the GPS signal has been interrupted is input from the GPS detection unit 5 to the temporal change correction unit 4, the correction value calculation program 42 stores the equation (1) stored in the memory 44 and the elapsed time Based on the elapsed time measured by the time measuring unit 41, a frequency difference in the elapsed time is calculated.
Since the frequency difference increases with the elapsed time, in this example, the frequency f2 of the frequency signal output from the second oscillation circuit 2 decreases with time. Therefore, by correcting the frequency setting value input to the DDS circuit unit 25 so as to increase the frequency of the reference signal in the PLL of the second oscillation circuit 2 output from the DDS circuit unit 25, F2 after correction becomes high. Since it is known in advance how much the frequency setting value input to the DDS circuit unit 25 should be increased when the frequency f2 is lower than 40 MHz, the correction value calculation program 42 is used in the frequency difference detection unit 3. Based on the detected frequency difference, a correction value (time-dependent change correction value) of the frequency setting value can be obtained, and the obtained correction value is output to the adding unit 6.

加算部６は、経時変化補正部４から出力される経時変化補正値を、例えば外部のパーソナルコンピュータによりレジスタに設定された周波数設定値に加算し、補正された周波数設定信号を第２の発振回路２のＰＬＬの参照信号を生成するＤＤＳ回路部２５に出力する。周波数設定値は、例えば第２の発振回路２から出力される周波数信号の周波数に対応した設定値であり、例えばＤＤＳ回路部２５から出力されるパルスの周波数を設定するための電圧値である。   The adding unit 6 adds the aging correction value output from the aging correction unit 4 to, for example, a frequency setting value set in a register by an external personal computer, and the corrected frequency setting signal is added to the second oscillation circuit. 2 is output to the DDS circuit unit 25 that generates the reference signal of the PLL. The frequency setting value is a setting value corresponding to the frequency of the frequency signal output from the second oscillation circuit 2, for example, and is a voltage value for setting the frequency of the pulse output from the DDS circuit unit 25, for example.

続いて上述の実施形態の作用について説明する。今発振装置がＧＰＳ信号を受信しているとすると、ＧＰＳ検出部５からＧＰＳ信号の受信に相当する論理「１」の１ビットの信号が出力される。従って切り替え部３０は図１の状態になっており、ＧＰＳ信号である１Ｈｚの外部クロックが第１の発振回路１に基準信号として供給され、分周回路１１の分周比が１／（４．０×１０７）に設定されているため、４０ＭＨｚの周波数信号を出力する。 Then, the effect | action of the above-mentioned embodiment is demonstrated. Assuming that the oscillation device is receiving a GPS signal, a 1-bit signal of logic “1” corresponding to reception of the GPS signal is output from the GPS detection unit 5. Accordingly, the switching unit 30 is in the state shown in FIG. 1, and a 1 Hz external clock, which is a GPS signal, is supplied to the first oscillation circuit 1 as a reference signal, and the frequency dividing ratio of the frequency dividing circuit 11 is 1 / (4. Since it is set to 0 × 10 7 ), a frequency signal of 40 MHz is output.

この時経時変化補正部４からは、経時変化補正値は出力されないため、加算部６に入力された周波数設定値が、第２の発振回路２に入力され、例えば４０ＭＨｚの周波数信号ｆ１を出力する。そして周波数差検出部３において、ＧＰＳ信号を４．０×１０７に逓倍した周波数信号の周波数ｆ１と、第２の発振回路２から出力される周波数信号の周波数ｆ２と、の周波数差（（ｆ１−ｆ２）／ｆ１）が演算され、例えば２４ビットの信号として経時変化補正部４に入力される。経時変化補正部４においては、既述の周波数差が例えば３０分ごとにメモリ４４に書き込まれ、発振装置の電源投入時からの経過時間と対応させた２４時間分の時系列データが作成される。そして周波数差が書き込まれる度に、周波数差の経時変化を示す既述の（１）式である近似式を求めてメモリ４４に記憶する。さらに例えば図４中の時刻ｔ０にて、ＧＰＳ信号が途絶えたとすると、ＧＰＳ検出部５から論理「０」の１ビットの信号が出力される。これにより経時変化補正部４は、基準時、例えば発振装置の電源投入時からの現在の経過時間を（１）式に代入して、図４のグラフにおけるｔ０における周波数差（（ｆ１−ｆ２）／ｆ１）の予測値を求める。更に当該周波数差の予測値から経時変化補正値を演算し、加算部６に出力して、周波数設定値を補正する。 At this time, since the aging correction value is not output from the aging correction unit 4, the frequency setting value input to the adding unit 6 is input to the second oscillation circuit 2 and outputs a frequency signal f 1 of 40 MHz, for example. . In the frequency difference detection unit 3, the frequency difference ((f1) between the frequency f1 of the frequency signal obtained by multiplying the GPS signal by 4.0 × 10 7 and the frequency f2 of the frequency signal output from the second oscillation circuit 2 is obtained. -F2) / f1) is calculated and input to the temporal change correction unit 4 as a 24-bit signal, for example. In the aging correction unit 4, the above-described frequency difference is written into the memory 44, for example, every 30 minutes, and time-series data for 24 hours corresponding to the elapsed time from when the oscillation device is turned on is created. . Each time the frequency difference is written, an approximate expression which is the above-described expression (1) indicating the change with time of the frequency difference is obtained and stored in the memory 44. Further, for example, if the GPS signal is interrupted at time t0 in FIG. 4, a 1-bit signal of logic “0” is output from the GPS detection unit 5. As a result, the time-varying correction unit 4 substitutes the current elapsed time from the reference time, for example, the time when the oscillation device is turned on, into the equation (1), and the frequency difference ((f1-f2) at t0 in the graph of FIG. / F1) is calculated. Further, a temporal change correction value is calculated from the predicted value of the frequency difference, and is output to the adding unit 6 to correct the frequency setting value.

例えば周波数差の予測値からｔ０における（（ｆ１−ｆ２）／ｆ１）の予測値を求め、この予測値の符号を正負逆にした値に所定の係数を掛けて経時変化補正値が算出される。更に論理「０」の１ビットの信号を受信したことから、切り替え部３０が図１の状態から第２の発振回路２の出力側に切り替えられる。従って、第1の発振回路１には、第２の発振回路２から出力される周波数信号の周波数ｆ２が分周回路３１により１／（４．０×１０７）に分周されて１Ｈｚの周波数信号となって入力される。そして第１の発振回路１から４０ＭＨｚの周波数信号を出力する。 For example, a predicted value of ((f1-f2) / f1) at t0 is obtained from the predicted value of the frequency difference, and a time-dependent change correction value is calculated by multiplying a value obtained by inverting the sign of this predicted value with a predetermined coefficient. . Further, since the 1-bit signal of logic “0” is received, the switching unit 30 is switched from the state of FIG. 1 to the output side of the second oscillation circuit 2. Therefore, in the first oscillation circuit 1, the frequency f2 of the frequency signal output from the second oscillation circuit 2 is frequency-divided by 1 / (4.0 × 10 7 ) by the frequency dividing circuit 31 to a frequency of 1 Hz. Input as a signal. A frequency signal of 40 MHz is output from the first oscillation circuit 1.

その後、ＧＰＳ信号が途絶えている間は、例えば１時間ごとに、（１）式から予測される、その時の時刻における周波数差が求められ、この周波数差に基づいて周波数設定値の補正値が算出されて加算部６に出力される。そしてＧＰＳ信号が回復すると、ＧＰＳ検出部５からＧＰＳ信号の受信に相当する論理「１」の１ビットの信号が出力される。従って切り替え部３０は図１の状態に戻り、ＧＰＳ信号である１Ｈｚの外部クロック信号が第１の発振回路１に基準信号として供給される。   After that, while the GPS signal is interrupted, for example, every hour, a frequency difference predicted from the equation (1) is obtained at that time, and a correction value for the frequency setting value is calculated based on this frequency difference. And output to the adder 6. When the GPS signal is recovered, a 1-bit signal of logic “1” corresponding to reception of the GPS signal is output from the GPS detection unit 5. Accordingly, the switching unit 30 returns to the state of FIG. 1, and a 1 Hz external clock signal, which is a GPS signal, is supplied to the first oscillation circuit 1 as a reference signal.

上述の実施の形態によれば、ＧＰＳから送信される外部クロック信号に周波数を同期させた周波数信号を出力する発振装置において、ＧＰＳ信号が途絶えたときに代わりに用いる内部クロック信号を発生させる第２の発振回路２を設けている。そして、ＧＰＳ信号と第２の発振回路２から出力された周波数信号との周波数差に対応する差分値の時系列データを取得して近似式を求め、当該近似式と経過時間とにより、第２の発振回路２から出力される周波数信号の周波数の経時変化を予測し、第２の発振回路２の周波数設定値を補正している。従ってＧＰＳ信号が途絶えた場合において、第２の発振回路２から出力された周波数信号を第１の発振回路１の内部クロック信号として用いたときに、第２の発振回路２の経時変化による内部クロック信号の誤差が相殺されるため、第１の発振回路１の出力する周波数信号が安定する。   According to the above-described embodiment, in the oscillation device that outputs a frequency signal whose frequency is synchronized with the external clock signal transmitted from the GPS, the second internal clock signal used instead is generated when the GPS signal is interrupted. The oscillation circuit 2 is provided. Then, the time series data of the difference value corresponding to the frequency difference between the GPS signal and the frequency signal output from the second oscillation circuit 2 is acquired to obtain an approximate expression, and the second expression is obtained from the approximate expression and the elapsed time. The frequency change of the frequency signal output from the first oscillation circuit 2 is predicted, and the frequency setting value of the second oscillation circuit 2 is corrected. Therefore, when the GPS signal is interrupted, when the frequency signal output from the second oscillation circuit 2 is used as the internal clock signal of the first oscillation circuit 1, the internal clock due to the change over time of the second oscillation circuit 2 is obtained. Since the signal error is canceled, the frequency signal output from the first oscillation circuit 1 is stabilized.

また第２の発振回路２は、制御電圧あるいは電源電圧を調整することにより発振周波数を制御することができる回路、例えば水晶振動子を用いたコルピッツ回路であってもよい。この場合には、制御電圧等が周波数設定値に相当する。
またＤＤＳ回路部２５の周波数設定値がアナログ電圧値である場合には、加算部６の後段にＡ／Ｄ変換器を設ければよい。さらに外部クロック信号は、セシウム周波数標準発振器やルビジウム標準発振器であってもよい。
またメモリ４４は、３０分ごとに取得した３０日分のデータを記憶してもよく、３０日分のデータを用いて（１）式を求めるようにしてもよい。 The second oscillation circuit 2 may be a circuit capable of controlling the oscillation frequency by adjusting the control voltage or the power supply voltage, for example, a Colpitts circuit using a crystal resonator. In this case, the control voltage or the like corresponds to the frequency set value.
When the frequency setting value of the DDS circuit unit 25 is an analog voltage value, an A / D converter may be provided after the adder unit 6. Further, the external clock signal may be a cesium frequency standard oscillator or a rubidium standard oscillator.
In addition, the memory 44 may store data for 30 days acquired every 30 minutes, or the equation (1) may be obtained using the data for 30 days.

１ 第１の発振回路
２ 第２の発振回路
３ 周波数差検出部
４ 経時変化補正部
５ ＧＰＳ検出部
６ 加算部
２５ ＤＤＳ回路部
４２ 補正値算出プログラム
４４ メモリ DESCRIPTION OF SYMBOLS 1 1st oscillation circuit 2 2nd oscillation circuit 3 Frequency difference detection part 4 Temporal change correction part 5 GPS detection part 6 Addition part 25 DDS circuit part 42 Correction value calculation program 44 Memory

Claims (4)

基準信号に基づいてＰＬＬにより周波数信号を出力する第１の発振回路と、
周波数設定値に応じた周波数で内部クロック信号である周波数信号を出力する第２の発振回路と、
外部から送られる外部クロック信号と前記内部クロック信号との間で前記基準信号を切り替えるために設けられ、外部クロック信号が送られているときには当該外部クロック信号を前記第１の発振回路に入力し、外部クロック信号が途絶えたときには前記内部クロック信号を前記第１の発振回路に入力する切り替え部と、
前記外部クロック信号と前記第２の発振回路から出力された周波数信号との周波数差に対応する差分値を求める周波数差検出部と、
前記周波数差検出部により求められた差分値の時系列データを記憶する記憶部と、
前記記憶部に記憶された差分値の時系列データ及び予め決めた基準時からの経過時間に基づいて、前記第２の発振回路から出力される周波数信号の周波数の経時変化を予測し、当該周波数の経時変化を相殺するための周波数設定信号の補正値を求める補正値算出部と、
前記外部クロック信号が途絶えたときに、前記周波数設定値に補正値を加えるための加算部と、を備えたことを特徴とする発振装置。 A first oscillation circuit that outputs a frequency signal by a PLL based on a reference signal;
A second oscillation circuit that outputs a frequency signal that is an internal clock signal at a frequency according to a frequency setting value;
Provided to switch the reference signal between an external clock signal sent from outside and the internal clock signal, and when the external clock signal is sent, the external clock signal is input to the first oscillation circuit, A switching unit for inputting the internal clock signal to the first oscillation circuit when the external clock signal is interrupted;
A frequency difference detection unit for obtaining a difference value corresponding to a frequency difference between the external clock signal and the frequency signal output from the second oscillation circuit;
A storage unit for storing time-series data of difference values obtained by the frequency difference detection unit;
Based on the time-series data of the difference value stored in the storage unit and the elapsed time from a predetermined reference time, a change with time of the frequency of the frequency signal output from the second oscillation circuit is predicted, and the frequency A correction value calculation unit for obtaining a correction value of the frequency setting signal for canceling the change with time,
An oscillating device comprising: an adder for adding a correction value to the frequency set value when the external clock signal is interrupted. 前記補正値算出部は、前記時系列データに基づいて前記周波数の経時変化を指数関数を含む関数として近似し、近似された前記関数と予め決めた基準時からの経過時間とに基づいて前記周波数信号の周波数を予測し、前記補正値を算出するものであることを特徴とする請求項１に記載の発振装置。 The correction value calculation unit, the time based on time series data approximates the time course of the frequency as a function including an exponential function, the frequency based on the elapsed time from the predetermined criteria and the function approximated The oscillation apparatus according to claim 1 , wherein the correction value is calculated by predicting a frequency of a signal . 前記周波数の経時変化の予測は、予め決められた時間の長さ分の前記差分値の時系列データが順次用いられることを特徴とする請求項１または２に記載の発振装置。   The oscillation device according to claim 1 or 2, wherein the time-series data of the difference values for a predetermined length of time is sequentially used for the prediction of the change with time of the frequency. 前記第２の発振回路は、周波数設定信号に応じた周波数で周波数信号を出力するＤＤＳを備え、前記ＤＤＳの出力に基づいて生成されるパルスを参照パルスとしてＰＬＬにより内部クロック信号を出力するように構成されていることを特徴とする請求項１ないし３のいずれか一項に記載の発振装置。   The second oscillation circuit includes a DDS that outputs a frequency signal at a frequency according to a frequency setting signal, and outputs an internal clock signal by a PLL using a pulse generated based on the output of the DDS as a reference pulse. 4. The oscillation device according to claim 1, wherein the oscillation device is configured.
JP2015119622A 2015-06-12 2015-06-12 Oscillator Active JP6564250B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015119622A JP6564250B2 (en) 2015-06-12 2015-06-12 Oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015119622A JP6564250B2 (en) 2015-06-12 2015-06-12 Oscillator

Publications (2)

Publication Number Publication Date
JP2017005594A JP2017005594A (en) 2017-01-05
JP6564250B2 true JP6564250B2 (en) 2019-08-21

Family

ID=57752401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015119622A Active JP6564250B2 (en) 2015-06-12 2015-06-12 Oscillator

Country Status (1)

Country Link
JP (1) JP6564250B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7117119B2 (en) 2018-03-26 2022-08-12 日本電波工業株式会社 Oscillator
JP2020010206A (en) 2018-07-10 2020-01-16 セイコーエプソン株式会社 Circuit device, oscillator, clock signal generation device, electronic apparatus, and mobile body

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081163A (en) * 1999-01-22 2000-06-27 Advantest Corp. Standard frequency and timing generator and generation method thereof
JP5072115B2 (en) * 2009-02-25 2012-11-14 古野電気株式会社 Reference frequency generator
JP5016074B2 (en) * 2010-02-16 2012-09-05 日本電波工業株式会社 PLL circuit
US9225347B2 (en) * 2013-03-29 2015-12-29 Nihon Dempa Kogyo Co., Ltd. Oscillator
JP2015082815A (en) * 2013-10-24 2015-04-27 日本電波工業株式会社 Oscillator

Also Published As

Publication number Publication date
JP2017005594A (en) 2017-01-05

Similar Documents

Publication Publication Date Title
JP5319790B2 (en) Reference frequency generator
US8432231B2 (en) Digital phase-locked loop clock system
US8188796B2 (en) Digital phase-locked loop clock system
JP4459911B2 (en) DPLL circuit with holdover function
US9979406B2 (en) High-reliability holdover method and topologies
US10686457B2 (en) Circuit device, oscillator, electronic apparatus and vehicle
JP5688905B2 (en) Reference frequency generator
JP2007189455A (en) Phase comparison circuit, and pll frequency synthesizer using same
JP6564250B2 (en) Oscillator
JP5072115B2 (en) Reference frequency generator
JP5398200B2 (en) Reference signal generator
JP5420235B2 (en) Temperature compensation value setting method for temperature compensated crystal oscillator
JP4824801B2 (en) Digital phase synchronization circuit
US20080069285A1 (en) Clock supply circuit and clock supply method
US10447205B2 (en) Oscillation device and method for manufacturing the oscillation device
US10778234B2 (en) Clock generation circuit and clock signal generation method
JP2017153024A (en) Reference frequency generation device
JP7117119B2 (en) Oscillator
JP2011182099A (en) Reference signal generation device and method
JP2013197882A (en) Frequency difference arithmetic circuit, satellite signal receiver, and frequency difference arithmetic method
JP2000241524A (en) Digital processing pll
JP2009212995A (en) Phase-locked loop oscillation circuit
JP2000004152A (en) Time frequency reference signal generator and reference time frequency generating device, and reference time generating device using the same
JP2018148514A (en) Phase controlled oscillator
JP5064359B2 (en) Reference signal generator

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190726

R150 Certificate of patent or registration of utility model

Ref document number: 6564250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250