JP6559257B2 - プロセッサ合成装置、プロセッサ合成方法及びプロセッサ合成プログラム - Google Patents
プロセッサ合成装置、プロセッサ合成方法及びプロセッサ合成プログラム Download PDFInfo
- Publication number
- JP6559257B2 JP6559257B2 JP2017560010A JP2017560010A JP6559257B2 JP 6559257 B2 JP6559257 B2 JP 6559257B2 JP 2017560010 A JP2017560010 A JP 2017560010A JP 2017560010 A JP2017560010 A JP 2017560010A JP 6559257 B2 JP6559257 B2 JP 6559257B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- circuit
- unit
- information
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 61
- 238000003786 synthesis reaction Methods 0.000 title claims description 54
- 238000001308 synthesis method Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 11
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 18
- 230000009467 reduction Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/10—Processors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
- Multimedia (AREA)
Description
複数の命令を含む命令セットを定義する命令セット情報と、複数の演算器を含む回路構成を定義するプロセッサモデル情報とを取得する取得部と、
前記複数の命令のそれぞれが実行される際に、前記複数の演算器のうち、実行される命令で使用されない演算器を停止する停止回路を、前記取得部により取得された命令セット情報に基づいて、前記取得部により取得されたプロセッサモデル情報の回路構成に挿入し、前記停止回路を挿入した回路構成を定義するプロセッサ合成情報を生成する生成部とを備える。
本実施の形態に係る装置の構成、本実施の形態に係る装置の動作、本実施の形態の効果を順番に説明する。
図1を参照して、本実施の形態に係る装置であるプロセッサ合成装置111の構成を説明する。
図4を参照して、本実施の形態に係る装置であるプロセッサ合成装置111の動作を説明する。プロセッサ合成装置111の動作は、本実施の形態に係るプロセッサ合成方法に相当する。プロセッサ合成装置111の動作は、本実施の形態に係るプロセッサ合成プログラムの処理手順に相当する。
・ADD命令201では、加算器211が使用される。
・MUL命令202では、加算器211が使用される。
・SUB命令203では、減算器212が使用される。
・DIV命令204では、シフト演算器213、減算器212、比較器214及び加算器211が使用される。
・ADD命令201では、減算器212、シフト演算器213及び比較器214が使用されないため、停止可能である。
・MUL命令202では、減算器212、シフト演算器213及び比較器214が使用されないため、停止可能である。
・SUB命令203では、加算器211、シフト演算器213及び比較器214が使用されないため、停止可能である。
・DIV命令204では、使用されない演算器がないため、いずれの演算器も停止不可能である。
(1)各パイプラインステージを区切るためのフリップフロップ401,402
(2)プロセッサに入力される命令に応じ、使用する演算器を選択するためのデマルチプレクサ411
(3)各命令を実行する演算器である加算器211、減算器212、シフト演算器213及び比較器214
(4)プロセッサに入力される命令に応じ、出力する演算結果を選択するためのマルチプレクサ415
(1)各命令実行時に使用されない演算器のクロック又は電源の遮断を制御する選択回路421
(2)各演算器のクロックを遮断するクロックゲーティング回路、又は、各演算器の電源を遮断する電源遮断回路である停止回路422
(3)各演算器のクロック又は電源の遮断時に、各演算器から出力される不定値が後段の回路へ伝搬しないようにするためのアイソレーションセル423
(4)プロセッサに入力された命令を検出する検出回路424
本実施の形態では、プロセッサの各命令の実行中に不要な演算器を停止する停止回路422が、命令セットの定義に基づいてプロセッサの回路構成に挿入される。このため、低消費電力のプロセッサの回路構成を得ることができる。
本実施の形態では、取得部112及び生成部113の機能がソフトウェアにより実現されるが、変形例として、取得部112及び生成部113の機能がソフトウェアとハードウェアとの組み合わせにより実現されてもよい。即ち、取得部112及び生成部113の少なくともいずれかの機能の一部が専用のハードウェアにより実現され、残りがソフトウェアにより実現されてもよい。
本実施の形態に係る装置の構成、本実施の形態に係る装置の動作、本実施の形態の効果を順番に説明する。主に実施の形態1との差異を説明する。
図7を参照して、本実施の形態に係る装置であるプロセッサ合成装置111の構成を説明する。
図8を参照して、本実施の形態に係る装置であるプロセッサ合成装置111の動作を説明する。プロセッサ合成装置111の動作は、本実施の形態に係るプロセッサ合成方法に相当する。プロセッサ合成装置111の動作は、本実施の形態に係るプロセッサ合成プログラムの処理手順に相当する。
本実施の形態では、クロックゲーティング又は電源遮断を解除するステージを変更できる。
本実施の形態に係る装置の構成、本実施の形態に係る装置の動作、本実施の形態の効果を順番に説明する。主に実施の形態1との差異を説明する。
本実施の形態に係る装置であるプロセッサ合成装置111の構成については、図1に示した実施の形態1のものと同じである。
図12を参照して、本実施の形態に係る装置であるプロセッサ合成装置111の動作を説明する。プロセッサ合成装置111の動作は、本実施の形態に係るプロセッサ合成方法に相当する。プロセッサ合成装置111の動作は、本実施の形態に係るプロセッサ合成プログラムの処理手順に相当する。
本実施の形態では、プロセッサ内の演算器を起動又は停止するための命令が含まれた命令セットを用いることで、プロセッサへの命令により、演算器のクロックゲーティング又は電源遮断を行うことができる。実施の形態1及び実施の形態2のように選択回路421が、命令の種別に応じて、使用されない演算器を自動で選択する必要がないため、選択回路421の簡略化が可能である。
Claims (9)
- 複数の演算器を有するプロセッサを合成するプロセッサ合成装置において、
複数の命令を含む命令セットを定義する命令セット情報と、複数の演算器を含む回路構成を定義するプロセッサモデル情報とを取得する取得部と、
前記複数の命令のそれぞれが前記プロセッサにより実行される際に、前記プロセッサが有する前記複数の演算器のうち、前記プロセッサにより実行される命令で使用されない演算器を停止する停止回路を、前記取得部により取得された命令セット情報に基づいて、前記取得部により取得されたプロセッサモデル情報の回路構成に挿入し、前記プロセッサが有する演算器に対して前記停止回路を挿入した回路構成を定義するプロセッサ合成情報を生成する生成部と
を備えるプロセッサ合成装置。 - 前記命令セット情報には、前記複数の命令のそれぞれで使用される演算器を示す情報が含まれ、
前記生成部は、前記命令セット情報から、前記複数の演算器のうち、前記複数の命令の少なくともいずれかで使用されない演算器を特定し、前記プロセッサモデル情報の回路構成にて、特定した演算器に前記停止回路を接続する請求項1に記載のプロセッサ合成装置。 - 前記生成部は、前記複数の命令のそれぞれが実行される際に、実行される命令を検出し、検出結果を出力する検出回路と、前記検出回路からの検出結果に応じて、前記複数の演算器のうち、前記停止回路に停止させる演算器を選択する選択回路とを、前記取得部により取得された命令セット情報に基づいて、前記取得部により取得されたプロセッサモデル情報の回路構成にさらに挿入し、前記停止回路と前記検出回路と前記選択回路とを挿入した回路構成を定義する情報を前記プロセッサ合成情報として生成する請求項1又は2に記載のプロセッサ合成装置。
- 前記命令セット情報の命令セットには、前記複数の命令に1対1で対応する複数の停止命令が含まれ、
前記複数の停止命令のそれぞれは、前記複数の演算器のうち、対応する命令で使用されない演算器を前記停止回路によって停止する命令である請求項1又は2に記載のプロセッサ合成装置。 - 前記停止回路は、クロック又は電源を遮断することで、前記停止回路に接続された演算器を停止する回路であり、
前記取得部は、前記複数の演算器のそれぞれがクロック又は電源の遮断解除後に動作可能となるまでの時間を定義するプロセス情報をさらに取得し、
前記生成部は、前記取得部により取得されたプロセス情報に基づいて、前記プロセッサ合成情報の回路構成で、前記停止回路がクロック又は電源の遮断を開始してから解除するまでの時間を調整する請求項1から4のいずれか1項に記載のプロセッサ合成装置。 - 前記プロセッサは、前記複数の演算器を有するALU(Arithmetic・Logic・Unit)を有し、
前記生成部は、前記ALUが有する前記複数の演算器のなかから、前記命令で使用されない演算器を停止する停止回路を、前記プロセッサモデル情報の回路構成に挿入する請求項1から5のいずれか1項に記載のプロセッサ合成装置。 - 前記プロセッサは、前記複数の演算器として、加算器、減算器、比較器、及び、シフト演算器の少なくともいずれかを有する請求項1から6のいずれか1項に記載のプロセッサ合成装置。
- 複数の演算器を有するプロセッサを合成するプロセッサ合成方法において、
取得部が、複数の命令を含む命令セットを定義する命令セット情報と、複数の演算器を含む回路構成を定義するプロセッサモデル情報とを取得し、
生成部が、前記複数の命令のそれぞれが前記プロセッサにより実行される際に、前記プロセッサが有する前記複数の演算器のうち、前記プロセッサにより実行される命令で使用されない演算器を停止する停止回路を、前記取得部により取得された命令セット情報に基づいて、前記取得部により取得されたプロセッサモデル情報の回路構成に挿入し、前記プロセッサが有する演算器に対して前記停止回路を挿入した回路構成を定義するプロセッサ合成情報を生成するプロセッサ合成方法。 - コンピュータに、
複数の演算器を有するプロセッサを合成する処理を実行させるプロセッサ合成プログラムにおいて、
複数の命令を含む命令セットを定義する命令セット情報と、複数の演算器を含む回路構成を定義するプロセッサモデル情報とを取得する処理と、
前記複数の命令のそれぞれが前記プロセッサにより実行される際に、前記プロセッサが有する前記複数の演算器のうち、前記プロセッサにより実行される命令で使用されない演算器を停止する停止回路を、前記命令セット情報に基づいて、前記プロセッサモデル情報の回路構成に挿入し、前記プロセッサが有する演算器に対して前記停止回路を挿入した回路構成を定義するプロセッサ合成情報を生成する処理と
を実行させるプロセッサ合成プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/050525 WO2017119123A1 (ja) | 2016-01-08 | 2016-01-08 | プロセッサ合成装置、プロセッサ合成方法及びプロセッサ合成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017119123A1 JPWO2017119123A1 (ja) | 2018-03-22 |
JP6559257B2 true JP6559257B2 (ja) | 2019-08-14 |
Family
ID=59273386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017560010A Active JP6559257B2 (ja) | 2016-01-08 | 2016-01-08 | プロセッサ合成装置、プロセッサ合成方法及びプロセッサ合成プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10684862B2 (ja) |
JP (1) | JP6559257B2 (ja) |
WO (1) | WO2017119123A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021033567A (ja) * | 2019-08-22 | 2021-03-01 | 株式会社デンソー | 電子制御装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195786B1 (en) | 1997-12-23 | 2001-02-27 | Nec Usa, Inc. | Constrained register sharing technique for low power VLSI design |
US7051309B1 (en) * | 1999-02-16 | 2006-05-23 | Crosetto Dario B | Implementation of fast data processing with mixed-signal and purely digital 3D-flow processing boars |
JP2001142922A (ja) | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
JP2001290643A (ja) | 2000-04-10 | 2001-10-19 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ |
JP2002366596A (ja) | 2001-06-11 | 2002-12-20 | Sharp Corp | 高位合成装置および高位合成方法、高位合成方法による論理回路の製造方法、記録媒体 |
JP3776058B2 (ja) | 2002-05-30 | 2006-05-17 | Necエレクトロニクス株式会社 | システムlsi、システムlsiの設計方法、及び、記録媒体 |
JP5023652B2 (ja) * | 2006-10-17 | 2012-09-12 | 日本電気株式会社 | 回路生成システム、回路生成方法及び回路生成プログラム |
JP2008282360A (ja) | 2007-05-14 | 2008-11-20 | Toshiba Corp | 低消費電力回路用高位合成装置及び高位合成方法及びそのプログラム |
US8073669B2 (en) | 2007-08-21 | 2011-12-06 | International Business Machines Corporation | Method and apparatus for detecting clock gating opportunities in a pipelined electronic circuit design |
US8244515B2 (en) | 2007-08-21 | 2012-08-14 | International Business Machines Corporation | Structure for detecting clock gating opportunities in a pipelined electronic circuit design |
JP5929367B2 (ja) | 2012-03-16 | 2016-06-01 | 株式会社リコー | 半導体設計装置および半導体設計方法 |
JP6362318B2 (ja) * | 2012-12-28 | 2018-07-25 | 三菱電機株式会社 | 半導体集積回路設計支援装置、方法及びプログラム |
-
2016
- 2016-01-08 WO PCT/JP2016/050525 patent/WO2017119123A1/ja active Application Filing
- 2016-01-08 US US16/067,775 patent/US10684862B2/en not_active Expired - Fee Related
- 2016-01-08 JP JP2017560010A patent/JP6559257B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20190004809A1 (en) | 2019-01-03 |
JPWO2017119123A1 (ja) | 2018-03-22 |
WO2017119123A1 (ja) | 2017-07-13 |
US10684862B2 (en) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10901492B1 (en) | Power reduction in processor pipeline by detecting zeros | |
KR100971806B1 (ko) | 변화를 탐지하는 클러스터 아키텍처 | |
US8132144B2 (en) | Automatic clock-gating insertion and propagation technique | |
US8533648B2 (en) | Automatic clock-gating propagation technique | |
US7917882B2 (en) | Automated digital circuit design tool that reduces or eliminates adverse timing constraints due to an inherent clock signal skew, and applications thereof | |
US11734480B2 (en) | Performance modeling and analysis of microprocessors using dependency graphs | |
JP2007299355A (ja) | マイクロプロセッサ | |
JP6559257B2 (ja) | プロセッサ合成装置、プロセッサ合成方法及びプロセッサ合成プログラム | |
JP2008065457A (ja) | 半導体集積回路の設計方法及び設計システム | |
JP5023652B2 (ja) | 回路生成システム、回路生成方法及び回路生成プログラム | |
US20210224448A1 (en) | Circuit design assistance system and computer readable medium | |
US10162917B1 (en) | Method and system for implementing selective transformation for low power verification | |
Oboril et al. | MTTF-balanced pipeline design | |
JP5928272B2 (ja) | 半導体集積回路及びコンパイラ | |
US9495490B2 (en) | Active power dissipation detection based on erroneus clock gating equations | |
Tsiokanos et al. | Minimization of timing failures in pipelined designs via path shaping and operand truncation | |
US20080229074A1 (en) | Design Structure for Localized Control Caching Resulting in Power Efficient Control Logic | |
Subramanian et al. | Conjoined pipeline: Enhancing hardware reliability and performance through organized pipeline redundancy | |
JP6342065B2 (ja) | 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム | |
TWI849227B (zh) | 時脈交叉先進先出(fifo)狀態斂聚式同步器 | |
Kaur et al. | Pipelined MIPS with improved datapath | |
US11880231B2 (en) | Accurate timestamp or derived counter value generation on a complex CPU | |
JP6413332B2 (ja) | 回路設計方法 | |
US10162922B2 (en) | Hybrid clock gating methodology for high performance cores | |
Marcinek et al. | Enhanced LEON3 low power IP core for DSM technologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6559257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |