JP6556823B2

JP6556823B2 - 自己完結型時分割複信（ｔｄｄ）サブフレーム構造のためのスケーリングされたシンボル

Info

Publication number: JP6556823B2
Application number: JP2017251388A
Authority: JP
Inventors: ジン・ジアン; ピーター・プイ・ロク・アン; ティンファン・ジ; ジョン・エドワード・スミー; ジョセフ・ビナミラ・ソリアガ; クリシュナ・キラン・ムッカヴィリ
Original assignee: クアルコム，インコーポレイテッド
Priority date: 2015-05-15
Filing date: 2017-12-27
Publication date: 2019-08-07
Anticipated expiration: 2036-05-13
Also published as: JP6821748B2; JP2018522444A; KR20170139575A; EP3295596B1; CN107580764A; US11122583B2; CN108964861B; AU2018222993A1; AU2018222993B2; AU2016265699B2; ES2902659T3; KR102359147B1; CN108964861A; US20180042035A1; CN113328846A; JP2019176522A; WO2016187060A1; HUE045649T2; KR20190055269A; EP3432503B1

Description

関連出願の相互参照
本出願は、2015年5月15日に米国特許商標庁に提出された仮出願第62/162,557号、および2016年1月29日に米国特許商標庁に提出された非仮出願第15/011,304号の優先権および利益を主張し、それらの内容全体が参照により本明細書に組み込まれる。

本開示の態様は、一般にワイヤレス通信システムに関し、より詳細には、自己完結型時分割複信(TDD)サブフレーム構造のためのスケーリングシンボルに関する。

ワイヤレス通信システムは、電話、ビデオ、データ、メッセージング、およびブロードキャストなどの様々な電気通信サービスを提供するために広く展開されている。典型的なワイヤレス通信システムは、利用可能なシステムリソース(たとえば、帯域幅、送信電力)を共有することによって複数のユーザとの通信をサポートすることができる多元接続技術を使用することができる。そのような多元接続技術の例としては、符号分割多元接続(CDMA)システム、時分割多元接続(TDMA)システム、周波数分割多元接続(FDMA)システム、直交周波数分割多元接続(OFDMA)システム、シングルキャリア周波数分割多元接続(SC-FDMA)システム、および時分割同期符号分割多元接続(TD-SCDMA)システムがある。

これらの多元接続技術は、異なるワイヤレスデバイスが地方自治体、国家、地域、さらにはグローバルレベルで通信することを可能にする共通プロトコルを提供するために、様々な電気通信規格に採用されている。電気通信規格の例としては、第3世代パートナーシッププロジェクト(3GPP)によって公布されたユニバーサルモバイル電気通信システム(UMTS)モバイル規格に対する一連の拡張を含む、ロングタームエボリューション(LTE)およびLTEアドバンスト(LTE-A)がある。それは、スペクトル効率を改善し、コストを削減し、サービスを改善し、新しいスペクトルを使用し、またダウンリンク(DL)上のOFDMA、アップリンク(UL)上のSC-FDMA、および多入力多出力(MIMO)アンテナ技術を使用する他のオープン規格とより良く統合することによって、モバイルブロードバンドインターネットアクセスをより良くサポートするように設計されている。しかしながら、モバイルブロードバンドアクセスの需要が増加し続けるにつれて、多元接続技術におけるさらなる改善の必要性が存在する。好ましくは、これらの改善は、既存の、および開発中の多元接続技術、ならびにそのような技術を使用する電気通信規格に適用可能であるべきである。

一態様は、下位エンティティが時分割複信(TDD)キャリアを利用してスケジューリングエンティティと通信するための同期ネットワークにおけるワイヤレス通信の方法を提供し、TDDキャリアはサブフレームを含む。本方法は、サブフレームの制御部分において制御情報を受信するステップであって、制御情報がサブフレーム内のデータ情報に対応する、ステップと、サブフレームのデータ部分においてデータ情報を受信するステップと、サブフレームのパイロット部分においてスケジューリングエンティティにパイロット信号を送信するステップと、サブフレームのACK部分においてスケジューリングエンティティに肯定応答(ACK)/否定応答(NACK)信号を送信するステップであって、ACK部分がサブフレームのパイロット部分の後にあり、ACK/NACK信号がデータ情報に対応する肯定応答情報を備える、ステップとを含む。制御部分、データ部分、パイロット部分、およびACK部分は、同じサブフレームに含まれる。

一例では、サブフレームは、データ部分の後かつパイロット部分の前にガード期間部分を含み、ガード期間部分とパイロット部分との合計期間は、サブフレーム内のフルシンボル(full symbol)の概算期間以上である。そのような例では、本方法は、サブフレームのガード期間部分とサブフレームのパイロット部分との合計期間内にサブフレームのデータ部分の最終シンボルにおいて受信されたデータ情報を処理するステップをさらに含む。たとえば、ガード期間部分の期間は、サブフレーム内のフルシンボルの期間よりも短くてもよい。一例では、サブフレームは、サブフレームのACK部分の後に第2のガード期間部分を含み、第2のガード期間部分の期間は、サブフレーム内のフルシンボルの期間よりも短い。

一例では、パイロット部分は第1の巡回プレフィックス(CP)を含み、ACK部分は第2のCPを含む。一例では、サブフレームのパイロット部分の期間は、サブフレームのACK部分の期間とは異なる。

本開示の一態様は、スケジューリングエンティティがTDDキャリアを利用して1つまたは複数の下位エンティティのセットと通信するための同期ネットワークにおけるワイヤレス通信の方法を提供し、TDDキャリアはサブフレームを含む。本方法は、1つまたは複数の下位エンティティに関連付けられるダウンリンク(DL)からアップリンク(UL)への切替え期間を決定するステップと、スケジューリングエンティティと1つまたは複数の下位エンティティとの間の信号伝播遅延期間を決定するステップと、サブフレーム内のフルシンボルを複数のスケーリングされたシンボルに分割するステップとを備え、複数のスケーリングされたシンボルのうちの少なくとも1つは、DLからULへの切替え期間と信号伝播遅延期間との合計以上の期間を有する。

一例では、複数のスケーリングされたシンボルのうちの少なくとも1つがガード期間として機能する。そのような例では、本方法は、複数のスケーリングされたシンボルのうちの1つまたは複数において、1つまたは複数の下位エンティティにデータ情報を送信するステップをさらに含む。

一例では、複数のスケーリングされたシンボルの各々は、フルシンボルよりも少ないトーンで割り振られる。別の例では、複数のスケーリングされたシンボルの各々は同じ期間を有し、一例では、スケーリングされたシンボルは、複数のサンプリングレートの必要性を避けるために名目上のシンボルとしてスケーリングされたサブキャリア間隔を有する。

以下は、そのような態様の基本的な理解を提供するために、本開示の1つまたは複数の態様の簡略化された概要を提示する。この概要は、本開示のすべての企図される特徴の広範な概観ではなく、本開示のすべての態様の主要または重要な要素を識別するものでも、本開示のいずれかまたはすべての態様の範囲を定めるものでもない。その唯一の目的は、後で提示されるより詳細な説明の前置きとして、本開示の1つまたは複数の態様のいくつかの概念を簡略化された形で提示することである。

本開示のこれらの態様および他の態様は、以下の詳細な説明を検討することにより、より完全に理解されるであろう。添付の図とともに本発明の特定の例示的な実施形態の以下の説明を検討すれば、本発明の他の態様、特徴、および実施形態が当業者に明らかになろう。本発明の特徴について、以下のいくつかの実施形態および図に対して説明する場合があるが、本発明のすべての実施形態は、本明細書で説明する有利な特徴のうちの1つまたは複数を含むことができる。言い換えれば、1つまたは複数の実施形態について、いくつかの有利な特徴を有するものとして説明する場合があるが、そのような特徴のうちの1つまたは複数は、本明細書で説明する本発明の様々な実施形態に従って使用される場合もある。同様に、例示的な実施形態について、デバイス、システム、または方法の実施形態として以下で説明する場合があるが、そのような例示的な実施形態は、様々なデバイス、システム、および方法において実装され得ることを理解されたい。

ネットワークアーキテクチャの一例を示す図である。スケジューリングエンティティおよび複数の下位エンティティを示すブロック図である。スケジューリングエンティティと下位エンティティとの間のワイヤレス通信のための無線フレームを示す図である。自己完結型サブフレームの例示的な構造を示す図である。自己完結型サブフレームの例示的な構造を示す図である。本開示のいくつかの態様による、自己完結型サブフレームの構造を示す図である。本開示のいくつかの態様による、自己完結型サブフレームの構造を示す図である。本開示のいくつかの態様による、自己完結型サブフレームの構造を示す図である。スケーリングされたシンボルを実装する例示的なシンボル構造を示す図である。スケーリングされたシンボルを実装する例示的なシンボル構造を示す図である。本開示のいくつかの態様による、装置1102のハードウェア実装形態の一例を示す図である。本開示の態様による、様々な方法および/またはプロセスの一例を示す図である。本開示の態様による、様々な方法および/またはプロセスの一例を示す図である。本開示の態様による、様々な方法および/またはプロセスの一例を示す図である。本開示の様々な態様による、装置のハードウェア実装形態の一例を示す図である。本開示の態様による、様々な方法および/またはプロセスの一例を示す図である。

添付の図面に関連して以下に述べる詳細な説明は、様々な構成の説明として意図されており、本明細書に記載の概念が実施され得る唯一の構成を表すことが意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供するための具体的な詳細を含む。しかし、当業者であれば、これらの概念は、これらの具体的な詳細なしでも実施できることは明らかであろう。いくつかの例では、よく知られている構造および構成要素は、そのような概念を不明瞭にすることを避けるために、ブロック図形式で示されている。

次に、電気通信システムのいくつかの態様を、様々な装置および方法を参照して提示する。これらの装置および方法は、以下の詳細な説明において説明され、様々なブロック、モジュール、構成要素、回路、ステップ、プロセス、アルゴリズムなど(集合的に「要素」と呼ばれる)によって添付の図面に示される。これらの要素は、電子ハードウェア、コンピュータソフトウェア、またはそれらの任意の組合せを使用して実装され得る。そのような要素がハードウェアまたはソフトウェアとして実装されるかどうかは、特定の適用例と、システム全体に課される設計制約とによって決まる。

図1は、アクセスネットワーク100の一般化された例を示す図である。この例では、アクセスネットワーク100は、いくつかのセルラー領域(セル)102に分割されている。1つまたは複数の低電力クラスの基地局108は、セル102のうちの1つまたは複数と重なるセルラー領域110、112を有することができる。低電力クラスの基地局108は、フェムトセル(たとえば、ピコセル)、マイクロセル、遠隔無線ヘッド、または場合によっては、別のユーザ機器(UE)106(一般にメッシュネットワーク112として示される)であり得る。基地局104はそれぞれ、それぞれのセル102に割り当てられ、セル102内のすべてのUE106のためのコアネットワークにアクセスポイントを提供するように構成される。アクセスネットワーク100のこの例には集中コントローラは存在しないが、代替の構成では集中コントローラが使用され得る。基地局104は、無線ベアラ制御、アドミッション制御、モビリティ制御、スケジューリング、セキュリティ、およびサービングゲートウェイ116への接続性を含む、すべての無線関連機能を担う。

アクセスネットワーク100によって使用される変調および多元接続方式は、展開される特定の電気通信規格に応じて変化し得る。進化型パケットシステム(EPS)またはロングタームエボリューション(LTE)に従って定義されるようないくつかの無線アクセスネットワークでは、周波数分割複信(FDD)および時分割複信(TDD)の両方をサポートするために、直交周波数分割多重化(OFDM)がダウンリンク(DL)上で使用され得、またシングルキャリア周波数分割多元接続(SC-FDMA)がアップリンク(UL)上で使用され得る。当業者であれば、以下の詳細な説明から容易に理解できるように、本明細書で提示される様々な概念は、他の変調技法および多元接続技法を使用する電気通信規格を含む様々な適用例によく適している。例として、これらの概念は、将来の第5世代(5G)規格、LTE、エボリューションデータオプティマイズド(EV-DO)、またはウルトラモバイルブロードバンド(UMB)で使用され得る。EV-DOおよびUMBは、CDMA2000規格ファミリの一部として第3世代パートナーシッププロジェクト2(3GPP2)によって公表され、移動局へのブロードバンドインターネットアクセスを提供するために符号分割多元接続(CDMA)を使用する、エアインターフェース規格である。これらの概念はまた、広帯域CDMA(W-CDMA)、およびTD-SCDMAなどのCDMAの他の変形を使用するユニバーサル地上無線アクセス(UTRA)、TDMAを使用するグローバルシステムフォーモバイルコミュニケーションズ(GSM(登録商標))、ならびに進化型UTRA(E-UTRA)、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.20、およびOFDMAを使用するフラッシュOFDMにも拡張され得る。UTRA、E-UTRA、UMTS、LTE、およびGSM(登録商標)については、3GPP団体による文書に記載されている。使用される実際のワイヤレス通信規格、および多元接続技術は、特定の適用例と、システムに課される全体的な設計制約とによって決まる。

基地局104は、MIMO技術をサポートする複数のアンテナを有することができる。MIMO技術の使用により、基地局104は空間ドメインを利用して、空間多重化、ビームフォーミング、および送信ダイバーシティをサポートすることが可能になる。空間多重化を用いて、同じ周波数上で異なるデータストリームを同時に送信することができる。データストリームは、データレートを増加させるために単一のUE106に送信されてもよく、全体のシステム容量を増加させるために複数のUE106に送信されてもよい。これは、各データストリームを空間的にプリコーディングし(すなわち、振幅および位相のスケーリングを適用する)、次いで、空間的にプリコーディングされた各ストリームをDL上の複数の送信アンテナを通じて送信することによって実現される。空間的にプリコーディングされたデータストリームは、UE106の各々が、そのUE106に宛てられた1つまたは複数のデータストリームを復元することを可能にする、異なる空間シグネチャでUE106に到着する。UL上では、各UE106は、空間的にプリコーディングされたデータストリームを送信し、基地局104が空間的にプリコーディングされた各データストリームのソースを識別することを可能にする。

空間的な多重化は、一般に、チャネル状態が良好であるときに使用される。チャネル状態があまり好ましくない場合、1つまたは複数の方向に送信エネルギーを集中させるためにビームフォーミングが使用され得る。このことは、複数のアンテナを通じた送信向けにデータを空間的にプリコーディングすることによって実現され得る。セルのエッジで良好なカバレッジを実現するために、送信ダイバーシティと組み合わせて単一のストリームビームフォーミング送信が使用され得る。

本明細書に記載のアクセスネットワークの特定の態様は、DL上でOFDMをサポートするMIMOシステムに関連する場合がある。OFDMは、OFDMシンボル内のいくつかのサブキャリアにわたってデータを変調するスペクトル拡散技法である。サブキャリアは、正確な周波数で離間されている。この離間は、レシーバがサブキャリアからデータを回復することを可能にする「直交性」をもたらす。時間領域においては、OFDMシンボル間干渉に対抗するために、各OFDMシンボルにガードインターバル(たとえば、巡回プレフィックスまたはCP)が追加され得る。ULは、高いピーク対平均電力比(PAPR)を補償するために、DFT拡散OFDM信号の形でSC-FDMAを使用することができる。

次に図2を参照すると、ブロック図は、アップリンクおよびダウンリンクデータならびに制御チャネルを利用して複数の下位エンティティ204と通信するスケジューリングエンティティ202を示す。たとえば、スケジューリングエンティティ202は、基地局、ノードB、eノードB、ネットワークアクセスポイントなどであり得る。別の例として、スケジューリングエンティティ202は、デバイス対デバイス(D2D)および/またはメッシュネットワーク内のUEであり得る。スケジューリングエンティティ202は、キャリア上のリソースを管理し、セルラーネットワーク内の下位エンティティまたはスケジュールエンティティを含む、チャネルの他のユーザにリソースを割り当てる。たとえば、下位エンティティ204は、UEまたはすべてのインターネット(IOE)デバイスであり得る。もちろん、図2に示されるチャネルは、必ずしもスケジューリングエンティティ202と下位エンティティ204との間で利用され得るチャネルのすべてである必要はなく、当業者であれば、図示されたものに加えて、他のデータチャネル、制御チャネル、およびフィードバックチャネルなどの他のチャネルが利用され得ることを認識するであろう。

図2に示されるように、スケジューリングエンティティ202は、ダウンリンクデータ206を1つまたは複数の下位エンティティ204にブロードキャストすることができる。本開示の特定の態様によれば、ダウンリンクという用語は、スケジューリングエンティティ202において発信されるポイントツーマルチポイント伝送を指すことができる。大まかに、スケジューリングエンティティ202は、ダウンリンク送信、およびいくつかの例では、1つまたは複数の下位エンティティからスケジューリングエンティティ202へのアップリンクデータ210を含む、ワイヤレス通信ネットワークにおけるトラフィックのスケジューリングを担うノードまたはデバイスである。(方式を記述する別の方法は、ブロードキャストチャネル多重化という用語を使用することであり得る。)本開示の態様によれば、アップリンクという用語は、下位エンティティ204において発信されるポイントツーポイント伝送を指すことができる。大まかに、下位エンティティ204は、限定はしないが、スケジューリング認可、同期情報もしくはタイミング情報、またはスケジューリングエンティティ202などのワイヤレス通信ネットワーク内の別のエンティティからの他の制御情報を含む、スケジューリング制御情報を受信するノードまたはデバイスである。

スケジューリングエンティティ202は、1つまたは複数の下位エンティティ204に制御チャネル208をブロードキャストすることができる。アップリンクデータ210および/またはダウンリンクデータ206は、送信時間間隔(TTI)を使用して送信され得る。ここでは、TTIは、単独で復号されることが可能な情報のカプセル化されたセットまたはパケット、すなわち情報の最も短い復号可能伝送に対応することができる。様々な例では、TTIは、フレーム、データブロック、時間スロット、または伝送用ビットの他の適切なグループ化に対応することができる。

さらに、下位エンティティ204は、フィードバックチャネル214をスケジューリングエンティティ202に送信することができる。いくつかの例では、フィードバックチャネル214は、スケジューリングエンティティがアップリンク送信をスケジューリングするための要求を含むことができる。ここでは、フィードバックチャネル214上で送信された要求に応答して、スケジューリングエンティティ202は、制御チャネル212において、TTIをアップリンクパケットでスケジューリングすることができる情報を送信することができる。さらなる例では、フィードバックチャネル214は、下位エンティティ204において経験される干渉に関する情報を含むことができ、その情報は、スケジューリングエンティティ202が、さらなるダウンリンク送信を干渉に対してより堅牢にし得る方法でダウンリンク送信を変更するために動的に利用することができる。

図3は、スケジューリングエンティティ202と下位エンティティと204との間のワイヤレス通信のために使用され得る無線フレーム300の一例を示している。本開示のある態様では、無線フレーム300は、期間302を有することができる。たとえば、期間302は、5msであり得る。さらに、無線フレーム300は、1つまたは複数のサブフレーム(SF)を含むことができる。図3の例示的な構成では、無線フレーム300は、同じ期間304を有する10個のサブフレーム(たとえば、図3では「SF0」から「SF9」とラベル付けされている)を含む。たとえば、期間304は500μsであり得る。しかしながら、本開示の範囲内では、フレームは任意の適切な数のサブフレームを含むことができ、各サブフレームは任意の適切な期間を有することができる。本開示のいくつかの態様では、サブフレームSF0〜SF9のうちの1つまたは複数は、以下に説明する自己完結型サブフレームであり得る。

たとえば、図4は、自己完結型サブフレーム400の1つの例示的な構造を示している。図示した例では、サブフレームは、ダウンリンク方向の送信(たとえば、スケジューリングエンティティ202から下位エンティティ204への送信)により多くのリソースが割り振られるので、本明細書ではダウンリンク中心のサブフレーム、すなわちDL中心のサブフレームと呼ばれる送信機スケジュールサブフレームであり得る。

サブフレーム400などの各サブフレームは、送信(Tx)部分および受信(Rx)部分を含むことができる。たとえば、DL中心のサブフレーム400において、スケジューリングエンティティ202は、まず、たとえば制御情報部分402内の物理ダウンリンク制御チャネル(PDCCH)上で制御情報を送信する機会、次いで、たとえばDLデータ部分404内の物理ダウンリンク共有チャネル(PDSCH)上でデータ情報を送信する機会を有する。適切な期間410を有するガード期間(GP)部分406に続いて、スケジューリングエンティティ202は、キャリアを使用して他のエンティティからACK部分408内の肯定応答(ACK)/否定応答(NACK)信号を受信する機会を有する。ここでは、サブフレーム400などのサブフレームは、サブフレーム400のデータ部分404において搬送されるすべてのデータがサブフレームの制御部分402においてスケジューリングされている場合、さらに、サブフレーム400のデータ部分404において搬送されるすべてのデータがサブフレーム400のACK部分408において確認されている(または、少なくとも確認される機会を有する)場合、自己完結型サブフレームと呼ばれる。このように、各自己完結型サブフレームは自己完結型のエンティティと見なされてよく、任意の所与のパケットのスケジューリング-送信-肯定応答のサイクルを完了するために任意の他のサブフレームを必ずしも必要とするわけではない。

GP部分406は、ULおよびDLタイミングにおける変動に対応するために含まれ得る。たとえば、無線周波数(RF)アンテナ方向切替え(たとえば、DLからULへ)による待ち時間および伝送経路待ち時間は、DLタイミングに合致させるために下位エンティティ204にUL上で早期に送信させる可能性がある。そのような早期送信は、スケジューリングエンティティ202から受信したシンボルを干渉する可能性がある。したがって、GP部分406は、DLデータ部分404の後に、干渉を防止するための時間量を与え得、GP部分406は、スケジューリングエンティティ202がRFアンテナ方向を切り替えるための適切な時間量、OTA(over-the-air)送信のための適切な時間量、および下位エンティティによるACK処理のための適切な時間量を与える。

したがって、GP部分406は、下位エンティティ204がそのRFアンテナ方向を(たとえば、DLからULへ)切り替え、データペイロードを処理するための、およびOTA送信時間のための適切な時間量を提供する。GP部分406の期間は、フルシンボル期間に関して構成され得る。たとえば、GP部分506は、1つのフルシンボル期間(たとえば、31.25μs)の期間を有することができる。

図5は、自己完結型サブフレーム500(DL中心のサブフレーム500とも呼ばれる)の別の例示的な構造を示している。図示されるように、DL中心のサブフレーム500の構造は、タイミングアドバンス(TA)コマンドがUL波形(たとえば、ACK部分508)に適用されている点を除いて、図4に示され、上述されたサブフレーム400の構造と本質的に同じである。DL中心のサブフレーム500を参照すると、スケジューリングエンティティ202は、まず、制御情報部分502において制御情報を送信する機会、次いでDLデータ部分504においてデータ情報を送信する機会を有する。GP部分506に続いて、スケジューリングエンティティは、キャリアを使用して他のエンティティ(たとえば、下位エンティティ204)から、ACK部分508においてACK/NACK信号を受信する機会を有する。第2のGP部分510は、ACK部分508の後にある。

下位エンティティ204の現在のタイミングに対して下位エンティティ204のタイミングを修正するために、タイミングアドバンスコマンドがスケジューリングエンティティ202から下位エンティティ204に送信され得る。たとえば、TAコマンドに応答して、下位エンティティ204は、スケジューリングエンティティ202と下位エンティティ204との間の伝播遅延を補償するために、そのタイミングを遅らせてもよく(たとえば、下位エンティティ204の現在のタイミングと比較して遅く送信する)、そのタイミングを早めてもよい(たとえば、下位エンティティ204の現在のタイミングと比較して早く送信する)。したがって、図5のDL中心サブフレーム500の例示的な構成では、TAコマンドは、下位エンティティ204のタイミングを早め、サブフレームのACK部分508(たとえば、UL部分)がその現在のタイミングと比較して早く構成されるようにする。このように、図5のGP部分506のGP期間512は、図4のGP406のGP期間410と比較して減少される(たとえば、TAコマンドが適用されない場合)。図5のDL中心のサブフレーム500の例示的な構成では、ACK部分508の後にあるDL中心のサブフレーム500内に残っている期間は、ガード期間(たとえば、第2のGP部分510)として割り振られる。したがって、GP部分506の第1の期間512および第2のGP部分510の第2の期間514はそれぞれ、1つのフルシンボル期間よりも短くてもよい。

図5に示されるタイミングアドバンスの1つの結果は、ACK部分508内の送信の肯定応答情報を計算するための処理タイムラインの圧縮である。すなわち、受信している下位エンティティ204は、ACK部分508内のパケットを確認するか否かを決定するために、データ部分504において受信されたパケットに適切な誤り検査アルゴリズムを適用することができる。安定したスループットを維持するためにDLデータ部分504の間に受信されたデータペイロードをタイムリーに処理するために、下位エンティティ204は、データペイロードが受信されるときにACKシンボルを生成するために十分な処理時間を必要とする。しかしながら、特に上述のタイミングアドバンスにより、GP部分506は1つのシンボル期間よりも短い場合がある期間を有するので、下位エンティティ204は、制御チャネルシンボルが形成される前に、DLデータ部分504内の最後のフルシンボル中に受信されたデータペイロードを処理するために十分な時間がない可能性がある。

図6は、本開示のいくつかの態様による、自己完結型サブフレーム600の構造を示している。図6に示されるように、自己完結型サブフレーム600は、制御情報部分602と、DLデータ部分604と、第1のGP部分606と、ACK部分608と、第2のGP部分609とを含む。図6にさらに示されるように、自己完結型サブフレーム600に対する横軸は時間を表し、自己完結型サブフレーム600に対する縦軸は周波数を表す。図6の構成において、自己完結型サブフレーム600は、16個のシンボル期間(たとえば、自己完結型サブフレーム600の上部に示されたシンボル0〜15)の期間を有する。たとえば、16個のシンボル期間の各々は、フルOFDMシンボル期間であってもよい。したがって、DL制御情報部分602は1つのフルシンボル期間の期間を有し、DLデータ部分604は13個のフルシンボル期間の期間を有し、第1のガード期間部分606は1つのフルシンボル期間より短い期間を有し、ACK部分608は1つのフルシンボル期間の期間を有し、第2のガード期間部分609は1つのフルシンボル期間より短い期間を有する。シンボル14および15中の自己完結型サブフレーム600の構造は、本開示のいくつかの態様によるこの構造とは異なることがある。ここでは、図6における制御情報部分602、DLデータ部分604、第1のGP部分606、ACK部分608、および第2のGP部分609は、図5の制御情報部分502、DLデータ部分504、第1のGP部分506、ACK部分508、および第2のGP部分510にそれぞれ対応する。

図6に示されるように、スケジューリングエンティティ202は、第1の構成または第2の構成を使用して、自己完結型サブフレーム600の最後の2つのフルシンボル(たとえば、シンボル14および15)を構成することができる。たとえば、GP部分610は第1の期間620を有することができ、GP部分616は第2の期間622を有することができる。ここでは、第1の期間620は、下位エンティティ204にとって利用可能な処理時間を表すことができ、第2の期間622は、スケジューリングエンティティ202にとって利用可能な処理時間を表すことができる。一例では、第1の期間620および第2の期間622はそれぞれ、フルシンボルの1/2であり得る。したがって、一例では、1つのフルシンボルが約33.0μsの期間を有するように構成されている場合、第1の期間620および第2の期間622は、それぞれ約16.5μsであり得る。図6に示されるように、ACK部分608は、パイロット信号およびACK/NACK信号を含むパイロットおよびACK部分614と、CPを含む巡回プレフィックス(CP)部分612として構成され得る。たとえば、第3の期間621は、1つのフルシンボル期間に等しくてもよい。

下位エンティティ204が、DLデータ部分604内の最後のフルシンボル(たとえば、シンボル13)の間に受信されたデータペイロードの部分を処理するために、下位エンティティ204は、最後のフルシンボルの概算期間以上の処理時間量を必要とする場合がある(たとえば、必要とされる処理時間は、フルシンボル期間より短くてもよいが、たとえばフルシンボル期間の約10%以内など、フルシンボル期間に比較的近い)。しかしながら、構成1におけるGP部分610の第1の期間620は、1つのフルシンボル期間の期間よりも短いので、第1の期間620は、下位エンティティ204に十分な量の処理時間を提供しない可能性がある。図6の例においては、構成1では、下位エンティティ204は、パイロットおよびACK部分614内のパイロットおよびACK/NACK信号、ならびにCP部分612内のCP内を構成および送信する前に、DLデータ部分604において受信されたデータペイロード全体の処理を完了するように構成されることが理解されるべきである。

第2の構成(構成2とも呼ばれる)において、ACK部分608は、それぞれが1つのフルシンボル期間よりも期間が短い2つの別々のスケーリングされたシンボル(短いシンボルまたはスケーリングされたシンボルとも呼ばれる)として構成され得る。たとえば、ACK部分608は、CP部分626およびパイロット信号部分628を含む第1のスケーリングされたシンボル625として、ならびにCP部分630およびACK部分632を含む第2のスケーリングされたシンボル629として構成され得る。図6に示されるように、構成2では、第1のスケーリングされたシンボル625は第3の期間638を有することができ、第2のスケーリングされたシンボル629は第4の期間640を有することができる。いくつかの例では、第3の期間638は、第4の期間640とは異なっていてもよい。さらなる例では、第1の期間636と第3の期間638との合計は、1つのフルシンボル期間以上であり得る。たとえば、第1の期間636と第3の期間638との合計は33.86μsであり得る。本開示のさらなる態様では、CP部分630内のCPによって導入されるオーバーヘッドは、CPのサイズを縮小することによって、またはCPを省略することによって低減され得る。

このように、パイロットをACK部分から時分割することによって、下位エンティティ204は、パイロット信号を構成および送信する前に、DLデータ部分604において受信されたデータペイロード全体の処理を完了する必要がない。したがって、下位エンティティ204は、DLデータ部分604内の最後のフルシンボル(たとえば、シンボル13)の間に受信されたデータペイロードの部分を処理するために、第1のGP部分624の第1の期間636に加えて、第1のスケーリングされたシンボル625の第3の期間638を使用することができる。第1の期間636と第3の期間638との合計(たとえば、第5の期間644)は、1つのフルシンボル期間以上であり得るので、構成2は、CP部分630内のCPおよびACK部分632内のACK/NACK信号を構成および送信する前に、最後のフルシンボル(たとえば、シンボル13)の間に受信したデータペイロードの部分を処理するために十分な時間を下位エンティティ204に提供する。第2の期間642は1つのフルシンボル期間よりも短いが、第2のGP部分634の第2の期間642は、依然として、そのRFアンテナ方向を切り替えるために、またそのRFアンテナ方向のそのような切替えを実行することに関与する任意の関連するオーバーヘッドのために、スケジューリングエンティティ202に十分な時間を提供することができる点に留意されたい。たとえば、第2の期間642は、12.2μsであり得る。

本開示のある態様では、パイロット信号部分628内のパイロット信号と構成2のACK部分632内のACK/NACK信号との合計UL送信電力は、構成1内のパイロットおよびACK部分614のパイロットおよびACK/NACK信号のUL送信電力に等しくてもよい。本開示の別の態様では、構成2は、構成1よりも低いピーク対平均電力比(PAPR)を提供することができる。いくつかの例では、パイロット信号部分628のパイロット信号は、自動利得制御トレーニングのために使用され得る。いくつかの例では、パイロット信号部分628内のパイロット信号のサンプリングレートおよび608内のACK/NACK信号のサンプリングレートは、パイロットおよびACK部分614内のパイロットおよびACK/NACK信号のサンプリングレートと同じであり得る。

本開示のさらなる態様では、図6における自己完結型サブフレーム600において適用されるのと同じ構造がUL制御およびデータに適用され得る。あるいは、UL制御およびデータは、異なるスケーリングされたシンボル構造に基づくことができる。たとえば、データおよび制御シンボルはガードバンドによって分離され得る。別の例として、キャリア間干渉(ICI)を制御するために、データおよび制御シンボルに加重重複および加算(WOLA)が適用され得る。

図6の構成2に示されるように、スケーリングされたシンボルのうちの1つまたは複数(たとえば、第3の期間638および第4の期間640)は、オーバーヘッドを低減するためにCPを省略するように構成され得る。さらに、スケーリングされた各シンボルは、名目上のCPオーバーヘッドを実質的に増加させることなしに、低遅延/高速TDD切替えに対して細かい細分性を実現することができる。従来のTDDフレーム構造では、GP部分の期間は、フルOFDMシンボルの数に基づいて構成されている点に留意されたい。このように、そのような従来のTDDフレーム構造におけるDL/UL切替えのために割り振られたオーバーヘッド(たとえば、期間)は、DL/UL切替えを実行するために必要な実際の時間、およびスケジューリングエンティティと下位エンティティとの間の任意の伝播遅延期間ではなく、1つまたは複数のフルOFDMシンボル期間に基づく。たとえば、実際のDL/UL切替えオーバーヘッドは、式1に基づいて決定され得る。
DL/UL切替えオーバーヘッド=RF切替え時間+2*OTA遅延 (式1)
上式で、DL/UL切替えオーバーヘッドはスケジューリングエンティティ202の実際のDL/UL切替え期間を表し、RF切替え時間はスケジューリングエンティティ202がRFアンテナ方向を変更するのに必要な期間を表し、OTA遅延はスケジューリングエンティティ202と下位エンティティ204との間の伝播遅延を表す。たとえば、スケジューリングエンティティ202のRF切替え時間が5.0μsであり、スケジューリングエンティティ202から1.0kmの下位エンティティ204に対するOTA遅延値が3.3μsである場合、スケジューリングエンティティ202のためのDL/UL切替えオーバーヘッドは、11.3μs(たとえば、5.0μs+2(3.3μs))であると決定され得る。「2*OTA遅延」という用語は、信号の往復時間(RTT)を表す点に留意されたい。したがって、従来のTDDフレーム構造で行われたように、1つのフルOFDMシンボル(たとえば、70.0μsまたは31.25μs)の期間を有するGP部分の割振りは、実際のDL/UL切替えオーバーヘッド(たとえば、11.3μs)よりも実質的に多い場合がある。追加データは、名目上のシンボルのスケーリングされたシンボル(たとえば1/2)で送信され得る。拡張されたCP(たとえば、より大きなセル半径のための)が実装される場合にも、同じ技法を適用する。

一例では、スケジューリングエンティティ202は、セルエッジ上のユーザ(たとえば、下位エンティティ204)に対して30μsのTAコマンドを適用することができる。この場合、UL部分内のシンボル数が、下位エンティティ(たとえば、下位エンティティ204)とスケジューリングエンティティ(たとえば、スケジューリングエンティティ202)との間のOTA遅延の関数である自己完結型サブフレーム構造が設計され得る。セルエッジのユーザは、OTA遅延のための十分なギャップを提供する、より少ないULシンボルを有することができる。スケジューリングエンティティ202の近くのユーザは、より高いスループットを実現するためにより多くのULシンボルを利用することができる。

図7は、本開示のいくつかの態様による、自己完結型サブフレーム701および703の構造を示している。本明細書ではダウンリンク中心のサブフレーム、すなわちDL中心のサブフレームと呼ばれる送信機スケジュールサブフレームは、セル固有の基準信号(CRS)、制御情報、データ情報、および/またはスケジューリング情報を、たとえばUEであり得る下位エンティティ(たとえば、下位エンティティ204)に搬送するために使用され得る。

図7における各サブフレームは、送信(Tx)部分と受信(Rx)部分とに分割される。DL中心のサブフレーム701において、スケジューリングエンティティ202は、まず、CRS部分702内のCRS、制御情報部分704内の制御情報を送信する機会を有し、またDLデータ部分706内のデータ情報を送信する機会を有する。ガード期間(GP)部分708に続いて、スケジューリングエンティティは、キャリアを使用して他のエンティティからパイロット信号部分710内のパイロット信号と、ACK部分712内のACK/NACK信号とを受信する機会を有する。GP部分714は、ACK部分712の後にある。このフレーム構造は、より多くのリソースがダウンリンク方向の送信(たとえば、スケジューリングエンティティ202から下位エンティティ204への送信)に割り振られるので、ダウンリンク中心である。図7に示されるように、DL中心のサブフレーム703は、DL中心のサブフレーム701と同様に構成される。

下位エンティティ204の観点から、パイロット信号部分710内のULパイロット信号は、DLデータ部分706において受信されたデータ情報の処理を完了することなしに形成され得る。すなわち、ACK/NACK信号の形成は、データ処理の結果に依存する。図7の構成において、パイロット信号部分710およびACK部分712は、1つのフルOFDMシンボルの期間を有するACK/NACKシンボルを2つのスケーリングされたシンボルに分割することによって構成される。2つのスケーリングされたシンボル(たとえば、パイロット信号部分710およびACK部分712)は、フルOFDMシンボルの1/2の期間だけ下位エンティティ処理タイムラインを拡張するのを助ける。

スケジューリングエンティティ202の観点から、DL CRS波形(たとえば、CRS部分716内のCRS)は、ACK部分712において下位エンティティ204から受信されたACK/NACK信号の処理を完了することなしに形成され得る。一例では、制御情報信号の唯一の形成は、データ処理の結果に依存する。図7の構成において、CRS部分716および制御情報部分718は、1つのフルOFDMシンボルの期間を有するPDCCH制御シンボルを2つのスケーリングされたシンボルに分割することによって構成される。2つのスケーリングされたシンボル(たとえば、CRS部分716および制御情報部分718)は、フルOFDMシンボルの1/2の期間だけスケジューリングエンティティ処理タイムラインを拡張するのを助ける。しかしながら、いくつかの例では、分割されたシンボルは、最初の2つのシンボルに対して別々のCPオーバーヘッドを必要とする場合があり、次に同じTTIにおけるGPを使い込むことになる。

本開示のさらなる態様では、スケジューリングエンティティ202における処理タイムラインを緩和するために、同様の技法がサブフレームの1つまたは複数の第1のシンボルに適用され得る。たとえば、図8は、本開示のいくつかの態様による、自己完結型サブフレーム801および803の構造の別の例を示す図800である。自己完結型サブフレーム801は、制御情報部分(たとえば、シンボル0)、DLデータ部分(たとえば、シンボル2〜6および9〜13)、GP部分(たとえば、シンボル14)、ならびにパイロットおよびACK部分802(たとえば、記号15)を含む。図8に示されるように、自己完結型サブフレーム801および803に対する横軸は時間を表し、自己完結型サブフレーム801および803に対する縦軸は周波数を表す。図8の構成において、自己完結型サブフレーム801は、16個のシンボル期間(たとえば、自己完結型サブフレーム801の上部に示されたシンボル0〜15)の期間を有する。たとえば、16個のシンボル期間の各々は、フルOFDMシンボル期間であってもよい。

図8に示されるように、スケジューリングエンティティ202は、自己完結型サブフレーム801のパイロットおよびACK部分802において、下位エンティティ204からパイロットおよびACK/NACK信号を受信することができる。後続の自己完結型サブフレーム803において、スケジューリングエンティティ202は、第1の構成または第2の構成を使用して、第1のシンボル804(たとえば、シンボル0)を構成することができる。たとえば、第1の構成(構成1とも呼ばれる)において、第1のシンボル804(たとえば、シンボル0)は、CP808、およびセル固有の基準信号(CRS)、ならびにCRSおよび制御情報(Ctrl)を含む制御情報部分810を含むように構成され得る。一例では、GP部分806が第1のシンボル804の前に存在してもよい。構成1では、CP808ならびにCRSおよび制御情報部分810の第1の期間814は、おおよそ1つのフルOFDMシンボル期間であり得る。別の例では、最初の2つのシンボルは、それぞれが名目上のシンボルと同じ長さのCPを必要とする、名目上のシンボルに対するスケーリングされた数値化またはサブキャリア間隔を有することができ、TTIにおけるGP期間を低減する。

スケジューリングエンティティ202が、自己完結型サブフレーム801のパイロットおよびACK部分802において受信されたACK/NACK信号を処理するために、スケジューリングエンティティ202は、パイロット部分およびACK部分802の期間以上の処理時間量(たとえば、自己完結型サブフレーム801内のシンボル15の期間、または、1つのフルシンボルより短い期間がACK/NACK信号の送信に割り振られている場合、シンボル15の期間より短い)を要求することができる。しかしながら、構成1におけるGP部分806の期間は1つのフルOFDMシンボル期間の期間よりも短い場合があり、スケジューリングエンティティ202に必要な処理時間を提供しない場合がある。スケジューリングエンティティ202は、CRSおよび制御情報部分810内のCP808ならびにCRSおよび制御情報を構成および送信する前に、パイロットおよびACK部分802において受信されたACK/NACK信号の処理を完了することが理解されるべきである。

第2の構成(構成2とも呼ばれる)では、たとえば、第1のシンボル804は、それぞれ期間が1つのフルOFDMシンボル期間よりも短い2つの別々のスケーリングされたシンボル(短いシンボルまたは部分シンボルとも呼ばれる)に分割および構成され得る。たとえば、第1のシンボル804は、CP部分818およびCRS部分820を含む第1のスケーリングされたシンボル817、ならびにCP部分822および制御部分824を含む第2のスケーリングされたシンボル821として構成され得る。図8に示されるように、第1のスケーリングされたシンボル817は第1の期間826を有することができ、第2のスケーリングされたシンボル821は第2の期間828を有することができる。いくつかの例では、第1の期間826は、第2の期間828とは異なる場合がある。いくつかの例では、第1の期間826と第2の期間828との合計は、1つのフルOFDMシンボル期間以上であり得る。たとえば、第1の期間826と第2の期間828との合計は33.86μsであり得る。いくつかの例では、CP部分822内のCPによって導入されるオーバーヘッドは、CPのサイズを縮小することによって、またはCPを省略することによって低減され得る。

スケジューリングエンティティは、CRSを構成および送信する前にパイロットおよびACK部分802において受信されたACK/NACK信号の処理を完了する必要はない。このように、スケジューリングエンティティ202は、自己完結型サブフレーム801内の最後のフルシンボル(たとえば、シンボル15)の間に受信されたACK/NACK信号(または、他の情報)を処理するために、GP部分816内のGP期間825に加えて、第1のスケーリングされたシンボル817の第1の期間826を使用することができる。GP期間825と第1の期間826との合計は、1つのフルOFDMシンボル期間以上(または、ACK/NAK信号を送信するために使用されるスケーリングされたシンボルの期間以上)であり得るので、構成2は、CP部分822内のCPおよび制御部分824内の制御情報を構成および送信する前に、最後のシンボル(たとえば、シンボル15)の間に下位エンティティ204から受信したACK/NACK信号(または他の情報)を処理するために十分な時間をスケジューリングエンティティ202に提供することができる。

複数のスケーリングされたシンボルを提供するために1つのフルOFDMシンボルが縮小され得る方法は、以下の図9および図10における例示的な構成を参照してより詳細に説明される。

図9は、本開示のいくつかの態様による、スケーリングされたシンボル(短いシンボルまたは部分シンボルとも呼ばれる)を実装する例示的なシンボル構造を示す図である。図9は、28μsの期間を有するフルOFDMシンボル904と、3.5μsの期間を有する通常の巡回プレフィックス(NCP)902を示す。図9に示されるように、フルOFDMシンボル904は、36kHzのサブキャリア間隔(Df)を有する。図9にさらに示されるように、フルOFDMシンボル904は、NCP906を有する2つのスケーリングされたシンボル908および910を生成するために、2つに縮小(たとえば、分割)され得る。したがって、2つのスケーリングされたシンボル908および910の各々は14μsの期間を有するが、フルOFDMシンボル904よりも広いサブキャリア間隔(たとえば、72kHz)を有する。

図10は、本開示のいくつかの態様による、スケーリングされたシンボルの別の例を実装するシンボル構造を示す図である。図10は、28μsの期間を有するフルOFDMシンボル1004と、3.5μsの期間を有するNCP1002を示す。図10に示されるように、フルOFDMシンボル1004は、36kHzのサブキャリア間隔を有する。図10にさらに示されるように、フルOFDMシンボルは、NCP1006を有する3つのスケーリングされたシンボル1008、1010、および1012を生成するために、3つに縮小(たとえば、分割)され得る。したがって、スケーリングされたシンボル1008、1010、および1012の各々は約9.3μsの期間を有するが、フルOFDMシンボル1004よりも広いサブキャリア間隔(たとえば、108kHz)を有する。

一例では、1つのフルOFDMシンボル内の他のすべてのトーンはゼロであり得、フルOFDMシンボルは周期的時間ドメイン波形を生成することができる。一例では、送信機(たとえば、下位エンティティ204)は、キャリア間干渉(ICI)および/または符号間干渉(ISI)なしに復調および復号を保証するために十分であり得る波形の一部を同期して送信することができる。受信機(たとえば、スケジューリングエンティティ202)は、より小さい高速フーリエ変換(FFT)サイズを使用して、あるいはゼロパディングまたは波形反復を使用して、波形の一部(たとえば、スケーリングされたシンボル)を受信および処理することができる。そのような例は、1つのフルOFDMシンボル内の1/2の使用可能なトーンを、フルOFDMシンボルの電力の1/2で可能にする。たとえば、図10を参照して以下に説明するように、1つのフルOFDMシンボルは、DLスケーリングされたシンボル、ULスケーリングされたシンボル、およびGPスケーリングされたシンボルを形成するために3つの別々のシンボルに分割されてもよく、DLスケーリングされたシンボルのサイズはフルOFDMシンボルの1/2であり、ULスケーリングされたシンボルのサイズはフルOFDMシンボルの1/4であり、GPのサイズはフルOFDMシンボルの1/4である。たとえば、フルOFDMシンボルの1/4は、6.0μsの期間を有することができる。

本明細書に開示されたスケーリングされたシンボルは、効率的なDL/UL切替えを実現するために細かいシンボル細分性を提供する。同期伝送は、UL/DL干渉を効果的に管理する。したがって、本明細書で開示される様々な態様を実装することによって、スケジューリングエンティティおよび/または下位エンティティは、DL/UL切替え時間を実質的に低減することができる。たとえば、従来の方式では、DL/UL切替え時間は、一般に1つのフルOFDMシンボルにまとめられているので、本明細書に開示されるようなスケーリングされたシンボルの使用は、DL/UL切替え時間をフルOFDMシンボルの期間の1/2以下に低減することができる。このように、DL/UL切替えオーバーヘッドにおいて50%以上の低減が実現され得る。たとえば、1つのフルOFDMシンボルの期間は、スケーリングされたDLシンボル、DL/UL切替え期間、およびスケーリングされたULシンボルとして機能するように縮小され得る。高速HARQターンアラウンドを実現するために、ACK/Ctrl復号タイムラインを得るために同じ技法が適用され得る。

図11は、本開示の様々な態様による、装置1102のハードウェア実装形態の一例を示す図である。一般に、装置1102は、ワイヤレス通信のために構成された任意のデバイスであり得る。いくつかの構成では、装置1102は、上述したように、スケジューリングエンティティ202であり得る。装置1102は、ユーザインターフェース1112を含むことができる。ユーザインターフェース1112は、装置1102のユーザから1つまたは複数の入力を受信するように構成され得る。ユーザインターフェース1112はまた、装置1102のユーザに情報を表示するように構成され得る。ユーザインターフェース1112は、バスインターフェース1108を介してデータを交換してもよい。

装置1102はまた、トランシーバ1110を含むことができる。トランシーバ1110は、別の装置と通信する際に、データを受信するおよび/またはデータを送信するように構成され得る。トランシーバ1110は、ワイヤード伝送媒体および/またはワイヤレス伝送媒体を介して別の装置と通信するための手段を提供する。いくつかの構成では、トランシーバ1110は、伝送媒体を介して様々な他の装置と通信するための手段を提供することができる。本開示の態様によれば、「通信する」および/または「通信している」という用語は送信または受信の少なくとも一方を指す。言い換えれば、本開示の範囲から逸脱することなしに、「通信する」および/または「通信している」という用語は、同期/同時受信なしの送信、同期/同時送信なしの受信、および/または同期/同時受信を伴う送信を指すことができる。

いくつかの例では、トランシーバ1110は、データ(たとえば、制御情報、データ情報、および/または基準信号)を下位エンティティ204に送信するための手段、ならびにデータ(たとえば、パイロット信号、ACK/NACK信号)を下位エンティティ204から受信するための手段を備えた装置1102を提供することができる。トランシーバ1110は、より詳細に上述したように、様々なタイプの技術を使用してそのような通信を実行するように構成され得る。当業者は、本開示の範囲から逸脱することなしに、多くのタイプの技術によってそのような通信が実行されてもよいことを理解するであろう。

装置1102はまた、メモリ1105、1つまたは複数のプロセッサ1104、コンピュータ可読媒体1106、およびバスインターフェース1108を含むことができる。バスインターフェース1108は、バス1103とトランシーバ1110との間のインターフェースを提供することができる。メモリ1105、1つまたは複数のプロセッサ1104、コンピュータ可読媒体1106、およびバスインターフェース1108は、バス1103を介して互いに接続されてもよい。プロセッサ1104は、トランシーバ1110および/またはメモリ1105に通信可能に結合されてもよい。

プロセッサ1104は、制御情報送信回路1140を含むことができる。一例では、制御情報送信回路1140は、様々なハードウェア構成要素を含むことができ、および/またはサブフレームの制御部分において制御情報を送信するための手段を提供する様々なアルゴリズムを実行することができ、制御情報はサブフレーム内のデータ情報に対応する。別の例では、制御情報送信回路1140は、様々なハードウェア構成要素を含むことができ、および/または第2のサブフレームの基準信号部分の後にある第2のサブフレームの制御情報部分において制御情報を送信するための手段を提供する様々なアルゴリズムを実行することができ、制御情報部分の期間は、第2のサブフレーム内のフルシンボルの期間よりも短い。

プロセッサ1104はまた、データ情報送信回路1142を含むことができる。データ情報送信回路1142は、様々なハードウェア構成要素を含むことができ、および/または、サブフレームのデータ部分においてデータ情報を送信するための手段を提供する様々なアルゴリズムを実行することができる。

プロセッサ1104はまた、パイロット信号受信回路1144を含むことができる。パイロット信号受信回路1144は、様々なハードウェア構成要素を含むことができ、および/またはサブフレームのパイロット部分において下位エンティティのセットからパイロット信号を受信するための手段を提供する様々なアルゴリズムを実行することができる。

プロセッサ1104はまた、ACK/NACK信号受信回路1146を含むことができる。一例では、ACK/NACK信号受信回路1146は、様々なハードウェア構成要素を含むことができ、および/またはサブフレームのACK部分において下位エンティティのセットからACK/NACK信号を受信するための手段を提供する様々なアルゴリズムを実行することができ、ACK部分はサブフレームのパイロット部分の後にあり、ACK/NACK信号はデータ情報に対応する肯定応答情報を含む。別の例では、ACK/NACK信号受信回路1146は、様々なハードウェア構成要素を含むことができ、および/または第1のサブフレーム内の下位エンティティのセットから第1のACK/NACK信号を受信するための手段を提供する様々なアルゴリズムを実行することができる。そのような例では、ACK/NACK信号受信回路1146はまた、様々なハードウェア構成要素を含むことができ、および/または第2のサブフレームのACK部分において下位エンティティのセットから第2のACK/NACK信号を受信するための手段を提供する様々なアルゴリズムを実行することができ、第2のACK/NACK信号はデータ情報に対応する肯定応答情報を備える。

プロセッサ1104はまた、基準信号送信回路1148を含むことができる。基準信号送信回路1148は、様々なハードウェア構成要素を含むことができ、および/または第2のサブフレームの基準信号部分において基準信号を送信するための手段を提供する様々なアルゴリズムを実行することができ、基準信号部分の期間は、第2のサブフレーム内のフルシンボルの期間よりも短い。

プロセッサ1104はまた、ACK/NACK信号処理回路1150を含むことができる。ACK/NACK信号処理回路1150は、様々なハードウェア構成要素を含むことができ、および/または第2のサブフレームの基準信号部分の期間中に第1のACK/NACK信号を処理するための手段を提供する様々なアルゴリズムを実行することができる。

プロセッサ1104はまた、切替え期間決定回路1152を含むことができる。切替え期間決定回路1152は、様々なハードウェア構成要素を含むことができ、および/または、1つまたは複数の下位エンティティに関連付けられるDLからULへの切替え期間を決定するための手段を提供する様々なアルゴリズムを実行することができる。

プロセッサ1104はまた、伝播遅延決定回路1154を含むことができる。伝播遅延決定回路1154は、様々なハードウェア構成要素を含むことができ、および/またはスケジューリングエンティティと1つまたは複数の下位エンティティとの間の信号伝播遅延期間を決定するための手段を提供する様々なアルゴリズムを実行することができる。

プロセッサ1104はまた、シンボル分割回路1156を含むことができる。シンボル分割回路1156は、様々なハードウェア構成要素を含むことができ、および/またはサブフレーム内のフルシンボルを複数のスケーリングされたシンボルに分割するための手段を提供する様々なアルゴリズムを実行することができ、複数のスケーリングされたシンボルのうちの少なくとも1つは、DLからULへの切替え期間と信号伝播遅延期間との合計以上の期間を有する。

前述の説明は、装置1102のプロセッサ1104の非限定的な例を提供する。様々な回路1140、1142、1144、1146、1148、1150、1152、1154、および1156が上述されているが、当業者は、プロセッサ1104はまた、上述の回路1140、1142、1144、1146、1148、1150、1152、1154、および1156に加えて、および/またはその代わりに、様々な他の回路1158を含むことができることを理解するであろう。そのような他の回路1158は、本明細書に記載の機能、方法、プロセス、特徴、および/または態様のうちの任意の1つまたは複数を実行するための手段を提供してもよい。

コンピュータ可読媒体1106は、様々なコンピュータ実行可能命令を含むことができる。コンピュータ実行可能命令は、本明細書に記載の様々な機能を実行し、および/または本明細書に記載される様々な態様を可能にするように構成されたコンピュータ実行可能コードを含むことができる。コンピュータ実行可能命令は、装置1102の様々なハードウェア構成要素(たとえば、プロセッサ1104および/またはその回路1140、1142、1144、1146、1148、1150、1152、1154、1156、および1158のいずれか)によって実行され得る。コンピュータ実行可能命令は、様々なソフトウェアプログラムおよび/またはソフトウェアモジュールの一部であってもよい。

コンピュータ可読媒体1106は、制御情報送信命令1160を含むことができる。一例では、制御情報送信命令1160は、サブフレームの制御部分において制御情報を送信するように構成されたコンピュータ実行可能命令を含むことができ、制御情報はサブフレーム内のデータ情報に対応する。別の例では、制御情報送信命令1160は、第2のサブフレームの基準信号部分の後にある第2のサブフレームの制御情報部分において制御情報を送信するように構成されたコンピュータ実行可能命令を含むことができ、制御情報部分の期間は、第2のサブフレーム内のフルシンボルの期間よりも短い。

コンピュータ可読媒体1106はまた、データ情報送信命令1162を含むことができる。データ情報送信命令1162は、サブフレームのデータ部分においてデータ情報を送信するように構成されたコンピュータ実行可能命令を含むことができる。

コンピュータ可読媒体1106はまた、パイロット信号受信命令1164を含むことができる。パイロット信号受信命令1164は、サブフレームのパイロット部分の下位エンティティのセットからパイロット信号を受信するように構成されたコンピュータ実行可能命令を含むことができる。

コンピュータ可読媒体1106はまた、ACK/NACK信号受信命令1166を含むことができる。一例では、ACK/NACK信号受信命令1166は、サブフレームのACK部分において下位エンティティのセットからACK/NACK信号を受信するように構成されたコンピュータ実行可能命令を含むことができ、ACK部分はサブフレームのパイロット部分の後にあり、ACK/NACK信号はデータ情報に対応する肯定応答情報を含む。別の例では、ACK/NACK信号受信命令1166は、第1のサブフレーム内の下位エンティティのセットから第1のACK/NACK信号を受信するように構成されたコンピュータ実行可能命令を含むことができる。そのような例では、ACK/NACK信号受命令1166はまた、第2のサブフレームのACK部分において下位エンティティのセットから第2のACK/NACK信号を受信するように構成されたコンピュータ実行可能命令を含むことができ、第2のACK/NACK信号はデータ情報に対応する肯定応答情報を備える。

コンピュータ可読媒体1106はまた、基準信号送信命令1168を含むことができる。基準信号送信命令1168は、第2のサブフレームの基準信号部分において基準信号を送信するように構成されたコンピュータ実行可能命令を含むことができ、基準信号部分の期間は、第2のサブフレーム内のフルシンボルの期間よりも短い。

コンピュータ可読媒体1106はまた、ACK/NACK信号処理命令1170を含むことができる。ACK/NACK信号処理命令1170は、第2のサブフレームの基準信号部分の期間中に第1のACK/NACK信号を処理するように構成されたコンピュータ実行可能命令を含むことができる。

コンピュータ可読媒体1106はまた、切替え期間決定命令1172を含むことができる。切替え期間決定命令1172は、1つまたは複数の下位エンティティに関連付けられるDLからULへの切替え期間を決定するように構成されたコンピュータ実行可能命令を含むことができる。

コンピュータ可読媒体1106はまた、伝播遅延決定命令1174を含むことができる。伝播遅延決定命令1174は、スケジューリングエンティティと1つまたは複数の下位エンティティとの間の信号伝播遅延期間を決定するように構成されたコンピュータ実行可能命令を含むことができる。

コンピュータ可読媒体1106はまた、シンボル分割命令1176を含むことができる。シンボル分割命令1176は、サブフレーム内のフルシンボルを複数のスケーリングされたシンボルに分割するように構成されたコンピュータ実行可能命令を含むことができ、複数のスケーリングされたシンボルのうちの少なくとも1つは、DLからULへの切替え期間と信号伝播遅延期間との合計以上の期間を有する。

前述の説明は、装置1102のコンピュータ可読媒体1106の非限定的な例を提供する。様々なコンピュータ実行可能命令1160、1162、1164、1166、1168、1170、1172、1174、および1176が上述されているが、当業者は、コンピュータ可読媒体1106はまた、上述のコンピュータ実行可能命令1160、1162、1164、1166、1168、1170、1172、1174、および1176に加えて、および/またはその代わりに、様々な他のコンピュータ実行可能命令1178を含むことができることを理解するであろう。そのような他のコンピュータ実行可能命令1178は、本明細書に記載の機能、方法、プロセス、特徴、および/または例のうちの任意の1つまたは複数のために構成され得る。

メモリ1105は、様々なメモリモジュールを含むことができる。メモリモジュールは、プロセッサ1104、またはその回路1140、1142、1144、1146、1148、1150、1152、1154、1156、および1158のいずれかによって、様々な値および/または情報を記憶し、そこから読み出すように構成され得る。メモリモジュールはまた、コンピュータ可読媒体1106に含まれるコンピュータ実行可能コード、またはその命令1160、1162、1164、1166、1168、1170、1172、1174、および1176のいずれかを実行すると、様々な値および/または情報を記憶し、そこから読み出すように構成され得る。メモリ1105は、前述のデータ情報、制御情報、および/またはサブフレーム内のフルシンボルの期間を含むことができる。前述の説明は、装置1102のメモリ1105の非限定的な例を提供する。メモリ1105の様々なタイプのデータが上述されているが、当業者は、メモリ1105はまた、上述のデータに加えて、および/またはその代わりに、様々な他のデータを含むことができることを理解するであろう。そのような他のデータは、本明細書に記載の機能、方法、プロセス、特徴、および/または例のうちの任意の1つまたは複数に関連付けられ得る。

図12は、本開示のいくつかの態様による、様々な方法および/またはプロセスの例を示す図1200である。方法および/またはプロセスは、装置によって実行され得る。いくつかの構成では、そのような装置は、図11を参照して上述した装置1102である。いくつかの構成では、そのような装置はスケジューリングエンティティ202(上述)である。

ブロック1202において、本装置は、サブフレームの制御部分において制御情報を送信し、制御情報はサブフレーム内のデータ情報に対応する。たとえば、図6を参照すると、制御部分は制御情報部分602であり得る。ここでは、制御情報がデータ情報に対応する場合、大まかに、これはデータ情報に対応するリソースをスケジューリングするためのスケジューリング情報を提供する制御情報、変調および符号化情報、または受信デバイスがデータ情報を受信および復号することを可能にするためのデータ情報に関連する他の情報、データ情報が再送信であるかどうかなどのデータ情報に関するステータス情報、あるいは当業者によって認識されるであろう他の同様の制御情報を指すことができる。

ブロック1204において、本装置は、サブフレームのデータ部分においてデータ情報を送信する。たとえば、図6を参照すると、データ部分は、DLデータ部分604であり得る。

ブロック1206において、本装置は、サブフレームのパイロット部分において下位エンティティのセットからパイロット信号を受信する。たとえば、図6を参照すると、パイロット部分は、第1のスケーリングされたシンボル625であり得る。

ブロック1208において、本装置は、サブフレームのACK部分において下位エンティティのセットからACK/NACK信号を受信し、ACK部分はサブフレームのパイロット部分の後にあり、ACK/NACK信号はデータ情報に対応する肯定応答情報を含む。たとえば、図6を参照すると、ACK部分は、第2のスケーリングされたシンボル629であり得る。ここでは、ACK/NACK信号がデータ情報に対応する肯定応答情報を含む場合、大まかに、これはACK/NACKがデータ情報に含まれる対応するパケットまたはトランスポートブロックの復号および検証を確認するように、または確認しないように構成されていることを指す。

図13は、本開示のいくつかの態様による、様々な方法および/またはプロセスの例を示す図1300である。方法および/またはプロセスは、装置によって実行され得る。いくつかの構成では、そのような装置は、図11を参照して上述した装置1102である。いくつかの構成では、そのような装置はスケジューリングエンティティ202(上述)である。

ブロック1302において、本装置は、先行するサブフレーム内の下位エンティティのセットから第1のACK/NACK信号を受信する。たとえば、図8を参照すると、本装置は、サブフレーム801のシンボル14および/または15内の下位エンティティからパイロットおよびACK/NACK信号を受信することができる。したがって、この例では、サブフレーム801は、サブフレーム803に対して先行するサブフレームであると考えられ得る。

ブロック1304において、本装置は、サブフレームの基準信号部分において基準信号を送信する。一例では、基準信号はCRSであり得る。別の例では、基準信号は、復調基準信号(DMRS)またはチャネル状態情報基準信号(CSI-RS)であり得る。たとえば、図8を参照すると、本装置は、サブフレーム803の基準信号部分820内のCRS、DMRS、および/またはCSI-RSを送信することができる。一例では、基準信号部分820の期間は、サブフレーム内の1つのシンボルの期間よりも短い。

ブロック1306において、本装置は、サブフレームの基準信号部分の期間中に第1のACK/NACK信号を処理する。たとえば、図8を参照すると、本装置は、第1のスケーリングされたシンボル817の第1の期間826中に第1のACK/NACK信号を処理することができる。

ブロック1308において、本装置は、サブフレームの基準信号部分の後にあるサブフレームの制御情報部分において制御情報を送信する。たとえば、図8を参照すると、本装置は、サブフレーム803の制御部分824内の制御情報を送信することができる。一例では、制御情報部分824の期間は、サブフレーム内の1つのシンボルの期間よりも短い。

ブロック1310において、本装置は、サブフレームのデータ部分においてデータ情報を送信する。

ブロック1312において、本装置は、サブフレームのACK部分において下位エンティティのセットから第2のACK/NACK信号を受信する。たとえば、図8を参照すると、本装置は、サブフレーム803のシンボル15において第2のACK/NACK信号を受信することができる。一例では、第2のACK/NACK信号は、データ情報に対応する肯定応答情報を含む。一例では、基準信号部分、制御情報部分、データ部分、およびACK部分は、同じサブフレームに含まれる。

図14は、本開示のいくつかの態様による、様々な方法および/またはプロセスの例を示す図1400である。方法および/またはプロセスは、装置によって実行され得る。いくつかの構成では、そのような装置は、図11を参照して上述した装置1102である。いくつかの構成では、そのような装置はスケジューリングエンティティ202(上述)である。点線で表されたブロックは任意のブロックを表すことが理解されるべきである。

ブロック1402において、本装置は、1つまたは複数の下位エンティティに関連付けられるDLからULへの切替え期間を決定する。たとえば、DLからULへの切替え期間は、装置がそのRFアンテナ方向を変更するために必要な期間を表すRF切替え時間であり得る。

ブロック1404において、本装置は、スケジューリングエンティティと1つまたは複数の下位エンティティとの間の(たとえば、基地局またはeノードBからUEへの)信号伝播遅延期間を決定する。たとえば、信号伝播遅延期間は、送信機と受信機との間の信号のRTTであってもよく、タイミングアドバンス(TA)値を2倍にすることによって決定され得る。

ブロック1406において、本装置は、サブフレーム内のフルシンボルを複数のスケーリングされたシンボルに分割し、複数のスケーリングされたシンボルのうちの少なくとも1つは、DLからULへの切替え期間と信号伝播遅延期間との合計以上の期間を有する。たとえば、図9を参照すると、本装置は、DLからULへの切替え期間と信号伝播遅延期間との合計が14μs以下である場合、14μsの期間を有する2つのスケーリングされたシンボル908および910を生成するために、28μsの期間を有するフルOFDMシンボル904を2で割ることができ、したがって、GPは、別のフルシンボルではなく14μsでありさえすればよい。別の例として、図10を参照すると、本装置は、DLからULへの切替え期間と信号伝播遅延期間との合計が9.3μs以下である場合、約9.3μsの期間を有する3つのスケーリングされたシンボル1008、1010、および1012を生成するために、期間28μsを有するフルOFDMシンボル1004を3で割ることができ、これによりGPは>31.25μsではなく9.3μsになる。一例では、複数のスケーリングされたシンボルの各々は、フルOFDMシンボルよりも少ないトーンで割り振られる。一例では、複数のスケーリングされたシンボルの各々は、同じ期間を有する。

ブロック1408において、本装置は、複数のスケーリングされたシンボルのうちの1つまたは複数において、1つまたは複数の下位エンティティにデータ情報を送信する。一例では、複数のスケーリングされたシンボルのうちの少なくとも1つがガード期間として機能する。

図15は、本開示のいくつか態様による、装置1502のハードウェア実装形態の一例を示す図である。一般に、装置1502は、ワイヤレス通信のために構成された任意のデバイスであり得る。いくつかの構成では、装置1502は、より詳細に上述したように下位エンティティ204であり得る。装置1502は、ユーザインターフェース1512を含むことができる。ユーザインターフェース1512は、装置1502のユーザから1つまたは複数の入力を受信するように構成され得る。ユーザインターフェース1512はまた、装置1502のユーザに情報を表示するように構成され得る。ユーザインターフェース1512は、バスインターフェース1508を介してデータを交換してもよい。

装置1502はまた、トランシーバ1510を含むことができる。トランシーバ1510は、別の装置と通信する際に、データを受信する、および/またはデータを送信するように構成され得る。トランシーバ1510は、ワイヤード伝送媒体またはワイヤレス伝送媒体を介して別の装置と通信するための手段を提供する。いくつかの構成では、トランシーバ1510は、伝送媒体を介して様々な他の装置と通信するための手段を提供することができる。本開示の態様によれば、「通信する」および/または「通信している」という用語は送信または受信の少なくとも一方を指す。言い換えれば、本開示の範囲から逸脱することなしに、「通信する」および/または「通信している」という用語は、同期/同時受信なしの送信、同期/同時送信なしの受信、および/または同期/同時受信を伴う送信を指すことができる。

いくつかの例では、トランシーバ1510は、データ(たとえば、パイロット信号、ACK/NACK信号)をスケジューリングエンティティ202に送信するための手段、ならびにスケジューリングエンティティ202(たとえば、サブフレーム内の)からデータ(たとえば、制御情報、データ情報)を受信するための手段を備えた装置1502を提供することができる。トランシーバ1510は、より詳細に上述したように、様々なタイプの技術を使用してそのような通信を実行するように構成され得る。当業者は、本開示の範囲から逸脱することなしに、多くのタイプの技術によってそのような通信が実行されてもよいことを理解するであろう。

装置1502はまた、メモリ1505、1つまたは複数のプロセッサ1504、コンピュータ可読媒体1506、およびバスインターフェース1508を含むことができる。バスインターフェース1508は、バス1503とトランシーバ1510との間のインターフェースを提供することができる。メモリ1505、1つまたは複数のプロセッサ1504、コンピュータ可読媒体1506、およびバスインターフェース1508は、バス1503を介して互いに接続されてもよい。プロセッサ1504は、トランシーバ1510および/またはメモリ1505に通信可能に結合されてもよい。

プロセッサ1504は、制御情報受信回路1540を含むことができる。制御情報受信回路1540は、様々なハードウェア構成要素を含むことができ、および/またはサブフレームの制御部分において制御情報を受信するための手段を提供する様々なアルゴリズムを実行することができ、制御情報はサブフレーム内のデータ情報に対応する。

プロセッサ1104はまた、データ情報受信回路1542を含むことができる。データ情報受信回路1542は、様々なハードウェア構成要素を含むことができ、および/または、サブフレームのデータ部分においてデータ情報を受信するための手段を提供する様々なアルゴリズムを実行することができる。

プロセッサ1104はまた、パイロット信号送信回路1544を含むことができる。パイロット信号送信回路1544は、様々なハードウェア構成要素を含むことができ、および/またはパイロット信号をサブフレームのパイロット部分においてスケジューリングエンティティ202に送信するための手段を提供する様々なアルゴリズムを実行することができる。プロセッサ1104はまた、データ情報処理回路1546を含むことができる。データ情報処理回路1546は、様々なハードウェア構成要素を含むことができ、および/または、サブフレームのガード期間部分とサブフレームのパイロット部分との合計期間内にサブフレームのデータ部分の最終シンボルにおいて受信されたデータ情報を処理するための手段を提供する様々なアルゴリズムを実行することができる。

プロセッサ1104はまた、ACK/NACK信号送信回路1548を含むことができる。ACK/NACK信号送信回路1548は、様々なハードウェア構成要素を含むことができ、および/またはACK/NACK信号をサブフレームのACK部分においてスケジューリングエンティティ202に送信するための手段を提供する様々なアルゴリズムを実行することができ、ACK部分はサブフレームのパイロット部分の後にある。ACK/NACK信号は、データ情報に対応する肯定応答情報を含む。

前述の説明は、装置1102のプロセッサ1104の非限定的な例を提供する。様々な回路1540、1542、1544、1546、および1548が上述されているが、当業者は、プロセッサ1104はまた、上述の回路1540、1542、1544、1546、および1548に加えて、および/またはその代わりに、様々な他の回路1550を含むことができることを理解するであろう。そのような他の回路1550は、本明細書に記載の機能、方法、プロセス、特徴、および/または態様のうちの任意の1つまたは複数を実行するための手段を提供してもよい。

コンピュータ可読媒体1506は、様々なコンピュータ実行可能命令を含むことができる。コンピュータ実行可能命令は、本明細書に記載の様々な機能を実行し、および/または本明細書に記載される様々な態様を可能にするように構成されたコンピュータ実行可能コードを含むことができる。コンピュータ実行可能命令は、装置1502の様々なハードウェア構成要素(たとえば、プロセッサ1504および/またはその回路1540、1542、1544、1546、1548、および1550のいずれか)によって実行され得る。コンピュータ実行可能命令は、様々なソフトウェアプログラムおよび/またはソフトウェアモジュールの一部であってもよい。コンピュータ可読媒体1506は、制御情報受信命令1552を含むことができる。制御情報受信命令1552は、サブフレームの制御部分において制御情報を受信するように構成されたコンピュータ実行可能命令を含むことができ、制御情報はサブフレーム内のデータ情報に対応する。

コンピュータ可読媒体1506はまた、データ情報受信命令1554を含むことができる。データ情報受信命令1554は、サブフレームのデータ部分においてデータ情報を受信するように構成されたコンピュータ実行可能命令を含むことができる。

コンピュータ可読媒体1506はまた、パイロット信号送信命令1556を含むことができる。パイロット信号送信命令1556は、パイロット信号をサブフレームのパイロット部分においてスケジューリングエンティティ202に送信するように構成されたコンピュータ実行可能命令を含むことができる。

コンピュータ可読媒体1506はまた、データ情報処理命令1558を含むことができる。データ情報処理命令1558は、サブフレームのガード期間部分とサブフレームのパイロット部分との合計期間内にサブフレームのデータ部分の最終シンボルにおいて受信されたデータ情報を処理するように構成されたコンピュータ実行可能命令を含むことができる。

コンピュータ可読媒体1506はまた、ACK/NACK信号送信命令1560を含むことができる。ACK/NACK信号送信命令1560は、サブフレームのACK部分においてスケジューリングエンティティにACK/NACK信号を送信するように構成されたコンピュータ実行可能命令を含むことができ、ACK部分はサブフレームのパイロット部分の後にある。ACK/NACK信号は、データ情報に対応する肯定応答情報を含む。

前述の説明は、装置1102のコンピュータ可読媒体1106の非限定的な例を提供する。様々なコンピュータ実行可能命令1540、1542、1544、1546、および1548が上述されているが、当業者は、コンピュータ可読媒体1506はまた、上述のコンピュータ実行可能命令1540、1542、1544、1546、および1548に加えて、および/またはその代わりに、様々な他のコンピュータ実行可能命令1562を含むことができることを理解するであろう。そのような他のコンピュータ実行可能命令1562は、本明細書に記載の機能、方法、プロセス、特徴、および/または態様のうちの任意の1つまたは複数向けに構成されてもよい。

メモリ1505は、様々なメモリモジュールを含むことができる。メモリモジュールは、プロセッサ1504、またはその回路1540、1542、1544、1546、1548、および1560のいずれかによって、様々な値および/または情報を記憶し、そこから読み出すように構成され得る。メモリモジュールはまた、コンピュータ可読媒体1506に含まれるコンピュータ実行可能コード、またはその命令1540、1542、1544、1546、1548、および1560のいずれかを実行すると、様々な値および/または情報を記憶し、そこから読み出すように構成され得る。前述の説明は、装置1502のメモリ1505の非限定的な例を提供する。メモリ1505の様々なタイプのデータが上述されているが、当業者は、メモリ1505はまた、上述のデータに加えて、および/またはその代わりに、様々な他のデータを含むことができることを理解するであろう。そのような他のデータは、本明細書に記載の機能、方法、プロセス、特徴、および/または態様のうちの任意の1つまたは複数と関連付けされてもよい。

例として、要素、または要素の任意の部分、または要素の任意の組合せは、1つまたは複数のプロセッサ(たとえば、プロセッサ1104、1504など)を含む「処理システム」(たとえば、処理システム1114、1514)で実装され得る。プロセッサの例としては、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブルロジックデバイス(PLD)、ステートマシン、ゲートロジック、ディスクリートハードウェア回路、および本開示を通じて説明される様々な機能を実行するように構成された他の適切なハードウェアがある。処理システムにおける1つまたは複数のプロセッサは、ソフトウェアを実行することができる。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはその他の形で呼ばれるかどうかにかかわらず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行ファイル、実行スレッド、プロシージャ、関数などを意味するように広く解釈されるべきである。

したがって、1つまたは複数の例示的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実装され得る。ソフトウェアにおいて実施される場合、機能は、コンピュータ可読媒体上の1つまたは複数の命令またはコードとして、記憶されるか、または符号化される場合がある。コンピュータ可読媒体は、コンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセス可能な任意の利用可能な媒体であり得る。例として、これに限定されないが、そのようなコンピュータ可読媒体は、ランダムアクセスメモリ(RAM)、読出し専用メモリ(ROM)、プログラマブルROM(PROM)、消去可能PROM(EPROM)、電気的消去可能PROM(EEPROM)、光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは所望のプログラムコードを命令またはデータ構造の形態で搬送または記憶するために使用され得、コンピュータによってアクセスされ得る任意の他の媒体を含むことができる。本明細書で使用されるディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザーディスク(登録商標)、光ディスク、デジタル多用途ディスク(DVD)、およびフロッピーディスクを含み、ディスク(disk)は通常データを磁気的に再生し、ディスク(disc)はデータをレーザで光学的に再生する。上記の組合せもまた、コンピュータ可読媒体の範囲内に含まれるべきである。

図16は、本開示のいくつかの態様による、様々な方法および/またはプロセスの例を示す図1600である。方法および/またはプロセスは、装置によって実行され得る。いくつかの構成では、そのような装置は、図15を参照して上述した装置1502である。いくつかの構成では、そのような装置は下位エンティティ204(上述)である。点線で示されたブロックは任意のブロックを表すことが理解されるべきである。

ブロック1602において、本装置は、サブフレームの制御部分において制御情報を受信し、制御情報はサブフレーム内のデータ情報に対応する。たとえば、図6を参照すると、制御部分は制御情報部分602であり得る。ここでは、制御情報がデータ情報に対応する場合、大まかに、これはデータ情報に対応するリソースをスケジューリングするためのスケジューリング情報を提供する制御情報、変調および符号化情報、または受信デバイスがデータ情報を受信および復号することを可能にするためのデータ情報に関連する他の情報、データ情報が再送信であるかどうかなどのデータ情報に関するステータス情報、あるいは当業者によって認識されるであろう他の同様の制御情報を指す。

ブロック1604において、本装置は、サブフレームのデータ部分においてデータ情報を受信する。たとえば、図6を参照すると、データ部分は、DLデータ部分604であり得る。

ブロック1606において、本装置は、サブフレームのパイロット部分において下位エンティティのセットからパイロット信号を送信する。たとえば、図6を参照すると、パイロット部分は、第3の期間638を有する第1のスケーリングされたシンボル625であり得る。

ブロック1608において、本装置は、サブフレームのガード期間部分とサブフレームのパイロット部分との合計期間内にサブフレームのデータ部分の最終シンボルにおいて受信されたデータ情報を処理する。

ブロック1610において、本装置は、サブフレームのACK部分において下位エンティティのセットからACK/NACK信号を送信し、ACK部分はサブフレームのパイロット部分の後にあり、ACK/NACK信号はデータ情報に対応する肯定応答情報を含む。たとえば、図6を参照すると、ACK部分は、第4の期間640を有する第2のスケーリングされたシンボル629であり得る。ここでは、ACK/NACK信号がデータ情報に対応する肯定応答情報を含む場合、大まかに、これはACK/NACKがデータ情報に含まれる対応するパケットまたはトランスポートブロックの復号および検証を確認する、または確認しないように構成されていることを指す。

本明細書に開示された様々な態様は、フルOFDMシンボルより短い期間を有するスケーリングされたシンボルを提供する。上述したように、そのようなスケーリングされたシンボルは、TDD処理タイムラインを低減するために細かいシンボル細分性を提供することができる。たとえば、複数のスケーリングされたシンボルは、1つのフルOFDMシンボルの期間から構成されてもよく、これらのスケーリングされたシンボルのうちの1つまたは複数が、追加の処理時間を提供するために、パイロットの事前スケジューリングのために割り振られ得、したがって処理タイムラインを改善する。スケーリングされたシンボルの使用は、フルOFDMシンボルとほぼ同じ送信電力を必要とし、それによってフルOFDMシンボルと同じリンクバジェットを維持する。送信および受信処理は、スケーリングされたシンボルおよび縮小されたFFTサイズと同じサンプリングレートのために容易にされ得る。干渉管理のために、すべての下位エンティティにわたって同期スケーリングされたシンボルを実装することによって、効率的な干渉管理が実現され得る(同期シンシンボルのためのICIはない)。一例では、異なる下位エンティティ(たとえば、データ対制御)を有する異なるシンボルスケーリング多重化が使用され得る。制御された干渉管理は、ガードバンドおよびWOLAによって実現され得る。

当業者が容易に理解するように、本開示全体にわたって説明した様々な態様は、任意の適切な電気通信システム、ネットワークアーキテクチャ、および通信規格に拡張することができる。例として、様々な態様はW-CDMA、TD-SCDMA、およびTD-CDMAなどのUMTSシステムに適され得る。また、様々な態様は、(FDD、TDD、または両方のモードの)ロングタームエボリューション(LTE)、(FDD、TDD、または両方のモードの)LTEアドバンスト(LTE-A)、CDMA2000、エボリューションデータオプティマイズド(EV-DO)、ウルトラモバイルブロードバンド(UMB)、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.20、ウルトラワイドバンド(UWB)、Bluetooth(登録商標)、および/または、まだ規定されていないワイドエリアネットワーク規格によって記述されるシステムを含む他の適切なシステムを利用するシステムに適用されてもよい。使用される実際の電気通信規格、ネットワークアーキテクチャ、および/または通信規格は、特定の適用例と、システムに課される全体的な設計制約とによって決まる。

本開示内では、「例示的」という用語は、「例、事例、または例示としての役割を果たす」ことを意味するために使用される。本明細書に「例示的」と記載されたどの実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が論議された特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書では2つの物体間の直接的または間接的な結合を指すために使用される。たとえば、物体Aが物体Bに物理的に接触し、物体Bが物体Cに接触する場合、物体AおよびCは、それらが互いに直接物理的に接触しない場合であっても、依然として互いに結合されると見なされてよい。たとえば、第1のダイが第2のダイにまったく物理的に直接接触していなくても、第1のダイはパッケージの中で第2のダイに結合されてよい。「回路(circuit)」および「回路(circuitry)」という用語は広義に使用され、接続および構成されると、電気回路のタイプに関する限定なしに、本開示で説明された機能の実行を可能にする電気デバイスおよび導体のハードウェア実装形態と、プロセッサによって実行されると、本開示で説明された機能の実行を可能にする、情報および命令のソフトウェア実装形態との両方を含むことが意図される。

図1〜図16に示される構成要素、ステップ、特徴、および/または機能のうちの1つまたは複数は、単一の構成要素、ステップ、特徴、または機能に再編成および/または組み合わせられてもよく、いくつかの構成要素、ステップ、または機能において具体化されてもよい。追加の要素、構成要素、ステップ、および/または機能もまた、本明細書で開示される新規な特徴から逸脱することなしに追加され得る。図1〜図16に示される装置、デバイス、および/または構成要素は、本明細書に記載の方法、特徴、またはステップのうちの1つまたは複数を実行するように構成され得る。本明細書に記載の新規のアルゴリズムは、ソフトウェアにおいて効率的に実装されてもよく、および/またはハードウェアに組み込まれてもよい。

開示された方法におけるステップの特定の順序または階層は、例示的なプロセスの例示であることを理解されたい。設計上の選好に基づき、方法におけるステップの特定の順序または階層は、再配置できることを理解されたい。添付の方法クレームは、サンプル的順序で様々なステップの要素を提示するものであり、特に記載がない限り、提示された特定の順序または階層に限定されることを意味するものではない。

上述の説明は、当業者が本明細書に記載の様々な態様を実施することを可能にするために提供される。これらの態様への様々な変更が当業者には容易に明らかになり、本明細書で定義した一般原理は他の態様に適用され得る。したがって、特許請求の範囲は本明細書で示した態様に限定されるものではなく、特許請求の範囲の文言と一致する最大限の範囲を与えられるべきであり、単数形の要素への言及は、「唯一の」と明記されていない限り、「唯一の」ではなく、「1つまたは複数の」を意味することを意図している。別段に明記されていない限り、「いくつか(some)」という用語は、1つまたは複数を指す。アイテムのリストのうちの「少なくとも1つ」を指す語句は、単一のメンバーを含むそれらのアイテムの任意の組合せを指す。一例として、「a、b、またはcのうちの少なくとも1つ」は、a、b、c、aおよびb、aおよびc、bおよびc、ならびにa、bおよびcを包含することを意図している:当業者に知られているか、または後に知られることになる、本開示を通じて説明される様々な態様の要素に対するすべての構造的および機能的同等物は、参照により本明細書に明示的に組み込まれ、特許請求の範囲によって包含されることが意図される。さらに、本明細書に開示されたものはいずれも、そのような開示が特許請求の範囲において明示的に列挙されているかどうかにかかわらず、公衆に捧げられることが意図されるものではない。請求項のいかなる要素も、「のための手段」という句を使用して要素が明確に列挙されていない限り、または方法クレームの場合、「のためのステップ」という句を使用して要素が列挙されていない限り、米国特許法第112条(f)項の規定の下で解釈されるべきではない。

100 アクセスネットワーク
102 セルラー領域
102 セル
104 基地局
106 別のユーザ機器(UE)
108 低電力クラスの基地局
110 セルラー領域
112 セルラー領域
112 メッシュネットワーク
116 サービングゲートウェイ
202 スケジューリングエンティティ
204 下位エンティティ
206 ダウンリンクデータ
208 制御チャネル
210 アップリンクデータ
212 制御チャネル
214 フィードバックチャネル
300 無線フレーム
302 期間
304 期間
400 サブフレーム
402 制御情報部分
404 DLデータ部分
406 ガード期間(GP)部分
408 ACK部分
410 GP期間
500 DL中心のサブフレーム
502 制御情報部分
504 DLデータ部分
506 GP部分
508 ACK部分
510 第2のGP部分
512 GP期間
512 第1の期間
514 第2の期間
600 自己完結型サブフレーム
602 制御情報部分
604 DLデータ部分
606 第1のGP部分
608 ACK部分
609 第2のGP部分
610 GP部分
612 巡回プレフィックス(CP)部分
614 パイロットおよびACK部分
616 GP部分
620 第1の期間
621 第3の期間
622 第2の期間
624 第1のGP部分
625 第1のスケーリングされたシンボル
626 CP部分
628 パイロット信号部分
629 第2のスケーリングされたシンボル
630 CP部分
632 ACK部分
634 第2のGP部分
636 第1の期間
638 第3の期間
640 第4の期間
644 第5の期間
701 DL中心のサブフレーム
702 CRS部分
703 DL中心のサブフレーム
704 制御情報部分
706 DLデータ部分
708 ガード期間(GP)部分
710 パイロット信号部分
712 ACK部分
714 GP部分
716 CRS部分
718 制御情報部分
801 自己完結型サブフレーム
802 パイロットおよびACK部分
803 自己完結型サブフレーム
804 第1のシンボル
806 GP部分
808 CP
810 CRSおよび制御情報部分
816 GP部分
817 第1のスケーリングされたシンボル
818 CP部分
820 CRS部分
820 基準信号部分
821 第2のスケーリングされたシンボル
822 CP部分
824 制御部分
824 制御情報部分
825 GP期間
826 第1の期間
828 第2の期間
902 通常の巡回プレフィックス(NCP)
904 フルOFDMシンボル
908 スケーリングされたシンボル
910 スケーリングされたシンボル
1002 NCP
1004 フルOFDMシンボル
1102 装置
1103 バス
1104 プロセッサ
1105 メモリ
1106 コンピュータ可読媒体
1108 バスインターフェース
1110 トランシーバ
1112 ユーザインターフェース
1114 処理システム
1140 制御情報送信回路
1142 データ情報送信回路
1144 パイロット信号受信回路
1146 ACK/NACK信号受信回路
1148 基準信号送信回路
1150 ACK/NACK信号処理回路
1152 切替え期間決定回路
1154 伝播遅延決定回路
1156 シンボル分割回路
1158 他の回路
1160 制御情報送信命令
1162 データ情報送信命令
1164 パイロット信号受信命令
1166 ACK/NACK信号受信命令
1168 基準信号送信命令
1170 ACK/NACK信号処理命令
1172 切替え期間決定命令
1174 伝播遅延決定命令
1176 シンボル分割命令
1178 他のコンピュータ実行可能命令
1502 装置
1503 バス
1504 プロセッサ
1505 メモリ
1506 コンピュータ可読媒体
1508 バスインターフェース
1510 トランシーバ
1512 ユーザインターフェース
1514 処理システム
1540 制御情報受信回路
1542 データ情報受信回路
1544 パイロット信号送信回路
1546 データ情報処理回路
1548 ACK/NACK信号送信回路
1550 他の回路
1552 制御情報受信命令
1554 データ情報受信命令
1556 パイロット信号送信命令
1558 データ情報処理命令
1560 ACK/NACK信号送信命令
1562 他のコンピュータ実行可能命令

Claims

複数のサブフレームを含む時分割複信(TDD)キャリア上でスケジューリングエンティティと通信するための下位エンティティにおいて動作可能なワイヤレス通信の方法であって、前記方法は、
サブフレームの制御部分において制御情報を受信するステップであって、前記制御情報が前記サブフレーム内のデータ情報に対応する、ステップと、
前記サブフレームのデータ部分において前記データ情報を受信するステップと、
前記データ情報を誤り検査したことに基づいて肯定応答(ACK)/否定応答(NACK)情報を決定するステップと、
前記サブフレームのACK部分において前記ACK/NACK情報を送信するステップと
を備え、
前記制御部分、前記データ部分、および前記ACK部分が、同じサブフレームに含まれる、方法。
前記サブフレームのパイロット部分においてパイロット信号を送信するステップをさらに備え、
前記ACK部分が、前記サブフレームの前記パイロット部分の後にある、請求項1に記載の方法。
前記サブフレームの前記パイロット部分の期間、および前記サブフレームの前記ACK部分の期間は、各々が、前記サブフレーム内のフルシンボルの期間よりも短く、前記サブフレームの前記パイロット部分の期間が、前記サブフレームの前記ACK部分の期間とは異なる、請求項2に記載の方法。
前記データ部分内の前記データ情報の少なくとも一部が、前記サブフレーム内のフルシンボルの期間を有するシンボルを利用する、請求項3に記載の方法。
前記パイロット部分が第1の巡回プレフィックス(CP)を備え、前記ACK部分が第2のCPを備える、請求項2に記載の方法。
前記サブフレームが、前記データ部分の後かつ前記パイロット部分の前にガード期間部分を備え、
前記ガード期間部分と前記パイロット部分との合計期間が、前記サブフレーム内のフルシンボルの概算期間以上である、
前記ガード期間部分の期間が、前記下位エンティティと前記スケジューリングエンティティとの間のover-the-air(OTA)遅延に基づく、または、
前記ガード期間部分の期間が、前記サブフレーム内のフルシンボル期間よりも短い
うちの少なくとも1つである、請求項2に記載の方法。
複数のサブフレームを含む時分割複信(TDD)キャリア上でスケジューリングエンティティと通信するための下位エンティティにおいて動作可能なワイヤレス通信の方法であって、前記方法は、
第1のサブフレームのACK部分において第1の肯定応答(ACK)/否定応答(NACK)情報を前記第1のサブフレームにおいて受信されたデータ情報を誤り検査したことに基づいて送信するステップと、
第2のサブフレームの基準信号部分において基準信号を受信するステップであって、前記基準信号部分の期間が、前記第2のサブフレーム内のフルシンボルの期間よりも短い、ステップと、
前記第2のサブフレームの前記基準信号部分の後にある前記第2のサブフレームの制御情報部分において制御情報を受信するステップであって、前記制御情報部分の期間が、前記第2のサブフレーム内のフルシンボルの前記期間よりも短い、ステップと
を備える、方法。
前記第2のサブフレームの前記基準信号部分の期間が、前記第2のサブフレームの前記制御情報部分の期間とは異なる、請求項7に記載の方法。
前記第2のサブフレームの前記基準信号部分が第1の巡回プレフィックス(CP)を備え、前記第2のサブフレームの前記制御情報部分が第2のCPを備える、請求項7に記載の方法。
前記制御情報が、前記第2のサブフレーム内のデータ情報に対応し、前記方法は、
前記第2のサブフレームのデータ部分において前記データ情報を受信するステップと、
前記第2のサブフレームのACK部分において第2のACK/NACK情報を送信するステップと
をさらに備え、
前記基準信号部分、前記制御情報部分、前記データ部分、および前記ACK部分が、同じ第2のサブフレームに含まれる、請求項7に記載の方法。
前記データ部分内の前記データ情報の少なくとも一部が、前記第2のサブフレーム内の前記フルシンボルの期間を有するシンボルを利用する、請求項10に記載の方法。
複数のサブフレームを含む時分割複信(TDD)キャリア上で、下位エンティティとスケジューリングエンティティとの間で通信するための、コンピュータ実行可能コードを記憶するコンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体が、前記下位エンティティに、
サブフレームの制御部分において制御情報を受信することであって、前記制御情報が前記サブフレーム内のデータ情報に対応する、受信することと、
前記サブフレームのデータ部分において前記データ情報を受信することと、
前記データ情報を誤り検査したことに基づいて肯定応答(ACK)/否定応答(NACK)情報を決定することと、
前記サブフレームのACK部分において前記ACK/NACK情報を送信すること
をさせるための命令を含み、
前記制御部分、前記データ部分、および前記ACK部分が、同じサブフレームに含まれる、コンピュータ可読記憶媒体。
前記コンピュータ可読記憶媒体が、前記下位エンティティに、
前記サブフレームのパイロット部分においてパイロット信号を送信すること
をさせるための命令をさらに含み、
前記ACK部分が、前記サブフレームの前記パイロット部分の後にある、請求項12に記載のコンピュータ可読記憶媒体。
前記サブフレームの前記パイロット部分の期間、および前記サブフレームの前記ACK部分の期間は、各々が、前記サブフレーム内のフルシンボルの期間よりも短く、前記サブフレームの前記パイロット部分の期間が、前記サブフレームの前記ACK部分の期間とは異なる、請求項13に記載のコンピュータ可読記憶媒体。
前記データ部分内の前記データ情報の少なくとも一部が、前記サブフレーム内のフルシンボルの期間を有するシンボルを利用する、請求項14に記載のコンピュータ可読記憶媒体。
前記パイロット部分が第1の巡回プレフィックス(CP)を備え、前記ACK部分が第2のCPを備える、請求項13に記載のコンピュータ可読記憶媒体。
前記サブフレームが、前記データ部分の後かつ前記パイロット部分の前にガード期間部分を備え、
前記ガード期間部分と前記パイロット部分との合計期間が、前記サブフレーム内のフルシンボルの概算期間以上である、
前記ガード期間部分の期間が、前記下位エンティティと前記スケジューリングエンティティとの間のover-the-air(OTA)遅延に基づく、または、
前記ガード期間部分の期間が、前記サブフレーム内のフルシンボル期間よりも短い
うちの少なくとも1つである、請求項13に記載のコンピュータ可読記憶媒体。
複数のサブフレームを含む時分割複信(TDD)キャリア上で、下位エンティティとスケジューリングエンティティとの間で通信するための、コンピュータ実行可能コードを記憶するコンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体が、前記下位エンティティに、
第1のサブフレームのACK部分において第1の肯定応答(ACK)/否定応答(NACK)情報を前記第1のサブフレームにおいて受信されたデータ情報を誤り検査したことに基づいて送信することと、
第2のサブフレームの基準信号部分において基準信号を受信することであって、前記基準信号部分の期間が、前記第2のサブフレーム内のフルシンボルの期間よりも短い、受信することと、
前記第2のサブフレームの前記基準信号部分の後にある前記第2のサブフレームの制御情報部分において制御情報を受信することであって、前記制御情報部分の期間が、前記第2のサブフレーム内のフルシンボルの前記期間よりも短い、受信することと
をさせるための命令を含む、コンピュータ可読記憶媒体。
前記第2のサブフレームの前記基準信号部分の期間が、前記第2のサブフレームの前記制御情報部分の期間とは異なる、請求項18に記載のコンピュータ可読記憶媒体。
前記第2のサブフレームの前記基準信号部分が第1の巡回プレフィックス(CP)を備え、前記第2のサブフレームの前記制御情報部分が第2のCPを備える、請求項18に記載のコンピュータ可読記憶媒体。
前記制御情報が、前記第2のサブフレーム内のデータ情報に対応し、前記コンピュータ実行可能コードが、前記下位エンティティに、
前記第2のサブフレームのデータ部分において前記データ情報を受信することと、
前記第2のサブフレームのACK部分において第2のACK/NACK情報を送信することと
をさせるための命令をさらに含み、
前記基準信号部分、前記制御情報部分、前記データ部分、および前記ACK部分が、同じ第2のサブフレームに含まれる、請求項18に記載のコンピュータ可読記憶媒体。
前記データ部分内の前記データ情報の少なくとも一部が、前記第2のサブフレーム内の前記フルシンボルの期間を有するシンボルを利用する、請求項21に記載のコンピュータ可読記憶媒体。
複数のサブフレームを含む時分割複信(TDD)キャリア上でのスケジューリングエンティティとのワイヤレス通信のために構成される、下位エンティティであって、前記下位エンティティは、
プロセッサと、
前記プロセッサに通信可能に結合されたメモリと、
前記プロセッサに通信可能に結合されたトランシーバと
を備え、
前記プロセッサが、
サブフレームの制御部分において制御情報を受信することであって、前記制御情報が前記サブフレーム内のデータ情報に対応する、受信することと、
前記サブフレームのデータ部分において前記データ情報を受信することと、
前記データ情報を誤り検査したことに基づいて肯定応答(ACK)/否定応答(NACK)情報を決定することと、
前記サブフレームのACK部分において前記ACK/NACK情報を送信すること
を行うように構成され、
前記制御部分、前記データ部分、および前記ACK部分が、同じサブフレームに含まれる、下位エンティティ。
前記プロセッサが、
前記サブフレームのパイロット部分においてパイロット信号を送信すること
を行うようにさらに構成され、
前記ACK部分が、前記サブフレームの前記パイロット部分の後にある、請求項23に記載の下位エンティティ。
前記サブフレームの前記パイロット部分の期間、および前記サブフレームの前記ACK部分の期間は、各々が、前記サブフレーム内のフルシンボルの期間よりも短く、前記サブフレームの前記パイロット部分の期間が、前記サブフレームの前記ACK部分の期間とは異なる、請求項24に記載の下位エンティティ。
前記データ部分内の前記データ情報の少なくとも一部が、前記サブフレーム内のフルシンボルの期間を有するシンボルを利用する、請求項25に記載の下位エンティティ。
前記パイロット部分が第1の巡回プレフィックス(CP)を備え、前記ACK部分が第2のCPを備える、請求項24に記載の下位エンティティ。
前記サブフレームが、前記データ部分の後かつ前記パイロット部分の前にガード期間部分を備え、
前記ガード期間部分と前記パイロット部分との合計期間が、前記サブフレーム内のフルシンボルの概算期間以上である、
前記ガード期間部分の期間が、前記下位エンティティと前記スケジューリングエンティティとの間のover-the-air(OTA)遅延に基づく、または、
前記ガード期間部分の期間が、前記サブフレーム内のフルシンボル期間よりも短い
うちの少なくとも1つである、請求項24に記載の下位エンティティ。
複数のサブフレームを含む時分割複信(TDD)キャリア上でのスケジューリングエンティティとのワイヤレス通信のために構成される、下位エンティティであって、前記下位エンティティは、
プロセッサと、
前記プロセッサに通信可能に結合されたメモリと、
前記プロセッサに通信可能に結合されたトランシーバと
を備え、
前記プロセッサが、
第1のサブフレームのACK部分において第1の肯定応答(ACK)/否定応答(NACK)情報を前記第1のサブフレームにおいて受信されたデータ情報を誤り検査したことに基づいて送信することと、
第2のサブフレームの基準信号部分において基準信号を受信することであって、前記基準信号部分の期間が、前記第2のサブフレーム内のフルシンボルの期間よりも短い、受信することと、
前記第2のサブフレームの前記基準信号部分の後にある前記第2のサブフレームの制御情報部分において制御情報を受信することであって、前記制御情報部分の期間が、前記第2のサブフレーム内のフルシンボルの前記期間よりも短い、受信することと
を行うように構成される、下位エンティティ。
前記第2のサブフレームの前記基準信号部分の期間が、前記第2のサブフレームの前記制御情報部分の期間とは異なる、請求項29に記載の下位エンティティ。
前記第2のサブフレームの前記基準信号部分が第1の巡回プレフィックス(CP)を備え、前記第2のサブフレームの前記制御情報部分が第2のCPを備える、請求項29に記載の下位エンティティ。
前記制御情報が、前記第2のサブフレーム内のデータ情報に対応し、前記プロセッサが
前記第2のサブフレームのデータ部分において前記データ情報を受信することと、
前記第2のサブフレームのACK部分において第2のACK/NACK情報を送信することとを行うようにさらに構成され、
前記基準信号部分、前記制御情報部分、前記データ部分、および前記ACK部分が、同じ第2のサブフレームに含まれる、請求項29に記載の下位エンティティ。
前記データ部分内の前記データ情報の少なくとも一部が、前記第2のサブフレーム内の前記フルシンボルの期間を有するシンボルを利用する、請求項32に記載の下位エンティティ。