JP6555486B2 - オンチップモニタ回路及び半導体チップ - Google Patents
オンチップモニタ回路及び半導体チップ Download PDFInfo
- Publication number
- JP6555486B2 JP6555486B2 JP2016569363A JP2016569363A JP6555486B2 JP 6555486 B2 JP6555486 B2 JP 6555486B2 JP 2016569363 A JP2016569363 A JP 2016569363A JP 2016569363 A JP2016569363 A JP 2016569363A JP 6555486 B2 JP6555486 B2 JP 6555486B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- monitor circuit
- semiconductor chip
- test
- security function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 238000012360 testing method Methods 0.000 claims description 143
- 238000000034 method Methods 0.000 claims description 53
- 238000011156 evaluation Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 16
- 238000010998 test method Methods 0.000 claims description 15
- 230000001934 delay Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 51
- 238000005259 measurement Methods 0.000 description 39
- 239000000523 sample Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 22
- 238000005070 sampling Methods 0.000 description 19
- 238000004458 analytical method Methods 0.000 description 16
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 16
- 238000000691 measurement method Methods 0.000 description 14
- 239000013598 vector Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000010219 correlation analysis Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000007123 defense Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 230000036316 preload Effects 0.000 description 2
- 238000011158 quantitative evaluation Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 240000005020 Acaciella glauca Species 0.000 description 1
- 239000008000 CHES buffer Substances 0.000 description 1
- MKWKNSIESPFAQN-UHFFFAOYSA-N N-cyclohexyl-2-aminoethanesulfonic acid Chemical compound OS(=O)(=O)CCNC1CCCCC1 MKWKNSIESPFAQN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 235000003499 redwood Nutrition 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- -1 that is Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/10—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols with particular housing, physical features or manual controls
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
上記半導体チップのテストを行うウィンドウ期間を指定するデータを記憶する第1の記憶手段と、
上記セキュリティ機能モジュールに所定のテスト信号を入力したときに、上記ウィンドウ期間において上記モニタ回路を動作させるように制御する制御手段とを備えたことを特徴とする。
リセット信号を受信した後、クロック信号を計数して計数値のデータを出力する計数手段と、
上記ウィンドウ期間を指定するデータを、上記計数値のデータと比較して各データが一致するときに上記モニタ回路を動作させるように制御する比較手段とを備えたことを特徴とする。
上記制御手段は、上記遅延コードに対応する遅延時間だけ上記ウィンドウ期間のタイミングを遅延させることを特徴とする。
上記オンチップモニタ回路を備えたことを特徴とする。
上記半導体チップと、
上記半導体チップをテストするテスト装置とを備えた半導体チップテストシステムであって、
上記テスト装置は、
上記セキュリティ機能モジュールからの情報漏洩期間が上記ウィンドウ期間に含まれるようにテスト信号を発生して上記半導体チップに出力するテスト信号発生手段と、
上記モニタ回路からの信号波形に基づいてセキュリティ機能モジュールからの情報漏洩を定量化してセキュリティ評価の判断を行う判断手段とを備えたことを特徴とする。
上記半導体チップのテストを行うウィンドウ期間を指定するデータを第1の記憶手段に記憶するステップと、
上記セキュリティ機能モジュールに所定のテスト信号を入力したときに、上記ウィンドウ期間において上記モニタ回路を動作させるように制御するステップとを含むことを特徴とする。
入力される遅延コードを第2の記憶手段に記憶するステップと、
上記遅延コードに対応する遅延時間だけ上記ウィンドウ期間のタイミングを遅延させるステップをさらに含むことを特徴とする。
上記セキュリティ機能モジュールからの情報漏洩期間が上記ウィンドウ期間に含まれるようにテスト信号を発生して上記半導体チップに出力するステップと、
上記モニタ回路からの信号波形に基づいてセキュリティ機能モジュールからの情報漏洩を定量化してセキュリティ評価の判断を行うステップとをさらに含むことを特徴とする。
上記半導体チップのテスト終了後に、上記第1の記憶手段と上記第2の記憶手段の少なくとも1つに所定値を記憶することで論理的に書き換え不能にするステップをさらに含むことを特徴とする。
1−1.はじめに
暗号等のセキュリティ機能を有する半導体チップについて、その電源ノイズがセキュリティ機能の内部回路動作と強く相関することが知られている。ハードウェアセキュリティにかかる半導体チップ技術要件として、電源ノイズによるサイドチャネル情報漏洩の定量化や抑制手段の搭載が求められる。実施形態1では、オンチップのノイズ測定手段(オンチップモニタ回路)をサイドチャネル情報漏洩の定量的な診断やテストに応用する。オンチップモニタ回路によるノイズ波形の取得とサイドチャネル漏洩の標準的な評価環境を示すとともに、半導体チップのセキュリティに関するテストフローへの組込みを提案する。
図1Aは実施形態1に係るオンチップモニタ回路20の基本的な構成を示す回路図である。図1Aにおいて、オンチップモニタ回路20は、サンプリングスイッチSW1及びキャパシタC1にてなるサンプルホールド回路1と、ユニティーゲインアンプ2とを備えて構成される。埋め込み型のサンプルホールド回路1により、半導体チップ内部の電源ノイズ等のオンチップ波形を取得する。サンプルホールド回路1は、被測定アナログ電圧をサンプリングクロックに従って捕捉し、そのDC電圧を保持し半導体チップ10の外部回路に出力する。サンプリングスイッチSW1とキャパシタC1は高電圧(3.3V)の素子を用いて構成し、1.8Vの暗号化コアの電源電圧(Vdd)は直接にサンプルホールド回路1に接続し、出力のDC電圧を、利得1のユニティーゲインアンプ(UGA)2でバッファリングして出力する。
以下、ハードウェアセキュリティの視点から、オンチップモニタを用いたサイドチャネル漏洩の評価法について述べる。これにより、テスト対象となる暗号化回路のサイドチャネル攻撃に対する脆弱性(もしくは堅牢性)を確認する。オンチップモニタによる評価法と比較するため、1Ωを電源ラインに挿入したハイサイド測定法と磁界プローブ測定法もあわせて行う。
図4Aは図3の半導体チップテストシステムによる漏洩解析結果であって、選択されたプレインテキストに対するSNRを示すグラフであり、図4Bは図3の半導体チップテストシステムによる漏洩解析結果であって、各測定に対する推定エントロピーを示すグラフである。
図5Aは図3の半導体チップテストシステムによる高周波成分解析の相関解析攻撃法のうち1Ω(ハイサイド)法を用いて得られた解析結果であって、周波数領域の相関値を示すグラフである。また、図5Bは図3の半導体チップテストシステムによる高周波成分解析の相関解析攻撃法のうちオンチップモニタ法を用いて得られた解析結果であって、周波数領域の相関値を示すグラフである。
1−6−1.サイドチャネル情報漏洩の評価
半導体チップにおけるサイドチャネル情報漏洩の標準評価手段として、オンチップモニタ回路(OCM)20の利用を提案する。前章のとおり、オンチップモニタ回路20による測定はその他の測定法に比べて高いSNRを得ることから、情報漏洩の程度をより小さいレベルまで評価できる。漏洩評価の不確かさの要因として、プロセスばらつきと環境ノイズが考えられる。オンチップモニタ回路20によるオンチップ測定は、環境ノイズの影響を受けにくい。一方、プロセスばらつきは製造テクノロジに応じて普遍的に存在する。OCMを用いた測定について、適切な較正によりばらつきの影響を低減できる。
半導体チップに悪意あるトロイが混入するシナリオとして、ウェハプロセスの製造者がマスクを改変し悪意ある回路や構造を埋め込むことが考えられる(例えば、非特許文献7参照)。サイドチャネル情報の測定によるトロイ検知手法では、基準となる動作モデル(golden model)が必要であることが知られており、その導出法は未解決の技術課題である。オンチップモニタ回路20の活用により、真正であることの保証されたチップにおいて再現性の高い電源ノイズあるいは基板ノイズの測定データを収集し、これをもとに基準データあるいは動作モデルを構築することが考えられる。
1−7−1.テスト環境
図6Aは実施形態1に係る別の半導体チップテストシステムの構成を示すブロック図である。また、図6Bは図6Aの半導体チップテストシステムの動作を示す各信号のタイミングチャートである。図6Aにおいて、被測定デバイス(DUT)100は、システムオンチップ(SoC)101と、暗号モジュール102と、サンプルホールド回路1、選択スイッチ回路105及びユニティーゲインアンプ108を備えたオンチップモニタ回路20と、選択ロジック回路106と、バイアス電圧発生器107とを備えて構成される。また、自動テスト装置(ATE)300は、デジタル信号発生回路301と、任意波形発生器(AWG:Arbitrary Waveform Generator)302と、A/D変換回路303とを備えて構成される。
図7は図6Aの半導体チップテストシステムによる半導体チップのテスト処理を示すフローチャートである。半導体チップのテストフローを図7のように拡張することで、オンチップモニタ回路20を用いたハードウェアセキュリティに関する評価項目を組込むことができる。半導体チップのテスト処理は、較正処理(S1)と、波形測定処理(S2)と、波形検出処理(S3)とを含む。
図8は図6Aの半導体チップテストシステムにおいてプローブカードを半導体チップに接続する場合の概略外観図である。すなわち、半導体チップのハードウェアセキュリティ要件に関するオンチップモニタ回路20を用いたテスト手法の実装コストを最小化する構想を図8に示す。プローブカード200は、その最上面において、パッド201〜203,211〜213及び各パッドに接続されて被測定デバイス100のパッド121〜123,131〜133に接続されるプローブ221〜223,231〜233を備える。なお、パッド201〜203,211〜213は自動テスト装置300に接続される。すなわち、ウェハレベルのテストアクセスを前提としたオンチップモニタ回路20専用パッド121〜123,131〜133を備えることで、被評価半導体チップのコア回路への入出力パッドへの影響を最小化し、半導体チップのアセンブリ工程にかかわる入出力パッドと分離する。上述したように、オンチップモニタ回路20による測定対象をその近傍の基板ノイズとすることで、オンチップモニタ回路20及び専用パッド121〜123,131〜133の物理配置をチップの未使用領域のみに限定できる。
以上説明したように、実施形態1では、オンチップモニタ回路20のハードウェアセキュリティ応用、とりわけサイドチャネル漏洩のオンチップ測定法を提案した。オンボードの抵抗器や磁界プローブを用いで電源電流を測定する従来手法に比較して、格段に高い再現性が得られる。セキュリティ機能を有する半導体チップにオンチップモニタ回路20を搭載することで、サイドチャネル情報漏洩の定量的な評価やハードウェアトロイの検出に応用できる。
図13は実施形態2に係る、オンチップモニタ回路20を有する暗号機能付きシステムLSIチップ400の構成を示す平面図である。実施形態2は、図13に示すように、各種機能モジュール401に加えて暗号モジュール402を有するシステムVLSIチップ400において、オンチップモニタ回路20を備えたことを特徴としている。図13において、システム入力信号は信号伝達経路403を介して暗号モジュール402に到達した後、所定のシステム出力信号を出力する。このとき、例えば、オンチップモニタ回路20を用いて、例えば自動テスト装置300からのモニタ制御信号に応答して、観測対象25であるシリコン基板の電位を測定して、その測定結果のモニタ出力信号を出力する。
(1)遅延レジスタ26を、ワンタイムメモリ(一回のみ書換え可能なメモリ)を用いて構成する。
(2)隠れビットを設定して、当該隠れビットが”1”のときに書換え不能となるよう制御する。
2…ユニティーゲインアンプ、
3…ソースフォロア回路、
4…コンパレータ、
5…演算器、
10…半導体チップ、
11,12,11A,12A…暗号モジュール、
13…A/D変換回路、
14…フィールドプログラマブルゲートアレイ(FPGA)、
15…遅延ライン、
16…パーソナルコンピュータ、
20,20A,20B…オンチップモニタ回路、
21…ウィンドウレジスタ、
22…クロックカウンタ、
23…コンパレータ、
24,24A…アナログフロントエンド回路、
25…観測対象、
26…遅延レジスタ、
27…遅延発生器、
28…キルスイッチ、
29…キル信号パッド、
100…被測定デバイス(DUT)、
101…システムオンチップ(SoC)、
102…暗号モジュール、
103,104…ソースフォロア回路、
105…選択スイッチ回路、
106…選択ロジック回路、
107…バイアス電圧発生器、
121〜123,131〜133…パッド、
200…プローブカード、
201〜203,211〜213…パッド、
221〜223,231〜233…プローブ、
300…自動テスト装置(ATE)、
301…デジタル信号発生回路、
302…任意波形発生器(AWG)、
303…A/D変換回路、
400…システムLSIチップ、
401…機能モジュール、
402…暗号モジュール、
403…信号伝達経路、
C1〜C3…キャパシタ、
Q1〜Q12…MOSトランジスタ、
S1…較正処理、
S2…波形測定処理、
S3…波形検出処理、
SW1、SW11〜SW13…サンプリングスイッチ。
Claims (17)
- 入力信号に対してセキュリティ機能処理を行ってセキュリティ機能信号を出力するセキュリティ機能モジュールを備えた半導体チップに実装されたオンチップモニタ回路であって、上記半導体チップの信号波形をモニタするモニタ回路を備えたオンチップモニタ回路において、
上記半導体チップのテストを行うウィンドウ期間を指定するデータを記憶する第1の記憶手段と、
上記セキュリティ機能モジュールに所定のテスト信号を入力したときに、上記ウィンドウ期間において上記モニタ回路を動作させるように制御する制御手段とを備えたことを特徴とするオンチップモニタ回路。 - 上記制御手段は、
リセット信号を受信した後、クロック信号を計数して計数値のデータを出力する計数手段と、
上記ウィンドウ期間を指定するデータを、上記計数値のデータと比較して各データが一致するときに上記モニタ回路を動作させるように制御する比較手段とを備えたことを特徴とする請求項1記載のオンチップモニタ回路。 - 上記ウィンドウ期間は、上記セキュリティ機能モジュールの情報漏洩が最大になる時間期間であることを特徴とする請求項1又は2記載のオンチップモニタ回路。
- 入力される遅延コードを記憶する第2の記憶手段をさらに備え、
上記制御手段は、上記遅延コードに対応する遅延時間だけ上記ウィンドウ期間のタイミングを遅延させることを特徴とする請求項1〜3のうちのいずれか1つに記載のオンチップモニタ回路。 - 上記遅延コードは、上記セキュリティ機能モジュールの情報漏洩が最大になるタイミングを指定する遅延量を示すことを特徴とする請求項4記載のオンチップモニタ回路。
- 上記モニタ回路は、上記半導体チップの基板電位又は上記セキュリティ機能モジュールの電源電位の信号波形をモニタすることを特徴とする請求項1〜5のうちのいずれか1つに記載のオンチップモニタ回路。
- 上記制御手段は、上記半導体チップのテスト終了後に、上記モニタ回路の動作を停止させることを特徴とする請求項1〜6のうちのいずれか1つに記載のオンチップモニタ回路。
- 上記制御手段は、上記半導体チップのテスト終了後に、上記第1の記憶手段と上記第2の記憶手段の少なくとも1つに所定値を記憶することで論理的に書き換え不能にすることを特徴とする請求項4記載のオンチップモニタ回路。
- 上記セキュリティ機能モジュールは暗号モジュールであることを特徴とする請求項1〜8のうちのいずれか1つに記載のオンチップモニタ回路。
- 入力信号に対してセキュリティ機能処理を行ってセキュリティ機能信号を出力するセキュリティ機能モジュールを備えた半導体チップにおいて、
請求項1〜9のうちのいずれか1つに記載のオンチップモニタ回路を備えたことを特徴とする半導体チップ。 - 請求項10記載の半導体チップと、
上記半導体チップをテストするテスト装置とを備えた半導体チップテストシステムであって、
上記テスト装置は、
上記セキュリティ機能モジュールからの情報漏洩期間が上記ウィンドウ期間に含まれるようにテスト信号を発生して上記半導体チップに出力するテスト信号発生手段と、
上記モニタ回路からの信号波形に基づいてセキュリティ機能モジュールからの情報漏洩を定量化してセキュリティ評価の判断を行う判断手段とを備えたことを特徴とする半導体チップテストシステム。 - 入力信号に対してセキュリティ機能処理を行ってセキュリティ機能信号を出力するセキュリティ機能モジュールを備えた半導体チップに実装されたオンチップモニタ回路であって、上記半導体チップの信号波形をモニタするモニタ回路を備えたオンチップモニタ回路を用いた上記半導体チップのテスト方法において、
上記半導体チップのテストを行うウィンドウ期間を指定するデータを第1の記憶手段に記憶するステップと、
上記セキュリティ機能モジュールに所定のテスト信号を入力したときに、上記ウィンドウ期間において上記モニタ回路を動作させるように制御するステップとを含むことを特徴とする半導体チップのテスト方法。 - 入力される遅延コードを第2の記憶手段に記憶するステップと、
上記遅延コードに対応する遅延時間だけ上記ウィンドウ期間のタイミングを遅延させるステップをさらに含むことを特徴とする請求項12記載の半導体チップのテスト方法。 - 上記セキュリティ機能モジュールからの情報漏洩期間が上記ウィンドウ期間に含まれるようにテスト信号を発生して上記半導体チップに出力するステップと、
上記モニタ回路からの信号波形に基づいてセキュリティ機能モジュールからの情報漏洩を定量化してセキュリティ評価の判断を行うステップとをさらに含むことを特徴とする請求項12又は13記載の半導体チップのテスト方法。 - 上記半導体チップのテスト終了後に、上記モニタ回路の動作を停止させるステップをさらに含むことを特徴とする請求項12〜14のうちのいずれか1つに記載の半導体チップのテスト方法。
- 上記半導体チップのテスト終了後に、上記第1の記憶手段と上記第2の記憶手段の少なくとも1つに所定値を記憶することで論理的に書き換え不能にするステップをさらに含むことを特徴とする請求項13記載の半導体チップのテスト方法。
- 上記セキュリティ機能モジュールは暗号モジュールであることを特徴とする請求項12〜16のうちのいずれか1つに記載の半導体チップのテスト方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015004346 | 2015-01-13 | ||
JP2015004346 | 2015-01-13 | ||
PCT/JP2016/050725 WO2016114267A1 (ja) | 2015-01-13 | 2016-01-12 | オンチップモニタ回路及び半導体チップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016114267A1 JPWO2016114267A1 (ja) | 2017-10-26 |
JP6555486B2 true JP6555486B2 (ja) | 2019-08-07 |
Family
ID=56405811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016569363A Active JP6555486B2 (ja) | 2015-01-13 | 2016-01-12 | オンチップモニタ回路及び半導体チップ |
Country Status (4)
Country | Link |
---|---|
US (1) | US10776484B2 (ja) |
EP (1) | EP3246717B1 (ja) |
JP (1) | JP6555486B2 (ja) |
WO (1) | WO2016114267A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10444892B2 (en) * | 2015-10-07 | 2019-10-15 | Microchip Technology Incorporated | Capacitance measurement device with reduced noise |
DE102016201262A1 (de) * | 2016-01-28 | 2017-08-17 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Bereitstellen eines Computerprogramms |
US10680797B2 (en) * | 2017-04-28 | 2020-06-09 | University Of South Florida | Security-adaptive voltage conversion as a lightweight counter measure against LPA attacks |
CN107577965B (zh) * | 2017-09-27 | 2019-07-02 | 天津津航计算技术研究所 | 一种门延时差异的fpga加密方法 |
US11308239B2 (en) * | 2018-03-30 | 2022-04-19 | Seagate Technology Llc | Jitter attack protection circuit |
US11170106B2 (en) | 2018-05-10 | 2021-11-09 | Robotic Research, Llc | System for detecting hardware trojans in integrated circuits |
CN109639275B (zh) * | 2018-11-12 | 2023-04-14 | 北京精密机电控制设备研究所 | 一种高可靠模拟数字转换器自动化监测控制系统 |
US11322460B2 (en) | 2019-01-22 | 2022-05-03 | X-Celeprint Limited | Secure integrated-circuit systems |
US11251139B2 (en) | 2019-01-22 | 2022-02-15 | X-Celeprint Limited | Secure integrated-circuit systems |
US10970046B2 (en) | 2019-02-22 | 2021-04-06 | International Business Machines Corporation | Random number generator compatible with complementary metal-oxide semiconductor technology |
US11196575B2 (en) * | 2019-04-24 | 2021-12-07 | International Business Machines Corporation | On-chipset certification to prevent spy chip |
CN110197086B (zh) * | 2019-06-17 | 2022-04-15 | 中国人民解放军陆军工程大学 | 一种集成电路旁路信号自差分放大采样方法与系统 |
US11880454B2 (en) | 2020-05-14 | 2024-01-23 | Qualcomm Incorporated | On-die voltage-frequency security monitor |
TWI769484B (zh) * | 2020-07-13 | 2022-07-01 | 鴻海精密工業股份有限公司 | 晶片腳位連接狀態顯示方法、電腦裝置及儲存介質 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3276389B2 (ja) * | 1992-03-06 | 2002-04-22 | 富士通株式会社 | 電圧測定装置 |
US6298458B1 (en) * | 1999-01-04 | 2001-10-02 | International Business Machines Corporation | System and method for manufacturing test of a physical layer transceiver |
AU2001292686A1 (en) * | 2000-09-14 | 2002-03-26 | Time Domain Corporation | System and method for detecting an intruder using impulse radio technology |
US7131034B2 (en) * | 2002-11-12 | 2006-10-31 | Sun Microsystems, Inc. | On-chip measurement of signal state duration |
KR100517554B1 (ko) * | 2002-12-05 | 2005-09-28 | 삼성전자주식회사 | 보안 기능을 갖는 반도체 집적 회로 |
US20050066189A1 (en) * | 2003-09-18 | 2005-03-24 | MOSS Robert | Methods and structure for scan testing of secure systems |
WO2006028558A1 (en) * | 2004-09-03 | 2006-03-16 | Virgina Tech Intellectual Properties, Inc. | Detecting software attacks by monitoring electric power consumption patterns |
US20060050929A1 (en) * | 2004-09-09 | 2006-03-09 | Rast Rodger H | Visual vector display generation of very fast moving elements |
US7478294B2 (en) * | 2005-06-14 | 2009-01-13 | Etron Technology, Inc. | Time controllable sensing scheme for sense amplifier in memory IC test |
US7487419B2 (en) * | 2005-06-15 | 2009-02-03 | Nilanjan Mukherjee | Reduced-pin-count-testing architectures for applying test patterns |
JP2009071533A (ja) * | 2007-09-12 | 2009-04-02 | Advantest Corp | 差動信号伝送装置および試験装置 |
JP5100286B2 (ja) * | 2007-09-28 | 2012-12-19 | 東芝ソリューション株式会社 | 暗号モジュール選定装置およびプログラム |
KR101436982B1 (ko) * | 2007-10-12 | 2014-09-03 | 삼성전자주식회사 | 반도체 집적 회로 및 그것의 검사 방법 |
US20100246808A1 (en) * | 2007-12-05 | 2010-09-30 | Nec Corporation | Side channel attack tolerance evaluation apparatus, method and program |
FR2928060B1 (fr) | 2008-02-25 | 2010-07-30 | Groupe Des Ecoles De Telecommunications Get Ecole Nat Superieure Des Telecommunications Enst | Procede de test de circuits de cryptographie, circuit de cryptographie securise apte a etre teste, et procede de cablage d'un tel circuit. |
US7525331B1 (en) * | 2008-03-06 | 2009-04-28 | Xilinx, Inc. | On-chip critical path test circuit and method |
US8020138B2 (en) * | 2008-06-02 | 2011-09-13 | International Business Machines Corporation | Voltage island performance/leakage screen monitor for IP characterization |
JP2010134677A (ja) * | 2008-12-04 | 2010-06-17 | Renesas Electronics Corp | マイクロコンピュータ及び組み込みソフトウェア開発システム |
US8305725B2 (en) * | 2009-08-21 | 2012-11-06 | Motorola Solutions, Inc. | Current limiting apparatus and method |
US20130070651A1 (en) * | 2010-05-27 | 2013-03-21 | Kyocera Corporation | Power line communication device, security level setting method, and storage medium storing security level setting program |
JP2012182784A (ja) * | 2011-02-09 | 2012-09-20 | Elpida Memory Inc | 半導体装置 |
US8614571B2 (en) * | 2011-11-18 | 2013-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for on-chip sampling of dynamic IR voltage drop |
EP2972877B1 (en) | 2013-03-15 | 2021-06-16 | Power Fingerprinting Inc. | Systems, methods, and apparatus to enhance the integrity assessment when using power fingerprinting systems for computer-based systems |
CN105092930B (zh) * | 2014-05-06 | 2020-10-30 | 恩智浦美国有限公司 | 片上电流测试电路 |
US9804222B2 (en) * | 2014-11-14 | 2017-10-31 | Allegro Microsystems, Llc | Magnetic field sensor with shared path amplifier and analog-to-digital-converter |
US9835680B2 (en) * | 2015-03-16 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method, device and computer program product for circuit testing |
-
2016
- 2016-01-12 US US15/543,501 patent/US10776484B2/en active Active
- 2016-01-12 JP JP2016569363A patent/JP6555486B2/ja active Active
- 2016-01-12 EP EP16737338.0A patent/EP3246717B1/en active Active
- 2016-01-12 WO PCT/JP2016/050725 patent/WO2016114267A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016114267A1 (ja) | 2016-07-21 |
JPWO2016114267A1 (ja) | 2017-10-26 |
EP3246717A4 (en) | 2018-10-10 |
US10776484B2 (en) | 2020-09-15 |
EP3246717A1 (en) | 2017-11-22 |
EP3246717B1 (en) | 2022-03-23 |
US20180004944A1 (en) | 2018-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6555486B2 (ja) | オンチップモニタ回路及び半導体チップ | |
Hoque et al. | Golden-free hardware Trojan detection with high sensitivity under process noise | |
Salmani et al. | On design vulnerability analysis and trust benchmarks development | |
Balasch et al. | Electromagnetic circuit fingerprints for hardware trojan detection | |
Narasimhan et al. | Hardware Trojan detection by multiple-parameter side-channel analysis | |
Li et al. | At-speed delay characterization for IC authentication and Trojan horse detection | |
Narasimhan et al. | Multiple-parameter side-channel analysis: A non-invasive hardware Trojan detection approach | |
Zhang et al. | RON: An on-chip ring oscillator network for hardware Trojan detection | |
Ngo et al. | Hardware Trojan detection by delay and electromagnetic measurements | |
Ngo et al. | Method taking into account process dispersion to detect hardware Trojan Horse by side-channel analysis | |
Cha et al. | Efficient Trojan detection via calibration of process variations | |
Nejat et al. | A study on the efficiency of hardware Trojan detection based on path-delay fingerprinting | |
Majéric et al. | Electromagnetic security tests for SoC | |
Jin et al. | Real-time trust evaluation in integrated circuits | |
Weiner et al. | A calibratable detector for invasive attacks | |
Kutzner et al. | Hardware trojan design and detection: a practical evaluation | |
Yang et al. | Golden-free hardware trojan detection using self-referencing | |
Hutter et al. | Exploiting the difference of side-channel leakages | |
Karimi et al. | On the effect of aging in detecting hardware trojan horses with template analysis | |
Liu et al. | Scca: Side-channel correlation analysis for detecting hardware trojan | |
Lecomte et al. | Thoroughly analyzing the use of ring oscillators for on-chip hardware trojan detection | |
Sharma et al. | A state-of-the-art reverse engineering approach for combating hardware security vulnerabilities at the system and pcb level in iot devices | |
Fujimoto et al. | A novel methodology for testing hardware security and trust exploiting on-chip power noise measurement | |
Giridharan et al. | A MUX based Latch Technique for the detection of HardwareTrojan using Path Delay Analysis | |
Paul et al. | Rihann: Remote iot hardware authentication with intrinsic identifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170829 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6555486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |