JP6554071B2 - マルチチップ接続用導波路チップ - Google Patents

マルチチップ接続用導波路チップ Download PDF

Info

Publication number
JP6554071B2
JP6554071B2 JP2016126881A JP2016126881A JP6554071B2 JP 6554071 B2 JP6554071 B2 JP 6554071B2 JP 2016126881 A JP2016126881 A JP 2016126881A JP 2016126881 A JP2016126881 A JP 2016126881A JP 6554071 B2 JP6554071 B2 JP 6554071B2
Authority
JP
Japan
Prior art keywords
waveguide
core
chip
light
waveguide chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016126881A
Other languages
English (en)
Other versions
JP2018004704A (ja
Inventor
田中 拓也
拓也 田中
小熊 学
学 小熊
井藤 幹隆
幹隆 井藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2016126881A priority Critical patent/JP6554071B2/ja
Publication of JP2018004704A publication Critical patent/JP2018004704A/ja
Application granted granted Critical
Publication of JP6554071B2 publication Critical patent/JP6554071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、光通信用の導波路チップ間の接続構造に関する。
光通信技術では、通信需要によって大容量化が求められるとともに、伝送容量あたりのコストの削減が求められており、複数の導波路チップ同士を接続するマルチチップ接続の技術でも、それらの要求を満たすことが期待されていた。
マルチチップ接続の適用例としては、石英系PLC(Planar Lightwave Circuit)同士を集積することで、AWG(Arrayed Waveguide Grating)、タップ回路、モニタPD(Photodiode)およびVOA(Variable Optical Attenuator)を集積したWDM(Wavelength Division Multiplex)用レベル等価機能付きAWG、またはリングネットワーク用ROADM(Reconfigurable Optical Add/Drop Multiplexer)スイッチがある。
このような石英系PLC同士を集積するマルチチップ接続では、上述したAWG、タップ回路またはVOA等の構成要素を異なる工程で個別に作製した後に、チップ同士を接続して集積する。これにより、モジュールの小型化および省スペース化が図られ、低コスト化を実現することができる。
また、別のマルチチップ接続の適用例としては、LiNbO3導波路と石英系PLCとを集積した多値変調用の変調器がある。この場合、LN導波路によって、高速な変調が可能になるとともに、石英系PLCの回路によって柔軟な光回路レイアウトが可能になる。このような観点から、多値変調用の変調器として、DQPSK(Differential Quadrature Phase Shift Keying)変調器や100G-DP(Dual- polarization)-QPSK変調器を含む様々なタイプの相変調器が検討されている。
さらに、上述のほかにも、Si導波路と石英系PLCとを接続したデータセンター用のフェーズドアレイスイッチがある。この場合、Si導波路上の熱光学スイッチを用いることで、消費電力が低くなり、石英導波路の場合よりも応答特性が高速になる。また、石英ガラス導波路を用いることで、光ファイバとの結合損失が小さくなる。
このように、マルチチップ接続によって各種チップの利点を有効利用したデバイスが提供されている。
従来のマルチチップ接続用導波路チップでは実質的には、後述するシングルモード導波路が接続されていた。この導波路チップとして、従来の石英系導波路チップについて、図9および図10を参照して説明する。図9はかかるチップ90の斜視図、図10はかかるチップ90のxy断面図、を示す。なお、図9および図10において、y軸は基板の垂直方向、z軸は信号光の進行方向を表している。
図9および図10において、チップ90は、石英基板900上に、下部クラッド901と、3つのコア902,903,904と、上部クラッド905とを備える。コア902〜904は、2つのクラッド901,905によって挟まれ、これによりコア902〜904では光が閉じ込められて光が伝搬するように構成されている。
コア903は、通信用の信号光が伝搬するコアである。図9および図10では、コア903は、説明の便宜上、一つだけ示されているが、導波路チップは一般的に、信号光用のコアを複数含む。
コア902,904は、チップ接続のために用いられるモニタ光用のコアである。
クラッド901,905はSiO2ガラスで形成され、コア902〜904はSiO2−GeO2ガラスで形成される。コア902〜904の各屈折率は、クラッド901,905の各屈折率より高い。一般に、上述したコアとそれを挟むクラッドとを備えたものを、導波路と呼ぶ。
図9および図10のy軸方向において、モニタ光用のコア902,904の位置は、信号光用のコア903の位置と同じである。
図11(a)〜図11(e)は、石英系導波路チップ90の作製工程を示す図である。
図11(a)に示したSi基板900を準備した後、基板900にガラスを堆積して下部クラッド901を形成し(図11(b))、下部クラッド901上にコア膜920を形成する(図11(c))。次に、フォトリソグラフィーと反応性イオンエッチングとにより、コア膜920を加工してコア902〜904を形成する(図11(d))。最後に、上部クラッド905を形成する(図11(e))。
図11(d)からわかるように、信号光用のコア903とモニタ光用のコア902,904は、同じ工程で作製される。この場合、コア902〜904のy軸方向の各厚み、およびコア902〜904が形成されるガラスの各屈折率は、それぞれ同一となる。
信号光用のコア903を含む導波路(信号光用導波路)は、y軸方向においてシングルモード導波路である。一般にシングルモード導波路とは、x軸およびy軸の両方向においてシングルモードとなる導波路を意味する。
この場合、モニタ光用コア902,904を含む導波路では、y軸方向は後述するシングルモード条件が与えられるので、x軸方向のコア幅を必要以上に広げないようにすれば、シングルモード導波路として機能する。
マルチチップ接続では、モニタ光用コアを含む導波路(モニタ光用導波路)に光を入射させ、この入射光に基づいて光軸を調芯するようにしている。図12および図13は、かかるマルチチップ接続のための調芯処理を説明するための図である。
図12に示すように、ファイバブロック1203の一端を、例えば上述の導波路チップ90に近接させ、ファイバブロック1203のモニタ光用ファイバ1200または1202に光を伝搬させる。そして、ファイバ1200または1202を経由して光を入射した導波路チップ90内の各モニタ光用導波路の出力が最大になるように光軸を合わせて、ファイバブロック1203と導波路チップ90との調芯を行う。なお、上述した調芯は、2つのモニタ光用導波路に対して実施する。これにより、信号光用の光ファイバ1201と導波路チップ90内の導波路が調芯されることになる。
ファイバブロック1203と導波路チップ90とは、接着材で固定される。なお、上述したファイバブロック1203と導波路チップ90との接続形態は、特許文献1に開示されている。
その後、図13に示すように、導波路チップ90に別の導波路チップ91を近接させ、ファイバ1200または1202を経由して光を入射した導波路チップ91内の各モニタ光用導波路の出力が最大になるように光軸を合わせ、導波路チップ90,91間の調芯を行う。この場合、ファイバブロック1203に取り付けられたファイバは、シングルモードで動作し、導波路チップのモニタ導波路も、シングルモードで動作する。
[シングルモード導波路の条件]
次に、矩形のコアが埋め込まれた埋め込み導波路がシングルモード導波路として機能する条件について説明する。x軸方向またはy軸方向のシングルモード条件は、以下のように正規化周波数vを用いて表される(非特許文献1の5〜6頁)。
埋め込み導波路の正規化周波数vは、下記式(1)で与えられる。
Figure 0006554071
なお、式(1)において、aはx軸方向またはy軸方向のコアのサイズの半分の長さを表し、ncoreはコアの屈折率を表す。kは波数を表し、下記式(2)で与えられる。また、Δは、導波路の比屈折率差を表し、下記式(3)で与えられる。
Figure 0006554071
なお、式(2)において、λは波長を表す。
Figure 0006554071
なお、式(3)において、ncladdingはクラッドの屈折率を表す。
シングルモード条件は、上記式(1)の「v」の値がπ/2以下の場合であることが知られている(非特許文献1の20〜21頁)。
上記式(1)から、コアのサイズを大きくしたり、導波路の比屈折率差を大きくしたりすると、「v」の値が大きくなるので、マルチモードになりやすくなることがわかる。しかしながら、「v」の値が2.3程度まで大きくしても、高次のモードになりにくく、実質的にシングルモードで伝搬する。このような条件の導波路を、疑似シングルモード導波路という。
マルチチップ接続技術によって、シングルモードで動作するチップ同士が接続される。しかしながら、近年、光通信容量を大容量化する空間分割多重(SDM: Space Division Multiplexing)技術、特にマルチモード伝送技術に対応するため、シングルモード導波路チップとマルチモード導波路チップとの接続、またはマルチモード導波路チップ同士を接続することが必要になってきている(非特許文献5)。
図14は、非特許文献5の導波路であって、矩形導波路と積層導波路と矩形のマルチモード導波路とが接続される構成を示している。この構成では、積層導波路は、4つのモードが許容されていることからマルチモードで動作する導波路となる。図14において、符号1400,1402,1404はSi基板、符号1401,1403,1405はクラッドを、それぞれ示す。
図15は、信号光用のコア1503がマルチモードである従来の作製工程で作製された導波路チップのxy断面を示している。図15に示す導波路チップは、Si基板1500と、下部クラッド1501と、モニタ光用のコア1502,1504と、信号光用のコア1503と、上部クラッド1503とを備える。マルチモードである信号光用のコア1503を含む導波路は、x軸およびy軸の両方向にマルチモードである。
図15において、モニタ光用のコア1502,1504は、信号光用のコア1503と同じコア層が加工して形成されており、コア1502〜1504の高さは同じである。このため、x軸方向の導波路幅を狭くして、x軸方向はシングルモードで導波路を動作させるとしても、y軸方向のコア厚は大きいままなので、y軸方向はマルチモードで動作してしまう。
例えば、モニタ光用のコア1502,1504が含まれるモニタ光用導波路の両方がシングルモードである場合は、調芯できる。しかし、どちらか一方がマルチモードである場合は、調芯が難しい。これは各モードの光電界強度分布の違いに基づく。以下の説明では、説明の容易のため、マルチモード導波路のx軸方向が2モード導波路であるとして説明する。
図16(a)はシングルモード導波路の場合の光電界強度分布、図16(b)はマルチモード導波路の場合の基底モード(E11)の光電界強度分布、図16(c)はマルチモード導波路のE11よりも1つ次数の高いモード(E21)の光電界強度分布、を示す。なお、図16では、同じ強度の光電界強度は、等高線で示してある。例えば図16(a)では、コアの中心に近づくほど光電界強度が大きくなっている。
なお、E11およびE21は一般的に、断面が方形の光導波路を伝搬する光の電界分布を表している。この場合の電界分布を、EMN(M,Nは整数)で表した場合、EMNはx軸方向(基板の水平方向)における電界分布の山と谷の合計数がMであり、y軸方向の電界分布の山と谷の合計数がNであることを表している。例えばE11の場合、x軸およびy軸の各方向において、電界分布の山と谷の合計数がそれぞれ「1」であることを表している。
図16(a)からわかるように、シングルモードの場合は、許容されるモードの光強度のピークはコアの中心にあるので、光強度が最大になるように調芯すると、コアの中心同士が一致するように調芯される。
一方、どちらか一方の導波路チップがマルチモードである場合、光電界強度のピークがコアの中心にあるモード(図16(b))と、光電界強度のピークが2つあるモード(図16(c))とが励起してしまう。このため、光電界強度が最大になるように調芯しても、コアの中心同士が一致するように調芯される保証はない。なお、図16において、符号1600、1601、1602はコアを表したものである。図16では、コアを囲むクラッドは省略して示してある。
特開平8-313744号公報
金子明正他4名、「次世代ネットワークを拓く複合機能集積PLC技術」、NTT技術ジャーナル、2005年5月号 T. Yamada他5名, "86-Gbit/s differential quadrature phase-shift-keying modulator using hybrid assembly technique with planar lightwave circuit and LiNbO3 devices", LEOS( Lasers and Electro-Optics Society ) 2006, Pages: 963 - 964, ThDD4 H. Yamazaki他6名, "Integrated 100-Gb/s PDM-QPSK modulator using a hybrid assembly technique with silica-based PLCs and LiNbO3 phase modulators", ECOC(European Conference on Optical Communication) 2008, Mo.3.C.1 片寄里美他2名、"マルチチップ集積技術を用いた1×8石英‐シリコンフェーズアレイ型光スイッチの作製," 電子情報通信学会 総合大会C-3-52、2016 岡本勝就、「光導波路の基礎」、コロナ社、1992年、p6、p.20-21、p.27-30
図15で示した従来の導波路のように、信号光用導波路がマルチモードで動作する場合、モニタ光用導波路もマルチモード導波路となるので、導波路チップ間の光軸の調芯を行うことができない。このため、信号光用導波路がマルチモード導波路の場合であっても、モニタ光用導波路は、シングルモードで動作するような導波路チップが望まれていた。
本発明は、信号光用導波路がマルチモード導波路の場合であっても、モニタ光用導波路はシングルモードで動作させることで、シングルモード導波路チップとマルチモード導波路チップとの間、またはマルチモード導波路チップどうしの光軸の調芯することができる導波路チップを提供することを目的とする。
上記の課題を達成するため、本発明は、シングルモード導波路チップとマルチモード導波路チップとの接続、またはマルチモード導波路チップどうしの接続に用いられる導波路チップであって、基板と、前記基板の上に形成されたマルチモードの光信号用導波路と、前記基板の垂直方向において前記光信号用導波路と異なる位置に形成され、他の導波路チップと接続する場合に当該他の導波路チップとの光軸の調芯のために用いられる複数のモニタ光用導波路とを備え、前記各モニタ光用導波路は、シングルモード導波路である。
前記光信号用導波路および前記モニタ光用導波路は、それぞれコアとクラッドとを備えるようにしてもよい。
前記光信号用導波路は、隣接するコアの間に前記クラッドが形成された積層コア導波路であるようにしてもよい。
前記クラッドは、下部クラッドと上部クラッドとを備え、前記下部クラッドは、前記基板側から順に、第1の下部クラッドと第2の下部クラッドとを備え、前記光信号用導波路の前記コアは、前記第2の下部クラッド上に形成され、前記モニタ光用導波路の前記コアは、前記第1の下部クラッド上に形成されるようにしてもよい。
前記クラッドは、下部クラッドと上部クラッドとを備え、前記下部クラッドは、前記基板側から順に、第1の下部クラッドと第2の下部クラッドとを備え、前記光信号用導波路の前記コアは、前記第1の下部クラッド上に形成され、前記モニタ光用導波路前記コアは、前記第2の下部クラッド上に形成されるようにしてもよい。
信号光用導波路がマルチモード導波路の場合であっても、モニタ導波路はシングルモードで動作させることで、シングルモード導波路チップとマルチモード導波路チップとの間、またはマルチモード導波路同士の光軸の調芯することができる。
本発明の実施形態の第1の導波路チップのxy断面を示す図である。 本発明の実施形態の第2の導波路チップのxy断面を示す図である。 第1および第2の導波路チップの各々のyz断面を示す図である。 第1および第2の導波路チップの各々のzx断面を示す図である。 第1および第2の導波路チップが接続された様子を示す図である。 第1の導波路チップの作製工程の一例を説明するための図である。 第3の光導波路チップのxy断面を示す図である。 第4の光導波路チップのxy断面を示す図である。 従来の導波路チップの斜視図である。 従来の導波路チップのxy断面図である。 従来の導波路チップの作製工程を示す図である。 従来の導波路チップとファイバブロックとの調芯処理を説明するための図である。 従来の導波路チップ同士の調芯処理を説明するための図である。 従来の積層コア型モード変換器を説明する図である。 信号光用のコアがマルチモードである従来の作製工程で作製された導波路チップの断面を示す図である。 一般的なシングルモード導波路の光電界強度分布とマルチモード導波路の各モードの光電界強度分布を説明するための図である。
以下、本実施形態における導波路チップについて説明する。この導波路チップは、シングルモード導波路チップまたはマルチモード導波路チップである。本実施形態では、シングルモード導波路チップとマルチモード導波路チップが調芯されて接続される、またはマルチモード導波路チップどうしが調芯されて接続される。以下、図1および図2を参照して2つの導波路チップの構成を説明する。
[導波路チップ1の構成]
図1は、第1の導波路チップ1のxy断面を示す図である。なお、以下の説明において、y軸方向は基板の垂直方向であり、z軸方向は信号光の進行方向である。
図1において、導波路チップ1は、Si基板100を備えており、基板側から、第1の下部クラッド101と、第2の下部クラッド102と、上部クラッド106とを備える。
モニタ光用導波路のコア103,104は、他の導波路チップ(この実施形態では、導波路チップ2)と接続する場合に当該他の導波路との光軸の調芯のために用いられる。この実施形態では、コア103,104では、シングルモードで光が伝搬する。
一方、信号光用導波路のコア105では、y軸方向に対してシングルモードで光は伝搬し、x軸方向に対して光はマルチモードで伝搬する。
図1は、導波路チップ1のxy断面を示す図である。なお、図1において、y軸方向は基板の垂直方向であり、z軸方向は信号光の進行方向である。
図1において、導波路チップ1は、Si基板100を備えており、基板側から、第1の下部クラッド101と、第2の下部クラッド102と、上部クラッド106とを備える。
モニタ光用導波路のコア103,104では、x軸およびy軸の両方向に対して光はシングルモードで伝搬する。
一方、信号光用導波路のコア105では、y軸方向に対してシングルモードで光は伝搬し、x軸方向に対して光はマルチモードで伝搬する。
[導波路チップ2の構成]
図2は、第2の導波路チップ2のxy断面を示す図である。なお、図2において、y軸方向は基板の垂直方向であり、z軸方向は信号光の進行方向である。
図2において、導波路チップ2は、Si基板200を備えており、基板側から、第1の下部クラッド201と、第2の下部クラッド202と、上部クラッド206とを備える。
信号光用導波路のコア205では、x軸およびy軸方向の両方向に対して光はマルチモードで伝搬する。モニタ光用導波路のコア203,204では、x軸およびy軸の両方向に対して光はシングルモードで伝搬する。
なお、図1および図2の各導波路チップ1,2では、説明の容易のため、信号光用のコアが1つだけ示されているが、信号光用のコアは一般的には、波長分波や合波、および光信号の処理のため複数備えられる。また、図1および図2の各導波路チップ1,2では、モニタ光用のコアは2つずつ示されているが、3つ以上備えるようにしてもよい。
[導波路チップ1,2の調芯]
次に、上述した導波路チップ1,2の調芯に関連して、導波路チップ1,2の各々のyz断面について説明する。
図3(a)は導波路チップ1のyz断面、図3(b)は導波路チップ2のyz断面を示す。図3(a)および図3(b)は、信号光用のコア105,205のx軸方向の中央からみた断面を例示している。
導波路チップ1,2を接続する場合、導波路チップ1のモニタ光用導波路のコア103に光を入射し、導波路チップ2のモニタ光用導波路のコア203から出力される光が最大になるように調芯する。また、導波路チップ1のモニタ光用導波路のコア104に光を入射し、導波路チップ2のモニタ光用導波路のコア204から出力される光が最大になるように調芯する。このようにして、導波路チップ1の光信号用のコア105と導波路チップ2のコア205が調芯するようにする。
このように、モニタ光用導波路のコア103,203の光軸、およびモニタ光用導波路のコア104, 204の光軸を調芯することで、光信号用導波路のコア105,205の光軸を調芯することができるが、これは、以下の理由に基づく。
まず、図3(a)および図3(b)において、導波路チップ1,2では、光信号処理用導波路のy軸方向の位置が一致する。すなわち、図3(a)および図3(b)に示したy軸方向の間隔h100,h200が等しい。
なお、上述した間隔h100は、図3(a)に示すように、導波路チップ1におけるモニタ光用のコア103(104)の中心から、信号光用のコア105の中心までのy軸方向の間隔を表している。また、上述した間隔h200は、図3(b)に示すように、導波路チップ2におけるモニタ光用のコア203(204)の中心から、光信号用のコア305の中心までのy軸方向の間隔を表している。
また、導波路チップ1,2では、光信号処理用導波路のx軸方向の位置も一致する。図4(a)は導波路チップ1のzx断面、図4(b)は導波路チップ2のzx断面を示している。図4(a)および図4(b)の例では、x軸方向の間隔w101,w201が等しく、また、間隔w102,w202も等しい。
図4(a)に示した間隔w101は、導波路チップ1におけるモニタ光用のコア103の中心から、信号光用のコア105の中心までのx軸方向の間隔を表している。また、図4(a)に示した間隔w102は、導波路チップ1における信号光用のコア105の中心から、モニタ光用のコア104の中心までのx軸方向の間隔を表している。
また、図4(b)に示した間隔w201は、導波路チップ2におけるモニタ光用のコア203の中心から、信号光用のコア205の中心までのx軸方向の間隔を表している。また、図4(b)に示した間隔w202は、導波路チップ2における信号光用のコア205の中心から、モニタ光用のコア204の中心までのx軸方向の間隔を表している。
導波路チップ1,2の調芯が完了した後、導波路チップ1,2間を接着材で固化する。この場合、導波路と接着材との間で信号光が反射しないように、導波路を構成するSiO2ガラスと屈折率が近い接着剤を選択するのが好ましい。
図5は、導波路チップ1,2の接続後のyz断面を示す図である。これは導波路チップ1の信号光用コア105および導波路チップ2の信号光用のコア205のx軸方向の中心からみた図である。
次に、導波路チップ1の作製工程について図3および図6を参照して説明する。図6(a)〜(h)は、導波路チップ1の作製工程の一例を説明するための図である。ここでは、導波路チップ1の作製工程について説明するが、導波路チップ2についても同様である。
図6(a)に示したSi基板100を準備した後、基板100にガラスを堆積して第1の下部クラッド101を形成し(図6(b))、下部クラッド101上にコア膜620を形成する(図6(c))。そして、フォトリソグラフィーと反応性イオンエッチングとにより、コア膜620を加工してコア103,104を形成する(図6(d))。
次に、第2の下部クラッド102を形成する(図6(e))。この場合、クラッドの厚みは調整できるので、図3に一例を示すように、クラッド101,202のガラスの厚みを調整し、図3に示したy軸方向の間隔h100,h200が等しくなるようにすることができる。
第2の下部クラッド102上にコア膜630を形成し(図6(f))、フォトリソグラフィーと反応性イオンエッチングとにより、コア膜630を加工して信号光用のコア105を形成する。(図6(g))。このとき、モニタ光用コア103,104と光信号用コア105は、それぞれ別々の工程で形成されるので、光信号用コア105がマルチモード条件となっても、モニタ光用コア103,104は、シングルモード条件で形成することができる。
最後に、上部クラッド106を形成する(図6(h))。
以上説明したように、この実施形態の各導波路チップ1,2によれば、基板の上に形成されたマルチモードの光信号用導波路と、基板の垂直方向において光信号用導波路と異なる位置に形成され、他の導波路チップと接続する場合に当該他の導波路との光軸の調芯のために用いられる複数のモニタ光用導波路とを含む。ここで、導波路チップ1,2の各モニタ光用導波路は、シングルモード導波路であるので、許容されるモードの光電界強度分布のピークはコアの中心にある。これにより、光強度が最大になるように調芯すると、コアの中心同士が一致するように各導波路チップ1,2間の光軸が調芯される。すなわち、信号光用導波路がマルチモード導波路の場合であっても、モニタ光用導波路はシングルモードで動作させることで、シングルモード導波路チップとマルチモード導波路チップとの間、またはマルチモード導波路同士の光軸の調芯することができる。
次に、本実施形態の変形例について説明する。
(変形例1)
以上では、信号光用コアの積層コアの形態について言及しなかったが、積層コアを含む導波路チップを、他の導波路チップ1または導波路チップ2と接続するようにしてもよい。例えば図7は、積層コアを含む導波路チップ3のxy断面について示している。
図7に示す例では、導波路チップ3は、図1および図2に示したものと同様に、導波路チップ3は、Si基板300、第1の下部クラッド301、第2の下部クラッド302、および上部クラッド308を備える。さらに、導波路チップ3でも、モニタ光用のコア303,304を備える。
一方、図1および図2に示したものと異なり、導波路チップ3は、上層コア305、中間層コア306、および下層コア307からなる積層コアを備える。この変形例では、これらの3つのコア305〜307が信号光用のコアとして機能する。
図7において、上層コア305と下層コア307は、中間層コア706に対して対称に配置される。すなわち、コア305,307は、サイズおよび屈折率が同じである。これらの具体的な値は、文献(田中拓也他3名、「積層導波路型モード変換器の提案」、電子情報通信学会、ソサイエティ大会、C-3-3、2015)に示されているものと同様である。
図7に示したx軸方向において、中間層コア306の中心からモニタ光用のコア303の中心までの距離をw301とし、中間層コア306の中心からモニタ光用のコア304の中心までの距離をw302とする。また、図7に示したy軸方向において、中間層コア306の中心からモニタ光用コア303,304の中心までの距離をh300とする。この場合、h300=h100(図1)、w301=w101(図1)、およびw302=102(図1)となるように設定されるので、導波路チップ1,3を接続する場合にもモニタ光用導波路を調芯することで、導波路チップ1の信号光用コア105と導波路チップ3の多層コア305〜307の中心(この変形例では、中間層コア306の中心)とを調芯することができる。
また、この変形例でも、上記実施形態のものと同様に、モニタ光用のコア303,304は、信号光の多層コア305〜307と異なる層に形成されているため、多層コアからなる層と独立に作製される。従って、多層コア305〜307からなる導波路がマルチモードで動作したとしても、モニタ光用のコア303,304はシングルモードで動作させることができる。よって、例えば、導波路チップ1,3のモニタ光用の各コア103,104,303,304を用いた調芯についても、対応するコアはともにシングルモードで動作する。
(変形例2)
以上では、図1、図2および図7を参照して、信号用のコアがモニタ光用のコアよりも上層に形成される場合の形態について説明した。これとは別に、信号用のコアは、モニタ光用のコアよりも上層に形成されるのではなく、下層に形成される導波路チップを適用するようにしてもよい。
図8は、かかる導波路チップ4の一例であって、信号用のコアが、モニタ光用のコアよりも下層に形成される場合のxy断面を示している。
図8に示す例では、導波路チップ4は、図1および図2に示したものと同様に、導波路チップ4は、Si基板400、第1の下部クラッド401、第2の下部クラッド402、および上部クラッド404を備える。
一方、図1および図2に示したものと異なり、信号用のコア403が、モニタ光用のコア405,406よりも下層に形成される。この場合、信号光用のコア403を伝搬する光は、x軸およびy軸の両方向にマルチモードで伝搬する。モニタ光用のコア305,306を伝搬する光は、シングルモードで伝搬する。
この変形例では、下部クラッド402の厚さを調整することで、信号光用コア403の中心とモニタ光用コア405,406の中心の距離を調整して、図8と同様の構成の導波路チップ(モニタ光用コアが信号光用コアより上層の構成のもの)と導波路チップ4とを調芯することができる。
90, 91 導波路チップ
100,200,300,400, 900, 1400, 1402, 1404, 1500 Si基板
901, 1501 下部クラッド
101,201,301,401 第1の下部クラッド
102,202,302,402 第2の下部クラッド
103,104,203,204,303,304,405,406, 902,904, 1502, 1504 モニタ光用のコア
105,205,305,306,307,403, 903, 1503 信号光用のコア
106,206,306,404, 905, 1505 上部クラッド
620,630, 920 コア膜
305 上層コア
306 中間層コア
307 下層コア
1200, 1202 モニタ光用の光ファイバ
1201 信号光用の光ファイバ
1203 ファイバブロック
1401, 1403, 1405 クラッド
1600, 1601, 1602 コア

Claims (6)

  1. シングルモード導波路チップとマルチモード導波路チップとの接続、またはマルチモード導波路チップどうしの接続に用いられる導波路チップであって、
    基板と、
    前記基板の上に形成されたマルチモードの光信号用導波路と、
    前記基板の垂直方向において前記光信号用導波路と異なる位置に形成され、他の導波路チップと接続する場合に当該他の導波路チップとの光軸の調芯のために用いられる複数のモニタ光用導波路と
    備え
    前記各モニタ光用導波路は、シングルモード導波路である
    ことを特徴とする導波路チップ。
  2. 前記光信号用導波路および前記モニタ光用導波路は、それぞれコアとクラッドとを備える
    ことを特徴とする請求項1に記載の導波路チップ。
  3. 前記光信号用導波路は、隣接するコアの間に前記クラッドが形成された積層コア導波路である
    ことを特徴とする請求項2に記載の導波路チップ。
  4. 前記クラッドは、下部クラッドと上部クラッドとを備え、前記下部クラッドは、前記基板側から順に、第1の下部クラッドと第2の下部クラッドとを備え
    前記光信号用導波路の前記コアは、前記第2の下部クラッド上に形成され、前記モニタ光用導波路の前記コアは、前記第1の下部クラッド上に形成されている
    ことを特徴とする請求項に記載の導波路チップ。
  5. 前記クラッドは、下部クラッドと上部クラッドとを備え、前記下部クラッドは、前記基板側から順に、第1の下部クラッドと第2の下部クラッドとを備え
    前記光信号用導波路の前記コアは、前記第1の下部クラッド上に形成され、前記モニタ光用導波路前記コアは、前記第2の下部クラッド上に形成されている
    ことを特徴とする請求項2に記載の導波路チップ。
  6. 請求項1ないし5のいずれか1項に記載の導波路チップが複数接続された
    ことを特徴とする導波路チップ。
JP2016126881A 2016-06-27 2016-06-27 マルチチップ接続用導波路チップ Active JP6554071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016126881A JP6554071B2 (ja) 2016-06-27 2016-06-27 マルチチップ接続用導波路チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016126881A JP6554071B2 (ja) 2016-06-27 2016-06-27 マルチチップ接続用導波路チップ

Publications (2)

Publication Number Publication Date
JP2018004704A JP2018004704A (ja) 2018-01-11
JP6554071B2 true JP6554071B2 (ja) 2019-07-31

Family

ID=60946237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016126881A Active JP6554071B2 (ja) 2016-06-27 2016-06-27 マルチチップ接続用導波路チップ

Country Status (1)

Country Link
JP (1) JP6554071B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283507A (ja) * 1988-05-10 1989-11-15 Nippon Sheet Glass Co Ltd 光部品の調心方法
JP3151699B2 (ja) * 1995-05-18 2001-04-03 日本電信電話株式会社 光回路部品の作製方法
JPH10227936A (ja) * 1997-02-13 1998-08-25 Nippon Telegr & Teleph Corp <Ntt> ハイブリッド平面型光回路とその作製方法
JPH11183747A (ja) * 1997-12-22 1999-07-09 Nippon Telegr & Teleph Corp <Ntt> 三次元高分子光導波路アレイおよびその製造方法
JP2001264574A (ja) * 2000-03-16 2001-09-26 Nippon Telegr & Teleph Corp <Ntt> 光ファイバ用v溝基板
JP5747384B2 (ja) * 2011-09-30 2015-07-15 国立研究開発法人産業技術総合研究所 多層導波路型光入出力端子
JP6130290B2 (ja) * 2013-12-04 2017-05-17 日本電信電話株式会社 モード結合器
JP2015114548A (ja) * 2013-12-12 2015-06-22 日本電信電話株式会社 光合分波器および光通信システム
WO2015127565A1 (en) * 2014-02-28 2015-09-03 Teraxion Inc. High index element-based spot-size converter for optical mode conversion and evanescent coupling between two waveguides

Also Published As

Publication number Publication date
JP2018004704A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
US10261251B2 (en) Two-stage adiabatically coupled photonic systems
US6212315B1 (en) Channel power equalizer for a wavelength division multiplexed system
JP5290534B2 (ja) 光集積回路および光集積回路モジュール
Du et al. Mode division multiplexing: from photonic integration to optical fiber transmission
US11899253B2 (en) Polarization splitter and rotator
JPWO2010038861A1 (ja) 結合系マルチコアファイバ、結合モード合分波器、マルチコアファイバ伝送システム、およびマルチコアファイバ伝送方法
JP7024359B2 (ja) 光ファイバ接続構造
US20180128977A1 (en) Silicon Photonic Device, Optical Polarisation Beam Coupler and Optical Waveguide Coupler
JP4705067B2 (ja) 三次元交差導波路
US20130223791A1 (en) Wavelength-selective path-switching element
JP2015108698A (ja) モード結合器
Yuan et al. Silicon Subwavelength Gratings Assisted Ultra-Broadband Dual-Polarization Mode-Order Converter
JP6554071B2 (ja) マルチチップ接続用導波路チップ
Sakamaki et al. Low-loss Y-branch waveguides designed by wavefront matching method
Hiraki et al. Monolithically integrated mode multiplexer/de-multiplexer on three-dimensional SiOx-waveguide platform
WO2001023955A2 (en) A nanophotonic mach-zehnder interferometer switch and filter
JP6487805B2 (ja) 導波路型モード変換器
US20210405292A1 (en) Optical Interconnect Structure and Method for Manufacturing Same
JP6457966B2 (ja) 光伝送システム
JP2008281639A (ja) 光偏向素子、光偏向モジュール及び光スイッチモジュール、並びに光偏向方法
Uchida et al. Ultra-Compact 8-Arrayed 8× 1 Switch Consists of ZrO2-SiO2-Based High ΔPLC
Teng Design and characterization of optical fiber-to-chip edge couplers and on-chip mode division multiplexing devices
Shiran Silicon Subwavelength Grating Structures For Mode-division-multiplexed Silicon Photonic Switches
Le Duy et al. Reconfigurable Generation of PAM-4 Signal Based on Fano Effect for Optical Interconnect Systems
Rodríguez Few-mode transmission technology for ultra-high capacity optical networks

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190705

R150 Certificate of patent or registration of utility model

Ref document number: 6554071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150