JP6550733B2 - 情報処理装置、診断方法及び診断プログラム - Google Patents
情報処理装置、診断方法及び診断プログラム Download PDFInfo
- Publication number
- JP6550733B2 JP6550733B2 JP2014243500A JP2014243500A JP6550733B2 JP 6550733 B2 JP6550733 B2 JP 6550733B2 JP 2014243500 A JP2014243500 A JP 2014243500A JP 2014243500 A JP2014243500 A JP 2014243500A JP 6550733 B2 JP6550733 B2 JP 6550733B2
- Authority
- JP
- Japan
- Prior art keywords
- crossbar
- port
- unit
- information
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
2 クロスバーボックス(XBBOX)
3 XSCF
3a 記憶部
3b 制御部
4 XBU(クロスバーユニット)
6 ビルディングブロック(BB)
7 XSCF
7a 記憶部
7b 制御部
8 システムボード
9 XBU(クロスバーユニット)
10 ユーザ端末
11 LAN
12 内部LAN
20 クロスバーケーブル(XBケーブル)
30a パーティション構成情報
30b パーティション稼働情報
30c CMI情報
31 診断部
32 構成判定部
32a 妥当性判定部
32b 環境判定部
33 ハード制御部
33a 診断電源投入部
34 RAS制御部
35 BB間通信部
41 ポート情報記憶部
42 テストモジュール
42a XBケーブルテスト部
42b XBポートテスト部
43 ポート
61 パーティション
62 ユーザ環境パーティション
63 診断用パーティション
66,67 診断範囲
81 CPU
82 メモリ
82a 共有メモリ
100 コンピュータ
101 MPU
102 フラッシュメモリー
103 RAM
Claims (7)
- 自装置を制御する制御部と、他の情報処理装置と通信を行うクロスバー部と、を有する情報処理装置において、
前記制御部は、
当該情報処理装置が使用される装置として割り当てられているか否かを示す情報と、当該情報処理装置の電源が投入されているか否かを示す情報と、他の情報処理装置との間でメモリの共有が行われているか否かを示す情報を記憶する制御情報記憶部と、
前記制御情報記憶部が記憶する情報に基づいてクロスバー診断の対象範囲を特定する特定部と、
前記クロスバー部に対して前記対象範囲のクロスバー診断を指示する指示部を備え、
前記クロスバー部は、
接続先のポートの情報を含むポート情報を記憶したポート情報記憶部と、
前記ポート情報記憶部に記憶されたポート情報に基づいてクロスバー診断を行う診断部と
を備えたことを特徴とする情報処理装置。 - 前記制御部は、
前記特定部により特定された対象範囲の電源投入を行う投入部
をさらに備えたことを特徴とする請求項1に記載の情報処理装置。 - 前記制御部は、
前記特定部により特定された対象範囲に基づいて前記ポート情報を作成する作成部と、
前記作成部により作成されたポート情報を前記ポート情報記憶部に設定する設定部と
をさらに備えたことを特徴とする請求項1又は2に記載の情報処理装置。 - 複数のクロスバー部を有し、各クロスバー部は複数のポートを有し、
前記特定部は、クロスバー診断の対象範囲として、当該情報処理装置、特定のクロスバー部又は特定のポートを特定することを特徴とする請求項1、2又は3に記載の情報処理装置。 - 前記クロスバー部は、複数のポートを備えてポート毎に前記ポート情報記憶部を有し、
前記診断部は、複数のポートを対象としてクロスバー診断を行うことを特徴とする請求項1〜4のいずれか1つに記載の情報処理装置。 - 情報処理装置を制御する制御部と、他の情報処理装置の処理部と通信を行うクロスバー部とを有する当該情報処理装置の診断方法において、
前記制御部が、当該情報処理装置が使用される装置として割り当てられているか否かを示す情報と、当該情報処理装置の電源が投入されているか否かを示す情報と、他の情報処理装置との間でメモリの共有が行われているか否かを示す情報に基づいてクロスバー診断の対象範囲を特定し、特定した対象範囲のクロスバー診断を前記クロスバー部に対して指示し、
前記クロスバー部が、接続先のポートの情報を含めて記憶部に記憶したポート情報に基づいてクロスバー診断を行う
ことを特徴とする診断方法。 - 情報処理装置を制御する制御部と、他の情報処理装置の処理部と通信を行うクロスバー部とを有する当該情報処理装置のクロスバー診断を行う診断プログラムにおいて、
コンピュータに、
当該情報処理装置が使用される装置として割り当てられているか否かを示す情報と、当該情報処理装置の電源が投入されているか否かを示す情報と、他の情報処理装置との間でメモリの共有が行われているか否かを示す情報に基づいてクロスバー診断の対象範囲を特定し、
特定した対象範囲のクロスバー診断を、接続先のポートの情報を含むポート情報を記憶したポート情報記憶部と前記ポート情報記憶部に記憶されたポート情報に基づいてクロスバー診断を行う診断部とを備える前記クロスバー部に指示する
処理を実行させることを特徴とする診断プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014243500A JP6550733B2 (ja) | 2014-12-01 | 2014-12-01 | 情報処理装置、診断方法及び診断プログラム |
US14/926,407 US9690647B2 (en) | 2014-12-01 | 2015-10-29 | Information processing apparatus and method of diagnosis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014243500A JP6550733B2 (ja) | 2014-12-01 | 2014-12-01 | 情報処理装置、診断方法及び診断プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016105262A JP2016105262A (ja) | 2016-06-09 |
JP6550733B2 true JP6550733B2 (ja) | 2019-07-31 |
Family
ID=56094430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014243500A Expired - Fee Related JP6550733B2 (ja) | 2014-12-01 | 2014-12-01 | 情報処理装置、診断方法及び診断プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9690647B2 (ja) |
JP (1) | JP6550733B2 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321813A (en) | 1991-05-01 | 1994-06-14 | Teradata Corporation | Reconfigurable, fault tolerant, multistage interconnect network and protocol |
JP3794151B2 (ja) * | 1998-02-16 | 2006-07-05 | 株式会社日立製作所 | クロスバースイッチを有する情報処理装置およびクロスバースイッチ制御方法 |
JP2000242520A (ja) * | 1999-02-19 | 2000-09-08 | Nec Eng Ltd | マルチノードコンピュータシステムおよび障害発生原因箇所特定方法 |
US6856600B1 (en) * | 2000-01-04 | 2005-02-15 | Cisco Technology, Inc. | Method and apparatus for isolating faults in a switching matrix |
JP3988146B2 (ja) * | 2004-07-27 | 2007-10-10 | 日本電気株式会社 | マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム |
US8000322B2 (en) * | 2004-07-30 | 2011-08-16 | Hewlett-Packard Development Company, L.P. | Crossbar switch debugging |
WO2008099453A1 (ja) * | 2007-02-09 | 2008-08-21 | Fujitsu Limited | 縮退方法および情報処理装置 |
US7895300B1 (en) * | 2008-02-28 | 2011-02-22 | Qlogic, Corporation | Systems and methods for testing device ports in a storage area network |
JP5030852B2 (ja) | 2008-04-26 | 2012-09-19 | 三菱電機株式会社 | 機器管理装置及び機器管理方法及びプログラム |
JP5696492B2 (ja) * | 2011-01-20 | 2015-04-08 | 日本電気株式会社 | 故障検出装置、故障検出方法、及び、故障検出プログラム |
JP5732868B2 (ja) * | 2011-01-24 | 2015-06-10 | 富士通株式会社 | 検証支援具、検証装置、検証方法、および検証プログラム |
JPWO2012127629A1 (ja) * | 2011-03-22 | 2014-07-24 | 富士通株式会社 | サーバシステム及びクロスバボードの活性保守方法 |
JP5722150B2 (ja) * | 2011-07-21 | 2015-05-20 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ |
JP6024472B2 (ja) * | 2013-01-18 | 2016-11-16 | 株式会社ナカヨ | Ip機器診断機能を有するip中継装置 |
-
2014
- 2014-12-01 JP JP2014243500A patent/JP6550733B2/ja not_active Expired - Fee Related
-
2015
- 2015-10-29 US US14/926,407 patent/US9690647B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160162347A1 (en) | 2016-06-09 |
US9690647B2 (en) | 2017-06-27 |
JP2016105262A (ja) | 2016-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6409229B2 (ja) | 複数のモジュールを備えるサーバ | |
US9619243B2 (en) | Synchronous BMC configuration and operation within cluster of BMC | |
US8417774B2 (en) | Apparatus, system, and method for a reconfigurable baseboard management controller | |
US7827442B2 (en) | Shelf management controller with hardware/software implemented dual redundant configuration | |
US9716612B2 (en) | Evaluation of field replaceable unit dependencies and connections | |
US7787388B2 (en) | Method of and a system for autonomously identifying which node in a two-node system has failed | |
US7599392B2 (en) | Devices and methods for matching link speeds between controllers and controlled devices | |
US11226753B2 (en) | Adaptive namespaces for multipath redundancy in cluster based computing systems | |
CN106716926B (zh) | 硬件库存的自动化独立式引导电路 | |
US20140095754A1 (en) | Back-Off Retry with Priority Routing | |
US20140067771A2 (en) | Management of a Scalable Computer System | |
CN114546283A (zh) | 一种存储设备存储链路端口管理方法、装置及存储介质 | |
US12063273B2 (en) | Server system | |
JP6550733B2 (ja) | 情報処理装置、診断方法及び診断プログラム | |
US8929251B2 (en) | Selecting a master processor from an ambiguous peer group | |
US7627774B2 (en) | Redundant manager modules to perform management tasks with respect to an interconnect structure and power supplies | |
US8954639B2 (en) | Integrated link calibration and multi-processor topology discovery | |
US20060179361A1 (en) | Cell boundary fault detection system | |
CN108021476B (zh) | 一种互联接口的测试方法、装置和计算设备 | |
US20060176826A1 (en) | All-to-all sequenced fault detection system | |
WO2021190252A1 (zh) | 芯片启动方法、装置及计算机设备 | |
JP6671247B2 (ja) | 通信装置 | |
TW202024903A (zh) | 依處理器資訊完整測試處理器內通訊鏈路之系統及方法 | |
CN110928820A (zh) | 串行小型计算机系统接口区域自动配置的系统和方法 | |
JP2020086538A (ja) | 計算機システム、及びデバイス管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6550733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |