TW202024903A

TW202024903A - 依處理器資訊完整測試處理器內通訊鏈路之系統及方法

Info

Publication number: TW202024903A
Application number: TW107145373A
Authority: TW
Inventors: 李岩
Original assignee: 英業達股份有限公司
Priority date: 2018-12-15
Filing date: 2018-12-15
Publication date: 2020-07-01

Abstract

一種依處理器資訊完整測試處理器內通訊鏈路之系統及方法，其透過取得主機板上之處理器的處理器資訊以及外部元件的元件資訊後，依據處理器資訊及元件資訊為每一個處理核心配置與各個節點對應的執行緒，使用各處理核心執行各執行緒，並判斷處理核心透過與所執行之執行緒對應的節點存取與節點相連接之外部元件所產生之存取結果是否正確之技術手段，可以測試計算設備之處理器與其他零部件間之穩定性，並達成提升測試有效性的技術功效。

Description

依處理器資訊完整測試處理器內通訊鏈路之系統及方法

一種測試之系統及其方法，特別係指一種依處理器資訊完整測試處理器內通訊鏈路之系統及方法。

為了確認伺服器等計算設備的效能以及穩定性，在計算設備的生產過程中通常需要對計算設備進行測試。目前的方式通常是針對處理器、記憶體模組、硬碟、網路卡等設置於計算設備上的各個零部件做並行的壓力測試，藉以完整覆蓋所有的零部件，例如，掃描記憶體的每一個位元、讀寫硬碟中的每一個位元、持續一段時間傳送與接收大量封包等。

然而，上述的測試方式實際上僅僅只有對零部件本身進行測試，只能夠保證零部件在計算設備運作時的穩定性，但卻沒有包含零部件與處理器之間在特定情況下的穩定性表現。例如，若處理器中的某個處理核心在存取該特定零部件時會發生異常狀況，但在上述壓力測試的過程中，由於處理器中的處理核心（core）所測試的項目是由處理器隨機指派的，因此在進行測試的過程中，有可能發生該處理核心完全沒有存取會導致異常的特定零部件的情況，如此，將無法測試出這樣的問題。

綜上所述，可知先前技術中長期以來一直存在現有壓力測試沒有對處理器與其他零部件之間的穩定性進行測試的問題，因此有必要提出改進的技術手段，來解決此一問題。

有鑒於先前技術存在壓力測試沒有測試計算設備之處理器與其他零部件間之穩定性的問題，本發明遂揭露一種依處理器資訊完整測試處理器內通訊鏈路之系統及方法，其中：

本發明所揭露之依處理器資訊完整測試處理器內通訊鏈路之系統，至少包含：處理資訊取得模組，用以取得主機板上之處理器的處理器資訊，處理器包含多個處理核心（core）及多個節點；元件資訊取得模組，用以取得主機板上之外部元件的元件資訊，其中，外部元件與節點連接；執行緒配置模組，用以依據處理器資訊及元件資訊為每一處理核心配置與各節點對應之執行緒（thread），使各處理核心執行與節點數量相同的執行緒，藉以透過與所執行之執行緒對應的節點存取與節點相連接之外部元件以產生存取結果；結果判斷模組，用以判斷存取結果是否正確。

本發明所揭露之依處理器資訊完整測試處理器內通訊鏈路之方法，其步驟至少包括：取得主機板上之處理器的處理器資訊，處理器包含多個處理核心及多個節點；取得主機板上之外部元件的元件資訊，外部元件與節點連接；依據處理器資訊及元件資訊為每一處理核心配置與節點數量相同之執行緒；使用各處理核心執行各執行緒，藉以透過與所執行之執行緒對應的節點存取與節點相連接之外部元件以產生一存取結果；判斷存取結果是否正確。

本發明所揭露之系統與方法如上，與先前技術之間的差異在於本發明透過取得主機板上之處理器的處理器資訊以及外部元件的元件資訊後，依據處理器資訊及元件資訊為每一個處理核心配置與各個節點對應的執行緒，使用各處理核心執行各執行緒，並判斷處理核心透過與所執行之執行緒對應的節點存取與節點相連接之外部元件所產生之存取結果是否正確，藉以解決先前技術所存在的問題，並可以達成提升測試有效性的技術功效。

以下將配合圖式及實施例來詳細說明本發明之特徵與實施方式，內容足以使任何熟習相關技藝者能夠輕易地充分理解本發明解決技術問題所應用的技術手段並據以實施，藉此實現本發明可達成的功效。

本發明可以測試計算設備之處理器中的每一個處理核心（core）與處理器中的各個節點之間的通訊鏈路，避免部分通訊鏈路異常導致大部分處理核心可以正確存取節點但某些處理核心無法正確存取相同外部元件的情況。

以下先以「第1圖」本發明所提之依處理器資訊完整測試處理器內通訊鏈路之系統架構圖來說明本發明的系統運作。如「第1圖」所示，本發明之系統含有處理資訊取得模組110、元件資訊取得模組120、執行緒配置模組130、結果判斷模組150。

處理資訊取得模組110負責取得計算設備100之處理器200的處理器資訊，其中，處理器200包含多個處理核心與多個節點，處理器資訊包含處理器200中之處理核心的數量、處理核心間之通訊鏈路、處理器所包含之節點的節點資訊、以及處理核心與節點間的連接關係等，但本發明並不以此為限。

本發明所提之節點為處理器200的對外通訊單元，如「第2圖」所示，節點可以是記憶體控制器231/232、外部互連控制器260，也可以是快速互連（QuickPath Interconnect, QPI）控制器/極快互連（UltraPath Interconnect, UPI）控制器250、直接媒體介面（Direct Media Interface, DMI）270等，但本發明所提之節點並不以上述為限。另外，同一類型的節點並不只限於一個，例如，處理器200也可以包含兩個或兩個以上的外部互連控制器260，及/或可以包含兩個或兩個以上的極快互連控制器250。

本發明所提之通訊鏈路為處理器200中所包含之任意兩個處理核心之間或任意處理核心與節點的傳遞資料的路線，如「第2圖」所示，在處理核心211與處理核心212之間、處理核心212與處理核心213之間、處理核心212與處理核心214之間，都有直接連接的通訊鏈路；而在處理核心211與處理核心213之間、處理核心211與處理核心214之間、以及處理核心213與處理核心214之間，都有通過其他處理核心間接連接的通訊鏈路。另外，本發明所提之處理核心與節點間的連接關係例如處理核心211與記憶體控制器231及極快互連控制器250連接、處理核心212與外部互連控制器260連接、處理核心213與記憶體控制器232及直接媒體介面270連接、處理核心214與記憶體控制器231/232連接等。

一般而言，處理資訊取得模組110可以透過計算裝置的開機自我檢測（Power-on Self-Test, POST）來偵測處理器200或透過載入可延伸韌體介面（Extensible Firmware Interface, EFI）驅動程式來辨識處理器200，藉以取得處理器200的識別資料，再依據處理器200的識別資料載入對應的處理器資訊，但處理資訊取得模組110取得處理器資訊之方式並不以上述為限。

元件資訊取得模組120負責取得與處理器200連接之外部元件的元件資訊。其中，外部元件可以是與記憶體控制器231/232連接的記憶體模組（Memory Module）411/412、與外部互連控制器260連接的外部互連（Peripheral Component Interconnect Express, PCIe）裝置420、與極快互連控制器250連接的各種晶片組（chipset）450、與直接媒體介面270連接的平台路徑控制器（Platform Controller Hub, PCH）430等。

元件資訊取得模組120可以提供使用者介面以設定外部元件的元件資訊；元件資訊取得模組120也可以如處理資訊取得模組110，透過計算裝置之開機自我檢測的偵測或可延伸韌體介面驅動程式的辨識以取得外部元件的元件資訊。但元件資訊取得模組120取得外部元件之元件資訊的方式並不以上述為限。

執行緒配置模組130負責依據處理資訊取得模組110所取得的處理器資訊，為處理器200中的每一個處理核心配置與各個節點對應的執行緒（thread），使得各個處理核心都分別執行與處理器200所包含之節點的數量相同的執行緒，藉以讓各個處理核心透過與所執行之執行緒存取對應的節點存取外部元件400以產生相對應的存取結果。其中，本發明所提之處理核心存取外部元件400之過程，可以是處理核心至外部元件400讀取資料或處理核心寫入資料至外部元件400，也可以是處理核心傳送資料至外部元件400或接收外部元件400所傳送的資料等，但本發明並不以上述為限，要特別說明的是，處理核心存取外部元件400之過程並不只限於執行一種作業，也可以執行兩種或兩種以上的作業，例如，處理核心可以在一個存取過程中進行寫入與讀取作業或是傳送與接收作業、甚至可以在一個存取過程中依序進行讀取、傳送、接收、寫入等作業。另外，本發明所提之存取結果包含與處理核心存取外部元件400之過程相關的任何資料，包含但不限於處理核心所傳送、接收、讀取、或寫入的資料。

更詳細的說，執行緒配置模組130可以依據處理資訊取得模組110所取得之處理器資訊中所包含的處理核心間之通訊鏈路與各節點與處理核心之連接關係以及元件資訊取得模組120所取得之外部元件的元件資訊配置對應的執行緒，使得每一個處理核心都可以透過每一個節點存取外部元件400，例如，當元件資訊表示外部元件為記憶體模組411/412時，執行緒配置模組130可以配置與記憶體模組411/412對應的執行緒給處理核心211，使得處理核心211在執行執行緒配置模組130所配置的執行緒後可以分別透過記憶體控制器231/232讀寫記憶體模組411/412；當元件資訊表示外部元件為外部互連裝置420、平台路徑控制器430、晶片組450時，執行緒配置模組130可以配置相對應的執行緒給處理核心211，使得處理核心211在執行執行緒後透過外部互連控制器260與外部互連裝置420通訊、透過極快互連控制器250與晶片組450通訊、透過直接媒體介面270與平台路徑控制器430通訊。相似的，執行緒配置模組130也可以分別配置與記憶體模組411/412、外部互連裝置420、平台路徑控制器430、晶片組450等外部元件對應的執行緒給處理核心212、處理核心213與處理核心214，使得處理核心212、處理核心213與處理核心214也都可以透過記憶體控制器231/232分別讀寫記憶體模組411/412、透過外部互連控制器260與外部互連裝置420通訊、透過極快互連控制器250與晶片組450通訊、透過直接媒體介面270與平台路徑控制器430通訊。

在部分的實施例中，執行緒配置模組130還可以依據處理資訊取得模組110所取得之處理器資訊中所包含的處理核心之間的通訊鏈路以及節點與處理核心的連接關係，由處理器200所包含的所有處理核心中選擇一個處理核心，並為被選擇之處理核心配置其他處理核心所執行過的相同執行緒，使得被選擇之處理核心執行相同的執行緒，也就是傳送相同的資料至相同節點、寫入相同的資料至相同節點中的相同位置、或由相同節點的相同位置讀取相同的資料。其中，執行緒配置模組130所選擇的處理核心為直接與節點連接之處理核心，也就是無須通過與其他核心之間的通訊鏈路即可存取節點的處理核心。

結果判斷模組150負責判斷處理器200中之各個處理核心所產生的存取結果是否正確。例如，判斷處理核心傳送資料後所接收到的回應是否正確、讀取並判斷處理核心寫入特定位置的資料是否正確等。

接著以一個實施例來解說本發明的運作系統與方法，並請參照「第3A圖」本發明所提之依處理器資訊完整測試處理器內通訊鏈路之方法流程圖。在本實施例中，假設待測計算設備100之主機板上的處理器200如「第2圖」所示，包含四個處理核心（處理核心211~214）、兩個記憶體控制器、一個極快互連控制器250、一個外部互連控制器260、以及一個直接媒體介面270，但本發明並不以此為限，例如，處理器200可以包含四個以上的處理核心，也可以只包含一個或兩個以上的記憶體控制器，或可以包含兩個或兩個以上的極快互連控制器250、外部互連控制器260等。

在本發明所提之測試過程中，首先，處理資訊取得模組110可以取得處理器200的處理器資訊（步驟310），元件資訊取得模組120可以取得外部元件的元件資訊（步驟320）。在本實施例中，假設處理資訊取得模組110與元件資訊取得模組120可以透過計算設備100之基本輸出入系統（Basic Input/Output System, BIOS）執行開機自我檢測或透過載入可延伸韌體介面驅動程式所產生的資料分別取得處理器200的處理器資訊以及與處理器200所包含之節點連接之外部元件的元件資訊。

需要說明的是，在本發明中，處理資訊取得模組110可以取得處理器200的處理器資訊（步驟310）與元件資訊取得模組120可以取得外部元件的元件資訊（步驟320）並沒有先後次序的關係，也就是說，可以先由元件資訊取得模組120取得外部元件的元件資訊（步驟320），再由處理資訊取得模組110取得處理器200的處理器資訊（步驟310）。

在處理資訊取得模組110取得處理器200的處理器資訊（步驟310）且元件資訊取得模組120取得外部元件的元件資訊（步驟320）後，執行緒配置模組130可以依據處理資訊取得模組110所取得的處理器資訊以及元件資訊取得模組120所取得元件資訊為處理器200所包含的每一個處理核心分別配置與處理器200所包含之每一個節點對應的執行緒（步驟330）。在本實施例中，假設執行緒配置模組130可以依據處理器資訊所包含之各處理核心間的通訊鏈路與各節點與各處理核心間之連接關係以及元件資訊為各處理核心分別配置與各個節點對應的執行緒，更詳細的說，由於處理器200中包含記憶體控制器231/232、極快互連控制器250、外部互連控制器260以及直接媒體介面270等五個節點，因此執行緒配置模組130可以分別為每一個處理核心（處理核心211~214）都配與節點數量相同的五個執行緒，也就是透過記憶體控制器231存取記憶體模組411的執行緒、配置透過記憶體控制器232存取記憶體模組412的執行緒、配置透過極快互連控制器250與晶片組450通訊的執行緒、配置透過外部互連控制器260與外部互連裝置420通訊的執行緒、配置透過直接媒體介面270與平台路徑控制器430通訊的執行緒等。

在執行緒配置模組130為處理器200所包含的每一個處理核心（處理核心211~214）分別配置與處理器200所包含之每一個節點對應的執行緒（步驟330）後，各個處理核心在執行配置到的執行緒時，可以透過與所執行之執行緒對應的節點頻繁的存取與節點連接的外部元件400，並產生存取結果（步驟350）。在本實施例中，也就是每一個處理核心（處理核心211~214）都可以透過記憶體控制器231/232、極快互連控制器250、外部互連控制器260、直接媒體介面270等節點存取與各個節點相連的記憶體模組411/412、晶片組450、外部互連裝置420、平台路徑控制器430等外部元件400，並可以在存取後產生與各個節點對應的存取結果。

在各個處理核心執行配置到的執行緒並產生存取結果後，結果判斷模組150可以判斷存取結果是否正確（步驟360），並可以產生並輸出結果報告。如此，透過本發明，可以完整的測試處理器200中之各個處理核心與每一個節點之間的通訊鏈路是否正確。

上述的實施例中，還可以如「第3B圖」之流程所示，在結果判斷模組150判斷存取結果不正確（步驟360）時，執行緒配置模組130可以依據處理資訊取得模組110所取得之處理器200的處理器資訊選擇處理核心，並為被選擇的處理核心配置與產生不正確之存取結果相同的執行緒（步驟370）。在本實施例中，假設結果判斷模組150判斷處理核心213在透過記憶體控制器231存取記憶體模組411所產生的存取結果不正確時，執行緒配置模組130可以選擇直接與產生不正確之存取結果連接之節點的處理核心，若處理器資訊中記錄處理核心213與記憶體控制器231之間的資料傳遞路線包含處理核心213與處理核心212之間的通訊鏈路、處理核心212與處理核心211之間的通訊鏈路、處理核心211與記憶體控制器231之間的連線，則執行緒配置模組130可以依據處理核心213至記憶體控制器231之間的資料傳遞路線選擇可以直接與記憶體控制器231連接的處理核心211，並為被選擇的處理核心211配置與在處理核心213上產生之不正確的存取結果之執行緒相同的執行緒。

在執行緒配置模組130為被選擇的處理核心配置再次配置執行緒後，被選擇的處理核心（也就是被配置執行緒的處理核心）可以再次執行被配置的執行緒，藉以透過相連接的節點存取節點所連接的外部元件400，並產生相對應的存取結果，結果判斷模組150可以依據新產生的存取結果判斷錯誤原因（步驟390）。在本實施例中，處理核心211可以對記憶體模組411進行與處理核心213存取記憶體模組411相同的存取作業並產生相對應之新的存取結果，結果判斷模組150可以依據處理核心211所產生之新的存取結果是否正確來判斷是處理核心213至處理核心211之間的通訊鏈路發生錯誤或是記憶體控制器231與記憶體模組411之間的匯流排（也就是連接處理器200與外部元件400之間的匯流排）發生錯誤，例如，當新的存取結果仍然錯誤時，表示記憶體控制器231與記憶體模組411之間的匯流排發生錯誤；而當新的存取結果正確時，表示處理核心213至處理核心211之間的通訊鏈路發生錯誤。

綜上所述，可知本發明與先前技術之間的差異在於具有取得主機板上之處理器的處理器資訊以及外部元件的元件資訊後，依據處理器資訊及元件資訊為每一個處理核心配置與各個節點對應的執行緒，使用各處理核心執行各執行緒，並判斷處理核心透過與所執行之執行緒對應的節點存取與節點相連接之外部元件所產生之存取結果是否正確之技術手段，藉由此一技術手段可以來解決先前技術所存在壓力測試沒有測試計算設備之處理器與其他零部件間之穩定性的問題，進而達成提升測試有效性的技術功效。

再者，本發明之依處理器資訊完整測試處理器內通訊鏈路之方法，可實現於硬體、軟體或硬體與軟體之組合中，亦可在電腦系統中以集中方式實現或以不同元件散佈於若干互連之電腦系統的分散方式實現。

雖然本發明所揭露之實施方式如上，惟所述之內容並非用以直接限定本發明之專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露之精神和範圍的前提下，對本發明之實施的形式上及細節上作些許之更動潤飾，均屬於本發明之專利保護範圍。本發明之專利保護範圍，仍須以所附之申請專利範圍所界定者為準。

100:計算設備 110:處理資訊取得模組 120:元件資訊取得模組 130:執行緒配置模組 150:結果判斷模組 200:處理器 211~214:處理核心 231、232:記憶體控制器 250:極快互連控制器 260:外部互連控制器 270:直接媒體介面（DMI） 400:外部元件 411、412:記憶體模組 420:外部互連裝置 430:平台路徑控制器（PCH） 450:晶片組步驟310:取得處理器之處理器資訊，處理器包含多個處理核心及多個節點步驟320:取得外部元件之元件資訊，外部元件與節點連接步驟330:依據處理器資訊及元件資訊為處理核心配置與節點對應之執行緒步驟350:使用各處理核心執行各執行緒，使處理核心透過與所執行之執行緒對應之節點存取相連接之外部元件並產生存取結果步驟360:判斷存取結果是否正確步驟370:依據處理器資訊選擇處理核心，並為被選擇之處理核心配置與產生不正確之存取結果相同之執行緒步驟390:依據再次產生之存取結果判斷錯誤原因

第1圖為本發明所提之依處理器資訊完整測試處理器內通訊鏈路之系統架構圖。第2圖為本發明所提之處理器內部元件示意圖。第3A圖為本發明所提之依處理器資訊完整測試處理器內通訊鏈路之方法流程圖。第3B圖為本發明所提之依處理器資訊完整測試處理器內通訊鏈路之附加方法流程圖。

步驟310:取得處理器之處理器資訊，處理器包含多個處理核心及多個節點

步驟320:取得外部元件之元件資訊，外部元件與節點連接

步驟330:依據處理器資訊及元件資訊為處理核心配置與節點對應之執行緒

步驟350:使用各處理核心執行各執行緒，使處理核心透過與所執行之執行緒對應之節點存取相連接之外部元件並產生存取結果

步驟360:判斷存取結果是否正確

Claims

一種依處理器資訊完整測試處理器內通訊鏈路之方法，該方法至少包含下列步驟：取得一主機板上之一處理器之一處理器資訊，該處理器包含多個處理核心（core）及多個節點；取得該主機板上之至少一外部元件之一元件資訊，該至少一外部元件與至少一該節點連接；依據該處理器資訊及該元件資訊為每一該處理核心配置與各該節點對應之各執行緒（thread）；使用各該處理核心執行各該執行緒，藉以透過與所執行之一該執行緒對應之一該節點存取相連接之該至少一外部元件以產生一存取結果；及判斷該存取結果是否正確。
如申請專利範圍第1項所述之依處理器資訊完整測試處理器內通訊鏈路之方法，其中取得該主機板上之該處理器之該處理器資訊之步驟為偵測該處理器以取得該處理器資訊。
如申請專利範圍第1項所述之依處理器資訊完整測試處理器內通訊鏈路之方法，其中取得該主機板上之該至少一外部元件之該元件資訊之步驟為偵測該至少一外部元件以取得該元件資訊及/或提供設定該節點資訊。
如申請專利範圍第1項所述之依處理器資訊完整測試處理器內通訊鏈路之方法，其中依據該處理器資訊及該元件資訊為每一該處理核心配置與各該節點對應之各該執行緒之步驟為依據該處理器資訊所包含之各該處理核心間之通訊鏈路與各該節點與各該處理核心間之連接關係及該元件資訊為各該處理核心配置與各該節點對應之各該執行緒。
如申請專利範圍第1項所述之依處理器資訊完整測試處理器內通訊鏈路之方法，其中該方法更包含判斷該存取結果不正確時，依據該處理器資訊選擇一該處理核心，並為該被選擇之處理核心配置與產生不正確之該存取結果相同之該執行緒，及依據該被選擇之處理核心再次產生之存取結果判斷錯誤原因之步驟。
一種依處理器資訊完整測試處理器內通訊鏈路之系統，該系統至少包含：一處理資訊取得模組，用以取得一主機板上之一處理器之一處理器資訊，該處理器包含多個處理核心及多個節點；一元件資訊取得模組，用以取得該主機板上之至少一外部元件之一元件資訊，其中，該至少一外部元件與至少一該節點連接；一執行緒配置模組，用以依據該處理器資訊及該元件資訊為每一該處理核心配置與各該節點對應之各執行緒，使各該處理核心執行各該執行緒，藉以透過與所執行之一該執行緒對應之一該節點存取相連接之該至少一外部元件以產生一存取結果；及一結果判斷模組，用以判斷該存取結果是否正確。
如申請專利範圍第6項所述之依處理器資訊完整測試處理器內通訊鏈路之系統，其中該處理資訊取得模組是偵測該處理器以取得該處理器資訊。
如申請專利範圍第6項所述之依處理器資訊完整測試處理器內通訊鏈路之系統，其中該元件資訊取得模組是偵測該至少一外部元件以取得該元件資訊及/或提供設定該元件資訊。
如申請專利範圍第6項所述之依處理器資訊完整測試處理器內通訊鏈路之系統，其中該執行緒配置模組是依據該處理器資訊所包含之各該處理核心間之通訊鏈路與各該節點與各該處理核心間之連接關係及該元件資訊為各該處理核心配置各該執行緒。
如申請專利範圍第6項所述之依處理器資訊完整測試處理器內通訊鏈路之系統，其中該執行緒配置模組更用以於該結果判斷模組判斷該至少一存取結果不正確時，依據該處理器資訊選擇一該處理核心，並為該被選擇之處理核心配置與產生不正確之該存取結果相同之該執行緒，該結果判斷模組更用以依據該被選擇之處理核心再次產生之存取結果判斷錯誤原因。