JP6549821B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6549821B2 JP6549821B2 JP2014138901A JP2014138901A JP6549821B2 JP 6549821 B2 JP6549821 B2 JP 6549821B2 JP 2014138901 A JP2014138901 A JP 2014138901A JP 2014138901 A JP2014138901 A JP 2014138901A JP 6549821 B2 JP6549821 B2 JP 6549821B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- substrate
- coil
- magnetic
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
地磁気を利用した複数の方位センサ素子を備えることにより、3次元空間における3軸に対する姿勢を検出する半導体装置が提案されている。特許文献1には、基板と、この基板に搭載された3つの方位センサ素子および集積回路素子と、を備える半導体装置が開示されている。3つの方位センサ素子は、それぞれの検出基準軸を構成する磁性体ワイヤを有している。3つの方位センサ素子は、それぞれの磁性体ワイヤが異なる方向、たとえば互いに直角である方向となるように基板に搭載されている。また、集積回路素子は、3つの方位センサ素子からの出力によって、この半導体装置の3軸に対する姿勢を電気信号として出力する。
There has been proposed a semiconductor device which detects postures with respect to three axes in a three-dimensional space by providing a plurality of direction sensor elements utilizing geomagnetism.
しかしながら、3つの方位センサ素子のいずれかは、その検出基準軸が基板の厚さ方向と一致するものとなることが一般的である。当該検出基準軸を有する方位センサ素子は、基板に対して起立した姿勢で実装される。このような方位センサ素子と基板とを導通させることは、基板に対して平行に実装される方位センサ素子を導通させることと比べて困難であり、より確実にかつより安定して導通させることが求められる。 However, in any of the three orientation sensor elements, generally, the detection reference axis coincides with the thickness direction of the substrate. The orientation sensor element having the detection reference axis is mounted in a posture standing up to the substrate. Conducting such an orientation sensor element with the substrate is more difficult than conducting the orientation sensor element mounted parallel to the substrate, and providing conduction more reliably and more stably. Desired.
また、かかる半導体装置は、小型化の要請が強い。これに伴い、方位センサ素子、さらには検出基準軸を構成する機構にも小型が求められる。検出基準軸を構成する機構は、たとえば磁性体ワイヤとこれに巻回されたコイルからなる。これらの磁性体ワイヤおよびコイルは、地磁気に対する姿勢の変化を微小な電気的変化として検出する必要があり、精緻に仕上げられる。このため、前記機構は、小型化を図りつつ、地磁気に対する方向の検出精度を十分に高めうるものであることが望ましい。 In addition, there is a strong demand for miniaturization of such semiconductor devices. Along with this, the orientation sensor element and also the mechanism constituting the detection reference axis are required to be compact. The mechanism that constitutes the detection reference axis comprises, for example, a magnetic wire and a coil wound around it. These magnetic wires and coils need to detect changes in attitude relative to the earth's magnetism as minute electrical changes, and are finely finished. For this reason, it is desirable that the mechanism be capable of sufficiently improving the detection accuracy of the direction with respect to the geomagnetism while achieving downsizing.
本発明は、上記した事情のもとで考え出されたものであって、半導体素子をより確実に且つ安定して導通させることが可能な半導体装置を提供することをその課題とする。また、さらに本発明は、機能向上に寄与するコイルを有する磁性素子を提供することを課題とする。 The present invention is conceived under the above-described circumstances, and an object thereof is to provide a semiconductor device capable of more reliably and stably conducting a semiconductor element. Furthermore, another object of the present invention is to provide a magnetic element having a coil that contributes to functional improvement.
本発明の第一の側面によって提供される半導体装置は、1以上の素子側パッドを有する半導体素子と、前記素子側パッドにボンディングされたボンディング部を有するワイヤと、を備える半導体装置であって、前記半導体素子は、基準面と、この基準面となす角が180°未満であり且つ前記素子側パッドの少なくとも一部が形成されたボンディング面と、を有しており、前記ワイヤの前記ボンディング部は、前記基準面と前記ボンディング部との境界よりも、この境界とは反対側に位置する前記ボンディング面の離間端縁に近い位置に設けられていることを特徴としている。 The semiconductor device provided by the first aspect of the present invention is a semiconductor device provided with a semiconductor element having one or more element side pads and a wire having a bonding portion bonded to the element side pads, The semiconductor device has a reference surface and a bonding surface having an angle of less than 180 ° with the reference surface and at least a part of the device-side pad formed, and the bonding portion of the wire Is characterized in that it is provided at a position closer to the separation edge of the bonding surface located opposite to the boundary than the boundary between the reference surface and the bonding portion.
本発明の好ましい実施の形態においては、前記素子側パッドは、前記基準面に形成された部分を有する。 In a preferred embodiment of the present invention, the device-side pad has a portion formed on the reference surface.
本発明の好ましい実施の形態においては、前記素子側パッドは、メッキによって形成されている。 In a preferred embodiment of the present invention, the device-side pad is formed by plating.
本発明の好ましい実施の形態においては、前記素子側パッドは、前記離間端縁から前記境界に向かうほど薄くなる部分を有する。 In a preferred embodiment of the present invention, the element-side pad has a portion which becomes thinner from the separation edge toward the boundary.
本発明の好ましい実施の形態においては、前記素子側パッドは、メッキ主層を有する。 In a preferred embodiment of the present invention, the device-side pad has a plating main layer.
本発明の好ましい実施の形態においては、前記メッキ主層は、Cuからなる。 In a preferred embodiment of the present invention, the main plating layer is made of Cu.
本発明の好ましい実施の形態においては、前記メッキ主層は、前記離間端縁から前記境界に向かうほど薄くなる部分を有する。 In a preferred embodiment of the present invention, the main plating layer has a portion which becomes thinner from the separation edge toward the boundary.
本発明の好ましい実施の形態においては、前記素子側パッドは、前記メッキ主層上に積層されたメッキ表層を有する。 In a preferred embodiment of the present invention, the device-side pad has a plated surface layer stacked on the plating main layer.
本発明の好ましい実施の形態においては、前記メッキ表層の平均厚さは、前記メッキ主層の平均厚さよりも薄い。 In a preferred embodiment of the present invention, an average thickness of the plating surface layer is thinner than an average thickness of the plating main layer.
本発明の好ましい実施の形態においては、前記メッキ表層は、Auからなる。 In a preferred embodiment of the present invention, the plated surface layer is made of Au.
本発明の好ましい実施の形態においては、前記ワイヤは、Auからなる。 In a preferred embodiment of the present invention, the wire is made of Au.
本発明の好ましい実施の形態においては、前記メッキ表層は、前記離間端縁から前記境界に向かうほど薄くなる部分を有する。 In a preferred embodiment of the present invention, the plated surface layer has a portion which becomes thinner from the separation edge toward the boundary.
本発明の好ましい実施の形態においては、前記メッキ主層は、前記境界寄りの部分が前記メッキ表層から露出している。 In a preferred embodiment of the present invention, the plating main layer has a portion near the boundary exposed from the plating surface layer.
本発明の好ましい実施の形態においては、前記素子側パッドは、前記メッキ主層と前記ボンディング面との間に介在するメッキ下地層を有する。 In a preferred embodiment of the present invention, the device-side pad has a plating underlayer interposed between the plating main layer and the bonding surface.
本発明の好ましい実施の形態においては、前記メッキ下地層は、Cuからなる。 In a preferred embodiment of the present invention, the plating underlayer is made of Cu.
本発明の好ましい実施の形態においては、前記半導体素子は、前記離間端縁から前記ボンディング面が向く側とは反対側に延びる退避側面を有する。 In a preferred embodiment of the present invention, the semiconductor device has a retraction side surface extending from the separation edge to a side opposite to the side to which the bonding surface faces.
本発明の好ましい実施の形態においては、前記素子側パッドは、前記退避側面に形成された部分を有する。 In a preferred embodiment of the present invention, the element-side pad has a portion formed on the retracting side surface.
本発明の好ましい実施の形態においては、前記半導体素子は、互いに別体であり且つ接合された第1主部および第2主部を備えており、前記基準面は、前記第1主部によって構成され、前記ボンディング面は、前記第2主部によって構成されている。 In a preferred embodiment of the present invention, the semiconductor device comprises a first main portion and a second main portion which are separate and joined to each other, and the reference surface is constituted by the first main portion. The bonding surface is constituted by the second main portion.
本発明の好ましい実施の形態においては、前記第1主部および前記第2主部は、互いに別体であり且つ接合されている。 In a preferred embodiment of the present invention, the first main part and the second main part are separate and joined to each other.
本発明の好ましい実施の形態においては、前記第1主部は、半導体からなる。 In a preferred embodiment of the present invention, the first main portion is made of a semiconductor.
本発明の好ましい実施の形態においては、前記第2主部は、絶縁体からなる。 In a preferred embodiment of the present invention, the second main portion is made of an insulator.
本発明の好ましい実施の形態においては、前記第2主部は、樹脂からなる。 In a preferred embodiment of the present invention, the second main portion is made of a resin.
本発明の好ましい実施の形態においては、前記第1主部および前記第2主部は、一体的に形成されている。 In a preferred embodiment of the present invention, the first main portion and the second main portion are integrally formed.
本発明の好ましい実施の形態においては、厚さ方向において互いに反対側を向く主面および裏面を有する基材と、該基材に形成され且つ前記基板側パッドを含む半導体パターンと、を具備する基板を備えており、前記半導体素子は、前記主面側に搭載されている。 In a preferred embodiment of the present invention, a substrate comprising: a substrate having a main surface and a back surface facing in opposite directions in the thickness direction; and a semiconductor pattern formed on the substrate and including the substrate-side pad And the semiconductor element is mounted on the main surface side.
本発明の好ましい実施の形態においては、前記基板は、基板側パッドを有しており、前記ワイヤは、前記基板側パッドにボンディングされている。 In a preferred embodiment of the present invention, the substrate has a substrate-side pad, and the wire is bonded to the substrate-side pad.
本発明の好ましい実施の形態においては、前記基板に搭載された集積回路素子を備えている。 In a preferred embodiment of the present invention, an integrated circuit element mounted on the substrate is provided.
本発明の好ましい実施の形態においては、前記集積回路素子は、追加の素子側パッドを有しており、前記ワイヤは、前記追加の素子側パッドにボンディングされている。 In a preferred embodiment of the present invention, the integrated circuit device has an additional device-side pad, and the wire is bonded to the additional device-side pad.
本発明の好ましい実施の形態においては、前記基板は、前記主面から前記裏面側へと陥没する陥没部を有しており、前記半導体素子の一部が前記陥没部に収容されている。 In a preferred embodiment of the present invention, the substrate has a recess which sinks from the main surface to the back surface, and a part of the semiconductor element is accommodated in the recess.
本発明の好ましい実施の形態においては、前記陥没部は、前記厚さ方向において前記主面と前記裏面との間に位置する底面を有しており、前記半導体素子は、前記底面に接合されている。 In a preferred embodiment of the present invention, the depressed portion has a bottom surface located between the main surface and the back surface in the thickness direction, and the semiconductor element is joined to the bottom surface. There is.
本発明の好ましい実施の形態においては、前記陥没部は、前記主面に繋がる内側面を有している。 In a preferred embodiment of the present invention, the depressed portion has an inner side surface connected to the main surface.
本発明の好ましい実施の形態においては、前記内側面は、前記厚さ方向に対して傾斜している。 In a preferred embodiment of the present invention, the inner side surface is inclined with respect to the thickness direction.
本発明の好ましい実施の形態においては、前記陥没部は、前記底面と前記内側面とを繋ぐ曲面を有している。 In a preferred embodiment of the present invention, the depressed portion has a curved surface connecting the bottom surface and the inner surface.
本発明の好ましい実施の形態においては、前記配線パターンは、前記厚さ方向において前記主面と前記裏面との間に位置する中間層を有しており、前記中間層は、前記陥没部の前記底面を構成する阻止部を有している。 In a preferred embodiment of the present invention, the wiring pattern has an intermediate layer located between the main surface and the back surface in the thickness direction, and the intermediate layer is formed of the recess portion. It has the blocking part which constitutes the bottom.
本発明の好ましい実施の形態においては、前記阻止部は、前記厚さ方向視において前記底面よりも大である。 In a preferred embodiment of the present invention, the blocking portion is larger than the bottom surface in the thickness direction.
本発明の好ましい実施の形態においては、前記基材は、前記中間層に対して前記裏面側に位置する部分を有している。 In a preferred embodiment of the present invention, the base has a portion located on the back side with respect to the intermediate layer.
本発明の好ましい実施の形態においては、前記配線パターンは、前記裏面側に露出する複数の裏面電極を有している。 In a preferred embodiment of the present invention, the wiring pattern has a plurality of back surface electrodes exposed on the back surface side.
本発明の好ましい実施の形態においては、前記複数の裏面電極のいずれかは、前記厚さ方向視において前記中間層の前記阻止部と重なる。 In a preferred embodiment of the present invention, any one of the plurality of back electrodes overlaps the blocking portion of the intermediate layer in the thickness direction.
本発明の好ましい実施の形態においては、前記阻止部と前記複数の裏面電極とは、互いに絶縁されている。 In a preferred embodiment of the present invention, the blocking portion and the plurality of back surface electrodes are mutually insulated.
本発明の好ましい実施の形態においては、前記半導体素子は、前記第1主部に検出基準軸が作りこまれた方位センサ素子である。 In a preferred embodiment of the present invention, the semiconductor device is an orientation sensor device in which a detection reference axis is built in the first main portion.
本発明の第二の側面によって提供される半導体装置は、基板と、検出基準軸を有する方位センサ素子と、を備えた半導体装置であって、前記基板は、厚さ方向における一方側を向く1以上の基板側パッドを有しており、前記方位センサ素子は、前記検出基準軸が作りこまれた半導体部と、該半導体部に接合された補助部とを有しており、前記補助部は、前記基板側パッドと対面するパッド面を有しており、前記半導体部は、前記パッド面の端縁から前記基板に向かって延びる基準面を有しており、前記方位センサ素子は、前記パッド面に少なくとも一部が形成された素子側パッドを有しており、前記素子側パッドと前記基板側パッドとが、導電性接合材によって接合されていることを特徴としている。
The semiconductor device provided by the second aspect of the present invention is a semiconductor device provided with a substrate and an orientation sensor element having a detection reference axis, and the substrate faces one side in the
本発明の好ましい実施の形態においては、前記素子側パッドは、前記パッド面から前記基準面にわたって形成されている。 In a preferred embodiment of the present invention, the device-side pad is formed from the pad surface to the reference surface.
本発明の好ましい実施の形態においては、前記導電性接合材は、前記素子側パッドのうち前記基準面に形成された部分にも接合されている。 In a preferred embodiment of the present invention, the conductive bonding material is also bonded to a portion of the element-side pad formed on the reference surface.
本発明の好ましい実施の形態においては、前記パッド面は、前記基準面とは反対側に位置する離間端縁を有しており、前記補助部は、前記離間端縁から前記基板から遠ざかる方向に延びる退避側面を有しており、前記素子側パッドは、前記退避側面に形成された部分を有する。 In a preferred embodiment of the present invention, the pad surface has a separation edge opposite to the reference surface, and the auxiliary portion is in a direction away from the substrate from the separation edge. The element side pad has a portion formed on the side surface.
本発明の好ましい実施の形態においては、前記導電性接合材は、前記素子側パッドのうち前記退避側面に形成された部分にも接合されている。 In a preferred embodiment of the present invention, the conductive bonding material is also bonded to a portion of the element-side pad formed on the retraction side surface.
本発明の好ましい実施の形態においては、前記半導体部は、基板に接合された接合面を有する。 In a preferred embodiment of the present invention, the semiconductor portion has a bonding surface bonded to a substrate.
本発明の好ましい実施の形態においては、前記接合面は、前記基準面に対して直角である。 In a preferred embodiment of the present invention, the joint surface is perpendicular to the reference surface.
本発明の好ましい実施の形態においては、前記接合面は、前記検出基準軸に対して直角である。 In a preferred embodiment of the present invention, the joint surface is perpendicular to the detection reference axis.
本発明の好ましい実施の形態においては、前記基板は、厚さ方向において互いに反対側を向く主面および裏面を有する基材と、該基材に形成され且つ前記基板側パッドを含む半導体パターンと、を具備しており、前記基板側パッドは、前記主面に形成されている。 In a preferred embodiment of the present invention, the substrate has a substrate having a main surface and a back surface facing each other in the thickness direction, a semiconductor pattern formed on the substrate and including the substrate-side pad, The substrate-side pad is formed on the main surface.
本発明の好ましい実施の形態においては、前記基板に搭載された集積回路素子をさらに備えており、前記配線パターンは、前記基板側パッドに導通し、且つ前記集積回路素子に導通する追加の基板側パッドを有する。 In a preferred embodiment of the present invention, an integrated circuit element mounted on the substrate is further provided, and the wiring pattern is electrically connected to the substrate-side pad and is additionally connected to the integrated circuit element. It has a pad.
本発明の好ましい実施の形態においては、前記集積回路素子と前記追加の基板側パッドとは、ワイヤを介して導通している。 In a preferred embodiment of the present invention, the integrated circuit element and the additional substrate pad are electrically connected via a wire.
本発明の好ましい実施の形態においては、前記集積回路素子と前記追加の基板側パッドとは、導電性接合材を介して導通している。 In a preferred embodiment of the present invention, the integrated circuit element and the additional substrate pad are electrically connected via a conductive bonding material.
本発明の好ましい実施の形態においては、前記補助部は、前記半導体部に対して前記集積回路素子と同じ側に配置されている。 In a preferred embodiment of the present invention, the auxiliary portion is disposed on the same side as the integrated circuit element with respect to the semiconductor portion.
本発明の好ましい実施の形態においては、前記補助部は、前記半導体部に対して前記集積回路素子とは反対側に配置されている。 In a preferred embodiment of the present invention, the auxiliary portion is disposed on the opposite side to the integrated circuit element with respect to the semiconductor portion.
本発明の好ましい実施の形態においては、前記基板は、前記主面から前記裏面側へと陥没する陥没部を有しており、前記半導体部の一部が前記陥没部に収容されている。 In a preferred embodiment of the present invention, the substrate has a depressed portion which is depressed from the main surface to the back surface side, and a part of the semiconductor portion is accommodated in the depressed portion.
本発明の好ましい実施の形態においては、前記陥没部は、前記厚さ方向において前記主面と前記裏面との間に位置する底面を有しており、前記半導体部は、前記底面に接合されている。 In a preferred embodiment of the present invention, the depressed portion has a bottom surface located between the main surface and the back surface in the thickness direction, and the semiconductor portion is joined to the bottom surface. There is.
本発明の好ましい実施の形態においては、前記陥没部は、前記主面に繋がる内側面を有している。 In a preferred embodiment of the present invention, the depressed portion has an inner side surface connected to the main surface.
本発明の好ましい実施の形態においては、前記内側面は、前記厚さ方向に対して傾斜している。 In a preferred embodiment of the present invention, the inner side surface is inclined with respect to the thickness direction.
本発明の好ましい実施の形態においては、前記陥没部は、前記底面と前記内側面とを繋ぐ曲面を有している。 In a preferred embodiment of the present invention, the depressed portion has a curved surface connecting the bottom surface and the inner surface.
本発明の好ましい実施の形態においては、前記配線パターンは、前記厚さ方向において前記主面と前記裏面との間に位置する中間層を有しており、前記中間層は、前記陥没部の前記底面を構成する阻止部を有している。 In a preferred embodiment of the present invention, the wiring pattern has an intermediate layer located between the main surface and the back surface in the thickness direction, and the intermediate layer is formed of the recess portion. It has the blocking part which constitutes the bottom.
本発明の好ましい実施の形態においては、前記阻止部は、前記厚さ方向視において前記底面よりも大である。 In a preferred embodiment of the present invention, the blocking portion is larger than the bottom surface in the thickness direction.
本発明の好ましい実施の形態においては、前記基材は、前記中間層に対して前記裏面側に位置する部分を有している。 In a preferred embodiment of the present invention, the base has a portion located on the back side with respect to the intermediate layer.
本発明の好ましい実施の形態においては、前記配線パターンは、前記裏面側に露出する複数の裏面電極を有している。 In a preferred embodiment of the present invention, the wiring pattern has a plurality of back surface electrodes exposed on the back surface side.
本発明の好ましい実施の形態においては、前記複数の裏面電極のいずれかは、前記厚さ方向視において前記中間層の前記阻止部と重なる。 In a preferred embodiment of the present invention, any one of the plurality of back electrodes overlaps the blocking portion of the intermediate layer in the thickness direction.
本発明の好ましい実施の形態においては、前記阻止部と前記複数の裏面電極とは、互いに絶縁されている。 In a preferred embodiment of the present invention, the blocking portion and the plurality of back surface electrodes are mutually insulated.
本発明の好ましい実施の形態においては、前記方位センサ素子の前記検出基準軸とは異なる方向についての検出基準軸を有する1以上の追加の方位センサ素子を備える。 In a preferred embodiment of the present invention, one or more additional orientation sensor elements having a detection reference axis in a direction different from the detection reference axis of the orientation sensor element are provided.
本発明の好ましい実施の形態においては、前記追加の方位センサ素子は、前記集積回路素子に搭載されている。 In a preferred embodiment of the present invention, the additional orientation sensor element is mounted on the integrated circuit element.
本発明の好ましい実施の形態においては、前記導電性接合材は、ハンダである。 In a preferred embodiment of the present invention, the conductive bonding material is a solder.
本発明の第三の側面によって提供される磁性素子は、支持基板と、前記支持基板に支持され且つ第1方向に延びる磁性体ワイヤと、前記磁性体ワイヤに対して絶縁され、且つ前記磁性体ワイヤに巻回されたコイルと、を備える磁性素子であって、前記コイルは、前記支持基板に形成され且つ前記支持基板の厚さ方向である第2方向において前記支持基板側に位置する基板側部と、各々の両端が前記支持基板側部に接合され且つ前記第2方向において前記磁性体ワイヤを挟んで前記支持基板側部とは反対側に位置する複数の導体ワイヤによって構成された反支持基板側部と、からなることを特徴としている。 A magnetic element provided by the third aspect of the present invention includes a support substrate, a magnetic wire supported by the support substrate and extending in a first direction, insulated with respect to the magnetic wire, and the magnetic material A coil wound around a wire, wherein the coil is formed on the support substrate and located on the support substrate side in a second direction which is a thickness direction of the support substrate Anti-support constituted by a plurality of conductor wires, each end of which is joined to the side of the support substrate and a plurality of conductor wires located on the opposite side to the side of the support substrate across the magnetic wire in the second direction And a substrate side portion.
本発明の好ましい実施の形態においては、前記支持基板側部は、前記支持基板に形成された配線パターンの一部である。 In a preferred embodiment of the present invention, the support substrate side portion is a part of a wiring pattern formed on the support substrate.
本発明の好ましい実施の形態においては、前記支持基板側部は、各々が一対のパッド部およびこれらのパッド部を連結する連結部を有しており、且つ前記第1方向に配列された複数のコイル要素からなる。 In a preferred embodiment of the present invention, the support substrate side includes a pair of pad portions and a connecting portion connecting the pad portions, and a plurality of pads arranged in the first direction. It consists of a coil element.
本発明の好ましい実施の形態においては、前記各ワイヤは、1つの前記コイル要素の一方の前記パッド部と、該コイル要素とは異なる別のコイル要素の一方の前記パッド部とにボンディングされている。 In a preferred embodiment of the present invention, each wire is bonded to one of the pad portions of one of the coil elements and to one of the pad portions of another coil element different from the coil element. .
本発明の好ましい実施の形態においては、前記複数のワイヤの少なくともいずれかは、1つの前記コイル要素の一方の前記パッド部と、該コイル要素に隣り合う別のコイル要素の一方の前記パッド部とにボンディングされている。 In a preferred embodiment of the present invention, at least one of the plurality of wires includes one of the pad portions of one of the coil elements and one of the pad portions of another coil element adjacent to the coil element. Bonded to
本発明の好ましい実施の形態においては、前記複数のワイヤの少なくともいずれかは、1つの前記コイル要素の一方の前記パッド部と、該コイル要素に隣り合う別のコイル要素を挟んで前記第1方向に離間配置されたさらに別の前記コイル要素の一方の前記パッド部とにボンディングされている。 In a preferred embodiment of the present invention, at least one of the plurality of wires is in the first direction sandwiching one of the pad portions of one of the coil elements and another coil element adjacent to the coil element. Is bonded to one of the pad portions of the further coil element spaced apart from each other.
本発明の好ましい実施の形態においては、前記磁性体ワイヤを覆い、且つ前記磁性体ワイヤと前記コイルとの間に介在する絶縁部を備える。 In a preferred embodiment of the present invention, the magnetic wire is covered, and an insulating portion interposed between the magnetic wire and the coil is provided.
本発明の好ましい実施の形態においては、前記絶縁部は、前記磁性体ワイヤと前記コイルの前記支持基板側部との間に介在する支持基板側絶縁部を有する。 In a preferred embodiment of the present invention, the insulating portion has a support substrate side insulating portion interposed between the magnetic wire and the support substrate side portion of the coil.
本発明の好ましい実施の形態においては、前記支持基板側絶縁部は、厚さが均一である。 In a preferred embodiment of the present invention, the supporting substrate side insulating portion has a uniform thickness.
本発明の好ましい実施の形態においては、前記絶縁部は、前記磁性体ワイヤと前記コイルの前記反支持基板側部との間に介在する反支持基板側絶縁部を有する。 In a preferred embodiment of the present invention, the insulating portion has a non-supporting substrate side insulating portion interposed between the magnetic wire and the non-supporting substrate side of the coil.
本発明の好ましい実施の形態においては、前記反支持基板側絶縁部は、前記第1方向に対して直角である面における断面形状が前記支持基板から離間する側に膨出した形状である。 In a preferred embodiment of the present invention, the non-supporting substrate side insulating portion has a shape in which a cross-sectional shape in a plane perpendicular to the first direction bulges to a side away from the supporting substrate.
本発明の好ましい実施の形態においては、前記支持基板は、基準面を有している。 In a preferred embodiment of the present invention, the support substrate has a reference surface.
本発明の好ましい実施の形態においては、前記コイルの前記支持基板側部は、そのすべてが前記基準面に形成されている。 In a preferred embodiment of the present invention, the support substrate side portion of the coil is all formed on the reference surface.
本発明の好ましい実施の形態においては、前記支持基板は、前記基準面から陥没する溝部を有しており、前記コイルの前記支持基板側部は、少なくとも一部が前記溝部に形成されている。 In a preferred embodiment of the present invention, the support substrate has a groove recessed from the reference surface, and at least a part of the support substrate side portion of the coil is formed in the groove.
本発明の好ましい実施の形態においては、前記磁性体ワイヤの少なくとも一部が、前記溝部に収容されている。 In a preferred embodiment of the present invention, at least a part of the magnetic wire is accommodated in the groove.
本発明の好ましい実施の形態においては、前記複数のコイル要素の前記一対のパッド部は、前記基準面に形成されている。 In a preferred embodiment of the present invention, the pair of pad portions of the plurality of coil elements are formed on the reference surface.
本発明の好ましい実施の形態においては、前記複数のコイル要素の前記連結部は、その一部が前記溝部に形成されている。 In a preferred embodiment of the present invention, a part of the connection portion of the plurality of coil elements is formed in the groove portion.
本発明の好ましい実施の形態においては、前記支持基板は、非磁性体からなる。 In a preferred embodiment of the present invention, the support substrate is made of nonmagnetic material.
本発明の好ましい実施の形態においては、前記支持基板は、Siまたはセラミックスからなる。 In a preferred embodiment of the present invention, the support substrate is made of Si or a ceramic.
本発明の好ましい実施の形態においては、前記磁性体ワイヤは、アモルファスからなる。 In a preferred embodiment of the present invention, the magnetic wire is made of amorphous.
本発明の好ましい実施の形態においては、前記導体ワイヤは、Au、Cu、Al、Agのいずれかからなる。 In a preferred embodiment of the present invention, the conductor wire is made of any one of Au, Cu, Al and Ag.
本発明の好ましい実施の形態においては、前記磁性体ワイヤが検出基準軸をなす方位センサ素子として構成されている。 In a preferred embodiment of the present invention, the magnetic wire is configured as an orientation sensor element that forms a detection reference axis.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
図1〜図8は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置101Aは、基板1、第一方位センサ素子2、第二方位センサ素子3、第三方位センサ素子4、集積回路素子5、第一ワイヤ61、第二ワイヤ62、第三ワイヤ63、第四ワイヤ64、第五ワイヤ65および封止樹脂7を備えている。半導体装置101Aは、地磁気を利用して3次元空間におけるx軸、y軸、z軸の3軸に対する姿勢を検出し、その検出結果を電気信号として出力可能に構成されている。本実施形態においては、半導体装置101Aは、直方体であり、たとえばx方向およびy方向寸法が2.0mm程度、z方向寸法が0.8mm程度とされる。
1 to 8 show a semiconductor device according to a first embodiment of the present invention. The
図1は、半導体装置101Aを示す斜視図である。図2は、半導体装置101Aを示す要部平面図である。図3は、半導体装置101Aを示す底面図である。図4は、図2のIV−IV線に沿うzx平面における断面図であり、図5はその要部拡大断面図である。図6は、図2のVI−VI線に沿うzx平面における断面図である。図7は、図2のVII−VII線に沿うyz平面における断面図である。図8は、図2のVIII−VIII線に沿うyz平面における断面図である。なお、図1においては理解の便宜上、封止樹脂7を想像線で示しており、図2においては封止樹脂7を省略している。
FIG. 1 is a perspective view showing a
基板1は、第一方位センサ素子2、第二方位センサ素子3、第三方位センサ素子4および集積回路素子5を支持しており、半導体装置101Aの土台となるものである。本実施形態においては、基板1は、基材11および配線パターン12を具備している。また、基板1は、主面111、裏面112、基板側外側面113および陥没部114を有している。本実施形態においては、基板1は、矩形状であり、たとえばx方向およびy方向寸法が2.0mm程度、z方向寸法が0.23mm程度とされる。
The
主面111および裏面112は、基板1の厚さ方向であるz方向において互いに反対側を向いており、主面111は、z方向上方を向く面であり、裏面112は、z方向下方を向く面である。基板側外側面113は、主面111および裏面112を繋ぐ面であり、本実施形態においては、x方向およびy方向を向いており、z方向に平行である。
The
陥没部114は、主面111から裏面112側へと陥没した部分である。本実施形態においては、図2によく表れているように、陥没部114は、基板1のx方向左端に形成されており、x方向左方のみに開口しており、x方向右方およびy方向両方向の三方に閉じている。陥没部114は、z方向視略矩形状であり、たとえばx方向寸法が0.5mm程度、y方向寸法が1.0mm程度、z方向深さが0.15mm程度である。
The
図9〜図12は、半導体装置101Aに用いられる基板1単体を示している。これらの図に示すように、陥没部114は、底面115、内側面116および曲面117を有している。底面115は、z方向において主面111と裏面112との間に位置しており、z方向上方を向いている。本実施形態においては、底面115は、平らな平滑面とされている。内側面116は、主面111に繋がっており、本実施形態においては、z方向視コの字状である。本実施形態においては、内側面116は、z方向上方に向かうほど底面115の平面視中央から離間するようにz方向に対して傾斜している。内側面116は、内側面116と底面115とを繋いており、凹曲面とされている。
9 to 12 show a
基材11は、絶縁性材料からなり、本実施形態においては、たとえばガラスエポキシ樹脂からなる。配線パターン12は、金属からなり、たとえばCu,Ni,Auが積層された構造とされている。配線パターン12は、主面層13、中間層14および複数の裏面電極15を有している。基板1は、基材11と主面層13、中間層14および複数の裏面電極15とが積層された多層基板とされている。
The
主面層13は、主面111側に露出しており、複数の基板側パッド131を有している。複数の基板側パッド131からは、導通経路をなす帯状部が延びている。本実施形態においては、複数の基板側パッド131は、基材11のx方向右方の辺およびy方向両側にある二辺の近傍に配置されている。
The
中間層14は、z方向において基材11の内部に設けられた層である。本実施形態においては、z方向に離間する2つの中間層14が設けられている。これらの中間層14と主面層13および複数の裏面電極15とは、スルーホール電極あるいはビア電極と称される、基材11の一部をz方向に貫通する部分によって互いの適所が導通している。
The
2つの中間層14のうちz方向下方に位置するものは、阻止部141を有している。阻止部141は、z方向視において陥没部114より大であり、陥没部114のすべてと重なっている。また、阻止部141のz方向上面によって、陥没部114の底面115のすべてが構成されている。本実施形態においては、阻止部141は、矩形状とされている。また、阻止部141は、配線パターン12のうち阻止部141以外のいずれの部位とも導通しておらず、これらの部位に対して絶縁されている。
Of the two
複数の裏面電極15は、裏面112側に露出しており、半導体装置101Aをたとえば回路基板などに実装する際に用いられる。図3に示すように、本実施形態においては、8個の裏面電極15が基材11の四辺に沿って配置されている。また、図中x方向左方に位置する2つの裏面電極15は、z方向視において配線パターン12の阻止部141と重なっており、阻止部141に対してz方向下方に位置している。
The plurality of
ここで、基板1の製造方法について図13および図14を参照しつつ説明する。
Here, a method of manufacturing the
図13は、基板1の製造に用いられる基板材料10を示す斜視図である。基板材料10は、基材11および配線パターン12を有している。基材11および配線パターン12は、上述した構成と類似の構成とされている。ただし、基板材料10には、いまだ陥没部114が形成されていない。このため、基材11は、厚さが均一である。また、配線パターン12の阻止部141は、基材11内に配置されており、そのz方向上面は基板材料10によって覆われている。なお、同図は、基板材料10のうち基板1となる部分のみを示している。たとえば、図示された基板材料10よりもさらに大きな基板材料10を用いて1を製造してもよい。この場合、たとえばx方向左方に延出した、より大きなサイズの阻止部141を採用することが好ましい。
FIG. 13 is a perspective view showing a
次いで、図14に示すように、主面111側からレーザー光Lを基材11に照射する。このレーザー光Lは、基材11に吸収されうる波長の光である。レーザー光Lを吸収することにより、基材11のうちレーザー光Lが照射された部位が瞬時に高温とされ除去される。このレーザー光Lの照射を、基材11のうちz方向視において阻止部141と重なる部位であって、阻止部141よりも面積が小である領域に対して行う。阻止部141は、金属からなり、レーザー光Lを比較的反射する材質からなる。たとえば、レーザー光LがYAGレーザーである場合、阻止部141の材質としてはCuが好適である。このように、レーザー光Lによって基材11のみが除去され、阻止部141が露出することとなる。これにより、陥没部114が形成される。また、阻止部141のz方向上面が、阻止部141の底面115となる。
Next, as shown in FIG. 14, the
レーザー光Lは、図示しない光学系によって基材11に集光されている。このため、レーザー光Lは、典型的には、下方に向かうほど小となる円錐形状である。したがって、陥没部114には、レーザー光Lの円錐形状に対応して、z方向に対して傾斜した内側面116が形成される。また、内側面116と底面115との間には、なだらかな曲面117が形成される。
The laser light L is condensed on the
集積回路素子5は、第一方位センサ素子2、第二方位センサ素子3および第三方位センサ素子4を用いた方位検出処理を制御するためのものである。本実施形態においては、集積回路素子5は、いわゆるASIC(Application Specific Integrated Circuit)素子として構成されており、その厚さが80〜100μm程度とされている。
The
集積回路素子5は、基板1の主面111に支持されており、接合材53によって主面111に接合されている。集積回路素子5は、z方向視においてそのすべてが主面111と重なっており、陥没部114とは重なっていない。
The
集積回路素子5の図中z方向上面には、複数の素子側パッド52が形成されている。複数の素子側パッド52は、たとえば表面がAuからなり、本実施形態においては、z方向視において集積回路素子5の四辺のうちの三辺に沿って配列されている。
A plurality of
第一方位センサ素子2、第二方位センサ素子3および第三方位センサ素子4は、互いに異なる方向に沿う検出基準軸を有しており、たとえば地磁気に対する半導体装置101Aの姿勢を検出するために用いられる。本実施形態においては、第一方位センサ素子2は、磁性体ワイヤ21を有しており、第二方位センサ素子3は磁性体ワイヤ31を有しており、第三方位センサ素子4は磁性体ワイヤ41を有している。磁性体ワイヤ21、磁性体ワイヤ31および磁性体ワイヤ41は、所定の方向に延びる金属製の棒状部材であり、これらの長手方向が第一方位センサ素子2、第二方位センサ素子3および第三方位センサ素子4の上記検出基準軸に相当する。第一方位センサ素子2、第二方位センサ素子3および第三方位センサ素子4はさらに、磁性体ワイヤ21、磁性体ワイヤ31および磁性体ワイヤ41を取り囲むように形成されたコイル(図示略)を有している。第一方位センサ素子2、第二方位センサ素子3および第三方位センサ素子4の磁性体ワイヤ21、磁性体ワイヤ31および磁性体ワイヤ41が延びる方向における寸法は、たとえば0.6mm程度である。
The first
第一方位センサ素子2は、阻止部141の底面115に接合材23によって接合されている。第一方位センサ素子2は、磁性体ワイヤ21がz方向に平行となる姿勢で搭載されている。このような搭載形態により、第一方位センサ素子2の下側部分は、z方向において阻止部141と重なっており、阻止部141に収容されている。第一方位センサ素子2のz方向上側部分は、阻止部141からz方向上方に突出している。第一方位センサ素子2には4つの素子側パッド22が形成されている。4つの素子側パッド22は、第一方位センサ素子2のz方向上端よりも若干下方に配置されており、z方向上方を向いた部分を有している。なお、第一方位センサ素子2が、本発明の第一の側面における半導体素子の一例に相当する。
The first
本実施形態においては、第一方位センサ素子2は、第1主部201Aおよび第2主部202Aからなる。第1主部201Aは、たとえばSiなどの半導体からなり、磁性体ワイヤ21が作りこまれている。第2主部202Aは、たとえば樹脂などの絶縁体からなる。第1主部201Aと第2主部202Aとは、互いに別体であり、且つ図5に示すように接合材203によって接合されている。
In the present embodiment, the first
第一方位センサ素子2は、基準面211、ボンディング面212Aおよび退避側面215を有している。基準面211は、yz平面に平行であり図5においてx方向図中右方を向いている。基準面211は、第1主部201Aによって構成されている。ボンディング面212Aは、xy平面に平行であり図5においてz方向図中上方を向いている。ボンディング面212Aは、第2主部202Aによって構成されている。基準面211とボンディング面212Aとがなす角αは、本例においては90°である。なお、本発明においては、角αは180°未満に設定される。基準面211とボンディング面212Aとの間には、境界213が設定されている。境界213は、実質的に基準面211とボンディング面212Aとを区画するが、基準面211およびボンディング面212Aのみによって構成されたものに限定されない。たとえば、図示された例においては、境界213は、接合材203によって構成されている。
The first
ボンディング面212Aの境界213とは反対側には、離間端縁214が設定されている。離間端縁214は、境界213から離間した端縁である。退避側面215は、離間端縁214からボンディング面212Aが向く側とは反対側、すなわち図5におけるz方向図中下方に延びている。ボンディング面212Aと退避側面215とがなす角βは、本例においては270°である。なお、本発明においては、角αは180°より大きい角度に設定される。
A
図5に示すように、素子側パッド22は、ボンディング面212Aに形成された部分を有している。さらに、本例においては、素子側パッド22は、x方向において境界213から離間端縁214にわたる領域に形成されている。また、素子側パッド22は、基準面211に形成された部分を有する。素子側パッド22のうち基準面211に形成された部分は、境界213からz方向上方に延びている。これにより、境界213は、素子側パッド22に覆われた格好となっている。本例においては、素子側パッド22は、第1主部201Aのz方向上端には到達していない。また、素子側パッド22は、退避側面215に形成された部分を有する。素子側パッド22のうち退避側面215に形成された部分は、離間端縁214からz方向下方に延びている。これにより、離間端縁214は、素子側パッド22に覆われた格好となっている。
As shown in FIG. 5, the element-
本例においては、素子側パッド22は、メッキ下地層221、メッキ主層222およびメッキ表層223が積層された構成とされている。メッキ下地層221は、第1主部201Aおよび第2主部202Aに直接形成された層であり、たとえばCuからなる。メッキ下地層221は、たとえば無電解メッキによって形成される。メッキ下地層221の厚さは、たとえば0.5μm〜5μmである。メッキ主層222は、メッキ下地層221に積層されており、たとえばCuからなる。メッキ主層222は、たとえば電解メッキによって形成される。メッキ主層222の厚さは、たとえば7μm〜20μmである。メッキ表層223は、メッキ主層222に積層されており、たとえばAuからなる。メッキ表層223は、たとえば電解メッキによって形成される。メッキ表層223の厚さは、たとえば0.1μm〜3μmである。すなわち、メッキ表層223の平均厚さは、メッキ主層222の平均厚さよりも薄い。
In this example, the element-
素子側パッド22のうちボンディング面212Aに形成された部分は、x方向において離間端縁214から境界213に向かうほど薄くなる部分を有する。これは、素子側パッド22のうちボンディング面212Aに形成された部分全体が、x方向において離間端縁214から境界213に向かうほど薄くなる構成を含む。また、素子側パッド22のうち基準面211に形成された部分は、z方向において境界213に向かうほど薄くなる部分を有する。図5に示された例においては、素子側パッド22のうち境界213に近い部分が、厚さの変化が顕著である。一方、素子側パッド22のうち退避側面215に形成された部分は、厚さがほぼ均一である。
The portion of the element-
メッキ下地層221は、厚さのばらつきが比較的小である。メッキ主層222は、ボンディング面212Aおよび基準面211に形成された部分それぞれにおいて、境界213に向かうほど薄くなる部分を有している。メッキ表層223もまた、ボンディング面212Aおよび基準面211に形成された部分それぞれにおいて、境界213に向かうほど薄くなる部分を有している。特に、図5に示された例においては、境界213からx方向およびz方向に若干離間した位置にわたる領域において、メッキ表層223の厚さがほとんど0となっている。これにより、メッキ主層222がメッキ表層223から露出しうる。
The
ここで、素子側パッド22の製造工程の一例を図15〜図20を参照しつつ、以下に説明する。
Here, an example of the manufacturing process of the element-
まず、磁性体ワイヤ21が作りこまれた第1主部201Aに第2主部202Aを接合材203によって接合する。図示された例においては、第1主部201Aが複数の第一方位センサ素子2を形成しうる大きさとされている。次いで、基準面211、ボンディング面212Aおよび退避側面215を含む領域に、たとえば無電解メッキによってCuからなるメッキ下地層221を形成する。
First, the second
次いで、図16に示すように、マスク層261を形成する。マスク層261は、メッキ下地層221の一部を露出させている。
Next, as shown in FIG. 16, a
次いで、図17に示すように、メッキ主層222を形成する。メッキ主層222の形成は、たとえばメッキ下地層221を利用した電解メッキによって、メッキ下地層221のうちマスク層261から露出した部分にCuの層を形成することによってなされる。この際、角αが本例において90°であることから、電解メッキに供されるメッキ液が、境界213の付近において滞留しうる。この滞留に起因して、境界213に近づくほど厚さが薄い部分を有するメッキ主層222が形成される。一方、退避側面215においては、メッキ液の滞留がほとんど生じないため、メッキ主層222の厚さはほぼ均一である。
Next, as shown in FIG. 17, a plating
次いで、図18に示すように、メッキ表層223を形成する。メッキ表層223の形成は、たとえばメッキ下地層221およびメッキ主層222を利用した電解メッキによって、メッキ主層222にAuの層を形成することによってなされる。この際、角αが本例において90°であることから、電解メッキに供されるメッキ液が、境界213の付近において滞留しうる。この滞留に起因して、境界213に近づくほど厚さが薄い部分を有するメッキ表層223が形成される。メッキ表層223の厚さ分布はメッキ液の対流の度合いをはじめとするメッキ条件に左右される。本例においては、境界213近傍においては、メッキ表層223の厚さがほぼ0であり、メッキ主層222の一部がメッキ表層223から露出しうる。
Next, as shown in FIG. 18, a plated
次いで、図19に示すように、マスク層261を除去する。また、メッキ下地層221のうちメッキ主層222およびメッキ表層223から露出した部分をエッチングなどによって除去する。以上の工程を経ることにより、メッキ下地層221、メッキ主層222およびメッキ表層223が積層された構成の素子側パッド22が得られる。
Next, as shown in FIG. 19, the
第二方位センサ素子3は、集積回路素子5の図中z方向上面に接合材33によって接合されている。第二方位センサ素子3は、磁性体ワイヤ31がy方向に平行となる姿勢で搭載されている。第二方位センサ素子3は、z方向視においてそのすべてが集積回路素子5と重なっている。第二方位センサ素子3には、4つの素子側パッド32が形成されている。4つの素子側パッド32は、y方向に沿って一列に配置されており、z方向上方を向いている。素子側パッド32は、その表面がたとえばAuからなる。
The second
第三方位センサ素子4は、集積回路素子5の図中z方向上面に接合材43によって接合されている。第三方位センサ素子4は、磁性体ワイヤ41がx方向に平行となる姿勢で搭載されている。第三方位センサ素子4は、z方向視においてそのすべてが集積回路素子5と重なっている。第三方位センサ素子4には、4つの素子側パッド42が形成されている。4つの素子側パッド42は、x方向に沿って一列に配置されており、z方向上方を向いている。素子側パッド42は、その表面がたとえばAuからなる。
The third
第一ワイヤ61は、第一方位センサ素子2の素子側パッド22と集積回路素子5の素子側パッド52とを接続しており、たとえばAuからなる。図5に示すように、第一ワイヤ61のファーストボンディング部611が、第一方位センサ素子2の素子側パッド22に接続されている。第一ワイヤ61が素子側パッド22にボンディングされた位置、本例においては、ファーストボンディング部611の中心位置は、x方向において境界213に対して離間しており、離間端縁214寄りに配置されている。素子側パッド22のメッキ表層223は、境界213寄りの領域において実質的に厚さが0であり、メッキ主層222の一部を露出させ得るが、本例においては、ファーストボンディング部611は、メッキ表層223が確実に形成された領域にボンディングされている。
The
また、図4に示すように、第一ワイヤ61のセカンドボンディング部が、バンプを介して集積回路素子5の素子側パッド52に接続されている。上記バンプは、第一ワイヤ61のボンディングに先立って、Auからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド52に付着させることによって形成される。
Further, as shown in FIG. 4, the second bonding portion of the
第二ワイヤ62は、第一方位センサ素子2の素子側パッド22と基板1の基板側パッド131とを接続しており、たとえばAuからなる。第二ワイヤ62のファーストボンディング部が、第一方位センサ素子2の素子側パッド22に接続されている。また、第二ワイヤ62のセカンドボンディング部が、基板1の基板側パッド131に接続されている。第二ワイヤ62のセカンドボンディング部と基板側パッド131との間には、バンプは介在していない。
The
第三ワイヤ63は、第二方位センサ素子3の素子側パッド32または第三方位センサ素子4の素子側パッド42と集積回路素子5の素子側パッド52とを接続しており、たとえばAuからなる。図5に示すように、第三ワイヤ63のファーストボンディング部が集積回路素子5の素子側パッド52に接続されている。また、第三ワイヤ63のセカンドボンディング部が第二方位センサ素子3の素子側パッド32または第三方位センサ素子4の素子側パッド42にバンプを介して接続されている。上記バンプは、第三ワイヤ63のボンディングに先立って、Auからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド32または素子側パッド42に付着させることによって形成される。
The
第四ワイヤ64は、第三方位センサ素子4の素子側パッド42と基板1の基板側パッド131とを接続しており、たとえばAuからなる。図4に示すように、第四ワイヤ64のファーストボンディング部は、基板1の基板側パッド131に接続されている。また、第四ワイヤ64のセカンドボンディング部は、第三方位センサ素子4の素子側パッド42にバンプを介して接続されている。上記バンプは、第四ワイヤ64のボンディングに先立って、Auからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド42に付着させることによって形成される。
The
第五ワイヤ65は、集積回路素子5の素子側パッド52と基板1の基板側パッド131とを接続しており、たとえばAuからなる。第五ワイヤ65のファーストボンディング部が、集積回路素子5の素子側パッド52に接続されている。また、第五ワイヤ65のセカンドボンディング部が、基板1の基板側パッド131に接続されている。第五ワイヤ65のセカンドボンディング部と基板側パッド131との間には、バンプは介在していない。
The
図2に示すように、主面111のうちy方向両側において陥没部114を挟む部分に、複数の基板側パッド131が形成されており、これらの基板側パッド131に第二ワイヤ62または第五ワイヤ65がボンディングされている。
As shown in FIG. 2, a plurality of
封止樹脂7は、第一方位センサ素子2、第二方位センサ素子3、第三方位センサ素子4、集積回路素子5、第一ワイヤ61、第二ワイヤ62、第三ワイヤ63、第四ワイヤ64および第五ワイヤ65を覆っている。また、封止樹脂7は、その一部が陥没部114に充填されている。封止樹脂7の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール(PBO)樹脂、シリコーン樹脂が挙げられる。
The sealing
封止樹脂7は、封止樹脂側外側面71を有している。封止樹脂側外側面71は、x方向およびy方向を向いており、z方向に平行である。また、本実施形態においては、封止樹脂側外側面71は、基板1の基板側外側面113と面一となっている。
The sealing
次に、半導体装置101Aの作用について説明する。
Next, the operation of the
本実施形態によれば、図5に示すように、第一ワイヤ61のファーストボンディング部611は、境界213とは反対側に位置する離間端縁214に近い位置に設けられている。図15〜図20を参照して説明した素子側パッド22の製造工程においては、メッキ液の滞留などに起因して、素子側パッド22の厚さに不均一を生じうる。これにより、素子側パッド22は、境界213に向かうほど薄くなる部分を有する。ファーストボンディング部611を上述した位置に設けることにより、素子側パッド22のうち極端に薄くなってしまった部位に第一ワイヤ61をボンディングすることを回避することが可能である。したがって、第一ワイヤ61と素子側パッド22とをより強固にボンディングすることが可能であり、第一方位センサ素子2と基板1とをより確実に導通させることができる。
According to the present embodiment, as shown in FIG. 5, the
第1主部201Aと第2主部202Aとを別体とすることにより、第1主部201Aに作りこまれた磁性体ワイヤ21をz方向に沿って起立させつつ、z方向上面を向く絶縁材料からなるボンディング面212Aを適切に構成することができる。ボンディング面212Aが、第1主部201Aのz方向上端よりも若干下方に退避した位置に置かれていることにより、第一ワイヤ61をボンディングすることによって半導体装置101Aのz方向寸法が極端に大きくなってしまうことを防止することができる。
By separating the first
素子側パッド22が、メッキ下地層221、メッキ主層222およびメッキ表層223が積層された構成である場合、境界213近傍においては、メッキ表層223からメッキ主層222が露出しうる。ファーストボンディング部611を離間端縁214寄りの位置であってメッキ表層223が確実に形成しうる領域に設けることにより、第一ワイヤ61と素子側パッド22とをより確実にボンディングすることができる。
When the element-
また、第一方位センサ素子2が、z方向においてその一部が陥没部114と重なる位置に設けられている。これにより、基板1の主面111からz方向上方に突出する第一方位センサ素子2の寸法を縮小することが可能である。したがって、半導体装置101Aの小型化を図ることができる。
Further, the first
特に第一方位センサ素子2の磁性体ワイヤ21は、z方向に平行である。このような第一方位センサ素子2は、z方向寸法が大となることが一般的である。第一方位センサ素子2の一部を阻止部141に収容することにより、主面111から突出する第一方位センサ素子2のz方向寸法を縮小することは、半導体装置101Aの小型化に有利である。
In particular, the
第二方位センサ素子3は磁性体ワイヤ31がy方向に平行であり、第三方位センサ素子4は磁性体ワイヤ41がx方向に平行である。このため、第二方位センサ素子3および第三方位センサ素子4のz方向寸法は相対的に小となる。このような第二方位センサ素子3および第三方位センサ素子4を主面111と重なる位置に配置することは、半導体装置101Aのz方向寸法が増大することを引き起こすことがなく合理的である。
In the second
さらに、第二方位センサ素子3および第三方位センサ素子4を集積回路素子5上に搭載することにより、半導体装置101Aのz方向寸法を増大させること無く、半導体装置101Aのx方向およびy方向寸法を縮小することができる。
Furthermore, by mounting the second
配線パターン12に阻止部141を設けることにより、図14を参照して説明した通り、レーザー光Lを用いて阻止部141を容易に形成することができる。また、阻止部141によってレーザー光Lによる除去作用が確実に阻止されるため、所望の深さの阻止部141を形成することができる。阻止部141が底面115よりも大であることにより、たとえばレーザー光Lの照射精度に若干のばらつきがあっても、レーザー光Lが裏面112に意図せず到達してしまうことを阻止することができる。
By providing the blocking
図10に示すように、基板1においては、陥没部114を挟んでy方向両側に主面111が存在している。この主面111が存在している部分は、陥没部114よりもz方向厚さが厚い部分である。このような構成により、陥没部114が形成されているにもかかわらず、基板1の剛性は適切に確保されている。これにより、半導体装置101Aの製造において基板1が不当に撓んでしまうことなどを防止することができる。
As shown in FIG. 10, in the
阻止部141と2つの裏面電極15とを重ならせることにより、裏面112において複数の裏面電極15を偏ること無く均一にバランスよく配置することができる。
By overlapping the blocking
第一ワイヤ61のセカンドボンディング部がバンプを介して5の素子側パッド52に接続されていることにより、比較的大きな力が付与されるセカンドボンディング部のボンディング工程において、集積回路素子5に不当に大きな力が作用することを抑制することができる。
Since the second bonding portion of the
第三ワイヤ63のセカンドボンディング部がバンプを介して第一方位センサ素子2の素子側パッド22または第二方位センサ素子3の素子側パッド32に接続されていることにより、第三ワイヤ63のセカンドボンディング部のボンディング工程において、第二方位センサ素子3または第三方位センサ素子4に不当に大きな力が作用することを抑制することができる。また、第二方位センサ素子3または第三方位センサ素子4側にセカンドボンディング部を配置することにより、半導体装置101Aのz方向高さが過大に大きくなってしまうことを回避することができる。
The second bonding portion of the
図21〜図45は、本発明の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 21-45 illustrate variations and other embodiments of the present invention. In these figures, elements that are the same as or similar to the above embodiment are given the same reference numerals as the above embodiment.
図21は、本発明の第1実施形態に基づく半導体装置の変形例を示している。本変形例の半導体装置101Bにおいては、素子側パッド22の構成が上述した半導体装置101Aと異なっている。本例においては、メッキ表層223がメッキ主層222のほぼ全体を覆っている。より具体的には、境界213の近傍においても、メッキ主層222は、メッキ表層223によって覆われており、メッキ表層223からは露出していない。
FIG. 21 shows a modification of the semiconductor device based on the first embodiment of the present invention. The
このような変形例によっても、第一ワイヤ61と素子側パッド22とをより強固にボンディングすることが可能であり、第一方位センサ素子2と基板1とをより確実に導通させることができる。
Also according to such a modification, the
図22は、本発明の第1実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置101Cにおいては、第1主部201Aおよび第2主部202Aの構成が上述した例と異なっている。より具体的には、第1主部201Aと第2主部202Aとの接合位置が、上述した半導体装置101Aおよび半導体装置101Bと異なっている。第2主部202Aは、ボンディング面212Aに連続する面を有しており、この面に接合材203を介して第1主部201Aが接合されている。
FIG. 22 shows another modified example of the semiconductor device based on the first embodiment of the present invention. In the
このような変形例によっても、第一ワイヤ61と素子側パッド22とをより強固にボンディングすることが可能であり、第一方位センサ素子2と基板1とをより確実に導通させることができる。
Also according to such a modification, the
図23は、本発明の第1実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置102Dにおいては、第一方位センサ素子2の構成が上述した例とことなっている。本変形例においては、第1主部201Aおよび第2主部202Aが一体的に形成されている。より具体的には、第1主部201Aおよび第2主部202Aは、基準面211、ボンディング面212Aおよび退避側面215を有する形状に作成された半導体によって構成されている。
FIG. 23 shows another modification of the semiconductor device according to the first embodiment of the present invention. In the
このような変形例によっても、第一ワイヤ61と素子側パッド22とをより強固にボンディングすることが可能であり、第一方位センサ素子2と基板1とをより確実に導通させることができる。
Also according to such a modification, the
図24は、本発明の第1実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置101Eにおいては、基準面211とボンディング面212Aとがなす角αの大きさが、上述した例と異なっている。本変形例においては、角αは、90°よりも大である。ただし、角αが180°よりも小に設定される点は踏襲されている。
FIG. 24 shows another modification of the semiconductor device according to the first embodiment of the present invention. In the
このような変形例によっても、第一ワイヤ61と素子側パッド22とをより強固にボンディングすることが可能であり、第一方位センサ素子2と基板1とをより確実に導通させることができる。また、上述した半導体装置101B〜191Dにおいても、角αの大きさを種々に設定できることはもちろんである。
Also according to such a modification, the
図25は、本発明の第1実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置101Fにおいては、メッキ表層223が、ボンディング面212Aおよび退避側面215を覆う領域に設けられているものの、基準面211を覆う領域には設けられていない。
FIG. 25 shows another modification of the semiconductor device according to the first embodiment of the present invention. In the
このような変形例によっても、第一ワイヤ61と素子側パッド22とをより強固にボンディングすることが可能であり、第一方位センサ素子2と基板1とをより確実に導通させることができる。また、上述した半導体装置101B〜191Eにおいても、メッキ表層223の構成を本変形例と同様に設定できることはもちろんである。
Also according to such a modification, the
図26は、本発明の第1実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置101Gにおいては、素子側パッド22が、ボンディング面212Aおよび退避側面215を覆う領域に設けられているものの、基準面211を覆う領域には設けられていない。
FIG. 26 shows another modification of the semiconductor device according to the first embodiment of the present invention. In the
このような変形例によっても、第一ワイヤ61と素子側パッド22とをより強固にボンディングすることが可能であり、第一方位センサ素子2と基板1とをより確実に導通させることができる。また、上述した半導体装置101B〜191Fにおいても、素子側パッド22の構成を本変形例と同様に設定できることはもちろんである。
Also according to such a modification, the
図27は、本発明の第1実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置101Hにおいては、基板1に、上述した陥没部114が形成されていない。本変形例においては、第一方位センサ素子2は、基板1の主面111に搭載されている。
FIG. 27 shows another modification of the semiconductor device according to the first embodiment of the present invention. In the
このような変形例によっても、第一ワイヤ61と素子側パッド22とをより強固にボンディングすることが可能であり、第一方位センサ素子2と基板1とをより確実に導通させることができる。また、上述した半導体装置101B〜191Gにおいても、基板1および第一方位センサ素子2の構成を本変形例と同様に設定できることはもちろんである。
Also according to such a modification, the
図28〜図29は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置102Aは、基板1および第一方位センサ素子2の構成と、第一方位センサ素子2の基板1への実装形態が、上述した第一実施形態に係る半導体装置と異なっている。ただし、以下に言及する点以外の構成については、第一実施形態に係る半導体装置に準ずる。
28 to 29 show a semiconductor device according to the second embodiment of the present invention. The
図28は、半導体装置102Aを示す斜視図である。図29は、図28のXXIX−XXIX線に沿う断面図であり、図30は、要部拡大断面図である。
FIG. 28 is a perspective view showing the
本実施形態においては、第一方位センサ素子2は、半導体部201Bおよび補助部202Bを有する。これらの名称は、本実施形態における発明の理解の便宜であり、材質等の構成によっては、上述した第1主部201Aおよび第2主部202Aと同一または類似の部材となりうる。
In the present embodiment, the first
本例においては、基板1に、半導体装置101Aで述べた陥没部114が形成されていない。本例においては、第一方位センサ素子2は、基板1の主面111に搭載されている。
In the present example, the recessed
本実施形態においては、半導体部201Bは、たとえばSiなどの半導体からなり、磁性体ワイヤ21が作りこまれている。補助部202Bは、たとえば樹脂などの絶縁体からなる。半導体部201Bと補助部202Bとは、互いに別体であり、且つ接合材203によって接合されている。
In the present embodiment, the
図30に示すように、第一方位センサ素子2は、基準面211、パッド面212Bおよび退避側面215を有している。基準面211は、yz平面に平行であり図30においてx方向図中右方を向いている。基準面211は、半導体部201Bによって構成されている。パッド面212Bは、xy平面に平行であり図30においてz方向図中下方を向いている。パッド面212Bは、補助部202Bによって構成されている。基準面211とパッド面212Bとの間には、境界213が設定されている。境界213は、実質的に基準面211とパッド面212Bとを区画するが、基準面211およびパッド面212Bのみによって構成されたものに限定されない。たとえば、図示された例においては、境界213は、接合材203によって構成されている。
As shown in FIG. 30, the first
パッド面212Bの境界213とは反対側には、離間端縁214が設定されている。離間端縁214は、境界213から離間した端縁である。退避側面215は、離間端縁214からボンディング面212Aが向く側とは反対側、すなわち図30におけるz方向図中上方に延びている。
A
図30に示すように、素子側パッド22は、パッド面212Bに形成された部分を有している。さらに、本例においては、素子側パッド22は、x方向において境界213から離間端縁214にわたる領域に形成されている。また、素子側パッド22は、基準面211に形成された部分を有する。素子側パッド22のうち基準面211に形成された部分は、境界213からz方向下方に延びている。これにより、境界213は、素子側パッド22に覆われた格好となっている。本例においては、素子側パッド22は、半導体部201Bのz方向下端には到達していない。また、素子側パッド22は、退避側面215に形成された部分を有する。素子側パッド22のうち退避側面215に形成された部分は、離間端縁214からz方向上方に延びている。これにより、離間端縁214は、素子側パッド22に覆われた格好となっている。
As shown in FIG. 30, the device-
本例においては、素子側パッド22は、上述したメッキ下地層221、メッキ主層222およびメッキ表層223が積層された構成とされている。ただし、素子側パッド22の構成はこれに限定されず、基板1との導通接合が可能な構成であればよい。
In this example, the element-
本例においては、第一方位センサ素子2の素子側パッド22のz方向直下に基板側パッド131が設けられている。すなわち、パッド面212Bは、基板1の基板側パッド131と対面している。
In the present example, the substrate-
第一方位センサ素子2の半導体部201Bは、接合材23によって基板1の主面111に接合されている。また、素子側パッド22は、導電性接合材66によって基板1の基板側パッド131に導通接合されている。導電性接合材66は、第一方位センサ素子2を電気的および機械的に基板1に接合可能なものであればよく、たとえばハンダ、金属ペーストなどが挙げられる。
The
素子側パッド22のうちパッド面212Bに形成された部分と基板側パッド131との間は、ほぼすべてが導電性接合材66によって埋められる。また、導電性接合材66がたとえばハンダからなる場合、接合過程において導電性接合材66が溶融し液状となる。この際、溶融した導電性接合材66は、素子側パッド22のうち退避側面215に形成された部分に付着する。この結果、図28〜図30に示すように、導電性接合材66は、素子側パッド22のうち退避側面215に形成された部分に沿って起立する、いわゆるフィレット部分を有する形状に仕上げられる。また、導電性接合材66は、素子側パッド22のうち基準面211に形成された部分にも付着しうる。
The
図29および図30に示すように、主面層13は、追加の基板側パッド132を有している。追加の基板側パッド132は、基板側パッド131に導通している。主面層13に複数の基板側パッド131が形成されている場合、これと同数の追加の基板側パッド132を設けることができる。追加の基板側パッド132には、第一ワイヤ61の一端がボンディングされている。第一ワイヤ61の他端は、集積回路素子5の素子側パッド52にボンディングされている。
As shown in FIGS. 29 and 30, the
次に、半導体装置102Aの作用について説明する。
Next, the operation of the
このような実施形態によれば、第一方位センサ素子2と基板1とを導通接合するためにワイヤをボンディングする必要がない。第一方位センサ素子2は、磁性体ワイヤ21をz方向に起立した姿勢とすることを目的とするため、半導体部201Bがz方向に起立する姿勢となることが一般的である。このような半導体部201Bを導通接合するために素子側パッド22を設けた場合、補助部202Bなどを土台として素子側パッド22が形成される。素子側パッド22が樹脂などからなる場合、ワイヤをボンディングする際の振動や押圧力が分散されてしまい、強固なボンディングが阻害されてしまう。また、z方向に起立した姿勢とされた第一方位センサ素子2は、ボンディングによって大きな力が付加されると、不安定となりやすい。この点、導電性接合材66によって導通接合される半導体装置102Aにおいては、ワイヤボンディングの不安定要素を排除することが可能であり、基板1と第一方位センサ素子2とをより確実かつ強固に導通させることができる。
According to such an embodiment, it is not necessary to bond a wire to conductively bond the first
素子側パッド22が退避側面215に形成された部分を有する構成とすることにより、導電性接合材66にフィレット部分を設けることができる。このフィレット部分は、第一方位センサ素子2の基板1に対する導通接続をより強固とするのに有利である。また、前記フィレット部分の有無を目視によって確認することにより、第一方位センサ素子2の実装の良否を容易に判断することができる。
By forming the element-
素子側パッド22が基準面211に形成された部分を有することにより、第一方位センサ素子2の接合強度をさらに高めることができる。
The bonding strength of the first
補助部202Bを半導体部201Bとは別体である絶縁材料からなる部材として構成することにより、第一方位センサ素子2内における意図しない導通を回避することが可能である。また、基準面211、パッド面212Bおよび退避側面215を有する、比較的複雑な形状を、半導体部201Bおよび補助部202Bを組み合わせることによって適切に形成することができる。
By configuring the
図31は、本発明の第二実施形態に基づく半導体装置の変形例を示している。本変形例の半導体装置102Bにおいては、集積回路素子5の素子側パッド52が、z方向図中下方を向くように設けられている。そして、素子側パッド52と基板1の追加の基板側パッド132とは、導電性接合材67を介して接合されている。導電性接合材67は、たとえばハンダである。
FIG. 31 shows a modification of the semiconductor device based on the second embodiment of the present invention. In the
このような変形例においても、基板1と第一方位センサ素子2とをより確実かつ強固に導通させることが可能であり、また第一方位センサ素子2と集積回路素子5とを適切に導通させることができる。
Also in such a modification, the
図32は、本発明の第二実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置102Cにおいては、補助部202Bのx方向における位置が上述した第1主部201Aおよび半導体装置102Bとは異なっている。本変形例においては、補助部202Bは、半導体部201Bに対して集積回路素子5とは反対側に配置されている。
FIG. 32 shows another modification of the semiconductor device according to the second embodiment of the present invention. In the
補助部202Bの配置に伴い、基板1の基板側パッド131は、集積回路素子5に対して半導体部201Bを超えて離間した位置に設けられている。基板側パッド131と追加の基板側パッド132とは、中間層14の一部によって導通している。
With the arrangement of the
このような変形例においても、基板1と第一方位センサ素子2とをより確実かつ強固に導通させることが可能であり、また第一方位センサ素子2と集積回路素子5とを適切に導通させることができる。
Also in such a modification, the
図33は、本発明の第二実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置102Dにおいては、基板1の構成および第一方位センサ素子2の接合形態が上述した例と異なっている。本変形例においては、基板1に陥没部114が形成されている。陥没部114を有する基板1の構成は、半導体装置101Aにおいて説明した構成と同様である。
FIG. 33 shows another modification of the semiconductor device according to the second embodiment of the present invention. The
基板側パッド131は、主面111に設けられている。一方、第一方位センサ素子2の半導体部201Bは、その一部が陥没部114に収容されている。半導体部201Bは、接合材23を介して陥没部114の底面115に接合されている。底面115よりもz方向図中上方に位置する基板側パッド131に素子側パッド22を接合させるために、本変形例においては、半導体部201Bのz方向図中下端とパッド面212Bとの距離が比較的大となっている。
The
このような変形例においても、基板1と第一方位センサ素子2とをより確実かつ強固に導通させることが可能であり、また第一方位センサ素子2と集積回路素子5とを適切に導通させることができる。また、半導体装置102Dのz方向寸法を縮小することができる。
Also in such a modification, the
図34〜図37は、本発明の第三実施形態に基づく磁性素子を示している。図示された第一方位センサ素子2は、上述した半導体装置101A〜101Hおよび半導体装置102A〜102Dに適宜採用しうるものである。また、以下に説明する第一方位センサ素子2の構成を上述した第二方位センサ素子3および第三方位センサ素子4に適用可能であることはもちろんである。第一方位センサ素子2は、支持基板201C、磁性体ワイヤ21、コイル24および絶縁部25を備えている。なお、支持基板201Cは、材質等の構成により、上述した第1主部201Aおよび半導体部201Bとなりうるものである。また、支持基板201Cに上述した第2主部202Aまたは補助部202Bが接合された構成の第一方位センサ素子2であってもよい。
34 to 37 show a magnetic element according to the third embodiment of the present invention. The illustrated first
図34は、第一方位センサ素子2を示す要部斜視図である。図35は、第一方位センサ素子2を示す要部平面図である。図36は、図35のXXXVI−XXXVI線に沿う要部断面図であり、図37は、図35のXXXVII−XXXVII線に沿う要部断面図である。
FIG. 34 is a perspective view of an essential part showing the first
また、第一方位センサ素子2は、本発明で言う磁性素子の一例に相当する。係る磁性素子は、磁性体ワイヤとこの磁性体ワイヤに絶縁され且つ巻回されたコイルを有する素子を言う。このため、方位検出に用いられる第一方位センサ素子2をはじめ、電磁石として用いられる磁性素子など、様々な用途の構成に本発明を適用可能である。
Further, the first
支持基板201Cは、第一方位センサ素子2の土台となるものであり、非磁性体からなる。本実施形態においては、支持基板201Cは、たとえばSiまたはセラミックスからなる。支持基板201Cは、基準面211を有している。
The
また、支持基板201Cには、配線パターン240が形成されている。配線パターン240は、たとえばCu、Niなどからなり、たとえばメッキによって形成される。配線パターン240は、図示しない領域において、上述した実施形態における素子側パッド22に導通するものである。
Further, the
磁性体ワイヤ21は、支持基板201Cに支持されており、第一方位センサ素子2の検出基準軸を構成するものである。磁性体ワイヤ21は磁性体からなり、本実施形態においては、アモルファスワイヤが用いられている。このような磁性体ワイヤ21の具体的な材料としては、たとえばCoFeSiB合金が挙げられる。磁性体ワイヤ21の寸法の一例を挙げると、磁性体ワイヤ21の長さが100μm程度、直径が15μm程度である。磁性体ワイヤ21は、z方向に沿って配置されており、その両端が配線パターン240の適所に導通接合されている。
The
絶縁部25は、磁性体ワイヤ21を覆っており、たとえばSiO2などの絶縁材料からなる。図36および図37に示すように、絶縁部25は、支持基板側絶縁部251および反支持基盤側絶縁部252からなる。
The insulating
支持基板側絶縁部251は、磁性体ワイヤ21に対して支持基板201C側に位置する部分であり、磁性体ワイヤ21と支持基板201Cとの間に介在している。さらに、反支持基盤側絶縁部252は、図37に示す断面において、配線パターン240と磁性体ワイヤ21との間に位置している。反支持基盤側絶縁部252は、厚さが均一である。
The support substrate
反支持基盤側絶縁部252は、磁性体ワイヤ21に対して支持基板201Cとは反対側に位置する部分である。本実施形態においては、反支持基盤側絶縁部252は、z方向に対して直角である面における断面形状が支持基板201Cから離間する側に膨出した形状である。
The non-supporting base-
コイル24は、磁性体ワイヤ21に対して絶縁されており、且つ磁性体ワイヤ21に巻回されている。コイル24は、支持基板側部241と反支持基板側部242とからなる。支持基板側部241は、支持基板201Cに形成され且つ支持基板201Cの厚さ方向であるx方向において支持基板201C側に位置する。反支持基板側部242は、複数の導体ワイヤ246によって構成されている。複数の導体ワイヤ246は、各々の両端が支持基板側部241に接合され且つx方向において磁性体ワイヤ21を挟んで支持基板側部241とは反対側に位置する。
The
支持基板側部241は、配線パターン240の一部である。図34および図35に示すように、支持基板側部241は、複数のコイル要素243からなる。複数のコイル要素243は、各々が一対のパッド部244およびこれらのパッド部244を連結する連結部245を有しており、且つx方向に配列されている。本例においては、各コイル要素243は、概ねy方向に対して若干傾いた方向に延びている。
The support
導体ワイヤ246は、あるコイル要素243の一方のパッド部244と、このコイル要素243とは異なる別のコイル要素243の一方のパッド部244とにボンディングされている。1つの導体ワイヤ246がボンディングされた2つのパッド部244は、y方向において磁性体ワイヤ21を挟んで互いに反対側に位置している。すなわち、導体ワイヤ246は、磁性体ワイヤ21をy方向において跨ぐようにして形成されている。導体ワイヤ246は、たとえばAu、Cu、Al、Agのいずれかからなる。
The
また、本例においては、図35に示すように、すべての導体ワイヤ246が互いに隣り合うコイル要素243の一方のパッド部244に接合されている。これにより、コイル要素243と導体ワイヤ246とが交互に接続された導通経路が形成されており、これがコイル24をなしている。
Further, in the present example, as shown in FIG. 35, all the
本例の導体ワイヤ246は、ファーストボンディング部247、セカンドボンディング部248およびバンプ部249を有している。ファーストボンディング部247は、あるコイル要素243のパッド部244に接合されている。セカンドボンディング部248は、他のコイル要素243のパッド部244にバンプ部249を介して接合されている。
The
次に、コイル24の製造工程について、図38〜図42を参照しつつ、以下に説明する。
Next, the manufacturing process of the
まず、図38に示すように、支持基板201Cに、支持基板側部241を含む配線パターン240を形成しておく。また、支持基板側絶縁部251を形成し、配線パターン240の適所に磁性体ワイヤ21を接合する。そして、磁性体ワイヤ21を覆うように反支持基盤側絶縁部252を形成し、絶縁部25を完成させる。次いで、ワイヤ82を繰り出し可能なキャピラリ81を用意する。キャピラリ81の下端から所定量のキャピラリ81を露出させ、これを溶融させることにより溶融ボールを形成する。
First, as shown in FIG. 38, the
次いで、図39に示すように、キャピラリ81を下降させ、ワイヤ82の溶融ボールをコイル要素243の一方のパッド部244に付着させる。そして、ワイヤ82を繰り出さずにキャピラリ81を上昇させることにより、図40に示すバンプ部249を形成する。ついで、上述した溶融ボールを形成し、これを他のコイル要素243の一方のパッド部244に付着させる。
Next, as shown in FIG. 39, the capillary 81 is lowered to attach the molten ball of the
次いで、図41に示すように、ワイヤ82を繰り出しながらキャピラリ81を上昇させる。そして、図42に示すように、キャピラリ81を移動させ、キャピラリ81の先端付近に位置するワイヤ82をバンプ部249に押し付ける。これにより、セカンドボンディング部248が形成される。この後は、ワイヤ82を繰り出さずにキャピラリ81を上昇させることにより、ワイヤ82が切断される。この結果、1つの導体ワイヤ246が形成される。この工程を所定回数繰り返すことにより、図34および図35に示す、複数の導体ワイヤ246を有するコイル24を備えた第一方位センサ素子2が得られる。
Next, as shown in FIG. 41, the capillary 81 is raised while the
次に、本実施形態の第一方位センサ素子2の作用について以下に説明する。
Next, the operation of the first
本実施形態によれば、コイル24の一部が複数の導体ワイヤ246によって構成されている。導体ワイヤ246は、いわゆるワイヤボンディングの手法によって形成されるため、その形状を比較的自由に設定することができる。これにより、導体ワイヤ246と磁性体ワイヤ21との距離や、導体ワイヤ246の曲がり具合などを種々に調整可能である。このような調整により、磁性体ワイヤ21の地磁気に対する姿勢が微小に変化した際に、この変化による微弱な電流変化を適切かつ確実に生じさせることができる。したがって、第一方位センサ素子2の検出精度を高めることができる。
According to the present embodiment, a part of the
絶縁部25を備えることにより、磁性体ワイヤ21とコイル24とを確実に絶縁することができる。支持基板側絶縁部251は、磁性体ワイヤ21と支持基板側部241との絶縁に寄与する。反支持基盤側絶縁部252は、磁性体ワイヤ21と反支持基板側部242との絶縁に寄与する。
By providing the insulating
バンプ部249を設けることにより、ファーストボンディング部247およびセカンドボンディング部248のボンディング強度をより等しくすることが可能であり、いずれかのボンディング信頼性が他方に劣ることを回避することができる。
By providing the
図43は、本発明の第三実施形態に基づく磁性素子の変形例を示している。本変形例の第一方位センサ素子2においては、導体ワイヤ246が上述したバンプ部249を有さない構成とされている。このような変形例によっても、第一方位センサ素子2の検出精度を高めることができる。
FIG. 43 shows a modification of the magnetic element based on the third embodiment of the present invention. In the first
図44は、本発明の第三実施形態に基づく磁性素子の他の変形例を示している。本変形例の第一方位センサ素子2においては、支持基板201Cは、溝部216が形成されている。溝部216は、基準面211から陥没しており、z方向に長く延びている。そして、コイル24の支持基板側部241は、少なくとも一部が溝部216に形成されている。より具体的には、支持基板側部241を構成する複数のコイル要素243のうち、各々の連結部245が溝部216に形成されている。一方、パッド部244は、基準面211に形成されている。
FIG. 44 shows another modification of the magnetic element according to the third embodiment of the present invention. In the first
また、本変形例においては、絶縁部25の支持基板側絶縁部251が、溝部216内に形成されている。この支持基板側絶縁部251の図中上面が基準面211よりも図中下方に位置していることにより、磁性体ワイヤ21の一部が溝部216内に収容されている。反支持基盤側絶縁部252は、溝部216を埋めつつ、さらに図中上方に突出するように膨出している。
Further, in the present modification, the support substrate
このような変形例によっても、第一方位センサ素子2の検出精度を高めることができる。また、磁性体ワイヤ21に対して支持基板側部241を上述した例よりも遠ざけることが可能である。これにより、磁性体ワイヤ21から支持基板側部241の距離と、磁性体ワイヤ21から反支持基板側部242までの距離をより等しくすることができる。これは、より正確な検出を実現するのに有利である。
The detection accuracy of the first
図45は、本発明の第三実施形態に基づく磁性素子の他の変形例を示している。本変形例の第一方位センサ素子2においては、導体ワイヤ246が互いに隣り合うコイル要素243のパッド部244にボンディングされていない。導体ワイヤ246は、1つのコイル要素243の一方のパッド部244と、このコイル要素243に隣り合う別のコイル要素243を挟んでz方向に離間配置されたさらに別のコイル要素243の一方のパッド部244にボンディングされている。すなわち、複数のコイル要素243のうち、実際にコイル24を構成するものは、z方向に一つおきに配置されたコイル要素243である。
FIG. 45 shows another modification of the magnetic element according to the third embodiment of the present invention. In the first
このような変形例によっても、第一方位センサ素子2の検出精度を高めることができる。また、本変形例から理解されるように、必要とされる最大数のコイル要素243を含む配線パターン240を形成しておけば、いずれのコイル要素243をコイル24の一部として採用するかは、複数の導体ワイヤ246を形成するボンディング工程において適宜選択することができる。これにより、単一の仕様の配線パターン240が形成された支持基板201Cを用いて、複数種類の仕様のコイル24を備える第一方位センサ素子2を容易に製造することができる。
The detection accuracy of the first
本発明に係る半導体装置および磁性素子は、上述した実施形態に限定されるものではない。本発明に係る半導体装置および磁性素子の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device and the magnetic element according to the present invention are not limited to the embodiments described above. The specific configuration of each part of the semiconductor device and the magnetic element according to the present invention can be varied in design in many ways.
101A〜101H 半導体装置
102A〜102D 半導体装置
1 基板
111 主面
112 裏面
113 基板側外側面
114 陥没部
115 底面
116 内側面
117 曲面
11 基材
12 配線パターン
13 主面層
131 基板側パッド
132 追加の基板側パッド
14 中間層
141 阻止部
15 裏面電極
151 阻止部
10 基板材料
2 第一方位センサ素子
201A 第1主部
201B 半導体部
201C 支持基板
202A 第2主部
202B 補助部
203 接合材
211 基準面
212A ボンディング面
212B パッド面
213 境界
214 離間端縁
215 退避側面
216 溝部
21 磁性体ワイヤ
22 素子側パッド
221 メッキ下地層
222 メッキ主層
223 メッキ表層
23 接合材
24 コイル
240 配線パターン
241 支持基板側部
242 反支持基板側部
243 コイル要素
244 パッド部
245 連結部
246 導体ワイヤ
247 ファーストボンディング部
248 セカンドボンディング部
249 バンプ部
25 絶縁部
251 支持基板側絶縁部
252 反支持基盤側絶縁部
261 マスク層
3 第二方位センサ素子
31 磁性体ワイヤ
32 素子側パッド
33 接合材
4 第三方位センサ素子
41 磁性体ワイヤ
42 素子側パッド
43 接合材
5 集積回路素子
52 素子側パッド
53 接合材
61 第一ワイヤ
611 ファーストボンディング部
62 第二ワイヤ
63 第三ワイヤ
64 第四ワイヤ
65 第五ワイヤ
66 導電性接合材
67 導電性接合材
7 封止樹脂
71 封止樹脂側外側面
81 キャピラリ
82 ワイヤ
101A to 101H Semiconductor devices 102A to 102D Semiconductor device 1 Substrate 111 Main surface 112 Back surface 113 Substrate side outer surface 114 Recessed portion 115 Bottom surface 116 Inner surface 117 Curved surface 11 Base 12 Wiring pattern 13 Main surface layer 131 Substrate side pad 132 Additional substrate Side pad 14 Intermediate layer 141 Blocking portion 15 Back surface electrode 151 Blocking portion 10 Substrate material 2 First orientation sensor element 201A First main portion 201B Semiconductor portion 201C Support substrate 202A Second main portion 202B Auxiliary portion 203 Bonding material 211 Reference surface 212A Bonding Surface 212B Pad surface 213 Boundary 214 Separation edge 215 Retraction side 216 Groove 21 Magnetic wire 22 Element side pad 221 Plating base layer 222 Plating main layer 223 Plating surface layer 23 Bonding material 24 Coil 240 Wiring pattern 241 Support substrate side 242 Anti-support Plate side portion 243 Coil element 244 Pad portion 245 Connecting portion 246 Conductor wire 247 First bonding portion 248 Second bonding portion 249 Bump portion 25 Insulating portion 251 Supporting substrate side insulating portion 252 Non-supporting base side insulating portion 261 Mask layer 3 Second direction sensor Element 31 Magnetic material wire 32 Element side pad 33 Bonding material 4 Third direction sensor element 41 Magnetic material wire 42 Element side pad 43 Bonding material 5 Integrated circuit element 52 Element side pad 53 Bonding material 61 First wire 611 First bonding part 62 Two wires 63 third wire 64 fourth wire 65 fifth wire 66 conductive bonding material 67 conductive bonding material 7 sealing resin 71 sealing resin side outer surface 81 capillary 82 wire
Claims (14)
前記支持基板に支持され且つ第1方向に延びる磁性体ワイヤと、
前記磁性体ワイヤに対して絶縁され、且つ前記磁性体ワイヤに巻回されたコイルと、
を備える磁性素子であって、
前記コイルは、前記支持基板に形成され且つ前記支持基板の厚さ方向である第2方向において前記支持基板側に位置する支持基板側部と、各々の両端が前記支持基板側部に接合され且つ前記第2方向において前記磁性体ワイヤを挟んで前記支持基板側部とは反対側に位置する複数の導体ワイヤによって構成された反支持基板側部と、からなり、
前記磁性体ワイヤを覆い、且つ前記磁性体ワイヤと前記コイルとの間に介在する絶縁部を備え、
前記絶縁部は、前記磁性体ワイヤと前記コイルの前記支持基板側部との間に介在する支持基板側絶縁部と、前記磁性体ワイヤと前記コイルの前記反支持基板側部との間に介在する反支持基板側絶縁部を有し、
前記支持基板側絶縁部は、前記反支持基板側絶縁部とは別体として形成され且つ厚さが均一であり、
前記支持基板は、基準面と、前記基準面から陥没する溝部を有しており、
前記コイルの前記支持基板側部は、少なくとも一部が前記溝部に形成されており、
前記支持基板側絶縁部は、前記溝部に形成されており、
前記磁性体ワイヤの少なくとも一部が、前記溝部に収容されていることを特徴とする、磁性素子。 A supporting substrate,
A magnetic wire supported by the support substrate and extending in a first direction;
A coil insulated with respect to the magnetic wire and wound around the magnetic wire;
A magnetic element comprising
The coil is formed on the support substrate and the support substrate side portion located on the support substrate side in the second direction that is the thickness direction of the support substrate, and both ends thereof are joined to the support substrate side, And a non-supporting substrate side constituted by a plurality of conductor wires located on the opposite side to the supporting substrate side across the magnetic material wire in the second direction;
An insulating portion which covers the magnetic wire and which is interposed between the magnetic wire and the coil;
The insulating portion is interposed between a supporting substrate side insulating portion interposed between the magnetic wire and the supporting substrate side portion of the coil, and between the magnetic wire and the non-supporting substrate side portion of the coil. Anti-supporting substrate side insulation,
The supporting substrate side insulating portion is formed separately from the non-supporting substrate side insulating portion, and has a uniform thickness.
The support substrate has a reference surface and a groove recessed from the reference surface,
At least a part of the support substrate side portion of the coil is formed in the groove portion,
The supporting substrate side insulating portion is formed in the groove portion,
At least a part of the magnetic wire is accommodated in the groove portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014138901A JP6549821B2 (en) | 2014-07-04 | 2014-07-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014138901A JP6549821B2 (en) | 2014-07-04 | 2014-07-04 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016018817A JP2016018817A (en) | 2016-02-01 |
JP6549821B2 true JP6549821B2 (en) | 2019-07-24 |
Family
ID=55233862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014138901A Active JP6549821B2 (en) | 2014-07-04 | 2014-07-04 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6549821B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018019002A (en) * | 2016-07-29 | 2018-02-01 | 株式会社新川 | Micro-coil and method of forming the same |
JP6805962B2 (en) * | 2017-05-19 | 2020-12-23 | Tdk株式会社 | Magnetic sensor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3676579B2 (en) * | 1998-08-05 | 2005-07-27 | ミネベア株式会社 | Magneto-impedance element |
JP4501858B2 (en) * | 2003-03-25 | 2010-07-14 | 富士電機ホールディングス株式会社 | Magneto-impedance element and current / magnetic field sensor |
JP2005039023A (en) * | 2003-07-14 | 2005-02-10 | Yokogawa Electric Corp | Inductance element and its manufacturing method |
JP4529783B2 (en) * | 2005-04-25 | 2010-08-25 | 愛知製鋼株式会社 | Magnet impedance sensor element |
JP5110142B2 (en) * | 2010-10-01 | 2012-12-26 | 愛知製鋼株式会社 | Magnetoimpedance sensor element and manufacturing method thereof |
-
2014
- 2014-07-04 JP JP2014138901A patent/JP6549821B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016018817A (en) | 2016-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6571411B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10497666B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9854685B2 (en) | Electronic component, method for manufacturing the electronic component, and circuit board | |
TWI529832B (en) | Module and method of manufacturing the same | |
JP6373642B2 (en) | Semiconductor device | |
JP5139347B2 (en) | Electronic component device and manufacturing method thereof | |
JP5610105B1 (en) | Electronic component built-in module | |
JP4498378B2 (en) | Substrate and manufacturing method thereof, circuit device and manufacturing method thereof | |
US20120086116A1 (en) | Electronic component device, method of manufacturing the same and wiring substrate | |
US20120319289A1 (en) | Semiconductor package | |
US8039967B2 (en) | Wiring substrate with a wire terminal | |
JP5786331B2 (en) | Component built-in wiring board | |
JP6549821B2 (en) | Semiconductor device | |
JP2017028156A (en) | Mounting structure and manufacturing method therefor | |
JP2007234663A (en) | Wiring board, and electronic device employing it | |
US20120086133A1 (en) | Semiconductor Device And Semiconductor Device Manufacturing Method | |
JP6899244B2 (en) | Semiconductor device | |
JP6277252B2 (en) | Imaging module | |
JP4912118B2 (en) | Electronic component storage package and electronic device | |
WO2018052081A1 (en) | High frequency module | |
KR20210054215A (en) | Hybrid multi layer ceramic and probe card including the same | |
JP6296274B2 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
JP2019140343A (en) | Semiconductor device and manufacturing method of the same | |
JP2019009375A (en) | Electronic element mounting board, electronic equipment and electronic module | |
JP2017079258A (en) | Electronic part-mounting board and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6549821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |