JP6545221B2 - Spectrum analyzer and signal analysis method - Google Patents

Spectrum analyzer and signal analysis method Download PDF

Info

Publication number
JP6545221B2
JP6545221B2 JP2017096166A JP2017096166A JP6545221B2 JP 6545221 B2 JP6545221 B2 JP 6545221B2 JP 2017096166 A JP2017096166 A JP 2017096166A JP 2017096166 A JP2017096166 A JP 2017096166A JP 6545221 B2 JP6545221 B2 JP 6545221B2
Authority
JP
Japan
Prior art keywords
series data
time
signal
unit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017096166A
Other languages
Japanese (ja)
Other versions
JP2018194344A (en
Inventor
佑樹 近藤
佑樹 近藤
伊藤 伸一
伸一 伊藤
小野 純
小野  純
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2017096166A priority Critical patent/JP6545221B2/en
Publication of JP2018194344A publication Critical patent/JP2018194344A/en
Application granted granted Critical
Publication of JP6545221B2 publication Critical patent/JP6545221B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、スペクトラムアナライザ及び信号分析方法に関し、特に、アナログの被測定信号をディジタルデータに変換して時系列波形を表示するスペクトラムアナライザ及び信号分析方法に関する。 The present invention relates to a spectrum analyzer and a signal analysis method, in particular, it relates away Baek tram The Analysis The及 beauty signal analysis methods to display the time-series waveform and converts an analog signal to be measured into digital data.

被試験対象(Device Under Test:DUT)から出力されるRF信号を被測定信号として受信し、当該被測定信号に対して解析処理を行うシグナルアナライザやスペクトラムアナライザなどの信号分析装置が従来から知られている。   A signal analyzer such as a signal analyzer or spectrum analyzer that receives an RF signal output from a device under test (DUT) as a signal to be measured and performs analysis processing on the signal to be measured is conventionally known. ing.

信号分析装置は、入力された被測定信号の搬送波周波数を中間周波数に変換する周波数変換部と、中間周波数信号の中間周波数を含む所定の通過帯域の信号成分のみを通過させる中間周波(IF)フィルタと、周波数変換部により周波数変換された被測定信号を所定のサンプリングレートでサンプリングしてディジタルデータに変換するA/D変換器(ADC)と、を備えている。   A signal analysis apparatus converts a carrier frequency of an input signal under test into an intermediate frequency, and an intermediate frequency (IF) filter which passes only a signal component of a predetermined passband including the intermediate frequency of the intermediate frequency signal. And an A / D converter (ADC) for sampling at a predetermined sampling rate the measured signal frequency-converted by the frequency converter and converting it into digital data.

さらに、信号分析装置は、ADCから出力されたディジタルデータをディジタル信号処理することにより、被測定信号の振幅波形や周波数スペクトラム波形等の画像情報を生成して、これらの画像情報を表示装置に表示させるように構成されている。   Furthermore, the signal analysis device digitally processes the digital data output from the ADC to generate image information such as an amplitude waveform or a frequency spectrum waveform of the signal to be measured, and displays the image information on the display device. It is configured to let you

信号分析装置には、ユーザが所望のタイミングで測定を開始するためのトリガ機能を備えたものがある。トリガ機能の中には、表示装置に表示される波形信号であるビデオ信号のレベルがある閾値を超えた(あるいは下回った)タイミングでトリガが掛かる「ビデオトリガ」、広い通過帯域のIF信号のレベルがある閾値を超えた(あるいは下回った)タイミングでトリガが掛かる「ワイドIFビデオトリガ」、外部から入力されたトリガ信号の立上りエッジ又は立下りエッジの少なくともいずれかのタイミングでトリガが掛かる「外部トリガ」などがある。   Some signal analyzers have a trigger function for the user to start measurement at a desired timing. Some trigger functions include “video trigger” that triggers at timing when the level of the video signal which is a waveform signal displayed on the display device exceeds (or falls below) a certain threshold, the level of the wide passband IF signal "Wide IF video trigger" triggered at timing when the threshold value is exceeded (or below), external trigger triggered at timing of rising edge and / or falling edge of trigger signal input from outside "and so on.

トリガ機能を備えた信号分析装置として、ディジタル変調された信号を復調してシリアルデータ列を生成し、このシリアルデータ列に基づいてトリガ信号を発生する装置が既に提案されている(例えば、特許文献1参照)。   As a signal analysis device having a trigger function, a device that demodulates a digitally modulated signal to generate a serial data string and generates a trigger signal based on this serial data string has already been proposed (for example, Patent Document) 1).

特許第3424996号公報Patent No. 3424996

しかしながら、特許文献1に開示されたような従来の信号分析装置においては、トリガ信号が生成される際のA/D変換処理での変換エラーによって、変換後のディジタル信号に実際のデータとは異なるエラーデータが含まれる場合がある。このため、このエラーデータが閾値を超えている(あるいは下回っている)場合には、誤ったタイミングでトリガが掛かってしまうという問題があった。   However, in the conventional signal analysis apparatus as disclosed in Patent Document 1, the converted digital signal differs from the actual data due to a conversion error in A / D conversion processing when the trigger signal is generated. Error data may be included. Therefore, when this error data exceeds (or falls below) the threshold value, there is a problem that a trigger is triggered at an incorrect timing.

本発明は、このような従来の課題を解決するためになされたものであって、被測定信号のディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、ディジタルデータの値に応じて発生するトリガ信号が、変換エラーに起因した誤ったタイミングで発生することを防止できるスペクトラムアナライザ及び信号分析方法を提供することを目的とする。 The present invention has been made to solve such conventional problems, and the value of digital data is obtained even when a single conversion error occurs when converting a signal under test into digital data. It is an object of the present invention to provide a spectrum analyzer and a signal analysis method capable of preventing a trigger signal generated in response to generation at an incorrect timing due to a conversion error.

上記課題を解決するために、本発明に係るスペクトラムアナライザは、被試験対象から出力されたRF信号である被測定信号に対してアナログ信号処理を行うアナログ信号処理部と、ADCを含んでなり、前記アナログ信号処理部によりアナログ信号処理された前記被測定信号を前記ADCによりディジタルデータとしての時系列データに変換する時系列データ生成部にして、生成される当該時系列データは前記ADCによる単発的な変換エラーに起因したエラーデータを含む場合がある当該時系列データ生成部と、前記時系列データを一時的に記憶するバッファメモリと、前記時系列データがN個連続して(Nは2以上の整数)所定の閾値を超えたか否かを判定する閾値判定部と、前記閾値判定部により前記時系列データがN個連続して所定の閾値を超えたと判定されたタイミングで、トリガ信号を発生させるトリガ信号発生部と、前記トリガ信号のタイミングに応じて、前記バッファメモリに記憶された前記時系列データを読み出して表示部に表示させる制御を行う制御部と、少なくとも前記Nの値をユーザが設定可能な操作部と、を備え、前記制御部は、前記操作部への操作に基づき前記Nの値を設定変更するようになっており、前記ADCによる前記単発的な変換エラーに起因したエラーデータを含めずに前記時系列データを表示する構成である。 In order to solve the above problems, a spectrum analyzer according to the present invention includes an analog signal processor that performs analog signal processing on a signal under test, which is an RF signal output from a test object, and an ADC. The time-series data generated as a time-series data generation unit that converts the measured signal subjected to analog signal processing by the analog signal processing unit into time-series data as digital data by the ADC is single-shot by the ADC Time series data generation unit which may include error data caused by a conversion error, a buffer memory for temporarily storing the time series data, N continuous time series data (N is 2 or more) A threshold determination unit that determines whether or not a predetermined threshold has been exceeded, and the threshold determination unit determines N consecutive pieces of time series data. The trigger signal generation unit that generates a trigger signal at timing determined to exceed the threshold of and the time-series data stored in the buffer memory are read out and displayed on a display unit according to the timing of the trigger signal. A control unit that performs control, and an operation unit that allows the user to set at least the value of N. The control unit changes the setting of the value of N based on an operation on the operation unit. The time series data is displayed without including error data caused by the one-time conversion error by the ADC.

この構成により、本発明に係るスペクトラムアナライザは、被測定信号のディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、閾値を超えた時系列データの個数を判定基準に加えることで、ディジタルデータの値に応じて発生するトリガ信号が、変換エラーに起因した誤ったタイミングで発生することを防止できる。 With this configuration, the spectrum analyzer according to the present invention adds the number of time series data exceeding the threshold to the determination criterion even if a single conversion error occurs when converting the signal to be measured to digital data. Thus, it is possible to prevent a trigger signal generated in accordance with the value of digital data from being generated at an incorrect timing due to a conversion error.

また、本発明に係るスペクトラムアナライザにおいては、前記アナログ信号処理部は、ローカル信号を発振する局部発振器と、前記局部発振器から発振されるローカル信号の周波数を所定の掃引期間にわたって掃引する掃引部と、前記掃引部により周波数掃引された前記ローカル信号と前記被測定信号とを混合して周波数変換する周波数混合器と、前記周波数混合器により周波数変換された前記被測定信号をフィルタリングして中間周波数信号として出力するIFフィルタと、前記中間周波数信号を前記所定の掃引期間にわたって検波して得られる信号を前記時系列データ生成部に出力する検波器と、を有するものであってもよい。 Further, in the spectrum analyzer according to the present invention, the analog signal processing unit includes: a local oscillator that oscillates a local signal; and a sweep unit that sweeps the frequency of the local signal oscillated from the local oscillator over a predetermined sweep period; A frequency mixer for mixing and frequency-converting the local signal and the signal to be measured which are frequency-swept by the sweep unit, and filtering the signal to be measured which is frequency-converted by the frequency mixer to be an intermediate frequency signal It may have an IF filter to output, and a detector that outputs a signal obtained by detecting the intermediate frequency signal for the predetermined sweep period to the time series data generation unit .

また、本発明に係るスペクトラムアナライザにおいては、前記時系列データは、前記被測定信号の振幅の周波数特性を示すものであってもよい。 Further, in the spectrum analyzer according to the present invention, the time-series data may indicate frequency characteristics of the amplitude of the signal under measurement.

この構成により、本発明に係るスペクトラムアナライザは、被測定信号のディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、変換エラーによるエラーデータを含めずに、被測定信号の振幅の周波数特性を表示することができる。 With this configuration, the spectrum analyzer according to the present invention can measure the measured signal without including error data due to the conversion error, even if a single conversion error occurs when converting the measured signal into digital data. The frequency characteristics of the amplitude can be displayed.

また、本発明に係るスペクトラムアナライザにおいては、前記制御部は、前記閾値判定部により前記時系列データがN個連続して所定の閾値を超えたと判定された場合に、前記N個の前記時系列データの1個目以降に連続する任意の個数の前記時系列データを前記表示部に表示させる構成であってもよい。 Further, in the spectrum analyzer according to the present invention, the control unit is configured to, when it is determined by the threshold determination unit that N pieces of time series data continuously exceed a predetermined threshold, the N pieces of time series The display unit may be configured to display an arbitrary number of pieces of time-series data continuous from the first piece of data.

この構成により、本発明に係るスペクトラムアナライザは、被測定信号のディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、閾値を超えた時系列データの個数を判定基準に加えることで、実際に閾値を超えた時系列データを含む所望の表示時間範囲又は表示周波数範囲にわたる時系列データを表示させることができる。 With this configuration, the spectrum analyzer according to the present invention adds the number of time series data exceeding the threshold to the determination criterion even if a single conversion error occurs when converting the signal to be measured to digital data. Thus, it is possible to display time-series data over a desired display time range or display frequency range that includes time-series data actually exceeding the threshold.

また、本発明に係るスペクトラムアナライザにおいては、前記制御部は、前記閾値判定部により前記時系列データがN個連続して所定の閾値を超えたと判定された場合に、前記N個の前記時系列データの1個目以降に連続する任意の個数の前記時系列データ、及び、前記N個の前記時系列データの1個目以前に連続する任意の個数の前記時系列データを前記表示部に表示させる構成であってもよい。 Further, in the spectrum analyzer according to the present invention, the control unit is configured to, when it is determined by the threshold determination unit that N pieces of time series data continuously exceed a predetermined threshold, the N pieces of time series The display unit displays an arbitrary number of the time-series data continuous from the first one of data and an arbitrary number of the time-series data continuous before the first one of the N time-series data It may be configured to

この構成により、本発明に係るスペクトラムアナライザは、被測定信号のディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、閾値を超えた時系列データの個数を判定基準に加えることで、実際に閾値を超えた時系列データを含む所望の表示時間範囲又は表示周波数範囲にわたる時系列データを表示させることができる。 With this configuration, the spectrum analyzer according to the present invention adds the number of time series data exceeding the threshold to the determination criterion even if a single conversion error occurs when converting the signal to be measured to digital data. Thus, it is possible to display time-series data over a desired display time range or display frequency range that includes time-series data actually exceeding the threshold.

また、本発明に係る信号分析方法は、被試験対象から出力されたRF信号である被測定信号に対してアナログ信号処理を行うアナログ信号処理ステップと、前記アナログ信号処理ステップでアナログ信号処理された前記被測定信号をADCによりディジタルデータとしての時系列データに変換する時系列データ生成ステップにして、生成される当該時系列データは前記ADCによる単発的な変換エラーに起因したエラーデータを含む場合がある当該時系列データ生成ステップと、前記時系列データをバッファメモリに一時的に記憶するステップと、前記時系列データがN個連続して(Nは2以上の整数)所定の閾値を超えたか否かを判定する閾値判定ステップと、前記閾値判定ステップで前記時系列データがN個連続して所定の閾値を超えたと判定されたタイミングで、トリガ信号を発生させるトリガ信号発生ステップと、前記トリガ信号のタイミングに応じて、前記バッファメモリに記憶された前記時系列データを読み出して表示部に表示させる制御を行う制御ステップと、少なくとも前記Nの値をユーザが設定可能な操作部への操作に基づき前記Nの値を設定変更するステップと、を含み、前記ADCによる前記単発的な変換エラーに起因したエラーデータを含めずに前記時系列データを表示する構成である。 In the signal analysis method according to the present invention, an analog signal processing step of performing analog signal processing on a signal under test, which is an RF signal output from a test object, and analog signal processing in the analog signal processing step In the time-series data generation step of converting the measured signal into time-series data as digital data by the ADC, the time-series data generated may include error data due to a single conversion error by the ADC. Whether there is a certain time series data generation step, a step of temporarily storing the time series data in a buffer memory, and N consecutive time series data (N is an integer of 2 or more) have exceeded a predetermined threshold value In the threshold determination step of determining whether or not N pieces of time series data continuously exceed the predetermined threshold in the threshold determination step A step of generating a trigger signal at a determined timing, and a control step of performing control of reading out the time-series data stored in the buffer memory and displaying it on a display unit according to the timing of the trigger signal And changing the setting of the value of N based on an operation on the operation unit that allows the user to set at least the value of N, and including error data due to the one-time conversion error by the ADC Instead, the time series data is displayed.

この構成により、本発明に係る信号分析方法は、被測定信号のディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、閾値を超えた時系列データの個数を判定基準に加えることで、ディジタルデータの値に応じて発生するトリガ信号が、変換エラーに起因した誤ったタイミングで発生することを防止できる。   With this configuration, the signal analysis method according to the present invention uses the number of time series data exceeding the threshold as a determination criterion even if a single conversion error occurs when converting the signal to be measured to digital data. By adding, it is possible to prevent the trigger signal generated according to the value of the digital data from being generated at the wrong timing due to the conversion error.

本発明は、被測定信号のディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、ディジタルデータの値に応じて発生するトリガ信号が、変換エラーに起因した誤ったタイミングで発生することを防止できる信号分析装置及び信号分析方法を提供するものである。   According to the present invention, even if a single conversion error occurs when converting a signal under test to digital data, the trigger signal generated according to the value of digital data is at the wrong timing due to the conversion error. It is an object of the present invention to provide a signal analysis device and a signal analysis method that can be prevented from being generated.

本発明の第1の実施形態に係る信号分析装置の構成を示すブロック図である。It is a block diagram showing composition of a signal analysis device concerning a 1st embodiment of the present invention. (a)は本発明の第1の実施形態に係る信号分析装置が備える表示部における表示時間範囲を説明するためのグラフであり、(b)は本発明の第1の実施形態に係る信号分析装置が備える表示部における表示時間範囲の他の例を説明するためのグラフである。(A) is a graph for demonstrating the display time range in the display part with which the signal analyzer which concerns on the 1st Embodiment of this invention is equipped, (b) is a signal analysis which concerns on the 1st Embodiment of this invention It is a graph for demonstrating the other example of the display time range in the display part with which an apparatus is provided. 本発明の第2の実施形態に係る信号分析装置の構成を示すブロック図である。It is a block diagram which shows the structure of the signal-analysis apparatus based on the 2nd Embodiment of this invention. (a)は本発明の第2の実施形態に係る信号分析装置が備える表示部における表示周波数範囲を説明するためのグラフであり、(b)は本発明の第2の実施形態に係る信号分析装置が備える表示部における表示周波数範囲の他の例を説明するためのグラフである。(A) is a graph for demonstrating the display frequency range in the display part with which the signal analyzer which concerns on the 2nd Embodiment of this invention is provided, (b) is the signal analysis which concerns on the 2nd Embodiment of this invention It is a graph for demonstrating the other example of the display frequency range in the display part with which an apparatus is provided. 本発明の実施形態に係る信号分析装置による信号分析方法の処理を説明するためのフローチャートである。It is a flowchart for demonstrating the process of the signal-analysis method by the signal-analysis apparatus based on embodiment of this invention. 図5のフローチャートにおける時系列データ生成処理を詳細に説明するためのフローチャートである。It is a flowchart for demonstrating in detail the time-sequential data production | generation process in the flowchart of FIG.

以下、本発明の実施形態に係る信号分析装置及び信号分析方法について、図面を用いて説明する。   Hereinafter, a signal analysis device and a signal analysis method according to an embodiment of the present invention will be described using the drawings.

(第1の実施形態)
図1に示すように、本発明の第1の実施形態に係る信号分析装置100は、アナログ信号処理部10と、ADC20と、ディジタル信号処理部30と、操作部40と、表示部50と、制御部60と、を備え、DUT1から出力される被測定信号Sの解析処理を行うものである。
First Embodiment
As shown in FIG. 1, the signal analysis apparatus 100 according to the first embodiment of the present invention includes an analog signal processing unit 10, an ADC 20, a digital signal processing unit 30, an operation unit 40, and a display unit 50. The controller 60 is provided to analyze the measured signal S output from the DUT 1.

DUT1とアナログ信号処理部10とは同軸ケーブルで接続されていてもよく、あるいは、無線通信で接続されていてもよい。   The DUT 1 and the analog signal processing unit 10 may be connected by a coaxial cable, or may be connected by wireless communication.

DUT1は、例えば無線通信アンテナとRF回路を有する無線端末機器や基地局などである。DUT1の通信規格としては、セルラ(LTE、LTE−A、W−CDMA(登録商標)、GSM(登録商標)、CDMA2000、1xEV−DO、TD−SCDMA等)、無線LAN(IEEE802.11b/g/a/n/ac/ad等)、Bluetooth(登録商標)、GNSS(GPS、Galileo、GLONASS、BeiDou等)、FM、及びディジタル放送(DVB−H、ISDB−T等)が挙げられる。   The DUT 1 is, for example, a wireless terminal device or a base station having a wireless communication antenna and an RF circuit. The communication standard of the DUT 1 includes cellular (LTE, LTE-A, W-CDMA (registered trademark), GSM (registered trademark), CDMA2000, 1xEV-DO, TD-SCDMA, etc.), wireless LAN (IEEE 802.11b / g / a / n / ac / ad etc.), Bluetooth (registered trademark), GNSS (GPS, Galileo, GLONASS, BeiDou etc.), FM, and digital broadcasting (DVB-H, ISDB-T etc.).

アナログ信号処理部10は、DUT1から出力された被測定信号Sに対して周波数変換などのアナログ信号処理を行うものであり、アッテネータ(ATT)11と、局部発振器12と、周波数混合器13と、増幅器14と、IFフィルタ15と、IF増幅器16と、を有する。   The analog signal processing unit 10 performs analog signal processing such as frequency conversion on the signal to be measured S output from the DUT 1, and includes an attenuator (ATT) 11, a local oscillator 12, and a frequency mixer 13. The amplifier 14, the IF filter 15, and the IF amplifier 16 are included.

ATT11は、内部に抵抗を有し、DUT1からの高周波の被測定信号Sを後段のディジタル信号処理部30において処理可能な信号レベルに減衰させるためのもので、インピーダンスを変化させない電子部品である。   The ATT 11 is an electronic component that has a resistance inside and that attenuates the high frequency measured signal S from the DUT 1 to a signal level that can be processed by the digital signal processing unit 30 in the subsequent stage, and does not change the impedance.

局部発振器12は、ローカル信号として、元の被測定信号Sの周波数の値よりも変換先の周波数の値の分だけ高い周波数あるいは低い周波数の正弦波を発生させるものである。局部発振器12から発振されるローカル信号の周波数は、所望の解析帯域に応じて制御部60により設定される。   The local oscillator 12 generates, as a local signal, a sine wave having a frequency higher or lower than that of the original signal S to be measured by the value of the frequency to be converted. The frequency of the local signal oscillated from the local oscillator 12 is set by the control unit 60 according to the desired analysis band.

周波数混合器13は、ATT11で減衰された周波数fの被測定信号Sと、局部発振器12から発振された周波数fのローカル信号とを混合し、2つの信号の和及び差の周波数成分を含む出力信号を生成するものである。 The frequency mixer 13 mixes the measured signal S of the frequency f S attenuated by the ATT 11 with the local signal of the frequency f L oscillated from the local oscillator 12 and generates frequency components of the sum and difference of the two signals. To generate an output signal.

増幅器14は、周波数混合器13からの出力信号を増幅してIFフィルタ15に出力するものである。   The amplifier 14 amplifies the output signal from the frequency mixer 13 and outputs the amplified signal to the IF filter 15.

IFフィルタ15は、アナログのバンドパス・フィルタなどで構成され、周波数混合器13からの出力信号をフィルタリングするようになっている。IFフィルタ15は、周波数混合器13によって被測定信号Sとローカル信号とを混合させた中間周波数|f−f|又はf+fの中間周波数信号が所定の周波数範囲内にあるときに、増幅器14で増幅された中間周波数信号を出力する。 The IF filter 15 is configured by an analog band pass filter or the like, and is configured to filter an output signal from the frequency mixer 13. The IF filter 15 operates when the intermediate frequency signal of the intermediate frequency | f L −f S | or f L + f S obtained by mixing the measured signal S and the local signal by the frequency mixer 13 is within a predetermined frequency range. , The intermediate frequency signal amplified by the amplifier 14 is output.

IF増幅器16は、設定される利得に応じてIFフィルタ15から出力される信号の振幅レベルを制御する。これにより、IF増幅器16の利得を変化させると、後述する表示部50にグラフ化されて表示される信号(振幅波形)の振幅レベルを変化させることができる。   The IF amplifier 16 controls the amplitude level of the signal output from the IF filter 15 according to the set gain. Thus, when the gain of the IF amplifier 16 is changed, the amplitude level of the signal (amplitude waveform) to be graphed and displayed on the display unit 50 described later can be changed.

ADC20は、IF増幅器16から出力された信号を所定のサンプリングレートでサンプリングして、ディジタルデータに変換する。ADC20は、このディジタルデータを、表示部50で所定のグラフ表示を行うためにディジタル信号処理部30に出力するようになっている。   The ADC 20 samples the signal output from the IF amplifier 16 at a predetermined sampling rate and converts it into digital data. The ADC 20 outputs this digital data to the digital signal processing unit 30 in order to display a predetermined graph on the display unit 50.

ディジタル信号処理部30は、例えば、直交復調部31aと、解析処理部31bと、バッファメモリ32と、閾値判定部33と、トリガ信号発生部34と、を有する。   The digital signal processing unit 30 includes, for example, an orthogonal demodulation unit 31 a, an analysis processing unit 31 b, a buffer memory 32, a threshold value determination unit 33, and a trigger signal generation unit 34.

ここで、ADC20、直交復調部31a、及び解析処理部31bは、時系列データ生成部31を構成し、アナログ信号処理部10によりアナログ信号処理された被測定信号Sをディジタルデータとしての時系列データに変換するようになっている。   Here, the ADC 20, the orthogonal demodulation unit 31a, and the analysis processing unit 31b constitute a time-series data generation unit 31, and time-series data of the signal to be measured S subjected to analog signal processing by the analog signal processing unit 10 as digital data. It is supposed to be converted to

直交復調部31aは、ADC20から出力されたディジタルデータを直交復調して、互いに直交する直交信号I(t)及びQ(t)を生成するようになっている。直交復調部31aとしては、例えばヒルベルト変換を利用した直交分配器を用いることができる。   The orthogonal demodulation unit 31a orthogonally demodulates the digital data output from the ADC 20 to generate orthogonal signals I (t) and Q (t) orthogonal to each other. As the orthogonal demodulation unit 31a, for example, an orthogonal distributor using Hilbert transform can be used.

解析処理部31bは、直交復調部31aから出力された直交信号I(t)及びQ(t)に対して、ディジタルフィルタ処理等のディジタル信号処理を施すようになっている。さらに、解析処理部31bは、上記のディジタル信号処理が施された直交信号I(t)及びQ(t)を用いて、被測定信号Sの振幅、位相、周波数などの時間変化を示す時系列データを出力するようになっている。   The analysis processing unit 31 b is configured to perform digital signal processing such as digital filter processing on the quadrature signals I (t) and Q (t) output from the quadrature demodulation unit 31 a. Furthermore, the analysis processing unit 31 b uses time-series data indicating time changes such as the amplitude, phase, and frequency of the signal to be measured S using the quadrature signals I (t) and Q (t) subjected to the above digital signal processing. It is designed to output data.

バッファメモリ32は、時系列データ生成部31から出力された時系列データを一時的に記憶するようになっている。   The buffer memory 32 is configured to temporarily store time-series data output from the time-series data generation unit 31.

閾値判定部33は、時系列データ生成部31から出力された時系列データが、N個連続して(Nは2以上の整数)所定の閾値Thを超えたか否かを判定するようになっている。   The threshold determination unit 33 determines whether N pieces of time-series data output from the time-series data generation unit 31 continuously exceed a predetermined threshold Th (N is an integer of 2 or more). There is.

トリガ信号発生部34は、閾値判定部33により時系列データがN個連続して所定の閾値Thを超えたと判定されたタイミングで、トリガ信号を発生させるようになっている。   The trigger signal generation unit 34 generates a trigger signal at a timing when the threshold determination unit 33 determines that N pieces of time series data continuously exceed the predetermined threshold Th.

制御部60は、例えばCPU、記憶部61を構成するROM、RAM、HDDなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、信号分析装置100を構成する上記各部の動作を制御する。   The control unit 60 is configured of, for example, a microcomputer including a CPU, a ROM that configures the storage unit 61, a RAM, a HDD, and the like, a personal computer, and the like, and controls the operation of each unit that configures the signal analysis device 100.

なお、ディジタル信号処理部30は、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)などのディジタル回路で構成することや、制御部60による所定のプログラムの実行によりソフトウェア的に構成することが可能である。あるいは、ディジタル信号処理部30は、ディジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。   The digital signal processing unit 30 may be configured as a digital circuit such as a field programmable gate array (FPGA) or an application specific integrated circuit (ASIC), or configured as software by execution of a predetermined program by the control unit 60. Is possible. Alternatively, the digital signal processing unit 30 can be configured by appropriately combining hardware processing by a digital circuit and software processing by a predetermined program.

制御部60は、トリガ信号発生部34から出力されたトリガ信号のタイミングに応じて、バッファメモリ32に記憶された時系列データを読み出し、読み出した時系列データを記憶部61に記憶する処理を行うとともに、読み出した時系列データを表示部50に表示させる制御を行うためのビデオ信号を出力するようになっている。ここで、ビデオ信号は表示部50に表示される波形信号である。   Control unit 60 performs processing for reading time-series data stored in buffer memory 32 according to the timing of the trigger signal output from trigger signal generation unit 34, and storing the read time-series data in storage unit 61. At the same time, a video signal for performing control to display the read time series data on the display unit 50 is output. Here, the video signal is a waveform signal displayed on the display unit 50.

表示部50は、制御部60から出力されたビデオ信号に応じて、横軸を時間、縦軸を振幅、位相、周波数などとして、記憶部61に記憶された時系列データを表示するようになっている。   The display unit 50 displays time-series data stored in the storage unit 61 with time on the horizontal axis and amplitude, phase, frequency, etc. on the vertical axis according to the video signal output from the control unit 60. ing.

図2(a)及び(b)は、解析処理部31bによる解析結果の一例を模式的に示すグラフであり、横軸は時間、縦軸は振幅を示している。時刻t0において、ADC20の変換エラーに起因した閾値Thを超えるエラーデータが観測されている。通常、このようなエラーデータが複数個連続して現れることはない。一方、時刻t1以降では、閾値Thを超える時系列データがN個連続して現れている。仮にN=4であるとすると、時刻t2のタイミングでトリガ信号発生部34からトリガ信号が出力される。   FIGS. 2A and 2B are graphs schematically showing an example of the analysis result by the analysis processing unit 31b, where the horizontal axis indicates time, and the vertical axis indicates amplitude. At time t0, error data exceeding the threshold Th due to the conversion error of the ADC 20 is observed. Usually, a plurality of such error data does not appear continuously. On the other hand, after time t1, N pieces of time-series data exceeding the threshold value Th appear in succession. Assuming that N = 4, the trigger signal is output from the trigger signal generation unit 34 at the timing of time t2.

例えば、制御部60は、閾値判定部33により時系列データがN個連続して所定の閾値Thを超えたと判定された場合に、当該N個の時系列データの1個目以降に連続する任意の個数Mの時系列データを表示部50に表示させるようになっている。図2(a)において、時刻t3は、N個の時系列データの1個目以降に連続するM個目の時系列データの時刻である。   For example, when it is determined by the threshold value determination unit 33 that N pieces of time series data continuously exceed the predetermined threshold Th, the control unit 60 determines an arbitrary number of consecutive ones of the N pieces of time series data. The display unit 50 is configured to display time-series data of M in number. In FIG. 2A, time t3 is the time of the M-th time-series data continuous from the first one of the N time-series data.

この場合、バッファメモリ32は、少なくともN個の時系列データを記憶できるように構成されている必要がある。図2(a)の例においては、時刻t1から時刻t3までの表示時間範囲Δtにわたる時系列データが表示部50に表示されることになる。   In this case, the buffer memory 32 needs to be configured to be able to store at least N time-series data. In the example of FIG. 2A, time-series data covering the display time range Δt from time t1 to time t3 is displayed on the display unit 50.

あるいは、制御部60は、閾値判定部33により時系列データがN個連続して所定の閾値Thを超えたと判定された場合に、当該N個の前記時系列データの1個目以降に連続する任意の個数Mの時系列データ、及び、N個の時系列データの1個目以前に連続する任意の個数Lの時系列データを表示部50に表示させるようになっていてもよい。   Alternatively, when it is determined by the threshold determination unit 33 that N pieces of time series data continuously exceed the predetermined threshold Th, the control unit 60 continues to the first or subsequent ones of the N pieces of time series data. The display unit 50 may display an arbitrary number M of time-series data and an arbitrary number L of time-series data continuous before the first of N pieces of time-series data.

図2(b)において、時刻t4は、N個の時系列データの1個目以前に連続するL個目の時系列データの時刻である。また、時刻t5は、N個の時系列データの1個目以降に連続するM個目の時系列データの時刻である。   In FIG. 2B, time t4 is the time of the L-th time-series data continuous to the first one of the N time-series data. Further, time t5 is the time of the M-th time-series data continuous from the first one of the N time-series data.

この場合、バッファメモリ32は、少なくともN+L−1個の時系列データを記憶できるように構成されている必要がある。図2(b)の例においては、時刻t4から時刻t5までの表示時間範囲Δtにわたる時系列データが表示部50に表示されることになる。   In this case, the buffer memory 32 needs to be configured to be able to store at least N + L−1 pieces of time-series data. In the example of FIG. 2B, time-series data covering the display time range Δt from time t4 to time t5 is displayed on the display unit 50.

なお、閾値Th、表示時間範囲Δt、N、M、Lの各値は、ユーザによる操作部40の操作により設定可能である。   Each value of the threshold Th and the display time range Δt, N, M, L can be set by the operation of the operation unit 40 by the user.

以上説明したように、本実施形態に係る信号分析装置100は、被測定信号Sのディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、閾値Thを超えた時系列データの個数を判定基準に加えることで、ディジタルデータの値に応じて発生するトリガ信号が、変換エラーに起因した誤ったタイミングで発生することを防止できる。   As described above, in the signal analysis device 100 according to the present embodiment, even when a single conversion error occurs when converting the signal to be measured S into digital data, time-series data exceeding the threshold Th It is possible to prevent the trigger signal generated in accordance with the value of the digital data from being generated at the wrong timing due to the conversion error by adding the number of pixels to the determination standard.

また、本実施形態に係る信号分析装置100は、被測定信号Sのディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、変換エラーによるエラーデータを含めずに、被測定信号Sの振幅の時間変化を表示することができる。   Further, in the signal analysis device 100 according to the present embodiment, even if a single conversion error occurs when converting the signal to be measured S to digital data, the measurement is performed without including error data due to the conversion error. The time variation of the amplitude of the signal S can be displayed.

また、本実施形態に係る信号分析装置100は、被測定信号Sのディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、閾値Thを超えた時系列データの個数を判定基準に加えることで、実際に閾値Thを超えた時系列データを含む所望の表示時間範囲Δtにわたる時系列データを表示させることができる。   In addition, the signal analysis device 100 according to the present embodiment determines the number of time series data exceeding the threshold Th even when a single conversion error occurs when converting the signal to be measured S into digital data. By adding to the reference, it is possible to display time-series data over a desired display time range Δt including time-series data actually exceeding the threshold Th.

(第2の実施形態)
続いて、本発明の第2の実施形態に係る信号分析装置200について図面を参照しながら説明する。なお、第1の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
Second Embodiment
Subsequently, a signal analysis device 200 according to a second embodiment of the present invention will be described with reference to the drawings. The same components as those of the first embodiment are denoted by the same reference numerals, and the description thereof will be appropriately omitted. The description of the same operation as that of the first embodiment will also be omitted as appropriate.

図3に示すように、本発明の第2の実施形態に係る信号分析装置200は、アナログ信号処理部70と、ADC20と、ディジタル信号処理部80と、操作部40と、表示部50と、制御部60と、を備え、DUT1から出力される被測定信号Sの解析処理を行うものである。   As shown in FIG. 3, the signal analysis device 200 according to the second embodiment of the present invention includes an analog signal processing unit 70, an ADC 20, a digital signal processing unit 80, an operation unit 40, and a display unit 50. The controller 60 is provided to analyze the measured signal S output from the DUT 1.

アナログ信号処理部70は、アッテネータ(ATT)11と、局部発振器12と、周波数混合器13と、増幅器14と、IFフィルタ15と、IF増幅器16と、検波器17と、ビデオ・フィルタ18と、増幅器19と、掃引部21と、を有する。   The analog signal processing unit 70 includes an attenuator (ATT) 11, a local oscillator 12, a frequency mixer 13, an amplifier 14, an IF filter 15, an IF amplifier 16, a detector 17, and a video filter 18. An amplifier 19 and a sweep unit 21 are provided.

本実施形態においては、局部発振器12から発振されるローカル信号の周波数fが、掃引部21から出力される掃引ランプ信号により所定の周波数範囲にわたって掃引される。 In the present embodiment, the frequency f L of the local signal oscillated from the local oscillator 12 is swept over a predetermined frequency range by the sweep ramp signal output from the sweep unit 21.

IFフィルタ15は、本実施形態の場合、アナログのバンドパス・フィルタなどで構成されるRBW(Resolution Band Width)フィルタ及び対数増幅器(ログアンプ)によって構成されている。   In the case of the present embodiment, the IF filter 15 is configured by an RBW (Resolution Band Width) filter and a logarithmic amplifier (log amplifier) configured by an analog band pass filter or the like.

IFフィルタ15が備える対数増幅器は、被測定信号Sの対数に対応する増幅信号を出力する増幅器なので、IFフィルタ15に被測定信号Sを通過させると、被測定信号Sを対数圧縮した大きなダイナミック・レンジの信号として一括して扱うことができるようになる。   Since the logarithmic amplifier included in the IF filter 15 is an amplifier that outputs an amplified signal corresponding to the logarithm of the signal to be measured S, when the signal to be measured S is allowed to pass through the IF filter 15, large dynamic It can be handled collectively as a signal of range.

このため、信号分析装置200は、リニアな表示デバイスを用いてデシベルに対応した表示を行うことができるようになる。   Therefore, the signal analysis device 200 can perform display corresponding to decibels using a linear display device.

本実施形態においては、周波数混合器13からの出力信号が掃引動作に同期して変化する。このため、その変化に応じて、IFフィルタ15によって、1掃引時間(掃引期間)内において、時間経過とともに中間周波数信号に変換された被測定信号Sの各周波数成分における時系列波形である信号が抽出される。   In the present embodiment, the output signal from the frequency mixer 13 changes in synchronization with the sweep operation. Therefore, according to the change, the signal which is a time-series waveform in each frequency component of the signal S under test which is converted into the intermediate frequency signal over time within one sweep time (sweep period) by the IF filter 15 It is extracted.

また、本実施形態においては、IF増幅器16の利得を変化させると、表示部50にグラフ化されて表示される信号(周波数スペクトラム波形)の振幅レベルを変化させることができる。   Further, in the present embodiment, when the gain of the IF amplifier 16 is changed, the amplitude level of the signal (frequency spectrum waveform) to be graphed and displayed on the display unit 50 can be changed.

検波器17は、例えば包絡線検波器であり、IFフィルタ15で抽出されて、IF増幅器16で振幅レベルが変化された信号を直流に変換するようになっている。   The detector 17 is, for example, an envelope detector, and is configured to convert a signal extracted by the IF filter 15 and whose amplitude level has been changed by the IF amplifier 16 into a direct current.

検波器17は、IF増幅器16から出力されたアナログの周波数スペクトラム波形における各時間軸位置のピーク値を検出し、包絡線検波された状態の周波数スペクトラム波形を出力する。   The detector 17 detects the peak value of each time axis position in the analog frequency spectrum waveform output from the IF amplifier 16, and outputs the frequency spectrum waveform in the state of envelope detection.

検波器17によって掃引期間内において検波された信号は、掃引された周波数における時系列波形の大きさを示す。この場合、表示部50において、横軸を周波数、縦軸を振幅レベル(デシベル)としてグラフを表示すると、その表示されるグラフは周波数スペクトラム波形になる。   The signal detected within the sweep period by the detector 17 indicates the magnitude of the time series waveform at the swept frequency. In this case, when the display unit 50 displays a graph with the horizontal axis as frequency and the vertical axis as amplitude level (decibel), the displayed graph becomes a frequency spectrum waveform.

ビデオ・フィルタ18は、ビデオ帯域幅(VBW)フィルタであり、検波器17によって検波された信号のスペクトラムに対してではなく、検波された信号の時間変動に対するフィルタとして機能する。この機能により、ビデオ・フィルタ18は、被測定信号Sの周波数ごとの強度を求め、周波数スペクトラム波形を表示するための信号を出力する。   The video filter 18 is a video bandwidth (VBW) filter and functions as a filter not for the spectrum of the signal detected by the detector 17 but for time variations of the detected signal. With this function, the video filter 18 obtains the intensity of the signal to be measured S for each frequency, and outputs a signal for displaying a frequency spectrum waveform.

増幅器19は、ビデオ・フィルタ18から入力される信号を増幅した後、ADC20に出力する。   The amplifier 19 amplifies the signal input from the video filter 18 and outputs the amplified signal to the ADC 20.

ADC20は、時系列データ生成部31を構成し、増幅器19から出力された信号を所定のサンプリングレートでサンプリングして、ディジタルデータとしての時系列データに変換する。ここでの時系列データは、被測定信号Sの振幅の周波数特性を示すものになっている。ADC20は、この時系列データを、表示部50で所定のグラフ表示を行うためにディジタル信号処理部80に出力するようになっている。   The ADC 20 constitutes a time-series data generation unit 31, samples the signal output from the amplifier 19 at a predetermined sampling rate, and converts the signal into time-series data as digital data. The time-series data here indicates the frequency characteristic of the amplitude of the signal to be measured S. The ADC 20 outputs the time-series data to the digital signal processing unit 80 in order to display a predetermined graph on the display unit 50.

掃引部21は、局部発振器12から発振されるローカル信号の周波数fを所定の周波数範囲にわたって掃引させるための掃引ランプ信号を生成するもので、設定される掃引時間に応じて掃引ランプ信号の生成を制御するものである。 The sweep unit 21 generates a sweep ramp signal for sweeping the frequency f L of the local signal oscillated from the local oscillator 12 over a predetermined frequency range, and generates the sweep ramp signal according to the set sweep time. Control.

ADC22は、掃引部21において生成される掃引ランプ信号をディジタルデータに変換して制御部60に出力する。   The ADC 22 converts the sweep ramp signal generated in the sweep unit 21 into digital data and outputs the digital data to the control unit 60.

これにより、制御部60は、ADC22からのディジタルデータを基準として、掃引部21における掃引ランプ信号を生成するための掃引期間などを制御する。   Thereby, the control unit 60 controls a sweep period or the like for generating a sweep ramp signal in the sweep unit 21 based on the digital data from the ADC 22.

本実施形態においては、表示部50は、制御部60から出力されたビデオ信号に応じて、横軸を周波数、縦軸を振幅などとして、記憶部61に記憶された時系列データを表示するようになっている。   In the present embodiment, the display unit 50 displays time-series data stored in the storage unit 61 with the horizontal axis as frequency and the vertical axis as amplitude according to the video signal output from the control unit 60. It has become.

図4(a)及び(b)は、ADC20から出力される時系列データの一例を模式的に示すグラフであり、横軸は周波数、縦軸は振幅を示している。周波数f0において、ADC20の変換エラーに起因した閾値Thを超えるエラーデータが観測されている。通常、このようなエラーデータが複数個連続して現れることはない。一方、周波数f1以降では、閾値Thを超える時系列データがN個連続して現れている。仮にN=4であるとすると、周波数f2のタイミングでトリガ信号発生部34からトリガ信号が出力される。   FIGS. 4A and 4B are graphs schematically showing an example of time-series data output from the ADC 20. The horizontal axis represents frequency, and the vertical axis represents amplitude. At the frequency f0, error data exceeding the threshold Th due to the conversion error of the ADC 20 is observed. Usually, a plurality of such error data does not appear continuously. On the other hand, N times of time-series data exceeding the threshold Th appear continuously after the frequency f1. Assuming that N = 4, the trigger signal is output from the trigger signal generation unit 34 at the timing of the frequency f2.

例えば、制御部60は、閾値判定部33により時系列データがN個連続して所定の閾値Thを超えたと判定された場合に、当該N個の時系列データの1個目以降に連続する任意の個数Mの時系列データを表示部50に表示させるようになっている。図4(a)において、周波数f3は、N個の時系列データの1個目以降に連続するM個目の時系列データの周波数である。   For example, when it is determined by the threshold value determination unit 33 that N pieces of time series data continuously exceed the predetermined threshold Th, the control unit 60 determines an arbitrary number of consecutive ones of the N pieces of time series data. The display unit 50 is configured to display time-series data of M in number. In FIG. 4A, the frequency f3 is the frequency of the M-th time-series data continuous from the first of the N time-series data.

この場合、バッファメモリ32は、少なくともN個の時系列データを記憶できるように構成されている必要がある。図4(a)の例においては、周波数f1から周波数f3までの表示周波数範囲Δfにわたる時系列データが表示部50に表示されることになる。   In this case, the buffer memory 32 needs to be configured to be able to store at least N time-series data. In the example of FIG. 4A, time-series data covering the display frequency range Δf from the frequency f1 to the frequency f3 is displayed on the display unit 50.

あるいは、制御部60は、閾値判定部33により時系列データがN個連続して所定の閾値Thを超えたと判定された場合に、当該N個の前記時系列データの1個目以降に連続する任意の個数Mの時系列データ、及び、N個の時系列データの1個目以前に連続する任意の個数Lの時系列データを表示部50に表示させるようになっていてもよい。   Alternatively, when it is determined by the threshold determination unit 33 that N pieces of time series data continuously exceed the predetermined threshold Th, the control unit 60 continues to the first or subsequent ones of the N pieces of time series data. The display unit 50 may display an arbitrary number M of time-series data and an arbitrary number L of time-series data continuous before the first of N pieces of time-series data.

図4(b)において、周波数f4は、N個の時系列データの1個目以前に連続するL個目の時系列データの周波数である。また、周波数f5は、N個の時系列データの1個目以降に連続するM個目の時系列データの周波数である。   In FIG. 4B, a frequency f4 is a frequency of L-th time-series data continuous before the first of N pieces of time-series data. The frequency f5 is the frequency of the M-th time-series data continuous from the first of the N time-series data.

この場合、バッファメモリ32は、少なくともN+L−1個の時系列データを記憶できるように構成されている必要がある。図4(b)の例においては、周波数f4から周波数f5までの表示周波数範囲Δfにわたる時系列データが表示部50に表示されることになる。   In this case, the buffer memory 32 needs to be configured to be able to store at least N + L−1 pieces of time-series data. In the example of FIG. 4B, the time-series data covering the display frequency range Δf from the frequency f4 to the frequency f5 is displayed on the display unit 50.

なお、閾値Th、表示周波数範囲Δf、N、M、Lの各値は、ユーザによる操作部40の操作により設定可能である。   The values of the threshold Th and the display frequency ranges Δf, N, M and L can be set by the operation of the operation unit 40 by the user.

以上説明したように、本実施形態に係る信号分析装置200は、被測定信号Sのディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、変換エラーによるエラーデータを含めずに、被測定信号Sの振幅の周波数特性を表示することができる。   As described above, the signal analysis apparatus 200 according to the present embodiment does not include error data due to a conversion error even when a single conversion error occurs when converting the signal to be measured S into digital data. The frequency characteristic of the amplitude of the signal to be measured S can be displayed.

また、本実施形態に係る信号分析装置200は、被測定信号Sのディジタルデータへの変換時に単発的な変換エラーが発生した場合であっても、閾値Thを超えた時系列データの個数を判定基準に加えることで、実際に閾値Thを超えた時系列データを含む所望の表示周波数範囲Δfにわたる時系列データを表示させることができる。
(信号分析方法)
以下、第1及び第2の実施形態に係る信号分析装置100,200を用いる信号分析方法について、図5のフローチャートを参照しながらその処理の一例を説明する。
In addition, the signal analysis device 200 according to the present embodiment determines the number of time series data exceeding the threshold Th even if a single conversion error occurs when converting the signal to be measured S to digital data. By adding to the reference, it is possible to display time-series data over a desired display frequency range Δf including time-series data actually exceeding the threshold Th.
(Signal analysis method)
Hereinafter, an example of the processing of the signal analysis method using the signal analysis devices 100 and 200 according to the first and second embodiments will be described with reference to the flowchart of FIG. 5.

まず、信号分析装置100,200は、後述する時系列データ生成処理を実行する(ステップS1)。この処理の詳細については、後述する図6のフローチャートに沿って説明する。   First, the signal analysis devices 100 and 200 execute time-series data generation processing described later (step S1). The details of this process will be described along the flowchart of FIG. 6 described later.

次に、閾値判定部33は、ステップS1で得られた時系列データが、N個連続して(Nは2以上の整数)所定の閾値を超えたか否かを判定する(閾値判定ステップS2)。否定判定の場合にはステップS1に戻り、肯定判定の場合にはステップS3に進む。   Next, the threshold determination unit 33 determines whether N pieces of time-series data obtained in step S1 continuously exceed a predetermined threshold (N is an integer of 2 or more) (threshold determination step S2). . If the determination is negative, the process returns to step S1, and if the determination is affirmative, the process proceeds to step S3.

次に、トリガ信号発生部34は、閾値判定ステップS2で時系列データがN個連続して所定の閾値を超えたと判定されたタイミングで、トリガ信号を発生させる(トリガ信号発生ステップS3)。   Next, the trigger signal generation unit 34 generates a trigger signal at the timing when it is determined that N pieces of time series data continuously exceed the predetermined threshold in the threshold determination step S2 (trigger signal generation step S3).

次に、制御部60は、トリガ信号のタイミングに応じて、バッファメモリ32に記憶された時系列データを読み出して表示部50に表示させる(制御ステップS4)。   Next, the control unit 60 reads out the time-series data stored in the buffer memory 32 according to the timing of the trigger signal and causes the display unit 50 to display the time-series data (control step S4).

次に、制御部60は、表示時間範囲Δt(又は表示周波数範囲Δf)に含まれる全ての時系列データが表示部50に表示されたか否かを判断する(ステップS5)。否定判断の場合にはステップS6に進み、肯定判断の場合には処理を終了する。   Next, control unit 60 determines whether or not all the time series data included in display time range Δt (or display frequency range Δf) are displayed on display unit 50 (step S5). In the case of a negative determination, the process proceeds to step S6, and in the case of a positive determination, the process ends.

次に、信号分析装置100,200は、後述する時系列データ生成処理を実行する(ステップS6)。この処理の詳細については、後述する図6のフローチャートに沿って説明する。   Next, the signal analysis devices 100 and 200 execute time-series data generation processing described later (step S6). The details of this process will be described along the flowchart of FIG. 6 described later.

以下、図6のフローチャートを参照しながら、ステップS1,S6の時系列データ生成処理について説明する。   Hereinafter, the time-series data generation process of steps S1 and S6 will be described with reference to the flowchart of FIG.

まず、アナログ信号処理部10は、DUT1から出力された被測定信号Sに対して、周波数変換などのアナログ信号処理を行う(アナログ信号処理ステップS11)。   First, the analog signal processing unit 10 performs analog signal processing such as frequency conversion on the signal to be measured S output from the DUT 1 (analog signal processing step S11).

次に、時系列データ生成部31は、アナログ信号処理ステップS11でアナログ信号処理された被測定信号Sをディジタルデータとしての時系列データに変換する(時系列データ生成ステップS12)。   Next, the time series data generation unit 31 converts the measured signal S subjected to the analog signal processing in the analog signal processing step S11 into time series data as digital data (time series data generation step S12).

次に、バッファメモリ32は、時系列データ生成ステップS12で生成された時系列データを一時的に記憶する(S13)。   Next, the buffer memory 32 temporarily stores the time series data generated in the time series data generation step S12 (S13).

1 DUT
10,70 アナログ信号処理部
20 ADC
30,80 ディジタル信号処理部
31 時系列データ生成部
32 バッファメモリ
33 閾値判定部
34 トリガ信号発生部
50 表示部
60 制御部
61 記憶部
100,200 信号分析装置
1 DUT
10, 70 Analog signal processing unit 20 ADC
30, 80 Digital Signal Processing Unit 31 Time Series Data Generation Unit 32 Buffer Memory 33 Threshold Determination Unit 34 Trigger Signal Generation Unit 50 Display Unit 60 Control Unit 61 Storage Unit 100, 200 Signal Analysis Device

Claims (6)

被試験対象から出力されたRF信号である被測定信号(S)に対してアナログ信号処理を行うアナログ信号処理部(10,70)と、
ADC(20)を含んでなり、前記アナログ信号処理部によりアナログ信号処理された前記被測定信号を前記ADCによりディジタルデータとしての時系列データに変換する時系列データ生成部(31)にして、生成される当該時系列データは前記ADCによる単発的な変換エラーに起因したエラーデータを含む場合がある当該時系列データ生成部(31)と、
前記時系列データを一時的に記憶するバッファメモリ(32)と、
前記時系列データがN個連続して(Nは2以上の整数)所定の閾値を超えたか否かを判定する閾値判定部(33)と、
前記閾値判定部により前記時系列データがN個連続して所定の閾値を超えたと判定されたタイミングで、トリガ信号を発生させるトリガ信号発生部(34)と、
前記トリガ信号のタイミングに応じて、前記バッファメモリに記憶された前記時系列データを読み出して表示部(50)に表示させる制御を行う制御部(60)と、
少なくとも前記Nの値をユーザが設定可能な操作部(40)と、を備え、
前記制御部は、前記操作部への操作に基づき前記Nの値を設定変更するようになっており、
前記ADCによる前記単発的な変換エラーに起因したエラーデータを含めずに前記時系列データを表示するスペクトラムアナライザ。
An analog signal processing unit (10, 70) that performs analog signal processing on a signal under test (S) that is an RF signal output from a test object;
Time-series data generation unit (31) including an ADC (20) and converting the measured signal subjected to analog signal processing by the analog signal processing unit into time-series data as digital data by the ADC The time series data generation unit (31), which may include error data caused by a single conversion error by the ADC;
A buffer memory (32) for temporarily storing the time series data;
A threshold determination unit (33) that determines whether or not N pieces of time series data continuously exceed a predetermined threshold (N is an integer of 2 or more);
A trigger signal generation unit (34) for generating a trigger signal at a timing when it is determined by the threshold determination unit that N pieces of time series data have continuously exceeded a predetermined threshold;
A control unit (60) for performing control to read out the time-series data stored in the buffer memory and display it on a display unit (50) according to the timing of the trigger signal;
An operation unit (40) which allows the user to set at least the value of N ;
The control unit is configured to change the setting of the value of N based on an operation on the operation unit.
A spectrum analyzer which displays the time series data without including error data due to the one-time conversion error by the ADC.
前記アナログ信号処理部は、
ローカル信号を発振する局部発振器(12)と、
前記局部発振器から発振されるローカル信号の周波数を所定の掃引期間にわたって掃引する掃引部(21)と、
前記掃引部により周波数掃引された前記ローカル信号と前記被測定信号とを混合して周波数変換する周波数混合器(13)と、
前記周波数混合器により周波数変換された前記被測定信号をフィルタリングして中間周波数信号として出力するIFフィルタ(15)と、
前記中間周波数信号を前記所定の掃引期間にわたって検波して得られる信号を前記時系列データ生成部に出力する検波器(17)と、を有することを特徴とする請求項1に記載のスペクトラムアナライザ。
The analog signal processing unit
A local oscillator (12) that oscillates a local signal,
A sweep unit (21) for sweeping the frequency of the local signal oscillated from the local oscillator over a predetermined sweep period;
A frequency mixer (13) for mixing and frequency-converting the local signal whose frequency is swept by the sweep unit and the signal to be measured;
An IF filter (15) for filtering the measured signal frequency-converted by the frequency mixer and outputting it as an intermediate frequency signal;
The spectrum analyzer according to claim 1, further comprising: a detector (17) which outputs a signal obtained by detecting the intermediate frequency signal over the predetermined sweep period to the time series data generation unit.
前記時系列データは、前記被測定信号の振幅の周波数特性を示すものであることを特徴とする請求項1又は請求項2に記載のスペクトラムアナライザ。   The spectrum analyzer according to claim 1 or 2, wherein the time-series data indicates frequency characteristics of amplitude of the signal under test. 前記制御部は、前記閾値判定部により前記時系列データがN個連続して所定の閾値を超えたと判定された場合に、前記N個の前記時系列データの1個目以降に連続する任意の個数の前記時系列データを前記表示部に表示させることを特徴とする請求項1から請求項3のいずれかに記載のスペクトラムアナライザ。   The control unit is configured to, when the threshold determination unit determines that N pieces of time series data continuously exceed a predetermined threshold, any one of the N pieces of time series data continuing from the first one onwards. The spectrum analyzer according to any one of claims 1 to 3, wherein the display unit displays the number of pieces of time-series data. 前記制御部は、前記閾値判定部により前記時系列データがN個連続して所定の閾値を超えたと判定された場合に、前記N個の前記時系列データの1個目以降に連続する任意の個数の前記時系列データ、及び、前記N個の前記時系列データの1個目以前に連続する任意の個数の前記時系列データを前記表示部に表示させることを特徴とする請求項1から請求項3のいずれかに記載のスペクトラムアナライザ。   The control unit is configured to, when the threshold determination unit determines that N pieces of time series data continuously exceed a predetermined threshold, any one of the N pieces of time series data continuing from the first one onwards. The display unit is configured to display the number of the time-series data and an arbitrary number of the time-series data continuous before the first one of the N pieces of the time-series data. The spectrum analyzer according to any one of Items 3. 被試験対象から出力されたRF信号である被測定信号(S)に対してアナログ信号処理を行うアナログ信号処理ステップ(S11)と、
前記アナログ信号処理ステップでアナログ信号処理された前記被測定信号をADC(20)によりディジタルデータとしての時系列データに変換する時系列データ生成ステップ(S12)にして、生成される当該時系列データは前記ADCによる単発的な変換エラーに起因したエラーデータを含む場合がある当該時系列データ生成ステップ(S12)と、
前記時系列データをバッファメモリ(32)に一時的に記憶するステップ(S13)と、
前記時系列データがN個連続して(Nは2以上の整数)所定の閾値を超えたか否かを判定する閾値判定ステップ(S2)と、
前記閾値判定ステップで前記時系列データがN個連続して所定の閾値を超えたと判定されたタイミングで、トリガ信号を発生させるトリガ信号発生ステップ(S3)と、
前記トリガ信号のタイミングに応じて、前記バッファメモリに記憶された前記時系列データを読み出して表示部(50)に表示させる制御を行う制御ステップ(S4)と、
少なくとも前記Nの値をユーザが設定可能な操作部(40)への操作に基づき前記Nの値を設定変更するステップと、を含み、
前記ADCによる前記単発的な変換エラーに起因したエラーデータを含めずに前記時系列データを表示する信号分析方法。
An analog signal processing step (S11) for performing analog signal processing on the signal under test (S) which is an RF signal output from the test object;
The time-series data generated in the time-series data generation step (S12) of converting the measured signal subjected to analog signal processing in the analog signal processing step into time-series data as digital data by the ADC (20) is The time series data generation step (S12) which may include error data caused by a single conversion error by the ADC;
Temporarily storing the time series data in a buffer memory (32);
A threshold determination step (S2) for determining whether or not N pieces of time series data continuously exceed a predetermined threshold (N is an integer of 2 or more);
A trigger signal generation step (S3) of generating a trigger signal at a timing when it is determined in the threshold determination step that N pieces of time series data have continuously exceeded a predetermined threshold;
A control step (S4) for performing control to read out the time-series data stored in the buffer memory and display it on a display unit (50) according to the timing of the trigger signal;
Changing the setting of the value of N based on an operation on the operation unit (40) which allows the user to set at least the value of N.
The signal analysis method which displays the said time-series data, without including the error data resulting from the said one-time conversion error by said ADC.
JP2017096166A 2017-05-15 2017-05-15 Spectrum analyzer and signal analysis method Active JP6545221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017096166A JP6545221B2 (en) 2017-05-15 2017-05-15 Spectrum analyzer and signal analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017096166A JP6545221B2 (en) 2017-05-15 2017-05-15 Spectrum analyzer and signal analysis method

Publications (2)

Publication Number Publication Date
JP2018194344A JP2018194344A (en) 2018-12-06
JP6545221B2 true JP6545221B2 (en) 2019-07-17

Family

ID=64570592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017096166A Active JP6545221B2 (en) 2017-05-15 2017-05-15 Spectrum analyzer and signal analysis method

Country Status (1)

Country Link
JP (1) JP6545221B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020230502A1 (en) * 2019-05-14 2020-11-19
JP7366947B2 (en) * 2021-01-07 2023-10-23 アンリツ株式会社 Measuring device and measuring method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236571A (en) * 1985-08-10 1987-02-17 Fujitsu Ltd Waveform retrieving system
NL8502433A (en) * 1985-09-04 1987-04-01 Bakker Electronics Dongen Bv REGISTRATION DEVICE.
JPH052030A (en) * 1991-06-25 1993-01-08 Iwatsu Electric Co Ltd Digital storage oscilloscope
JPH05157770A (en) * 1991-12-09 1993-06-25 Matsushita Electric Ind Co Ltd Logic analyser
JP3424996B2 (en) * 1994-12-28 2003-07-07 株式会社アドバンテスト Spectrum analyzer
JP4083802B2 (en) * 1995-08-14 2008-04-30 ワーバートン,ウィリアム,ケイ. Method for digital-based high-speed X-ray spectrometer
JP3403904B2 (en) * 1996-11-11 2003-05-06 日置電機株式会社 Waveform data generator
DE102005035473A1 (en) * 2005-07-28 2007-02-01 Rohde & Schwarz Gmbh & Co. Kg Method and system for digital triggering for oscilloscopes
US8446308B2 (en) * 2011-04-21 2013-05-21 Kabushiki Kaisha Toshiba Apparatus for detection of a leading edge of a photo sensor output signal

Also Published As

Publication number Publication date
JP2018194344A (en) 2018-12-06

Similar Documents

Publication Publication Date Title
US8872504B2 (en) Method for automatically setting frequency span in a spectrum analyzer
CN106405235A (en) Spectrum analyzer and data processing method thereof
Al Adnani et al. Spectrum analyzers today and tomorrow: part 1 towards filterbanks-enabled real-time spectrum analysis
JP6545221B2 (en) Spectrum analyzer and signal analysis method
JP5386061B2 (en) Frequency component measuring device
JP2002506525A5 (en)
JP5189767B2 (en) Method and apparatus for measuring radio interference level using frequency tracking
JP4782502B2 (en) Frequency component measuring device
US9851383B1 (en) Method and system for performing vector spectral measurements of a radio frequency (RF) signal having a repetitive waveform
US8688052B2 (en) Apparatus and method for phase noise self-test
CN107340427B (en) Measuring the amplitude phase response of a measurement instrument using binary phase shift keying test signals
JP2014190943A (en) Signal analyzer and signal analysis method
US20080205557A1 (en) Systems and Methods for Performing External Correction
US11255900B2 (en) System and method for measuring repetitive complex and pulse modulated RF signals
JP2001141764A (en) Signal analyzer
JP2019158418A (en) Measuring system and measuring method
JP2019087843A (en) Oscillator circuit, signal generator and signal analyzer using the same, and frequency switching method
JP2019090773A (en) Signal analyzer and signal analysis method
JP6590882B2 (en) Signal analysis apparatus and dynamic range optimization method of signal analysis apparatus
JP2019087772A (en) Oscillator circuit, signal generator and signal analyzer using the same, and table updating method
JP6959315B2 (en) Signal analyzer and signal analysis method
JP6975222B2 (en) Frequency converter and its frequency conversion method
JP2019050499A (en) Oscillation circuit, signal generator using the same, signal analyzer, and voltage measuring method
KR102170744B1 (en) Method for removing a unwanted signal using frequency tuning change of a receiver and a system therof
JP2018004482A (en) Signal analyzing device, and signal analyzing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190618

R150 Certificate of patent or registration of utility model

Ref document number: 6545221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250