JP6534700B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP6534700B2
JP6534700B2 JP2017089947A JP2017089947A JP6534700B2 JP 6534700 B2 JP6534700 B2 JP 6534700B2 JP 2017089947 A JP2017089947 A JP 2017089947A JP 2017089947 A JP2017089947 A JP 2017089947A JP 6534700 B2 JP6534700 B2 JP 6534700B2
Authority
JP
Japan
Prior art keywords
solder layer
semiconductor device
connection terminal
solder
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017089947A
Other languages
Japanese (ja)
Other versions
JP2018190782A (en
Inventor
智之 小杉
智之 小杉
河野　一郎
一郎 河野
伸治 脇坂
伸治 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2017089947A priority Critical patent/JP6534700B2/en
Priority to PCT/JP2018/008866 priority patent/WO2018198544A1/en
Priority to TW107109278A priority patent/TW201901825A/en
Publication of JP2018190782A publication Critical patent/JP2018190782A/en
Application granted granted Critical
Publication of JP6534700B2 publication Critical patent/JP6534700B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
The present invention relates to the production how the semiconductor device.

フリップチップ実装方式として、半導体チップに柱状電極を形成し、柱状電極と回路基板の接続端子とをはんだにより接合する方式が知られている。柱状電極は、半導体チップと回路基板との熱膨張率の差を吸収するように変形するため、半導体チップの接続電極と回路基板の接続端子とを、直接、はんだにより接合する構造に比し、はんだのクラックを抑制し、かつ、接合部のピッチを小さくすることができる。しかし、前者の構造では、柱状電極と接続端子との間に介在するはんだは、接続端子および該接続端子に接続される配線に広がるため、十分な接合力を確保するためには、周囲に広がる分も見込んだはんだの量が必要となる。従来では、必要とされる接合力を確保するためにはんだの量を低減することができないため、接合部のピッチを小さくするうえで限界があった。   As a flip chip mounting method, there is known a method in which a columnar electrode is formed on a semiconductor chip, and the columnar electrode and a connection terminal of a circuit board are joined by soldering. The columnar electrode is deformed so as to absorb the difference in thermal expansion coefficient between the semiconductor chip and the circuit board, compared to a structure in which the connection electrode of the semiconductor chip and the connection terminal of the circuit board are directly joined by solder, Cracks in the solder can be suppressed and the pitch of the joints can be reduced. However, in the former structure, since the solder interposed between the columnar electrode and the connection terminal spreads to the connection terminal and the wiring connected to the connection terminal, the solder spreads to the periphery in order to secure a sufficient bonding force. The required amount of solder is also expected. Conventionally, the amount of solder can not be reduced in order to ensure the required bonding strength, so there is a limit in reducing the pitch of the joint.

また、その他に、回路基板の接続端子に、はんだを形成しておき、半導体チップの接続パッドに、球状の突起電極を高周波接合しておき、熱圧着により突起電極と接続端子とをはんだ付けする方法も知られている（例えば、特許文献１参照）。   In addition, solder is formed on the connection terminal of the circuit board, and the spherical projection electrode is joined to the connection pad of the semiconductor chip at a high frequency, and the projection electrode and the connection terminal are soldered by thermocompression bonding. Methods are also known (see, for example, Patent Document 1).

特開平１１−１１１７５５号公報Unexamined-Japanese-Patent No. 11-111755 gazette

特許文献１に記載された方法では，突起電極が球状であるため、接合部のピッチを小さくすることができない。また、突起電極と接続端子との間に介在するはんだが、接続端子および該接続端子に接続される配線に広がるのを抑えることもできない。従って、特許文献１に記載された方法によっても、接合部のピッチを小さくすることはできない。   In the method described in Patent Document 1, since the protruding electrodes are spherical, the pitch of the bonding portion can not be reduced. In addition, it can not be suppressed that the solder interposed between the bump electrode and the connection terminal spreads over the connection terminal and the wiring connected to the connection terminal. Therefore, even by the method described in Patent Document 1, the pitch of the joint can not be reduced.

本発明の第１の態様によれば、半導体装置の製造方法は、半導体素子の柱状電極の端面に形成されたはんだ層を回路基板の一面に形成された接続端子上に配置することと、超音波を印加して前記はんだ層と前記接続端子とを接合することと、熱硬化性樹脂により前記半導体素子を封止し、前記熱硬化性樹脂を硬化させることと、前記熱硬化性樹脂を硬化させた後、前記はんだ層を、前記はんだ層の融点よりも高い温度に加熱して、前記はんだ層と前記接続端子とを接合すること、を備える。 According to a first aspect of the present invention, a method of manufacturing a semiconductor device includes disposing a solder layer formed on an end face of a columnar electrode of a semiconductor element on a connection terminal formed on one surface of a circuit board; Applying a sound wave to bond the solder layer and the connection terminal, sealing the semiconductor element with a thermosetting resin, curing the thermosetting resin, and curing the thermosetting resin And heating the solder layer to a temperature higher than the melting point of the solder layer to bond the solder layer and the connection terminal .

本発明によれば、接合部のピッチを小さくすることができる。   According to the present invention, the pitch of the joint can be reduced.

本発明の半導体装置の第１の実施形態を示し、厚さ方向に切断した側面断面図。FIG. 1 is a side sectional view showing a first embodiment of the semiconductor device of the present invention and cut in the thickness direction. （ａ）〜（ｅ）は、図１に図示された半導体装置の製造工程を説明するための断面図。(A)-(e) is sectional drawing for demonstrating the manufacturing process of the semiconductor device illustrated by FIG. （ａ）〜（ｅ）は、図２に続く半導体装置の製造工程を説明するための断面図。(A)-(e) is sectional drawing for demonstrating the manufacturing process of the semiconductor device following FIG. （ａ）〜（ｄ）は、図３に続く半導体装置の製造工程を説明するための断面図。(A)-(d) is sectional drawing for demonstrating the manufacturing process of the semiconductor device following FIG. （ａ）〜（ｃ）は、図４に続く半導体装置の製造工程を説明するための断面図。(A)-(c) is sectional drawing for demonstrating the manufacturing process of the semiconductor device following FIG. （ａ）〜（ｃ）は、図５に続く半導体装置の製造工程を説明するための断面図。(A)-(c) is sectional drawing for demonstrating the manufacturing process of the semiconductor device following FIG. 図５（ａ）に図示された接合領域ＶＩＩの拡大断面図であり、ＳＥＭ（Scanning Electron Microscope）による写真をトレースした模式図。It is the expanded sectional view of the joining area | region VII shown in figure by Fig.5 (a), and the schematic diagram which traced the photograph by SEM (Scanning Electron Microscope). 図５（ｂ）に図示された接合領域ＶＩＩＩの拡大断面図であり、ＳＥＭ（Scanning Electron Microscope）による写真をトレースした模式図。It is the expanded sectional view of the joining area | region VIII shown in figure by FIG.5 (b), and the schematic diagram which traced the photograph by SEM (Scanning Electron Microscope). 本発明の半導体装置の第２の実施形態の接合部を示す拡大断面図。The expanded sectional view showing the junction part of a 2nd embodiment of the semiconductor device of the present invention. 本発明の半導体装置の第３の実施形態を示す断面図。Sectional drawing which shows 3rd Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第４の実施形態を示す断面図。Sectional drawing which shows 4th Embodiment of the semiconductor device of this invention.

−第１の実施形態−
以下、図１〜図８を参照して、本発明の半導体装置および半導体装置の製造方法の第１の実施形態を説明する。
図１は、本発明の半導体装置の第１の実施形態を示し、厚さ方向に切断した側面断面図である。
半導体装置１は、半導体素子２と、回路基板３と、樹脂４と、はんだボール１１とを有する。
半導体素子２は、半導体チップ２１と、柱状電極２２と、はんだ層２３とを有する。回路基板３は、絶縁層３１と、配線３２とを有する。配線３２は、絶縁層３１の上面上に形成された接続端子３３と、絶縁層３１の下面から外部に露出する外部端子部３４を有する。 -First embodiment-
Hereinafter, a first embodiment of a semiconductor device and a method of manufacturing the semiconductor device according to the present invention will be described with reference to FIGS.
FIG. 1 shows a first embodiment of the semiconductor device of the present invention, and is a side sectional view cut in the thickness direction.
The semiconductor device 1 includes a semiconductor element 2, a circuit board 3, a resin 4, and solder balls 11.
The semiconductor element 2 has a semiconductor chip 21, a columnar electrode 22, and a solder layer 23. Circuit board 3 has insulating layer 31 and wiring 32. The wiring 32 has a connection terminal 33 formed on the upper surface of the insulating layer 31 and an external terminal portion 34 exposed to the outside from the lower surface of the insulating layer 31.

半導体チップ２１は、半導体基板であるウエハをダイシングして得られたベアーの半導体チップであり、主面上に形成されたパッシベーション膜２４と、パッシベーション膜２４上に形成されたポリイミド等からなる保護膜２５と、パッシベーション膜２４および保護膜２５のそれぞれに設けられた開口から露出する電極パッド２６とを有する。電極パッド２６は、半導体チップ２１の内部集積回路に接続されている。平面図は図示しないが、パッシベーション膜２４および保護膜２５の開口は、半導体チップ２１の相対向する一対の側辺または４つの側辺に沿って複数個づつ配列されており、従って、電極パッド２６も、一対の側辺または４つの側辺に沿って複数個づつ配列されている。   The semiconductor chip 21 is a bare semiconductor chip obtained by dicing a wafer that is a semiconductor substrate, and a passivation film 24 formed on the main surface, and a protective film made of polyimide or the like formed on the passivation film 24. And an electrode pad 26 exposed from an opening provided in each of the passivation film 24 and the protective film 25. The electrode pad 26 is connected to the internal integrated circuit of the semiconductor chip 21. Although the plan view is not shown, the openings of the passivation film 24 and the protective film 25 are arranged along a pair of opposing sides or four sides of the semiconductor chip 21, and therefore, the electrode pad 26 is formed. Also, a plurality is arranged along a pair of sides or four sides.

柱状電極２２は、各電極パッド２６上に形成されており、高さ１０μｍ〜３０μｍの円筒形状を有する。柱状電極は、例えば、銅系金属により形成されている。
柱状電極２２の軸方向端面には、はんだ層２３が形成されている。はんだ層２３は、例えば、Ｓｎ−Ａｇ二元系またはＳｎ−Ａｇ−Ｃｕ三元系により形成されている。半導体素子２は、ウエハ状態において、各電極パッド２６上に柱状電極２２およびはんだ層２３をめっきにより形成した後、ダイシングにより個々に分離して得られる。
樹脂４は、熱硬化性樹脂により形成され、回路基板３に接合された半導体素子２を封止している。樹脂４の外周側面は、回路基板３とほぼ同形状、ほぼ同サイズに形成されている。 The columnar electrodes 22 are formed on the respective electrode pads 26 and have a cylindrical shape with a height of 10 μm to 30 μm. The columnar electrode is formed of, for example, a copper-based metal.
A solder layer 23 is formed on the axial end face of the columnar electrode 22. The solder layer 23 is formed of, for example, a Sn-Ag binary system or a Sn-Ag-Cu ternary system. The semiconductor element 2 is obtained by forming the columnar electrode 22 and the solder layer 23 on each electrode pad 26 by plating in a wafer state, and then separating them individually by dicing.
The resin 4 is formed of a thermosetting resin and seals the semiconductor element 2 bonded to the circuit board 3. The outer peripheral side surface of the resin 4 is formed in substantially the same shape and size as the circuit board 3.

各はんだ層２３は、接続端子３３に接合されている。また、外部端子部３４には、はんだボール１１が接合されている。配線３２の外部端子部３４側は、柱状電極２２より外周側に引き回されており、各外部端子部３４は、柱状電極２２の外周側に柱状電極２２のピッチより大きいピッチで配列されている。すなわち、はんだボール１１は柱状電極２２より外側に配置されており、第１の実施形態の半導体装置１は、Fan-out Package として例示されている。なお、回路基板３の半導体素子２と反対側の面、すなわち、図１では下面に、ソルダレジスト６４が形成されており、はんだボール１１は、ソルダレジスト６４に形成された開口内に配置された状態で外部端子部３４に接合されている。   Each solder layer 23 is joined to the connection terminal 33. Further, the solder balls 11 are joined to the external terminal portions 34. The external terminal portion 34 side of the wiring 32 is drawn to the outer peripheral side than the columnar electrode 22, and the respective external terminal portions 34 are arranged on the outer peripheral side of the columnar electrode 22 at a pitch larger than the pitch of the columnar electrode 22 . That is, the solder balls 11 are disposed outside the columnar electrodes 22, and the semiconductor device 1 of the first embodiment is exemplified as Fan-out Package. A solder resist 64 is formed on the surface of the circuit board 3 opposite to the semiconductor element 2, that is, the lower surface in FIG. 1, and the solder balls 11 are disposed in the openings formed in the solder resist 64. It is joined to the external terminal portion 34 in the state.

詳細は後述するが、半導体素子２のはんだ層２３と、回路基板３の接続端子３３とは、はんだ層２３の融点よりも低い温度で超音波接合されている。はんだ層２３の幅は、接続端子３３の幅よりも小さく形成されている。また、はんだ層２３は、接続端子３３との接合面である界面の幅が、柱状電極２２との接合面である界面の幅よりも小さく形成されている。ここで、はんだ層２３の幅とは、はんだ層２３のピッチ方向に直交する方向の長さであり、柱状電極２２の幅とは、柱状電極２２のピッチ方向に直交する方向の長さである。また、図示はしないが、はんだ層２３は、接続端子３３との接合面である界面のピッチ方向の長さが、柱状電極２２との接合面である界面のピッチ方向の長さよりも小さく形成されている。   Although details will be described later, the solder layer 23 of the semiconductor element 2 and the connection terminal 33 of the circuit board 3 are ultrasonically bonded at a temperature lower than the melting point of the solder layer 23. The width of the solder layer 23 is formed smaller than the width of the connection terminal 33. Further, the solder layer 23 is formed such that the width of the interface that is the bonding surface with the connection terminal 33 is smaller than the width of the interface that is the bonding surface with the columnar electrode 22. Here, the width of the solder layer 23 is the length in the direction orthogonal to the pitch direction of the solder layer 23, and the width of the columnar electrode 22 is the length in the direction orthogonal to the pitch direction of the columnar electrode 22. . Further, although not shown, the solder layer 23 is formed such that the length in the pitch direction of the interface that is the bonding surface with the connection terminal 33 is smaller than the length in the pitch direction of the interface that is the bonding surface with the columnar electrode 22 ing.

はんだ層２３は、接続端子３３に超音波接合された後、樹脂４により封止される。樹脂４を硬化後、はんだボール１１を搭載し、リフローにより外部端子部３４とはんだボール１１とを接合する。このとき、はんだ層２３が融点以上に加熱され、はんだ層２３と接続端子３３とが本接合される。   The solder layer 23 is ultrasonically bonded to the connection terminal 33 and then sealed by the resin 4. After the resin 4 is cured, the solder balls 11 are mounted, and the external terminal portions 34 and the solder balls 11 are joined by reflow. At this time, the solder layer 23 is heated to the melting point or more, and the solder layer 23 and the connection terminal 33 are main-joined.

この第１の実施形態では、はんだ層２３と接続端子３３とは、はんだ層２３の融点よりも低い温度で超音波接合されるため、はんだ層２３が接続端子３３の接合面に広がるのを抑制することができる。また、はんだ層２３は、硬化された樹脂４により、その周囲を覆われた状態で本接合されるため、本接合の際にも、接続端子３３の接合面に広がるのが抑制される。従って、はんだ層２３の量を少なくしても必要な接合力を確保することが可能となり、柱状電極２２と接続端子３３との接合部のピッチを小さくすることができる。さらに、はんだ層２３と接続端子３３との本接合を、外部端子部３４とはんだボール１１とを接合するリフロー時に同時に行うことができるので、生産性を向上することができる。
次に、本実施形態の半導体装置を製造する方法を説明する。 In the first embodiment, since the solder layer 23 and the connection terminal 33 are ultrasonically bonded at a temperature lower than the melting point of the solder layer 23, the solder layer 23 is prevented from spreading on the bonding surface of the connection terminal 33. can do. In addition, since the solder layer 23 is fully bonded in a state of being covered by the hardened resin 4, spreading of the solder layer 23 on the bonding surface of the connection terminal 33 is suppressed also in the main bonding. Therefore, even if the amount of the solder layer 23 is reduced, the necessary bonding strength can be secured, and the pitch of the bonding portion between the columnar electrode 22 and the connection terminal 33 can be reduced. Furthermore, since the main bonding of the solder layer 23 and the connection terminal 33 can be simultaneously performed at the time of reflow for bonding the external terminal portion 34 and the solder ball 11, productivity can be improved.
Next, a method of manufacturing the semiconductor device of the present embodiment will be described.

図２（ａ）〜（ｅ）は、図１に図示された半導体装置の製造工程を説明するための断面図であり、図３（ａ）〜（ｅ）は、図２に続く半導体装置の製造工程を説明するための断面図であり、図４（ａ）〜（ｄ）は、図３に続く半導体装置の製造工程を説明するための断面図であり、図５（ａ）〜（ｃ）は、図４に続く半導体装置の製造工程を説明するための断面図であり、図６（ａ）〜（ｃ）は、図５に続く半導体装置の製造工程を説明するための断面図である。
以下、図面を参照して、本発明の製造方法を説明する。 2 (a) to 2 (e) are cross-sectional views for explaining the manufacturing steps of the semiconductor device shown in FIG. 1, and FIGS. 3 (a) to 3 (e) are cross-sectional views of the semiconductor device following FIG. 4 (a) to 4 (d) are cross-sectional views for explaining the manufacturing process of the semiconductor device following FIG. 3, and FIGS. 5 (a) to 5 (c) are FIGS. 5 (a) to 5 (c). 6 is a cross-sectional view for explaining the manufacturing process of the semiconductor device continued from FIG. 4, and FIGS. 6A to 6C are cross-sectional views for explaining the manufacturing process of the semiconductor device continued from FIG. is there.
Hereinafter, the manufacturing method of the present invention will be described with reference to the drawings.

図２（ａ）について
ガラス板等の絶縁基板５１上にシリコン（Ｓｉ）膜等の剥離層５２ａおよびシード層５２ｂが形成された角形の支持基板５２を準備する。シード層５２ｂとしては、例えば、密着層としてチタン（Ｔｉ）を形成し、その上に銅（Ｃｕ）を形成する。ＴｉおよびＣｕは、例えば、スパッタにより形成する。そして、シード層５２ｂ上にドライフィルムレジスト６１をラミネートする。 About FIG. 2A A square support substrate 52 is prepared, in which a peeling layer 52a such as a silicon (Si) film and a seed layer 52b are formed on an insulating substrate 51 such as a glass plate. As the seed layer 52 b, for example, titanium (Ti) is formed as an adhesion layer, and copper (Cu) is formed thereon. Ti and Cu are formed, for example, by sputtering. Then, the dry film resist 61 is laminated on the seed layer 52b.

図２（ｂ）について
フォトリソグラフィ技術を用いて、ドライフィルムレジスト６１にシード層５２ｂを露出する複数の開口６１ａを形成する。各開口６１ａは、外部端子部３４が形成されるべき領域内に設ける。
なお、以下の説明では、支持基板５２上に、２つの半導体素子２を配置する場合で例示するが、支持基板５２上に配置する半導体素子２の数に制限はなく、１つまたは３つ以上の任意の数にすることができる。 About FIG. 2B A plurality of openings 61 a for exposing the seed layer 52 b are formed in the dry film resist 61 using a photolithography technique. Each opening 61a is provided in the area where the external terminal portion 34 is to be formed.
Although the following description exemplifies the case where two semiconductor elements 2 are disposed on the support substrate 52, the number of semiconductor elements 2 disposed on the support substrate 52 is not limited, and one or three or more Can be any number of.

図２（ｃ）について
電解めっきにより、ドライフィルムレジスト６１の各開口６１ａ内に第１のランド７１を形成する。第１のランド７１は、図１に図示された外部端子部３４に相当する。第１のランド７１は、銅（Ｃｕ）により形成され、例えば、直径５０〜５００μｍ、高さ５〜２０μｍの円筒形状に形成する。但し、第１のランド７１は、多角形状としてもよい。 Regarding FIG. 2C, the first lands 71 are formed in the openings 61 a of the dry film resist 61 by electrolytic plating. The first land 71 corresponds to the external terminal portion 34 illustrated in FIG. The first land 71 is formed of copper (Cu), and is formed in, for example, a cylindrical shape having a diameter of 50 to 500 μm and a height of 5 to 20 μm. However, the first land 71 may have a polygonal shape.

図２（ｄ）について
ドライフィルムレジスト６１を剥離し、シード層５２ｂおよび第１のランド７１を露出する。 2 (d) The dry film resist 61 is peeled off to expose the seed layer 52b and the first land 71.

図２（ｅ）について
シード層５２ｂおよび第１のランド７１上に第１のビルドアップ層（層間絶縁層）８１をラミネートする。第１のビルドアップ層８１としては、フィルムタイプが好ましい。第１のビルドアップ層８１は、真空中でラミネートした後、本硬化を行う。第１のビルドアップ層８１は、その外周が、支持基板５２の外周の内側に配置されるように形成する。 About FIG. 2E The first buildup layer (interlayer insulating layer) 81 is laminated on the seed layer 52 b and the first land 71. A film type is preferable as the first buildup layer 81. The first buildup layer 81 performs main curing after being laminated in vacuum. The first buildup layer 81 is formed such that the outer periphery thereof is disposed inside the outer periphery of the support substrate 52.

図３（ａ）について
第１のビルドアップ層８１に、各第１のランド７１を露出するための開口８１ａを形成する。開口８１ａは、例えば、レーザー加工により行う。開口８１ａを形成後、デスミア処理を行って、各開口８１ａ内の第１のランド７１の表面に残った残渣を除去する。そして、第１のビルドアップ層８１および各第１のランド７１上にシード層５３を形成する。シード層５３としては、例えば、パラジウム（Ｐｄ）／銅（Ｃｕ）積層膜を無電解めっきにより形成する。シード層５３は、Ｔｉ／Ｃｕ積層膜をスパッタ法により形成してもよい。 About FIG. 3A The openings 81 a for exposing the first lands 71 are formed in the first buildup layer 81. The opening 81a is performed by, for example, laser processing. After the openings 81 a are formed, desmearing is performed to remove the residue remaining on the surfaces of the first lands 71 in the openings 81 a. Then, the seed layer 53 is formed on the first buildup layer 81 and each first land 71. As the seed layer 53, for example, a palladium (Pd) / copper (Cu) laminated film is formed by electroless plating. The seed layer 53 may be formed by sputtering a Ti / Cu laminated film.

図３（ｂ）について
シード層５３上にドライフィルムレジスト６２をラミネートし、フォトグラフィ技術を用いて、ドライフィルムレジスト６２にシード層５３の一部を露出する複数の開口６２ａを形成する。各開口６２ａは、第１のランド７１を露出するように形成する。 About FIG. 3B The dry film resist 62 is laminated on the seed layer 53, and a plurality of openings 62a for exposing a part of the seed layer 53 are formed in the dry film resist 62 using a photolithography technique. Each opening 62 a is formed to expose the first land 71.

図３（ｃ）について
電解めっきにより、ドライフィルムレジスト６２の各開口６２ａ内のシード層５３上に第２のランド７２、および第２のランド７２と第１のランド７１とを接続する第１の再配線およびビア３２ａを形成する。なお、第１の再配線は、図面の奥行方向に延在されており、図３（ｃ）には図示されていない。第２のランド７２のＬ／Ｓ（線幅／間隙）は５／５〜５０／５０ｍｍ程度である。また、第２のランド７２の厚さは、第１のビルドアップ層８１の上面から８〜３０μｍ程度である。 About FIG. 3C The first land 72 and the second land 72 are connected to the first land 71 on the seed layer 53 in each opening 62a of the dry film resist 62 by electrolytic plating. Form rewiring and vias 32a. The first rewiring is extended in the depth direction of the drawing and is not illustrated in FIG. The L / S (line width / gap) of the second land 72 is about 5/5 to 50/50 mm. The thickness of the second land 72 is about 8 to 30 μm from the top surface of the first buildup layer 81.

図３（ｄ）について
ドライフィルムレジスト６２を剥離し、第２のランド７２およびシード層５３を露出する。第２のランド７２および第１の再配線から露出するシード層５３を除去する。 Regarding FIG. 3D, the dry film resist 62 is peeled off to expose the second land 72 and the seed layer 53. The second land 72 and the seed layer 53 exposed from the first rewiring are removed.

図３（ｅ）について
第２のランド７２および第１のビルドアップ層８１上に第２のビルドアップ層８２を形成する。第２のビルドアップ層８２としては、フィルムタイプが好ましい。第２のビルドアップ層８２は、真空中でラミネートした後、本硬化を行う。第２のビルドアップ層８２は、その外周が、支持基板５２の外周の内側に配置されるように形成する。 Regarding FIG. 3E, the second buildup layer 82 is formed on the second land 72 and the first buildup layer 81. The second buildup layer 82 is preferably a film type. The second buildup layer 82 performs main curing after laminating in vacuum. The second buildup layer 82 is formed such that the outer periphery thereof is disposed inside the outer periphery of the support substrate 52.

図４（ａ）について
第２のビルドアップ層８２に、各第２のランド７２を露出するための開口８２ａを形成する。開口８２ａは、例えば、レーザー加工により行う。開口８２ａを形成後、デスミア処理を行って、各開口８２ａ内の第２のランド７２の表面に残った残渣を除去する。そして、第２のビルドアップ層８２および各第２のランド７２上にシード層５４を形成する。シード層５４は、例えば、パラジウム（Ｐｄ）／銅（Ｃｕ）積層膜を無電解めっきにより形成する。シード層５４は、Ｔｉ／Ｃｕ積層膜をスパッタ法により形成してもよい。 About FIG. 4A The openings 82 a for exposing the respective second lands 72 are formed in the second buildup layer 82. The openings 82a are formed, for example, by laser processing. After the openings 82a are formed, desmearing is performed to remove the residue remaining on the surface of the second land 72 in each opening 82a. Then, the seed layer 54 is formed on the second buildup layer 82 and each second land 72. The seed layer 54 is formed, for example, by electroless plating of a palladium (Pd) / copper (Cu) laminated film. The seed layer 54 may be formed by sputtering a Ti / Cu laminated film.

図４（ｂ）について
シード層５４上にドライフィルムレジスト６３をラミネートし、フォトグラフィ技術を用いて、ドライフィルムレジスト６３にシード層５４の一部を露出する複数の開口６３ａを形成する。各開口６３ａは、第２のランド７２を露出するように形成する。 About FIG. 4B The dry film resist 63 is laminated on the seed layer 54, and a plurality of openings 63a for exposing a part of the seed layer 54 are formed in the dry film resist 63 using a photolithography technique. Each opening 63 a is formed to expose the second land 72.

図４（ｃ）について
電解めっきにより、ドライフィルムレジスト６３の各開口６３ａ内のシード層５４上に第３のランド７３、および第３のランド７３と第２のランド７２とを接続する第２の再配線およびビア３２ｂを形成する。なお、第２の再配線は、図面の奥行方向に延在されており、図４（ｃ）には、図示されていない。第３のランド７３は、図１に図示された接続端子３３に相当する。第３のランド７３のＬ／Ｓ（線幅／間隙）は５／５〜５０／５０ｍｍ程度である。また、第３のランド７３の厚さは、第２のビルドアップ層８２の上面から８〜３０μｍ程度である。 About FIG. 4C The third land 73 and the second land 73 are connected to the second land 72 on the seed layer 54 in each opening 63 a of the dry film resist 63 by electrolytic plating. The rewiring and the via 32b are formed. The second rewiring is extended in the depth direction of the drawing and is not shown in FIG. 4 (c). The third land 73 corresponds to the connection terminal 33 shown in FIG. The L / S (line width / gap) of the third land 73 is about 5/5 to 50/50 mm. The thickness of the third land 73 is about 8 to 30 μm from the top surface of the second buildup layer 82.

図４（ｄ）について
ドライフィルムレジスト６３を剥離し、第３のランド７３およびシード層５４を露出する。第３のランド７３および第２の再配線（図示せず）から露出するシード層５４を除去する。 Regarding FIG. 4D, the dry film resist 63 is peeled off to expose the third land 73 and the seed layer 54. The seed layer 54 exposed from the third land 73 and the second rewiring (not shown) is removed.

図５（ａ）について
上述したように、電極パッド２６上に柱状電極２２が形成され、柱状電極２２の端面にはんだ層２３が形成された半導体素子２を形成しておく。
そして、半導体素子２の柱状電極２２の端面に形成されたはんだ層２３を、第３のランド７３上に配置して、位置決めする。はんだ層２３と第３のランド７３との位置合わせは、半導体素子２を移動して行ってもよいし、支持基板５２を移動して行ってもよい。
そして、超音波接合により、半導体素子２のはんだ層２３と第３のランド７３とを接合する。超音波接合は、支持基板５２の下面をアンビルで支持し、半導体素子２の柱状電極２２が形成された面の反対面にホーンを当てて、荷重をかけた状態で超音波を印加して振動させる。 Regarding FIG. 5A As described above, the semiconductor element 2 in which the columnar electrode 22 is formed on the electrode pad 26 and the solder layer 23 is formed on the end face of the columnar electrode 22 is formed.
Then, the solder layer 23 formed on the end face of the columnar electrode 22 of the semiconductor element 2 is disposed on the third land 73 and positioned. The alignment between the solder layer 23 and the third land 73 may be performed by moving the semiconductor element 2 or by moving the support substrate 52.
Then, the solder layer 23 of the semiconductor element 2 and the third land 73 are joined by ultrasonic bonding. In ultrasonic bonding, the lower surface of the support substrate 52 is supported by an anvil, a horn is placed on the surface of the semiconductor element 2 opposite to the surface on which the columnar electrodes 22 are formed, and ultrasonic waves are applied in a loaded state to vibrate. Let

柱状電極２２は、銅めっきにより高さ１０〜３０μｍに形成し、その軸方向端に、めっきにより高さ１０〜３０μｍのはんだ層２３を形成する。なお、アスペクト比の都合上、柱状電極２２とはんだ層２３との合計の高さは、４０〜６０μｍ程度が好ましい。はんだ層２３の材料としては、Ｓｎ−Ａｇ、またはＳｎ−３Ａｇ−０．５Ｃｕ（ＳＡＣ３０５）あるいはＳｎ−４Ａｇ−０．５Ｃｕ（ＳＡＣ４０５）を用いる。はんだ層２３の融点は２２０〜２３０℃程度である。
はんだ層２３と第３のランド７３との接合は、接合用支持基板の温度を、はんだ層２３の融点より低い温度、例えば１００℃程度（設定値）とする、低温超音波接合により行う。接合用支持基板の加熱と共に、接合ヘッドを１００℃程度に加熱してもよい。 The columnar electrode 22 is formed to a height of 10 to 30 μm by copper plating, and a solder layer 23 having a height of 10 to 30 μm is formed by plating on the axial direction end thereof. For the convenience of the aspect ratio, the total height of the columnar electrode 22 and the solder layer 23 is preferably about 40 to 60 μm. As a material of the solder layer 23, Sn-Ag, or Sn-3Ag-0.5Cu (SAC305) or Sn-4Ag-0.5Cu (SAC405) is used. The melting point of the solder layer 23 is about 220 to 230 ° C.
The bonding between the solder layer 23 and the third land 73 is performed by low-temperature ultrasonic bonding in which the temperature of the bonding supporting substrate is lower than the melting point of the solder layer 23, for example, about 100 ° C. (set value). The bonding head may be heated to about 100 ° C. along with the heating of the bonding support substrate.

このように、低温により超音波接合を行うと、はんだ層２３が、第３のランド７３の上面上に広がるのを抑制される。
図７は、図５（ａ）に図示された接合領域ＶＩＩの拡大断面図であり、ＳＥＭ（Scanning Electron Microscope）による写真をトレースした模式図である。この図に図示されるように、はんだ層２３は、接続端子３３との接合面である界面の幅が、柱状電極２２との接合面である界面の幅よりも小さく形成されている。また、図示はしないが、はんだ層２３は、接続端子３３との接合面である界面のピッチ方向の長さが、柱状電極２２との接合面である界面のピッチ方向の長さよりも小さく形成されている。すなわち、はんだ層２３の接続端子３３との界面は、柱状電極２２の端面の面積より小さい面積を有している。このことは、超音波接合によりはんだ層２３と接続端子３３とを接合する際、はんだ層２３が、接続端子３３上への広がりが抑制されていることを示している。つまり、柱状電極２２上に形成されたはんだ層２３の全量が、接続端子３３との接合に関与している。従って、接続端子３３上にはんだ層が広がる従来の接続方法に比し、柱状電極２２上に形成するはんだ層２３の量を低減することができる。但し、この時点では、低温での接合であるので、十分な接合力は確保されていない可能性がある。 As described above, when ultrasonic bonding is performed at a low temperature, the solder layer 23 is suppressed from spreading on the upper surface of the third land 73.
FIG. 7 is an enlarged cross-sectional view of the junction region VII illustrated in FIG. 5A, and is a schematic view tracing a photograph by a scanning electron microscope (SEM). As illustrated in this figure, the solder layer 23 is formed such that the width of the interface that is the bonding surface with the connection terminal 33 is smaller than the width of the interface that is the bonding surface with the columnar electrode 22. Further, although not shown, the solder layer 23 is formed such that the length in the pitch direction of the interface that is the bonding surface with the connection terminal 33 is smaller than the length in the pitch direction of the interface that is the bonding surface with the columnar electrode 22 ing. That is, the interface between the solder layer 23 and the connection terminal 33 has an area smaller than the area of the end face of the columnar electrode 22. This indicates that when the solder layer 23 and the connection terminal 33 are joined by ultrasonic bonding, the spread of the solder layer 23 onto the connection terminal 33 is suppressed. That is, the entire amount of the solder layer 23 formed on the columnar electrode 22 participates in the bonding with the connection terminal 33. Therefore, as compared with the conventional connection method in which the solder layer spreads on the connection terminal 33, the amount of the solder layer 23 formed on the columnar electrode 22 can be reduced. However, at this point, since bonding is performed at a low temperature, sufficient bonding strength may not be secured.

図５（ｂ）について
第３のランド７３に接合された半導体素子２を、エポキシ等の熱硬化性の樹脂４により封止する。樹脂４は、第２のビルドアップ層８２および半導体素子２の上面を覆い、かつ、第２のビルドアップ層８２と半導体素子２との間に充填されるように覆う。樹脂４は、支持基板５２の外周を覆うようにしてもよい。図５（ｂ）は、このような状態の図として例示している。この状態で、樹脂４を硬化温度、例えば１５０℃程度、より高い温度に加熱して硬化させる。 About FIG. 5B The semiconductor element 2 bonded to the third land 73 is sealed with a thermosetting resin 4 such as epoxy. The resin 4 covers the top surfaces of the second buildup layer 82 and the semiconductor element 2 and covers the space between the second buildup layer 82 and the semiconductor element 2. The resin 4 may cover the outer periphery of the support substrate 52. FIG. 5 (b) is illustrated as a diagram of such a state. In this state, the resin 4 is cured by heating to a curing temperature, for example, a higher temperature of about 150.degree.

図８は、図５（ｂ）に図示された接合領域ＶＩＩＩの拡大断面図であり、ＳＥＭ（Scanning Electron Microscope）による写真をトレースした模式図である。
はんだ層２３と接続端子３３とを低温超音波接合した後、樹脂４により封止し、樹脂４を硬化する。この処理により、はんだ層２３の周囲は硬化された樹脂４により囲まれる。このため、この状態では、仮に、はんだ層２３が溶融しても、接続端子３３上への広がりは抑制される状態となっている。 FIG. 8 is an enlarged cross-sectional view of the bonding region VIII illustrated in FIG. 5B, which is a schematic diagram tracing a photograph by a scanning electron microscope (SEM).
After the low temperature ultrasonic bonding of the solder layer 23 and the connection terminal 33 is performed, the resin 4 is sealed with the resin 4 and the resin 4 is cured. By this treatment, the periphery of the solder layer 23 is surrounded by the cured resin 4. For this reason, in this state, even if the solder layer 23 melts, the spread onto the connection terminals 33 is suppressed.

図５（ｃ）について
支持基板５２の外周縁をダイシングして、支持基板５２の剥離層５２ａを露出する。 About FIG. 5C The outer peripheral edge of the support substrate 52 is diced to expose the peeling layer 52 a of the support substrate 52.

図６（ａ）について
絶縁基板５１と樹脂４のダイシング部より外周側を本体１Ａより剥離する。そして、本体１Ａに残ったシード層５２ｂ(図２（ａ）参照)と剥離層５２ａの一部をエッチングにより除去する。なお、ここで本体１Ａとは、上述の方法で製造された、第１、第２のビルドアップ層８１、８２と、第１、第２、第３のランド７１、７２、７３と、第３のランド７３に接合された２つの半導体素子２を含む電子部品モジュールをいう。 About FIG. 6 (a) The outer peripheral side from the dicing part of the insulated substrate 51 and resin 4 is peeled from the main body 1A. Then, the seed layer 52b (see FIG. 2A) remaining in the main body 1A and a part of the peeling layer 52a are removed by etching. Here, the main body 1A refers to the first and second buildup layers 81 and 82, the first, second and third lands 71, 72 and 73, and the third, which are manufactured by the above-described method. An electronic component module including two semiconductor elements 2 joined to the land 73 of

図６（ｂ）について
第１のビルドアップ層８１の半導体素子２と反対側の面にソルダレジスト６４を形成し、フォトリソグラフィ技術を用いて、ソルダレジスト６４に第１のランド７１を露出する開口を形成する。第１のランド７１は、はんだボール搭載部である外部端子部３４であり、各開口から露出する外部端子部３４に、はんだボール１１を搭載する。そして、はんだ層２３およびはんだボール１１の融点より高い温度、例えば、２６０℃程度の温度でリフローする。リフローにより、はんだボール１１と外部端子部３４とが接合される。また、このとき、はんだ層２３が溶融し、はんだ層２３と接続端子３３が本接合する。 6 (b) An opening for forming a solder resist 64 on the surface of the first buildup layer 81 opposite to the semiconductor element 2 and exposing the first land 71 to the solder resist 64 using a photolithography technique. Form The first lands 71 are external terminal portions 34 which are solder ball mounting portions, and the solder balls 11 are mounted on the external terminal portions 34 exposed from the respective openings. Then, reflow is performed at a temperature higher than the melting point of the solder layer 23 and the solder ball 11, for example, a temperature of about 260.degree. The solder balls 11 and the external terminal portions 34 are joined by reflow. At this time, the solder layer 23 is melted, and the solder layer 23 and the connection terminal 33 are permanently bonded.

図６（ｃ）について
２つの半導体素子２の境界でダイシングして、個々の半導体装置１を得る。なお、個片化する前に、テストおよび捺印をしてもよい。 About FIG. 6C, dicing is performed at the boundary between two semiconductor elements 2 to obtain individual semiconductor devices 1. The test and marking may be performed before singulation.

上述したように、リフローにより、はんだボール１１と外部端子部３４とが接合されると共に、はんだ層２３と接続端子３３が本接合する。
図８において説明したように、リフローを行う前に、接続端子３３に接合されたはんだ層２３は、硬化された樹脂４により周囲を覆われている。このため、リフロー時に、はんだ層２３が溶融しても、はんだ層２３の接続端子３３への広がりは、硬化された樹脂４により抑制される。従って、接合部のピッチを小さくして、半導体装置１の小型化を図ることができる。しかも、接合部のピッチを小さくしても接合に必要なはんだ量は確保されるので、はんだ層２３の接合力が低下することは無く、信頼性の高い接合が達成される。
従来、はんだバンプによる接合方式としてＣ４（ Controlled Collapse Chip Connection ）方式が知られているが、この方式では、接合部のピッチは１００μｍ程度に限界がある。これに対し、上記実施形態では、接合部のピッチを２０〜６０μｍとすることが可能である。 As described above, by the reflow, the solder ball 11 and the external terminal portion 34 are joined, and the solder layer 23 and the connection terminal 33 are permanently joined.
As described in FIG. 8, the solder layer 23 bonded to the connection terminal 33 is covered with the cured resin 4 before the reflow process. For this reason, at the time of reflow, even if the solder layer 23 is melted, the spread of the solder layer 23 to the connection terminal 33 is suppressed by the cured resin 4. Therefore, the semiconductor device 1 can be miniaturized by reducing the pitch of the bonding portions. Moreover, since the amount of solder necessary for bonding is secured even if the pitch of the bonding portion is reduced, the bonding strength of the solder layer 23 is not reduced, and highly reliable bonding is achieved.
Conventionally, a C4 (Controlled Collapse Chip Connection) method is known as a bonding method using solder bumps, but in this method, the pitch of the bonding portion is limited to about 100 μm. On the other hand, in the said embodiment, it is possible to make the pitch of a junction part into 20-60 micrometers.

本発明の第１の実施形態によれば、下記の効果を奏する。
（１）超音波を印加してはんだ層２３と接続端子３３とを接合し、熱硬化性樹脂４により半導体素子２を封止し、熱硬化性樹脂４を硬化させ、熱硬化性樹脂４を硬化させた後、はんだ層２３を、はんだ層２３の融点よりも高い温度に加熱して、はんだ層２３と接続端子３３とを接合する。このため、はんだ層２３の接続端子３３への広がりを抑制することができ、はんだ量を少なくしても、十分な接合力を確保することができる。これにより、接合部のピッチを小さくすることが可能となり、以って、半導体装置１の小型化を図ることができる。 According to the first embodiment of the present invention, the following effects can be obtained.
(1) Apply ultrasonic waves to bond the solder layer 23 and the connection terminal 33, seal the semiconductor element 2 with the thermosetting resin 4, cure the thermosetting resin 4, and cure the thermosetting resin 4 After curing, the solder layer 23 is heated to a temperature higher than the melting point of the solder layer 23 to bond the solder layer 23 and the connection terminal 33. Therefore, the spread of the solder layer 23 to the connection terminal 33 can be suppressed, and a sufficient bonding strength can be secured even if the amount of solder is reduced. As a result, the pitch of the bonding portions can be reduced, whereby the semiconductor device 1 can be miniaturized.

超音波を印加してはんだ層２３と接続端子３３とを接合することにより、はんだ層２３が周囲に広がるのを抑えることができる。従来、はんだ層の広がりを抑える方法として、はんだ層を形成する領域の周囲にソルダレジストを形成する方法が用いられているが、この方法では、工数が増加する。上記実施形態では、ソルダレジストを形成する必要がないので、接合のスループットを向上することができる。また、はんだ層２３と接続端子３３とを超音波接合するため、接合部にはんだフラックスを用いる必要が無くなり、はんだフラックスの塗着や洗浄が不要となり、この要因によっても、接合のスループットを向上することができる。   By applying an ultrasonic wave to join the solder layer 23 and the connection terminal 33, it is possible to suppress the solder layer 23 from spreading around. Conventionally, as a method of suppressing the spread of the solder layer, a method of forming a solder resist around the area where the solder layer is to be formed is used, but with this method, the number of steps increases. In the above embodiment, since it is not necessary to form a solder resist, the throughput of bonding can be improved. In addition, since the solder layer 23 and the connection terminal 33 are ultrasonically bonded, it is not necessary to use a solder flux at the bonding portion, and the application and cleaning of the solder flux are not required. be able to.

（２）はんだ層２３は、接続端子３３との界面との幅が柱状電極２２との界面の幅よりも小さい形状を有する。このため、はんだ層２３と接続端子３３との位置合わせに余裕ができ、位置合わせ作業の能率を向上することができる。 (2) The solder layer 23 has a shape in which the width with the interface with the connection terminal 33 is smaller than the width with the interface with the columnar electrode 22. For this reason, it is possible to afford an alignment between the solder layer 23 and the connection terminal 33, and the efficiency of the alignment operation can be improved.

（３）はんだ層２３の幅を、接続端子３３の幅よりも小さくしても、換言すれば、接続端子３３の幅をはんだ層２３の幅よりも大きくしても、はんだ層２３の接続端子への広がりを抑制することができる。接続端子３３の幅をはんだ層２３の幅よりも大きくすることにより、はんだ層２３と接続端子３３との位置合わせに余裕ができ、これによっても、位置合わせ作業の能率を向上することができる。 (3) Even if the width of the solder layer 23 is smaller than the width of the connection terminal 33, in other words, even if the width of the connection terminal 33 is larger than the width of the solder layer 23, the connection terminal of the solder layer 23 It is possible to suppress the spread to By making the width of the connection terminal 33 larger than the width of the solder layer 23, the alignment between the solder layer 23 and the connection terminal 33 can have a margin, which also improves the efficiency of the alignment operation.

（４）はんだ層２３と接続端子３３との接合は、はんだ層２３の融点より低い温度で行う。このため、はんだ層２３の接続端子３３への広がりを確実に抑制することができる。 (4) The bonding between the solder layer 23 and the connection terminal 33 is performed at a temperature lower than the melting point of the solder layer 23. Therefore, the spread of the solder layer 23 to the connection terminal 33 can be reliably suppressed.

（５）はんだ層２３と接続端子３３とを本接合する際、同時に、はんだボール１１をはんだボール搭載部（外部端子部）３４に接合する。このため、製造工程を低減して、生産性を向上することができる。 (5) At the time of main bonding of the solder layer 23 and the connection terminal 33, the solder ball 11 is simultaneously bonded to the solder ball mounting portion (external terminal portion) 34. Therefore, the manufacturing process can be reduced to improve the productivity.

−第２の実施形態−
図９は、本発明の半導体装置の第２の実施形態の接合部を示す拡大断面図である。
第２の実施形態は、はんだ層２３と柱状電極２２との間にバリア層２８が介在する構造を有する。バリア層２８の材料としては、例えば、ニッケルが挙げられる。バリア層２８を設けることにより、柱状電極２２を形成する銅がはんだ層２３内に拡散し、Ｃｕ3Ｓｎが形成されるのが抑制される。Ｃｕ3Ｓｎは、Ｓｎ単体よりも体積が小さい為、Ｃｕ3Ｓｎの生成によりはんだ層２３内にボイドが形成され、はんだ層２３にクラックが生じる可能性が生じる。従って、バリア層２８を設けることにより、接合の信頼性を向上することができる。バリア層２８は、柱状電極２２およびはんだ層２３と共にめっきにより形成するのが好ましい。
第２の実施形態の他の構造は、第１の実施形態と同様である。従って、第２の実施形態においても、第１の実施形態と同様な効果を奏する。 -Second embodiment-
FIG. 9 is an enlarged sectional view showing a junction of a second embodiment of the semiconductor device of the present invention.
The second embodiment has a structure in which a barrier layer 28 is interposed between the solder layer 23 and the columnar electrode 22. Examples of the material of the barrier layer 28 include nickel. By providing the barrier layer 28, copper forming the columnar electrode 22 is diffused into the solder layer 23, and formation of Cu3 Sn is suppressed. Since Cu 3 Sn has a volume smaller than that of Sn alone, the formation of Cu 3 Sn forms voids in the solder layer 23, which may cause cracks in the solder layer 23. Therefore, by providing the barrier layer 28, the reliability of bonding can be improved. The barrier layer 28 is preferably formed by plating together with the columnar electrode 22 and the solder layer 23.
The other structure of the second embodiment is the same as that of the first embodiment. Therefore, in the second embodiment, the same effects as in the first embodiment can be obtained.

−第３の実施形態−
図１０は、本発明の半導体装置の第３の実施形態を示す断面図である。
第３の実施形態は、接続端子３６をビア３６ａを介して配線３５の最上層の配線部３５ａに接続した構造を有する。すなわち、配線３５の配線部３５ａ上にビルドアップ層を形成し、該ビルドアップ層に開口を設けて、ビア３６ａおよび接続端子３６を形成したものである。
第３の実施形態の他の構造は、第１の実施形態と同様である。従って、第３の実施形態においても、第１の実施形態と同様な効果を奏する。 -Third embodiment-
FIG. 10 is a cross-sectional view showing a third embodiment of the semiconductor device of the present invention.
The third embodiment has a structure in which the connection terminal 36 is connected to the wiring portion 35a of the uppermost layer of the wiring 35 through the via 36a. That is, a buildup layer is formed on the wiring portion 35a of the wiring 35, an opening is provided in the buildup layer, and the via 36a and the connection terminal 36 are formed.
The other structure of the third embodiment is similar to that of the first embodiment. Therefore, also in the third embodiment, the same effects as in the first embodiment can be obtained.

−第４の実施形態−
図１１は、本発明の半導体装置の第４の実施形態を示す断面図である。
第４の実施形態は、配線３７の最下層３７ａが、はんだボール搭載部である外部端子部と、該外部端子部に接続される配線部とを有する構造を有する。この構造では、図１に示す第１の実施形態に比し、最下層の導体層である外部端子部３４と、該外部端子部３４に接続されるビアが形成される最下層のビルドアップ層とを省略することが可能となる。
第４の実施形態の他の構造は、第１の実施形態と同様である。従って、第４の実施形態においても、第１の実施形態と同様な効果を奏する。加えて、第４の実施形態では、製造工程を低減して生産性を向上すると共に、半導体装置１の薄型化を図ることができる。 -Fourth Embodiment-
FIG. 11 is a cross-sectional view showing a fourth embodiment of the semiconductor device of the present invention.
The fourth embodiment has a structure in which the lowermost layer 37a of the wiring 37 has an external terminal portion which is a solder ball mounting portion, and a wiring portion connected to the external terminal portion. In this structure, as compared with the first embodiment shown in FIG. 1, the lowermost buildup layer in which the external terminal portion 34 which is the lowermost conductor layer and the via connected to the external terminal portion 34 are formed And can be omitted.
The remaining structure of the fourth embodiment is similar to that of the first embodiment. Therefore, also in the fourth embodiment, the same effect as that of the first embodiment can be obtained. In addition, in the fourth embodiment, the manufacturing process can be reduced to improve the productivity, and the semiconductor device 1 can be made thinner.

なお、上記各実施形態では、支持基板５２をガラス板等の絶縁基板５１上に剥離層５２ａを形成した構造として例示した。しかし、支持基板５２は、例えば、ＳｉＯ2付きＳｉ基板に白金（Ｐｔ）層をべた状に形成した構造としたり、絶縁基板５１に替えてＳｉ基板を用い、該Ｓｉ基板に剥離層５２ａを形成した構造としたりしてもよい。また、剥離層５２ａは、Ｓｉ膜上に鉄（Ｆｅ）等の金属膜が数ｎｍ積層された構造としてもよい。
また、支持基板５２として、ニッケル（Ｎｉ）膜付きＳＵＳ基板を用いてもよい。 In each of the above embodiments, the supporting substrate 52 is illustrated as a structure in which the peeling layer 52a is formed on the insulating substrate 51 such as a glass plate. However, the supporting substrate 52 has, for example, a structure in which a platinum (Pt) layer is formed in a solid state on a Si substrate with SiO 2 or the Si substrate is used instead of the insulating substrate 51 to form a peeling layer 52a on the Si substrate. It may be structured. In addition, the peeling layer 52a may have a structure in which a metal film such as iron (Fe) is stacked several nm on the Si film.
Further, as the support substrate 52, a nickel (Ni) film-attached SUS substrate may be used.

上記各実施形態では、角形の絶縁基板であるパネルレベル角基板を用いる製造方法としたが、本発明は、支持基板としてウエハを用いたウエハレベル基板を用いて製造することも可能である。ウエハレベル基板では、円形状基板の場合もある。   In each of the above embodiments, although the manufacturing method uses a panel level square substrate which is a square insulating substrate, the present invention can also be manufactured using a wafer level substrate using a wafer as a support substrate. The wafer level substrate may be a circular substrate.

上記各実施形態では、Fan-out Package として例示したが、本発明はFan-in Package とすることも可能であり、要は、柱状電極と接続端子とをはんだ層により接合するフリップチップ実装のすべてに適用することが可能である。   In each of the above embodiments, although illustrated as a Fan-out Package, the present invention can also be a Fan-in Package, and it is important to note that all of flip chip mounting in which a columnar electrode and a connection terminal are joined by a solder layer. It is possible to apply to

上記実施形態では、半導体装置１は、１個の半導体素子２を有する構造として例示した。しかし、半導体装置１が複数個の半導体素子２を有する構造としてもよい。その場合、半導体装置１に含まれる半導体素子２は、異なる機能や形状を有していてもよい。また、半導体装置１は、半導体素子２の他に、センサや、抵抗・コンデンサ・コイル等の受動素子を有するものであってもよい。   In the above embodiment, the semiconductor device 1 is illustrated as a structure having one semiconductor element 2. However, the semiconductor device 1 may have a structure having a plurality of semiconductor elements 2. In that case, the semiconductor element 2 included in the semiconductor device 1 may have different functions and shapes. In addition to the semiconductor element 2, the semiconductor device 1 may have a sensor or a passive element such as a resistor, a capacitor, or a coil.

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。   Although various embodiments and modifications have been described above, the present invention is not limited to these contents. Other embodiments considered within the scope of the technical idea of the present invention are also included within the scope of the present invention.

１ 半導体装置
２ 半導体素子
３ 回路基板
４ 樹脂(封止樹脂)
１１ はんだボール
２２ 柱状電極
２３ はんだ層
３３、３６ 接続端子
３４ 外部端子部（はんだボール搭載部）
５２ａ 剥離層
５２ 支持基板
７１ 第１のランド（外部端子部）
７２ 第２のランド
７３ 第３のランド（接続端子）
1 semiconductor device 2 semiconductor element 3 circuit board 4 resin (sealing resin)
11 solder ball 22 columnar electrode 23 solder layer 33, 36 connection terminal 34 external terminal portion (solder ball mounting portion)
52a Peelable Layer 52 Support Substrate 71 First Land (External Terminal)
72 second land 73 third land (connection terminal)

Claims (8)

半導体素子の柱状電極の端面に形成されたはんだ層を回路基板の一面に形成された接続端子上に配置することと、
超音波を印加して前記はんだ層と前記接続端子とを接合することと、
熱硬化性樹脂により前記半導体素子を封止し、前記熱硬化性樹脂を硬化させることと、
前記熱硬化性樹脂を硬化させた後、前記はんだ層を、前記はんだ層の融点よりも高い温度に加熱して、前記はんだ層と前記接続端子とを接合すること、
を備える半導体装置の製造方法。 Placing a solder layer formed on the end face of the columnar electrode of the semiconductor element on a connection terminal formed on one side of the circuit board;
Applying ultrasonic waves to join the solder layer and the connection terminal;
Sealing the semiconductor element with a thermosetting resin and curing the thermosetting resin;
After curing the thermosetting resin, the solder layer is heated to a temperature higher than the melting point of the solder layer to bond the solder layer and the connection terminal.
And a method of manufacturing a semiconductor device. 請求項１に記載の半導体装置の製造方法において、
前記はんだ層は、前記接続端子の界面との幅が前記柱状電極との界面の幅よりも小さい形状を有する、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the solder layer has a shape in which the width with the interface of the connection terminal is smaller than the width of the interface with the columnar electrode. 請求項１に記載の半導体装置の製造方法において、
前記はんだ層の幅は、前記接続端子の幅よりも小さい、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein a width of the solder layer is smaller than a width of the connection terminal. 請求項１に記載の半導体装置の製造方法において、
前記はんだ層と前記接続端子との接合は、前記はんだ層の融点より低い温度で行う、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein bonding between the solder layer and the connection terminal is performed at a temperature lower than a melting point of the solder layer. 請求項１に記載の半導体装置の製造方法において、
前記柱状電極および前記はんだ層をめっきにより形成する、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to claim 1,
The manufacturing method of the semiconductor device which forms the said columnar electrode and the said solder layer by plating. 請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法において、
前記回路基板は、前記一面に対向する他面に前記接続端子に接続されるはんだボール搭載部を有し、
前記はんだ層を前記接続端子上に配置する前に、前記回路基板を、剥離層を介して支持基板で支持することを有し、
超音波を印加して前記はんだ層と前記接続端子とを接合した後、
前記支持基板を剥離することと、
前記回路基板の前記他面の前記はんだボール搭載部にはんだボールを搭載することと、
を有し、
前記はんだ層の融点よりも高い温度に加熱して、前記はんだ層と前記接続端子とを接合する際、前記はんだボールを前記はんだボール搭載部に接合する、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to any one of claims 1 to 5,
The circuit board has a solder ball mounting portion connected to the connection terminal on the other surface opposite to the one surface,
The circuit board may be supported by a support board via a peeling layer before the solder layer is disposed on the connection terminal.
After joining the solder layer and the connection terminal by applying ultrasonic waves,
Peeling off the support substrate;
Mounting a solder ball on the solder ball mounting portion of the other surface of the circuit board;
Have
A method of manufacturing a semiconductor device, wherein the solder ball is joined to the solder ball mounting portion when the solder layer and the connection terminal are joined by heating to a temperature higher than the melting point of the solder layer. 請求項６に記載の半導体装置の製造方法において、
前記はんだ層と前記接続端子とを接合すると共に、前記はんだボールを前記はんだボール搭載部に接合することを、リフローにより行う、半導体装置の製造方法。 In the method of manufacturing a semiconductor device according to claim 6,
A method of manufacturing a semiconductor device, comprising bonding the solder layer and the connection terminal, and bonding the solder ball to the solder ball mounting portion by reflow. 請求項６に記載の半導体装置の製造方法において、
前記支持基板を剥離する前に、前記半導体素子を封止する前記熱硬化性樹脂を除去して、前記剥離層を露出させることを有する、半導体装置の製造方法。
In the method of manufacturing a semiconductor device according to claim 6,
A method of manufacturing a semiconductor device, comprising removing the thermosetting resin for sealing the semiconductor element before exposing the support substrate to expose the release layer.
JP2017089947A 2017-04-28 2017-04-28 Semiconductor device manufacturing method Active JP6534700B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017089947A JP6534700B2 (en) 2017-04-28 2017-04-28 Semiconductor device manufacturing method
PCT/JP2018/008866 WO2018198544A1 (en) 2017-04-28 2018-03-07 Method for manufacturing semiconductor device, and semiconductor device
TW107109278A TW201901825A (en) 2017-04-28 2018-03-19 Method for manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017089947A JP6534700B2 (en) 2017-04-28 2017-04-28 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2018190782A JP2018190782A (en) 2018-11-29
JP6534700B2 true JP6534700B2 (en) 2019-06-26

Family

ID=63918942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017089947A Active JP6534700B2 (en) 2017-04-28 2017-04-28 Semiconductor device manufacturing method

Country Status (3)

Country Link
JP (1) JP6534700B2 (en)
TW (1) TW201901825A (en)
WO (1) WO2018198544A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7362378B2 (en) * 2019-09-12 2023-10-17 株式会社東芝 Carrier and semiconductor device manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (en) * 1992-07-15 1994-02-10 Toshiba Corp Semiconductor device and manufacture thereof
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
JP2013131623A (en) * 2011-12-21 2013-07-04 Murata Mfg Co Ltd Semiconductor device and manufacturing method of the same
JP6006523B2 (en) * 2012-04-27 2016-10-12 新光電気工業株式会社 Connection structure, wiring board unit, electronic circuit component unit, and electronic apparatus
JP2014168791A (en) * 2013-03-01 2014-09-18 Hitachi Chemical Co Ltd Flux film, flip-chip connection method, and semiconductor device

Also Published As

Publication number Publication date
TW201901825A (en) 2019-01-01
WO2018198544A1 (en) 2018-11-01
JP2018190782A (en) 2018-11-29

Similar Documents

Publication Publication Date Title
JP5808586B2 (en) Manufacturing method of interposer
TWI529886B (en) Packages, methods of packaging a device and package on package devices
JP3994262B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP6130312B2 (en) Semiconductor device and manufacturing method thereof
US7443036B2 (en) Manufacturing method of semiconductor device
KR20060044637A (en) Manufacturing method for semiconductor device, semiconductor device and semiconductor chip
JP2008166439A (en) Semiconductor device and manufacturing method thereof
US9029199B2 (en) Method for manufacturing semiconductor device
JP2014063974A (en) Chip laminate, semiconductor device including chip laminate and semiconductor device manufacturing method
TWI566305B (en) Method for manufacturing three-dimensional integrated circuit
JP6242231B2 (en) Semiconductor device and manufacturing method thereof
TWI590398B (en) Methods for fabricating integrated circuit systems including high reliability die under-fill
JP2013021058A (en) Manufacturing method of semiconductor device
TW201507098A (en) Semiconductor device and method for manufacturing the same
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
JP4828515B2 (en) Manufacturing method of semiconductor device
JP6495130B2 (en) Semiconductor device and manufacturing method thereof
JP6534700B2 (en) Semiconductor device manufacturing method
JP6319013B2 (en) Electronic device and method of manufacturing electronic device
TWI546922B (en) Semiconductor device and manufacturing method thereof
KR101887306B1 (en) Device for bump-on-trace chip packaging and methods of forming the same
JP5187341B2 (en) Manufacturing method of semiconductor device
JP2018088505A (en) Semiconductor device and manufacturing method for the same
JP2006073953A (en) Semiconductor device and manufacturing method of semiconductor device
JP2004047537A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180910

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180910

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190529

R150 Certificate of patent or registration of utility model

Ref document number: 6534700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250