JP6532033B2 - Processing apparatus and method of manufacturing thin film - Google Patents
Processing apparatus and method of manufacturing thin film Download PDFInfo
- Publication number
- JP6532033B2 JP6532033B2 JP2015035121A JP2015035121A JP6532033B2 JP 6532033 B2 JP6532033 B2 JP 6532033B2 JP 2015035121 A JP2015035121 A JP 2015035121A JP 2015035121 A JP2015035121 A JP 2015035121A JP 6532033 B2 JP6532033 B2 JP 6532033B2
- Authority
- JP
- Japan
- Prior art keywords
- electron source
- processing
- emission
- stage
- ballistic electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 163
- 239000010409 thin film Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000003792 electrolyte Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 36
- 239000000126 substance Substances 0.000 claims description 34
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 230000004308 accommodation Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 35
- 230000008569 process Effects 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 15
- 239000003638 chemical reducing agent Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 238000006722 reduction reaction Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000002159 nanocrystal Substances 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000089 atomic force micrograph Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000012266 salt solution Substances 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000000414 obstructive effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Physical Or Chemical Processes And Apparatus (AREA)
Description
本発明は、処理装置及び薄膜の製造方法に関する。 The present invention relates to a processing apparatus and a method of manufacturing a thin film.
従来、ナノ結晶シリコン層が形成された電子源を備える成膜装置に関し、電子源からの弾道電子の強力な還元力を利用して還元物質を成膜する成膜装置が知られている。従来の成膜装置では、電子源が物質塩溶液中に配置され、電子源における弾道電子の放出面上に還元物質が成膜されていた（例えば、特許文献１参照）。
特許文献１ 特許第５６４９００７号公報
特許文献２ 特開２００３−３３２２６５号公報
特許文献３ 特開２００７−２８８０１１号公報
Conventionally, regarding a film forming apparatus provided with an electron source in which a nanocrystal silicon layer is formed, there is known a film forming apparatus for forming a reduced material by using the strong reducing power of ballistic electrons from the electron source. In the conventional film forming apparatus, the electron source is disposed in the substance salt solution, and the reducing substance is formed on the ballistic electron emission surface of the electron source (for example, see Patent Document 1).
Patent Document 1 Patent No. 5649007 Patent Document 2 Patent Document 2 Japanese Patent Application Publication No. 2003-332265 Patent Document 3 Japanese Patent Application Publication No. 2007-288011
しかしながら、従来の成膜装置は、電子源の放出面上に還元物質が成膜されるので、還元物質を直接利用できず、その用途が限られていた。また、従来の成膜装置では、電子源が物質塩溶液中に配置されるので、電子源の構造に制約がある。 However, in the conventional film forming apparatus, since the reducing substance is formed on the emitting surface of the electron source, the reducing substance can not be used directly, and its application is limited. Further, in the conventional film forming apparatus, the electron source is disposed in the substance salt solution, which restricts the structure of the electron source.
本発明の第１の態様においては、弾道電子を放出するナノ結晶シリコン層を備える電子源と、弾道電子が照射される処理対象を載置するステージと、電子源における弾道電子の放出面と処理対象の処理面とが対向し、且つ、放出面と処理面とが非接触となるように電子源とステージとの相対位置を制御する位置制御部とを備える処理装置を提供する。 In a first aspect of the present invention, an electron source provided with a nanocrystalline silicon layer that emits ballistic electrons, a stage on which a processing object to be irradiated with ballistic electrons is placed, a ballistic electron emission surface and processing in the electron source Provided is a processing apparatus including a position control unit that controls the relative position between an electron source and a stage so that a target processing surface faces the target surface and the emission surface does not contact the processing surface.
本発明の第２の態様においては、ステージ上に処理対象を載置する工程と、処理対象上に、物質イオンを含む電解質を塗布する工程と、ナノ結晶シリコン層を有する電子源と電解質とが対向し、且つ、電子源と電解質とが非接触となるように電子源とステージとの相対位置を制御する工程と、電子源の放出面から弾道電子を放出する工程と、弾道電子により物質イオンを還元して、処理対象上に還元物質を成膜する工程とを備える薄膜の製造方法を提供する。 In the second aspect of the present invention, there are provided the steps of: placing an object to be treated on a stage; applying an electrolyte containing substance ions on the object to be treated; an electron source having a nanocrystalline silicon layer; Controlling the relative position between the electron source and the stage so that the electron source and the electrolyte are not in contact with each other, discharging ballistic electrons from the emitting surface of the electron source, and substance ions by ballistic electrons And forming a reducing substance on the object to be treated.
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The above summary of the invention does not enumerate all of the features of the present invention. In addition, a subcombination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through the embodiments of the invention, but the following embodiments do not limit the invention according to the claims. Moreover, not all combinations of features described in the embodiments are essential to the solution of the invention.
図１は、処理装置１００の構成の一例を示す。処理装置１００は、収容部５０内に、電子源１０、処理対象２０、ステージ３０及びピエゾアクチュエータ４０を備える。 FIG. 1 shows an example of the configuration of the processing apparatus 100. The processing apparatus 100 includes the electron source 10, the processing target 20, the stage 30, and the piezo actuator 40 in the storage unit 50.
電子源１０は、半導体基板１１、ポリシリコン層１２、ナノ結晶シリコン層１３、絶縁膜１４、放出電極１５及び裏面電極１６を備える。電子源１０は、放出面Ｅｍから弾道電子を放出する。放出面Ｅｍとは、放出電極１５において弾道電子が放出される面を指す。弾道電子は、放出面Ｅｍの電極パターンで面放出されてよい。弾道電子とは、固体内であっても弾道的に走行する電子であって、エネルギー損失が少ない電子を指す。弾道電子のエネルギーは、数ｅＶ〜十数ｅＶ程度であってよい。例えば、弾道電子のエネルギーは、５〜１０ｅＶである。弾道電子のエネルギーは、電子源１０に印加された駆動電圧に応じて変化する。 The electron source 10 includes a semiconductor substrate 11, a polysilicon layer 12, a nanocrystalline silicon layer 13, an insulating film 14, an emission electrode 15, and a back electrode 16. The electron source 10 emits ballistic electrons from the emission surface Em. The emission surface Em refers to the surface of the emission electrode 15 from which ballistic electrons are emitted. Ballistic electrons may be surface-emitted by the electrode pattern of the emission surface Em. Ballistic electrons are electrons that travel ballistically even in a solid, and indicate electrons with little energy loss. The energy of the ballistic electrons may be about several eV to several tens of eV. For example, the energy of ballistic electrons is 5 to 10 eV. The energy of ballistic electrons changes in accordance with the drive voltage applied to the electron source 10.
半導体基板１１は、Ｓｉ、ＳｉＣ、Ｇｅ、ＧａＡｓ、ＧａＮ、ＧａＰ又はＩｎＰ等の半導体材料の結晶を加工して形成された板状の基板である。本例の半導体基板１１は、面方位（１００）のｎ＋−Ｓｉ基板である。 The semiconductor substrate 11 is a plate-like substrate formed by processing a crystal of a semiconductor material such as Si, SiC, Ge, GaAs, GaN, GaP or InP. The semiconductor substrate 11 of this example is an n + -Si substrate with a plane orientation (100).
ポリシリコン層１２は、ノンドープで半導体基板１１上に形成される。例えば、ポリシリコン層１２の膜厚は、１．６μｍである。ポリシリコン層１２には、ナノ結晶化されたナノ結晶シリコン層１３（ｎｃ−Ｓｉ層）が形成される。ナノ結晶シリコンとは、粒径がおよそ数ｎｍ〜数十ｎｍの多結晶シリコンを示す。 The polysilicon layer 12 is formed on the semiconductor substrate 11 non-doped. For example, the film thickness of the polysilicon layer 12 is 1.6 μm. In the polysilicon layer 12, a nanocrystalline nanocrystalline silicon layer 13 (nc-Si layer) is formed. Nanocrystalline silicon refers to polycrystalline silicon having a grain size of about several nm to several tens of nm.
ナノ結晶シリコン層１３は、ナノ結晶シリコン層１３に印加された駆動電圧に応じて弾道電子を面放出する。ナノ結晶シリコン層１３は、ナノ結晶シリコンが複数並んだ列が形成された電子ドリフト層である。ナノ結晶シリコンの列には、電子トンネル障壁を接続した列が形成され、当該障壁に電圧が印加されると、多重トンネル現象が生じる。ナノ結晶シリコンにおける多重トンネル現象により、電子が弾道的に走行し弾道電子が発生する。弾道電子は、放出面Ｅｍに垂直な方向に対するずれが約±１０°以内の略垂直な方向に放出される。 The nanocrystalline silicon layer 13 emits ballistic electrons according to the drive voltage applied to the nanocrystalline silicon layer 13. The nanocrystalline silicon layer 13 is an electron drift layer in which a row in which a plurality of nanocrystalline silicons are arranged is formed. In the row of nanocrystalline silicon, a row connecting electron tunneling barriers is formed, and when a voltage is applied to the barriers, multiple tunneling occurs. Electrons travel ballistically to generate ballistic electrons due to multiple tunneling in nanocrystalline silicon. Ballistic electrons are emitted in a substantially perpendicular direction with a deviation of about ± 10 ° or less with respect to the direction perpendicular to the emission surface Em.
絶縁膜１４は、電子源１０の放出面Ｅｍ以外の領域において、ポリシリコン層１２と放出電極１５との間を絶縁する。絶縁膜１４は、熱酸化によって形成されたＳｉＯ２膜等であってよい。また、絶縁膜１４は、ＣＶＤ法等によって成膜されたＳｉＯ２膜又はＳｉ３Ｎ４膜であってよい。 The insulating film 14 insulates between the polysilicon layer 12 and the emission electrode 15 in a region other than the emission surface Em of the electron source 10. The insulating film 14 may be a SiO 2 film or the like formed by thermal oxidation. The insulating film 14 may be a SiO 2 film or a Si 3 N 4 film formed by the CVD method or the like.
放出電極１５は、電子源１０が生成した弾道電子を所定の電極パターンで面放出する。放出電極１５は、第１の厚さ及び第１の厚さよりも厚い第２の厚さを有する。放出電極１５は、第１の厚さから弾道電子を放出し、第２の厚さを有する領域からは弾道電子を放出しない。即ち、放出電極１５において、第１の厚さを有する領域は弾道電子がトンネル可能な放出領域となり、第２の厚さを有する領域は弾道電子がトンネル不可能な非放出領域となる。例えば、第１の厚さは１０ｎｍ以下であり、第２の厚さは２０ｎｍ以上である。また、放出領域以外をマスクパターンで覆って非放出領域とすることも可能である。その場合、放出電極はマスクの下部、上部いずれに形成してもよい。いずれの場合にも電子放出はマスクパターン以外の領域に限定される。放出電極１５の材料は、Ｎｉ、Ａｕ、Ｃｒ、Ｔｉ、Ａｌ、Ｔａ、Ｐｄ、Ｒｈ、Ｐｔ、Ｃｕ、Ｒｕ、Ｉｎ、Ｉｒ及び／又はＭｏを含んでよい。また、放出電極１５の材料は、これらの材料を含む積層（例えばＡｕ（１０ｎｍ）／Ｔｉ（１ｎｍ））や２以上の材料の合金であってよい。放出電極１５の材料はＡｕであることが好ましい。 The emission electrode 15 surface-emits the ballistic electrons generated by the electron source 10 in a predetermined electrode pattern. The emission electrode 15 has a first thickness and a second thickness greater than the first thickness. The emission electrode 15 emits ballistic electrons from the first thickness and does not emit ballistic electrons from the region having the second thickness. That is, in the emission electrode 15, the area having the first thickness is an emission area where ballistic electrons can tunnel, and the area having the second thickness is a non-emission area where ballistic electrons can not tunnel. For example, the first thickness is 10 nm or less, and the second thickness is 20 nm or more. It is also possible to cover areas other than the emission area with a mask pattern to make it a non-emission area. In that case, the emission electrode may be formed on either the lower portion or the upper portion of the mask. In any case, the electron emission is limited to the area other than the mask pattern. The material of the emission electrode 15 may include Ni, Au, Cr, Ti, Al, Ta, Pd, Rh, Pt, Cu, Ru, In, Ir and / or Mo. The material of the emission electrode 15 may be a laminate (for example, Au (10 nm) / Ti (1 nm)) containing these materials or an alloy of two or more materials. The material of the emission electrode 15 is preferably Au.
裏面電極１６は、半導体基板１１の放出面側と反対側の面に形成される。裏面電極１６には、接地された放出電極１５に対する電位差が負となる裏面印加電圧（−Ｖｂ）が印加される。裏面印加電圧（−Ｖｂ）の大きさを調整することにより、弾道電子の放出量を調整できる。裏面電極１６の材料は、Ｎｉ、Ａｕ、Ｃｒ、Ｔｉ、Ａｌ、Ｔａ、Ｐｄ、Ｒｈ、Ｐｔ、Ｃｕ、Ｒｕ、Ｉｎ、Ｉｒ及び／又はＭｏを含んでよい。また、裏面電極１６の材料は、これらの材料を含む２以上の材料の合金であってよい。 The back surface electrode 16 is formed on the surface of the semiconductor substrate 11 opposite to the emission surface side. A back surface application voltage (-Vb) is applied to the back surface electrode 16 so that the potential difference with respect to the grounded emission electrode 15 is negative. The emission amount of ballistic electrons can be adjusted by adjusting the magnitude of the back surface applied voltage (-Vb). The material of the back surface electrode 16 may include Ni, Au, Cr, Ti, Al, Ta, Pd, Rh, Pt, Cu, Ru, In, Ir and / or Mo. Also, the material of the back electrode 16 may be an alloy of two or more materials including these materials.
処理対象２０は、ステージ３０上に載置される。処理対象２０の処理面には、電子源１０の放出した弾道電子が照射される。処理対象２０は、電子源１０と非接触となるように相対位置が制御される。そのため、処理対象２０の材料は、半導体ウエハをはじめ、ガラス、プラスチック、柔軟性ポリマーシート等の任意の材料であってよい。また、処理対象２０の構造は、平面的な構造だけでなく、曲面を有する構造及び三次元構造であってよい。例えば、処理対象２０上には、レジスト２１により囲まれた領域が形成され、当該領域には、電解質２２が塗布される。この場合、電解質２２は、入射した弾道電子によって還元される。電解質２２の還元反応によって、処理対象２０の処理面上に予め定められた薄膜が形成される。レジスト２１の膜厚は、塗布される電解質２２の膜厚より大きければよい。例えば、レジスト２１の膜厚は５００ｎｍ〜２μｍであり、電解質２２の膜厚は３００ｎｍである。レジスト２１は、熱酸化によって形成されたＳｉＯ２膜等であってよい。また、レジスト２１は、ＣＶＤ法等によって成膜されたＳｉＯ２膜又はＳｉ３Ｎ４膜であってよい。 The processing target 20 is placed on the stage 30. Ballistic electrons emitted from the electron source 10 are irradiated on the processing surface of the processing target 20. The relative position of the processing target 20 is controlled so as not to be in contact with the electron source 10. Therefore, the material to be processed 20 may be any material such as a semiconductor wafer, glass, plastic, flexible polymer sheet, and the like. Moreover, the structure of the processing object 20 may be not only a planar structure but also a structure having a curved surface and a three-dimensional structure. For example, a region surrounded by the resist 21 is formed on the processing target 20, and the electrolyte 22 is applied to the region. In this case, the electrolyte 22 is reduced by the incident ballistic electrons. The reduction reaction of the electrolyte 22 forms a predetermined thin film on the processing surface of the processing target 20. The film thickness of the resist 21 may be larger than the film thickness of the electrolyte 22 to be applied. For example, the film thickness of the resist 21 is 500 nm to 2 μm, and the film thickness of the electrolyte 22 is 300 nm. The resist 21 may be a SiO 2 film or the like formed by thermal oxidation. The resist 21 may be a SiO 2 film or a Si 3 N 4 film formed by the CVD method or the like.
電解質２２は、電子源１０の放出した弾道電子により還元される物質イオンを含む。例えば、電解質２２は、ＣｕＣｌ２、ＳｉＣｌ４などの物質塩溶液である。電解質２２は、液体であっても、ゾルゲルであっても、コロイドであってもよい。電解質２２は、電子源１０の放出した弾道電子により還元される物質イオンを含むものであれば固体であってもよい。例えば、電解質２２がＣｕＣｌ２の場合、弾道電子が電解質２２中のＣｕ２＋を直接還元しＣｕ薄膜を自律成長させる。直接還元は、物質イオンの還元に必要なエネルギーと略同一なエネルギーを照射することによって生じる。つまり、直接還元は、物質イオンの還元に必要なエネルギーよりもはるかに大きなエネルギーを加えることにより生じる高速電子ビーム（ＥＢ）誘起還元と本質的に異なる反応である。物質イオンが直接還元されると、還元された原子の移動と、核成長が誘起され、物質イオンに応じた還元物質が堆積される。 The electrolyte 22 contains substance ions which are reduced by the ballistic electrons emitted from the electron source 10. For example, the electrolyte 22 is a substance salt solution such as CuCl 2 or SiCl 4 . The electrolyte 22 may be liquid, sol-gel or colloid. The electrolyte 22 may be solid as long as it contains a substance ion reduced by the ballistic electrons emitted from the electron source 10. For example, when the electrolyte 22 is CuCl 2 , ballistic electrons directly reduce Cu 2+ in the electrolyte 22 to autonomously grow a Cu thin film. Direct reduction occurs by irradiating energy substantially the same as the energy required for reduction of substance ions. That is, direct reduction is an essentially different reaction from fast electron beam (EB) induced reduction caused by the addition of much more energy than the energy required to reduce substance ions. When substance ions are directly reduced, migration of reduced atoms and nuclear growth are induced, and a reduction substance corresponding to the substance ions is deposited.
堆積される還元物質は、物質塩溶液を構成するものであれば特に制約はない。そのため、還元物質は、金属から半導体まで広範囲のものを含む。金属では、Ｃｕなどの導電材料をはじめ、Ｎｉ、Ｃｏなどの磁性材料、Ａｇなどの貴金属に及ぶ。半導体では、例えば、１４族のＳｉ、Ｇｅが対象となる。また、異種物質塩の混合液への電子照射により、合金又はＳｉＧｅ等の混晶を堆積できる。混晶の組成は、異種物質塩の混合液の組成を調整することにより制御される。 The reducing substance to be deposited is not particularly limited as long as it constitutes a substance salt solution. Therefore, reducing substances include a wide range from metals to semiconductors. Metals include conductive materials such as Cu, magnetic materials such as Ni and Co, and noble metals such as Ag. For semiconductors, for example, group 14 Si and Ge are targets. In addition, it is possible to deposit alloy or mixed crystal such as SiGe by irradiating the mixed solution of different substance salts with electrons. The composition of mixed crystals is controlled by adjusting the composition of the mixture of different substance salts.
堆積される還元物質の線幅は、放出電極１５の放出領域のパターンに応じて決まる。放出領域のパターンは、ＥＢ露光等の技術を用いることにより数ｎｍオーダーで加工される。また、還元物質の膜厚は、弾道電子の照射電子流密度と照射時間との積、すなわち照射電荷量密度に応じて変化する。照射電荷量密度とは、単位面積当たりに照射される電荷量（Ｃ／ｃｍ２）で定義される。処理装置１００を用いた還元物質の堆積では、電子源１０と処理対象２０とが非接触であるため、堆積される膜厚の制限がない。 The line width of the deposited reductant depends on the pattern of the emission area of the emission electrode 15. The pattern of the emission area is processed in several nm order by using a technique such as EB exposure. In addition, the film thickness of the reducing substance changes according to the product of the irradiation electron current density of ballistic electrons and the irradiation time, that is, the irradiation charge density. The irradiation charge density is defined by the amount of charge (C / cm 2 ) irradiated per unit area. In the deposition of the reducing substance using the processing apparatus 100, since the electron source 10 and the processing target 20 are not in contact with each other, there is no limitation on the thickness of the deposited film.
ステージ３０は、電子源１０と処理対象２０との相対位置を変更する。ステージ３０は、処理装置本体３２に形成されたガイドレール３１上に設けられる。これにより、放出面Ｅｍと平行な方向における、電子源１０と処理対象２０との相対位置を変化させる。ガイドレール３１は、少なくとも処理対象２０が電子源１０に対向する位置に移動できるように設けられる。 The stage 30 changes the relative position of the electron source 10 and the processing target 20. The stage 30 is provided on a guide rail 31 formed in the processing apparatus main body 32. Thereby, the relative position of the electron source 10 and the processing target 20 in the direction parallel to the emission surface Em is changed. The guide rail 31 is provided so that at least the processing target 20 can move to a position facing the electron source 10.
ピエゾアクチュエータ４０は、放出面Ｅｍと垂直な方向における、電子源１０と処理対象２０との相対位置を変化させる。電子源１０と処理対象２０との相対位置は、ピエゾ制御部４１からピエゾアクチュエータ４０に印加される電圧に応じて変化する。また、ピエゾ制御部４１は、ピエゾアクチュエータ４０から入力される信号に基づいて、電子源１０と処理対象２０との相対位置を算出する。例えば、当該相対位置は、電子源１０とレジスト２１が接触した場合に生じる圧力を検出することにより算出される。なお、電子源１０と処理対象２０との相対位置は、電子源１０に接続されたアクティブマトリクス装置によって、放出面Ｅｍに対して平行な方向に操作されるとしてもよい。なお、本明細書において、電子源１０と処理対象２０との相対位置とは、厳密には、電子源１０の放出面Ｅｍと処理対象２０の処理面との相対位置を指して良い。 The piezo actuator 40 changes the relative position between the electron source 10 and the processing target 20 in the direction perpendicular to the emission surface Em. The relative position between the electron source 10 and the processing target 20 changes in accordance with the voltage applied from the piezo control unit 41 to the piezo actuator 40. Further, the piezo control unit 41 calculates the relative position between the electron source 10 and the processing target 20 based on the signal input from the piezo actuator 40. For example, the relative position is calculated by detecting the pressure generated when the electron source 10 and the resist 21 come in contact with each other. The relative position between the electron source 10 and the processing target 20 may be manipulated in a direction parallel to the emission surface Em by the active matrix device connected to the electron source 10. In the present specification, the relative position between the electron source 10 and the processing target 20 may strictly mean the relative position between the emission surface Em of the electron source 10 and the processing surface of the processing target 20.
収容部５０は、排出口５１及び吸入口５２を備え、収容部５０内の気圧を調整する。収容部５０の内部は、Ｎ２、Ａｒ等の不活性ガスが充填される。収容部５０は、グローブボックス又はチャンバであってよい。収容部５０内の気圧は、形成する薄膜の形状、処理対象２０の性質に応じて変化されてよい。例えば、収容部５０内を大気圧とした場合、利用する処理対象２０の選択の幅が広がる。即ち、収容部５０内が大気圧の場合には、処理対象２０として固体以外の物質を利用することができる。一方、収容部５０内の気圧を大気圧よりも低い低真空とした場合、電子源１０から放出された弾道電子の平均自由行程が大きくなる。即ち、弾道電子の制御性が良くなるので、微細なパターンの薄膜を形成しやすくなる。 The storage unit 50 includes the discharge port 51 and the suction port 52, and adjusts the pressure in the storage unit 50. The interior of the storage unit 50 is filled with an inert gas such as N 2 or Ar. The storage unit 50 may be a glove box or a chamber. The air pressure in the storage unit 50 may be changed according to the shape of the thin film to be formed and the nature of the processing object 20. For example, when the inside of the storage unit 50 is at the atmospheric pressure, the range of selection of the processing target 20 to be used is expanded. That is, when the inside of the storage unit 50 is at the atmospheric pressure, a substance other than solid can be used as the processing target 20. On the other hand, when the pressure in the storage unit 50 is a low vacuum lower than the atmospheric pressure, the mean free path of the ballistic electrons emitted from the electron source 10 becomes large. That is, since the controllability of ballistic electrons is improved, it becomes easy to form a thin film of a fine pattern.
以上の通り、処理装置１００は、５〜１０ｅＶの弾道電子を用いた電解質２２の直接還元により還元物質を堆積する。一方、電子ビーム露光機に用いられるような数ｋｅＶ〜数十ｋｅＶの高エネルギー集束電子ビームを用いて電解質２２を還元すると、電解質２２の反応前駆体の分解反応が生じてしまう。つまり、本例の処理装置１００を用いた直接還元反応では、分解反応が生じないので、副産物が生成されにくく、汚染の少ない還元物質が得られる。 As described above, the processing apparatus 100 deposits a reduced substance by direct reduction of the electrolyte 22 using ballistic electrons of 5 to 10 eV. On the other hand, when the electrolyte 22 is reduced using a high energy focused electron beam of several keV to several tens of keV as used in an electron beam exposure machine, a decomposition reaction of the reaction precursor of the electrolyte 22 occurs. That is, in the direct reduction reaction using the processing apparatus 100 of the present example, since a decomposition reaction does not occur, a byproduct is less likely to be generated, and a reduced substance with less contamination can be obtained.
なお、本例では、還元物質を処理対象２０上に堆積させる実施形態について説明した。しかしながら、処理装置１００の実施形態はこれには限られず、処理対象２０の改質にも用いられてよい。例えば、処理装置１００は、弾道電子によって、処理対象２０の表面を親水化若しくは疎水化する。また、処理装置１００は、処理対象２０のｐＨを弾道電子の照射前後で変化させてよい。 In the present embodiment, the embodiment in which the reducing substance is deposited on the processing target 20 has been described. However, the embodiment of the processing apparatus 100 is not limited to this, and may be used for reforming the processing target 20. For example, the processing apparatus 100 hydrophilizes or hydrophobizes the surface of the processing target 20 by ballistic electrons. In addition, the processing apparatus 100 may change the pH of the processing target 20 before and after the irradiation of the ballistic electrons.
図２は、処理装置１００を用いた処理対象２０の処理フローの一例を示す。まず、処理対象２０上に電解質２２を塗布する（Ｓ１００）。次に、電子源１０と処理対象２０との相対位置を制御する（Ｓ１０１）。電子源１０と処理対象２０との相対位置は、収容部５０内の気圧及び温度等に応じて制御されてよい。本例の電子源１０は、放出電極１５の放出領域に応じたパターンの弾道電子を面放出できるので、処理対象２０をパターニングする必要がない。次に、電子源１０から弾道電子を放出する（Ｓ１０２）。放出された弾道電子を処理対象２０上の電解質２２に照射する（Ｓ１０３）。次に、電子源１０から照射された弾道電子により、電解質２２の還元反応が生じる（Ｓ１０４）。このように、本例の処理装置１００は、室温一貫プロセス技術として利用できる。 FIG. 2 shows an example of the processing flow of the processing object 20 using the processing apparatus 100. First, the electrolyte 22 is applied on the processing target 20 (S100). Next, the relative position between the electron source 10 and the processing target 20 is controlled (S101). The relative position between the electron source 10 and the processing target 20 may be controlled according to the pressure and temperature in the storage unit 50, and the like. Since the electron source 10 of this example can surface-discharge ballistic electrons of a pattern according to the emission area of the emission electrode 15, there is no need to pattern the processing target 20. Next, ballistic electrons are emitted from the electron source 10 (S102). The emitted ballistic electrons are irradiated to the electrolyte 22 on the processing target 20 (S103). Next, the reduction reaction of the electrolyte 22 occurs by the ballistic electrons emitted from the electron source 10 (S104). Thus, the processing apparatus 100 of this example can be used as a room temperature consistent process technology.
なお、本例の処理フローでは、電解質２２を１度のみ還元する場合について開示した。この場合、処理装置１００によって、単独の薄膜が形成される。しかしながら、処理工程を適宜追加することによって、複数の薄膜を形成できる。例えば、処理装置１００は、異種の物質塩溶液に対する逐次電子照射によって、異種金属の積層やＳｉ／Ｇｅのような超格子薄膜構造の作製が可能である。また、処理装置１００は、薄膜堆積及び酸化処理を連続的に実施し、適宜、アニール工程、不純物ドーピング工程等を組み合わせることにより、金属−絶縁体−金属（ＭＩＭ）構造及び金属−酸化膜絶縁体−半導体（ＭＯＳ）構造を作製できる。さらに、処理装置１００は、異種の電解質２２に対する選択的な電子照射により、半導体と金属からなる３次元構造を形成してもよい。 In the process flow of this example, the case where the electrolyte 22 is reduced only once is disclosed. In this case, the processing apparatus 100 forms a single thin film. However, a plurality of thin films can be formed by appropriately adding processing steps. For example, in the processing apparatus 100, it is possible to form a stack of different metals or a superlattice thin film structure such as Si / Ge by sequential electron irradiation to a different substance salt solution. In addition, the processing apparatus 100 continuously performs thin film deposition and oxidation processing, and appropriately combining the annealing step, the impurity doping step, and the like to form a metal-insulator-metal (MIM) structure and a metal-oxide film insulator. -A semiconductor (MOS) structure can be produced. Furthermore, the processing apparatus 100 may form a three-dimensional structure composed of a semiconductor and a metal by selective electron irradiation to different types of electrolytes 22.
図３は、処理装置１００を用いた電解質２２の塗布工程の一例を示す。本例の処理装置１００は、ディスペンサ６０及びディスペンサ制御部６１を備える。塗布工程はディスペンサに限るものではなく、スピンコーティングまたは印刷なども含まれる。 FIG. 3 shows an example of the process of applying the electrolyte 22 using the processing apparatus 100. The processing apparatus 100 of this example includes a dispenser 60 and a dispenser control unit 61. The application process is not limited to the dispenser, and may include spin coating or printing.
ディスペンサ６０は、充填した電解質２２を処理対象２０上に塗布する。ディスペンサ６０は、塗布する電解質２２の量を適切に調整できるものであれば特にどのような構造であってもよい。ディスペンサ６０の構造は、電解質２２の状態及び性質に応じて適宜変化されてよい。ディスペンサ６０は、収容部５０内に配置されるのが好ましい。 The dispenser 60 applies the filled electrolyte 22 onto the processing target 20. The dispenser 60 may have any particular configuration as long as the amount of the electrolyte 22 to be applied can be appropriately adjusted. The structure of the dispenser 60 may be suitably changed according to the state and nature of the electrolyte 22. The dispenser 60 is preferably disposed within the housing 50.
ディスペンサ制御部６１は、ディスペンサ６０を制御して、処理対象２０上に電解質２２を塗布する。ディスペンサ制御部６１は、ディスペンサ６０が電解質２２を塗布するタイミング、位置及び塗布量を制御する。ディスペンサ制御部６１は、ステージ３０が予め定められた位置に移動した場合に電解質２２を塗布するように制御してもよい。また、ディスペンサ制御部６１は、ディスペンサ６０が充填した電解質２２が処理対象２０上に塗布されるようにディスペンサ６０の位置を制御する。ディスペンサ６０の位置は固定であってもよい。 The dispenser control unit 61 controls the dispenser 60 to apply the electrolyte 22 onto the processing target 20. The dispenser control unit 61 controls the timing, position, and amount of application of the electrolyte 22 by the dispenser 60. The dispenser control unit 61 may control to apply the electrolyte 22 when the stage 30 moves to a predetermined position. Further, the dispenser control unit 61 controls the position of the dispenser 60 so that the electrolyte 22 filled in the dispenser 60 is applied onto the processing target 20. The position of the dispenser 60 may be fixed.
図４は、電子源１０のマウント工程の一例を示す。マウント工程では、電子源１０の放出面Ｅｍが電解質２２に対向するように、電子源１０とステージ３０との相対位置が制御される。 FIG. 4 shows an example of the mounting process of the electron source 10. In the mounting step, the relative position between the electron source 10 and the stage 30 is controlled such that the emission surface Em of the electron source 10 faces the electrolyte 22.
初めに、ステージ３０は、ディスペンサ６０による電解質２２の塗布位置から電子源１０のマウント位置に移動される。但し、ディスペンサ６０による電解質２２の塗布位置が、電子源１０のマウント位置と同じ場合は、ステージ３０を移動する必要がない。この場合、ガイドレール３１は不要である。ステージ３０が電子源１０のマウント位置に移動されると、ピエゾ制御部４１は、電子源１０と処理対象２０の相対位置が近づくように、ピエゾアクチュエータ４０を制御する。これにより、電子源１０とレジスト２１とが接触して、電子源１０の放出面Ｅｍと電解質２２とが予め定められた距離となる。電子源１０の放出面Ｅｍと電解質２２とが予め定められた距離になるとマウント工程は終了する。 First, the stage 30 is moved from the application position of the electrolyte 22 by the dispenser 60 to the mounting position of the electron source 10. However, when the application position of the electrolyte 22 by the dispenser 60 is the same as the mounting position of the electron source 10, it is not necessary to move the stage 30. In this case, the guide rails 31 are unnecessary. When the stage 30 is moved to the mount position of the electron source 10, the piezo control unit 41 controls the piezo actuator 40 so that the relative position between the electron source 10 and the processing target 20 approaches. Thereby, the electron source 10 and the resist 21 come into contact, and the emission surface Em of the electron source 10 and the electrolyte 22 become a predetermined distance. The mounting process ends when the emission surface Em of the electron source 10 and the electrolyte 22 reach a predetermined distance.
電子源１０の放出面Ｅｍと電解質２２との間隔は、接触しない範囲で収容部５０の気圧に応じて決定されてよい。例えば、ピエゾ制御部４１は、収容部５０内が大気圧である場合に、放出面Ｅｍと電解質２２との間隔を５００ｎｍ以下に設定する。また、ピエゾ制御部４１は、収容部５０内が低真空の場合に、放出面Ｅｍと電解質２２との間隔を１μｍとしてよい。さらに、収容部５０内の気圧が低下するに伴い、放出面Ｅｍと電解質２２との間隔を１μｍ以上に大きくしてよい。このように、低気圧においては電子の自由工程増大に応じて放出面Ｅｍと電解質２２との間隔を大きく設定することができるが、同時に溶液の蒸発が生じやすくなることから、これを抑えるため還元反応に影響しない溶媒を電解質溶液に混合させてよい。 The distance between the emission surface Em of the electron source 10 and the electrolyte 22 may be determined in accordance with the pressure of the storage unit 50 in the range not to be in contact. For example, when the pressure in the housing unit 50 is atmospheric pressure, the piezo control unit 41 sets the distance between the emission surface Em and the electrolyte 22 to 500 nm or less. Further, the piezo control unit 41 may set the distance between the emission surface Em and the electrolyte 22 to 1 μm when the inside of the storage unit 50 has a low vacuum. Furthermore, as the air pressure in the housing portion 50 decreases, the distance between the emission surface Em and the electrolyte 22 may be increased to 1 μm or more. As described above, at low pressure, the distance between the emission surface Em and the electrolyte 22 can be set large according to the increase of the free process of electrons, but at the same time, evaporation of the solution tends to occur. Solvents that do not affect the reaction may be mixed into the electrolyte solution.
図５は、電解質２２の処理工程の一例を示す。電子源１０の裏面電極１６には、裏面印加電圧（−Ｖｂ）が印加され、放出電極１５は接地される。これにより、電子源１０は、所定のパターンの弾道電子を放出する。電解質２２は、所定のパターンに応じて還元反応が生じる。また、処理対象２０は、電位制御部４２に接続されてよい。 FIG. 5 shows an example of the treatment process of the electrolyte 22. A back surface application voltage (-Vb) is applied to the back surface electrode 16 of the electron source 10, and the emission electrode 15 is grounded. Thereby, the electron source 10 emits ballistic electrons of a predetermined pattern. The electrolyte 22 causes a reduction reaction according to a predetermined pattern. Further, the processing target 20 may be connected to the potential control unit 42.
電位制御部４２は、電子源１０と処理対象２０との間の電位差を加速電圧Ｖａに制御する。加速電圧Ｖａは、放出面Ｅｍから放出された弾道電子を処理対象２０の方向に加速する。電位制御部４２は、加速電圧Ｖａの大きさを制御することにより、弾道電子の量とエネルギーを調整できる。加速電圧Ｖａの大きさは、少なくとも放出電極１５に対する処理対象２０の電位が正となるように決定される。 The potential control unit 42 controls the potential difference between the electron source 10 and the processing target 20 to the acceleration voltage Va. The acceleration voltage Va accelerates the ballistic electrons emitted from the emission surface Em in the direction of the processing target 20. The potential control unit 42 can adjust the amount and energy of ballistic electrons by controlling the magnitude of the acceleration voltage Va. The magnitude of the acceleration voltage Va is determined such that at least the potential of the processing object 20 with respect to the emission electrode 15 is positive.
なお、電子源１０の構造は、電子源１０と処理対象２０とが接近した場合に邪魔にならないような構造であることが好ましい。即ち、電子源１０と処理対象２０の処理面との最短距離は、放出面Ｅｍと処理面との距離であることが好ましい。但し、電子源１０と処理対象２０との距離を予め定められた距離に近接できる構造であればこれに限られない。 In addition, it is preferable that the structure of the electron source 10 is a structure which does not become obstructive when the electron source 10 and the process target 20 approach. That is, the shortest distance between the electron source 10 and the processing surface of the processing target 20 is preferably the distance between the emission surface Em and the processing surface. However, the structure is not limited to this as long as the distance between the electron source 10 and the processing target 20 can be close to a predetermined distance.
図６は、還元物質２３の堆積工程後における処理装置１００の一例である。本例の処理対象２０は、電解質２２の処理工程後に純水で洗浄処理される。純粋処理は、ステージ３０上で行われてもよいし、ステージ３０から処理対象２０を取り外して行われてよい。 FIG. 6 is an example of the processing apparatus 100 after the deposition process of the reducing substance 23. The processing target 20 of this example is washed with pure water after the processing step of the electrolyte 22. Pure processing may be performed on the stage 30 or may be performed with the process target 20 removed from the stage 30.
還元物質２３は、所定のパターンにより処理対象２０の処理面上に堆積される。還元物質２３は、電解質２２の物質イオンの直接還元により堆積されるので、副産物が生成されにくく汚染が少ない。 The reducing substance 23 is deposited on the processing surface of the processing target 20 in a predetermined pattern. Since the reducing substance 23 is deposited by direct reduction of the substance ions of the electrolyte 22, it is less likely to generate byproducts and less contaminated.
本例の処理装置１００を用いた還元物質２３の堆積方法は、従来のドライプロセス及びウエットプロセスを用いた成膜方法と比較して多くの点で優れている。本例の処理装置１００は、物理的気相堆積（ＰＶＤ）、化学的気相堆積（ＣＶＤ）等のドライプロセスと比較して、室温、クリーン、低コスト、低環境負荷の要件を兼ね備えている。例えば、処理装置１００は、処理対象２０の温度を、ＰＶＤ法及びＣＶＤ法のように高温に設定する必要がない。また、処理装置１００は、ＰＶＤ法において必須の真空排気装置及び放電装置、及びＣＶＤ法において必須の引火性ガスを使用しなくてよいため付帯設備を簡略化できる。さらに、ウエットプロセスと比較しても、本例の処理装置１００は、対向電極を使用しないため、対向電極で発生する気体の問題がないので、汚染されにくく、且つ、均一に薄膜成長できる。そして、処理装置１００では、真空に引く必要がないので、処理対象２０の大面積化も容易である。 The deposition method of the reducing substance 23 using the processing apparatus 100 of this example is superior in many points to the film formation method using the conventional dry process and wet process. The processing apparatus 100 in this example has the requirements of room temperature, clean, low cost and low environmental impact as compared to dry processes such as physical vapor deposition (PVD) and chemical vapor deposition (CVD). . For example, the processing apparatus 100 does not have to set the temperature of the processing target 20 to a high temperature as in the PVD method and the CVD method. In addition, since the processing apparatus 100 does not need to use the evacuating apparatus and the discharge apparatus which are essential in the PVD method and the flammable gas which is essential in the CVD method, the incidental equipment can be simplified. Furthermore, compared with the wet process, since the processing apparatus 100 of this example does not use the counter electrode, there is no problem of the gas generated at the counter electrode, so it is unlikely to be contaminated and can grow thin film uniformly. And in the processing apparatus 100, since it is not necessary to draw a vacuum, it is easy to enlarge the area of the processing object 20.
図７は、処理装置１００により成膜された金属薄膜の原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）像を示す。この場合、還元対象の溶液には０．１ｍｏｌ／ＬのＣｕＣｌ２水溶液とエチレングリコールを３：１で混合した溶液を用い、気圧を１０００Ｐａとして電子源を駆動した。電子照射後、基板を純水に浸漬し残留する不要の溶液を除去した。この処理後に電子照射部分のＳｉ基板上でＣｕ薄膜の堆積を確認した結果が本例のＡＦＭ像である。図７（ａ）は、ＳｉとＣｕの境界付近のＡＦＭ像を示す。一方、図７（ｂ）は、ＳｉとＣｕの境界付近の線分ＡＢに沿った厚さプロファイルを示す。ＡＦＭ像において、Ｃｕが堆積されていない領域は弾道電子が照射されていない領域を示し、Ｃｕが堆積された領域は弾道電子が照射された領域を示す。 FIG. 7 shows an atomic force microscope (AFM) image of a metal thin film deposited by the processing apparatus 100. In this case, a solution obtained by mixing 0.1 mol / L CuCl 2 aqueous solution and ethylene glycol 3: 1 was used as a solution to be reduced, and the electron source was driven at an atmospheric pressure of 1000 Pa. After the electron irradiation, the substrate was immersed in pure water to remove unnecessary residual solution. The result of confirming the deposition of the Cu thin film on the Si substrate of the electron-irradiated part after this treatment is the AFM image of this example. FIG. 7A shows an AFM image near the boundary between Si and Cu. On the other hand, FIG. 7 (b) shows a thickness profile along a line segment AB near the boundary between Si and Cu. In the AFM image, a region where Cu is not deposited indicates a region where ballistic electrons are not irradiated, and a region where Cu is deposited indicates a region where ballistic electrons are irradiated.
本例のＡＦＭ像より、電子源１０の放出領域のパターンに応じて、ＳｉとＣｕの境界が明確に形成されていることが観察された。また、ＡＦＭ像の厚さプロファイルからおよそ７ｎｍのＣｕが堆積されたことが分かる。 From the AFM image of this example, it was observed that the boundary between Si and Cu was clearly formed in accordance with the pattern of the emission region of the electron source 10. Also, it can be seen from the thickness profile of the AFM image that approximately 7 nm of Cu was deposited.
図８は、処理装置１００により成膜された金属薄膜の走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像を示す。図８（ａ）は、ＳｉとＣｕとの境界付近のＳＥＭ画像である。図８（ｂ）は、図８（ａ）の一部の拡大画像を示す。本例のＳＥＭ画像から、処理装置１００によって表面荒れのない均一なＣｕが堆積されていることが分かる。このように、処理装置１００を用いれば高品質な薄膜を堆積できる。堆積された薄膜がＣｕであることは、エネルギー分散型Ｘ線分光法（ＥＤＸ）及び光反射スペクトルの測定結果からも裏付けられた。 FIG. 8 shows a scanning electron microscope (SEM) image of a metal thin film formed by the processing apparatus 100. FIG. 8A is a SEM image near the boundary between Si and Cu. FIG. 8 (b) shows an enlarged image of a part of FIG. 8 (a). From the SEM image of this example, it can be seen that uniform Cu without surface roughness is deposited by the processing apparatus 100. Thus, high-quality thin films can be deposited by using the processing apparatus 100. The fact that the deposited thin film is Cu is also supported by the measurement results of energy dispersive X-ray spectroscopy (EDX) and light reflection spectrum.
図９Ａから図９Ｆは、ナノ結晶シリコン層１３を有する電子源１０の製造工程の一例を示す。電子源１０は、大気中で使用されることから構造上の制約が少ない。なお、電子源１０の構造は、ナノ結晶シリコン層１３から弾道電子を放出できる構造であれば、本例に限られない。 9A to 9F show an example of a manufacturing process of the electron source 10 having the nanocrystalline silicon layer 13. The electron source 10 has few structural restrictions because it is used in the atmosphere. The structure of the electron source 10 is not limited to this example as long as it can emit ballistic electrons from the nanocrystal silicon layer 13.
図９Ａは、ポリシリコン層１２の堆積工程を示す。ポリシリコン層１２は、半導体基板１１上に形成される。ポリシリコン層１２は、減圧化学気相成長（ＬＰＣＶＤ）法により形成されてよい。本例のポリシリコン層１２の膜厚は１．６μｍである。 FIG. 9A shows the deposition process of the polysilicon layer 12. The polysilicon layer 12 is formed on the semiconductor substrate 11. The polysilicon layer 12 may be formed by low pressure chemical vapor deposition (LPCVD). The film thickness of the polysilicon layer 12 in this example is 1.6 μm.
図９Ｂは、ナノ結晶シリコン層１３の形成工程の一例を示す。ナノ結晶シリコン層１３は、ポリシリコン層１２において半導体基板１１と反対側に形成される。例えば、ナノ結晶シリコン層１３は、ポリシリコン層１２がＨＦ溶液中で陽極酸化処理されることにより形成される。その後、ナノ結晶シリコン層１３は、電気化学的酸化に加えて、超臨界状態のＣＯ２による洗浄、及び乾燥等の処理が施される。 FIG. 9B shows an example of the process of forming the nanocrystalline silicon layer 13. The nanocrystal silicon layer 13 is formed on the polysilicon layer 12 opposite to the semiconductor substrate 11. For example, the nanocrystalline silicon layer 13 is formed by anodizing the polysilicon layer 12 in an HF solution. Thereafter, the nanocrystalline silicon layer 13 is subjected to treatments such as cleaning with supercritical CO 2 and drying in addition to electrochemical oxidation.
図９Ｃは、絶縁膜１４の成膜工程を示す。絶縁膜１４は、ナノ結晶シリコン層１３の放出面Ｅｍに対応する領域以外を被覆する。絶縁膜１４は、ポリシリコン層１２のエッチング後に成膜されてよい。ポリシリコン層１２をエッチングすることによりナノ結晶シリコン層１３の放出面Ｅｍが電子源１０において突出する。 FIG. 9C shows the film formation process of the insulating film 14. The insulating film 14 covers other than the region corresponding to the emission surface Em of the nanocrystal silicon layer 13. The insulating film 14 may be formed after the etching of the polysilicon layer 12. By etching the polysilicon layer 12, the emission surface Em of the nanocrystalline silicon layer 13 protrudes at the electron source 10.
図９Ｄは、放出電極１５の形成工程の一例を示す。放出電極１５は、少なくともナノ結晶シリコン層１３の放出面Ｅｍを覆うように形成される。また、放出電極１５は、スパッタ又は蒸着等により、ナノ結晶シリコン層１３及び絶縁膜１４の全面に形成されてよい。本例では、放出電極１５としてＴｉ（１ｎｍ）とＡｕ（１０ｎｍ）の薄膜を積層する。 FIG. 9D shows an example of the formation process of the emission electrode 15. The emission electrode 15 is formed to cover at least the emission surface Em of the nanocrystal silicon layer 13. In addition, the emission electrode 15 may be formed on the entire surface of the nanocrystal silicon layer 13 and the insulating film 14 by sputtering or evaporation. In this example, thin films of Ti (1 nm) and Au (10 nm) are stacked as the emission electrode 15.
図９Ｅは、放出電極１５のエッチング工程の一例を示す。放出電極１５における放出領域のパターンは、ドライエッチング又はウエットエッチングにより形成される。例えば、放出電極１５における放出領域のパターンは、電子ビーム露光装置を用いてパターニングされる。なお、放出電極１５は、電子源１０が大気中で使用されるので、放出面Ｅｍに加えて、放出面Ｅｍ以外の領域が露出して形成されてよい。 FIG. 9E shows an example of the etching process of the emission electrode 15. The pattern of the emission area in the emission electrode 15 is formed by dry etching or wet etching. For example, the pattern of the emission area in the emission electrode 15 is patterned using an electron beam exposure apparatus. In addition to the emission surface Em, the emission electrode 15 may be formed by exposing a region other than the emission surface Em because the electron source 10 is used in the atmosphere.
図９Ｆは、裏面電極１６の形成工程の一例を示す。裏面電極１６は、半導体基板１１のポリシリコン層１２が形成される側と反対側に形成される。裏面電極１６は、スパッタ又は蒸着により形成されてよい。本例では、裏面電極１６として膜厚０．３μｍのＡｌが堆積される。 FIG. 9F shows an example of the process of forming the back electrode 16. The back electrode 16 is formed on the side of the semiconductor substrate 11 opposite to the side on which the polysilicon layer 12 is formed. The back surface electrode 16 may be formed by sputtering or vapor deposition. In this example, Al having a film thickness of 0.3 μm is deposited as the back electrode 16.
図１０は、電子源１０の構成の一例を示す。本例の電子源１０は、マスク１７を備える。マスク１７は、ナノ結晶シリコン層１３上にパターニングされて、ナノ結晶シリコン層１３から弾道電子が放出されるのを制限する。即ち、マスク１７の存在する領域からは弾道電子が放出されず、マスク１７の存在しない電子放出領域１８から弾道電子が放出される。弾道電子が放出される領域は、マスク１７が完全に存在しなくてもよいし、弾道電子が放出される程度にマスク１７が薄く存在していてもよい。マスク１７上には、放出電極１５が形成される。本実施形態では、放出電極１５をパターニングする必要がない。放出電極１５上には、外部と接続するためのパッド１９が形成されてよい。 FIG. 10 shows an example of the configuration of the electron source 10. The electron source 10 of this example includes a mask 17. The mask 17 is patterned on the nanocrystalline silicon layer 13 to limit the release of ballistic electrons from the nanocrystalline silicon layer 13. That is, no ballistic electrons are emitted from the area where the mask 17 is present, and ballistic electrons are emitted from the electron emission area 18 where the mask 17 is not present. In the region where ballistic electrons are emitted, the mask 17 may not be completely present, or the mask 17 may be thin enough to emit ballistic electrons. The emission electrode 15 is formed on the mask 17. In the present embodiment, it is not necessary to pattern the emission electrode 15. A pad 19 for connecting to the outside may be formed on the emission electrode 15.
図１１は、マスク１７を備えた電子源１０の構成の一例を示す。本例のマスク１７は、ナノ結晶シリコン層１３を覆う放出電極１５上に形成される。マスク１７は、予め定められたパターンでパターニングされる。これにより、マスク１７の存在する領域からは弾道電子が放出されず、マスク１７の存在しない電子放出領域１８から弾道電子が放出される。本例の電子源１０では、マスク１７を用いることにより、放出電極１５の膜厚を第１の厚さ及び第２の厚さの２段階に制御しなくてよい。 FIG. 11 shows an example of the configuration of the electron source 10 provided with the mask 17. The mask 17 in this example is formed on the emission electrode 15 covering the nanocrystalline silicon layer 13. The mask 17 is patterned in a predetermined pattern. As a result, no ballistic electrons are emitted from the area where the mask 17 is present, and ballistic electrons are emitted from the electron emission area 18 where the mask 17 is not present. In the electron source 10 of the present example, by using the mask 17, the film thickness of the emission electrode 15 does not have to be controlled in two steps of the first thickness and the second thickness.
本明細書に開示した通り、処理装置１００は、室温、クリーン、低環境負荷、超微細化、大規模集積アレイ化の要求を同時に満たす固体薄膜形成技術を実現する。処理装置１００を用いて堆積された薄膜は、様々な分野に応用可能である。例えば、薄膜電子素子として、Ｓｉ、Ｇｅ薄膜の堆積及び積層化技術を総合したナノワイヤ、ＭＯＳ構造を基本とした薄膜トランジスタ、ヘテロ接合薄膜素子及びディスプレイ駆動素子に応用し得る。また、処理装置１００により堆積された薄膜は、受光素子（フォトダイオード、フォトトランジスタ）、光電変換素子（薄型太陽電池、光導電素子）及び発光素子（近赤外〜紫外）に応用し得る。 As disclosed herein, the processing apparatus 100 realizes a solid thin film formation technology that simultaneously meets the requirements of room temperature, clean, low environmental load, ultra-fine, and large-scale integrated array formation. The thin film deposited using the processing apparatus 100 is applicable to various fields. For example, the present invention can be applied to nanowires integrated with deposition and lamination techniques of Si and Ge thin films, thin film transistors based on a MOS structure, heterojunction thin film elements, and display driving elements as thin film electronic elements. The thin film deposited by the processing apparatus 100 can be applied to a light receiving element (photodiode, phototransistor), a photoelectric conversion element (thin solar cell, photoconductive element), and a light emitting element (near infrared to ultraviolet).
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It is apparent to those skilled in the art that various changes or modifications can be added to the above embodiment. It is also apparent from the scope of the claims that the embodiments added with such alterations or improvements can be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
［項目１］
弾道電子を放出するナノ結晶シリコン層を備える電子源と、
上記弾道電子が照射される処理対象を載置するステージと、
上記電子源における上記弾道電子の放出面と上記処理対象の処理面とが対向し、且つ、上記放出面と上記処理面とが非接触となるように上記電子源と上記ステージとの相対位置を制御する位置制御部と
を備える処理装置。
［項目２］
上記電子源は、上記放出面に形成された放出電極を更に備え、
上記放出電極は、第１の厚さを有する放出領域と、上記第１の厚さよりも厚い第２の厚さを有する非放出領域とを有し、または放出領域とそれ以外をマスクパターンで覆った非放出領域とを有し、
上記弾道電子は、上記放出領域から放出される項目１に記載の処理装置。
［項目３］
上記放出電極は、上記放出面以外の領域が露出している項目２に記載の処理装置。
［項目４］
物質イオンを含む電解質を上記処理面上に塗布するディスペンサ、スピンナーまたは印刷システムのいずれかを更に備え、
上記位置制御部は、上記放出面が上記電解質の表面と対向し、且つ、上記放出面と上記電解質とが非接触となるように上記電子源と上記ステージとの相対位置を制御し、
上記電子源は、上記物質イオンを還元して上記処理面上に還元物質を成膜する項目１から３のいずれか一項に記載の処理装置。
［項目５］
上記電子源及び上記ステージを収容する収容部を更に備え、
上記位置制御部は、上記収容部内の気圧に応じて上記放出面と上記処理面との間隔を制御する項目１から４のいずれか一項に記載の処理装置。
［項目６］
上記位置制御部は、上記収容部内が大気圧である場合に、上記放出面と上記処理面との間隔を５００ｎｍ以下に制御する項目５に記載の処理装置。
［項目７］
上記処理対象の電位を制御する電位制御部を更に備え、
上記電位制御部は、上記収容部内の気圧に応じて上記処理対象の電位を制御する項目５又は６に記載の処理装置。
［項目８］
上記位置制御部は、上記電子源の位置を、上記ステージに対して相対的に走査する項目１から７のいずれか一項に記載の処理装置。
［項目９］
上記電子源と上記処理面との最短距離は、上記放出面と上記処理面との距離である項目１から８のいずれか一項に記載の処理装置。
［項目１０］
上記電子源は、上記弾道電子を照射することで、上記処理対象のｐＨを制御する項目１から９のいずれか一項に記載の処理装置。
［項目１１］
上記電子源は、上記弾道電子を照射することで、上記処理対象の表面を改質する項目１から１０のいずれか一項に記載の処理装置。
［項目１２］
ステージ上に処理対象を載置する工程と、
上記処理対象上に、物質イオンを含む電解質を塗布する工程と、
ナノ結晶シリコン層を有する電子源と上記電解質とが対向し、且つ、上記電子源と上記電解質とが非接触となるように上記電子源と上記ステージとの相対位置を制御する工程と、
上記電子源の放出面から弾道電子を放出する工程と、
上記弾道電子により上記物質イオンを還元して、上記処理対象上に還元物質を成膜する工程と
を備える薄膜の製造方法。
［項目１３］
上記電子源と上記ステージとの相対位置を制御する工程は、
上記電子源及び上記ステージを収容する収容部内の気圧に応じて、上記放出面と上記処理対象との間隔を制御する項目１２に記載の薄膜の製造方法。
The execution order of each process such as operations, procedures, steps, and steps in the apparatuses, systems, programs, and methods shown in the claims, the specification, and the drawings is particularly “before”, “preceding” It is to be noted that “it is not explicitly stated as“ etc. ”and can be realized in any order as long as the output of the previous process is not used in the later process. With regard to the flow of operations in the claims, the specification and the drawings, even if it is described using “first,” “next,” etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.
[Item 1]
An electron source comprising a nanocrystalline silicon layer that emits ballistic electrons;
A stage on which the processing object to be irradiated with the ballistic electrons is placed;
The relative position between the electron source and the stage is set so that the ballistic electron emitting surface of the electron source faces the processing surface of the processing target and the discharging surface does not contact the processing surface. Position control unit to control
Processing device comprising:
[Item 2]
The electron source further comprises an emission electrode formed on the emission surface,
The emission electrode has an emission area having a first thickness and a non-emission area having a second thickness thicker than the first thickness, or the emission area and the other are covered with a mask pattern. And a non-emitting area,
The processing device according to Item 1, wherein the ballistic electrons are emitted from the emission area.
[Item 3]
The processing device according to Item 2, wherein the emission electrode has an area other than the emission surface exposed.
[Item 4]
It further comprises either a dispenser, a spinner or a printing system for applying an electrolyte containing substance ions onto the processing surface,
The position control unit controls the relative position between the electron source and the stage such that the emission surface faces the surface of the electrolyte and the emission surface and the electrolyte are not in contact with each other.
The processing apparatus according to any one of Items 1 to 3, wherein the electron source reduces the substance ion and forms a reduced substance on the treated surface.
[Item 5]
And a storage unit for storing the electron source and the stage,
The processing apparatus according to any one of Items 1 to 4, wherein the position control unit controls an interval between the discharge surface and the processing surface according to an air pressure in the storage unit.
[Item 6]
The processing device according to Item 5, wherein the position control unit controls an interval between the emission surface and the processing surface to 500 nm or less when the inside of the storage unit is at an atmospheric pressure.
[Item 7]
It further comprises a potential control unit for controlling the potential of the processing object,
The processing apparatus according to Item 5 or 6, wherein the potential control unit controls the potential of the processing target according to the air pressure in the storage unit.
[Item 8]
8. The processing apparatus according to any one of items 1 to 7, wherein the position control unit scans the position of the electron source relative to the stage.
[Item 9]
The processing apparatus according to any one of Items 1 to 8, wherein the shortest distance between the electron source and the processing surface is a distance between the emission surface and the processing surface.
[Item 10]
The processing apparatus according to any one of Items 1 to 9, wherein the electron source controls the pH of the processing target by irradiating the ballistic electrons.
[Item 11]
11. The processing apparatus according to any one of Items 1 to 10, wherein the electron source reforms the surface of the processing target by irradiating the ballistic electrons.
[Item 12]
Placing a processing object on a stage;
Applying an electrolyte containing substance ions onto the processing object;
Controlling the relative position of the electron source and the stage such that the electron source having a nanocrystalline silicon layer faces the electrolyte and the electron source and the electrolyte are not in contact with each other;
Emitting ballistic electrons from the emitting surface of the electron source;
Reducing the substance ions by the ballistic electrons to form a reduced substance on the processing target;
Method of producing a thin film comprising:
[Item 13]
The step of controlling the relative position between the electron source and the stage comprises
12. A method of manufacturing a thin film according to item 12, wherein a distance between the emission surface and the processing target is controlled in accordance with the pressure in a housing unit for housing the electron source and the stage.
１０・・・電子源、１１・・・半導体基板、１２・・・ポリシリコン層、１３・・・ナノ結晶シリコン層、１４・・・絶縁膜、１５・・・放出電極、１６・・・裏面電極、１７・・・マスク、１８・・・電子放出領域、１９・・・パッド、２０・・・処理対象、２１・・・レジスト、２２・・・電解質、２３・・・還元物質、３０・・・ステージ、３１・・・ガイドレール、３２・・・処理装置本体、４０・・・ピエゾアクチュエータ、４１・・・ピエゾ制御部、４２・・電位制御部、５０・・・収容部、５１・・・排出口、５２・・・吸入口、６０・・・ディスペンサ、６１・・・ディスペンサ制御部、１００・・・処理装置 DESCRIPTION OF SYMBOLS 10 ... Electron source, 11 ... Semiconductor substrate, 12 ... Polysilicon layer, 13 ... Nanocrystal silicon layer, 14 ... Insulating film, 15 ... Emissive electrode, 16 ... Back surface Electrode 17 17 Mask 18 Electron emission region 19 Pad 20 Treatment object 21 Resist 22 Electrolyte 23 Reduction substance 30 ··· Stage, 31 · · · Guide rail, 32 · · · Processing device body, 40 · · · Piezo actuator, 41 · · · · · · · · · · · · · · · · · potential control unit, 50 · · · storage unit, 51 · · · ... Discharge port, 52... Suction port, 60.
Claims (12)
前記弾道電子が照射される処理対象を載置するステージと、
前記電子源における前記弾道電子の放出面と前記処理対象の処理面とが対向し、且つ、前記放出面と前記処理面とが非接触となるように前記電子源と前記ステージとの相対位置を制御する位置制御部と
を備え、
前記電子源は、前記放出面に形成された放出電極を更に備え、
前記放出電極は、第１の厚さを有する放出領域と、前記第１の厚さよりも厚い第２の厚さを有する非放出領域とを有し、
前記弾道電子は、前記放出領域から放出される処理装置。 An electron source comprising a nanocrystalline silicon layer that emits ballistic electrons;
A stage on which a processing target to be irradiated with the ballistic electrons is placed;
The relative position between the electron source and the stage is set so that the ballistic electron emission surface of the electron source faces the processing surface of the object to be treated and the emission surface does not contact the processing surface. and a position control unit for controlling,
The electron source further comprises an emission electrode formed on the emission surface,
The emission electrode comprises an emission area having a first thickness and a non-emission area having a second thickness greater than the first thickness,
The processing device wherein the ballistic electrons are emitted from the emission area .
前記位置制御部は、前記収容部内の気圧に応じて前記放出面と前記処理面との間隔を制御する請求項１又は２に記載の処理装置。 And a storage unit for storing the electron source and the stage,
Wherein the position control unit, the processing apparatus according to claim 1 or 2 for controlling the distance between the emitting surface and the processing surface depending on air pressure in said housing portion.
前記弾道電子が照射される処理対象を載置するステージと、 A stage on which a processing target to be irradiated with the ballistic electrons is placed;
前記電子源における前記弾道電子の放出面と前記処理対象の処理面とが対向し、且つ、前記放出面と前記処理面とが非接触となるように前記電子源と前記ステージとの相対位置を制御する位置制御部と、 The relative position between the electron source and the stage is set so that the ballistic electron emission surface of the electron source faces the processing surface of the object to be treated and the emission surface does not contact the processing surface. Position control unit to control,
物質イオンを含む電解質を前記処理面上に塗布するディスペンサ、スピンナーまたは印刷システムのいずれかとを備え、 A dispenser for applying an electrolyte containing substance ions onto the processing surface, a spinner or a printing system;
前記位置制御部は、前記放出面が前記電解質の表面と対向し、且つ、前記放出面と前記電解質とが非接触となるように前記電子源と前記ステージとの相対位置を制御し、 The position control unit controls the relative position between the electron source and the stage such that the emission surface faces the surface of the electrolyte and the emission surface and the electrolyte are not in contact with each other.
前記電子源は、前記物質イオンを還元して前記処理面上に還元物質を成膜する処理装置。 The processing apparatus which reduces the substance ion and forms a reduced substance on the processing surface by the electron source.
前記弾道電子が照射される処理対象を載置するステージと、 A stage on which a processing target to be irradiated with the ballistic electrons is placed;
前記電子源における前記弾道電子の放出面と前記処理対象の処理面とが対向し、且つ、前記放出面と前記処理面とが非接触となるように前記電子源と前記ステージとの相対位置を制御する位置制御部と、 The relative position between the electron source and the stage is set so that the ballistic electron emission surface of the electron source faces the processing surface of the object to be treated and the emission surface does not contact the processing surface. Position control unit to control,
前記電子源及び前記ステージを収容する収容部と、 A housing unit for housing the electron source and the stage;
前記処理対象の電位を制御する電位制御部とを備え、 And a potential control unit that controls the potential of the processing target,
前記位置制御部は、前記収容部内の気圧に応じて前記放出面と前記処理面との間隔を制御し、 The position control unit controls an interval between the discharge surface and the processing surface according to the air pressure in the accommodation unit.
前記電位制御部は、前記収容部内の気圧に応じて前記処理対象の電位を制御する処理装置。 A processing unit configured to control the potential of the processing target according to an atmospheric pressure in the storage unit;
前記処理対象上に、物質イオンを含む電解質を塗布する工程と、
ナノ結晶シリコン層を有する電子源と前記電解質とが対向し、且つ、前記電子源と前記電解質とが非接触となるように前記電子源と前記ステージとの相対位置を制御する工程と、
前記電子源の放出面から弾道電子を放出する工程と、
前記弾道電子により前記物質イオンを還元して、前記処理対象上に還元物質を成膜する工程と
を備える薄膜の製造方法。 Placing a processing object on a stage;
Applying an electrolyte containing substance ions onto the processing object;
Controlling the relative position of the electron source and the stage such that the electron source having a nanocrystalline silicon layer faces the electrolyte and the electron source and the electrolyte are not in contact with each other;
Emitting ballistic electrons from the emitting surface of the electron source;
And D. reducing the substance ions by the ballistic electrons to form a reduced substance on the processing target.
前記電子源及び前記ステージを収容する収容部内の気圧に応じて、前記放出面と前記処理対象との間隔を制御する請求項１１に記載の薄膜の製造方法。 The step of controlling the relative position between the electron source and the stage comprises
The method for manufacturing a thin film according to claim 11 , wherein a distance between the emission surface and the processing target is controlled in accordance with an air pressure in a storage unit that stores the electron source and the stage.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015031822 | 2015-02-20 | ||
| JP2015031822 | 2015-02-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016155088A JP2016155088A (en) | 2016-09-01 |
| JP6532033B2 true JP6532033B2 (en) | 2019-06-19 |
Family
ID=56824507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015035121A Active JP6532033B2 (en) | 2015-02-20 | 2015-02-25 | Processing apparatus and method of manufacturing thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6532033B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237212A (en) * | 2000-02-22 | 2001-08-31 | Nissin High Voltage Co Ltd | Method and device for electron beam treatment |
| JP2002182000A (en) * | 2000-12-14 | 2002-06-26 | Ushio Inc | Electron beam treatment device |
| JP2003229353A (en) * | 2002-02-04 | 2003-08-15 | Tokyo Electron Ltd | Surface treatment device |
| JP2004103942A (en) * | 2002-09-11 | 2004-04-02 | Kuresutetsuku:Kk | Electronic beam surface aligner and surface exposure method |
| JP2011041947A (en) * | 2003-11-25 | 2011-03-03 | Panasonic Electric Works Co Ltd | Modifying method and modifying apparatus |
| JP4122043B1 (en) * | 2007-04-25 | 2008-07-23 | 株式会社クレステック | Surface emission type electron source and drawing apparatus |
| JP2014155897A (en) * | 2013-02-15 | 2014-08-28 | Toppan Printing Co Ltd | Ionizing radiation curable film formation body production method |
-
2015
- 2015-02-25 JP JP2015035121A patent/JP6532033B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016155088A (en) | 2016-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6617227B2 (en) | Substrate bonding apparatus and substrate bonding method | |
| US6465782B1 (en) | Strongly textured atomic ridges and tip arrays | |
| Huang et al. | SnO 2 nanorod arrays: low temperature growth, surface modification and field emission properties | |
| JP2006075979A (en) | Laser ablasion device and nanoparticle preparing method using the same | |
| JP2006272491A (en) | Treatment method for carbon nano-wall, carbon nano-wall and carbon nano-wall device | |
| US8409984B2 (en) | Apparatus and method for manufacturing multi-component oxide heterostructures | |
| JP2012061585A (en) | Vacuum processing apparatus, vacuum processing method and micro-machining apparatus | |
| US9688540B2 (en) | Segmented graphene growth on surfaces of a patterned substrate layer and devices thereof | |
| TW201318040A (en) | Engineering of porous coatings formed by ion-assisted direct deposition | |
| Taghavi et al. | Synthesizing tubular and trapezoidal shaped ZnO nanowires by an aqueous solution method | |
| CN112599418B (en) | Preparation method of three-dimensional broken line nanowire array vertical field effect transistor | |
| JP6532033B2 (en) | Processing apparatus and method of manufacturing thin film | |
| JP5137095B2 (en) | Method for producing silicon nanocrystal material and silicon nanocrystal material produced by the production method | |
| US11948983B2 (en) | Method for preparating SiC ohmic contact with low specific contact resistivity | |
| WO2022151472A1 (en) | Deposition of piezoelectric films | |
| JP6575951B2 (en) | Charge discharge coating for electron optical system MEMS | |
| US20090047427A1 (en) | Ultrahigh vacuum process for the deposition of nanotubes and nanowires | |
| CN1160798C (en) | Point contact planar grid type single-electronic transistor and its preparing process | |
| Liu et al. | Hard mask free DRIE of crystalline Si nanobarrel with 6.7 nm wall thickness and 50∶ 1 aspect ratio | |
| WO2014164878A1 (en) | Forming graphene devices using self-limited reactions | |
| JP2012238637A (en) | Sputtering method and sputtering apparatus | |
| CN112103157B (en) | Planar air channel transistor and preparation method thereof | |
| WO2003015145A1 (en) | Micromachining method using ionbeam | |
| JP2004099349A (en) | Silicon cluster and method for manufacturing the same | |
| Juremi et al. | Nanosphere Lithography: Fabrication of Periodic Arrays of Nanoholes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190513 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6532033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |