JP2004103942A - Electronic beam surface aligner and surface exposure method - Google Patents

Electronic beam surface aligner and surface exposure method Download PDF

Info

Publication number
JP2004103942A
JP2004103942A JP2002265733A JP2002265733A JP2004103942A JP 2004103942 A JP2004103942 A JP 2004103942A JP 2002265733 A JP2002265733 A JP 2002265733A JP 2002265733 A JP2002265733 A JP 2002265733A JP 2004103942 A JP2004103942 A JP 2004103942A
Authority
JP
Japan
Prior art keywords
electrode
electron beam
substrate
semiconductor cold
porous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002265733A
Other languages
Japanese (ja)
Inventor
Takeshi Miyazaki
宮崎 武司
Hideyuki Oi
大井 英之
Nobuyoshi Koshida
越田 信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KURESUTETSUKU KK
Japan Science and Technology Agency
Original Assignee
KURESUTETSUKU KK
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KURESUTETSUKU KK, Japan Science and Technology Corp filed Critical KURESUTETSUKU KK
Priority to JP2002265733A priority Critical patent/JP2004103942A/en
Publication of JP2004103942A publication Critical patent/JP2004103942A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic beam surface aligner and a surface exposure method of a low cost, high resolution and high throughput, which can be miniaturized in a simple structure. <P>SOLUTION: A plane electronic beam is emitted passing through a second electrode from the entire surface of a porous layer of a semiconductor cold electronic emitter by applying a prescribed voltage for a prescribed time between a first electrode and the second electrode of the semiconductor cold electronic emitter. The plane electronic beam emitted from the entire surface of the porous layer passing through the second electrode is directed to the surface of a working substrate mounted on a processing stage and the working substrate is exposed by transferring a pattern without changing the size corresponding to a patterned absorption material at once . <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、面状電子ビームを加工対象基板に照射し、加工対象基板にパターンを一括等倍転写して面露光する電子ビーム面露光装置および面露光方法に関するものである。
【0002】
【従来の技術】
光リソグラフィ技術では、100nm以下の超高分解能の微細加工は困難であると言われている。しかし、100nm以下の分解能の微細加工が可能であり、かつ量産が可能な露光装置は現在のところ存在していない。
【0003】
従って、このような露光装置の開発競争が世界中で行われている。その中でも有力視されているのは、EB(電子ビーム)プロジェクション露光装置である。このEBプロジェクション露光装置における露光方式には、SCALPEL方式、PREVAIL方式およびLEEPL方式の3つがある。
【0004】
SCALPEL方式およびPREVAIL方式は、メンブレンマスク、ステンシルマスクによって電子ビームを透過・散乱し、ウェハ上に1/4に縮小投影する方式である。
【0005】
これらの方式を採用するEBプロジェクション露光装置の構成は、電子銃、収束・投影レンズ系、マスク(レチクル)ステージ、ウェハステージおよび偏向器等を備える点でほぼ同一である。従って、電子ビーム源とウェハとの間にマスクが存在するため、マスクの精度・熱変形・汚染が最大の問題であると共に、補正電子光学系が複雑になり、精度を出すにはいくつかの困難がある。また、両者共、点状電子ビームによる走査露光であるため、面露光の光リソグラフィに対して低スループットであることが問題となっている。
【0006】
一方、LEEPL方式は、等倍のステンシルマスクを使用してパターンを等倍転写する方式である。
【0007】
しかし、同方式を採用するEBプロジェクション露光装置の構成は、投影系として、電子銃、レンズ、主偏向器、副偏向器等を備えており、補正系の精度、マスクの熱歪や汚染が問題になる点や、低スループットである点も、SCALPEL方式やPREVAIL方式を採用するEBプロジェクション露光装置と同様である。
【0008】
また、EBプロジェクション露光装置以外にも、EUV(極端紫外光)やX線を使用した露光装置が開発されている。
【0009】
ところが、これらの装置の構成は非常に複雑かつ巨大化し、価格も非常に高価であるという問題がある。
【0010】
従来は、例えばDRAM(ダイナミック型ランダムアクセスメモリ)やマイクロプロセッサ等の大量生産品が主流であったため、露光装置のコストが多少高くても問題にはならなかった。これに対し、現在は、大量生産品ではなくてシステムLSI等のように少量多品種品が求められている。少量多品種品の場合、従来のように高価な露光装置では、製品のコストが高くなるため、小型かつ安価で、しかも高分解能、高スループットの露光装置が求められている。
【0011】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、簡単な構造で小型化が可能であり、かつ安価で、しかも高分解能、高スループットの電子ビーム面露光装置および面露光方法を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体基板、この半導体基板の表面を陽極酸化処理して形成された多孔質層、前記半導体基板の裏面に形成された第1電極および前記多孔質層の表面に形成された第2電極を有し、前記第1電極と前記第2電極との間に、所定の一定時間、所定の電圧を印加することにより、前記多孔質層の全面から前記第2電極を透過して面状電子ビームを放出する半導体冷電子放出素子と、
この半導体冷電子放出素子の第1電極と第2電極との間に、前記所定の電圧を印加する引出し電源と、
前記半導体冷電子放出素子の第2電極上に形成され、前記多孔質層の全面から前記第2電極を透過して放出される面状電子ビームの一部を吸収するようにパターン化された吸収材と、
前記半導体冷電子放出素子の第2電極に対向する位置に平行に配置され、加工対象基板を露光する際に、当該加工対象基板が載置され、前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される面状電子ビームを捕獲するための所定の電圧が印加される加工ステージと、
前記半導体冷電子放出素子、前記吸収材および前記加工ステージを収容し、前記加工対象基板を露光する際に、内部が所定真空度の真空雰囲気とされる真空チャンバとを備えることを特徴とする電子ビーム面露光装置を提供するものである。
【0013】
ここで、上記に記載の電子ビーム面露光装置において、さらに、前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される面状電子ビームを加速するための所定の一定電圧を前記第1電極に印加する加速電源を備えるのが好ましい。
【0014】
また、上記に記載の電子ビーム面露光装置において、さらに、前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される面状電子ビームの拡散を防止する収束磁界または収束電界を発生する手段を備えるのが好ましい。
【0015】
また、上記に記載の電子ビーム面露光装置において、さらに、前記加工対象基板を露光する際に、前記半導体冷電子放出素子および前記加工対象基板の温度が略同一になるように、前記真空チャンバ内の温度を制御する手段を備えるのが好ましい。
【0016】
また、前記加工対象基板は半導体ウェハであるのが好ましい。
【0017】
また、本発明は、上記に記載の電子ビーム面露光装置を用いて、前記加工対象基板を露光するに際し、
前記真空チャンバの内部を所定真空度の真空雰囲気にするステップと、
前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される面状電子ビームを捕獲するための所定の電圧を前記加工ステージに印加するステップと、
前記半導体冷電子放出素子の第1電極と第2電極との間に、所定の一定時間、所定の電圧を印加し、前記多孔質層の全面から前記第2電極を透過して面状電子ビームを放出させるステップと、
前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される前記面状電子ビームを、前記第1電極と前記加工ステージ間に印加された加速電圧によって加速し、前記加工ステージ上に載置された前記加工対象基板の表面に照射し、前記パターン化された吸収材に対応するパターンを一括等倍転写して前記加工対象基板を露光するステップとを含むことを特徴とする電子ビーム面露光方法を提供する。
【0018】
ここで、前記加工対象基板よりもサイズの小さい前記半導体冷電子放出素子を用い、これらの半導体冷電子放出素子と加工対象基板とをステップアンドリピート方式で相対的に移動させながら、前記パターン化された吸収材に対応するパターンを順次一括等倍転写し、前記加工対象基板上に前記パターン化された吸収材に対応するパターンを繰り返し露光するのが好ましい。
【0019】
また、前記パターン化された吸収材の厚さに応じて、当該パターン化された吸収材を透過する前記面状電子ビームの透過率を変え、前記加工対象基板上に前記パターン化された吸収材の厚さに対応した3次元パターンを露光するのが好ましい。
【0020】
【発明の実施の形態】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の電子ビーム面露光装置および面露光方法を詳細に説明する。
【0021】
図1は、本発明の電子ビーム面露光装置の一実施形態の構成概略図である。この図に示すように、本実施形態の電子ビーム面露光装置10は、パターン化BSE電子源(Ballistic Surface−emission Electron Source:弾道面放出型冷陰極電子源)12と、加工ステージ14と、引出し電源16と、加速電源18と、真空チャンバ20と、電流計22とを備えている。同図には、加工対象基板24も示してある。
【0022】
電子ビーム面露光装置10において、パターン化BSE電子源12は、面状電子ビーム源26、Au(金)電極28、Al(アルミ)電極30、および吸収材32により構成されている。
【0023】
面状電子ビーム源26は、n型のシリコン基板34と、このシリコン基板34の表面(図中下面)全面に形成されたポリシリコン層36と、このポリシリコン層36の表面を陽極酸化処理して形成された多孔質ポリシリコン層38とを含む。
【0024】
Al電極30は、面状電子ビーム源26のシリコン基板34の裏面(図中上面)の全面に形成され、Au電極28は、多孔質ポリシリコン層38の表面(図中下面)の外周部を除く、ほぼ全面を覆うように形成されている。
【0025】
また、Au電極28の表面には、パターン化された吸収材32が形成されている。吸収材32は、多孔質ポリシリコン層38の全面から放出される面状電子ビームを吸収する役割を果す。本実施形態の場合、吸収材32はEBレジスト(電子ビームを照射することによって露光される材料)で構成され、点状電子ビーム描画装置等を用いて、点状電子ビームによりマスクレスで直接走査露光されてパターニングされる。
【0026】
ここで、面状電子ビーム源26、Au電極28およびAl電極30により構成されるダイオードは、本発明者の一人である越田信義により、特開平8−250766号公報において提案された半導体冷電子放出素子である。この半導体冷電子放出素子のAu電極28とAl電極30との間に所定の一定時間、所定の電圧を印加することにより、多孔質ポリシリコン層38の表面全面から多重トンネル伝導による弾道電子の放出が開始される。
【0027】
電子ビーム面露光装置10は、この半導体冷電子放出素子を、電子ビーム面露光装置10の電子ビーム源として利用したものであり、以下に述べるような特徴を備えている。
【0028】
A)単結晶シリコン基板上に平面型で構成できる電子源であり、電子ビームの放出面(すなわち、吸収材32が存在しないAu電極28の表面)から垂直に電子ビームを放出できるので、収束電界や収束磁界を必要とせず、加工対象基板24へのパターンの一括等倍転写が可能である。
B)1〜30Paまでの低真空雰囲気中で安定な電子放出動作が可能である。
C)電子放出の均一性が高く、ホッピング等の短時間変動がない。
D)電子放出源は、多孔質ポリシリコン層38のシリコン微結晶の1つ1つであり、直径2〜3nmの均一な粒径でできているため、高密度かつ安定度の高いエミッション特性が得られる。
E)マイクロ秒(μs)オーダーの電子放出オンオフ特性を有している。
F)直径100,150,200,300mm等の広領域電子源を低価格で形成できる。
【0029】
Au電極28とAl電極30との間には、スイッチ40を介して引出し電源16が接続されている。引出し電源16は、Au電極28側がプラス、Al電極30側がマイナスとされている。また、Al電極30とグランドとの間には、加速電源18が接続されている。加速電源18は、グランド側がプラス、Al電極30側がマイナスとされている。本実施形態では、引出し電源16の電圧Vpsおよび加速電源18の電圧Vwは可変である。
【0030】
引出し電源16により電圧Vpsを印加すると、面状電子ビーム源26の多孔質ポリシリコン層38の全面から電子ビームが放出される。また、引出し電源16の電圧Vpsを高くするに従って、電子ビームの放出量が増大する。また、加速電源18により電圧Vwを印加すると、面状電子ビーム源26の多孔質ポリシリコン層38の全面から放出された電子ビームが加速される。また、加速電源18の電圧Vwを高くするに従って、電子ビームの加速度が増大する。
【0031】
加工ステージ14は、加工対象基板24を載置するための台であると共に、後述するように、本実施形態ではグランドに接続されており、パターン化BSE電子源12の電子ビームの放出面(カソード)から放出される面状電子ビームを捕獲するためのアノードとして機能する。加工ステージ14は、パターン化BSE電子源12のAu電極28の表面(図中下面)に対向した近接位置に平行に配置されている。
【0032】
加工対象基板24の表面全面にはEBレジスト42が形成されている。EBレジスト42は、電子ビームを照射することによって露光(感光)され、本実施形態の場合、吸収材32のパターンと略同一なパターンが一括等倍転写される。
【0033】
上記パターン化BSE電子源12、加工ステージ14、および加工対象基板24は、真空チャンバ20の内部に収容されている。真空チャンバ20内は、加工対象基板24を露光処理する際に、その内部が真空雰囲気とされる。
【0034】
電流計22は、真空チャンバ20の外部に配置され、加工ステージ14とグランドとの間に接続されている。すなわち、加工ステージ14および加工対象基板24は、電流計22を経由してグランドに接続されている。これにより、加工ステージ14(すなわち、加工対象基板24)は、前述のように、面状電子ビームを捕獲するためのアノードとして機能する。電流計22により、パターン化BSE電子源12から照射される電子ビームの全電流量が計測される。
【0035】
EBレジスト42を露光するための電子ビームによる露光量は、引出し電源16の電圧Vpsによって決定される電子ビームの単位時間当りの放出量と照射時間との積算により算出される。したがって、電流計22を用いて、電子ビームの単位時間当りの照射量(電流量)を計測しておくことにより、EBレジスト42を露光するために必要な露光量、すなわち引出し電源16の電圧Vpsに対する照射時間を決定することができる。
【0036】
次に、本発明の電子ビーム面露光方法に従って、電子ビーム面露光装置10の作用を説明する。
【0037】
真空チャンバ20内は1〜30Paの真空雰囲気とされている。また、加速電源18により、パターン化BSE電子源12のAl電極30には常時−2〜5kVの電圧Vwが印加されている。引出し電源16の電圧Vpsは、本実施形態の場合には数10Vである。スイッチ40をオンすれば、引出し電源16から供給される電圧VpsがAu電極28とAl電極30との間に印加され、オフすれば印加されない。
【0038】
上記状態において、スイッチ40をオンし、引出し電源16により、あらかじめ決定された所定の一定時間、パターン化BSE電子源12のAu電極28とAl電極30との間に数10Vの電圧Vpsを印加すると、面状電子ビーム源26の多孔質ポリシリコン層38の表面全面から電子ビームが放出される。多孔質ポリシリコン層38から放出された面状の電子ビームはAu電極28を透過し、Au電極28の表面全面から放出される。
【0039】
この時、パターン化された吸収材32が存在する箇所の電子ビームは、吸収材32により吸収され、吸収材32が存在しない箇所からだけ電子ビームが放出される。これにより、パターン化BSE電子源12からは、その放出面に対して垂直方向に、吸収材32によりパターン化された面状の電子ビームが放出される。また、パターン化BSE電子源12から放出された面状の電子ビームは、加速電源18の電圧Vwにより加速される。
【0040】
加工対象基板24は、パターン化BSE電子源12の電子ビームの放出面に対向した近接位置に配置されている。従って、放出面から垂直に放出され、加速された面状の電子ビームは、ほとんど角度分散することなく、加工対象基板24上に形成されたEBレジスト42の表面に対して垂直に照射される。これにより、パターン化された吸収材32と略同一なパターンが、加工対象基板24上に形成されたEBレジスト42に一括等倍転写される。
【0041】
電子ビーム面露光装置10は、電子ビームにより、100nm以下の超高分解能な微細露光が可能である。また、等倍露光であり、マスクレスで、投影系、収束系、偏向系等が不要なため、構造が簡単で小型化が可能である。また、構造が非常に単純であるため、従来よりも格段に安価に装置を構成することができる。さらに、面状電子ビームによる一括露光であるため、点状電子ビームと比べて、非常にスループットが高いという特徴がある。
【0042】
本発明の用途として、以下のものを一例として挙げることができる。ただし、本発明の用途は以下の例に限定されるわけではなく、露光、描画、加工等の各種の用途に利用可能である。
【0043】
A)数世代先までの超微細化、高集積化、高速化の要求を満たし、100〜50nmの解像度に対応したデジタル情報家電、ネットワーク情報家電等のフルカスタム化システムLSI(大規模集積回路)の生産。
B)ブロードバンド時代の波長多重光伝送(WDM)の光源となるDFB半導体レーザに使用する数10〜数100チャンネルの異周期回折格子の量産。
C)次世代DVDの標準ディスク、ロータリエンコーダの目盛スリット等のように、半導体以外の光学部品やマイクロ電子機器システム等の生産。
【0044】
なお、面状電子ビーム源26の基板は、n型でもp型でもよいし、単結晶シリコン以外の他の材質、例えばガラス、石英等の基板でもよい。また、多孔質ポリシリコン層38は、上記実施形態の場合、ポリシリコン層36の表面を陽極酸化処理することによって多孔質化されるが、これ以外の方法で多孔質化してもよい。また、Au電極28およびAl電極30は、導電性電極であればどのような材質のものでもよい。
【0045】
加工対象基板24よりもサイズの小さい半導体冷電子放出素子を用い、半導体冷電子放出素子と加工対象基板24とをステップアンドリピート方式で相対的に移動させながら、パターン化された吸収材32に対応するパターンを順次一括等倍転写し、加工対象基板24上にパターン化された吸収材32に対応するパターンを繰り返し露光してもよいし、加工対象基板24とほぼ同一サイズの半導体冷電子放出素子を用い、両者の相対的な位置関係を固定して露光してもよい。
【0046】
半導体冷電子放出素子および加工対象基板24のサイズは何ら限定されない。半導体冷電子放出素子は、例えば半導体チップのような小型のサイズのものでもよいし、半導体チップサイズの半導体冷電子放出素子を用いて、半導体ウェハ上に同じあるいは異なるパターンを繰り返し等倍転写して、半導体ウェハサイズの半導体冷電子放出素子を構成することも可能である。半導体ウェハサイズの半導体冷電子放出素子を用いれば、加工対象の半導体ウェハを一括等倍転写して露光可能である。
【0047】
吸収材32は、電子ビームを吸収できる材質のものがいずれも使用可能である。また、吸収材32のパターニングの方法も何ら限定されず、例えば100nm以上の分解能でよい場合には、光リソグラフィ技術を使用してパターニングしてもよい。また、吸収材32を直接走査露光する場合も、吸収材32の上に塗布されたレジストをパターニングした後、パターニングされたレジストをマスクとして吸収材32をパターニングするようにしてもよい。
【0048】
上記実施形態では、吸収材32は、電子ビームを完全に吸収(ブロック)できる厚さとしている。これに対し、吸収材32の厚さを部分的に変更してもよい。これにより、吸収材32に対する電子ビームの透過率を部分的に変更することができる。このように、吸収材32の厚さに応じて、吸収材32を透過する面状電子ビームの透過率を変え、加工対象基板24上にパターン化された吸収材32の厚さに対応した3次元パターンを露光することも可能である。
【0049】
引出し電源16の電圧Vpsおよび加速電源18の電圧Vwは、可変でも固定でもよい。引出し電源16の電圧Vpsは、半導体冷電子放出素子の特性に応じて選択すればよい。加速電源18の電圧Vwは、EBレジスト42の種類や厚さ、加工対象基板24の材質等に応じて適宜電圧を選択するのが好ましい。また、加速電源18は必須の構成要素ではなく、必要に応じて適宜設けるようにするのが好ましい。
【0050】
真空チャンバ20内の真空度は、パターン化BSE電子源12の特性を考慮すれば1〜30Paで十分であるが、この範囲の値に限定されるものではない。また、気体分子との衝突による電子ビームの拡散を防ぐため、ターボ分子ポンプを使用して排気する方が好ましい。また、EBレジスト42は、ポジ型でもネガ型でもどちらでもよい。電流計22は、電子ビームの照射時間を決定した後は必須の要素ではないが、電子ビームの照射量を監視するために、電流計22を備えている方が好ましい。
【0051】
また、パターン化BSE電子源12と加工ステージ14とをXYZの3方向に相対的に移動させる機構を備えていてもよい。また、超微細な量子細線等の描画時や、パターン化BSE電子源12の多孔質ポリシリコン層38から加工対象基板24上に形成されたEBレジスト42表面までの間の間隔が広い場合等には、必要に応じて、電子ビームの拡散を防止する収束磁界または収束電界を発生する手段を備えるのが好ましい。また、加工対象基板24を露光する際に、半導体冷電子放出素子および加工対象基板24の温度がほぼ同一になるように、真空チャンバ20内の温度を制御する手段を備えるのが好ましい。
【0052】
本発明は、基本的に以上のようなものである。
以上、本発明の電子ビーム面露光装置および面露光方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【0053】
【発明の効果】
以上詳細に説明した様に、本発明は、半導体冷電子放出素子の第1電極と第2電極との間に、所定の一定時間、所定の電圧を印加して、半導体冷電子放出素子の多孔質層の全面から第2電極を透過して面状電子ビームを放出させ、この多孔質層の全面から第2電極を透過して放出される面状電子ビームを、加工ステージ上に載置された加工対象基板の表面に照射して、パターン化された吸収材に対応するパターンを一括等倍転写して加工対象基板を露光するものである。
これにより、本発明によれば、電子ビームを用いて加工対象基板を露光するので、100nm以下の超高分解能な微細露光が可能である。また、等倍露光であり、マスクレスで、投影系、収束径、偏向系等が不要なため、構造が簡単で小型化が可能である。また、構造が非常に単純であるため、従来よりも格段に安価に装置を構成することができる。さらに、面状電子ビームによる一括露光であるため、点状電子ビームと比べて、非常にスループットが高いという効果を得ることができる。
【図面の簡単な説明】
【図1】本発明の電子ビーム面露光装置の一実施形態の構成概略図である。
【符号の説明】
10 電子ビーム面露光装置
12 パターン化BSE電子源
14 加工ステージ
16 引出し電源
18 加速電源
20 真空チャンバ
22 電流計
24 加工対象基板
26 面状電子ビーム源
28 Au電極
30 Al電極
32 吸収材
34 シリコン基板
36 ポリシリコン層
38 多孔質ポリシリコン層
40 スイッチ
42 EBレジスト
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electron beam surface exposure apparatus and a surface exposure method for irradiating a processing target substrate with a planar electron beam, transferring a pattern onto the processing target substrate at once, and performing surface exposure.
[0002]
[Prior art]
It is said that ultra-high-resolution microfabrication of 100 nm or less is difficult in optical lithography technology. However, there is currently no exposure apparatus capable of performing fine processing with a resolution of 100 nm or less and mass-producing.
[0003]
Therefore, development competition of such an exposure apparatus is being conducted all over the world. Among them, an EB (electron beam) projection exposure apparatus is regarded as promising. There are three exposure methods in this EB projection exposure apparatus: a SCALPEL method, a PREVAIL method, and a LEEPL method.
[0004]
The SCALPEL system and the PREVAIL system are systems in which an electron beam is transmitted and scattered by a membrane mask and a stencil mask, and is reduced and projected on a wafer by 4.
[0005]
The configuration of an EB projection exposure apparatus employing these methods is almost the same in that it includes an electron gun, a converging / projecting lens system, a mask (reticle) stage, a wafer stage, a deflector, and the like. Therefore, since the mask is present between the electron beam source and the wafer, the accuracy, thermal deformation, and contamination of the mask are the biggest problems, and the correction electron optical system becomes complicated. There is difficulty. In addition, since both are scanning exposures using a point-like electron beam, there is a problem in that the throughput is low with respect to surface exposure photolithography.
[0006]
On the other hand, the LEEPL method is a method of transferring a pattern at the same size using a stencil mask of the same size.
[0007]
However, the configuration of the EB projection exposure apparatus that employs the same method has an electron gun, a lens, a main deflector, a sub deflector, etc. as a projection system, and the accuracy of the correction system, thermal distortion and contamination of the mask are problematic. And the low throughput are the same as those of the EB projection exposure apparatus adopting the SCALPEL system or the PREVAIL system.
[0008]
In addition to the EB projection exposure apparatus, an exposure apparatus using EUV (extreme ultraviolet light) or X-ray has been developed.
[0009]
However, there is a problem that the configuration of these devices is very complicated and huge, and the price is very expensive.
[0010]
Conventionally, mass-produced products such as DRAMs (Dynamic Random Access Memory) and microprocessors have been mainly used, so that even if the cost of the exposure apparatus was somewhat high, there was no problem. On the other hand, at present, not only mass-produced products but also small-quantity multi-product products such as system LSIs are required. In the case of a small-quantity multi-product type, an expensive exposure apparatus as in the past requires a high product cost. Therefore, a small and inexpensive exposure apparatus with high resolution and high throughput is required.
[0011]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION An object of the present invention is to provide an electron beam surface exposure apparatus and a surface exposure method which solve the problems based on the prior art, can be reduced in size with a simple structure, are inexpensive, and have high resolution and high throughput. Is to do.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a semiconductor substrate, a porous layer formed by anodizing a surface of the semiconductor substrate, a first electrode formed on a back surface of the semiconductor substrate, and the porous layer. A second electrode formed on the surface of the porous layer, a predetermined voltage is applied between the first electrode and the second electrode for a predetermined fixed time, so that the second electrode is formed from the entire surface of the porous layer. A semiconductor cold electron-emitting device that emits a planar electron beam through two electrodes;
An extraction power source for applying the predetermined voltage between a first electrode and a second electrode of the semiconductor cold electron emission element;
An absorption pattern formed on the second electrode of the semiconductor cold electron emission element and patterned to absorb a part of a planar electron beam transmitted through the second electrode and emitted from the entire surface of the porous layer. Materials and
The semiconductor cold electron emission element is disposed in parallel with a position facing the second electrode, and when exposing the processing target substrate, the processing target substrate is placed, and the entire surface of the porous layer of the semiconductor cold electron emission element is exposed. A processing stage to which a predetermined voltage is applied to capture a planar electron beam emitted from the second electrode through the second electrode;
An electronic device, comprising: a vacuum chamber that houses the semiconductor cold electron emission element, the absorber, and the processing stage, and has a vacuum chamber with a predetermined vacuum degree when exposing the processing target substrate. A beam plane exposure apparatus is provided.
[0013]
Here, in the above-mentioned electron beam surface exposure apparatus, a predetermined electron beam for accelerating a planar electron beam transmitted through the second electrode and emitted from the entire surface of the porous layer of the semiconductor cold electron emission element. It is preferable to provide an acceleration power supply for applying a constant voltage to the first electrode.
[0014]
Further, in the electron beam surface exposure apparatus described above, further, a convergent magnetic field for preventing diffusion of a planar electron beam transmitted through the second electrode and emitted from the entire surface of the porous layer of the semiconductor cold electron emission element. Alternatively, it is preferable to provide a means for generating a focused electric field.
[0015]
Further, in the electron beam surface exposure apparatus described above, further, when exposing the processing target substrate, the semiconductor cold electron emission element and the processing target substrate may have a temperature substantially equal to each other in the vacuum chamber. It is preferable to provide a means for controlling the temperature of the air.
[0016]
Preferably, the substrate to be processed is a semiconductor wafer.
[0017]
Further, the present invention, when using the electron beam surface exposure apparatus described above, when exposing the substrate to be processed,
Setting the inside of the vacuum chamber to a vacuum atmosphere of a predetermined degree of vacuum;
Applying a predetermined voltage to the processing stage to capture a planar electron beam transmitted through the second electrode and emitted from the entire surface of the porous layer of the semiconductor cold electron emission element;
A predetermined voltage is applied for a predetermined period of time between a first electrode and a second electrode of the semiconductor cold electron emission element, and the surface electron beam passes through the second electrode from the entire surface of the porous layer. Releasing the
Accelerating the planar electron beam emitted from the entire surface of the porous layer of the semiconductor cold electron emission element through the second electrode by an acceleration voltage applied between the first electrode and the processing stage; Irradiating the surface of the substrate to be processed placed on the processing stage, and exposing the substrate to be processed by collectively transferring a pattern corresponding to the patterned absorbing material at the same size. An electron beam surface exposure method is provided.
[0018]
Here, by using the semiconductor cold electron-emitting devices smaller in size than the substrate to be processed, the semiconductor cold electron-emitting devices and the substrate to be processed are relatively moved in a step-and-repeat manner, and the patterning is performed. It is preferable that the patterns corresponding to the absorbers are sequentially transferred at the same size at once and the pattern corresponding to the patterned absorbers is repeatedly exposed on the substrate to be processed.
[0019]
Further, according to the thickness of the patterned absorber, the transmittance of the planar electron beam passing through the patterned absorber is changed, and the patterned absorber is formed on the processing target substrate. It is preferable to expose a three-dimensional pattern corresponding to the thickness of the substrate.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an electron beam surface exposure apparatus and a surface exposure method of the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.
[0021]
FIG. 1 is a schematic configuration diagram of an embodiment of an electron beam surface exposure apparatus according to the present invention. As shown in this figure, an electron beam surface exposure apparatus 10 of the present embodiment includes a patterned BSE electron source (Ballistic Surface-Emission Electron Source: ballistic surface emission type cold cathode electron source) 12, a processing stage 14, and a drawer. A power supply 16, an acceleration power supply 18, a vacuum chamber 20, and an ammeter 22 are provided. FIG. 2 also shows a processing target substrate 24.
[0022]
In the electron beam surface exposure apparatus 10, the patterned BSE electron source 12 includes a planar electron beam source 26, an Au (gold) electrode 28, an Al (aluminum) electrode 30, and an absorber 32.
[0023]
The planar electron beam source 26 has an n-type silicon substrate 34, a polysilicon layer 36 formed on the entire surface (lower surface in the figure) of the silicon substrate 34, and anodizing the surface of the polysilicon layer 36. And a porous polysilicon layer 38 formed.
[0024]
The Al electrode 30 is formed on the entire back surface (upper surface in the drawing) of the silicon substrate 34 of the planar electron beam source 26, and the Au electrode 28 is formed on the outer surface of the surface (lower surface in the drawing) of the porous polysilicon layer 38. It is formed so as to cover almost the entire surface except for the above.
[0025]
On the surface of the Au electrode 28, a patterned absorber 32 is formed. The absorber 32 plays a role of absorbing a planar electron beam emitted from the entire surface of the porous polysilicon layer 38. In the case of the present embodiment, the absorber 32 is made of an EB resist (a material exposed by irradiating an electron beam), and is directly scanned without a mask by a point electron beam using a point electron beam drawing apparatus or the like. It is exposed and patterned.
[0026]
Here, a diode composed of the planar electron beam source 26, the Au electrode 28 and the Al electrode 30 is a semiconductor cold electron emission proposed in Japanese Patent Application Laid-Open No. 8-250766 by one of the present inventors, Nobuyoshi Koshida. Element. By applying a predetermined voltage for a predetermined period between the Au electrode 28 and the Al electrode 30 of the semiconductor cold electron emission device, the ballistic electrons are emitted from the entire surface of the porous polysilicon layer 38 by multi-tunnel conduction. Is started.
[0027]
The electron beam plane exposure apparatus 10 uses this semiconductor cold electron emission element as an electron beam source of the electron beam plane exposure apparatus 10, and has the following features.
[0028]
A) An electron source that can be formed in a planar type on a single crystal silicon substrate, and can emit an electron beam vertically from the emission surface of the electron beam (that is, the surface of the Au electrode 28 where the absorbing material 32 does not exist). It is possible to collectively transfer the pattern onto the substrate 24 to be processed without requiring a converging magnetic field.
B) A stable electron emission operation is possible in a low vacuum atmosphere of 1 to 30 Pa.
C) Uniformity of electron emission is high, and there is no short-term fluctuation such as hopping.
D) The electron emission source is one of the silicon microcrystals of the porous polysilicon layer 38 and has a uniform particle diameter of 2 to 3 nm. can get.
E) It has electron emission on / off characteristics on the order of microseconds (μs).
F) A wide area electron source having a diameter of 100, 150, 200, 300 mm or the like can be formed at low cost.
[0029]
The extraction power supply 16 is connected between the Au electrode 28 and the Al electrode 30 via a switch 40. The extraction power supply 16 is positive on the Au electrode 28 side and negative on the Al electrode 30 side. An acceleration power supply 18 is connected between the Al electrode 30 and the ground. The accelerating power supply 18 is positive on the ground side and negative on the Al electrode 30 side. In the present embodiment, the voltage Vps of the extraction power supply 16 and the voltage Vw of the acceleration power supply 18 are variable.
[0030]
When a voltage Vps is applied by the extraction power supply 16, an electron beam is emitted from the entire surface of the porous polysilicon layer 38 of the planar electron beam source 26. Further, as the voltage Vps of the extraction power supply 16 is increased, the emission amount of the electron beam increases. When the voltage Vw is applied by the acceleration power supply 18, the electron beam emitted from the entire surface of the porous polysilicon layer 38 of the planar electron beam source 26 is accelerated. Further, as the voltage Vw of the acceleration power supply 18 is increased, the acceleration of the electron beam increases.
[0031]
The processing stage 14 is a table on which the substrate 24 to be processed is mounted, and is connected to the ground in the present embodiment, as will be described later, and emits an electron beam from the patterned BSE electron source 12 (cathode). ) Functions as an anode for capturing a planar electron beam emitted from the substrate. The processing stage 14 is disposed in parallel with a position close to the surface (the lower surface in the figure) of the Au electrode 28 of the patterned BSE electron source 12.
[0032]
An EB resist 42 is formed on the entire surface of the processing target substrate 24. The EB resist 42 is exposed (exposed) by irradiating an electron beam, and in the case of the present embodiment, a pattern that is substantially the same as the pattern of the absorber 32 is collectively transferred at the same magnification.
[0033]
The patterned BSE electron source 12, the processing stage 14, and the processing target substrate 24 are housed inside a vacuum chamber 20. The inside of the vacuum chamber 20 is made a vacuum atmosphere when the processing target substrate 24 is subjected to the exposure processing.
[0034]
The ammeter 22 is arranged outside the vacuum chamber 20 and is connected between the processing stage 14 and the ground. That is, the processing stage 14 and the processing target substrate 24 are connected to the ground via the ammeter 22. Thus, the processing stage 14 (that is, the processing target substrate 24) functions as an anode for capturing the planar electron beam as described above. The ammeter 22 measures the total amount of current of the electron beam emitted from the patterned BSE electron source 12.
[0035]
The exposure amount by the electron beam for exposing the EB resist 42 is calculated by integrating the emission amount per unit time of the electron beam determined by the voltage Vps of the extraction power supply 16 and the irradiation time. Therefore, by measuring the irradiation amount (current amount) of the electron beam per unit time using the ammeter 22, the exposure amount necessary for exposing the EB resist 42, that is, the voltage Vps of the extraction power supply 16 is obtained. Irradiation time can be determined.
[0036]
Next, the operation of the electron beam surface exposure apparatus 10 according to the electron beam surface exposure method of the present invention will be described.
[0037]
The inside of the vacuum chamber 20 is set to a vacuum atmosphere of 1 to 30 Pa. Further, a voltage Vw of −2 to 5 kV is constantly applied to the Al electrode 30 of the patterned BSE electron source 12 by the acceleration power supply 18. The voltage Vps of the extraction power supply 16 is several tens of volts in this embodiment. When the switch 40 is turned on, the voltage Vps supplied from the extraction power supply 16 is applied between the Au electrode 28 and the Al electrode 30, and is not applied when the switch 40 is turned off.
[0038]
In the above state, the switch 40 is turned on, and a voltage Vps of several tens of volts is applied between the Au electrode 28 and the Al electrode 30 of the patterned BSE electron source 12 by the extraction power supply 16 for a predetermined predetermined time. An electron beam is emitted from the entire surface of the porous polysilicon layer 38 of the planar electron beam source 26. The planar electron beam emitted from the porous polysilicon layer 38 passes through the Au electrode 28 and is emitted from the entire surface of the Au electrode 28.
[0039]
At this time, the electron beam at the portion where the patterned absorber 32 exists is absorbed by the absorber 32, and the electron beam is emitted only from the portion where the absorber 32 does not exist. Thereby, the patterned BSE electron source 12 emits a planar electron beam patterned by the absorber 32 in a direction perpendicular to the emission surface. The planar electron beam emitted from the patterned BSE electron source 12 is accelerated by the voltage Vw of the acceleration power supply 18.
[0040]
The processing target substrate 24 is arranged at a position close to the electron beam emission surface of the patterned BSE electron source 12. Therefore, the planar electron beam emitted and accelerated vertically from the emission surface is irradiated perpendicularly to the surface of the EB resist 42 formed on the processing target substrate 24 with almost no angular dispersion. As a result, a pattern that is substantially the same as the patterned absorber 32 is collectively transferred to the EB resist 42 formed on the processing target substrate 24 at the same size.
[0041]
The electron beam plane exposure apparatus 10 is capable of performing ultra-high resolution fine exposure of 100 nm or less using an electron beam. In addition, since the exposure is the same-magnification, it is maskless and does not require a projection system, a convergence system, a deflection system, and the like, the structure is simple and the size can be reduced. Further, since the structure is very simple, the device can be configured at a much lower cost than in the past. Further, since the batch exposure is performed by using a planar electron beam, there is a feature that the throughput is much higher than that of a point electron beam.
[0042]
The following are examples of applications of the present invention. However, the use of the present invention is not limited to the following examples, and can be used for various uses such as exposure, drawing, and processing.
[0043]
A) Fully customized system LSI (large-scale integrated circuit) for digital information home appliances, network information home appliances, etc., which meets the requirements of ultra-miniaturization, high integration, and high speed up to several generations ahead and supports resolutions of 100 to 50 nm. Production of.
B) Mass production of dozens to hundreds of different-period diffraction gratings used in DFB semiconductor lasers as light sources for wavelength division multiplexed light transmission (WDM) in the broadband era.
C) Production of optical components other than semiconductors and microelectronic equipment systems, such as standard disks for next-generation DVDs, graduation slits of rotary encoders, etc.
[0044]
The substrate of the planar electron beam source 26 may be n-type or p-type, or may be a substrate made of a material other than single-crystal silicon, such as glass or quartz. In the above embodiment, the porous polysilicon layer 38 is made porous by anodizing the surface of the polysilicon layer 36, but may be made porous by other methods. The Au electrode 28 and the Al electrode 30 may be made of any material as long as it is a conductive electrode.
[0045]
The semiconductor cold electron-emitting device having a size smaller than the processing target substrate 24 is used, and the semiconductor cold electron-emitting device and the processing target substrate 24 are relatively moved in a step-and-repeat manner, and correspond to the patterned absorber 32. The pattern corresponding to the absorber 32 patterned on the processing target substrate 24 may be repeatedly exposed by sequentially transferring the pattern to be processed at the same size at once, or a semiconductor cold electron emission element having substantially the same size as the processing target substrate 24 may be used. Exposure may be performed by fixing the relative positional relationship between the two.
[0046]
The size of the semiconductor cold electron emission element and the substrate to be processed 24 are not limited at all. The semiconductor cold electron-emitting device may be of a small size such as a semiconductor chip, for example, or a semiconductor chip-sized semiconductor cold electron-emitting device may be used to repeatedly transfer the same or a different pattern onto a semiconductor wafer at the same magnification. It is also possible to configure a semiconductor cold electron emission element having a size of a semiconductor wafer. If a semiconductor cold electron emission device having a size of a semiconductor wafer is used, a semiconductor wafer to be processed can be transferred at once and exposed at the same size.
[0047]
As the absorbing material 32, any material that can absorb the electron beam can be used. Further, the method of patterning the absorber 32 is not limited at all. For example, when the resolution is 100 nm or more, the patterning may be performed by using an optical lithography technique. Also, in the case where the absorber 32 is directly subjected to scanning exposure, the resist applied on the absorber 32 may be patterned, and then the absorber 32 may be patterned using the patterned resist as a mask.
[0048]
In the above embodiment, the absorbing material 32 has a thickness that can completely absorb (block) the electron beam. On the other hand, the thickness of the absorber 32 may be partially changed. Thereby, the transmittance of the electron beam to the absorber 32 can be partially changed. As described above, the transmittance of the planar electron beam that passes through the absorber 32 is changed according to the thickness of the absorber 32, and the transmittance corresponding to the thickness of the absorber 32 patterned on the processing target substrate 24 is changed. It is also possible to expose a dimensional pattern.
[0049]
The voltage Vps of the extraction power supply 16 and the voltage Vw of the acceleration power supply 18 may be variable or fixed. The voltage Vps of the extraction power supply 16 may be selected according to the characteristics of the semiconductor cold electron emission device. It is preferable that the voltage Vw of the acceleration power supply 18 be appropriately selected according to the type and thickness of the EB resist 42, the material of the substrate 24 to be processed, and the like. The accelerating power supply 18 is not an essential component, but is preferably provided as needed.
[0050]
The degree of vacuum in the vacuum chamber 20 is sufficient to be 1 to 30 Pa in consideration of the characteristics of the patterned BSE electron source 12, but is not limited to a value in this range. Further, in order to prevent diffusion of the electron beam due to collision with gas molecules, it is preferable to evacuate using a turbo molecular pump. The EB resist 42 may be either a positive type or a negative type. The ammeter 22 is not an essential element after determining the irradiation time of the electron beam, but it is preferable to include the ammeter 22 in order to monitor the irradiation amount of the electron beam.
[0051]
Further, a mechanism for relatively moving the patterned BSE electron source 12 and the processing stage 14 in three directions of XYZ may be provided. Also, when drawing ultrafine quantum wires or the like, or when the distance between the porous polysilicon layer 38 of the patterned BSE electron source 12 and the surface of the EB resist 42 formed on the processing target substrate 24 is large, etc. It is preferable to provide a means for generating a converging magnetic field or a converging electric field for preventing the diffusion of the electron beam, if necessary. In addition, it is preferable to provide a means for controlling the temperature in the vacuum chamber 20 so that the temperature of the semiconductor cold electron emission element and the substrate to be processed 24 are substantially the same when the substrate 24 to be processed is exposed.
[0052]
The present invention is basically as described above.
As described above, the electron beam surface exposure apparatus and the surface exposure method of the present invention have been described in detail. However, the present invention is not limited to the above embodiment, and various improvements and changes are made without departing from the gist of the present invention. Of course it is good.
[0053]
【The invention's effect】
As described in detail above, the present invention applies a predetermined voltage for a predetermined period of time between the first electrode and the second electrode of the semiconductor cold electron-emitting device and The surface electron beam is emitted from the entire surface of the porous layer through the second electrode, and the surface electron beam emitted from the entire surface of the porous layer through the second electrode is placed on a processing stage. Irradiation is performed on the surface of the processing target substrate to transfer the pattern corresponding to the patterned absorbent material at once to the processing target substrate.
Thus, according to the present invention, since the substrate to be processed is exposed using the electron beam, ultra-high resolution fine exposure of 100 nm or less is possible. In addition, since the exposure is the same magnification, it is maskless, and a projection system, a converging diameter, a deflection system, and the like are not required. Further, since the structure is very simple, the device can be configured at a much lower cost than in the past. Further, since the batch exposure is performed using the planar electron beam, an effect that the throughput is extremely higher than that of the point electron beam can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of an embodiment of an electron beam surface exposure apparatus of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Electron beam surface exposure apparatus 12 Patterned BSE electron source 14 Processing stage 16 Extraction power supply 18 Acceleration power supply 20 Vacuum chamber 22 Ammeter 24 Substrate to be processed 26 Planar electron beam source 28 Au electrode 30 Al electrode 32 Absorbent material 34 Silicon substrate 36 Polysilicon layer 38 Porous polysilicon layer 40 Switch 42 EB resist

Claims (8)

半導体基板、この半導体基板の表面を陽極酸化処理して形成された多孔質層、前記半導体基板の裏面に形成された第1電極および前記多孔質層の表面に形成された第2電極を有し、前記第1電極と前記第2電極との間に、所定の一定時間、所定の電圧を印加することにより、前記多孔質層の全面から前記第2電極を透過して面状電子ビームを放出する半導体冷電子放出素子と、
この半導体冷電子放出素子の第1電極と第2電極との間に、前記所定の電圧を印加する引出し電源と、
前記半導体冷電子放出素子の第2電極上に形成され、前記多孔質層の全面から前記第2電極を透過して放出される面状電子ビームの一部を吸収するようにパターン化された吸収材と、
前記半導体冷電子放出素子の第2電極に対向する位置に平行に配置され、加工対象基板を露光する際に、当該加工対象基板が載置され、前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される面状電子ビームを捕獲するための所定の電圧が印加される加工ステージと、
前記半導体冷電子放出素子、前記吸収材および前記加工ステージを収容し、前記加工対象基板を露光する際に、内部が所定真空度の真空雰囲気とされる真空チャンバとを備えることを特徴とする電子ビーム面露光装置。
A semiconductor substrate, a porous layer formed by anodizing the surface of the semiconductor substrate, a first electrode formed on the back surface of the semiconductor substrate, and a second electrode formed on the surface of the porous layer. By applying a predetermined voltage between the first electrode and the second electrode for a predetermined period of time, a surface electron beam is emitted from the entire surface of the porous layer through the second electrode. A semiconductor cold electron-emitting device,
An extraction power supply for applying the predetermined voltage between a first electrode and a second electrode of the semiconductor cold electron emission element;
An absorption pattern formed on the second electrode of the semiconductor cold electron emission element and patterned to absorb a part of a planar electron beam transmitted through the second electrode and emitted from the entire surface of the porous layer. Materials and
The semiconductor cold electron emission element is disposed in parallel with a position facing the second electrode, and when exposing the processing target substrate, the processing target substrate is placed, and the entire surface of the porous layer of the semiconductor cold electron emission element is exposed. A processing stage to which a predetermined voltage is applied to capture a planar electron beam emitted from the second electrode through the second electrode;
An electronic device, comprising: a vacuum chamber that houses the semiconductor cold electron emission element, the absorber, and the processing stage, and has a vacuum chamber with a predetermined vacuum degree when exposing the processing target substrate. Beam surface exposure equipment.
請求項1に記載の電子ビーム面露光装置において、さらに、前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される面状電子ビームを加速するための所定の一定電圧を前記第1電極に印加する加速電源を備える電子ビーム面露光装置。2. The electron beam plane exposure apparatus according to claim 1, further comprising: a predetermined electron beam for accelerating a plane electron beam emitted through the second electrode from the entire surface of the porous layer of the semiconductor cold electron emission element. An electron beam surface exposure apparatus including an acceleration power supply for applying a constant voltage to the first electrode. 請求項1または2に記載の電子ビーム面露光装置において、さらに、前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される面状電子ビームの拡散を防止する収束磁界または収束電界を発生する手段を備える電子ビーム面露光装置。3. The electron beam surface exposure apparatus according to claim 1, further comprising preventing diffusion of a planar electron beam transmitted through the second electrode from the entire surface of the porous layer of the semiconductor cold electron emission element. An electron beam surface exposure apparatus comprising means for generating a convergent magnetic field or a convergent electric field. 請求項1〜3のいずれかに記載の電子ビーム面露光装置において、さらに、前記加工対象基板を露光する際に、前記半導体冷電子放出素子および前記加工対象基板の温度が略同一になるように、前記真空チャンバ内の温度を制御する手段を備える電子ビーム面露光装置。The electron beam surface exposure apparatus according to any one of claims 1 to 3, further comprising: when exposing the substrate to be processed, so that the temperatures of the semiconductor cold electron emission element and the substrate to be processed are substantially the same. An electron beam surface exposure apparatus comprising: means for controlling a temperature in the vacuum chamber. 前記加工対象基板は半導体ウェハである請求項1〜4のいずれかに記載の電子ビーム面露光装置。The electron beam surface exposure apparatus according to claim 1, wherein the substrate to be processed is a semiconductor wafer. 請求項1〜5のいずれかに記載の電子ビーム面露光装置を用いて、前記加工対象基板を露光するに際し、
前記真空チャンバの内部を所定真空度の真空雰囲気にするステップと、
前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される面状電子ビームを捕獲するための所定の電圧を前記加工ステージに印加するステップと、
前記半導体冷電子放出素子の第1電極と第2電極との間に、所定の一定時間、所定の電圧を印加し、前記多孔質層の全面から前記第2電極を透過して面状電子ビームを放出させるステップと、
前記半導体冷電子放出素子の多孔質層の全面から前記第2電極を透過して放出される前記面状電子ビームを、前記第1電極と前記加工ステージ間に印加された加速電圧によって加速し、前記加工ステージ上に載置された前記加工対象基板の表面に照射し、前記パターン化された吸収材に対応するパターンを一括等倍転写して前記加工対象基板を露光するステップとを含むことを特徴とする電子ビーム面露光方法。
When exposing the processing target substrate using the electron beam surface exposure apparatus according to any one of claims 1 to 5,
Setting the inside of the vacuum chamber to a vacuum atmosphere of a predetermined degree of vacuum;
Applying a predetermined voltage to the processing stage to capture a planar electron beam transmitted through the second electrode and emitted from the entire surface of the porous layer of the semiconductor cold electron emission element;
A predetermined voltage is applied for a predetermined period of time between a first electrode and a second electrode of the semiconductor cold electron emission element, and the surface electron beam passes through the second electrode from the entire surface of the porous layer. Releasing the
Accelerating the planar electron beam emitted from the entire surface of the porous layer of the semiconductor cold electron emission element through the second electrode by an acceleration voltage applied between the first electrode and the processing stage; Irradiating the surface of the substrate to be processed placed on the processing stage, and exposing the substrate to be processed by collectively transferring a pattern corresponding to the patterned absorbing material at the same size. Characteristic electron beam surface exposure method.
前記加工対象基板よりもサイズの小さい前記半導体冷電子放出素子を用い、これらの半導体冷電子放出素子と加工対象基板とをステップアンドリピート方式で相対的に移動させながら、前記パターン化された吸収材に対応するパターンを順次一括等倍転写し、前記加工対象基板上に前記パターン化された吸収材に対応するパターンを繰り返し露光する請求項6に記載の電子ビーム面露光方法。Using the semiconductor cold electron-emitting devices smaller in size than the substrate to be processed, while moving these semiconductor cold-electron emitting devices and the substrate to be processed relatively in a step-and-repeat manner, the patterned absorber is used. 7. The electron beam surface exposure method according to claim 6, wherein a pattern corresponding to the pattern is sequentially transferred at the same magnification, and a pattern corresponding to the patterned absorber is repeatedly exposed on the processing target substrate. 前記パターン化された吸収材の厚さに応じて、当該パターン化された吸収材を透過する前記面状電子ビームの透過率を変え、前記加工対象基板上に前記パターン化された吸収材の厚さに対応した3次元パターンを露光する請求項6または7に記載の電子ビーム面露光方法。According to the thickness of the patterned absorber, the transmittance of the planar electron beam transmitting through the patterned absorber is changed, and the thickness of the patterned absorber on the processing target substrate is changed. 8. The electron beam surface exposure method according to claim 6, wherein a corresponding three-dimensional pattern is exposed.
JP2002265733A 2002-09-11 2002-09-11 Electronic beam surface aligner and surface exposure method Pending JP2004103942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002265733A JP2004103942A (en) 2002-09-11 2002-09-11 Electronic beam surface aligner and surface exposure method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002265733A JP2004103942A (en) 2002-09-11 2002-09-11 Electronic beam surface aligner and surface exposure method

Publications (1)

Publication Number Publication Date
JP2004103942A true JP2004103942A (en) 2004-04-02

Family

ID=32264787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002265733A Pending JP2004103942A (en) 2002-09-11 2002-09-11 Electronic beam surface aligner and surface exposure method

Country Status (1)

Country Link
JP (1) JP2004103942A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051996A (en) * 2005-08-19 2007-03-01 Ngk Insulators Ltd Electron beam irradiation device
JP2016155088A (en) * 2015-02-20 2016-09-01 国立大学法人東京農工大学 Treatment device and method for manufacturing thin film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051996A (en) * 2005-08-19 2007-03-01 Ngk Insulators Ltd Electron beam irradiation device
JP2016155088A (en) * 2015-02-20 2016-09-01 国立大学法人東京農工大学 Treatment device and method for manufacturing thin film

Similar Documents

Publication Publication Date Title
JP4369420B2 (en) Radiation source apparatus, lithographic apparatus, illumination system, and method for suppressing debris particles
US9104113B2 (en) Amplification method for photoresist exposure in semiconductor chip manufacturing
US7696498B2 (en) Electron beam lithography method and apparatus using a dynamically controlled photocathode
KR20010020527A (en) Transferring a Programmable Pattern by Photon Lithography
US6647086B2 (en) X-ray exposure apparatus
JP2007510289A (en) Multi-step process for introducing irregularities in a repeating array of patterned elements
JP2004193516A (en) Charged-particle beam exposure apparatus, and control method thereof
JPH076940A (en) Device production
WO2002069677A1 (en) Extreme ultraviolet generating device, exposure device using the generating device, and semiconductor manufacturing method
JP2002075858A (en) Exposure system using patterned emitter and method of exposure
US8563950B2 (en) Energy beam drawing apparatus and method of manufacturing device
US6376984B1 (en) Patterned heat conducting photocathode for electron beam source
JPH0515057B2 (en)
US7161162B2 (en) Electron beam pattern generator with photocathode comprising low work function cesium halide
JP2004103942A (en) Electronic beam surface aligner and surface exposure method
JPH01159955A (en) Electronic image projector
US8564225B1 (en) Accelerator on a chip having a grid and plate cell
US9557658B2 (en) Low energy electron beam lithography
JPWO2004006307A1 (en) Electron beam exposure method and apparatus
US7141808B2 (en) Device and method for maskless AFM microlithography
JPH07254539A (en) Electron beam exposure device
JP2002043220A (en) X-ray aligner
JPH1186766A (en) Electron beam transfer exposure system
Mader Microstructuring in semiconductor technology
JP2000036459A (en) Lithography projecting device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408