JP6523034B2 - Semiconductor mounting structure - Google Patents

Semiconductor mounting structure Download PDF

Info

Publication number
JP6523034B2
JP6523034B2 JP2015093149A JP2015093149A JP6523034B2 JP 6523034 B2 JP6523034 B2 JP 6523034B2 JP 2015093149 A JP2015093149 A JP 2015093149A JP 2015093149 A JP2015093149 A JP 2015093149A JP 6523034 B2 JP6523034 B2 JP 6523034B2
Authority
JP
Japan
Prior art keywords
circuit chip
semiconductor circuit
lead frame
semiconductor
pressure sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015093149A
Other languages
Japanese (ja)
Other versions
JP2015227870A (en
Inventor
勇気 須藤
勇気 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2015093149A priority Critical patent/JP6523034B2/en
Publication of JP2015227870A publication Critical patent/JP2015227870A/en
Application granted granted Critical
Publication of JP6523034B2 publication Critical patent/JP6523034B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Description

本発明は、半導体実装構造体に関する。   The present invention relates to a semiconductor mounting structure.

従来、携帯用の機器などには、MEMS(Micro Electro-Mechanical Systems)技術を利用した、半導体実装構造体としての半導体圧力センサ(以下、単に圧力センサという)が用いられている。この種の圧力センサとしては、例えば、圧力センサ素子と、圧力センサ素子からの信号を受ける半導体回路チップ(制御素子)と、これらに電気的に接続されたリードフレームと、半導体回路チップを覆うモールド樹脂を備えたものがある(例えば、特許文献1〜3参照)。   Conventionally, a semiconductor pressure sensor (hereinafter, simply referred to as a pressure sensor) as a semiconductor mounting structure using MEMS (Micro Electro-Mechanical Systems) technology is used for portable devices and the like. As this type of pressure sensor, for example, a pressure sensor element, a semiconductor circuit chip (control element) receiving a signal from the pressure sensor element, a lead frame electrically connected to these, and a mold for covering the semiconductor circuit chip There exist some provided with resin (for example, refer patent documents 1-3).

特許第3620185号公報Patent No. 3620185 特開2000−329632号公報JP, 2000-329632, A 特許第5351943号公報Patent No. 53511943

このような半導体実装構造体は、半導体回路チップをモールド樹脂により封止することで小型化を実現している。しかしながら、モールドされた半導体回路チップは、モールド樹脂からの応力を受けやすく、モールド樹脂が吸湿や温度変化で変形した場合に、半導体回路チップの動作に悪影響を与える虞があった。
本発明は、上記課題を鑑みてなされたものであって、半導体回路チップに加わる負荷を軽減して、より正確な動作を可能とする半導体実装構造体を提供することを目的とする。
Such a semiconductor mounted structure achieves miniaturization by sealing the semiconductor circuit chip with a mold resin. However, a molded semiconductor circuit chip is susceptible to stress from the mold resin, and there is a possibility that the operation of the semiconductor circuit chip is adversely affected when the mold resin is deformed due to moisture absorption or temperature change.
The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor mounting structure capable of more accurate operation by reducing the load applied to a semiconductor circuit chip.

本発明の半導体実装構造体は、リードフレームと、前記リードフレームの第1の面に実装された半導体回路チップと、前記半導体回路チップを覆うように供給された液状の材料を硬化させて形成された応力緩和層と、を有し、前記リードフレームの第1の面に、前記半導体回路チップを平面視した時の第1の面における外形に沿ったエッジ部が形成されている。   The semiconductor mounting structure of the present invention is formed by curing a lead frame, a semiconductor circuit chip mounted on the first surface of the lead frame, and a liquid material supplied so as to cover the semiconductor circuit chip. The edge portion is formed on the first surface of the lead frame along the outline of the first surface when the semiconductor circuit chip is viewed in plan.

上記半導体実装構造体において、前記エッジ部と前記半導体回路チップの外形を構成する側面との距離が、前記半導体回路チップの厚みの1/2より大きくても良い。   In the semiconductor mounted structure, a distance between the edge portion and a side surface forming an outer shape of the semiconductor circuit chip may be larger than half of a thickness of the semiconductor circuit chip.

上記半導体実装構造体において、前記エッジ部と前記半導体回路チップの外形を構成する側面との距離が、前記半導体回路チップの外形の角部において他の部分より大きくても良い。   In the semiconductor mounted structure, a distance between the edge portion and a side surface forming an outer shape of the semiconductor circuit chip may be larger than that of another portion at a corner of the outer shape of the semiconductor circuit chip.

上記半導体実装構造体において、前記リードフレームの第1の面に、前記半導体回路チップの外形に沿った凹溝が形成され、前記エッジ部は、前記凹溝と前記第1の面との境界に形成されていても良い。   In the semiconductor mounting structure, a recessed groove along the outer shape of the semiconductor circuit chip is formed on the first surface of the lead frame, and the edge portion is at the boundary between the recessed groove and the first surface. It may be formed.

上記半導体実装構造体において、前記リードフレームの第1の面に、前記半導体回路チップの外形に沿って複数の前記凹溝が断続的に形成されていても良い。   In the semiconductor mounted structure, the plurality of recessed grooves may be intermittently formed on the first surface of the lead frame along the outer shape of the semiconductor circuit chip.

上記半導体実装構造体において、断続的に形成された隣り合う前記凹溝同士の距離が、前記凹溝の長さに対して1/3以下であっても良い。   In the semiconductor mounted structure, a distance between adjacent ones of the grooves formed intermittently may be 1/3 or less of a length of the grooves.

上記半導体実装構造体において、前記リードフレームの第1の面に、前記半導体回路チップを実装する実装領域が、他の領域より高い位置に形成され、前記実装領域と他の領域との間に前記半導体回路チップの外形に沿った段差が形成され、前記エッジ部は、前記段差と前記実装領域との境界に形成されていても良い。   In the semiconductor mounting structure, a mounting area for mounting the semiconductor circuit chip is formed at a position higher than the other area on the first surface of the lead frame, and the area between the mounting area and the other area is formed. A step may be formed along the outer shape of the semiconductor circuit chip, and the edge portion may be formed at the boundary between the step and the mounting area.

上記半導体実装構造体において、前記リードフレーム、前記半導体回路チップ、並びに前記応力緩和層を埋設する基体を有し、前記応力緩和層のヤング率が、前記基体のヤング率より低くても良い。   The semiconductor mounting structure may include a base on which the lead frame, the semiconductor circuit chip, and the stress relieving layer are embedded, and a Young's modulus of the stress relieving layer may be lower than a Young's modulus of the base.

上記半導体実装構造体において、前記応力緩和層のヤング率が、前記基体のヤング率に対して、1/10以下であっても良い。   In the semiconductor mounted structure, the Young's modulus of the stress relieving layer may be 1/10 or less of the Young's modulus of the base.

上記半導体実装構造体において、前記リードフレームの前記第1の面と反対側の第2の面側において、前記半導体回路チップと平面視において少なくとも一部が重なるように、圧力センサチップが配置され、前記半導体回路チップが、前記圧力センサチップからのセンサ信号を受けて圧力検出信号を出力しても良い。   In the semiconductor mounting structure, a pressure sensor chip is disposed on the second surface side opposite to the first surface of the lead frame such that at least a portion thereof overlaps with the semiconductor circuit chip in plan view, The semiconductor circuit chip may output a pressure detection signal in response to a sensor signal from the pressure sensor chip.

上記半導体実装構造体において、前記リードフレームの前記第1の面と反対側の第2の面に載置部を介して圧力センサチップが配置され、前記載置部は、平面視で前記第1の面の前記エッジ部に囲まれた領域の内側に位置していてもよい。   In the semiconductor mounting structure, a pressure sensor chip is disposed on a second surface opposite to the first surface of the lead frame via a placement portion, and the placement portion is the first surface in a plan view. It may be located inside the field surrounded by the edge part of a face of a.

上記半導体実装構造体において、前記リードフレームの前記第1の面と反対側の第2の面に載置部を介して圧力センサチップが配置され、前記載置部を構成する材料のヤング率は、前記リードフレームを構成する材料のヤング率と同じ又はそれ以上であってもよい。   In the semiconductor mounting structure, a pressure sensor chip is disposed on the second surface opposite to the first surface of the lead frame via the placement portion, and the Young's modulus of the material constituting the placement portion is And may be equal to or greater than the Young's modulus of the material constituting the lead frame.

本発明によれば、半導体回路チップの周囲を応力緩和層が覆っているため、半導体回路チップの周囲の部材に生じた応力を緩和し、半導体回路チップ加わる負荷を抑制できる。
また、供給された硬化前の液状の応力緩和層は、表面張力によりエッジ部で濡れ広がりが抑制される。これを硬化することで、応力緩和層は、意図しない領域に形成されることがなく、また、半導体回路チップを確実に覆うことができる。
According to the present invention, since the stress relieving layer covers the periphery of the semiconductor circuit chip, it is possible to relieve the stress generated in the members around the semiconductor circuit chip and to suppress the load applied to the semiconductor circuit chip.
Further, the supplied liquid stress relaxation layer before curing is prevented from spreading by wetting at the edge portion by surface tension. By curing this, the stress relieving layer is not formed in an unintended region, and the semiconductor circuit chip can be covered with certainty.

第1実施形態の圧力センサの平面図である。It is a top view of a pressure sensor of a 1st embodiment. 図1のII−II線に沿う第1実施形態の圧力センサの側断面図である。It is a sectional side view of the pressure sensor of 1st Embodiment which follows the II-II line of FIG. 第1実施形態の圧力センサに用いられるリードフレーム及び半導体回路チップをリードフレームの第1の面から見た平面視として示す図である。FIG. 3 is a plan view of a lead frame and a semiconductor circuit chip used for the pressure sensor of the first embodiment, as viewed from a first surface of the lead frame. 図2の領域Aの拡大図である。It is an enlarged view of the area | region A of FIG. 第1実施形態に採用可能な第1変形例のリードフレーム及び半導体回路チップをリードフレームの第1の面から見た平面視として示す図である。It is a figure shown as a plane view which looked at a lead frame and a semiconductor circuit chip of the 1st modification which can be adopted to a 1st embodiment from a 1st field of a lead frame. 第1変形例のリードフレームの周縁部と応力緩和層の関係を示す拡大断面図である。It is an expanded sectional view which shows the peripheral part of the lead frame of a 1st modification, and the relationship of a stress relieving layer. 第1実施形態に採用可能な第2変形例のリードフレーム及び半導体回路チップをリードフレームの第1の面から見た平面視として示す図である。It is a figure shown as a plane view which looked at a lead frame and a semiconductor circuit chip of the 2nd modification which can be adopted to a 1st embodiment from a 1st field of a lead frame. 第1実施形態に採用可能な第3変形例のリードフレーム及び半導体回路チップをリードフレームの第1の面から見た平面視として示す図である。It is a figure shown as a plane view which looked at a lead frame and a semiconductor circuit chip of a 3rd modification which can be adopted to a 1st embodiment from a 1st field of a lead frame. 第1実施形態に採用可能な第4変形例のリードフレーム及び半導体回路チップをリードフレームの第1の面から見た平面視として示す図である。It is a figure shown as a plane view which looked at a lead frame and a semiconductor circuit chip of a 4th modification which can be adopted to a 1st embodiment from the 1st field of a lead frame. 第1実施形態に採用可能な第5変形例のリードフレーム及び半導体回路チップをリードフレームの第1の面から見た平面視として示す図である。It is a figure shown as a plane view which looked at a lead frame and a semiconductor circuit chip of a 5th modification which can be adopted to a 1st embodiment from a 1st field of a lead frame. 第1実施形態に採用可能な第6変形例のリードフレームの段差と応力緩和層の関係を示す拡大断面図である。It is an expanded sectional view showing a relation of a level difference of a level difference of a lead frame of a 6th modification which can be adopted to a 1st embodiment, and a stress relief layer. 第2実施形態の圧力センサの平面図である。It is a top view of the pressure sensor of a 2nd embodiment. 図12のXIII−XIII線に沿う第2実施形態の圧力センサの側断面図である。It is a sectional side view of the pressure sensor of 2nd Embodiment which follows the XIII-XIII line of FIG. 第3実施形態の圧力センサの側断面図である。It is a sectional side view of the pressure sensor of 3rd Embodiment. 比較形態の圧力センサの側断面図である。It is a sectional side view of the pressure sensor of a comparison form.

<第1実施形態>
以下、図面を参照して、実施形態について説明する。
なお、以下の説明で用いる図面は、特徴部分を強調する目的で、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、同様の目的で、特徴とならない部分を省略して図示している場合がある。
First Embodiment
Hereinafter, embodiments will be described with reference to the drawings.
In the drawings used in the following description, for the purpose of emphasizing the characteristic portions, the characteristic portions may be enlarged and shown for convenience, and the dimensional ratio of each component may be limited to the same as the actual Absent. Moreover, for the same purpose, there may be a case where parts which are not characteristic are omitted.

図1は、第1実施形態の半導体実装構造体としての圧力センサ100の平面図である。また、図2は、図1の圧力センサ100におけるII−II線に沿う断面図である。
なお、各図にはX−Y−Z座標系を示した。以下の説明において、必要に応じて各座標系に基づいて各方向の説明を行う。
FIG. 1 is a plan view of a pressure sensor 100 as a semiconductor mounting structure according to the first embodiment. 2 is a cross-sectional view taken along line II-II in the pressure sensor 100 of FIG.
In each of the drawings, an XYZ coordinate system is shown. In the following description, each direction will be described based on each coordinate system as necessary.

図1及び図2に示すように、圧力センサ(半導体実装構造体)100は、リードフレーム40と、圧力センサチップ20と、保護剤60と、半導体回路チップ30と、応力緩和層70と、基体10と、を有している。   As shown in FIGS. 1 and 2, the pressure sensor (semiconductor mounting structure) 100 includes a lead frame 40, a pressure sensor chip 20, a protective agent 60, a semiconductor circuit chip 30, a stress relaxation layer 70, and a substrate. And 10.

リードフレーム40は、板形状を有している。このリードフレーム40の第1の面41には、半導体回路チップ30が実装されている。応力緩和層70は、半導体回路チップ30を覆うよう液状の材料を供給、硬化されることで形成されている。また、リードフレーム40の第2の面側には、圧力センサチップ20が配置されている。圧力センサチップ20は、保護剤60により覆われている。
以下、圧力センサ100を構成する各部について詳細に説明する。
The lead frame 40 has a plate shape. The semiconductor circuit chip 30 is mounted on the first surface 41 of the lead frame 40. The stress relief layer 70 is formed by supplying and curing a liquid material so as to cover the semiconductor circuit chip 30. The pressure sensor chip 20 is disposed on the second surface side of the lead frame 40. The pressure sensor chip 20 is covered by a protective agent 60.
Hereinafter, each part which comprises the pressure sensor 100 is demonstrated in detail.

<基体>
基体10は、例えば、エポキシ、PPS(ポリフェニレンサルファイド樹脂)、PBT(ポリブチレンテレフタレート)等のエンジニアリングプラスチックなどの樹脂からなる。基体10は、リードフレーム40、半導体回路チップ30、ボンディングワイヤ51及び応力緩和層70を基体10の樹脂で埋設させ一体とする。これにより、リードフレーム40、半導体回路チップ30、ボンディングワイヤ51及び応力緩和層70を外気や水分から遮断し、これらを保護することができる。
基体10の構成樹脂は、例えばエポキシ系樹脂であり、そのヤング率は例えば1GPa〜50GPa(好ましくは10GPa〜30GPa)である。
<Substrate>
The substrate 10 is made of, for example, a resin such as an engineering plastic such as epoxy, PPS (polyphenylene sulfide resin), PBT (polybutylene terephthalate) or the like. The base 10 has the lead frame 40, the semiconductor circuit chip 30, the bonding wire 51 and the stress relieving layer 70 embedded in the resin of the base 10 to be integrated. As a result, the lead frame 40, the semiconductor circuit chip 30, the bonding wire 51, and the stress relieving layer 70 can be shielded from the outside air and moisture, and these can be protected.
The constituent resin of the base 10 is, for example, an epoxy resin, and its Young's modulus is, for example, 1 GPa to 50 GPa (preferably 10 GPa to 30 GPa).

基体10は、リードフレーム40の第1の面41側(−Z側)に形成される本体部(半導体回路チップ側基体)16と、本体部16から、+Z側に環状に突出する環状壁部12と、この環状壁部12の外周に形成される鍔部13とを有する。
環状壁部12及び鍔部13は、本体部16と一体に形成されている。
なお、本実施形態の基体10の本体部16、環状壁部12並びに鍔部13は、平面視円形である。しかしながら、これらの平面視形状は円形に限らず、矩形その他の多角形など、任意の形状とすることができる。
The base 10 is a main body portion (semiconductor circuit chip side base body) 16 formed on the first surface 41 side (−Z side) of the lead frame 40 and an annular wall portion projecting annularly from the main body portion 16 to the + Z side. 12 and a collar 13 formed on the outer periphery of the annular wall 12.
The annular wall 12 and the collar 13 are integrally formed with the main body 16.
In addition, the main-body part 16 of the base | substrate 10 of this embodiment, the cyclic | annular wall part 12, and the collar part 13 are planar view circular. However, the shape in plan view is not limited to a circle, but may be an arbitrary shape such as a rectangle or another polygon.

環状壁部12は円筒状に形成され、その内部空間には、圧力センサチップ20が収容される収容部19が構成される。収容部19は、圧力センサチップ20を保護する保護剤60が満たされている。   The annular wall portion 12 is formed in a cylindrical shape, and a housing portion 19 in which the pressure sensor chip 20 is housed is formed in the inner space thereof. The housing portion 19 is filled with a protective agent 60 that protects the pressure sensor chip 20.

収容部19の底面の一部には、基体10の一部として延出する載置部17が形成されている。載置部17は、リードフレーム40の第2の面42側に形成され、圧力センサチップ20が設置される。
収容部19の底面であって、載置部17が形成されない部分は、リードフレーム40の一部(センサリード部44)が露出している。圧力センサチップ20は、ボンディングワイヤ50によって、露出したリードフレーム40と電気的に接続される。
A mounting portion 17 extending as a part of the base 10 is formed on a part of the bottom surface of the housing portion 19. The mounting portion 17 is formed on the second surface 42 side of the lead frame 40, and the pressure sensor chip 20 is installed.
A portion of the lead frame 40 (the sensor lead portion 44) is exposed on the bottom surface of the housing portion 19 where the mounting portion 17 is not formed. The pressure sensor chip 20 is electrically connected to the exposed lead frame 40 by a bonding wire 50.

載置部17は、基体10と別体の部材としても良い。その場合には、載置部17を構成する材料として、例えば基体10を構成する樹脂材料より硬度が低いものを選択することができる。これにより、基体10の吸湿や熱膨張等により圧力センサチップ20に加えられる応力を軽減し、圧力センサ100の測定精度を高めることができる。また、前述の載置部17は、厚く形成するほどにこの種の応力の影響を軽減でき、より測定精度を高める事ができる。   The placement unit 17 may be a member separate from the base 10. In that case, as a material which comprises the mounting part 17, the thing whose hardness is lower than the resin material which comprises the base | substrate 10, for example can be selected. As a result, the stress applied to the pressure sensor chip 20 due to moisture absorption or thermal expansion of the substrate 10 can be reduced, and the measurement accuracy of the pressure sensor 100 can be enhanced. Further, as the mounting portion 17 described above is formed thicker, the influence of this kind of stress can be alleviated, and the measurement accuracy can be further enhanced.

鍔部13は、基体10の外周に突出して設けられている。鍔部13の+Z側に形成された面13aは、平坦に形成されている。圧力センサ100を携帯用機器に搭載する場合は、鍔部13の面13aと携帯用機器の蓋体との間にガスケットを押圧することで、鍔部13より−Z側の防水を実現させる。   The collar portion 13 is provided to protrude on the outer periphery of the base 10. The surface 13a formed on the + Z side of the ridge portion 13 is formed flat. When the pressure sensor 100 is mounted on a portable device, by pressing a gasket between the surface 13 a of the collar 13 and the lid of the portable device, waterproofing on the −Z side of the collar 13 is realized.

<リードフレーム>
リードフレーム40は、導電体からなる板状体である。
リードフレーム40の第1の面41には、半導体回路チップ30が設置されている。また、リードフレーム40の第1の面41とは、反対側の第2の面42側には、載置部17を介し圧力センサチップ20が配置されている。
<Lead frame>
The lead frame 40 is a plate made of a conductor.
The semiconductor circuit chip 30 is disposed on the first surface 41 of the lead frame 40. Further, the pressure sensor chip 20 is disposed on the second surface 42 side opposite to the first surface 41 of the lead frame 40 via the mounting portion 17.

リードフレーム40は、熱伝導性に優れた材料からなることが好ましい。これにより、圧力センサチップ20および半導体回路チップ30の過熱または過冷却を防ぐことができる。したがって圧力センサチップ20および半導体回路チップ30の動作を安定化させるうえで有利となる。
このような材料として、リードフレーム40は、銅(Cu)、鉄(Fe)等の金属から形成することが好ましい。
The lead frame 40 is preferably made of a material excellent in thermal conductivity. Thereby, overheating or overcooling of the pressure sensor chip 20 and the semiconductor circuit chip 30 can be prevented. Therefore, it is advantageous in stabilizing the operation of the pressure sensor chip 20 and the semiconductor circuit chip 30.
As such a material, the lead frame 40 is preferably formed of a metal such as copper (Cu) or iron (Fe).

図3に、リードフレーム40の第1の面41側(−Z側)からの平面視を示す。なお、図3に示すリードフレーム40は、圧力センサ100の内部で折曲されている部分(折曲部45a)を展開した状態で示す。
リードフレーム40は半導体回路チップ30が実装される台座部46と、4つのターミナル端子45と、4つのセンサリード部44とから構成されている。
なお、ターミナル端子45及びセンサリード部44の数は、これに限定されるものではない。
FIG. 3 shows a plan view from the side of the first surface 41 (−Z side) of the lead frame 40. The lead frame 40 shown in FIG. 3 is shown in a state in which a portion bent at the inside of the pressure sensor 100 (a bent portion 45 a) is developed.
The lead frame 40 includes a pedestal 46 on which the semiconductor circuit chip 30 is mounted, four terminal terminals 45, and four sensor leads 44.
The number of terminal terminals 45 and sensor leads 44 is not limited to this.

台座部46には、半導体回路チップ30が実装され、さらにこの半導体回路チップ30を覆う応力緩和層70が形成されている。
台座部46において、第1の面41には、四辺形を描くように凹溝43が形成されている。この凹溝43の内側は、半導体回路チップ30を実装する実装領域46aが形成される。凹溝43により区画された実装領域46aは、半導体回路チップ30の外形に沿った形状を有している。即ち、凹溝43は、半導体回路チップ30の外形に沿って形成されている。
凹溝43は、硬化前の応力緩和層70が、凹溝43の外側に濡れ広がることを抑制する。
The semiconductor circuit chip 30 is mounted on the pedestal portion 46, and a stress relaxation layer 70 covering the semiconductor circuit chip 30 is further formed.
In the pedestal portion 46, the first groove 41 is formed on the first surface 41 so as to draw a quadrilateral. Inside the recessed groove 43, a mounting area 46a for mounting the semiconductor circuit chip 30 is formed. The mounting area 46 a partitioned by the recessed groove 43 has a shape along the outer shape of the semiconductor circuit chip 30. That is, the recessed groove 43 is formed along the outer shape of the semiconductor circuit chip 30.
The recessed groove 43 suppresses the wetting and spreading of the stress relaxation layer 70 before hardening to the outside of the recessed groove 43.

図4は、図2の領域Aの拡大図であり、凹溝43とこの凹溝43によって濡れ広がりが抑制される応力緩和層70の様子を示す図である。
本実施形態の凹溝43は、V字状またはU字状に形成されており、深さ方向に傾斜する二つの斜面43bを有する。この斜面43bと実装領域46aとの縁部には、エッジ部43aが形成されている。即ち、実装領域46aは、凹溝43の特にエッジ部43aによって区画されている。
FIG. 4 is an enlarged view of the region A of FIG. 2 and is a view showing the concave groove 43 and the state of the stress relaxation layer 70 in which the wetting and spreading is suppressed by the concave groove 43.
The recessed groove 43 of the present embodiment is formed in a V-shape or a U-shape, and has two slopes 43 b inclined in the depth direction. An edge portion 43a is formed at the edge between the slope 43b and the mounting area 46a. That is, the mounting area 46 a is partitioned by, in particular, the edge portion 43 a of the recessed groove 43.

硬化前の液状の応力緩和層70は、実装領域46aに供給されることで濡れ広がり、実装領域46aを覆う。さらに、実装領域46aの周縁であるエッジ部43aに達すると、表面張力により濡れ広がりが止まり、硬化前の応力緩和層70が濡れ広がることを抑制できる。この状態で、未硬化の材料を硬化させることで、実装領域46aの内部にのみ応力緩和層70を形成することができる。   The liquid stress relaxation layer 70 before hardening is wetted by being supplied to the mounting area 46 a and covers the mounting area 46 a. Furthermore, when reaching the edge portion 43a which is the peripheral edge of the mounting area 46a, the wetting and spreading are stopped by surface tension, and it is possible to suppress the wetting and spreading of the stress relaxation layer 70 before hardening. By curing the uncured material in this state, the stress relaxation layer 70 can be formed only inside the mounting area 46 a.

本実施形態の凹溝43は、その実装領域46a側に形成されたエッジ部43aが半導体回路チップ30の側面34と距離Wとなるように形成されている。距離Wは、半導体回路チップ30の厚みHの1/2より大きくとることが好ましく、Hより大きい事がより好ましい。
実装領域46aに形成される応力緩和層70は、表面張力によりその外面72aが湾曲凸面となるドーム状に形成される。即ち、応力緩和層70は、エッジ部43aの近傍でもっと薄く、中央に近づくにつれ徐々に厚く形成される。これに対して、半導体回路チップ30は、側面34と下面31との間で直角な角部35を有する。したがって、半導体回路チップ30は、側面34と下面31との間の角部35が、応力緩和層70から露出されやすい。
距離Wを半導体回路チップ30の厚みHの1/2より大きくすることにより、応力緩和層70は、半導体回路チップ30の角部35を含む全体を確実に覆うことができる。
The recessed groove 43 in the present embodiment is formed such that the edge portion 43 a formed on the mounting area 46 a side is at a distance W from the side surface 34 of the semiconductor circuit chip 30. The distance W is preferably larger than half of the thickness H of the semiconductor circuit chip 30, and more preferably larger than H.
The stress relieving layer 70 formed in the mounting area 46 a is formed in a dome shape whose outer surface 72 a is a curved convex surface by surface tension. That is, the stress relieving layer 70 is thinner in the vicinity of the edge portion 43a and gradually thickens toward the center. On the other hand, the semiconductor circuit chip 30 has a corner 35 that is perpendicular to the side surface 34 and the lower surface 31. Therefore, in the semiconductor circuit chip 30, the corner 35 between the side surface 34 and the lower surface 31 is easily exposed from the stress relieving layer 70.
By setting the distance W to be larger than 1/2 of the thickness H of the semiconductor circuit chip 30, the stress relieving layer 70 can reliably cover the whole of the semiconductor circuit chip 30 including the corner 35.

一例として、半導体回路チップ30の厚みHが300μmの場合は、エッジ部43aと半導体回路チップ30の側面34との距離Wを150μm以上とすることが好ましい。
また、応力緩和層70は、半導体回路チップ30とリードフレーム40との間に介在部71を形成する場合がある(図4参照)。この介在部71の厚みが、半導体回路チップ30の厚みHに対して無視できない場合には、距離Wは、介在部71の厚みと半導体回路チップ30の厚みHとの和の1/2より大きくすることが好ましい。
As an example, when the thickness H of the semiconductor circuit chip 30 is 300 μm, the distance W between the edge portion 43 a and the side surface 34 of the semiconductor circuit chip 30 is preferably 150 μm or more.
The stress relieving layer 70 may form an intervening portion 71 between the semiconductor circuit chip 30 and the lead frame 40 (see FIG. 4). When the thickness of the intervening portion 71 can not be ignored with respect to the thickness H of the semiconductor circuit chip 30, the distance W is larger than 1⁄2 of the sum of the thickness of the intervening portion 71 and the thickness H of the semiconductor circuit chip 30. It is preferable to do.

エッジ部43aと半導体回路チップ30の側面34との距離Wは、必ずしも一定である必要はない。例えば、凹溝43が蛇行して形成され、距離Wが半導体回路チップ30の厚みHの1/2より大きい範囲で、距離Wが変わっていても良い。     The distance W between the edge portion 43a and the side surface 34 of the semiconductor circuit chip 30 does not have to be constant. For example, the recessed groove 43 may be formed in a meandering manner, and the distance W may be changed in a range where the distance W is larger than 1⁄2 of the thickness H of the semiconductor circuit chip 30.

凹溝43の深さD1は、10μm以上とすることが好ましい。深さD1を10μm以上とすることで、表面応力により硬化前の応力緩和層70の濡れ広がりを確実に抑制できる。
また、凹溝43の深さD1は、リードフレーム40の厚さに対して2/3以下とすることが好ましく、1/2以下とすることがより好ましい。これにより、リードフレーム40の強度を確保し、組み立て工程における破損を防ぐことができる。
The depth D1 of the recessed groove 43 is preferably 10 μm or more. By setting the depth D1 to 10 μm or more, the wetting and spreading of the stress relaxation layer 70 before hardening can be reliably suppressed by the surface stress.
The depth D1 of the recessed groove 43 is preferably 2/3 or less, more preferably 1/2 or less of the thickness of the lead frame 40. Thereby, the strength of the lead frame 40 can be secured, and breakage in the assembly process can be prevented.

凹溝43は、エッチングにより形成することができる。これにより、鋭利なエッジ部43aを形成し、表面張力により確実に応力緩和層70の濡れ広がりを抑制できる。
また、凹溝43の形成方法は、フォトリソグラフィにより形成しても良く、また、機械加工により形成することもできる。
The recessed groove 43 can be formed by etching. Thereby, the sharp edge part 43a is formed, and the wetting and spreading of the stress relaxation layer 70 can be reliably suppressed by surface tension.
In addition, the method of forming the recessed groove 43 may be formed by photolithography or may be formed by machining.

ターミナル端子45は、半導体回路チップ30からボンディングワイヤ51により電気的に接続される。
ターミナル端子45は、圧力センサ100と外部との信号及び電源のやり取りに用いられる端子であり、例えば、電源端子、接地端子、信号入力端子、信号出力端子等に対応して設けられる。
ターミナル端子45は、ボンディングワイヤ51が接続される接続部45bと、溝部45cと折曲部45aとを有する。
溝部45cは、第1の面41側に形成された溝である。溝部45cは、エッチングなどにより形成することができる。ターミナル端子45は、溝部45cを谷として、接続部45bに対し折曲部45aを立ち上げて折り曲げられる。ターミナル端子45は、折曲部45aが立ち上がるように成形されることで、折曲部45aの一面が基体10の周面等において十分な面積で露出し、外部との接点を確保する(図示略)。
The terminal 45 is electrically connected to the semiconductor circuit chip 30 by the bonding wire 51.
The terminal terminal 45 is a terminal used to exchange signals and power between the pressure sensor 100 and the outside, and is provided corresponding to, for example, a power supply terminal, a ground terminal, a signal input terminal, a signal output terminal, and the like.
The terminal 45 has a connecting portion 45 b to which the bonding wire 51 is connected, a groove 45 c and a bent portion 45 a.
The groove 45 c is a groove formed on the first surface 41 side. The groove 45c can be formed by etching or the like. The terminal 45 is bent by raising the bent portion 45a with respect to the connecting portion 45b, with the groove 45c as a valley. The terminal terminal 45 is formed so that the bent portion 45a rises, so that one surface of the bent portion 45a is exposed in a sufficient area on the peripheral surface of the base 10 or the like to secure a contact with the outside (not shown) ).

図2に示すように、センサリード部44は、第1の面41において、半導体回路チップ30とボンディングワイヤ51により電気的に接続される。また、センサリード部44は、第2の面42において、圧力センサチップ20とボンディングワイヤ50により電気的に接続される。
センサリード部44は、半導体回路チップ30と圧力センサチップ20の間の信号のやり取りを行う中継端子として設けられている。
As shown in FIG. 2, the sensor lead portion 44 is electrically connected to the semiconductor circuit chip 30 by the bonding wire 51 on the first surface 41. In addition, the sensor lead portion 44 is electrically connected to the pressure sensor chip 20 by the bonding wire 50 on the second surface 42.
The sensor lead portion 44 is provided as a relay terminal for exchanging signals between the semiconductor circuit chip 30 and the pressure sensor chip 20.

図2において、センサリード部44及び台座部46の周縁に破線で除去部47を示した。これらの除去部47は、基体10によって、リードフレーム40をインサート成形する際に、金型によって把持するために設けられている。除去部47は、基体10を形成した後に、切断され除去される。   In FIG. 2, the removal portion 47 is indicated by broken lines around the sensor lead portion 44 and the pedestal portion 46. These removing portions 47 are provided by the base 10 for holding by the mold when the lead frame 40 is insert-molded. The removal portion 47 is cut and removed after the substrate 10 is formed.

<圧力センサチップ>
圧力センサチップ20としては、例えば、シリコン等からなる半導体基板の一面側に、ダイアフラム部と、基準圧力室としての密閉空間と、圧力によるダイアフラム部の歪抵抗の変化を測定するための複数の歪ゲージとを備えたものである。各歪ゲージは、ボンディングワイヤ50を介し異なるセンサリード部44にそれぞれ電気的に接続されている。
<Pressure sensor chip>
The pressure sensor chip 20 includes, for example, a diaphragm, a sealed space as a reference pressure chamber, and a plurality of strains for measuring changes in strain resistance of the diaphragm due to pressure on one side of a semiconductor substrate made of silicon or the like. It is equipped with a gauge. The strain gauges are electrically connected to different sensor leads 44 via bonding wires 50, respectively.

圧力センサチップ20は、ダイアフラム部が圧力を受けて撓むと、各歪ゲージにダイアフラム部の歪み量に応じた応力が発生し、この応力に応じて歪ゲージの抵抗値が変化し、この抵抗値変化に応じたセンサ信号が出力される。
この圧力センサチップ20は、MEMS(Micro Electro-Mechanical Systems)技術を利用した圧力センサチップである。
In the pressure sensor chip 20, when the diaphragm portion receives pressure and bends, a stress corresponding to the strain amount of the diaphragm portion is generated in each strain gauge, and the resistance value of the strain gauge changes according to this stress, and this resistance value A sensor signal corresponding to the change is output.
The pressure sensor chip 20 is a pressure sensor chip using MEMS (Micro Electro-Mechanical Systems) technology.

圧力センサチップ20は、収容部19内に収容され載置部17上に固定される。
圧力センサチップ20は、リードフレーム40の第2の面42側に設けられている。また、圧力センサチップ20は、平面視において、一部領域または全部領域がリードフレーム40から外れた位置に配置されていても良い。
The pressure sensor chip 20 is housed in the housing portion 19 and fixed on the mounting portion 17.
The pressure sensor chip 20 is provided on the second surface 42 side of the lead frame 40. In addition, the pressure sensor chip 20 may be disposed at a position where a partial area or the whole area is deviated from the lead frame 40 in a plan view.

圧力センサチップ20は、載置部17と反対側の上面21を回路が形成された面として配置されている。圧力センサチップ20の回路は、上面21に接続されたボンディングワイヤ50を介して、リードフレーム40のセンサリード部44に接続されている。   The pressure sensor chip 20 is disposed with the upper surface 21 opposite to the mounting portion 17 as a surface on which a circuit is formed. The circuit of the pressure sensor chip 20 is connected to the sensor lead portion 44 of the lead frame 40 via the bonding wire 50 connected to the upper surface 21.

<保護剤>
保護剤60は、収容部19内に充填されて圧力センサチップ20を覆っている。
保護剤60は、水や外気の浸入を防ぎ、圧力センサチップ20をこれらから保護する。
保護剤60としては、例えば、シリコーン樹脂やフッ素系の樹脂が使用できる。保護剤60は液状やゲル状とすることができる。保護剤60は高い粘性を持つことが好ましい。
保護剤60としては、例えば、硬度約0(ショアA硬度。JIS K 6253に準拠)の柔らかいゲル剤を用いることが望ましい。これによって、測定対象から加えられる圧力をそのまま圧力センサチップ20に伝達できるため、圧力センサチップ20による圧力検出の精度を低下させることはない。
保護剤60によって、水や外気の浸入を防ぎ、圧力センサチップ20への悪影響を防ぐことができる。
<Protective agent>
The protective agent 60 is filled in the container 19 and covers the pressure sensor chip 20.
The protective agent 60 prevents the infiltration of water and outside air, and protects the pressure sensor chip 20 from these.
As the protective agent 60, for example, a silicone resin or a fluorine-based resin can be used. The protective agent 60 can be in liquid or gel form. The protective agent 60 preferably has a high viscosity.
As the protective agent 60, for example, it is desirable to use a soft gel agent having a hardness of about 0 (Shore A hardness; in accordance with JIS K 6253). Since the pressure applied from the measuring object can be transmitted to the pressure sensor chip 20 as it is, the accuracy of pressure detection by the pressure sensor chip 20 is not reduced.
The protective agent 60 can prevent water and outside air from entering and can prevent the pressure sensor chip 20 from being adversely affected.

保護剤60は、光透過性が低く、可視光や紫外線を遮断するものであることが好ましい。これにより、圧力センサチップ20の劣化を防ぐことができる。保護剤60に顔料等を含有させて光透過性を低くしても良い。   The protective agent 60 preferably has low light transmittance and blocks visible light and ultraviolet light. Thereby, deterioration of the pressure sensor chip 20 can be prevented. A pigment etc. may be contained in the protective agent 60, and light transmittance may be made low.

<半導体回路チップ>
半導体回路チップ30は、例えば集積回路(integrated circuit、IC)である。
半導体回路チップ30は、平面視で矩形状を有し、矩形状の底面33と、その4つ周縁部にそれぞれ形成された側面34と、底面33と反対側の下面31とを有する直方体形状を有する。
<Semiconductor circuit chip>
The semiconductor circuit chip 30 is, for example, an integrated circuit (IC).
The semiconductor circuit chip 30 has a rectangular shape in plan view, and has a rectangular bottom surface 33, side surfaces 34 respectively formed on the four peripheral portions, and a bottom surface 31 opposite to the bottom surface 33. Have.

半導体回路チップ30は、リードフレーム40の第1の面41であって、台座部46の実装領域46aに配置される。上述したように、実装領域46aは、凹溝43のエッジ部43aによって区画される領域である。半導体回路チップ30は、その側面34がエッジ部43aから一定の距離Wとなるように配置されている。   The semiconductor circuit chip 30 is disposed on the mounting area 46 a of the pedestal 46 on the first surface 41 of the lead frame 40. As described above, the mounting area 46 a is an area defined by the edge portion 43 a of the recessed groove 43. The semiconductor circuit chip 30 is disposed such that the side surface 34 thereof is at a constant distance W from the edge portion 43a.

半導体回路チップ30は、少なくとも一部が、平面視において圧力センサチップ20に重なる位置にある。このように半導体回路チップ30と圧力センサチップ20とが平面視で重なるように配置されることで、圧力センサ100を小型化することができる。   The semiconductor circuit chip 30 is at a position where at least a part thereof overlaps the pressure sensor chip 20 in a plan view. The pressure sensor 100 can be miniaturized by arranging the semiconductor circuit chip 30 and the pressure sensor chip 20 to overlap in a plan view as described above.

半導体回路チップ30は、圧力センサチップ20からのセンサ信号が、入力されるとこれを処理して圧力検出信号として出力する。圧力センサチップ20からのセンサ信号は、ボンディングワイヤ50、センサリード部44、ボンディングワイヤ51を介して、半導体回路チップ30に入力される。   When the sensor signal from the pressure sensor chip 20 is input, the semiconductor circuit chip 30 processes this and outputs it as a pressure detection signal. A sensor signal from the pressure sensor chip 20 is input to the semiconductor circuit chip 30 via the bonding wire 50, the sensor lead portion 44, and the bonding wire 51.

半導体回路チップ30は、外部温度を測定する温度センサ32と、温度センサ32からの信号をA/D変換して温度信号として出力するA/D変換器(図示略)と、前記温度信号が入力される演算処理部(図示略)とを有する。
前記演算処理部では、前記温度信号に基づいて、圧力センサチップ20からのセンサ信号に補正処理を行うことができる。
温度センサ32としては、抵抗式(ブリッジ抵抗式)、ダイオード式、熱電対式、赤外線式等を採用できる。温度センサ32を内蔵することで、半導体回路チップ30は、系内の温度に応じて圧力検出信号を補正することができる。このため、精度の高い圧力測定が可能となる。
温度センサ32は、半導体回路チップ30内部において下面31に近接した位置に設けて、温度測定の精度を高めることが望ましい。
The semiconductor circuit chip 30 has a temperature sensor 32 for measuring an external temperature, an A / D converter (not shown) for A / D converting a signal from the temperature sensor 32 and outputting it as a temperature signal, and the temperature signal is input. And an arithmetic processing unit (not shown).
The arithmetic processing unit can correct the sensor signal from the pressure sensor chip 20 based on the temperature signal.
As the temperature sensor 32, a resistance type (bridge resistance type), a diode type, a thermocouple type, an infrared type, or the like can be adopted. By incorporating the temperature sensor 32, the semiconductor circuit chip 30 can correct the pressure detection signal according to the temperature in the system. Therefore, highly accurate pressure measurement can be performed.
It is desirable that the temperature sensor 32 be provided at a position close to the lower surface 31 inside the semiconductor circuit chip 30 to enhance the accuracy of the temperature measurement.

半導体回路チップ30は、リードフレーム40の第1の面41側に底面33が対向するように設けられている。半導体回路チップ30は、平面視において、全部領域がリードフレーム40の台座部46に収まるように配置されていることが好ましい。   The semiconductor circuit chip 30 is provided such that the bottom surface 33 is opposed to the first surface 41 side of the lead frame 40. The semiconductor circuit chip 30 is preferably arranged such that the entire area is accommodated in the pedestal portion 46 of the lead frame 40 in plan view.

半導体回路チップ30は、リードフレーム40と反対側の下面31を回路が形成された面として配置されている。半導体回路チップ30の回路は、下面31に接続されたボンディングワイヤ51を介して、リードフレーム40のセンサリード部44及びターミナル端子45に接続されている。   The semiconductor circuit chip 30 is disposed with the lower surface 31 opposite to the lead frame 40 as a surface on which a circuit is formed. The circuit of the semiconductor circuit chip 30 is connected to the sensor lead portion 44 and the terminal terminal 45 of the lead frame 40 via the bonding wire 51 connected to the lower surface 31.

半導体回路チップ30と圧力センサチップ20は、リードフレーム40に対して、互いに反対側に平面視で重なるように配置されている。これにより、配線長を短くするとともに、ノイズの影響を低減できる。
また、半導体回路チップ30と圧力センサチップ20とが、リードフレーム40を介して近接した位置に配置されていることにより、両者の温度差を小さくできる。これにより、半導体回路チップ30の温度センサ32において正確な温度測定を行い、圧力検出値を高精度で補正して検出精度を高めることができる。
The semiconductor circuit chip 30 and the pressure sensor chip 20 are disposed on the lead frame 40 so as to overlap with each other on the opposite side in plan view. Thus, the wiring length can be shortened and the influence of noise can be reduced.
In addition, since the semiconductor circuit chip 30 and the pressure sensor chip 20 are disposed close to each other via the lead frame 40, the temperature difference between the two can be reduced. As a result, accurate temperature measurement can be performed in the temperature sensor 32 of the semiconductor circuit chip 30, and the pressure detection value can be corrected with high accuracy to improve the detection accuracy.

<応力緩和層>
応力緩和層70は、半導体回路チップ30の底面33、4つ側面34、並びに下面31と覆っている。応力緩和層70は、未硬化の状態で、供給し硬化させることで形成される。
応力緩和層70は、基体10を構成する材料、及びリードフレーム40を構成する材料よりも低いヤング率を有し、半導体回路チップ30に加わる応力を緩和する機能を果たす。
<Stress relaxation layer>
The stress relieving layer 70 covers the bottom surface 33, the four side surfaces 34, and the lower surface 31 of the semiconductor circuit chip 30. The stress relieving layer 70 is formed by supplying and curing in the uncured state.
The stress relaxation layer 70 has a Young's modulus lower than that of the material of the substrate 10 and the material of the lead frame 40, and functions to relieve the stress applied to the semiconductor circuit chip 30.

応力緩和層70は、半導体回路チップ30の底面33側に設けられた介在部71と、半導体回路チップ30の側面34及び下面31側に設けられた被覆部72とを有する。本実施形態の応力緩和層70は、介在部71と被覆部72とが、別工程で形成される。   The stress relieving layer 70 has an intervening portion 71 provided on the bottom surface 33 side of the semiconductor circuit chip 30 and a covering portion 72 provided on the side surface 34 and the lower surface 31 side of the semiconductor circuit chip 30. In the stress relieving layer 70 of the present embodiment, the intervening portion 71 and the covering portion 72 are formed in separate steps.

介在部71は、半導体回路チップ30の底面33の全域を覆っている。また、介在部71は、底面33とリードフレーム40の第1の面41との間に介在して形成されている。したがって、半導体回路チップ30の底面33は、リードフレーム40から離隔している。   The intervening portion 71 covers the entire area of the bottom surface 33 of the semiconductor circuit chip 30. In addition, the interposing portion 71 is formed between the bottom surface 33 and the first surface 41 of the lead frame 40. Therefore, the bottom surface 33 of the semiconductor circuit chip 30 is separated from the lead frame 40.

介在部71を設けることにより、基体10、リードフレーム40及び半導体回路チップ30の熱膨張率の差、並びに基体10の吸湿に起因する応力が、半導体回路チップ30に加わることを抑制できる。   By providing the intervening portion 71, the semiconductor circuit chip 30 can be prevented from being stressed due to the difference in the thermal expansion coefficient of the base 10, the lead frame 40, and the semiconductor circuit chip 30, and the moisture absorption of the base 10.

介在部71は、一定の厚みを有することが好ましい。介在部71の厚みは、例えば、5〜100μm(好ましくは10〜50μm)とすることができる。介在部71の厚みを5μm以上とすることで高い応力緩和効果が得られる。また、厚みを100μm以下とすることで、全体の厚さ寸法を抑制できる。   The intervening portion 71 preferably has a constant thickness. The thickness of the intervening portion 71 can be, for example, 5 to 100 μm (preferably 10 to 50 μm). By setting the thickness of the intervening portion 71 to 5 μm or more, a high stress relaxation effect can be obtained. Moreover, the thickness dimension of the whole can be suppressed by thickness being 100 micrometers or less.

介在部71は、リードフレーム40に半導体回路チップ30を実装する前に底面33に形成できる。
この場合、介在部71は、実装前の半導体回路チップ30の底面33に未硬化(液状)の材料をディスペンサ等により供給し、これを加熱等により硬化させて形成し、その後、リードフレーム40に実装することで形成することができる。
The intervening portion 71 can be formed on the bottom surface 33 before the semiconductor circuit chip 30 is mounted on the lead frame 40.
In this case, the intervening portion 71 is formed by supplying an uncured (liquid) material to the bottom surface 33 of the semiconductor circuit chip 30 before mounting by a dispenser or the like, curing it by heating or the like, and thereafter forming the lead frame 40 It can be formed by mounting.

また、介在部71は、半導体回路チップ30を実装する前に、リードフレーム40の台座部46の第1の面41に未硬化の材料を供給、硬化させて形成しても良い。
この場合は、まず、リードフレーム40の第1の面41を上に向けた状態とする(図2において、上下逆転させた状態)。次に、台座部46の実装領域46a(凹溝43の内側)に上方から未硬化(液状)の材料をディスペンサ等により供給する。次に、半導体回路チップ30を供給された未硬化の材料の上に実装し、未硬化の材料を加熱等により硬化させることで、介在部71が形成される。
また、実装領域46aに未硬化の材料を供給、硬化を繰り返し厚塗りの介在部71を形成しても良い。
The intervening portion 71 may be formed by supplying an uncured material to the first surface 41 of the pedestal portion 46 of the lead frame 40 and curing the same before mounting the semiconductor circuit chip 30.
In this case, first, the first surface 41 of the lead frame 40 is directed upward (in FIG. 2, the state of being vertically reversed). Next, an uncured (liquid) material is supplied from above to the mounting area 46 a (inside the recessed groove 43) of the pedestal portion 46 by a dispenser or the like. Next, the semiconductor circuit chip 30 is mounted on the uncured material supplied, and the uncured material is cured by heating or the like to form the intervening portion 71.
Alternatively, an uncured material may be supplied to the mounting area 46a, and curing may be repeated to form the thickly coated intervening portion 71.

その他に、介在部71は、低ヤング率材料からなるシート体を、半導体回路チップ30、又はードフレーム40台座部46の第1の面41に貼り付けることで形成しても良い。   In addition, the intervening portion 71 may be formed by attaching a sheet made of a low Young's modulus material to the semiconductor circuit chip 30 or the first surface 41 of the pedestal portion 46 of the base frame 40.

被覆部72は、半導体回路チップ30の全体を覆うようにドーム状に形成されている。
被覆部72は、半導体回路チップ30の4つの側面34と下面31の全域を覆って固着している。また、被覆部72は、リードフレーム40の台座部46において、半導体回路チップ30が実装される周縁の領域を覆って固着している。
The covering portion 72 is formed in a dome shape so as to cover the whole of the semiconductor circuit chip 30.
The covering portion 72 covers the entire area of the four side surfaces 34 and the lower surface 31 of the semiconductor circuit chip 30 and is fixed. Further, the covering portion 72 covers and fixes the peripheral region on which the semiconductor circuit chip 30 is mounted in the pedestal portion 46 of the lead frame 40.

被覆部72を設けることにより、基体10、リードフレーム40及び半導体回路チップ30の熱膨張率の差、並びに基体10の吸湿に起因する応力が、半導体回路チップ30に加わることを抑制できる。
また、基体10は、半導体回路チップ30をリードフレーム40に実装した後に、これらの周囲に樹脂を回り込ませてインサート成形する。したがって、基体10を構成する樹脂材料が硬化した際に応力が残留し、半導体回路チップ30に負荷が加わる虞がある。被覆部72を設けることにより、基体10からの応力を緩和して、半導体回路チップ30に加わる負荷を軽減できる。
さらに、被覆部72を設けることによって、基体10が外力や吸湿等によって変形した場合であっても、これに起因する応力が半導体回路チップ30に加わることを抑制できる。
これにより、半導体回路チップ30の測定機能を正常に維持できる。
By providing the covering portion 72, the semiconductor circuit chip 30 can be prevented from being stressed due to the difference in the thermal expansion coefficient of the base 10, the lead frame 40, and the semiconductor circuit chip 30, and the moisture absorption of the base 10.
In addition, after the semiconductor circuit chip 30 is mounted on the lead frame 40, the substrate 10 is made to insert resin by making the resin wrap around these. Therefore, when the resin material constituting the base 10 is cured, stress may remain and a load may be applied to the semiconductor circuit chip 30. By providing the covering portion 72, the stress from the base 10 can be relaxed, and the load applied to the semiconductor circuit chip 30 can be reduced.
Furthermore, by providing the covering portion 72, even if the base 10 is deformed by an external force, moisture absorption or the like, it is possible to suppress application of stress resulting from this to the semiconductor circuit chip 30.
Thereby, the measurement function of the semiconductor circuit chip 30 can be maintained normally.

被覆部72の外面72aは、湾曲凸面をなす。即ち、被覆部72は、その中央部分が最も厚く、周縁に近いほど薄くなっている。被覆部72の外面72aを湾曲凸面とすることで、応力集中が起こりにくくなる。これにより、基体10が外力や吸湿、熱応力等により変形した場合であっても、その影響を半導体回路チップ30に及ぶのを抑制する効果を高めることができる。
また、被覆部72の外面72aを湾曲凸面とすることによって、インサート成形で基体10を形成する場合に、基体10を構成する樹脂材料が金型内でスムーズに流れ、基体10中にボイド等の欠陥が形成されることを抑制できる。
The outer surface 72a of the covering portion 72 forms a curved convex surface. That is, the covering portion 72 is thickest at its central portion, and becomes thinner toward the periphery. By forming the outer surface 72a of the covering portion 72 as a curved convex surface, stress concentration hardly occurs. Thus, even when the base 10 is deformed by external force, moisture absorption, thermal stress or the like, the effect of suppressing the influence of the base 10 on the semiconductor circuit chip 30 can be enhanced.
Further, by forming the outer surface 72a of the covering portion 72 as a curved convex surface, when forming the base 10 by insert molding, the resin material constituting the base 10 flows smoothly in the mold, and voids etc. are formed in the base 10. It is possible to suppress the formation of defects.

被覆部72は、半導体回路チップ30をリードフレーム40に実装し、ボンディングワイヤ51によりこれらを電気的に接続した後に形成する。
被覆部72の形成方法の一例を説明する。まず、リードフレーム40の第1の面41を上に向けた状態(図2において、上下逆転させた状態)で半導体回路チップ30の上方から未硬化(液状)の材料をディスペンサ等により供給する。供給された未硬化の材料は、表面張力によりドーム形状を形成し、半導体回路チップ30を覆う。また、未硬化の材料は、実装領域46aを覆うように濡れ広がる。未硬化の材料は、凹溝43に達すると自身の表面張力により濡れ広がりが抑制され、凹溝43の外側には広がらない。
この状態で、未硬化の材料を加熱等により硬化させることで、被覆部72が形成される。
このように形成された被覆部72は、介在部71と一体化し、半導体回路チップ30の全面(底面33、側面34、下面31)を覆う応力緩和層70を形成する。
The covering portion 72 is formed after the semiconductor circuit chip 30 is mounted on the lead frame 40 and electrically connected by the bonding wire 51.
An example of a method of forming the covering portion 72 will be described. First, an uncured (liquid) material is supplied from above the semiconductor circuit chip 30 by a dispenser or the like in a state in which the first surface 41 of the lead frame 40 is directed upward (in FIG. 2, upside down). The supplied uncured material forms a dome shape by surface tension and covers the semiconductor circuit chip 30. Also, the uncured material wets and spreads so as to cover the mounting area 46a. When the uncured material reaches the recessed groove 43, its surface tension suppresses the wetting and spreading, and does not spread outside the recessed groove 43.
In this state, the covering portion 72 is formed by curing the uncured material by heating or the like.
The covering portion 72 thus formed is integrated with the intervening portion 71 to form a stress relieving layer 70 covering the entire surface (bottom surface 33, side surface 34, lower surface 31) of the semiconductor circuit chip 30.

応力緩和層70を構成する材料として、熱硬化型樹脂、紫外線硬化型樹脂などが使用できる。具体的に応力緩和層70は、例えばシリコーン樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリイミド系樹脂等からなる。また、これらの材料のうち、2つ以上を併用して用いても良い。これらのうちで、シリコーン樹脂は、吸湿しにくいため、高温・高湿環境でも物性が変化しにくいため、最も好ましい。   As a material of which the stress relieving layer 70 is made, a thermosetting resin, an ultraviolet curable resin, or the like can be used. Specifically, the stress relaxation layer 70 is made of, for example, a silicone resin, an epoxy resin, a urethane resin, a polyimide resin, or the like. In addition, two or more of these materials may be used in combination. Among these, silicone resins are most preferable because they hardly absorb moisture, and their physical properties do not change easily even in high temperature and high humidity environments.

応力緩和層70のヤング率は、例えば1MPa〜500MPa(好ましくは1MPa〜100MPa)であることが好ましい。
応力緩和層70のヤング率は、基体10の構成材料のヤング率に対して1/10以下(好ましくは1/100以下)であることが好ましい。なお、ヤング率は、JIS K 7161、JIS K 7244の方法によって測定することができる。
The Young's modulus of the stress relaxation layer 70 is preferably, for example, 1 MPa to 500 MPa (preferably 1 MPa to 100 MPa).
The Young's modulus of the stress relaxation layer 70 is preferably 1/10 or less (preferably 1/100 or less) of the Young's modulus of the constituent material of the substrate 10. In addition, Young's modulus can be measured by the method of JISK7161 and JISK7244.

また、応力緩和層70は、チクソトロピー性(チクソ性)が低い樹脂材料とすることが好ましい。樹脂材料として、チクソトロピック剤が添加されたものは、高いチクソトロピー性を示すため、応力緩和層70として、チクソトロピック剤が添加されていないものを用いることが好ましい。応力緩和層70の樹脂材料として、チクソトロピック剤に代えて、水溶性高分子(セルロース系やポリカルボン酸系)や無機粒子(シリカ、層状ケイ酸塩などの粘土鉱物)を添加して特性を聴視したものを用いることができる。   The stress relaxation layer 70 is preferably made of a resin material having low thixotropy (thixotropy). The resin material to which the thixotropic agent is added exhibits high thixotropic properties, and therefore, it is preferable to use the stress relaxation layer 70 to which the thixotropic agent is not added. As a resin material of the stress relaxation layer 70, a water-soluble polymer (cellulose or polycarboxylic acid) or inorganic particles (silica, clay mineral such as layered silicate) is added in place of the thixotropic agent to obtain characteristics. It is possible to use what has been viewed.

一例として、応力緩和層70の樹脂材料は、JIS K 7117に記載の回転粘度計において、毎分回転数20rpmにおける粘度に対する毎分回転数2rpmにおける粘度の比(2rpm時の粘度/20rpmの粘度)として求められるチクソトロピー指数が1.7の樹脂材料を応力緩和層70として採用することができる。   As an example, the resin material of the stress relaxation layer 70 is, in a rotational viscometer described in JIS K 7117, a ratio of viscosity at 2 rpm to viscosity at 20 rpm per minute (viscosity at 2 rpm / viscosity at 20 rpm) A resin material having a thixotropy index of 1.7, which is required as the above, can be adopted as the stress relaxation layer 70.

応力緩和層70として、チクソトロピー性の低い材料を用いることで、硬化前の応力緩和層70の材料をディスペンサ等で供給した際に、この材料が塗布面に濡れ広がることができる。したがって、応力緩和層70の高さJ(図2参照)が大きくなりすぎない。これに対して、チクソトロピー性の高い材料を用いる場合には、応力緩和層70の高さJが大きくなり、応力緩和層70を覆う基体10に薄い部分が形成される虞がある。   By using a material with low thixotropy as the stress relieving layer 70, when the material of the stress relieving layer 70 before curing is supplied by a dispenser or the like, this material can wet and spread on the coated surface. Therefore, the height J (see FIG. 2) of the stress relaxation layer 70 does not become too large. On the other hand, when a material with high thixotropy is used, the height J of the stress relieving layer 70 becomes large, and a thin portion may be formed on the substrate 10 covering the stress relieving layer 70.

一方で、チクソトロピー性の低い材料を用いると、未硬化の材料が意図しない領域にまで濡れ広がって応力緩和層70を形成する虞がある。本実施形態の圧力センサ100では、応力緩和層70が形成される領域をリードフレーム40の実装領域46aに留めるために、実装領域46aが凹溝43により区画されている。凹溝43を形成することで、未硬化の応力緩和層70が、実装領域46aの外側に広がることを抑制できる。   On the other hand, when a material with low thixotropy is used, there is a possibility that the uncured material may wet and spread to an unintended region to form the stress relaxation layer 70. In the pressure sensor 100 of the present embodiment, the mounting area 46 a is partitioned by the recessed groove 43 in order to hold the area where the stress relaxation layer 70 is formed in the mounting area 46 a of the lead frame 40. By forming the recessed groove 43, it is possible to suppress the uncured stress relaxation layer 70 from spreading outside the mounting area 46a.

<比較形態>
図15に比較形態として、リードフレーム740に凹溝43を備えていない圧力センサ700を示す。なお、第1実施形態と同様の構成要素については、同一符号を付し、その説明を省略する。
圧力センサ700の応力緩和層770は、リードフレーム740の第1の面741において、台座部746の全体に形成されている。これは、未硬化の応力緩和層770を台座部746に供給することで、台座部746の全体に広がってしまうことによる。これにより、リードフレーム740の台座部746が外部に露出している部分の近傍等で、基体710に肉薄部710aが形成され、所望の強度を得ることができない虞がある。さらに、応力緩和層770と基体710の界面が、圧力センサ700の外周面に露出し、露出した界面から亀裂が生じる虞がある。
また、応力緩和層770が濡れ広がることで、半導体回路チップ30を完全に被覆するために、未硬化の応力緩和層770を大量に供給する必要が生じる。これにより、応力緩和層770の供給時間が長くなり、生産コストを高めることになる。
<Comparison form>
The pressure sensor 700 which is not equipped with the ditch | groove 43 in the lead frame 740 as a comparison form in FIG. 15 is shown. In addition, about the component similar to 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
The stress relieving layer 770 of the pressure sensor 700 is formed on the entire surface of the pedestal 746 on the first surface 741 of the lead frame 740. This is because supplying the uncured stress relaxation layer 770 to the pedestal 746 spreads the pedestal 746 in its entirety. As a result, the thin portion 710a is formed on the base 710 near the portion where the pedestal portion 746 of the lead frame 740 is exposed to the outside, etc., and there is a possibility that desired strength can not be obtained. Furthermore, the interface between the stress relieving layer 770 and the base 710 may be exposed to the outer peripheral surface of the pressure sensor 700, and a crack may be generated from the exposed interface.
Also, as the stress relieving layer 770 wets and spreads, it becomes necessary to supply a large amount of uncured stress relieving layer 770 in order to completely cover the semiconductor circuit chip 30. As a result, the supply time of the stress relaxation layer 770 becomes longer, and the production cost is increased.

第1実施形態の圧力センサ100は、リードフレーム40に凹溝43を形成し実装領域46aを区画することで、比較形態の圧力センサ700における上述の課題を解決するものである。   The pressure sensor 100 according to the first embodiment solves the above-described problem in the pressure sensor 700 of the comparative embodiment by forming the recessed groove 43 in the lead frame 40 and partitioning the mounting area 46 a.

<製造方法>
圧力センサ100を製造する方法の一例を説明する。
半導体回路チップ30の底面33、又はリードフレーム40の実装領域46aに、未硬化状態の応力緩和層70を供給、硬化させて応力緩和層70の介在部71とする。
次いで、半導体回路チップ30をリードフレーム40に設置し、ボンディングワイヤ51によって、半導体回路チップ30とリードフレーム40とを接続する。
次いで、半導体回路チップ30を覆うように未硬化状態の応力緩和層70を供給、硬化させて、効力緩和層の被覆部72とする。
次いで、これまでの工程で形成された半組品を金型内に設置し、樹脂成型により基体10を形成する。
次いで、基体10の載置部17上に圧力センサチップ20を設置し、ボンディングワイヤ50によって圧力センサチップ20とセンサリード部44とを接続する。
次いで、収容部19内に保護剤60を充填して、圧力センサチップ20を覆う。
以上の工程を経て、圧力センサ100を形成できる。
<Manufacturing method>
An example of a method of manufacturing the pressure sensor 100 will be described.
The stress relief layer 70 in the uncured state is supplied to the bottom surface 33 of the semiconductor circuit chip 30 or the mounting area 46 a of the lead frame 40 and cured to form the intervening portion 71 of the stress relief layer 70.
Next, the semiconductor circuit chip 30 is placed on the lead frame 40, and the semiconductor circuit chip 30 and the lead frame 40 are connected by the bonding wires 51.
Then, the stress relief layer 70 in the uncured state is supplied and cured so as to cover the semiconductor circuit chip 30 to form the covering portion 72 of the efficacy relief layer.
Next, the semi-assembled product formed in the previous steps is placed in a mold, and the substrate 10 is formed by resin molding.
Then, the pressure sensor chip 20 is placed on the mounting portion 17 of the base 10, and the pressure sensor chip 20 and the sensor lead portion 44 are connected by the bonding wire 50.
Then, the protective agent 60 is filled in the housing portion 19 to cover the pressure sensor chip 20.
Through the above steps, the pressure sensor 100 can be formed.

本実施形態の圧力センサ100は、半導体回路チップ30の周囲を応力緩和層70が覆っている。このため、半導体回路チップ30の周囲の部品(基体10、リードフレーム40)に生じた応力を緩和し、半導体回路チップ30加わる負荷を抑制できる。これによって、半導体回路チップ30の例えば温度センサ32の出力誤差が大きくなることを回避できる。   In the pressure sensor 100 of the present embodiment, the stress relieving layer 70 covers the periphery of the semiconductor circuit chip 30. Therefore, it is possible to relieve the stress generated in the components (the base 10 and the lead frame 40) around the semiconductor circuit chip 30, and to suppress the load applied to the semiconductor circuit chip 30. By this, it can be avoided that an output error of, for example, the temperature sensor 32 of the semiconductor circuit chip 30 becomes large.

基体10は、樹脂の硬化時に生じる応力や、硬化温度と室温との温度差により生じる熱応力などがかかった状態となっている。この状態で、外部環境により温度ストレスや湿度ストレスが加えられると、基体10等は変形しやすくなる。また、基体10等の変形に伴ってリードフレーム40にも変形が及ぶ可能性がある。特に、高温、高湿環境下では、基体10が吸湿しやすくなるため、このような変形が起こりやすくなる。   The substrate 10 is in a state of being subjected to stress generated at the time of curing of the resin and thermal stress generated by the temperature difference between the curing temperature and the room temperature. In this state, if temperature stress or humidity stress is applied due to the external environment, the base 10 or the like is easily deformed. In addition, the lead frame 40 may be deformed as the base 10 or the like is deformed. In particular, in a high temperature and high humidity environment, such a deformation is likely to occur because the substrate 10 easily absorbs moisture.

圧力センサ100は、半導体回路チップ30が低ヤング率材料からなる応力緩和層70に接しているため、基体10及びリードフレーム40の変形に起因する圧力が半導体回路チップ30に及ぶのを抑制できる。
このため、外部環境の変化によって、基体10等に温度ストレスや湿度ストレスが加えられた場合でも、半導体回路チップ30の温度センサ32の測定機能を正常に維持し、温度センサ32の出力に誤差が生じるのを抑制することができる。
In the pressure sensor 100, since the semiconductor circuit chip 30 is in contact with the stress relieving layer 70 made of a low Young's modulus material, the pressure caused by the deformation of the base 10 and the lead frame 40 can be suppressed from reaching the semiconductor circuit chip 30.
Therefore, even if temperature stress or humidity stress is applied to the base 10 etc. due to a change in the external environment, the measurement function of the temperature sensor 32 of the semiconductor circuit chip 30 is normally maintained, and the output of the temperature sensor 32 has an error. It can be suppressed to occur.

なお、本実施形態では、応力緩和層70は、半導体回路チップ30とリードフレーム40との間に形成される介在部71と、半導体回路チップ30の側面34及び下面31を覆う被覆部72とを有する。しかしながら、応力緩和層70は、介在部71と被覆部72のいずれか一方を有する形態であっても、一定の効果を奏することができる。   In the present embodiment, the stress relieving layer 70 includes the intervening portion 71 formed between the semiconductor circuit chip 30 and the lead frame 40, and the covering portion 72 covering the side surface 34 and the lower surface 31 of the semiconductor circuit chip 30. Have. However, even if the stress relaxation layer 70 has a configuration in which either the intervening portion 71 or the covering portion 72 is provided, certain effects can be achieved.

<第1変形例>
次に、上述の第1実施形態に採用可能な第1変形例のリードフレーム140について、図5、図6を基に説明を行う。なお、第1実施形態と同一の構成要素については、その説明を省略する。
First Modified Example
Next, a lead frame 140 of a first modified example that can be adopted in the above-described first embodiment will be described based on FIG. 5 and FIG. In addition, the description is abbreviate | omitted about the component same as 1st Embodiment.

図5は、リードフレーム140の第1の面141側(−Z側)からの平面視である。図5は、第1実施形態のリードフレーム40を示す図3に対応する。
リードフレーム140は半導体回路チップ130が実装される台座部146と、4つのターミナル端子145と、4つのセンサリード部144とから構成されている。
FIG. 5 is a plan view from the first surface 141 side (−Z side) of the lead frame 140. FIG. 5 corresponds to FIG. 3 showing the lead frame 40 of the first embodiment.
The lead frame 140 includes a pedestal 146 on which the semiconductor circuit chip 130 is mounted, four terminal terminals 145, and four sensor leads 144.

台座部146には、半導体回路チップ130が実装され、さらにこの半導体回路チップ130を覆う応力緩和層170が形成されている。
台座部146には、凹溝143と台座部146の周縁部146bとで、区画される矩形状の実装領域146aが形成されている。この実装領域146aは、半導体回路チップ130の外形に沿った形状を有している。
凹溝143と周縁部146bとは、硬化前の応力緩和層170が、実装領域146aの外側に濡れ広がることを抑制する。
The semiconductor circuit chip 130 is mounted on the pedestal portion 146, and a stress relaxation layer 170 covering the semiconductor circuit chip 130 is further formed.
In the pedestal portion 146, a rectangular mounting area 146a partitioned by the recessed groove 143 and the peripheral portion 146b of the pedestal portion 146 is formed. The mounting area 146 a has a shape along the outer shape of the semiconductor circuit chip 130.
The recessed groove 143 and the peripheral portion 146 b suppress the wetting and spreading of the stress relieving layer 170 before hardening to the outside of the mounting region 146 a.

凹溝143が、硬化前の応力緩和層170の濡れ広がりを抑制する原理は、上述の第1実施形態と同様である。台座部146の周縁部146bが、硬化前の応力緩和層170の濡れ広がりを抑制する原理について、図6を基に説明を行う。   The principle of suppressing the wetting and spreading of the stress relaxation layer 170 before curing is the same as that of the first embodiment described above. The principle of suppressing the wetting and spreading of the stress relieving layer 170 before hardening will be described based on FIG.

図6に、台座部146の周縁部146bと、この周縁部146bによって濡れ広がりが抑制される応力緩和層170の拡大断面図を示す。
周縁部146bは、台座部146の第1の面141に形成された実装領域146aに対して、略直角に形成されている。したがって、周縁部146bと実装領域146aとの境界には、エッジ部146dが形成されている。
実装領域146aは、台座部146の周縁部146bによるエッジ部146dと、凹溝143によりエッジ部(図4におけるエッジ部43aに相当)とで囲まれている。
FIG. 6 shows an enlarged cross-sectional view of the peripheral portion 146 b of the pedestal 146 and the stress relieving layer 170 whose wetting and spreading are suppressed by the peripheral portion 146 b.
The peripheral portion 146 b is formed substantially at right angles to the mounting area 146 a formed on the first surface 141 of the pedestal 146. Therefore, an edge 146 d is formed at the boundary between the peripheral edge 146 b and the mounting area 146 a.
The mounting area 146a is surrounded by an edge portion 146d by the peripheral portion 146b of the pedestal portion 146 and an edge portion (corresponding to the edge portion 43a in FIG. 4) by the recessed groove 143.

硬化前の応力緩和層170は、実装領域146aに供給されることで濡れ広がり、実装領域146aを覆う。さらに、実装領域146aの周縁であるエッジ部に達すると、表面張力により濡れ広がりが止まる。これにより、応力緩和層170が実装領域146aの外側に形成されることを抑制できる。   The stress relieving layer 170 before curing is wet spread by being supplied to the mounting area 146a and covers the mounting area 146a. Further, when reaching the edge portion which is the peripheral edge of the mounting area 146a, the surface tension stops the wetting and spreading. This can suppress the stress relieving layer 170 from being formed outside the mounting region 146a.

台座部146の周縁部146bは、エッジ部146dが半導体回路チップ130の側面134と距離Wとなるように形成されている。距離Wは、半導体回路チップ130の厚みHの1/2より大きくとることが好ましい。距離Wを半導体回路チップ130の厚みHの1/2より大きくすることにより、応力緩和層170は、半導体回路チップ130を確実に覆うことができる。   The peripheral portion 146 b of the pedestal 146 is formed such that the edge 146 d is at a distance W from the side surface 134 of the semiconductor circuit chip 130. Preferably, the distance W is greater than 1⁄2 of the thickness H of the semiconductor circuit chip 130. By making the distance W larger than half of the thickness H of the semiconductor circuit chip 130, the stress relieving layer 170 can reliably cover the semiconductor circuit chip 130.

<第2変形例>
次に、上述の第1実施形態に採用可能な第2変形例のリードフレーム240について、図7を基に説明を行う。図7は、第1実施形態のリードフレーム40を示す図3に対応し、同一の構成要素については、その説明を省略する。
Second Modified Example
Next, a lead frame 240 of a second modified example that can be adopted in the above-described first embodiment will be described based on FIG. 7. FIG. 7 corresponds to FIG. 3 showing the lead frame 40 of the first embodiment, and the description of the same components is omitted.

図7は、リードフレーム240の第1の面241側(−Z側)からの平面視である。
リードフレーム240は半導体回路チップ230が実装される台座部146と、4つのターミナル端子245と、4つのセンサリード部244とから構成されている。
FIG. 7 is a plan view from the first surface 241 side (−Z side) of the lead frame 240.
The lead frame 240 includes a pedestal 146 on which the semiconductor circuit chip 230 is mounted, four terminal terminals 245, and four sensor leads 244.

台座部246には、半導体回路チップ230が実装され、さらにこの半導体回路チップ230を覆う応力緩和層270が形成されている。
台座部246には、断続的に形成される複数の凹溝243と台座部246の周縁部246bとで、区画される矩形状の実装領域246aが形成されている。この実装領域246aは、半導体回路チップ230の外形に沿った形状を有している。
凹溝243と周縁部246bとは、硬化前の応力緩和層270が、実装領域246aの外側に濡れ広がることを抑制する。
A semiconductor circuit chip 230 is mounted on the pedestal 246, and a stress relief layer 270 covering the semiconductor circuit chip 230 is formed.
In the pedestal portion 246, a rectangular mounting area 246a is formed, which is divided by the plurality of concave grooves 243 intermittently formed and the peripheral portion 246b of the pedestal portion 246. The mounting area 246 a has a shape along the outer shape of the semiconductor circuit chip 230.
The recessed groove 243 and the peripheral portion 246 b suppress the wetting and spreading of the stress relieving layer 270 before hardening outside the mounting area 246 a.

第2変形例のリードフレーム240は、第1変形例のリードフレーム140(図6参照)と比較して、複数の凹溝243が断続的に形成されている点が異なる。
隣り合う凹溝243同士の間である溝間部243aは、第1の面241に連続する平坦な面である。したがって、リードフレーム240は、半導体回路チップ230の側面234に沿うように、凹溝243と溝間部243aとが順番に並んで形成されている。
The lead frame 240 of the second modification is different from the lead frame 140 (see FIG. 6) of the first modification in that a plurality of concave grooves 243 are formed intermittently.
An inter-groove portion 243 a between adjacent concave grooves 243 is a flat surface continuous with the first surface 241. Therefore, in the lead frame 240, the recessed groove 243 and the inter-groove portion 243a are formed in order along the side surface 234 of the semiconductor circuit chip 230.

このように、断続的な凹溝243を形成し、隣り合う凹溝243同士の間に溝間部243aを形成することで、リードフレーム140の強度を高めることができる。したがって、組み立て工程におけるリードフレーム140ハンドリング性が高まり、組み立て工程の簡易性を増すことができる。   Thus, the strength of the lead frame 140 can be enhanced by forming the intermittent concave grooves 243 and forming the inter-groove portions 243 a between the adjacent concave grooves 243. Therefore, the lead frame 140 can be easily handled in the assembly process, and the simplicity of the assembly process can be increased.

第2変形例のリードフレーム240は、凹溝243と実装領域246aとの境界に形成されるエッジ部(図4におけるエッジ部43aに相当)によって、硬化前の液状の応力緩和層270が濡れ広がることを抑制できる。また、溝間部243aは平坦面であるが、凹溝243で生じる表面張力によって硬化前の応力緩和層270は、溝間部243aから濡れ広がることはない。
隣り合う凹溝243同士の距離(即ち溝間部243aの長さ)は、凹溝243の長さに対して、1/3以下とすることが好ましい。この範囲であれば、溝間部243aからの濡れ広がりを凹溝243で生じる表面張力によって十分に抑制できる。
In the lead frame 240 of the second modification, the liquid stress relaxation layer 270 in a liquid state before hardening is spread by the edge portion (corresponding to the edge portion 43a in FIG. 4) formed at the boundary between the recessed groove 243 and the mounting region 246a. Can be suppressed. In addition, although the inter-groove portion 243 a is a flat surface, the stress relaxation layer 270 before hardening is not spread by wetting from the inter-groove portion 243 a due to surface tension generated in the recessed groove 243.
The distance between adjacent concave grooves 243 (that is, the length of the inter-groove portion 243 a) is preferably 1/3 or less of the length of the concave groove 243. Within this range, the wetting and spreading from the inter-groove portion 243 a can be sufficiently suppressed by the surface tension generated by the recessed groove 243.

<第3変形例>
次に、上述の第1実施形態に採用可能な第3変形例のリードフレーム340について、図8を基に説明を行う。図8は、第1実施形態のリードフレーム40を示す図3に対応し、同一の構成要素については、その説明を省略する。
Third Modified Example
Next, a lead frame 340 of a third modification that can be employed in the first embodiment described above will be described based on FIG. FIG. 8 corresponds to FIG. 3 showing the lead frame 40 of the first embodiment, and the description of the same components is omitted.

図8は、リードフレーム340の第1の面341側(−Z側)からの平面視である。
リードフレーム340は半導体回路チップ330が実装される台座部346と、4つのターミナル端子345と、4つのセンサリード部344とから構成されている。
FIG. 8 is a plan view from the first surface 341 side (−Z side) of the lead frame 340.
The lead frame 340 includes a pedestal 346 on which the semiconductor circuit chip 330 is mounted, four terminal terminals 345, and four sensor leads 344.

台座部346には、半導体回路チップ330が実装され、さらにこの半導体回路チップ330を覆う応力緩和層370が形成されている。
台座部346には、台座部346の周縁部346bと凹溝343とにより囲まれた矩形状の実装領域346aが形成されている。この実装領域346aは、半導体回路チップ330の外形の側面334に沿った形状を有している。
The semiconductor circuit chip 330 is mounted on the pedestal portion 346, and a stress relief layer 370 covering the semiconductor circuit chip 330 is further formed.
In the pedestal portion 346, a rectangular mounting area 346a surrounded by the peripheral edge portion 346b of the pedestal portion 346 and the recessed groove 343 is formed. The mounting area 346 a has a shape along the side surface 334 of the outer shape of the semiconductor circuit chip 330.

周縁部346bは、台座部346の第1の面341に形成された実装領域346aに対して、略直角に形成されているため、周縁部346bと実装領域346aとの縁部には、エッジ部(図6のエッジ部146dに相当)が形成されている。また、実装領域346aと、ターミナル端子345の一つの間には、凹溝343によりエッジ部(図4におけるエッジ部43aに相当)が形成されている。これらのエッジ部により、硬化前の応力緩和層370は、濡れ広がりが抑制される。これにより、応力緩和層370が実装領域346aの外側に形成されることを抑制できる。   The peripheral portion 346b is formed substantially at right angles to the mounting area 346a formed on the first surface 341 of the pedestal portion 346. Therefore, the edge between the peripheral portion 346b and the mounting area 346a is an edge portion. (Corresponding to the edge portion 146 d in FIG. 6) is formed. Further, an edge portion (corresponding to the edge portion 43 a in FIG. 4) is formed between the mounting area 346 a and one of the terminal terminals 345 by the recessed groove 343. These edge portions suppress the spreading of the stress relaxation layer 370 before hardening. Thus, formation of the stress relaxation layer 370 outside the mounting area 346a can be suppressed.

<第4変形例>
次に、上述の第1実施形態に採用可能な第4変形例のリードフレーム440について、図9を基に説明を行う。図9は、第1実施形態のリードフレーム40を示す図3に対応し、同一の構成要素については、その説明を省略する。
Fourth Modified Example
Next, a lead frame 440 of a fourth modified example that can be adopted in the first embodiment described above will be described based on FIG. FIG. 9 corresponds to FIG. 3 showing the lead frame 40 of the first embodiment, and the description of the same components is omitted.

図9は、リードフレーム440の第1の面441側(−Z側)からの平面視である。
リードフレーム440は半導体回路チップ430が実装される台座部446と、4つのターミナル端子445と、4つのセンサリード部444とから構成されている。
FIG. 9 is a plan view from the first surface 441 side (−Z side) of the lead frame 440.
The lead frame 440 includes a pedestal 446 on which the semiconductor circuit chip 430 is mounted, four terminal terminals 445, and four sensor leads 444.

台座部446には、半導体回路チップ430が実装され、さらにこの半導体回路チップ430を覆う応力緩和層470が形成されている。
台座部446には、凹溝443と台座部446の周縁部446bとで囲まれる実装領域446aが形成されている。
The semiconductor circuit chip 430 is mounted on the pedestal 446, and a stress relief layer 470 covering the semiconductor circuit chip 430 is further formed.
In the pedestal portion 446, a mounting region 446a surrounded by the recessed groove 443 and the peripheral portion 446b of the pedestal portion 446 is formed.

応力緩和層470は、ドーム状に形成される。また、半導体回路チップ430は、矩形状に形成されているため、外形の角部436で最も応力緩和層470から露出しやすい。
第4変形例のリードフレーム440において、台座部446に形成される実装領域446aは、半導体回路チップ430の外形の角部436の近傍において、他の部分より広く形成されている。
半導体回路チップ430の角部436の近傍以外では、凹溝443は、半導体回路チップ430の側面434と距離Wの位置に形成されている。半導体回路チップ430の角部436の近傍では、凹溝443又は台座部446の周縁部446bは、半導体回路チップ430の側面434と距離CWの位置に形成されている。角部436近傍における距離CWは、角部436以外の部分の距離Wに対して大きく形成されている。距離CWは、距離Wの1.4倍以上とすることが好ましい。
これによって、半導体回路チップ430の角部436近傍で、応力緩和層470が、半導体回路チップ430の外側に広く濡れ広がり、角部436が露出することを抑制できる。
The stress relieving layer 470 is formed in a dome shape. Further, since the semiconductor circuit chip 430 is formed in a rectangular shape, it is most easily exposed from the stress relieving layer 470 at the corner portion 436 of the outer shape.
In the lead frame 440 of the fourth modification, the mounting region 446 a formed in the pedestal 446 is formed wider in the vicinity of the corner 436 of the outer shape of the semiconductor circuit chip 430 than the other portions.
The recessed groove 443 is formed at a distance W from the side surface 434 of the semiconductor circuit chip 430 except in the vicinity of the corner portion 436 of the semiconductor circuit chip 430. In the vicinity of the corner portion 436 of the semiconductor circuit chip 430, the recessed portion 443 or the peripheral portion 446b of the pedestal portion 446 is formed at a distance CW from the side surface 434 of the semiconductor circuit chip 430. The distance CW in the vicinity of the corner portion 436 is formed larger than the distance W of the portion other than the corner portion 436. The distance CW is preferably 1.4 times or more the distance W.
Thus, the stress relieving layer 470 can be widely spread to the outside of the semiconductor circuit chip 430 in the vicinity of the corner portion 436 of the semiconductor circuit chip 430, and exposure of the corner portion 436 can be suppressed.

<第5変形例>
次に、上述の第1実施形態に採用可能な第5変形例のリードフレーム540について、図10を基に説明を行う。図10は、第1実施形態のリードフレーム40を示す図3に対応し、同一の構成要素については、その説明を省略する。
Fifth Modified Example
Next, a lead frame 540 of a fifth modified example that can be adopted in the first embodiment described above will be described based on FIG. FIG. 10 corresponds to FIG. 3 showing the lead frame 40 of the first embodiment, and the description of the same components is omitted.

図10は、リードフレーム540の第1の面541側(−Z側)からの平面視である。
リードフレーム540は半導体回路チップ530が実装される台座部546と、4つのターミナル端子545と、4つのセンサリード部544とから構成されている。
FIG. 10 is a plan view from the first surface 541 side (−Z side) of the lead frame 540.
The lead frame 540 includes a pedestal 546 on which the semiconductor circuit chip 530 is mounted, four terminal terminals 545, and four sensor leads 544.

台座部546には、半導体回路チップ530が実装され、さらにこの半導体回路チップ530を覆う応力緩和層570が形成されている。
台座部546には、凹溝543と台座部546の周縁部546b、546cとで囲まれる実装領域546aが形成されている。
A semiconductor circuit chip 530 is mounted on the pedestal portion 546, and a stress relaxation layer 570 covering the semiconductor circuit chip 530 is further formed.
In the pedestal portion 546, a mounting region 546a surrounded by the recessed groove 543 and the peripheral portions 546b and 546c of the pedestal portion 546 is formed.

第5変形例のリードフレーム540において、台座部546に形成される実装領域546aは、半導体回路チップ530の外形の角部536の近傍において、他の部分より広く形成されている。
半導体回路チップ530の角部536の近傍以外では、半導体回路チップ530から距離Wに、台座部546の周縁部546cが形成されている。また、半導体回路チップ530の角部536の近傍では、半導体回路チップ530から距離CWに、台座部546の周縁部546bが形成されている。角部536近傍における距離CWは、角部536以外の部分の距離Wに対して大きく形成されている。
これによって、半導体回路チップ530の角部536近傍で、応力緩和層570が、半導体回路チップ530の外側に広く濡れ広がり、角部536が露出することを抑制できる。
In the lead frame 540 of the fifth modification, the mounting area 546 a formed in the pedestal 546 is formed wider in the vicinity of the corner 536 of the outer shape of the semiconductor circuit chip 530 than the other parts.
A peripheral portion 546 c of the pedestal 546 is formed at a distance W from the semiconductor circuit chip 530 except near the corner 536 of the semiconductor circuit chip 530. Further, in the vicinity of the corner portion 536 of the semiconductor circuit chip 530, the peripheral portion 546b of the pedestal portion 546 is formed at a distance CW from the semiconductor circuit chip 530. The distance CW in the vicinity of the corner portion 536 is formed larger than the distance W of the portion other than the corner portion 536.
As a result, the stress relieving layer 570 can be widely spread to the outside of the semiconductor circuit chip 530 in the vicinity of the corner portion 536 of the semiconductor circuit chip 530, and exposure of the corner portion 536 can be suppressed.

<第6変形例>
上述の第1実施形態(及びその変形例)においては、リードフレーム40に半導体回路チップ30を囲むエッジ部43aが形成されている。
第1実施形態のエッジ部43aは、凹溝43と実装領域46aの境界として形成されている。また、第1変形例のエッジ部146dは、台座部146の周縁部146bと実装領域146aの境界として形成されている。第1実施形態、及びその変形例では、これらのエッジ部において、硬化前の応力緩和層に表面張力を生じさせる構成を有している。
しかしながら、エッジ部を形成する構成はこれらに限るものではなく、実装領域の周縁に形成された段差によって、エッジ部が形成されていても良い。
このようなエッジ部を有するリードフレームを、第6変形例のリードフレーム640として、図11を基に説明を行う。
<Sixth Modified Example>
In the above-described first embodiment (and its modification), the lead frame 40 is formed with an edge portion 43 a surrounding the semiconductor circuit chip 30.
The edge portion 43a of the first embodiment is formed as a boundary between the recessed groove 43 and the mounting area 46a. The edge 146 d of the first modification is formed as a boundary between the peripheral edge 146 b of the pedestal 146 and the mounting area 146 a. In the first embodiment and its modified example, in these edge portions, the surface tension is generated in the stress relaxation layer before curing.
However, the configuration for forming the edge portion is not limited to these, and the edge portion may be formed by a step formed at the periphery of the mounting region.
A lead frame having such an edge portion will be described based on FIG. 11 as a lead frame 640 of the sixth modification.

図11は、リードフレーム640の台座部646の段差643と、この段差643によって濡れ広がりが抑制される応力緩和層670の拡大断面図である。
リードフレーム640の第1の面641において、台座部646には、半導体回路チップ630を実装する実装領域646aが、他の領域(非実装領域641a)より高い位置に形成されている。実装領域646aと非実装領域641aとの間には、前記半導体回路チップ630の外形に沿って高さD2の段差643が形成されている。
FIG. 11 is an enlarged cross-sectional view of the step 643 of the pedestal 646 of the lead frame 640 and the stress relaxation layer 670 whose wetting and spreading are suppressed by the step 643.
In the pedestal portion 646 of the first surface 641 of the lead frame 640, a mounting area 646a for mounting the semiconductor circuit chip 630 is formed at a position higher than the other area (non-mounting area 641a). A step 643 having a height D2 is formed along the outer shape of the semiconductor circuit chip 630 between the mounting area 646a and the non-mounting area 641a.

段差643は、実装領域646aに対し略直角に形成されている。したがって、段差643と実装領域646aとの境界には、エッジ部646dが形成されている。
硬化前の応力緩和層670は、実装領域646aに供給されることで濡れ広がり、実装領域646aを覆う。さらに、実装領域646aの周縁であるエッジ部646dに達すると、表面張力により濡れ広がりが止まる。
The step 643 is formed substantially at right angles to the mounting area 646a. Therefore, an edge portion 646 d is formed at the boundary between the step 643 and the mounting area 646 a.
The stress relaxation layer 670 before hardening is spread to the mounting area 646a by being supplied to the mounting area 646a and covers the mounting area 646a. Furthermore, when reaching the edge portion 646d which is the periphery of the mounting area 646a, the surface tension stops the wetting and spreading.

段差643は、エッジ部646dが半導体回路チップ630の側面634と距離Wとなるように形成されている。距離Wは、半導体回路チップ630の厚みHの1/2より大きくとることが好ましい。距離Wを半導体回路チップ630の厚みHの1/2より大きくすることにより、応力緩和層670は、半導体回路チップ630を確実に覆うことができる。   The step 643 is formed such that the edge portion 646 d is at a distance W from the side surface 634 of the semiconductor circuit chip 630. Preferably, the distance W is greater than 1⁄2 of the thickness H of the semiconductor circuit chip 630. By making the distance W larger than half of the thickness H of the semiconductor circuit chip 630, the stress relieving layer 670 can reliably cover the semiconductor circuit chip 630.

このような段差643を、例えば第1実施形態の凹溝43(図3参照)に代えて設けることができる。これによって、実装領域646aの外側に応力緩和層670が形成されることを抑制できる。   Such a step difference 643 can be provided, for example, in place of the recessed groove 43 (see FIG. 3) of the first embodiment. This can suppress the formation of the stress relieving layer 670 outside the mounting area 646a.

段差643の高さD2は、10μm以上とすることが好ましい。深さD2を10μm以上とすることで、表面応力により硬化前の応力緩和層670の濡れ広がりを確実に抑制できる。   The height D2 of the step 643 is preferably 10 μm or more. By setting the depth D2 to 10 μm or more, the wetting and spreading of the stress relaxation layer 670 before hardening can be reliably suppressed by the surface stress.

段差643は、リードフレーム640の第1の面641をプレスや切削などの機械加工により形成することができる。また、リードフレーム640の第1の面641に付着物を均一厚さで積層させて、第1の面641に対して高さD2の付着層を形成しても良い。この場合は、付着層の表面が実装領域646aとして構成される。   The step 643 can form the first surface 641 of the lead frame 640 by mechanical processing such as pressing or cutting. Alternatively, the deposit may be stacked on the first surface 641 of the lead frame 640 with a uniform thickness to form a deposited layer having a height D 2 with respect to the first surface 641. In this case, the surface of the adhesion layer is configured as a mounting area 646a.

<第2実施形態>
次に、第2実施形態の圧力センサ(半導体実装構造体)800について説明する。
図12は、圧力センサ800の平面図である。また、図13は、図12の圧力センサ800におけるXIII−XIII線に沿う断面図である。
圧力センサ800は、第1実施形態の圧力センサ100と比較して主に載置部817の構成が異なる。なお、第1実施形態と同一の構成要素については、その説明を省略する。
Second Embodiment
Next, a pressure sensor (semiconductor mounting structure) 800 according to a second embodiment will be described.
FIG. 12 is a plan view of the pressure sensor 800. FIG. FIG. 13 is a cross-sectional view taken along line XIII-XIII of the pressure sensor 800 of FIG. 12.
The pressure sensor 800 mainly differs in the configuration of the mounting portion 817 from the pressure sensor 100 of the first embodiment. In addition, the description is abbreviate | omitted about the component same as 1st Embodiment.

図12及び図13に示すように、圧力センサ800は、第1実施形態の圧力センサ100と同様に、リードフレーム40と、基体810と、圧力センサチップ20と、保護剤60と、半導体回路チップ30と、応力緩和層70と、を有する。   As shown in FIGS. 12 and 13, the pressure sensor 800 includes the lead frame 40, the base 810, the pressure sensor chip 20, the protective agent 60, and the semiconductor circuit chip as in the pressure sensor 100 according to the first embodiment. 30 and a stress relaxation layer 70.

本実施形態のリードフレーム40は、第1実施形態と同様に第1の面41に四辺形を描くように凹溝43が形成されている。第1の面41において、凹溝43の内側の領域には、半導体回路チップ30が実装されている。   In the lead frame 40 of the present embodiment, the recessed groove 43 is formed to draw a quadrilateral on the first surface 41 as in the first embodiment. The semiconductor circuit chip 30 is mounted in the area inside the recessed groove 43 in the first surface 41.

基体810は、第1実施形態と同様に樹脂材料からなる。基体810は、上側(+Z側)に開口する円筒状の環状壁部12を有し、環状壁部12の内部空間には、圧力センサチップ20が収容される収容部19が構成される。収容部19の底面の一部には、基体810の一部として延出する載置部817が形成されている。   The substrate 810 is made of a resin material as in the first embodiment. The base 810 has a cylindrical annular wall 12 that opens on the upper side (+ Z side), and in the internal space of the annular wall 12, a housing 19 in which the pressure sensor chip 20 is housed is formed. On a part of the bottom surface of the housing portion 19, a mounting portion 817 extending as a part of the base 810 is formed.

載置部817は、リードフレーム40の第2の面42側に形成され、圧力センサチップ20が搭載される。圧力センサチップ20は、例えば接着剤20aにより載置部817に固定されている。図12に示すように、載置部817は、矩形状を有している。載置部817の四隅817bからはそれぞれブリッジ部817aが放射状に延びている。載置部817は、ブリッジ部817aを介して環状壁部12の内周面と接続されている。   The mounting portion 817 is formed on the second surface 42 side of the lead frame 40, and the pressure sensor chip 20 is mounted. The pressure sensor chip 20 is fixed to the mounting portion 817 by, for example, an adhesive 20 a. As shown in FIG. 12, the placement unit 817 has a rectangular shape. Bridge portions 817a radially extend from the four corners 817b of the mounting portion 817, respectively. The placement unit 817 is connected to the inner circumferential surface of the annular wall 12 via the bridge 817 a.

載置部817は、平面視でリードフレーム40の凹溝43に囲まれた領域の内側に位置する。リードフレーム40は、基体810の吸湿による膨潤の応力などを受けて変形する場合がある。リードフレーム40は、局所的に薄くなった凹溝43を起点として変形しやすい。載置部817は、凹溝43の内側に配置されていることでリードフレーム40の変形に影響されにくい。なお、ブリッジ部817aは、平面視で凹溝43と重なって配置されるが、リードフレーム40の変形の影響がないほどに十分に細く形成されている。   The placement portion 817 is located inside the area surrounded by the recessed groove 43 of the lead frame 40 in plan view. The lead frame 40 may be deformed due to a swelling stress or the like due to moisture absorption of the base 810. The lead frame 40 is easily deformed starting from the locally thinned concave groove 43. The placement portion 817 is less likely to be affected by the deformation of the lead frame 40 by being disposed inside the recessed groove 43. The bridge portion 817a is disposed to overlap the recessed groove 43 in a plan view, but is formed to be sufficiently thin so as not to be affected by the deformation of the lead frame 40.

本実施形態の圧力センサ800によれば、載置部817が、平面視で凹溝43の内側に位置することで、凹溝を起点とするリードフレーム40の変形の影響が圧力センサチップ20に及ぶことを抑制することができる。すなわち、載置部817がリードフレーム40とともに変形することが抑制され、載置部817に搭載された圧力センサチップ20にはリードフレーム40の変形に起因する応力が加わらず正確な圧力測定が可能となる。また、圧力センサチップ20に加えて、半導体回路チップ30に対しても応力が加わりにくくなる。   According to the pressure sensor 800 of the present embodiment, the pressure sensor chip 20 is affected by the deformation of the lead frame 40 starting from the recessed groove because the mounting portion 817 is positioned inside the recessed groove 43 in plan view. It can be suppressed. That is, deformation of the mounting portion 817 together with the lead frame 40 is suppressed, and stress can not be applied to the pressure sensor chip 20 mounted on the mounting portion 817 due to the deformation of the lead frame 40, and accurate pressure measurement is possible. It becomes. In addition to the pressure sensor chip 20, stress is less likely to be applied to the semiconductor circuit chip 30.

<第3実施形態>
次に、第3実施形態の圧力センサ(半導体実装構造体)900について説明する。
図14は、圧力センサ900の平面図である。
圧力センサ900は、第1実施形態の圧力センサ100と比較して主に載置部917の構成が異なる。なお、第1実施形態と同一の構成要素については、その説明を省略する。
Third Embodiment
Next, a pressure sensor (semiconductor mounting structure) 900 according to a third embodiment will be described.
FIG. 14 is a plan view of the pressure sensor 900. FIG.
The pressure sensor 900 mainly differs from the pressure sensor 100 of the first embodiment in the configuration of the mounting portion 917. In addition, the description is abbreviate | omitted about the component same as 1st Embodiment.

圧力センサ900は、第1実施形態の圧力センサ100と同様に、第1の面41に凹溝43が形成されたリードフレーム40と、樹脂材料からなる基体910と、圧力センサチップ20と、保護剤60と、半導体回路チップ30と、応力緩和層70と、載置部917を有する。本実施形態において、基体910と載置部917は、別体である。   Similar to the pressure sensor 100 of the first embodiment, the pressure sensor 900 has a lead frame 40 having a recessed groove 43 formed in the first surface 41, a base 910 made of a resin material, a pressure sensor chip 20, and protection. An agent 60, a semiconductor circuit chip 30, a stress relieving layer 70, and a mounting portion 917 are provided. In the present embodiment, the base 910 and the placement unit 917 are separate bodies.

基体910は、上側(+Z側)に開口する円筒状の環状壁部12を有し、環状壁部12の内部空間には、圧力センサチップ20が収容される収容部19が構成される。収容部19の底面において、リードフレーム40の第2の面42には、載置部917が搭載されている。載置部917は、接着剤917aによりリードフレーム40に固定されている。   The base 910 has a cylindrical annular wall 12 opened to the upper side (+ Z side), and in the internal space of the annular wall 12, a housing 19 in which the pressure sensor chip 20 is housed is formed. A mounting portion 917 is mounted on the second surface 42 of the lead frame 40 on the bottom surface of the housing portion 19. The placement unit 917 is fixed to the lead frame 40 by an adhesive 917 a.

載置部917は、例えば矩形状を有している。載置部917を構成する材料のヤング率は、リードフレーム40を構成する材料のヤング率と同じ又はそれ以上である。載置部917は、例えば、Cu合金、Si、Fe合金、アルミナから構成することができ、特にヤング率が高いアルミナを用いることが好ましい。
上述したように、リードフレーム40は、基体910の吸湿による膨潤の応力などを受けて変形する場合がある。載置部917を構成する材料のヤング率を、上述の構成とすることで、載置部917がリードフレーム40を補強する効果を奏し、リードフレーム40の変形を抑制できる。
載置部917の補強効果は、載置部917の厚さとリードフレーム40の厚さとの比率に応じて変化する。例えば、載置部917の厚さがリードフレーム40の厚さに対して0.5倍以上、3倍以下とすることが好ましい。この範囲であれば、リードフレーム40の変形を効果的に抑制することができる。
The placement unit 917 has, for example, a rectangular shape. The Young's modulus of the material forming the mounting portion 917 is equal to or greater than the Young's modulus of the material forming the lead frame 40. The mounting portion 917 can be made of, for example, a Cu alloy, Si, an Fe alloy, or alumina. In particular, it is preferable to use alumina having a high Young's modulus.
As described above, the lead frame 40 may be deformed due to the swelling stress or the like due to the moisture absorption of the base 910. By setting the Young's modulus of the material forming the mounting portion 917 to the above-described configuration, the mounting portion 917 exerts an effect of reinforcing the lead frame 40, and deformation of the lead frame 40 can be suppressed.
The reinforcing effect of the mounting portion 917 changes in accordance with the ratio of the thickness of the mounting portion 917 to the thickness of the lead frame 40. For example, the thickness of the mounting portion 917 is preferably 0.5 times or more and 3 times or less the thickness of the lead frame 40. Within this range, deformation of the lead frame 40 can be effectively suppressed.

また、載置部917は、平面視でリードフレーム40の凹溝43に囲まれた領域の内側に位置する。リードフレーム40は、局所的に薄くなった凹溝43を起点として変形しやすいため、載置部917は、凹溝43の内側に配置されていることでリードフレーム40の変形に影響されにくい。   The placement portion 917 is located inside the area surrounded by the concave groove 43 of the lead frame 40 in a plan view. Since the lead frame 40 is easily deformed starting from the locally thin recessed groove 43, the placement portion 917 is hardly influenced by the deformation of the lead frame 40 by being disposed inside the recessed groove 43.

本実施形態の圧力センサ900によれば、載置部917がヤング率の高い材料からなることでリードフレーム40の変形が抑制される。一方で、載置部917は、平面視で凹溝43に囲まれた領域の内側に配置されていることで、凹溝43を起点とするリードフレーム40の変形の影響を受けにくい。これらの作用により、載置部917に搭載された圧力チップがリードフレーム40の変形に影響されにくくなり、圧力センサ900は、正確な圧力測定が可能となる。また、圧力センサチップ20に加えて、半導体回路チップ30に対しても応力が加わりにくくなる。   According to the pressure sensor 900 of the present embodiment, the deformation of the lead frame 40 is suppressed by the mounting portion 917 being made of a material having a high Young's modulus. On the other hand, the placement portion 917 is less likely to be affected by the deformation of the lead frame 40 starting from the recessed groove 43 by being disposed inside the area surrounded by the recessed groove 43 in plan view. By these actions, the pressure chip mounted on the mounting portion 917 is less likely to be affected by the deformation of the lead frame 40, and the pressure sensor 900 can perform accurate pressure measurement. In addition to the pressure sensor chip 20, stress is less likely to be applied to the semiconductor circuit chip 30.

なお、第2実施形態および第3実施形態においては、リードフレーム40に凹溝43が設けられた場合に凹溝43を起点とする変形を抑制する手段について説明した。一方で、上述の第6変形例(図11)に示すようにリードフレームに段差643が設けられている場合においても、リードフレームには段差643を起点とする変形が起こりやすくなる。第2実施形態および第3実施形態の解決手段は、このような場合においても有効である。   In the second and third embodiments, the means for suppressing the deformation starting from the recessed groove 43 when the recessed groove 43 is provided in the lead frame 40 has been described. On the other hand, even when the step 643 is provided in the lead frame as shown in the sixth modification (FIG. 11) described above, deformation starting from the step 643 is likely to occur in the lead frame. The solutions in the second and third embodiments are effective in such a case.

以上に、本発明の様々な実施形態を説明したが、各実施形態における各構成及びそれらの組み合わせ等は一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、及びその他の変更が可能である。また、本発明は実施形態によって限定されることはない。   Although various embodiments of the present invention have been described above, each configuration and each combination thereof in each embodiment is an example, and addition, omission, replacement of a configuration, and the like without departing from the spirit of the present invention And other modifications are possible. Further, the present invention is not limited by the embodiments.

10、810、910…基体、20…圧力センサチップ、17、817、917…載置部、30、130、230、330、430、530、630…半導体回路チップ、34、134、234、334、434、634…側面、40、140、240、340、440、540、640…リードフレーム、41、141、241、341、441、541、641…第1の面、42…第2の面、43、143、243、343、443、543…凹溝、43a、146d、646d…エッジ部、44、144、244、344、444、544…センサリード部、45、145、245、345、445、545…ターミナル端子、46、146、246、346、446、546、646…台座部、46a、146a、246a、346a、446a、546a、646a…実装領域、50、51…ボンディングワイヤ、60…保護剤、70、170、270、370、470、570、670…応力緩和層、71…介在部、72…被覆部、100、800、900…圧力センサ(半導体実装構造体)、146b、246b、346b、446b、546b、546c…周縁部、243a…溝間部、436、536…角部、641a…非実装領域、643…段差、CW、W…距離、D1、D2…高さ、H…厚み、J…高さ 10, 810, 910 ... base body, 20 ... pressure sensor chip, 17, 817, 917 ... mounting portion, 30, 130, 230, 330, 430, 530, 630 ... semiconductor circuit chip, 34, 134, 234, 334, 434, 634 ... side surfaces 40, 140, 240, 340, 440, 540, 640 ... lead frames 41, 141, 241, 341, 441, 541, 641 ... first surface, 42 ... second surface, 43 , 143, 243, 343, 443, 543 ... recessed grooves 43a, 146 d, 646 d ... edge portions 44, 144, 244, 344, 444, 544 ... sensor lead portions 45, 145, 245, 345, 445, 545 ... terminal terminals 46, 146, 246, 346, 446, 546, 646 ... pedestal portions 46a, 146a, 246a, 346 446a 546a 646a mounting region 50 51 bonding wire 60 protective agent 70 170 270 370 470 570 670 stress relieving layer 71 intervening portion 72 covering portion 100, 800, 900 ... pressure sensor (semiconductor mounting structure), 146b, 246b, 346b, 446b, 546b, 546c ... peripheral part, 243a ... inter-groove part, 436, 536 ... corner part 641a ... non-mounting area, 643 ... step, CW, W ... distance, D1, D2 ... height, H ... thickness, J ... height

Claims (11)

リードフレームと、
前記リードフレームの第1の面に実装された半導体回路チップと、
前記半導体回路チップを覆うように供給された液状の材料を硬化させて形成された応力緩和層と、を有し、
前記リードフレームの第1の面に、前記半導体回路チップを平面視した時の第1の面における外形に沿ったエッジ部が形成され
前記リードフレームの前記第1の面と反対側の第2の面に載置部を介して圧力センサチップが配置され、
前記載置部は、平面視で前記第1の面の前記エッジ部に囲まれた領域の内側に位置する、半導体実装構造体。
Lead frame,
A semiconductor circuit chip mounted on the first surface of the lead frame;
And a stress relief layer formed by curing a liquid material supplied so as to cover the semiconductor circuit chip,
An edge portion is formed on the first surface of the lead frame along the outer shape of the first surface when the semiconductor circuit chip is viewed in plan .
A pressure sensor chip is disposed on a second surface opposite to the first surface of the lead frame via a mounting portion,
The semiconductor mounting structure , wherein the placement portion is located inside a region surrounded by the edge portion of the first surface in a plan view .
リードフレームと、  Lead frame,
前記リードフレームの第1の面に実装された半導体回路チップと、  A semiconductor circuit chip mounted on the first surface of the lead frame;
前記半導体回路チップを覆うように供給された液状の材料を硬化させて形成された応力緩和層と、を有し、  And a stress relief layer formed by curing a liquid material supplied so as to cover the semiconductor circuit chip,
前記リードフレームの第1の面に、前記半導体回路チップを平面視した時の第1の面における外形に沿ったエッジ部が形成され、  An edge portion is formed on the first surface of the lead frame along the outer shape of the first surface when the semiconductor circuit chip is viewed in plan.
前記リードフレームの前記第1の面と反対側の第2の面に載置部を介して圧力センサチップが配置され、  A pressure sensor chip is disposed on a second surface opposite to the first surface of the lead frame via a mounting portion,
前記載置部を構成する材料のヤング率は、前記リードフレームを構成する材料のヤング率と同じ又はそれ以上である、半導体実装構造体。  The semiconductor mounting structure, wherein the Young's modulus of the material forming the mounting portion is equal to or greater than the Young's modulus of the material forming the lead frame.
前記エッジ部と前記半導体回路チップの外形を構成する側面との距離が、前記半導体回路チップの厚みの1/2より大きい請求項1又は2に記載の半導体実装構造体。 The distance of the edge portion and the side surface constituting the outer shape of the semiconductor circuit chip, the semiconductor mounting structure according to larger than 1/2 claim 1 or 2 in the thickness of the semiconductor circuit chip. 前記エッジ部と前記半導体回路チップの外形を構成する側面との距離が、前記半導体回路チップの外形の角部において他の部分より大きい請求項1〜3の何れか一項に記載の半導体実装構造体。 The semiconductor mounting structure according to any one of claims 1 to 3 , wherein a distance between the edge portion and a side surface forming an outer shape of the semiconductor circuit chip is larger at a corner portion of the outer shape of the semiconductor circuit chip than other portions. body. 前記リードフレームの第1の面に、前記半導体回路チップの外形に沿った凹溝が形成され、
前記エッジ部は、前記凹溝と前記第1の面との境界に形成されている請求項1〜の何れか一項に記載の半導体実装構造体。
A recessed groove along the outer shape of the semiconductor circuit chip is formed on the first surface of the lead frame,
The semiconductor mounting structure according to any one of claims 1 to 4 , wherein the edge portion is formed at a boundary between the recessed groove and the first surface.
前記リードフレームの第1の面に、前記半導体回路チップの外形に沿って複数の前記凹溝が断続的に形成されている請求項に記載の半導体実装構造体。 The semiconductor mounting structure according to claim 5 , wherein a plurality of the recessed grooves are intermittently formed on the first surface of the lead frame along the outer shape of the semiconductor circuit chip. 断続的に形成された隣り合う前記凹溝同士の距離が、前記凹溝の長さに対して1/3以下である請求項に記載の半導体実装構造体。 7. The semiconductor mounting structure according to claim 6 , wherein a distance between adjacent ones of the concave grooves formed intermittently is 1/3 or less of a length of the concave grooves. 前記リードフレームの第1の面に、前記半導体回路チップを実装する実装領域が、他の領域より高い位置に形成され、前記実装領域と他の領域との間に前記半導体回路チップの外形に沿った段差が形成され、
前記エッジ部は、前記段差と前記実装領域との境界に形成されている請求項1〜の何れか一項に記載の半導体実装構造体。
A mounting area for mounting the semiconductor circuit chip is formed at a position higher than the other area on the first surface of the lead frame, and the outer area of the semiconductor circuit chip is formed between the mounting area and the other area. Steps are formed,
The said edge part is a semiconductor mounting structure as described in any one of Claims 1-4 currently formed in the boundary of the said level | step difference and the said mounting area | region.
前記リードフレーム、前記半導体回路チップ、並びに前記応力緩和層を埋設する基体を有し、
前記応力緩和層のヤング率が、前記基体のヤング率より低い請求項1〜の何れか一項に記載の半導体実装構造体。
The lead frame, the semiconductor circuit chip, and a base for embedding the stress relieving layer,
The semiconductor mounting structure according to any one of claims 1 to 8 , wherein a Young's modulus of the stress relaxation layer is lower than a Young's modulus of the substrate.
前記応力緩和層のヤング率が、前記基体のヤング率に対して、1/10以下である請求項に記載の半導体実装構造体。 10. The semiconductor mounting structure according to claim 9 , wherein a Young's modulus of the stress relaxation layer is 1/10 or less of a Young's modulus of the substrate. 前記リードフレームの前記第1の面と反対側の第2の面側において、前記半導体回路チップと平面視において少なくとも一部が重なるように、圧力センサチップが配置され、
前記半導体回路チップが、前記圧力センサチップからのセンサ信号を受けて圧力検出信号を出力する請求項1〜10の何れか一項に記載の半導体実装構造体。
The pressure sensor chip is disposed on the second surface side opposite to the first surface of the lead frame so that at least a portion thereof overlaps with the semiconductor circuit chip in plan view,
The semiconductor mounting structure according to any one of claims 1 to 10 , wherein the semiconductor circuit chip receives a sensor signal from the pressure sensor chip and outputs a pressure detection signal.
JP2015093149A 2014-05-09 2015-04-30 Semiconductor mounting structure Active JP6523034B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015093149A JP6523034B2 (en) 2014-05-09 2015-04-30 Semiconductor mounting structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014097633 2014-05-09
JP2014097633 2014-05-09
JP2015093149A JP6523034B2 (en) 2014-05-09 2015-04-30 Semiconductor mounting structure

Publications (2)

Publication Number Publication Date
JP2015227870A JP2015227870A (en) 2015-12-17
JP6523034B2 true JP6523034B2 (en) 2019-05-29

Family

ID=54885407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015093149A Active JP6523034B2 (en) 2014-05-09 2015-04-30 Semiconductor mounting structure

Country Status (1)

Country Link
JP (1) JP6523034B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9896330B2 (en) * 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5362473A (en) * 1976-11-17 1978-06-03 Hitachi Ltd Production of semiconductor device
JPS62210651A (en) * 1986-03-12 1987-09-16 Hitachi Ltd Resin sealed type semiconductor device
JP3274963B2 (en) * 1996-04-19 2002-04-15 株式会社日立製作所 Semiconductor device
JPH10163381A (en) * 1996-11-28 1998-06-19 Fujitsu Ten Ltd Sealing structure of semiconductor chip
JP2000329632A (en) * 1999-05-17 2000-11-30 Toshiba Chem Corp Pressure sensor module and method for manufacture it
US7282786B2 (en) * 2006-01-17 2007-10-16 Advanced Semiconductor Engineering Inc. Semiconductor package and process for making the same
JP2014027266A (en) * 2012-06-20 2014-02-06 Asahi Kasei Electronics Co Ltd Semiconductor package and manufacturing method of the same

Also Published As

Publication number Publication date
JP2015227870A (en) 2015-12-17

Similar Documents

Publication Publication Date Title
JP6214433B2 (en) Semiconductor pressure sensor
JP6255517B2 (en) Pressure sensor and pressure sensor module
JP6357535B2 (en) Sensor and manufacturing method thereof
JP6020261B2 (en) Semiconductor sensor device and electronic device using the same
JP6092684B2 (en) Physical quantity sensor device
JP6537866B2 (en) Semiconductor package and pressure sensor package
US7617599B2 (en) Sensor packaging method for a human contact interface
JP6523034B2 (en) Semiconductor mounting structure
JP5771915B2 (en) MEMS device and manufacturing method thereof
WO2018116785A1 (en) Semiconductor device and method for manufacturing same
JP6461862B2 (en) Pressure sensor and method of manufacturing pressure sensor
JP6373104B2 (en) Semiconductor pressure sensor and semiconductor pressure sensor mounting structure
JP5933787B1 (en) Pressure sensor
JP6427451B2 (en) Semiconductor package and pressure sensor package
JP6317956B2 (en) Pressure sensor and method of manufacturing pressure sensor
JP2017142169A (en) Pressure sensor and manufacturing method thereof
JP6476036B2 (en) Pressure sensor
JP6249865B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JP6370379B2 (en) Semiconductor device, method for manufacturing the semiconductor device, and sensor using the semiconductor device
JP6468951B2 (en) Semiconductor device and manufacturing method thereof
JP5477301B2 (en) Semiconductor device
JP5771916B2 (en) MEMS device and manufacturing method thereof
JP6373110B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JP6267048B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JP2018185215A (en) Sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190425

R151 Written notification of patent or utility model registration

Ref document number: 6523034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250