JP6537866B2 - Semiconductor package and pressure sensor package - Google Patents
Semiconductor package and pressure sensor package Download PDFInfo
- Publication number
- JP6537866B2 JP6537866B2 JP2015067840A JP2015067840A JP6537866B2 JP 6537866 B2 JP6537866 B2 JP 6537866B2 JP 2015067840 A JP2015067840 A JP 2015067840A JP 2015067840 A JP2015067840 A JP 2015067840A JP 6537866 B2 JP6537866 B2 JP 6537866B2
- Authority
- JP
- Japan
- Prior art keywords
- protective layer
- lead frame
- circuit chip
- semiconductor circuit
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Measuring Fluid Pressure (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体パッケージおよび圧力センサパッケージに関する。 The present invention relates to a semiconductor package and a pressure sensor package.
センサチップと、センサチップからの信号を受けるICチップ(半導体回路チップ)と、これらに電気的に接続されたリードフレームと、ICチップを覆う樹脂成形体(モールド樹脂部)と、を備えた圧力センサモジュール(半導体パッケージ)が知られている(特許文献1)。 Pressure comprising a sensor chip, an IC chip (semiconductor circuit chip) receiving a signal from the sensor chip, a lead frame electrically connected thereto, and a resin molded body (mold resin portion) covering the IC chip A sensor module (semiconductor package) is known (Patent Document 1).
従来の半導体パッケージにおいては、半導体回路チップがモールド樹脂部からの応力を受けやすいという問題があった。したがって、モールド樹脂部が吸湿や温度変化で変形した場合に、半導体回路チップの動作に悪影響を与える虞があった。 The conventional semiconductor package has a problem that the semiconductor circuit chip is susceptible to stress from the mold resin portion. Therefore, when the mold resin portion is deformed due to moisture absorption or temperature change, there is a possibility that the operation of the semiconductor circuit chip is adversely affected.
本発明者らは鋭意検討を重ね、半導体回路チップの周囲を覆う低ヤング率の保護樹脂部を設けることで、半導体回路チップに加わる負荷を軽減できるという知見を得た。また本発明者らは、保護樹脂部がモールド樹脂部の成形圧力により変形して局所的に薄くなる場合があるという課題を見出した。保護樹脂部に薄い部分が形成されていると半導体回路チップに加わる負荷を十分に緩和できず半導体回路チップの正確な動作に影響を及ぼす虞がある。 The inventors of the present invention earnestly studied and obtained the knowledge that the load applied to the semiconductor circuit chip can be reduced by providing a low Young's modulus protective resin part covering the periphery of the semiconductor circuit chip. Furthermore, the present inventors have found a problem that the protective resin portion may be locally deformed due to the deformation pressure of the mold resin portion. If a thin portion is formed in the protective resin portion, the load applied to the semiconductor circuit chip can not be sufficiently alleviated, which may affect the accurate operation of the semiconductor circuit chip.
本発明は、上記課題を鑑みてなされたものであって、半導体回路チップ加わる負荷を軽減し、より正確な動作を可能とする半導体パッケージを提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor package capable of reducing load applied to a semiconductor circuit chip and enabling more accurate operation.
本発明の半導体パッケージは、リードフレームと、前記リードフレームの第1の面側に配置された半導体回路チップと、前記半導体回路チップを覆い保護する保護樹脂部と、前記保護樹脂部を囲むモールド樹脂部と、を備え、前記保護樹脂部は、前記半導体回路チップと前記リードフレームとの間に位置する第1の保護層および前記半導体回路チップの前記リードフレームと反対側の面および側面を覆う第2の保護層を有し、前記第2の保護層のヤング率は、前記第1の保護層のヤング率より大きい。
なお、上記半導体パッケージにおいて、前記第1の面には、平面視において前記第1の保護層が配置される第1の保護層領域と、平面視において前記第2の保護層が配置され前記第1の保護層領域を包含する第2の保護層領域と、が設けられ、前記第1の面には、前記第1の保護層領域の外縁において硬化前の前記第1の保護層の濡れ広がりを抑制するエッジ部と、前記第2の保護層領域の外縁において硬化前の前記第2の保護層の濡れ広がりを抑制するエッジ部と、が設けられ、前記エッジ部は、前記第1の面に設けられた凹溝のエッジ部又は前記第1の面の外縁のエッジ部であってもよい。
また、上述の上記半導体パッケージにおいて、前記第2の保護層領域の外縁のエッジ部の少なくとも一部は、前記第1の保護層領域の外縁のエッジ部より外側に位置する、構成であってもよい。
A semiconductor package according to the present invention comprises a lead frame, a semiconductor circuit chip disposed on the first surface side of the lead frame, a protective resin portion for covering and protecting the semiconductor circuit chip, and a molded resin surrounding the protective resin portion. The protective resin portion covers a first protective layer located between the semiconductor circuit chip and the lead frame, and a surface and a side surface of the semiconductor circuit chip opposite to the lead frame. 2 of a protective layer, the Young's modulus of the second protective layer is not greater than the Young's modulus of the first protective layer.
In the semiconductor package, a first protective layer region in which the first protective layer is disposed in a plan view and a second protective layer in a planar view are disposed on the first surface. A second protective layer region including one protective layer region, and the first surface is provided with a wetting spread of the first protective layer before curing at an outer edge of the first protective layer region And an edge portion suppressing wetting and spreading of the second protective layer before curing at the outer edge of the second protective layer region, the edge portion being the first surface It may be an edge portion of a recessed groove provided in or an edge portion of the outer edge of the first surface .
Further, in the above semiconductor package, at least a part of the edge portion of the outer edge of the second protective layer region is located outside the edge portion of the outer edge of the first protective layer region. Good.
上記半導体パッケージにおいて、前記第1の保護層のヤング率は、0.6MPa以上1.4MPa未満であってもよい。 In the semiconductor package, the Young's modulus of the first protective layer may be 0.6 MPa or more and less than 1.4 MPa.
上記半導体パッケージにおいて、前記第2の保護層のヤング率は、1.4MPa以上1GPa以下であってもよい。 In the semiconductor package, the Young's modulus of the second protective layer may be 1.4 MPa or more and 1 GPa or less.
上記半導体パッケージにおいて、前記第1の保護層は、前記リードフレームの前記第1の面上に設けられる3つ以上のベース部と、前記ベース部の表面を覆い前記ベース部と前記半導体回路チップとを接着させる介在部と、を有し、前記リードフレームの前記第1の面には、前記第1の面を3つ以上の領域に区画する凹溝が設けられ、前記ベース部は、区画された前記領域にそれぞれ設けられ、前記ベース部は、それぞれに頂点を有し、前記半導体回路チップは、前記ベース部の頂点のうち少なくとも3つと平面視で重なって配置されていてもよい。 In the semiconductor package, the first protective layer, the said first of the three or more base portion provided on a surface of the lead frame, and the base portion covering the surface of the base portion and the semiconductor circuit chip anda intervening portion for bonding to said first surface of said lead frame, said first surface groove which divides into three or more regions are provided, wherein the base portion is partitioned The semiconductor device may be provided in each of the regions, each of the base portions may have a vertex, and the semiconductor circuit chip may be disposed to overlap with at least three of the vertices of the base portion in plan view.
上記半導体パッケージにおいて、前記凹溝により区画された前記領域は、平面視で互いに同形状であってもよい。 In the semiconductor package, the regions divided by the recessed groove may have the same shape in plan view.
上記半導体パッケージにおいて、3つ以上の前記ベース部は、少なくとも一部で互いに繋がってもよい。 In the semiconductor package, three or more of the base portions may be mutually connected at least in part.
上記半導体パッケージにおいて、前記第1の保護層の厚みが、20μm以上であってもよい。 In the semiconductor package, the thickness of the first protective layer may be 20 μm or more.
上記半導体パッケージにおいて、前記第1の保護層および前記第2の保護層を構成する樹脂材料が、シリコーン樹脂であってもよい。 In the semiconductor package, the resin material constituting the first protective layer and the second protective layer may be silicone resin.
また、本発明の圧力センサパッケージは、前記半導体パッケージから構成される。 Moreover, the pressure sensor package of this invention is comprised from the said semiconductor package.
本発明によれば、半導体回路チップ加わる負荷を軽減し、より正確な動作を可能とする半導体パッケージを提供することができる。 According to the present invention, it is possible to provide a semiconductor package which reduces the load applied to the semiconductor circuit chip and enables more accurate operation.
以下、図面を参照して、本発明の一例としての実施形態について説明する。
なお、以下の説明で用いる図面は、特徴部分を強調する目的で、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、同様の目的で、特徴とならない部分を省略して図示している場合がある。
Hereinafter, an exemplary embodiment of the present invention will be described with reference to the drawings.
In the drawings used in the following description, for the purpose of emphasizing the characteristic portions, the characteristic portions may be enlarged and shown for convenience, and the dimensional ratio of each component may be limited to the same as the actual Absent. Moreover, for the same purpose, there may be a case where parts which are not characteristic are omitted.
<圧力センサパッケージ(半導体パッケージ)>
図1は、一実施形態の圧力センサパッケージ100の平面図である。図2は、図1の圧力センサパッケージ100におけるII−II線に沿う断面図である。図3は、図2に示す領域IIIの部分拡大図である。
なお、各図にはX−Y−Z座標系を示した。以下の説明において、必要に応じて各座標系に基づいて各方向の説明を行う。
<Pressure sensor package (semiconductor package)>
FIG. 1 is a plan view of a
In each of the drawings, an XYZ coordinate system is shown. In the following description, each direction will be described based on each coordinate system as necessary.
本実施形態の圧力センサパッケージ100は、防水型の圧力センサとして使用することができる。圧力センサパッケージ100は、半導体回路チップ30がモールド樹脂部10により防水パッケージされた半導体パッケージの一形態である。
The
図2に示すように、圧力センサパッケージ(半導体パッケージ)100は、モールド樹脂部10と、圧力センサチップ20と、圧力センサチップ保護剤(以下、単に保護剤)60と、リードフレーム40と、半導体回路チップ30と、保護樹脂部70と、ボンディングワイヤ50、51と、を備える。
リードフレーム40は、−Z側を向く第1の面41と+Z側を向く第2の面42とを有する板材である。リードフレーム40の第2の面42には、圧力センサチップ20が配置されている。リードフレーム40の第1の面41には、保護樹脂部70に覆われた半導体回路チップ30が配置されている。保護樹脂部70は、第1の保護層73と第2の保護層74とを含む。また、第1の保護層73は、ベース部72と介在部71とを含む。
以下、圧力センサパッケージ100を構成する各部について詳細に説明する。
As shown in FIG. 2, the pressure sensor package (semiconductor package) 100 includes a
The
Hereafter, each part which comprises the
<モールド樹脂部>
モールド樹脂部10は、リードフレーム40、半導体回路チップ30、ボンディングワイヤ51および保護樹脂部70を埋め込んで一体とする。モールド樹脂部10は、リードフレーム40、半導体回路チップ30、ボンディングワイヤ51および保護樹脂部70を外気や水分から遮断し保護する。
モールド樹脂部10は、例えば、エポキシ、PPS(ポリフェニレンサルファイド樹脂)、PBT(ポリブチレンテレフタレート)等のエンジニアリングプラスチックなどの樹脂からなる。モールド樹脂部10の構成樹脂のヤング率は、例えば1GPa〜50GPa(好ましくは10GPa〜30GPa)である。
<Mold resin part>
The
The
モールド樹脂部10は、リードフレーム40の第1の面41側(−Z側)に形成される本体部16と、本体部16から+Z側に環状に突出する環状壁部12と、環状壁部12の外周に形成される鍔部13とを有する。本体部16、環状壁部12および鍔部13は、一体に形成されている。
図1に示すように、本実施形態のモールド樹脂部10の本体部16、環状壁部12および鍔部13は、平面視円形である。しかしながら、これらの平面視形状は円形に限らず、矩形その他の多角形など、任意の形状とすることができる。
The
As shown in FIG. 1, the
環状壁部12は円筒状に形成され、その内部空間には、圧力センサチップ20が収容される収容部19が構成される。収容部19は、圧力センサチップ20を保護する保護剤60が満たされている。
The
収容部19の底面の一部には、モールド樹脂部10の一部として延出する載置部17が形成されている。載置部17は、リードフレーム40の第2の面42側に形成され、圧力センサチップ20が設置される。
収容部19の底面であって、載置部17が形成されない部分は、リードフレーム40の一部(センサリード部44)が露出している。圧力センサチップ20は、ボンディングワイヤ50によって、露出したリードフレーム40と電気的に接続される。
On a part of the bottom surface of the
A portion of the lead frame 40 (the sensor lead portion 44) is exposed on the bottom surface of the
載置部17は、モールド樹脂部10と別体の部材としてもよい。その場合には、載置部17を構成する材料として、モールド樹脂部10を構成する樹脂材料より硬度が低いものを選択することが好ましい。これにより、モールド樹脂部10の吸湿や熱膨張等により圧力センサチップ20に加えられる応力を軽減し、圧力センサパッケージ100の測定精度を高めることができる。また、前述の載置部17は、厚く形成するほどにこの種の応力の影響を軽減でき、より測定精度を高める事ができる。
The
鍔部13は、モールド樹脂部10の外周に突出して設けられている。鍔部13の+Z側に形成された面13aは、平坦に形成されている。圧力センサパッケージ100を携帯用機器に搭載する場合は、鍔部13の面13aと携帯用機器の蓋体との間にガスケットを押圧することで、鍔部13より−Z側の防水を実現させる。
The
<圧力センサチップ>
圧力センサチップ20は、例えば、シリコン等からなる半導体基板の一面側に、ダイアフラム部と、基準圧力室としての密閉空間と、圧力によるダイアフラム部の歪抵抗の変化を測定するための複数の歪ゲージとを備えたものである。複数の歪ゲージは、それぞれボンディングワイヤ50を介しリードフレーム40に電気的に接続されている。
<Pressure sensor chip>
The
圧力センサチップ20は、ダイアフラム部が圧力を受けて撓むと、各歪ゲージにダイアフラム部の歪み量に応じた応力が発生し、この応力に応じて歪ゲージの抵抗値が変化し、この抵抗値変化に応じたセンサ信号が出力される。
この圧力センサチップ20は、MEMS(Micro Electro-Mechanical Systems)技術を利用した圧力センサチップである。
In the
The
圧力センサチップ20は、収容部19内に収容され載置部17上に固定される。
圧力センサチップ20は、リードフレーム40の第2の面42側に設けられている。また、圧力センサチップ20は、平面視において、一部領域または全部領域がリードフレーム40から外れた位置に配置されていてもよい。
The
The
圧力センサチップ20は、載置部17と反対側の上面21を回路が形成された面として配置されている。圧力センサチップ20は、上面21に接続されたボンディングワイヤ50を介して、リードフレーム40のセンサリード部44に接続されている。
The
<保護剤>
保護剤60は、収容部19内に充填されて圧力センサチップ20を覆っている。保護剤60は、水や外気の浸入を防ぎ、圧力センサチップ20をこれらから保護する。
<Protective agent>
The
保護剤60としては、例えば、シリコーン樹脂やフッ素系の樹脂が使用できる。保護剤60は液状やゲル状とすることができる。保護剤60は高い粘性を持つことが好ましい。
保護剤60としては、例えば、硬度約0(ショアA硬度、JIS K 6253に準拠)の柔らかいゲル剤を用いることが望ましい。これによって、測定対象から加えられる圧力をそのまま圧力センサチップ20に伝達できるため、圧力センサチップ20による圧力検出の精度を低下させることはない。
As the
As the
保護剤60は、光透過性が低く、可視光や紫外線を遮断するものであることが好ましい。これにより、圧力センサチップ20の劣化を防ぐことができる。保護剤60に顔料等を含有させて光透過性を低くしてもよい。
The
<半導体回路チップ>
半導体回路チップ30は、例えば集積回路(integrated circuit、IC)である。半導体回路チップ30は、リードフレーム40の第1の面41側に配置される。
半導体回路チップ30は、平面視で矩形状を有し、矩形状の底面33と、その4つ周縁部にそれぞれ形成された側面34と、底面33と反対側の下面31とを有する直方体形状を有する。
<Semiconductor circuit chip>
The
The
半導体回路チップ30は、圧力センサチップ20からのセンサ信号が、入力されるとこれを処理して圧力検出信号として出力する。圧力センサチップ20からのセンサ信号は、ボンディングワイヤ50、センサリード部44、ボンディングワイヤ51を介して、半導体回路チップ30に入力される。
When the sensor signal from the
半導体回路チップ30は、外部温度を測定する温度センサ32と、温度センサ32からの信号をA/D変換して温度信号として出力するA/D変換器(図示略)と、前記温度信号が入力される演算処理部(図示略)とを有する。
前記演算処理部では、前記温度信号に基づいて、圧力センサチップ20からのセンサ信号に補正処理を行うことができる。
温度センサ32としては、抵抗式(ブリッジ抵抗式)、ダイオード式、熱電対式、赤外線式等を採用できる。温度センサ32を内蔵することで、半導体回路チップ30は、系内の温度に応じて圧力検出信号を補正することができる。このため、精度の高い圧力測定が可能となる。
温度センサ32は、半導体回路チップ30内部において下面31に近接した位置に設けて、温度測定の精度を高めることが望ましい。
The
The arithmetic processing unit can correct the sensor signal from the
As the
It is desirable that the
半導体回路チップ30の底面33は、リードフレーム40の第1の面41に対向する。半導体回路チップ30は、平面視において、全部領域がリードフレーム40の台座部46に収まるように配置されていることが好ましい。
The
また、半導体回路チップ30は、少なくとも一部が、平面視において圧力センサチップ20に重なる位置に配置される。このように半導体回路チップ30と圧力センサチップ20とが平面視で重なるように配置されることで、圧力センサパッケージ100を小型化することができる。また、これにより配線長を短くしてノイズの影響を低減できる。さらに、半導体回路チップ30と圧力センサチップ20とが、リードフレーム40を介して近接した位置に配置されていることにより、両者の温度差を小さくできる。これにより、半導体回路チップ30の温度センサ32において正確な温度測定を行い、圧力検出値を高精度で補正して検出精度を高めることができる。
Further, at least a part of the
半導体回路チップ30は、リードフレーム40と反対側を向く下面31側に回路が設けられている。半導体回路チップ30の回路は、下面31に接続されたボンディングワイヤ51を介して、リードフレーム40のセンサリード部44およびターミナル端子45に接続されている。
The
<リードフレーム>
リードフレーム40は、導電体からなる板状体である。リードフレーム40の第1の面41側には、半導体回路チップ30が配置されている。また、リードフレーム40の第2の面42側には、載置部17を介し圧力センサチップ20が配置されている。
<Lead frame>
The
リードフレーム40は、熱伝導性に優れた材料からなることが好ましい。これにより、圧力センサチップ20および半導体回路チップ30の過熱または過冷却を防ぐことができる。したがって圧力センサチップ20および半導体回路チップ30の動作を安定化させるうえで有利となる。このような材料として、リードフレーム40は、銅(Cu)、鉄(Fe)等の金属から形成することが好ましい。
The
図4に、リードフレーム40の第1の面41側(−Z側)から見た平面図を示す。なお、図4に示すリードフレーム40は、半導体回路チップ30が実装された状態である。また、図4に示すリードフレーム40は、圧力センサパッケージ100の内部で折曲されている部分(折曲部45a)を展開した状態で示す。
リードフレーム40は半導体回路チップ30が実装される台座部46と、2つのターミナル端子45と、4つのセンサリード部44とから構成されている。なお、ターミナル端子45およびセンサリード部44の数は、本実施形態に限定されるものではなく、圧力センサパッケージ100の機能に応じて適宜決定される。
FIG. 4 is a plan view seen from the
The
図4において、センサリード部44および台座部46の周縁に破線で除去部47を示した。これらの除去部47は、モールド樹脂部10によって、リードフレーム40をインサート成形する際に、金型によって把持するタイバーとして機能する。除去部47は、モールド樹脂部10を形成した後に、切断され除去される。
In FIG. 4, the
ターミナル端子45は、半導体回路チップ30とボンディングワイヤ51を介し電気的に接続される。ターミナル端子45は、圧力センサパッケージ100と外部との信号および電源のやり取りに用いられる端子であり、例えば、電源端子、接地端子、信号入力端子、信号出力端子等に対応して設けられる。
The terminal 45 is electrically connected to the
ターミナル端子45は、ボンディングワイヤ51が接続される接続部45bと、溝部45cと折曲部45aとを有する。
溝部45cは、第1の面41側にエッチングなどにより形成された溝である。図2に示すように、ターミナル端子45は、溝部45cを谷として、接続部45bに対し折曲部45aを−Z側に立ち上げて折り曲げられる。ターミナル端子45は、折曲部45aが立ち上がるように成形されることで、折曲部45aの一面がモールド樹脂部10の下面(−Z側の面)において十分な面積で露出し、外部との接点を確保する。
The terminal 45 has a connecting
The
センサリード部44は、半導体回路チップ30と圧力センサチップ20の間の信号のやり取りを行う中継端子として設けられている。図2に示すように、センサリード部44は、第1の面41において、半導体回路チップ30とボンディングワイヤ51により電気的に接続される。また、センサリード部44は、第2の面42において、圧力センサチップ20とボンディングワイヤ50により電気的に接続される。半導体回路チップ30と圧力センサチップ20とは、ボンディングワイヤ50、51およびセンサリード部44を介し電気的に接続されている。
The
台座部46には、半導体回路チップ30が実装され、さらにこの半導体回路チップ30を覆う保護樹脂部70が形成されている。保護樹脂部70は、半導体回路チップ30とリードフレーム40との間に位置して半導体回路チップ30を台座部46に接着する第1の保護層73を含む。第1の保護層73は、台座部46の第1の面41上に設けられるベース部72と、ベース部72の表面72aを覆ってベース部72と半導体回路チップ30とを接着する介在部71と、を有する。
The
図5に第1の面41側(−Z側)から見たリードフレーム40の平面図を示す。
台座部46は、1辺が楕円形状であり3辺が直線状である縁部46aで囲まれている。台座部46には、第1の面41側に複数の凹溝43が形成されている。複数の凹溝43は、2つの境界凹溝43Aと、3つの包囲凹溝43Bと、2つの外形凹溝43Cとに分類される。
FIG. 5 shows a plan view of the
The
図5に示すように、2つの境界凹溝43Aのうち、一方はX軸方向に延び、他方はY方向に延びる。2つの境界凹溝43Aは、第1の面41において、台座部46の中央で十字状に(すなわち、互いのなす角が90°となるように)交差している。2つの境界凹溝43Aは、交差点において互いに繋がっている。
As shown in FIG. 5, one of the two
3つの包囲凹溝43Bのうち2つは、Y軸方向に延びて上述の十字状に交差する2つの境界凹溝43AをX軸方向両側から囲む。また、他の包囲凹溝43Bは、X軸方向に延びて十字状に交差する2つの境界凹溝43Aを台座部46の縁部46aの一辺とともにY軸方向から囲む。
Two of the three encircling
境界凹溝43Aおよび包囲凹溝43Bは、第1の面41を4つの領域(ベース部領域)A1、A2、A3、A4に区画する。ここでは、図5における右上、左上、左下、右下の領域を順に第1の領域A1、第2の領域A2、第3の領域A3、第4の領域A4と呼ぶこととする。
境界凹溝43Aは、4つの領域A1〜A4同士の間に位置する。本実施形態において、一方の境界凹溝43Aは、第1の領域A1と第2の領域A2の間および第3の領域A3と第4の領域A4の間に延びており、これらを区画する。また、他方の境界凹溝43Aは、第1の領域A1と第4の領域A4の間および第2の領域A2と第3の領域A3の間に延びており、これらを区画する。
包囲凹溝43Bは、4つの領域A1〜A4全体を囲む。すなわち、包囲凹溝43Bと台座部46の縁部46aで囲まれた範囲の内側には、第1〜第4の領域A1〜A4全てが含まれる。
第1〜第4の領域A1〜A4には、それぞれ第1の保護層73のベース部72が設けられる。
The
The boundary recessed
The encircling
The
第1〜第4の領域A1〜A4は、平面視で互いに同形状である。本明細書において、「平面視で同形状」とは、+Z側から見た1つの領域の形状と、−Z側から見た場合の他の領域の形状とが、同じである場合も含む。すなわち、第1〜第4の領域A1〜A4の何れか1つ以上の領域が他の領域に対し、線対称または回転対称である場合も「平面視で同形状」の概念に含むものとする。 The first to fourth regions A1 to A4 have the same shape in plan view. In the present specification, "the same shape in plan view" includes the case where the shape of one region viewed from the + Z side and the shape of the other region viewed from the -Z side are the same. That is, the case where any one or more of the first to fourth regions A1 to A4 are axisymmetrical or rotationally symmetrical with respect to another region is also included in the concept of "same shape in plan view".
図6に示すように、境界凹溝43Aおよび包囲凹溝43Bにより区画された第1〜第4の領域A1〜A4には、ベース部72を構成する硬化前の(液状の)樹脂材料72Aが供給される。凹溝43は、保護樹脂部70の一部であるベース部72を構成する硬化前の樹脂材料が第1〜第4の領域A1〜A4の外に濡れ広がることを抑制する。
As shown in FIG. 6, in the first to fourth regions A1 to A4 partitioned by the
境界凹溝43Aの端部43Aaと3つの包囲凹溝43Bとの間には、それぞれ隙間Wが設けられている。同様に、境界凹溝43Aの−Y側を向く1つの端部43Aaと台座部46の縁部46aとの間には、隙間Wが設けられている。区画された領域A1〜A4同士は、隙間Wを介し互いに繋がっている。したがって、第1〜第4の領域A1〜A4にそれぞれ供給されたベース部72を構成する硬化前の樹脂材料72Aは、隙間Wにおいて濡れ広がりが許容され、隣接する領域の樹脂材料と互いに繋がる。
A gap W is provided between the end 43Aa of the boundary recessed
外形凹溝43Cは、台座部46の縁部46aとともに、略矩形状の第2の保護層領域Cを形成する。第2の保護層領域Cは、保護樹脂部70の一部である第2の保護層74を構成する硬化前の樹脂材料が濡れ広がる領域である。
The
次に、図3を基に、凹溝43の具体的な構成とその機能について説明する。
図3に示すように、本実施形態の凹溝43は、断面U字状に形成されており、深さ方向に延びる二つの斜面43bを有する。この斜面43bと領域A1〜A4の境界には、エッジ部43aが形成されている。即ち、領域A1〜A4は、凹溝43の特にエッジ部43aによって区画されている。また、凹溝43は、領域A1〜A4の反対側にエッジ部43cを形成する。
Next, based on FIG. 3, the specific structure of the ditch | groove 43 and the function are demonstrated.
As shown in FIG. 3, the
ベース部72を構成する硬化前の液状の樹脂材料は、第1〜第4の領域A1〜A4の何れかに供給されることで供給された領域内に広がる。さらに、領域A1〜A4の周縁に位置するエッジ部43aに達すると、表面張力により濡れ広がりが止まる。これにより、硬化前の樹脂材料の濡れ広がりを抑制する。この状態で、樹脂材料を硬化させることで、領域A1〜A4内においてそれぞれ表面張力により盛り上がったベース部72が形成される。
The liquid resin material before curing which constitutes the
介在部71を構成する硬化前の液状の樹脂材料は、包囲凹溝43Bの外側のエッジ部43cにより、濡れ広がりが抑制されている。これにより、介在部71を構成する樹脂材料が、包囲凹溝43Bの外側に流れ出すことがない。ベース部72と半導体回路チップ30との間に位置する介在部71の量を十分に確保して、接着の確実性を高めることができる。
The liquid resin material before curing, which constitutes the intervening
第2の保護層74は、包囲凹溝43Bの外側に位置する外形凹溝43Cのエッジ部43aと台座部46の縁部46aとによって、濡れ広がりが抑制される。これにより、第2の保護層領域Cのみに第2の保護層74を形成できる。第2の保護層領域Cを外形凹溝43Cにより囲み、第2の保護層74が濡れ広がる領域を制限することで、第2の保護層74の樹脂材料の容量を節約できる。広い領域に樹脂材料が濡れ広がる場合には、半導体回路チップ30を覆う十分な高さを得るために、大量の樹脂材料が必要となる。樹脂材料の濡れ広がる領域を制限することで、少量の樹脂材料で半導体回路チップ30を覆うことができる。
The second
介在部71および第2の保護層74の濡れ広がる領域の境界は、上述した例に限定されない。例えば、介在部71は、外形凹溝43Cの内側のエッジ部43aまたは外側のエッジ部43cまで濡れ広がっても良い。同様に、第2の保護層74は、半導体回路チップ30を覆うことができれば、包囲凹溝43Bのエッジ部43cおよび外形凹溝43Cのエッジ部43a、43cのうち、何れで濡れ広がりが抑止されていてもよい。
さらに、介在部71および第2の保護層74は、必ずしも凹溝43のエッジ部43a、43cで濡れ広がりが止まる必要は無い。介在部71および第2の保護層74は、リードフレーム40の平坦な面で濡れ広がりが止まっていてもよく、また凹溝43の内部で濡れ広がりが止まっていてもよい。
The boundary of the wet spreading area of the intervening
Furthermore, the interposing
凹溝43(すなわち、境界凹溝43A、包囲凹溝43B、外形凹溝43C)の深さDは、10μm以上とすることが好ましい。深さDを10μm以上とすることで、表面応力により保護樹脂部70を構成する硬化前の各樹脂材料の濡れ広がりを確実に抑制できる。なお、境界凹溝43A、包囲凹溝43B、外形凹溝43Cは、濡れ広がりを抑制する対象樹脂の粘性に応じてそれぞれ異なる深さに形成されていてもよい。
また、凹溝43の深さDは、リードフレーム40の厚さに対して1/2以下とすることが好ましく、2/3以下とすることがより好ましい。これにより、リードフレーム40の強度を確保し、組み立て工程における破損を防ぐことができる。なお、リードフレーム40の厚さは、特に限定されるものではないが、例えば150μm程度である。
The depth D of the concave groove 43 (that is, the boundary
The depth D of the recessed
凹溝43は、エッチングにより形成することができる。これにより、鋭利なエッジ部43a、43cを形成し、表面張力により確実に保護樹脂部70を構成する硬化前の各樹脂材料の濡れ広がりを抑制できる。また、凹溝43の形成方法は、フォトリソグラフィにより形成してもよく、また、機械加工により形成してもよい。
The recessed
<保護樹脂部>
保護樹脂部70は、半導体回路チップ30の底面33、4つ側面34、並びに下面31と覆っている。保護樹脂部70は、未硬化の状態で供給し硬化させることで形成される。
保護樹脂部70は、モールド樹脂部10を構成する材料、およびリードフレーム40を構成する材料よりも低いヤング率を有し、モールド樹脂部10およびリードフレーム40と半導体回路チップ30との間に加わる応力を緩和する機能を果たす。
<Protective resin part>
The
半導体回路チップ30は、保護樹脂部70を介してモールド樹脂部10により囲まれている。モールド樹脂部10は、樹脂の硬化時に生じる応力や、硬化温度と室温との温度差により生じる熱応力などがかかった状態となっている。この状態で、外部環境により温度ストレスや湿度ストレスが加えられると、モールド樹脂部10等は変形しやすくなる。また、モールド樹脂部10等の変形に伴ってリードフレーム40にも変形が及ぶ可能性がある。特に、高温、高湿環境下では、モールド樹脂部10が吸湿しやすく、モールド樹脂部10の変形が起こりやすい。圧力センサパッケージ100は、半導体回路チップ30が保護樹脂部70に接し、囲まれているため、モールド樹脂部10およびリードフレーム40の変形に起因する圧力が半導体回路チップ30に及ぶのを抑制できる。
The
保護樹脂部70は、第1の保護層73と第2の保護層74とを有する。第1の保護層73は、半導体回路チップ30とリードフレーム40との間に位置する。第2の保護層74は、半導体回路チップ30の下面31(すなわちリードフレーム40と反対側の面)および側面34を覆う。なお、第1の保護層73の一部が、リードフレーム40の側面34の一部又は全部を覆っていてもよい。この場合、第2の保護層74は、第1の保護層73を介して側面34を覆う。
The
<第1の保護層>
第1の保護層73は、半導体回路チップ30の底面33の全域を覆っている。また、介在部71は、底面33とリードフレーム40の第1の面41との間に介在して形成されている。したがって、半導体回路チップ30の底面33は、リードフレーム40から離隔され、リードフレーム40と接触しない。
<First Protective Layer>
The first
第1の保護層73は、リードフレーム40に半導体回路チップ30を接着する機能を果たす。また、第1の保護層73は、リードフレーム40と半導体回路チップ30との熱膨張率の差またはリードフレーム40の変形に起因する応力が、半導体回路チップ30に加わることを抑制する機能を果たす。
The first
第1の保護層73は、ベース部72と介在部71とを含む。ベース部72および介在部71は、同じ樹脂材料から形成してもよいし、異なる樹脂材料から形成してもよい。
ベース部72および介在部71を構成する材料として、熱硬化型樹脂、紫外線硬化型樹脂などが使用できる。具体的にベース部72および介在部71は、例えばシリコーン樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリイミド系樹脂等からなる。また、これらの材料のうち、2つ以上を併用して用いてもよい。特にシリコーン樹脂は、吸湿しにくいため、高温・高湿環境でも物性が変化しにくく、第1の保護層73を構成する樹脂材料として最も好ましい。
The first
As a material which comprises the
第1の保護層73のヤング率(すなわち、ベース部72および介在部71のヤング率)は、0.6MPa以上1.4MPa未満であることが好ましい。
第1の保護層73のヤング率を1.4MPa未満とすることで、リードフレーム40の変形および半導体回路チップ30との熱膨張率の差等に起因する応力が半導体回路チップ30に伝達されることを十分に抑制できる。
また、第1の保護層73を0.6MPa以上とすることで、リードフレーム40に対し半導体回路チップ30を安定的に保持できる。半導体回路チップ30は、第1の保護層73によりリードフレーム40に接着固定した後に、ワイヤボンディング工程によりリードフレーム40と電気的に接続される。第1の保護層73を0.6MPa以上とすることで、リードフレーム40に対する半導体回路チップ30の安定性を高め、ワイヤボンディング工程の確実性を高めることができる。
The Young's modulus of the first protective layer 73 (that is, the Young's modulus of the
By setting the Young's modulus of the first
Further, by setting the first
第1の保護層73の厚みは、20μm以上とすることが好ましい。第1の保護層73を20μm以上とすることで、リードフレーム40の変形および半導体回路チップ30との熱膨張率の差等に起因する応力が半導体回路チップ30に伝達されることを十分に抑制できる。
The thickness of the first
次に、図5〜図9を基に、第1の保護層73の形成手順を説明する。
まず、図5に示すリードフレーム40を用意し、リードフレーム40の第1の面41を上に向けた状態(図2において、上下逆転させた状態)で、保持する。上述したように、リードフレーム40の第1の面41には、複数の凹溝43(43A、43B、43C)が設けられている。凹溝43は、第1の面41を4つの領域A1〜A4に区画している。
Next, the procedure for forming the first
First, the
次に、図6に示すように、ベース部72を構成する硬化前の(液状の)樹脂材料72Aを第1〜第4の領域A1〜A4にそれぞれ供給する。樹脂材料72Aの供給は、ディスペンサ等の供給装置を用いて行う。第1から第4の領域A1〜A4に供給された樹脂材料72Aは、それぞれの領域内で濡れ広がる。また、境界凹溝43Aおよび包囲凹溝43Bにおいて、濡れ広がりが制限されて、それぞれの領域内にとどまる。一方で、隙間Wにおいては、樹脂材料72Aの濡れ広がりが許容される。これにより、互いに隣接する領域に供給された硬化前の樹脂材料72A同士は、隙間Wにおいて繋がる。
Next, as shown in FIG. 6, the uncured (liquid)
次に、硬化前の樹脂材料72Aを硬化させリードフレーム40に接着固定した状態のベース部72を形成する。図7に、ベース部72が形成されたリードフレーム40の台座部46の断面図を示す。なお、図7は、図6のVII−VII線に沿った断面図である。
図7に示すように、4つのベース部72は、それぞれ表面張力により略中央が盛り上がったドーム形状を有する。ベース部72は、頂点Tを有し、ベース部72の表面72aは、頂点Tからなだらかに傾斜する曲面形状を有する。
Next, the
As shown in FIG. 7, each of the four
一般的に、領域A1〜A4に、硬化前の樹脂材料72Aを供給する場合、同じ量の樹脂材料72Aを供給することは困難である。すなわち、領域A1〜A4に供給する樹脂量には、ばらつきが生じ、これに起因してベース部72の高さがばらつくという問題があった。
本実施形態によれば、第1〜第4の領域A1〜A4に供給された硬化前の樹脂材料72Aは、図6に示す隙間Wを介し互いに流入し、4つ領域A1〜A4の樹脂材料72Aの表面張力が均一になる。さらに、第1〜第4の領域A1〜A4は、互いに同形状であるため、4つのベース部72の表面72aは、同形状となる。これにより、4つのベース部72の頂点Tは、それぞれ同じ高さとなる。
Generally, when supplying the
According to the present embodiment, the
次に、図8に示すように、介在部71を構成する硬化前の樹脂材料71Aを4つのベース部72の間にディスペンサ等により供給する。
次に、図9に示すように、硬化前の樹脂材料71Aの上から半導体回路チップ30を搭載する。このとき、半導体回路チップ30を4つのベース部72の頂点Tと平面視で重ねて配置する。硬化前の樹脂材料71Aは、半導体回路チップ30に押し広げられて、ベース部72の表面72a(図2参照)を覆う。また、硬化前の樹脂材料71Aは、包囲凹溝43Bの内部に流れ込み、エッジ部43c(図3参照)で濡れ広がりが制限される。なお、硬化前の樹脂材料71Aは、境界凹溝43Aの内部に流れ込み、境界凹溝43Aを埋め込む。
Next, as shown in FIG. 8, the
Next, as shown in FIG. 9, the
次に、介在部71を硬化させる。これにより、ベース部72と半導体回路チップ30とを接着させる。
以上の工程を経て、ベース部72および介在部71を含む第1の保護層73を形成することができる。これにより、半導体回路チップ30をリードフレーム40に固定することができる。
Next, the intervening
Through the above steps, the first
上述したように、凹溝43によって区画された領域に硬化前の樹脂材料72Aを供給して硬化させることで、表面張力によりうず高く盛り上がった、ベース部72を形成できる。また、ベース部72の頂点Tに半導体回路チップ30を搭載して介在部71により固定することで、リードフレーム40と半導体回路チップ30との間の第1の保護層73を厚く(より具体的には20μm以上に)形成できる。第1の保護層73を厚く形成することで、リードフレーム40の変形等に起因する半導体回路チップ30の負荷をより効果的に抑制することが可能となる。
As described above, by supplying the
4つのベース部72は、凹溝43同士の間に設けられた隙間Wを介し互いに繋がっており、これによりディスペンサによる供給がばらつく場合であっても、4つのベース部72の頂点Tを同じ高さに形成できる。また、平面視で4つのベース部72の頂点Tと重なる位置に半導体回路チップ30を搭載することで、半導体回路チップ30をリードフレーム40に対し平行に配置できる。したがって、後工程の半導体回路チップ30とリードフレーム40とを接続するワイヤボンディングを安定して行うことができる。
The four
なお、本実施形態において、リードフレーム40に4つの領域A1〜A4が形成され、各領域に対応して4つのベース部72が設けられるが、これに限定されない。ベース部72は、半導体回路チップ30を安定して支持するために同一の直線上に並ばない3点で支持できればよい。したがって、ベース部72の数は、3つ以上であればよい。
In the present embodiment, four regions A1 to A4 are formed in the
<第2の保護層>
図2に示すように、第2の保護層74は、半導体回路チップ30の全体を覆うようにドーム状に形成されている。
第2の保護層74は、半導体回路チップ30の4つの側面34と下面31の全域を覆って固着している。したがって、半導体回路チップ30は、第2の保護層74を介しモールド樹脂部10に囲まれている。また、第2の保護層74は、リードフレーム40の台座部46において、半導体回路チップ30が実装される周縁の領域(第2の保護層領域C)を覆って固着している。
<Second Protective Layer>
As shown in FIG. 2, the second
The second
第2の保護層74は、半導体回路チップ30とリードフレーム40の一部とを覆うことで、より強固に半導体回路チップ30をリードフレーム40に固定する機能を果たす。
また、第2の保護層74は、モールド樹脂部10、リードフレーム40および半導体回路チップ30の熱膨張率の差、並びにモールド樹脂部10の吸湿に起因する応力が、半導体回路チップ30に加わることを抑制する機能を果たす。
第2の保護層74は、モールド樹脂部10に囲まれている。モールド樹脂部10は、半導体回路チップ30をリードフレーム40に実装した後に半導体回路チップ30を埋め込んで射出成型される。第2の保護層74を備えていない場合には、モールド樹脂部の射出成型時の射出圧力により、半導体回路チップに負荷が加わる虞がある。また、第2の保護層74を備えていない場合には、モールド樹脂部を構成する樹脂材料が硬化した際に応力が残留し、半導体回路チップに負荷が加わる虞がある。第2の保護層74は、モールド樹脂部10の射出成型時の射出圧力および射出成型後の残留応力を緩和して、半導体回路チップ30に加わる負荷を軽減する機能を果たす。
The second
In the second
The second
前述したとおり、凹溝43および凹溝43同士の間に設けられた隙間Wの働きにより、複数形成されるベース部72の頂点Tは同じ高さとなる。また、複数のベース部72の頂点Tの上に搭載される半導体回路チップ30は、傾いて搭載されることなく安定した姿勢で搭載される。このように、ベース部72の形状と、ベース部72上に搭載される半導体回路チップ30の姿勢が安定するので、半導体回路チップ30を覆うようにドーム状に形成される第2の保護層74についても、製造バラツキを抑えて安定した形状で形成することができる。したがって、モールド樹脂部10の射出成型時の射出圧力および射出成型後の残留応力が第2の保護層74により緩和されるという効果も、安定して発揮されることとなる。
As described above, due to the function of the recessed
第2の保護層74の表面74aは、湾曲凸面をなす。即ち、第2の保護層74は、その中央部分が最も厚く、周縁に近いほど薄くなっている。第2の保護層74の表面74aを湾曲凸面とすることで、応力集中が起こりにくくなる。これにより、モールド樹脂部10が外力や吸湿、熱応力等により変形した場合であっても、その影響を半導体回路チップ30に及ぶのを抑制する効果を高めることができる。
また、第2の保護層74の表面74aを湾曲凸面とすることによって、インサート成形でモールド樹脂部10を形成する場合に、モールド樹脂部10を構成する樹脂材料が金型内でスムーズに流れ、モールド樹脂部10中にボイド等の欠陥が形成されることを抑制できる。
The
Further, by forming the
第2の保護層74は、半導体回路チップ30をリードフレーム40に実装し、ボンディングワイヤ51によりこれらを電気的に接続した後に形成する。
以下に、第2の保護層74の形成方法の一例を説明する。
The second
Below, an example of the formation method of the 2nd
まず、前工程として、上述したように、第1の保護層73を形成するとともに半導体回路チップ30をリードフレーム40に搭載して、図9に示す状態とする。さらに、ワイヤボンディング工程を経て、半導体回路チップ30とリードフレーム40とをボンディングワイヤ51により電気的に接続した状態とする。
First, as a pre-process, as described above, the first
次に、リードフレーム40の第1の面41を上に向けた状態(図2において、上下逆転させた状態)で、図9に示すように、半導体回路チップ30の上方から硬化前の(液状の)材料をディスペンサ等により供給する。供給された樹脂材料は、表面張力によりドーム形状を形成し、半導体回路チップ30を覆う。この樹脂材料は、第1の保護層73の表面を覆う。さらに、この樹脂材料は、リードフレーム40の第1の面41の第2の保護層領域Cにおいて濡れ広がり、外形凹溝43Cおよび台座部46の縁部46aに達すると自身の表面張力により濡れ広がりが制限される。これにより、未硬化の樹脂材料は、リードフレーム40の第2の面42側に達することがない。また、図2に示すように、台座部46には、外形凹溝43Cにより第2の保護層74の樹脂材料の濡れ広がりが制限された露出領域Bが形成される。露出領域Bには、ターミナル端子45の一部も含まれる。露出領域Bが形成されることで、ターミナル端子45の折曲部45aに第2の保護層74が達することがなく、折曲部45aを折り曲げる工程において不具合が生じない。また、露出領域Bが形成されることで、第2の保護層74の使用量を少なくしても、半導体回路チップ30を確実に覆うことができる。
Next, in a state where the
次に、未硬化の材料を硬化させることで、第2の保護層74が形成される。このように形成された第2の保護層74は、第1の保護層73とともに半導体回路チップ30の全面(底面33、側面34、下面31)を覆う保護樹脂部70を形成する。
Next, the second
第2の保護層74を構成する材料として、熱硬化型樹脂、紫外線硬化型樹脂などが使用できる。具体的に第2の保護層74は、例えばシリコーン樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリイミド系樹脂等からなる。また、これらの材料のうち、2つ以上を併用して用いてもよい。これらのうちで、シリコーン樹脂は、吸湿しにくいため、高温・高湿環境でも物性が変化しにくいため、第2の保護層74を構成する樹脂材料として最も好ましい。
As a material which constitutes the second
第2の保護層74のヤング率は、第1の保護層73のヤング率より大きいことが好ましい。
第2の保護層74および第1の保護層73は、半導体回路チップ30に加わる応力を緩和する機能を有する点で共通している。一方で、第2の保護層74の周囲には、モールド樹脂部10が射出成型により形成される。たがって、モールド樹脂部10の射出成型時の射出圧力により、第2の保護層74が変形する虞がある。第2の保護層74が変形した場合に、第2の保護層74が局所的に薄くなり、薄くなった部分で半導体回路チップ30を十分に保護できない虞がある。このため、第2の保護層74は、モールド樹脂部10の射出成型時の圧力に対して変形を抑制するために十分なヤング率を有することが求められる。
また、第2の保護層74は、半導体回路チップ30とモールド樹脂部10との間に介在し、第1の保護層73は、半導体回路チップ30とリードフレーム40との間に介在する。リードフレーム40から半導体回路チップ30に加わる応力と比較して、モールド樹脂部10から半導体回路チップ30に加わる応力は小さい。したがって、第2の保護層74は、第1の保護層73と比較してヤング率が高い場合であっても、半導体回路チップ30に加わる負荷を十分に軽減できる。
The Young's modulus of the second
The second
The second
第2の保護層74のヤング率は、1.4MPa以上1GPa以下であることが好ましい。
第2の保護層74のヤング率を1GPa以下とすることで、モールド樹脂部10、リードフレーム40および半導体回路チップ30の熱膨張率の差、並びにモールド樹脂部10の吸湿に起因する応力が、半導体回路チップ30に伝わることを十分に抑制できる。
また、第2の保護層74のヤング率を1.4MPa以上とすることで、第2の保護層74は、モールド樹脂部10の射出成型時の圧力に対する自身の変形を十分に抑制できる。したがって、射出成型により第2の保護層74に局所的に薄い部分が形成されることがなく、確実に半導体回路チップ30を保護できる。
The Young's modulus of the second
By setting the Young's modulus of the second
Further, by setting the Young's modulus of the second
本実施形態の圧力センサパッケージ100は、第2の保護層74のヤング率を高くすることにより、モールド樹脂部10の射出成型時に第2の保護層74に局所的に薄い部分が形成されにくい。これにより、モールド樹脂部10等に温度ストレスや湿度ストレスが加えられた場合でも、第2の保護層74により半導体回路チップ30を確実に保護し、温度センサ32の測定機能を正常に維持して温度センサ32の出力に誤差が生じるのを抑制することができる。結果として、本実施形態の圧力センサパッケージ100によれば、半導体回路チップ30の動作の正確性を高めることができる。
In the
<製造方法>
圧力センサパッケージ100の製造方法の一例を説明する。
まず、プレス加工またはエッチング加工等の従来公知の方法により、リードフレーム40の外形を形成する。さらに、リードフレーム40の第1の面41に、機械加工又はエッチング加工等の従来公知の方法により凹溝43を形成する。
次いで、リードフレーム40の第1面に、上述したように第1の保護層73を形成するとともに、半導体回路チップ30を実装する。
次いで、ボンディングワイヤ51によって、半導体回路チップ30とリードフレーム40とを接続する。
次いで、半導体回路チップ30を覆うように第2の保護層74を構成する未硬化の樹脂材料を供給、硬化させ、第2の保護層74を形成する。
次いで、これまでの工程で形成された半組品を金型内に設置し、樹脂成型によりモールド樹脂部10を形成する。
次いで、モールド樹脂部10の載置部17上に圧力センサチップ20を設置し、ボンディングワイヤ50によって圧力センサチップ20とセンサリード部44とを接続する。
次いで、収容部19内に保護剤60を充填して、圧力センサチップ20を覆う。
以上の工程を経て、圧力センサパッケージ100を形成できる。
<Manufacturing method>
An example of a method of manufacturing the
First, the outer shape of the
Next, the first
Next, the
Next, the uncured resin material constituting the second
Next, the semi-assembled product formed in the previous steps is placed in a mold, and the
Then, the
Then, the
Through the above steps, the
<変形例>
次に、上述した実施形態に採用可能な、リードフレーム変形例を、変形例1〜変形例7として説明する。変形例1〜変形例4の凹溝は、上述した凹溝43と比較して、外形凹溝43Cの構成は共通しており境界凹溝43Aおよび包囲凹溝43Bうち何れか一方又は両方の構成が異なる。
なお、上述実施形態と同一態様の構成要素については、同一符号を付し、その説明を省略する。
<Modification>
Next, lead frame modifications that can be adopted in the above-described embodiment will be described as Modifications 1 to 7. The concave grooves of the first to fourth modified examples have the same configuration of the outer
In addition, about the component of the aspect same as the above-mentioned embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
(変形例1、変形例2)
図10は、変形例1のリードフレーム140の平面図である。リードフレーム140には、複数の凹溝143が形成されている。複数の凹溝143には、2つの境界凹溝143Aと3つの包囲凹溝143Bと、が含まれる。
図11は、変形例2のリードフレーム240の平面図である。リードフレーム240には、複数の凹溝243が形成されている。複数の凹溝143には、2つの境界凹溝243Aと3つの包囲凹溝243Bと、が含まれる。
(Modification 1, Modification 2)
FIG. 10 is a plan view of the
FIG. 11 is a plan view of a
変形例1において、互いに交差する2本の境界凹溝143Aのうち一方は、包囲凹溝143Bに達している。
同様に、変形例2において、互いに交差する2本の境界凹溝243Aのうち一方は、包囲凹溝243Bに達している。また、2本の境界凹溝243Aのうち他方は、リードフレーム240の台座部246の縁部246aに達している。
変形例1および変形例2のリードフレーム140、240においては、4つの領域A1〜A4のうち、2つの領域同士が隙間Wを介し繋がっている。
このような構成であっても、ベース部72の頂点Tの高さを均一化する上で、一定の効果を奏することができる。
In the first modification, one of the two
Similarly, in the second modification, one of the two boundary recessed
In the lead frames 140 and 240 of the first modification and the second modification, two regions of the four regions A1 to A4 are connected to each other via the gap W.
Even with such a configuration, it is possible to achieve a certain effect in making the height of the apexes T of the
(変形例3)
図12は、変形例3のリードフレーム340の平面図である。リードフレーム340には、複数の凹溝343が形成されている。複数の凹溝343には、2つの境界凹溝243Aと4つの包囲凹溝343Bとが含まれる。2つの境界凹溝343Aの構成は、上述の実施形態における境界凹溝43Aと同様である。4つの包囲凹溝343Bの構成は、上述の実施形態における包囲凹溝43Bと比較して、分断されて同一の直線上に位置する2つの包囲凹溝343Bに分かれた凹溝を含む点が異なる。
変形例3に示すような凹溝343であっても、領域A1〜A4を囲み、領域A1〜A4を同じ面積とするものであれば、上述の実施形態における凹溝43と同様の効果を得ることができる。
(Modification 3)
FIG. 12 is a plan view of a
Even in the case of the
(変形例4)
図13は、変形例4のリードフレーム440の平面図である。リードフレーム440には、複数の凹溝443が形成されている。複数の凹溝443には、2つの境界凹溝443Aと1つの包囲凹溝443Bとが含まれる。2つの境界凹溝443Aの構成は、上述の実施形態における境界凹溝43Aと同様である。包囲凹溝443Bの構成は、上述の実施形態における3つの包囲凹溝43Bのうちリードフレーム40の台座部46の縁部46b、46c(図5参照)に近接する2つの包囲凹溝43Bを省略したものである。このような構成とした場合に領域A1〜A4は、1つの包囲凹溝443Bと、リードフレーム440の台座部446の縁部446a、446b、446cにより囲まれる。これにより、ベース部72を構成する硬化前の樹脂材料72A(図6参照)の濡れ広がりを抑制する。変形例4に示すような凹溝443であっても、上述の実施形態における凹溝43と同様の効果を得ることができる。
(Modification 4)
FIG. 13 is a plan view of a
(変形例5)
図14は、変形例5のリードフレーム540の平面図である。リードフレーム540には、複数の凹溝543が形成されている。複数の凹溝543には、4つの境界凹溝543Aと3つの包囲凹溝543Bとが含まれる。3つの包囲凹溝543Bの構成は、上述の実施形態における包囲凹溝43Bと同様である。4つの境界凹溝543Aは、上述の実施形態における2つの境界凹溝43A(図5参照)が交差する部分を分断した構成を有する。すなわち、4つの境界凹溝543Aは、交差せずに中央に隙間WCを形成する。したがって、境界凹溝543Aにより区画された領域A1〜A4は、中央の隙間WCで互いに繋がっている。各領域A1〜A4に供給される樹脂材料72A(図6参照)は、中央の隙間WCにおいても繋がり相互の流入がより顕著に起こる。これにより、ベース部72の頂点Tの高さの均一性を高めることができる。
(Modification 5)
FIG. 14 is a plan view of a
(変形例6)
図15は、変形例6のリードフレーム640の平面図である。リードフレーム640には、複数の凹溝643が形成されている。複数の凹溝643には、2つの境界凹溝643Aと4つの包囲凹溝643Bとが含まれる。2つの境界凹溝643Aは、互いに交差し端部が包囲凹溝643Bと繋がっている。4つの包囲凹溝643Bは、端部同士が繋がり矩形状を描く。変形例6の凹溝643によれば、4つの領域A1〜A4は、完全に分離される。このような構成を有する場合は、4つの領域A1〜A4に形成されたベース部72は互いに繋がることがない。本変形例においては、領域A1〜A4が互いに同形状とすることで、領域A1〜A4に供給する樹脂量の均一性を一定の水準に保つことができる場合において、4つのベース部72の高さを均一にできる。
(Modification 6)
FIG. 15 is a plan view of a
(変形例7)
図16は、変形例7のリードフレーム740の平面図である。リードフレーム740には、複数の凹溝743が形成されている。複数の凹溝743には、3つの境界凹溝743Aと円を描く1つの包囲凹溝743Bとが含まれる。3つの境界凹溝743Aは、包囲凹溝743Bが描く円の内側に配置されている。3つの境界凹溝743Aは、互いに120°間隔で中心から放射状に延びて包囲凹溝743Bに繋がっている。3つの境界凹溝743A同士の中央には、隙間WCが設けられている。変形例7の凹溝743は、互いに同形状に3つの領域A1〜A3を区画する。また、ベース部72は、各領域A1〜A3に対応して3つ設けられる。半導体回路チップ30は、ベース部72の3つの頂点Tと平面視で重なる位置に配置される。
変形例7に示すような凹溝743であっても、上述の実施形態における凹溝43と同様の効果を得ることができる。
(Modification 7)
FIG. 16 is a plan view of a
Even in the case of the
以上に、本発明の実施形態および変形例を説明したが、実施形態および変形例における各構成およびそれらの組み合わせ等は一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は実施形態によって限定されることはない。 Although the embodiment and the modified example of the present invention have been described above, each configuration and the combination thereof in the embodiment and the modified example are an example, and addition and omission of the configuration are possible without departing from the spirit of the present invention , Substitution, and other changes are possible. Further, the present invention is not limited by the embodiments.
例えば、上述した実施形態および変形例において、凹溝の断面形状をU字状として説明した。しかしながら凹溝の断面形状は、第1の面との境界にエッジ部を形成する形状であればよく、U字状に限定されない。一例として凹溝の断面形状は、V字状であってもよい。
また、凹溝は、長さ方向に沿って破線状に形成されていてもよい。すなわち、複数の凹溝が隙間を空けて並んだ構成としてもよい。
For example, in the embodiment and the modification described above, the cross-sectional shape of the recessed groove is described as a U-shape. However, the cross-sectional shape of the recessed groove may be any shape that forms an edge portion at the boundary with the first surface, and is not limited to the U shape. As an example, the cross-sectional shape of the recessed groove may be V-shaped.
Moreover, the recessed groove may be formed in a broken line along the length direction. That is, a plurality of concave grooves may be arranged side by side with a gap.
なお、上述した実施形態および変形例においては、圧力センサパッケージに関して説明を行った。しかしながら、本発明は、半導体回路チップをモールド樹脂部により覆う半導体パッケージであれば、圧力センサチップを備えない構成にも採用可能である。 In the embodiment and the modification described above, the pressure sensor package has been described. However, according to the present invention, as long as the semiconductor package is a semiconductor package in which the semiconductor circuit chip is covered with the mold resin portion, the present invention can be adopted to a configuration without the pressure sensor chip.
10…モールド樹脂部、20…圧力センサチップ、30…半導体回路チップ、32…温度センサ、40、140、240、340、440、540、640、740…リードフレーム、41…第1の面、42…第2の面、43、143、243、343、443、543、643、743…凹溝、43A、143A、243A、343A、443A、543A、643A、743A…境界凹溝、43B、143B、243B、343B、443B、543B、643B、743B…包囲凹溝、43C…外形凹溝、43a、43c…エッジ部、46、246、446…台座部、46a、46b、46c、246a、446a、446b、446c…縁部、50、51…ボンディングワイヤ、60…圧力センサチップ保護剤(保護剤)、70…保護樹脂部、71…介在部、71A、72A…樹脂材料、72…ベース部、73…第1の保護層、74…第2の保護層、100…圧力センサパッケージ(半導体パッケージ)、A1、A2、A3、A4…ベース部領域(領域)、B…露出領域、C…第2の保護層領域、T…頂点、W、WC…隙間
DESCRIPTION OF
Claims (8)
前記リードフレームの第1の面側に配置された半導体回路チップと、
前記半導体回路チップを覆い保護する保護樹脂部と、
前記保護樹脂部を囲むモールド樹脂部と、を備え、
前記保護樹脂部は、前記半導体回路チップと前記リードフレームとの間に位置する第1の保護層および前記半導体回路チップの前記リードフレームと反対側の面および側面を覆う第2の保護層を有し、前記第2の保護層のヤング率は、前記第1の保護層のヤング率より大きく、
前記第1の保護層は、前記リードフレームの前記第1の面上に設けられる3つ以上のベース部と、前記ベース部の表面を覆い前記ベース部と前記半導体回路チップとを接着させる介在部と、を有し、
前記リードフレームの前記第1の面には、前記第1の面を3つ以上の領域に区画する凹溝が設けられ、前記ベース部は、区画された前記領域にそれぞれ設けられ、
前記ベース部は、それぞれに頂点を有し、前記半導体回路チップは、前記ベース部の頂点のうち少なくとも3つと平面視で重なって配置される、半導体パッケージ。 Lead frame,
A semiconductor circuit chip disposed on the first surface side of the lead frame;
A protective resin portion which covers and protects the semiconductor circuit chip;
And a mold resin portion surrounding the protective resin portion,
The protective resin portion has a first protective layer located between the semiconductor circuit chip and the lead frame, and a second protective layer covering the side and the side opposite to the lead frame of the semiconductor circuit chip. The Young's modulus of the second protective layer is greater than the Young's modulus of the first protective layer,
The first protective layer covers three or more base portions provided on the first surface of the lead frame, and an intervening portion which covers the surface of the base portion and bonds the base portion to the semiconductor circuit chip. And
The first surface of the lead frame is provided with a recessed groove which divides the first surface into three or more regions, and the base portion is provided in each of the divided regions,
The semiconductor package , wherein each of the base portions has an apex, and the semiconductor circuit chip is disposed so as to overlap in plan view with at least three of the apexes of the base portion .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015067840A JP6537866B2 (en) | 2015-03-30 | 2015-03-30 | Semiconductor package and pressure sensor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015067840A JP6537866B2 (en) | 2015-03-30 | 2015-03-30 | Semiconductor package and pressure sensor package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189360A JP2016189360A (en) | 2016-11-04 |
JP6537866B2 true JP6537866B2 (en) | 2019-07-03 |
Family
ID=57239845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015067840A Active JP6537866B2 (en) | 2015-03-30 | 2015-03-30 | Semiconductor package and pressure sensor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6537866B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019021766A1 (en) * | 2017-07-24 | 2019-01-31 | 株式会社デンソー | Semiconductor device and method for producing semiconductor device |
JP6780675B2 (en) * | 2017-07-24 | 2020-11-04 | 株式会社デンソー | Semiconductor devices and methods for manufacturing semiconductor devices |
JP7251510B2 (en) * | 2020-03-31 | 2023-04-04 | 株式会社デンソー | Pressure sensor for evaporative fuel leak inspection device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5332535Y2 (en) * | 1975-03-20 | 1978-08-11 | ||
JPS62210651A (en) * | 1986-03-12 | 1987-09-16 | Hitachi Ltd | Resin sealed type semiconductor device |
JPH0745960Y2 (en) * | 1989-03-15 | 1995-10-18 | 沖電気工業株式会社 | Resin-sealed semiconductor device |
JP4093818B2 (en) * | 2002-08-07 | 2008-06-04 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
-
2015
- 2015-03-30 JP JP2015067840A patent/JP6537866B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016189360A (en) | 2016-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6214433B2 (en) | Semiconductor pressure sensor | |
US10720534B2 (en) | Pressure sensor and pressure sensor module | |
JP5318737B2 (en) | Sensor device and manufacturing method thereof | |
JP6357535B2 (en) | Sensor and manufacturing method thereof | |
JP6537866B2 (en) | Semiconductor package and pressure sensor package | |
JPWO2007020701A1 (en) | Acceleration sensor device | |
JP6427451B2 (en) | Semiconductor package and pressure sensor package | |
JP6523034B2 (en) | Semiconductor mounting structure | |
US10732057B2 (en) | Low cost overmolded leadframe force sensor with multiple mounting positions | |
JP6373104B2 (en) | Semiconductor pressure sensor and semiconductor pressure sensor mounting structure | |
JP5933787B1 (en) | Pressure sensor | |
US9165794B1 (en) | Partial glob-top encapsulation technique | |
JP6476036B2 (en) | Pressure sensor | |
JP2008051658A (en) | Ic-integrated acceleration sensor and its manufacturing method | |
JP6317956B2 (en) | Pressure sensor and method of manufacturing pressure sensor | |
JP5477301B2 (en) | Semiconductor device | |
JP2017142169A (en) | Pressure sensor and manufacturing method thereof | |
JP2020008524A (en) | Flow sensor | |
JP6468951B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2012238750A (en) | Mold package | |
JP2008082903A (en) | Sensor module | |
JP5771916B2 (en) | MEMS device and manufacturing method thereof | |
JP6373110B2 (en) | Semiconductor pressure sensor and manufacturing method thereof | |
JP6249865B2 (en) | Semiconductor pressure sensor and manufacturing method thereof | |
JP4882682B2 (en) | Pressure sensor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181012 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190605 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6537866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |