JP6511034B2

JP6511034B2 - Method of manufacturing silicon carbide semiconductor device

Info

Publication number: JP6511034B2
Application number: JP2016224063A
Authority: JP
Inventors: 佐智子青井; 侑佑山下; 渡辺　行彦; 行彦渡辺; 雅裕杉本; 忠司三角; 水野　祥司; 祥司水野; 真一朗宮原
Original assignee: Denso Corp; Toyota Motor Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Motor Corp; Toyota Central R&D Labs Inc
Priority date: 2016-11-17
Filing date: 2016-11-17
Publication date: 2019-05-08
Anticipated expiration: 2036-11-17
Also published as: JP2018082079A

Description

本明細書が開示する技術は、炭化珪素半導体装置の製造方法に関する。 The technology disclosed herein relates to a method of manufacturing a silicon carbide semiconductor device.

炭化珪素の半導体基板を用いて形成される炭化珪素半導体装置の開発が進められており、その一例が特許文献１に開示される。この種の炭化珪素半導体装置の製造方法は、ｎ型のドリフト領域とｐ型のボディ領域が積層するとともにボディ領域が一方の主面に露出する炭化珪素の半導体基板を準備する準備工程と、半導体基板の一方の主面に向けてｎ型の不純物を照射してボディ領域内にソース領域を形成するソース領域形成工程と、異方性エッチング技術を利用して、半導体基板の一方の主面からソース領域とボディ領域を貫通してドリフト領域に達するトレンチを形成するトレンチ形成工程と、トレンチの内壁にゲート絶縁膜を被覆する被膜工程と、ゲート絶縁膜で被膜されたトレンチ内及び半導体基板の一方の主面上に導電層を形成する導電層形成工程と、導電層をエッチバックしてトレンチ内にゲート電極を形成するエッチバック工程と、を備える。 Development of a silicon carbide semiconductor device formed using a silicon carbide semiconductor substrate is in progress, and an example thereof is disclosed in Patent Document 1. In a method of manufacturing a silicon carbide semiconductor device of this type, a step of preparing a semiconductor substrate of silicon carbide in which an n-type drift region and a p-type body region are stacked and a body region is exposed on one main surface; A source region forming step of forming a source region in the body region by irradiating an n-type impurity toward one main surface of the substrate, and an anisotropic etching technique from the one main surface of the semiconductor substrate One of a trench forming step of forming a trench penetrating the source region and the body region to reach the drift region, a coating step of coating a gate insulating film on the inner wall of the trench, and in the trench coated with the gate insulating film and the semiconductor substrate A conductive layer forming step of forming a conductive layer on the main surface of the semiconductor device, and an etch back step of etching back the conductive layer to form a gate electrode in the trench.

特開２０１３−８７１６号公報JP, 2013-8716, A

導電層をエッチバックするエッチバック工程は、半導体基板の一方の主面上に導電層が残存しないように、導電層をエッチバックした後のゲート電極の上面がトレンチ内に位置するように制御するとともに、そのゲート電極の上面がソース領域の深さよりも浅くなるように制御しなければならない。エッチバックの処理時間に基づく制御では、導電層をエッチバックするときのバラツキによってゲート電極の上面を所望の位置に位置決めすることが難しい。本明細書は、導電層をエッチバックしてトレンチ内にゲート電極を形成するエッチバック工程において、ゲート電極の上面を所望の位置に位置決めすることができる製造技術を提供する。 The etch back step of etching back the conductive layer controls the upper surface of the gate electrode after etching back the conductive layer to be positioned in the trench so that the conductive layer does not remain on one main surface of the semiconductor substrate. In addition, the upper surface of the gate electrode must be controlled to be shallower than the depth of the source region. In the control based on the processing time of the etch back, it is difficult to position the upper surface of the gate electrode at a desired position due to variations in etch back of the conductive layer. The present specification provides a manufacturing technique capable of positioning the upper surface of the gate electrode at a desired position in an etch back step of etching back the conductive layer to form the gate electrode in the trench.

本明細書が開示する炭化珪素半導体装置の製造方法は、準備工程、拡散領域形成工程、トレンチ形成工程、エッチング工程、被膜工程、導電層形成工程及びエッチバック工程を備える。準備工程は、第１導電型のドリフト領域と第２導電型のボディ領域が積層するとともにボディ領域が一方の主面に露出する炭化珪素の半導体基板を準備する。拡散領域形成工程は、半導体基板の一方の主面に向けて第１導電型の不純物を照射してボディ領域内に拡散領域を形成する。拡散領域は不純物濃度が相対的に薄い低濃度拡散領域と不純物濃度が相対的に濃い高濃度拡散領域を有しており、低濃度拡散領域が高濃度拡散領域よりも深い。トレンチ形成工程は、異方性エッチング技術を利用して、半導体基板の一方の主面から高濃度拡散領域と低濃度拡散領域とボディ領域を貫通してドリフト領域に達するトレンチを形成する。エッチング工程は、等方性エッチング技術を利用して、トレンチの側面をエッチングする。エッチング工程では、低濃度拡散領域に対応するトレンチの側面と高濃度拡散領域に対応するトレンチの側面の間に角部が形成される。被膜工程は、トレンチの内壁にゲート絶縁膜を被覆する。導電層形成工程は、ゲート絶縁膜で被膜されたトレンチ内及び半導体基板の一方の主面上に導電性の導電層を形成する。エッチバック工程は、導電層をエッチバックしてトレンチ内にゲート電極を形成する。エッチバック工程は、反応室内のガスのうちの少なくとも１種類の被監視ガスの濃度を監視することと、被監視ガスの濃度の経時変化が角部に応じて変化したときに、導電層のエッチバックを停止することと、を有する。 A method of manufacturing a silicon carbide semiconductor device disclosed in the present specification includes a preparation step, a diffusion region formation step, a trench formation step, an etching step, a coating step, a conductive layer formation step, and an etch back step. The preparation step prepares a silicon carbide semiconductor substrate in which the drift region of the first conductivity type and the body region of the second conductivity type are stacked and the body region is exposed on one of the main surfaces. In the diffusion region formation step, an impurity of the first conductivity type is irradiated toward one main surface of the semiconductor substrate to form a diffusion region in the body region. The diffusion region has a low concentration diffusion region in which the impurity concentration is relatively low and a high concentration diffusion region in which the impurity concentration is relatively high, and the low concentration diffusion region is deeper than the high concentration diffusion region. The trench formation step forms a trench which penetrates the high concentration diffusion region, the low concentration diffusion region, and the body region from one main surface of the semiconductor substrate to reach the drift region using an anisotropic etching technique. The etching process etches the sides of the trench using an isotropic etching technique. In the etching process, a corner is formed between the side surface of the trench corresponding to the low concentration diffusion region and the side surface of the trench corresponding to the high concentration diffusion region. The coating step coats the gate insulating film on the inner wall of the trench. In the conductive layer formation step, a conductive layer is formed in the trench coated with the gate insulating film and on one main surface of the semiconductor substrate. The etch back process etches back the conductive layer to form a gate electrode in the trench. In the etch back process, the concentration of at least one monitored gas of the gases in the reaction chamber is monitored, and the etching of the conductive layer is performed when the temporal change of the monitored gas concentration changes according to the corner. And stopping the bag.

上記炭化珪素半導体装置の製造方法では、拡散領域形成工程において、不純物濃度が異なる低濃度拡散領域と高濃度拡散領域を形成する。このため、エッチング工程では、低濃度拡散領域と高濃度拡散領域のエッチング速度の相違に基づいて、低濃度拡散領域に対応するトレンチの側面と高濃度拡散領域に対応するトレンチの側面の間に角部が形成される。これにより、エッチバック工程において、被監視ガスの濃度の経時変化が角部に応じて急激に変化する。この被監視ガスの濃度の変化を利用してエッチバックを停止すると、ゲート電極の上面は低濃度拡散領と高濃度拡散領域の境界の深さに位置決めされる。このように、上記炭化珪素半導体装置の製造方法によると、ゲート電極の上面をトレンチ内であって低濃度拡散領域よりも浅い位置に位置決めすることができる。 In the method of manufacturing a silicon carbide semiconductor device, in the step of forming a diffusion region, a low concentration diffusion region and a high concentration diffusion region having different impurity concentrations are formed. For this reason, in the etching step, a corner between the side surface of the trench corresponding to the low concentration diffusion region and the side surface of the trench corresponding to the high concentration diffusion region is obtained based on the difference in etching rate between the low concentration diffusion region and the high concentration diffusion region. A part is formed. As a result, in the etch back process, the temporal change in the concentration of the monitored gas rapidly changes in accordance with the corner. When the etch back is stopped using the change in concentration of the monitored gas, the upper surface of the gate electrode is positioned at the depth of the boundary between the low concentration diffusion region and the high concentration diffusion region. Thus, according to the method of manufacturing a silicon carbide semiconductor device, the upper surface of the gate electrode can be positioned at a position shallower than the low concentration diffusion region in the trench.

実施例の炭化珪素半導体装置の半導体基板の要部断面図を模式的に示す。The principal part sectional view of the semiconductor substrate of the silicon carbide semiconductor device of an example is shown typically. 実施例の炭化珪素半導体装置の製造過程の要部断面図を模式的に示す。The principal part sectional view of the manufacturing process of the silicon carbide semiconductor device of an example is shown typically. 実施例の炭化珪素半導体装置の製造過程の要部断面図を模式的に示す。The principal part sectional view of the manufacturing process of the silicon carbide semiconductor device of an example is shown typically. 実施例の炭化珪素半導体装置の製造過程の要部断面図を模式的に示す。The principal part sectional view of the manufacturing process of the silicon carbide semiconductor device of an example is shown typically. 実施例の炭化珪素半導体装置の製造過程の要部断面図を模式的に示す。The principal part sectional view of the manufacturing process of the silicon carbide semiconductor device of an example is shown typically. 実施例の炭化珪素半導体装置の製造過程の要部断面図を模式的に示す。The principal part sectional view of the manufacturing process of the silicon carbide semiconductor device of an example is shown typically. 実施例の炭化珪素半導体装置の製造過程の要部断面図を模式的に示す。The principal part sectional view of the manufacturing process of the silicon carbide semiconductor device of an example is shown typically. 実施例の炭化珪素半導体装置の製造過程のエッチバック工程において、排出ガス中のシリコン濃度の経時変化を示す。The change with time of the silicon concentration in exhaust gas is shown in the etch back process of the manufacturing process of the silicon carbide semiconductor device of an Example.

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。 The features of the technology disclosed in the present specification will be summarized below. The items described below each have technical usefulness alone.

本明細書が開示する炭化珪素半導体装置としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びＩＧＢＴ（Insulated Gate Bipolar Transistor）が例示される。これらの炭化珪素半導体装置の製造方法は、準備工程、拡散領域形成工程、トレンチ形成工程、エッチング工程、被膜工程、導電層形成工程及びエッチバック工程を備えていてもよい。 As a silicon carbide semiconductor device which this specification discloses, MOSFET (Metal Oxide Semiconductor Field Effect Transistor) and IGBT (Insulated Gate Bipolar Transistor) are illustrated. The method for manufacturing these silicon carbide semiconductor devices may include a preparation step, a diffusion region formation step, a trench formation step, an etching step, a coating step, a conductive layer formation step, and an etch back step.

準備工程は、第１導電型のドリフト領域と第２導電型のボディ領域が積層するとともにボディ領域が一方の主面に露出する炭化珪素の半導体基板を準備してもよい。 The preparing step may prepare a silicon carbide semiconductor substrate in which the drift region of the first conductivity type and the body region of the second conductivity type are stacked and the body region is exposed on one main surface.

拡散領域形成工程は、半導体基板の一方の主面に向けて第１導電型の不純物を照射してボディ領域内に拡散領域を形成してもよい。拡散領域は不純物濃度が相対的に薄い低濃度拡散領域と不純物濃度が相対的に濃い高濃度拡散領域を有していてもよく、低濃度拡散領域が高濃度拡散領域よりも深い。ここで、「相対的」という用語は、低濃度拡散領域と高濃度拡散領域の不純物濃度の比較のためだけに用いられている。換言すれば、低濃度拡散領域の不純物濃度が高濃度拡散領域の不純物濃度よりも薄い。拡散領域は、低濃度拡散領域及び高濃度拡散領域低以外の領域を有していてもよい。例えば、低濃度拡散領域よりも深い位置に他の領域が設けられていてもよいし、高濃度拡散領域よりも浅い位置に他の領域が設けられていてもよい。 In the diffusion region forming step, a first conductivity type impurity may be irradiated toward one main surface of the semiconductor substrate to form a diffusion region in the body region. The diffusion region may have a low concentration diffusion region in which the impurity concentration is relatively low and a high concentration diffusion region in which the impurity concentration is relatively high, and the low concentration diffusion region is deeper than the high concentration diffusion region. Here, the term "relative" is used only for comparison of the impurity concentration of the low concentration diffusion region and the high concentration diffusion region. In other words, the impurity concentration of the low concentration diffusion region is thinner than the impurity concentration of the high concentration diffusion region. The diffusion region may have a region other than the low concentration diffusion region and the high concentration diffusion region low. For example, another region may be provided at a position deeper than the low concentration diffusion region, or another region may be provided at a position shallower than the high concentration diffusion region.

トレンチ形成工程は、異方性エッチング技術を利用して、半導体基板の一方の主面から高濃度拡散領域と低濃度拡散領域とボディ領域を貫通してドリフト領域に達するトレンチを形成してもよい。 The trench forming step may form a trench which penetrates the high concentration diffusion region, the low concentration diffusion region, and the body region from one main surface of the semiconductor substrate to reach the drift region using anisotropic etching technology. .

エッチング工程は、等方性エッチング技術を利用して、トレンチの側面をエッチングしてもよい。例えば、エッチング工程は、ＣＦ₄およびＯ₂を含む反応ガスに用いたドライエッチングによって実施されてもよい。エッチング工程では、高濃度拡散領域のエッチング速度が低濃度拡散領域のエッチング速度よりも速いので、低濃度拡散領域に対応するトレンチの側面と高濃度拡散領域に対応するトレンチの側面の間に角部が形成される。ここでいう「角部」は、低濃度拡散領域に対応するトレンチの側面と高濃度拡散領域に対応するトレンチの側面が非平行な関係であることを意味する。例えば、低濃度拡散領域に対応するトレンチの側面と高濃度拡散領域に対応するトレンチの側面が曲面で連結していてもよい。 The etching step may etch the sides of the trench using an isotropic etching technique. For example, the etching step may be performed by dry etching using a reaction gas containing CF ₄ and O ₂ . In the etching step, since the etching rate of the high concentration diffusion region is faster than the etching rate of the low concentration diffusion region, the corner between the side surface of the trench corresponding to the low concentration diffusion region and the side surface of the trench corresponding to the high concentration diffusion region Is formed. The term "corner" as used herein means that the side surface of the trench corresponding to the low concentration diffusion region and the side surface of the trench corresponding to the high concentration diffusion region have a non-parallel relationship. For example, the side surface of the trench corresponding to the low concentration diffusion region and the side surface of the trench corresponding to the high concentration diffusion region may be connected by a curved surface.

被膜工程は、トレンチの内壁にゲート絶縁膜を被覆してもよい。 The coating step may coat the gate insulating film on the inner wall of the trench.

導電層形成工程は、ゲート絶縁膜で被膜されたトレンチ内及び半導体基板の一方の主面上に導電層を形成してもよい。 In the conductive layer forming step, the conductive layer may be formed in the trench coated with the gate insulating film and on one main surface of the semiconductor substrate.

エッチバック工程は、導電層をエッチバックしてトレンチ内にゲート電極を形成してもよい。例えば、エッチバック工程は、導電層が導電性のポリシリコン層の場合、Ｃｌ₂を含む反応ガスを用いたドライエッチングによって実施されてもよい。エッチバック工程は、反応室内のガスのうちの少なくとも１種類の被監視ガスの濃度を監視することと、被監視ガスの濃度の経時変化が角部に応じて変化したときに、導電層のエッチバックを停止することと、を有していてもよい。被監視ガスの種類は、導電層のエッチバックが角部まで進行したときに、その濃度が変化するものであればよい。例えば、被監視ガスは、導電層が導電性のポリシリコン層の場合、エッチングされたポリシリコン層由来のシリコンを含むガスであってもよい。この場合、シリコンの濃度の経時変化は、角部に応じて減少する向きに変化する。あるいは、被監視ガスは、ゲート電極をエッチングするために反応室に供給される反応ガスであってもよい。この場合、反応ガスの濃度の経時変化は、角部に応じて増加する向きに変化する。また、被監視ガスの濃度を監視する方法は、特に限定されるものではなく、物理的又は化学的な手法が用いられ得る。また、被監視ガスの濃度を監視するためには、被監視ガスの濃度を求める必要はなく、被監視ガスの濃度に依存する物理量を監視してもよい。例えば、反応室内のプラズマ光の特定波長の発光強度を監視してもよい。 The etch back process may etch back the conductive layer to form a gate electrode in the trench. For example, if the conductive layer is a conductive polysilicon layer, the etch back process may be performed by dry etching using a reactive gas containing Cl ₂ . In the etch back process, the concentration of at least one monitored gas of the gases in the reaction chamber is monitored, and the etching of the conductive layer is performed when the temporal change of the monitored gas concentration changes according to the corner. And stopping the bag. The type of the gas to be monitored may be such that the concentration changes when the etchback of the conductive layer proceeds to the corner. For example, when the conductive layer is a conductive polysilicon layer, the monitored gas may be a gas containing silicon derived from the etched polysilicon layer. In this case, the change with time in the concentration of silicon changes in the decreasing direction according to the corner. Alternatively, the monitored gas may be a reactive gas supplied to the reaction chamber to etch the gate electrode. In this case, the change with time of the concentration of the reaction gas changes in the direction of increasing according to the corner. Also, the method of monitoring the concentration of the monitored gas is not particularly limited, and physical or chemical methods may be used. Also, in order to monitor the concentration of the monitored gas, it is not necessary to determine the concentration of the monitored gas, and a physical quantity that depends on the concentration of the monitored gas may be monitored. For example, the emission intensity of a specific wavelength of plasma light in the reaction chamber may be monitored.

上記炭化珪素半導体装置の製造方法では、拡散領域形成工程が、半導体基板の一方の主面から第１の深さまで窒素を導入する第１導入工程と、第１導入工程の後に、半導体基板の一方の主面から第１の深さよりも浅い第２の深さまでリンを導入する第２導入工程と、を有していてもよい。炭化珪素の半導体基板では、リンは高濃度に導入できるものの注入ダメージが多く、窒素は注入ダメージが少ないものの高濃度に導入することができない。上記製造方法によると、注入ダメージが多い部分を拡散領域内の一部に限定するとともに半導体基板の一方の主面上に形成される電極に対して良好なコンタクトを取ることができる。 In the method for manufacturing a silicon carbide semiconductor device, the step of forming the diffusion region includes a first introducing step of introducing nitrogen from the one main surface of the semiconductor substrate to a first depth, and one of the semiconductor substrates after the first introducing step. Introducing a phosphorus from the main surface to a second depth shallower than the first depth. In a silicon carbide semiconductor substrate, although phosphorus can be introduced at a high concentration, implantation damage is large, and nitrogen can not be introduced at a high concentration, although the implantation damage is small. According to the above-described manufacturing method, it is possible to limit the portion having many injection damage to a part in the diffusion region and to obtain good contact with the electrode formed on one main surface of the semiconductor substrate.

図１に示されるように、炭化珪素半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１０、半導体基板１０の裏面１０ｂを被覆するドレイン電極２２、半導体基板１０の表面１０ａを被覆するソース電極２４及び半導体基板１０の表層部に設けられている絶縁トレンチゲート３０を備える。 As shown in FIG. 1, the silicon carbide semiconductor device 1 is a power semiconductor element called a MOSFET, and the semiconductor substrate 10, the drain electrode 22 covering the back surface 10b of the semiconductor substrate 10, and the front surface 10a of the semiconductor substrate 10 The source electrode 24 to be covered and the insulating trench gate 30 provided on the surface layer of the semiconductor substrate 10 are provided.

半導体基板１０は、４Ｈの炭化珪素を材料とする炭化珪素基板であり、表面１０ａの結晶面が（０００１）のＳｉ面に対してオフ角だけ傾斜している。オフ角は、例えば４°である。半導体基板１０は、ｎ型のドレイン領域１１、ｎ型のドリフト領域１２、ｐ型のボディ領域１３及びｎ型のソース領域１４を有する。 The semiconductor substrate 10 is a silicon carbide substrate made of 4H silicon carbide, and the crystal plane of the surface 10a is inclined at an off angle with respect to the Si plane of (0001). The off angle is, for example, 4 °. The semiconductor substrate 10 has an n-type drain region 11, an n-type drift region 12, a p-type body region 13 and an n-type source region 14.

ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面１０ｂに露出する。ドレイン領域１１は、後述するドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面１０ｂを被膜するドレイン電極２２にオーミック接触する。 The drain region 11 is disposed in the back layer portion of the semiconductor substrate 10 and exposed to the back surface 10 b of the semiconductor substrate 10. The drain region 11 is also a base substrate on which a drift region 12 described later is epitaxially grown. The drain region 11 is in ohmic contact with the drain electrode 22 that covers the back surface 10 b of the semiconductor substrate 10.

ドリフト領域１２は、ドレイン領域１１上に設けられている。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。ドリフト領域１２の不純物濃度は、半導体基板１０の厚み方向に一定である。 Drift region 12 is provided on drain region 11. Drift region 12 is formed by crystal growth from the surface of drain region 11 using an epitaxial growth technique. The impurity concentration of the drift region 12 is constant in the thickness direction of the semiconductor substrate 10.

ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、イオン注入技術を利用して、半導体基板１０の表層部にアルミニウムを導入して形成される。 Body region 13 is provided on drift region 12 and disposed in the surface layer portion of semiconductor substrate 10. The body region 13 is formed by introducing aluminum into the surface layer portion of the semiconductor substrate 10 using an ion implantation technique.

ソース領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１４は、低濃度ソース領域１４ａと高濃度ソース領域１４ｂを有する。低濃度ソース領域１４ａの不純物濃度は、高濃度ソース領域１４ｂの不純物濃度よりも薄い。低濃度ソース領域１４ａは、高濃度ソース領域１４ｂよりも深い位置に設けられており、ボディ領域１３と高濃度ソース領域１４ｂの間に配置されており、ボディ領域１３と高濃度ソース領域１４ｂの双方に接する。低濃度ソース領域１４ａは、絶縁トレンチゲート３０の側面に接する。高濃度ソース領域１４ｂは、低濃度ソース領域１４ａよりも浅い位置に設けられており、半導体基板１０の表面１０ａに露出する。高濃度ソース領域１４ｂは、層間絶縁膜３６の側面に接する。ソース領域１４は、イオン注入技術を利用して、半導体基板１０の表層部に窒素及びリンを導入して形成される。低濃度ソース領域１４ａはｎ型不純物として窒素を含んでおり、高濃度ソース領域１４ｂはｎ型不純物として窒素とリンを含む。高濃度ソース領域１４ｂは、半導体基板１０の表面１０ａを被膜するソース電極２４にオーミック接触する。 Source region 14 is provided on body region 13, is disposed in the surface layer portion of semiconductor substrate 10, and is separated from drift region 12 by body region 13. The source region 14 has a low concentration source region 14 a and a high concentration source region 14 b. The impurity concentration of the low concentration source region 14a is thinner than the impurity concentration of the high concentration source region 14b. The low concentration source region 14a is provided at a deeper position than the high concentration source region 14b, and is disposed between the body region 13 and the high concentration source region 14b, and both the body region 13 and the high concentration source region 14b are provided. I am in touch with The low concentration source region 14 a is in contact with the side surface of the isolation trench gate 30. The high concentration source region 14 b is provided at a position shallower than the low concentration source region 14 a, and is exposed to the surface 10 a of the semiconductor substrate 10. The high concentration source region 14 b is in contact with the side surface of the interlayer insulating film 36. The source region 14 is formed by introducing nitrogen and phosphorus into the surface layer portion of the semiconductor substrate 10 using an ion implantation technique. The low concentration source region 14a contains nitrogen as an n-type impurity, and the high concentration source region 14b contains nitrogen and phosphorus as an n-type impurity. The high concentration source region 14 b makes ohmic contact with the source electrode 24 coating the surface 10 a of the semiconductor substrate 10.

絶縁トレンチゲート３０は、半導体基板１０の表層部に形成されているトレンチ内に充填されており、ソース領域１４とボディ領域１３を貫通してドリフト領域１２に達する。絶縁トレンチゲート３０は、ゲート絶縁膜３２及びゲート電極３４を有する。ゲート絶縁膜３２は、酸化シリコンである。ゲート電極３４は、ゲート絶縁膜３２を介してドリフト領域１２、ボディ領域１３及び低濃度ソース領域１４ａに対向する。ゲート電極３４は、不純物を含むポリシリコンである。 Insulating trench gate 30 is filled in a trench formed in the surface layer portion of semiconductor substrate 10, penetrates source region 14 and body region 13, and reaches drift region 12. The insulating trench gate 30 has a gate insulating film 32 and a gate electrode 34. The gate insulating film 32 is silicon oxide. The gate electrode 34 faces the drift region 12, the body region 13 and the low concentration source region 14 a via the gate insulating film 32. The gate electrode 34 is polysilicon containing an impurity.

次に、図１を参照し、炭化珪素半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁トレンチゲート３０のゲート電極３４が接地されていると、炭化珪素半導体装置１はオフである。 Next, the operation of silicon carbide semiconductor device 1 will be described with reference to FIG. When a positive voltage is applied to drain electrode 22, source electrode 24 is grounded, and gate electrode 34 of insulated trench gate 30 is grounded, silicon carbide semiconductor device 1 is off.

ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁トレンチゲート３０のゲート電極３４にソース電極２４よりも正となる電圧が印加されていると、炭化珪素半導体装置１はオンである。このとき、ソース領域１４とドリフト領域１２を隔てるボディ領域１３のうちの絶縁トレンチゲート３０の側方の部分に反転層が形成される。ソース領域１４から供給される電子は、その反転層を経由してドリフト領域１２に達する。ドリフト領域１２に達した電子は、ドリフト領域１２を経由してドレイン領域１１に流れる。 When a positive voltage is applied to drain electrode 22, source electrode 24 is grounded, and a voltage that is more positive than source electrode 24 is applied to gate electrode 34 of insulated trench gate 30, silicon carbide semiconductor device 1 is turned on. is there. At this time, an inversion layer is formed on the side portion of the insulating trench gate 30 in the body region 13 separating the source region 14 and the drift region 12. Electrons supplied from the source region 14 reach the drift region 12 via the inversion layer. The electrons reaching the drift region 12 flow to the drain region 11 via the drift region 12.

次に、炭化珪素半導体装置１の製造方法を説明する。まず、図２に示されるように、ドレイン領域１１とドリフト領域１２とボディ領域１３が形成されている半導体基板１０を準備する（準備工程）。この半導体基板１０は、エピタキシャル成長技術を利用してドレイン領域１１からドリフト領域１２を結晶成長させた後に、イオン注入技術を利用してドリフト領域１２の一部にアルミニウムを導入してボディ領域１３を形成することで準備される。 Next, a method of manufacturing silicon carbide semiconductor device 1 will be described. First, as shown in FIG. 2, the semiconductor substrate 10 in which the drain region 11, the drift region 12, and the body region 13 are formed is prepared (preparation step). This semiconductor substrate 10 crystal-grows the drift region 12 from the drain region 11 using an epitaxial growth technique, then introduces aluminum into a part of the drift region 12 using an ion implantation technique to form a body region 13 It is prepared by doing.

次に、図３に示されるように、イオン注入技術を利用して、半導体基板１０の表面１０ａに向けて窒素及びリンを照射してボディ領域１３内にソース領域１４を形成する（拡散領域形成工程）。具体的には、イオン注入技術を利用して、半導体基板１０の表面１０ａから第１の深さＤ１まで窒素を導入した後に、半導体基板１０の表面１０ａから第１の深さＤ１よりも浅い第２の深さＤ２までリンを導入する。これにより、半導体基板１０の表層部において、深い位置（Ｄ２よりも深くＤ１よりも浅い位置）に窒素を選択的に含む低濃度ソース領域１４ａが形成され、浅い位置（Ｄ２よりも浅い位置）に窒素とリンを含む高濃度ソース領域１４ｂが形成される。炭化珪素の半導体基板１０では、リンは高濃度に導入できるものの原子半径が大きいことから注入ダメージが多く、窒素は原子半径が小さいことから注入ダメージが少ないものの高濃度に導入することができない。上記製造方法によると、注入ダメージが多い部分を高濃度ソース領域１４ｂ内に限定するとともにソース電極２４に対して良好なコンタクトを取ることができる。 Next, as shown in FIG. 3, the source region 14 is formed in the body region 13 by irradiating nitrogen and phosphorus toward the surface 10a of the semiconductor substrate 10 using ion implantation technology (diffusion region formation Process). Specifically, after nitrogen is introduced from the surface 10a of the semiconductor substrate 10 to the first depth D1 using an ion implantation technique, a second shallower than the first depth D1 from the surface 10a of the semiconductor substrate 10 is formed. Introduce phosphorus to a depth D2 of 2. As a result, in the surface layer portion of the semiconductor substrate 10, a low concentration source region 14a selectively containing nitrogen is formed at a deep position (a position deeper than D2 and a position shallower than D1), and at a shallow position (a position shallower than D2). A high concentration source region 14b containing nitrogen and phosphorus is formed. In the semiconductor substrate 10 of silicon carbide, although phosphorus can be introduced at a high concentration, the implantation radius is large because the atomic radius is large, and nitrogen can not be introduced at a high concentration although the implantation radius is small because the atomic radius is small. According to the above-described manufacturing method, it is possible to limit the portion having a large amount of injection damage to the high concentration source region 14 b and to obtain good contact with the source electrode 24.

次に、図４に示されるように、半導体基板１０の表面１０ａにマスク４２をパターニングする。次に、ＲＩＥ（Reactive Ion Etching）技術を利用して、半導体基板１０の表面１０ａから高濃度ソース領域１４ｂと低濃度ソース領域１４ａとボディ領域１３を貫通してドリフト領域１２に達するトレンチＴｒ１０を形成する（トレンチ形成工程）。この工程では、ＣＨＦ₃を含む反応ガスが用いられる。 Next, as shown in FIG. 4, a mask 42 is patterned on the surface 10 a of the semiconductor substrate 10. Next, a trench Tr10 is formed from the surface 10a of the semiconductor substrate 10 through the high concentration source region 14b, the low concentration source region 14a, and the body region 13 to reach the drift region 12 using RIE (Reactive Ion Etching) technology. (Trench formation process). In this step, a reaction gas containing CHF ₃ is used.

次に、図５に示されるように、ＣＤＥ（Chemical Dry Etching）技術を利用して、トレンチＴｒ１０の側面をエッチングする（エッチング工程）。この工程では、ＣＦ₄およびＯ₂を含む反応ガスが用いられる。イオン注入時のダメージによって、高濃度ソース領域１４ｂの結晶欠陥密度が低濃度ソース領域１４ａの結晶欠陥密度よりも大きい。このため、この工程では、高濃度ソース領域１４ｂのエッチング速度が低濃度ソース領域１４ａのエッチング速度よりも速くなるので、低濃度ソース領域１４ａに対応するトレンチＴｒ１０の側面Ｓ１と高濃度ソース領域１４ｂに対応するトレンチＴｒ１０の側面Ｓ２の間に角部１５が形成される。また、半導体基板１０の表面１０ａに平行な面とトレンチＴｒ１０の側面Ｓ１の角度は、半導体基板１０の表面１０ａに平行な面とトレンチＴｒ１０の側面Ｓ２の角度よりも小さい。 Next, as shown in FIG. 5, the side surface of the trench Tr <b> 10 is etched using a chemical dry etching (CDE) technique (etching step). In this step, a reaction gas containing CF ₄ and O ₂ is used. The crystal defect density of the high concentration source region 14 b is larger than the crystal defect density of the low concentration source region 14 a due to the damage at the time of ion implantation. Therefore, in this step, the etching rate of the high concentration source region 14b is higher than the etching rate of the low concentration source region 14a, so the side surface S1 of the trench Tr10 corresponding to the low concentration source region 14a and the high concentration source region 14b Corners 15 are formed between side surfaces S2 of corresponding trenches Tr10. The angle between the surface parallel to the surface 10a of the semiconductor substrate 10 and the side surface S1 of the trench Tr10 is smaller than the angle between the surface parallel to the surface 10a of the semiconductor substrate 10 and the side surface S2 of the trench Tr10.

次に、図６に示されるように、ＣＶＤ技術を利用して、トレンチＴｒ１０の内壁及び半導体基板１０の表面１０ａにゲート絶縁膜３２を被膜する（被膜工程）。さらに、ＣＶＤ技術を利用して、ゲート絶縁膜３２で被膜されたトレンチＴｒ１０内及び半導体基板１０の表面１０ａ上に導電性のポリシリコン層３８を形成する（導電層形成工程）。 Next, as shown in FIG. 6, the gate insulating film 32 is coated on the inner wall of the trench Tr10 and the surface 10a of the semiconductor substrate 10 by using the CVD technique (coating step). Furthermore, a conductive polysilicon layer 38 is formed in the trench Tr10 coated with the gate insulating film 32 and on the surface 10a of the semiconductor substrate 10 using the CVD technology (conductive layer forming step).

次に、図７に示されるように、ＲＩＥ（Reactive Ion Etching）技術を利用して、ポリシリコン層３８をエッチバックしてトレンチＴｒ１０内にゲート電極３４を形成する（エッチバック工程）。この工程では、Ｃｌ_２を含む反応ガスが用いられる。 Next, as shown in FIG. 7, the polysilicon layer 38 is etched back using RIE (Reactive Ion Etching) technology to form a gate electrode 34 in the trench Tr10 (etch back step). In this step, a reaction gas containing Cl ₂ is used.

図８に、エッチバック工程において、反応室内のシリコン濃度の経時変化を示す。反応室内のシリコンは、エッチングされたポリシリコン層３８に由来する。このため、反応室内のシリコン濃度は、エッチバック工程においてエッチングされるポリシリコン層３８の面積、即ち、反応室内に露出するポリシリコン層３８の面積に依存する。シリコン濃度は、反応室内のプラズマ光の特定波長の発光強度から計測することができる。具体的には、Ｓｉ及びＳｉＣｌの代表的な波長である２８８ｎｍの発光強度からシリコン濃度を計測することができる。 FIG. 8 shows the change with time of the silicon concentration in the reaction chamber in the etch back step. The silicon in the reaction chamber originates from the etched polysilicon layer 38. Therefore, the silicon concentration in the reaction chamber depends on the area of the polysilicon layer 38 etched in the etch back process, ie, the area of the polysilicon layer 38 exposed in the reaction chamber. The silicon concentration can be measured from the emission intensity of a specific wavelength of plasma light in the reaction chamber. Specifically, the silicon concentration can be measured from the emission intensity of 288 nm, which is a typical wavelength of Si and SiCl.

図８に示されるように、シリコン濃度は、時間Ｔ１と時間Ｔ２において急激に変化する。時間Ｔ１は、半導体基板１０の表面１０ａ上に堆積していたポリシリコン層３８がエッチングされたタイミングである。時間Ｔ１に達するまでは、半導体基板１０の表面１０ａ上に堆積していたポリシリコン層３８がエッチングされる。このため、反応室内に露出するポリシリコン層３８の面積が大きく、反応室内のシリコン濃度が濃い。時間Ｔ１の後は、トレンチＴｒ１０内に充填されているポリシリコン層３８のみがエッチングされる。このため、反応室内に露出するポリシリコン層３８の面積が小さく、反応室内のシリコン濃度が薄い。このように、シリコン濃度は、時間Ｔ１の前後において急激に変化する。 As shown in FIG. 8, the silicon concentration changes rapidly at time T1 and time T2. Time T1 is the timing when the polysilicon layer 38 deposited on the surface 10a of the semiconductor substrate 10 is etched. Until time T1 is reached, polysilicon layer 38 deposited on surface 10a of semiconductor substrate 10 is etched. Therefore, the area of the polysilicon layer 38 exposed in the reaction chamber is large, and the silicon concentration in the reaction chamber is high. After time T1, only the polysilicon layer 38 filled in the trench Tr10 is etched. Therefore, the area of the polysilicon layer 38 exposed in the reaction chamber is small, and the silicon concentration in the reaction chamber is thin. Thus, the silicon concentration changes rapidly before and after time T1.

時間Ｔ２は、トレンチＴｒ１０内に充填されているポリシリコン層３８が角部１５に達したタイミングである。トレンチＴｒ１０に角部１５が形成されていることにより、角度１５よりも浅い部分のトレンチＴｒ１０の断面積と角部よりも深い部分のトレンチＴｒ１０の断面積が不連続に変化する。このため、シリコン濃度は、時間Ｔ２において急激に変化する。 A time T2 is the timing when the polysilicon layer 38 filled in the trench Tr10 reaches the corner 15. By forming the corner 15 in the trench Tr10, the cross-sectional area of the trench Tr10 in a portion shallower than the angle 15 and the cross-sectional area of the trench Tr10 in a portion deeper than the corner change discontinuously. For this reason, the silicon concentration changes rapidly at time T2.

エッチバック工程は、時間Ｔ２のタイミングを終点としてエッチバックを停止する。具体的には、時間Ｔ２のタイミングで反応ガスの供給を停止する。これにより、図７に示されるように、ゲート電極３４の上面は、角部１５に対応した深さに位置決めされる。このように、シリコン濃度の変化を利用してエッチバックを停止すると、ゲート電極３４の上面は低濃度ソース領域１４ａと高濃度ソース領域１４ｂの境界の深さに位置決めされる。上記製造方法によると、ゲート電極３４の上面をトレンチＴｒ１０内であって低濃度ソース領域１４ａよりも浅い位置に位置決めすることができる。 The etch back process stops etch back with the timing of time T2 as an end point. Specifically, the supply of the reaction gas is stopped at the timing of time T2. Thereby, as shown in FIG. 7, the upper surface of the gate electrode 34 is positioned at a depth corresponding to the corner 15. As described above, when the etch back is stopped using a change in silicon concentration, the upper surface of the gate electrode 34 is positioned at the depth of the boundary between the low concentration source region 14 a and the high concentration source region 14 b. According to the above manufacturing method, the upper surface of the gate electrode 34 can be positioned in the trench Tr10 at a position shallower than the low concentration source region 14a.

次に、ＣＶＤ技術を利用して、ゲート電極３４の上面をキャップするための層間絶縁膜３６を堆積する。その後に、エッチング技術を利用して、層間絶縁膜３６の一部及びゲート絶縁膜３２の一部を除去し、半導体基板１０の表面１０ａの一部を露出させる。最後に、半導体基板１０の裏面１０ｂにドレイン電極２２を被膜し、半導体基板１０の表面１０ａにソース電極２４を被膜すると、炭化珪素半導体装置１が完成する。 Next, an interlayer insulating film 36 for capping the upper surface of the gate electrode 34 is deposited using the CVD technique. Thereafter, a part of interlayer insulating film 36 and a part of gate insulating film 32 are removed using an etching technique to expose a part of surface 10 a of semiconductor substrate 10. Finally, the drain electrode 22 is coated on the back surface 10b of the semiconductor substrate 10, and the source electrode 24 is coated on the front surface 10a of the semiconductor substrate 10. Thus, the silicon carbide semiconductor device 1 is completed.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 As mentioned above, although the specific example of this invention was described in detail, these are only an illustration and do not limit a claim. The art set forth in the claims includes various variations and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in the present specification or the drawings can simultaneously achieve a plurality of purposes, and achieving one of the purposes itself has technical utility.

１：炭化珪素半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ソース領域
１４ａ：低濃度ソース領域
１４ｂ：高濃度ソース領域
１５：角部
２２：ドレイン電極
２４：ソース電極
３０：絶縁トレンチゲート
３２：ゲート絶縁膜
３４：ゲート電極
３６：層間絶縁膜 1: Silicon carbide semiconductor device 10: Semiconductor substrate 11: Drain region 12: Drift region 13: Body region 14: Source region 14a: Low concentration source region 14b: High concentration source region 15: Corner 22: Drain electrode 24: Source electrode 30: insulation trench gate 32: gate insulation film 34: gate electrode 36: interlayer insulation film

Claims

Preparing a semiconductor substrate of silicon carbide in which the drift region of the first conductivity type and the body region of the second conductivity type are stacked and the body region is exposed on one main surface;
Forming a diffusion region in the body region by irradiating an impurity of the first conductivity type toward the one main surface of the semiconductor substrate, wherein the diffusion region has a relatively low impurity concentration and a low concentration A diffusion region forming step having a diffusion region and a high concentration diffusion region having a relatively high impurity concentration, wherein the low concentration diffusion region is deeper than the high concentration diffusion region;
A trench is formed to extend from the one main surface of the semiconductor substrate to the high concentration diffusion region, the low concentration diffusion region, and the body region to reach the drift region using an anisotropic etching technique. Process,
And etching the side surface of the trench using an isotropic etching technique, between the side surface of the trench corresponding to the low concentration diffusion region and the side surface of the trench corresponding to the high concentration diffusion region Forming a corner in the etching step;
A coating step of coating a gate insulating film on the inner wall of the trench;
A conductive layer forming step of forming a conductive layer in the trench coated with the gate insulating film and on the one main surface of the semiconductor substrate;
Etching back the conductive layer to form a gate electrode in the trench;
The etch back process is
Monitoring the concentration of at least one monitored gas of the gases in the reaction chamber;
Stopping the etch back of the conductive layer when the change with time of the concentration of the monitored gas changes in accordance with the corner portion.

In the diffusion region forming step,
A first introducing step of introducing nitrogen from the one main surface of the semiconductor substrate to a first depth;
2. The method according to claim 1, further comprising, after the first introducing step, introducing a phosphorus from the one main surface of the semiconductor substrate to a second depth shallower than the first depth. Method of manufacturing a silicon carbide semiconductor device.

The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the etching step is performed by dry etching using a reaction gas containing CF ₄ and O ₂ .

The conductive layer is a conductive polysilicon layer,
The etch-back step is performed by dry etching using a reactive gas containing Cl _2, the method for manufacturing the silicon carbide semiconductor device according to any one of claims 1 to 3.

The method for manufacturing a silicon carbide semiconductor device according to claim 4, wherein said monitored gas is a gas containing Si.