JP6504737B2 - Variable impedance circuit used for attenuator - Google Patents
Variable impedance circuit used for attenuator Download PDFInfo
- Publication number
- JP6504737B2 JP6504737B2 JP2013051468A JP2013051468A JP6504737B2 JP 6504737 B2 JP6504737 B2 JP 6504737B2 JP 2013051468 A JP2013051468 A JP 2013051468A JP 2013051468 A JP2013051468 A JP 2013051468A JP 6504737 B2 JP6504737 B2 JP 6504737B2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- switching element
- attenuator
- attenuation
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Attenuators (AREA)
Description
本発明は、外部から与えられる指示に応じて既定の周波数帯域におけるインピーダンスが異なる２通りの値となる可変インピーダンス回路と、その可変インピーダンス回路の組み合わせとして構成され、所望の信号に減衰を与える減衰器とに関する。 The present invention is configured as a combination of a variable impedance circuit having two different values of impedance in a predetermined frequency band in accordance with an externally provided instruction, and an attenuator that attenuates a desired signal. About and.
マイクロ波帯の信号のレベルを２通りの値に切り替えることが要求される電子機器には、例えば、Ｓｗｉｔｃｈ−Ｔ型減衰器が搭載される。
図４は、従来のＳｗｉｔｃｈ−Ｔ型減衰器の構成例を示す図である。
For example, a Switch-T type attenuator is mounted on an electronic device that is required to switch the level of a microwave band signal to two values.
FIG. 4 is a view showing a configuration example of a conventional Switch-T type attenuator.
図において、ＦＥＴ５１-1のソースと抵抗器５２-1の一方の端子とには、入力信号が与えられる。ＦＥＴ５１-2のドレインと抵抗器５２-1の他方の端子は、共に、ＦＥＴ５１-2のドレインと、ＦＥＴ５１-3のソースと、抵抗器５２-3の一方の端子とに接続される。ＦＥＴ５１-2のソースは、抵抗器５３を介して接地される。ＦＥＴ５１-3のドレインと抵抗器５２-3の他方の端子とは直結され、出力信号を出力する。ＦＥＴ５１-1、５１-3のゲートには、それぞれ抵抗器５４-1、５４-3を介して制御電圧ＶＣ１が印可される。ＦＥＴ５１-2のゲートには、抵抗器５４-2を介して制御電圧ＶＣ２が印可される。 In the figure, an input signal is given to the source of the FET 51-1 and one terminal of the resistor 52-1. The drain of the FET 51-2 and the other terminal of the resistor 52-1 are both connected to the drain of the FET 51-2, the source of the FET 51-3, and one terminal of the resistor 52-3. The source of the FET 51-2 is grounded via the resistor 53. The drain of the FET 51-3 and the other terminal of the resistor 52-3 are connected directly to output an output signal. A control voltage VC1 is applied to the gates of the FETs 51-1 and 51-3 via the resistors 54-1 and 54-3, respectively. A control voltage VC2 is applied to the gate of the FET 51-2 via the resistor 54-2.
このような構成のＳｗｉｔｃｈ−Ｔ型減衰器では、入力信号に減衰が与えられる必要がない状態では、ＦＥＴ５１-1、５１-3は、制御電圧ＶＣ１に応じて飽和領域に設定され、かつＦＥＴ５１-2は、制御電圧ＶＣ２に応じて遮断領域に設定される。 In the Switch-T type attenuator having such a configuration, the FETs 51-1 and 51-3 are set in the saturation region in accordance with the control voltage VC1 and under the condition that attenuation is not required to be applied to the input signal. 2 is set in the cutoff region in accordance with the control voltage VC2.
このような状態（以下、「非減衰状態」という。）では、ＦＥＴ５１-1は、図５(ａ)に示すように、内部に固有の導入線インダクタンスＬＳＤ1 とジャンクション抵抗ＲＳＤ1 とが縦続接続されてなる回路に等価となる。また、ＦＥＴ５１-3は、内部に固有のジャンクション抵抗ＲＳＤ３ と導入線インダクタンスＬｊＳＤ３とが縦続接続されてなる回路に等価となる。さらに、ＦＥＴ５１-2は、内部に固有のジャンクション容量ＣｊＳＤ２とジャンクション抵抗ＲｊＳＤ２とが縦続接続された回路に等価となる。 In such a state (hereinafter referred to as "non-attenuated state"), as shown in FIG. 5A, the FET 51-1 has a cascade connection of the lead-in inductance L SD1 and the junction resistance R SD1 inherent to the inside. It is equivalent to the circuit to be The FET 51-3 is equivalent to a circuit in which a junction resistance R SD3 inherent to the inside and a lead-in inductance L j SD3 are cascaded. Further, the FET 51-2 is equivalent to a circuit in which a junction capacitance C j SD 2 and a junction resistance R j SD 2 inherent to each other are cascaded.
一方、入力信号に減衰が与えられるべき状態では、ＦＥＴ５１-1、５１-3は、制御電圧ＶＣ１に応じて遮断領域に設定され、かつＦＥＴ５１-2は、制御電圧ＶＣ２に応じて飽和領域に設定される。 On the other hand, in a state where attenuation is to be given to the input signal, FETs 51-1 and 51-3 are set in the cutoff region according to control voltage VC1, and FET 51-2 is set in the saturation region according to control voltage VC2. Be done.
このような状態（以下、「減衰状態」という。）では、ＦＥＴ５１-1は、図５(ｂ)に示すように、内部に固有のジャンクション容量ＣｊＳＤ1とジャンクション抵抗ＲｊＳＤ1とが縦続接続されてなる回路に等価となる。また、ＦＥＴ５１-3は、ジャンクション抵抗ＲｊＳＤ３とジャンクション容量ＣｊＳＤ３とが縦続接続されてなる回路に等価となる。さらに、ＦＥＴ５１-2は、内部に固有の導入線インダクタンスＬＳＤ２ とジャンクション抵抗ＲｊＳＤ２とが縦続接続されてなる回路に等価となる。 In such a state (hereinafter referred to as “attenuated state”), as shown in FIG. 5B, in the FET 51-1, the junction capacitance C jSD1 inherent to the inside and the junction resistance R jSD1 are cascaded. Equivalent to the circuit The FET 51-3 is equivalent to a circuit in which the junction resistance R jSD3 and the junction capacitance C jSD3 are cascaded. Furthermore, the FET 51-2 is equivalent to a circuit in which a lead-in inductance L SD2 inherent in the inside and a junction resistance R j SD2 are cascaded.
すなわち、従来の切り替え型減衰器の挿入損失は、非減衰状態では低域ほど低く設定され、減衰状態では高域ほど高く設定されることによって、入力信号に所望の２通りの減衰が与えられる。 That is, the insertion loss of the conventional switched attenuator is set to be lower in the lower region in the non-attenuation state, and higher in the higher region in the attenuation state to provide desired two types of attenuation to the input signal.
なお、本発明に関連性がある先行技術としては、後述する特許文献１および特許文献２があった。
(1) 「第１制御電圧に応じて減衰量が変化する減衰器と、第２制御電圧に応じて周波数特性を変化させ、前記減衰器の周波数特性の変化を補償する周波数特性補償回路と、当該可変減衰器の減衰量を設定する設定手段と、前記設定手段により設定された減衰量に応じて前記第１制御電圧および前記第２制御電圧を決定する減衰量調整手段とを有する」ことによって、「減衰量の変化によらず安定した周波数特性を持ち、高精度に減衰量を設定し得る」点に特徴がある可変減衰器…特許文献１
As prior art relevant to the present invention, there are Patent Document 1 and Patent Document 2 described later.
(1) "Attenuator whose attenuation amount changes according to a first control voltage, and a frequency characteristic compensation circuit which changes a frequency characteristic according to a second control voltage to compensate for a change of the frequency characteristic of the attenuator, By having setting means for setting the amount of attenuation of the variable attenuator, and attenuation amount adjusting means for determining the first control voltage and the second control voltage according to the amount of attenuation set by the setting means. , A variable attenuator characterized in that it has stable frequency characteristics regardless of changes in attenuation and can set the attenuation with high accuracy.
(2) 「入力信号が供給され上記入力信号を所定遅延時間だけ遅延する遅延線と、上記遅延線の出力信号が供給される高入力インピーダンス回路と、からなる第１の信号路と、上記遅延線の入力端から出力される反射信号及び上記入力信号が供給される可変減衰器からなる第２の信号路と、上記第１の信号路の出力が一方の入力端に供給されると共に上記第２の信号路の出力が他方の入力端に供給される加算器叉は減算器とを備えたコサイン特性の周波数特性補償回路において、上記可変減衰器と遅延特性及び周波数特性が等しい緩衝増幅器を上記第１の信号路の上記高入力インピーダンス回路と上記加算器叉は減算器との間に設けた」ことによって、「可変減衰器の内部遅延の悪影響を除去して、遅延時間の変動がなく、本来の特性補償が可能である」点に特徴がある周波数特性補償回路…特許文献２ (2) “a first signal path including a delay line which supplies an input signal and delays the input signal by a predetermined delay time, and a high input impedance circuit to which an output signal of the delay line is supplied; A second signal path formed of a reflected signal output from the input end of the line and the variable attenuator to which the input signal is supplied, and an output of the first signal path supplied to one input end; In a frequency characteristic compensation circuit of cosine characteristic including an adder or a subtractor in which the output of the two signal paths is supplied to the other input end, a buffer amplifier having the same delay characteristic and frequency characteristic as the variable attenuator is provided. By providing between the high input impedance circuit of the first signal path and the adder or subtractor, “the adverse effect of the internal delay of the variable attenuator is eliminated, and there is no variation of the delay time, True characteristic compensation is possible Frequency characteristic compensation circuit characterized by the fact that
ところで、上述した従来例のＳｗｉｔｃｈ−Ｔ型減衰器では、所望の周波数帯域における入出力特性が減衰状態と非減衰状態とで異なるために、その周波数帯域が広いほど、減衰量に誤差（図６(1))が生じ易かった。 By the way, in the switch-T type attenuator of the conventional example described above, since the input / output characteristics in the desired frequency band are different between the attenuation state and the non-attenuation state, the error in the attenuation amount is larger as the frequency band is wider (FIG. 6) (1) was easy to occur.
しかし、例えば、移動通信のように、高い周波数帯への移行が次々と図られ、かつ伝送容量のさらなる拡大が要求される分野では、より広帯域において高い精度で減衰量の可変や設定を可能とする技術が強く要望されつつある。 However, for example, as in mobile communication, in fields where the transition to higher frequency bands is being made one after another and further expansion of transmission capacity is required, it is possible to change or set attenuation with high accuracy in a wider band. Technology is strongly required.
本発明は、構成の複雑化、実装性の低下、コストの大幅な増加の何れも伴うことなく、所望の周波数帯域で入出力特性や減衰量の偏差を大幅に軽減できる可変インピーダンス回路および減衰器を提供することを目的とする。 The present invention is a variable impedance circuit and attenuator that can significantly reduce the deviation of input / output characteristics and attenuation in a desired frequency band without complicating the configuration, reducing the mountability, and significantly increasing the cost. Intended to provide.
請求項１に記載の発明では、スイッチング素子と、前記スイッチング素子に接続された回路とを備え、低域フィルタ及び抵抗器を有する。減衰時には、高域フィルタとして機能する前記スイッチング素子の伝達特性が前記低域フィルタおよび前記抵抗器の総合的な伝達特性によって相殺され、非減衰時には、低域フィルタとして機能する前記スイッチング素子の伝達特性が所望の精度で再現される。 The invention according to claim 1 includes a switching element and a circuit connected to the switching element, and includes a low pass filter and a resistor. At the time of attenuation, the transfer characteristic of the switching element functioning as a high pass filter is canceled by the overall transfer characteristic of the low pass filter and the resistor, and at the time of non-attenuation, the transfer characteristic of the switching element functioning as a low pass filter Are reproduced with the desired accuracy.
すなわち、スイッチング素子と回路との総合的なインピーダンスは、スイッチング素子が遮断領域にある状態であっても、そのスイッチング素子が活性領域または飽和状態で有するインピーダンスと同様に、所望の精度で誘導性となり、あるいはリアクタンス分が含まれない。
請求項２に記載の発明では、スイッチング素子と、前記スイッチング素子に接続された回路とを備え、低域フィルタ及び抵抗器を有する。減衰時には、高域フィルタとして機能する前記スイッチング素子の伝達特性が前記低域フィルタおよび前記抵抗器の総合的な伝達特性によって相殺され、非減衰時には、低域フィルタとして機能する前記スイッチング素子の伝達特性が所望の精度で再現される。
That is, the overall impedance of the switching element and the circuit becomes inductive with desired accuracy, as with the impedance that the switching element has in the active region or in saturation even if the switching element is in the blocking region. Or reactance is not included.
The invention according to claim 2 includes a switching element and a circuit connected to the switching element, and includes a low pass filter and a resistor. At the time of attenuation, the transfer characteristic of the switching element functioning as a high pass filter is canceled by the overall transfer characteristic of the low pass filter and the resistor, and at the time of non-attenuation, the transfer characteristic of the switching element functioning as a low pass filter Are reproduced with the desired accuracy.
すなわち、スイッチング素子と回路との総合的なインピーダンスは、スイッチング素子が活性領域または飽和状態にある状態であっても、そのスイッチング素子が遮断領域で有するインピーダンスと同様に、所望の精度で容量性となり、あるいはリアクタンス分が含まれない。 That is, even if the switching element is in the active region or in a saturated state, the total impedance of the switching element and the circuit becomes capacitive with desired accuracy, like the impedance that the switching element has in the blocking region. Or reactance is not included.
本発明に係る可変インピーダンス回路のインピーダンスは、スイッチング素子が遮断領域、活性領域、飽和領域の何れにあっても、周波数に対する依存性が低く抑えられる。 The impedance of the variable impedance circuit according to the present invention has low dependence on frequency regardless of whether the switching element is in the blocking region, the active region, or the saturation region.
また、本発明に係る減衰器の減衰量は、既定の周波数帯域において偏差が低く安定に維持される。 In addition, the amount of attenuation of the attenuator according to the present invention is stably maintained with a low deviation in a predetermined frequency band.
したがって、本発明が適用された電子装置は、周波数に対する特性の依存度や変動が抑圧され、性能、信頼性、付加価値の何れも高めることが可能となる。 Therefore, in the electronic device to which the present invention is applied, the dependency and fluctuation of the characteristics with respect to frequency can be suppressed, and any of performance, reliability, and added value can be enhanced.
以下、図面に基づいて本発明の実施形態について詳細に説明する。
図１は、本発明の一実施形態を示す図である。
図において、図４に示すものと機能および構成が同じものについては、同じ符号を付与し、ここでは、その説明を省略する。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
FIG. 1 is a diagram showing an embodiment of the present invention.
In the figure, the same reference numerals are given to those having the same functions and configurations as those shown in FIG.
本実施形態と、図４に示す従来例との構成の相違点は、以下の点にある。
(1) ＦＥＴ５１-1のソースと抵抗器５２-1の一方の端子との間に線路１１Ｓ-1が形成される。
(2) ＦＥＴ５１-1のドレインと抵抗器５２-1の他方の端子との間に線路１１Ｄ-1が形成される。
The difference between the configuration of this embodiment and the conventional example shown in FIG. 4 is as follows.
(1) A line 11S-1 is formed between the source of the FET 51-1 and one terminal of the resistor 52-1.
(2) A line 11D-1 is formed between the drain of the FET 51-1 and the other terminal of the resistor 52-1.
(3) ＦＥＴ５１-3のソースと抵抗器５２-3の一方の端子との間に線路１１Ｓ-3が形成される。
(4) ＦＥＴ５１-3のドレインと抵抗器５２-3の他方の端子との間に線路１１Ｄ-3が形成される。
(3) A line 11S-3 is formed between the source of the FET 51-3 and one terminal of the resistor 52-3.
(4) A line 11D-3 is formed between the drain of the FET 51-3 and the other terminal of the resistor 52-3.
以下、図１を参照して本実施形態の原理を説明する。
本実施形態では、線路１１Ｓ-１、１１Ｄ-１、１１Ｓ-3、１１Ｄ-3は、以下の要件を満たす形状、サイズおよび配置で形成される。
The principle of the present embodiment will be described below with reference to FIG.
In the present embodiment, the lines 11S-1, 11D-1, 11S-3, and 11D-3 are formed in a shape, size, and arrangement that satisfy the following requirements.
(a) 線路１１Ｓ-1に付帯する浮遊容量ＣＳ１と、その線路１１Ｓ-１のインダクタンスＬＳ１とにより低域フィルタＢＰＦＳ１が形成される。
(b) 線路１１Ｄ-1に付帯する浮遊容量ＣＤ１と、その線路１１Ｄ-１のインダクタンスＬＤ１とにより低域フィルタＢＰＦＤ１が形成される。
(a) A low pass filter BPF S1 is formed by the stray capacitance C S1 incidental to the line 11S-1 and the inductance L S1 of the line 11S-1.
(b) and the stray capacitance C D1 incidental to the line 11D-1, the low-pass filter BPF D1 is formed by its line 11D-1 of the inductance L D1.
(c) 減衰時に、図５(b) に示すように、高域フィルタとして機能するＦＥＴ５１-1の伝達特性が上記低域フィルタＢＰＦＳ１、ＢＰＦＤ１および抵抗器５２-1の総合的な伝達特性によって相殺される。または、非減衰時に、図５(a) に示すように、低域フィルタとして機能するＦＥＴ５１-1の伝達特性が所望の精度で再現される。 (c) At the time of attenuation, as shown in FIG. 5 (b), the transfer characteristic of the FET 51-1 functioning as a high-pass filter is the general transfer characteristic of the low-pass filter BPF S1 , BPF D1 and resistor 52-1. Offset by Alternatively, as shown in FIG. 5A, the transfer characteristics of the FET 51-1 functioning as a low pass filter can be reproduced with desired accuracy when not attenuated.
(d) 線路１１Ｓ-3に付帯する浮遊容量ＣＳ３と、その線路１１Ｓ-3のインダクタンスＬＳ３とにより低域フィルタＢＰＦＳ３が形成される。
(e) 線路１１Ｄ-3に付帯する浮遊容量ＣＤ３と、その線路１１Ｄ-１のインダクタンスＬＤ３とにより低域フィルタＢＰＦＤ３が形成される。
(d) A low pass filter BPF S3 is formed by the stray capacitance C S3 incidental to the line 11S-3 and the inductance L S3 of the line 11S-3.
(e) and the stray capacitance C D3 incidental to line 11D-3, low-pass filter BPF D3 is formed by the inductance L D3 of the line 11D-1.
(f) 減衰時に、図５(b) に示すように、高域フィルタとして機能するＦＥＴ５１-3の伝達特性が上記低域フィルタＢＰＦＳ３、ＢＰＦＤ３および抵抗器５２-3の総合的な伝達特性によって相殺される。または、非減衰時に、図５(a) に示すように、低域フィルタとして機能するＦＥＴ５１-3の伝達特性が所望の精度で再現される。 (f) At the time of attenuation, as shown in FIG. 5 (b), the transfer characteristic of the FET 51-3 which functions as a high-pass filter is the general transfer characteristic of the low-pass filters BPF S3 and BPF D3 and the resistor 52-3. Offset by Alternatively, as shown in FIG. 5A, the transfer characteristics of the FET 51-3 functioning as a low pass filter can be reproduced with desired accuracy when not attenuated.
すなわち、減衰時には、高域フィルタとして機能するＦＥＴ５１-1、５１-3の伝達特性は、線路１１Ｓ-1、１１Ｓ-3が付加される構成の軽微な変更のみによって、実装面における制約がほとんど増加することなく、非減衰時における低域フィルタとしての伝達特性にほぼ同様に設定される。 That is, at the time of attenuation, the transfer characteristics of the FETs 51-1 and 51-3 that function as high-pass filters have almost no increase in restrictions on the mounting surface only by minor changes in the configuration to which the lines 11S-1 and 11S-3 are added. Without setting, the transfer characteristic as a low pass filter at the time of non-attenuation is set substantially the same.
したがって、本実施形態によれば、所望の広帯域において、図６に点線で示すように、非減衰時と減衰時とにおける挿入損失の差がほぼ一定となり、かつ図２に実線で示すように、従来例に比べて大きな偏差を伴うことなく安定に得られる。 Therefore, according to the present embodiment, in the desired wide band, as indicated by the dotted line in FIG. 6, the difference between the insertion loss during non-attenuation and during attenuation is substantially constant, and as shown by the solid line in It can be stably obtained without large deviation as compared with the prior art.
なお、本実施形態では、線路１１Ｓ-１、１１Ｄ-１、１１Ｓ-3、１１Ｄ-3は、既述の要件に限定されず、以下に列記する要件を満たす形状、サイズおよび配置で形成されてもよい。 In the present embodiment, the lines 11S-1, 11D-1, 11S-3, and 11D-3 are not limited to the requirements described above, and are formed in a shape, size, and arrangement that satisfy the requirements listed below. It is also good.
(1) 線路１１Ｓ-１、１１Ｄ-１
線路１１Ｓ-１、１１Ｄ-１のインダクタンスＬＳ１、ＬＤ１がＦＥＴ５１-1のソース・ドレイン間のジャンクション容量ＣｊＳＤ１を所望の精度で相殺する。
(1) Tracks 11S-1 and 11D-1
The inductances L S1 and L D1 of the lines 11S-1 and 11D-1 cancel the junction capacitance C jSD1 between the source and the drain of the FET 51-1 with desired accuracy.
(2) 線路１１Ｓ-3、１１Ｄ-3
線路１１Ｓ-3、１１Ｄ-3のインダクタンスＬＳ３、ＬＤ３がＦＥＴ５１-3のソース・ドレイン間のジャンクション容量ＣｊＳＤ３を所望の精度で相殺する。
(2) Tracks 11S-3, 11D-3
The inductances L S3 and L D3 of the lines 11S-3 and 11D-3 cancel the junction capacitance C jSD3 between the source and the drain of the FET 51-3 with desired accuracy.
また、本実施形態の構成は、図１に示すものに限定されず、例えば、以下に列記する何れの形態であってもよい。 Further, the configuration of the present embodiment is not limited to that shown in FIG. 1 and may be, for example, any form listed below.
(1) 図３(a) に示すように、ＦＥＴ５１-2のドレインが抵抗器５３を介してＦＥＴ５１-1のドレインとＦＥＴ５１-3のソースとに直接接続され、そのＦＥＴ５１-2のソースが直接接地される。 (1) As shown in FIG. 3 (a), the drain of the FET 51-2 is directly connected to the drain of the FET 51-1 and the source of the FET 51-3 through the resistor 53, and the source of the FET 51-2 is directly connected It is grounded.
(2) 図３(b),(c) に示すように、図１や図３(a) に示す構成に等価な回路として構成される。 (2) As shown in FIGS. 3 (b) and 3 (c), the circuit is configured as a circuit equivalent to the configuration shown in FIGS. 1 and 3 (a).
さらに、本実施形態では、ＦＥＴ５１-1〜５１-3は、何れも、既述の要件を満たすならば、如何なる半導体素子やスイッチング素子で代替されてもよい。 Furthermore, in the present embodiment, any of the FETs 51-1 to 51-3 may be replaced with any semiconductor element or switching element as long as the requirements described above are satisfied.
また、本実施形態では、ＦＥＴ５１-1〜５１-3は、飽和領域と遮断領域との何れかの状態に設定されている。
しかし、これらのＦＥＴ５１-1〜５１-3の何れも、飽和領域に代えて活性領域と遮断領域との何れかの状態に設定されてもよい。
Further, in the present embodiment, the FETs 51-1 to 51-3 are set to any state of the saturation region and the blocking region.
However, any of these FETs 51-1 to 51-3 may be set to either the active region or the blocking region instead of the saturated region.
さらに、本実施形態は、挿入損失が２通りに設定される減衰器に限定されず、ＦＥＴ５１-1〜５１-3が遮断領域、活性領域、飽和領域の何れかに設定されることによって、３通り以上の減衰量を実現する減衰器にも同様に適用可能である。 Furthermore, the present embodiment is not limited to the attenuator in which the insertion loss is set in two ways, and the FETs 51-1 to 51-3 are set to any of the blocking region, the active region, and the saturation region. It is equally applicable to attenuators that achieve attenuation above the order of magnitude.
また、本実施形態では、遮断領域にあるＦＥＴ５１-1、５１-3のジャンクション容量ＣｊＳＤ１，ＣｊＳＤ３を活性領域や飽和領域で相殺し、あるいは緩和させるために、線路１１Ｓ-１、１１Ｄ-１、１１Ｓ-3、１１Ｄ-3が備えられている。 Further, in the present embodiment, in order to offset or reduce the junction capacitances C jSD1 and C jSD3 of the FETs 51-1 and 51-3 in the blocking region in the active region and the saturation region, the lines 11S-1 and 11D-1 are used. , 11S-3, 11D-3 are provided.
しかし、本発明は、このような構成に限定されず、例えば、活性領域や飽和領域にあるときにＦＥＴ５１-1、５１-3の導入線インダクタンスＬＳＤ１，ＬＳＤ３を遮断領域で相殺し、あるいは緩和させるキャパシター（浮遊容量として形成されてもよい。）が線路１１Ｓ-１、１１Ｄ-１、１１Ｓ-3、１１Ｄ-3に代えて備えられてもよい。 However, the present invention is not limited to such a configuration, and for example, the lead-in inductances L SD1 and L SD3 of the FETs 51-1 and 51-3 are canceled in the blocking region when in the active region or saturation region, or Capacitors (which may be formed as stray capacitances) to be relaxed may be provided instead of the lines 11S-1, 11D-1, 11S-3, 11D-3.
さらに、本発明は、ＭＭＩＣ(Monolithic Microwave Integrated Circuit)として形成されなくてもよく、多様な周波数帯において同様に適用可能である。 Furthermore, the present invention may not be formed as a MMIC (Monolithic Microwave Integrated Circuit), and is equally applicable in various frequency bands.
また、本発明は、図１に示すように、Ｔ形回路として構成された減衰器に限定されず、π形回路として構成された減衰器にも同様に適用可能である。 Furthermore, as shown in FIG. 1, the present invention is not limited to an attenuator configured as a T-type circuit, but is equally applicable to an attenuator configured as a π-type circuit.
さらに、本発明は、上述した実施形態に限定されず、本発明の範囲において多様な実施形態の構成が可能であり、構成要素の全てまたは一部に如何なる改良が施されてもよい。 Furthermore, the present invention is not limited to the above-described embodiment, but various configurations of the embodiment are possible within the scope of the present invention, and any improvement may be applied to all or part of the components.
１１Ｄ，１１Ｓ 線路
５１ ＦＥＴ
５２，５３，５４ 抵抗器
11D, 11S line 51 FET
52, 53, 54 resistors
Claims (2)
前記スイッチング素子に接続された低域フィルタ及び抵抗器を有し、
減衰時には、高域フィルタとして機能する前記スイッチング素子の伝達特性が前記低域フィルタおよび前記抵抗器の総合的な伝達特性によって相殺され、
非減衰時には、低域フィルタとして機能する前記スイッチング素子の伝達特性が所望の精度で再現される、
ことを特徴とする減衰器に用いられる可変インピーダンス回路。 A switching element which is switched between a blocking area and an active area or a saturation area, and in the active area or the saturation area, the reactance of the impedance becomes "0" or an inductive value with desired accuracy A variable impedance circuit used for the provided attenuator ,
A low pass filter and a resistor connected to the switching element;
At the time of attenuation, the transfer characteristic of the switching element functioning as a high pass filter is canceled by the overall transfer characteristic of the low pass filter and the resistor,
When not attenuated, the transfer characteristics of the switching element functioning as a low pass filter are reproduced with desired accuracy.
Variable impedance circuit for use in an attenuator characterized by
前記スイッチング素子に接続された低域フィルタ及び抵抗器を有し、
減衰時には、高域フィルタとして機能する前記スイッチング素子の伝達特性が前記低域フィルタおよび前記抵抗器の総合的な伝達特性によって相殺され、
非減衰時には、低域フィルタとして機能する前記スイッチング素子の伝達特性が所望の精度で再現される、
ことを特徴とする減衰器に用いられる可変インピーダンス回路。 Attenuator comprising a switching element which is switched between a blocking region and an active region or a saturation region, such that when in the blocking region the reactance component of the impedance becomes a value "0" or capacitive with the desired accuracy . Variable impedance circuit used in
A low pass filter and a resistor connected to the switching element;
At the time of attenuation, the transfer characteristic of the switching element functioning as a high pass filter is canceled by the overall transfer characteristic of the low pass filter and the resistor,
When not attenuated, the transfer characteristics of the switching element functioning as a low pass filter are reproduced with desired accuracy.
Variable impedance circuit for use in an attenuator characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013051468A JP6504737B2 (en) | 2013-03-14 | 2013-03-14 | Variable impedance circuit used for attenuator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013051468A JP6504737B2 (en) | 2013-03-14 | 2013-03-14 | Variable impedance circuit used for attenuator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014179727A JP2014179727A (en) | 2014-09-25 |
| JP6504737B2 true JP6504737B2 (en) | 2019-04-24 |
Family
ID=51699271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013051468A Active JP6504737B2 (en) | 2013-03-14 | 2013-03-14 | Variable impedance circuit used for attenuator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6504737B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758841B2 (en) * | 1990-02-22 | 1995-06-21 | 株式会社東芝 | Microwave phase shifter |
| JP2002246802A (en) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | Semiconductor switch and phase shift circuit and attenuator |
| JP2003069305A (en) * | 2001-08-27 | 2003-03-07 | Toshiba Corp | Microwave phase shifter |
| JP4214710B2 (en) * | 2002-04-15 | 2009-01-28 | 三菱電機株式会社 | Variable attenuator |
| JP2011223390A (en) * | 2010-04-12 | 2011-11-04 | Japan Radio Co Ltd | Attenuator |
-
2013
- 2013-03-14 JP JP2013051468A patent/JP6504737B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014179727A (en) | 2014-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8334718B2 (en) | Variable attenuator having stacked transistors | |
| KR100652232B1 (en) | Phase shifter | |
| US9543630B2 (en) | Electronic device | |
| JP3080723B2 (en) | Filter circuit and filter integrated circuit | |
| US9419586B2 (en) | Device for negative group delay | |
| US9882542B2 (en) | Filter component | |
| US8368461B2 (en) | Second-order low-pass filter | |
| US10218332B2 (en) | Broadband matching circuit for capacitive device | |
| JP6504737B2 (en) | Variable impedance circuit used for attenuator | |
| US10483938B2 (en) | Tunable filter | |
| US11451208B2 (en) | Switching circuit and variable attenuator | |
| JP2010268113A (en) | Microwave amplifier | |
| JP2014229980A (en) | Phase shift circuit | |
| EP1353442A1 (en) | Filter circuit | |
| Dasgupta et al. | Parasitic aware impedance matching techniques for RF amplifiers | |
| RU2599915C1 (en) | Microwave attenuator | |
| ITMI20112243A1 (en) | ELECTRONIC CIRCUIT WITH LOW NOISE SIMULATING THE BEHAVIOR OF AN INDUCTANCE | |
| JP2014110605A (en) | Phase shift circuit | |
| WO2018116345A1 (en) | High frequency circuit and high frequency power amplifier | |
| US11271546B2 (en) | Filter circuit using 90-degree hybrid coupler | |
| US10439262B2 (en) | High frequency switch | |
| JPH0440106A (en) | Gain flattening circuit | |
| KR20230082279A (en) | Continuous time lenear equallizer | |
| Vo | IC 8 I_I 0.707 | |
| JPH04123505A (en) | High frequency circuit and semiconductor device using it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171122 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171201 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190326 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6504737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |