JP6500405B2 - 接触型2次元イメージセンサ素子およびセンサ装置 - Google Patents
接触型2次元イメージセンサ素子およびセンサ装置 Download PDFInfo
- Publication number
- JP6500405B2 JP6500405B2 JP2014241616A JP2014241616A JP6500405B2 JP 6500405 B2 JP6500405 B2 JP 6500405B2 JP 2014241616 A JP2014241616 A JP 2014241616A JP 2014241616 A JP2014241616 A JP 2014241616A JP 6500405 B2 JP6500405 B2 JP 6500405B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- image
- substrate
- cover layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010408 film Substances 0.000 claims description 178
- 239000000758 substrate Substances 0.000 claims description 98
- 238000012937 correction Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 51
- 238000012545 processing Methods 0.000 claims description 44
- 238000003860 storage Methods 0.000 claims description 40
- 238000001514 detection method Methods 0.000 claims description 39
- 239000010409 thin film Substances 0.000 claims description 32
- 239000011521 glass Substances 0.000 claims description 23
- 238000004364 calculation method Methods 0.000 claims description 19
- 238000005259 measurement Methods 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 description 89
- 238000005516 engineering process Methods 0.000 description 27
- 230000003287 optical effect Effects 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000003702 image correction Methods 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 238000012015 optical character recognition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000003708 edge detection Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
- Studio Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
Description
請求項4に記載の発明は、基板、前記基板の一方の面上に形成され、複数のセンサ素子が配列されたセンサアレイ領域、前記基板の前記一方の面と同じ側に搭載され、前記センサアレイ領域よりも高い上面を持ち、前記複数のセンサ素子を動作させる電子回路素子が構成された回路基板、および、少なくとも前記センサアレイ領域の全体を覆い、少なくともその上面の一部が前記回路基板の前記上面と等しいかまたは高い位置にあるように構成され、前記上面が、前記複数のセンサ素子によって得られるイメージの像ボケが均一化されるように平坦化されているカバー層を有する密着型2次元イメージセンサと、記憶手段と、中央制御装置(CPU)であって、前記カバー層が存在しない場合に、単一または複数の要素パターンを配列した標準パターンから前記複数のセンサ素子で得られるイメージデータ計算値を前記記憶手段に備え、前記カバー層が組み込まれた状態で、前記標準パターンのイメージデータ実測値を取得し、前記イメージデータ計算値と前記イメージデータ実測値とを比較して、前記像ボケを減らすために利用されることになる補正量データを求め、前記補正量データを前記記憶手段へストアし、前記記憶手段にストアされた前記補正量データを利用して、検出物のイメージに生じる前記像ボケの補正演算処理を実行するよう構成されたCPUとを備えたことを特徴とするセンサ装置である。
請求項5に記載の発明は、請求項4のセンサ装置であって、前記カバー層は、前記センサアレイ領域の上に固定されたフィルム、または、前記センサアレイ領域および前記回路基板を埋没させるように形成された薄膜であることを特徴とする。
請求項6に記載の発明は、請求項4または5のセンサ装置であって、前記基板はガラス基板であり、前記センサ素子は、アモルファスシリコン薄膜によって形成された薄膜トランジスタ(TFT)であり、前記回路基板は前記TFTを駆動するドライバ回路またはその一部を含むことを特徴とする。
図3は、本発明の密着型2次元イメージセンサの実施例1の基本的な断面構成を示す図である。本発明の密着型2次元イメージセンサ30の基本構成は、図2の(a)の上面図、(b)の断面図に示した従来技術の密着型2次元イメージセンサの構成と概ね同じである。すなわち、センサ基板31の上面に2次元のセンサアレイ領域32が形成されている。センサ基板31として、ガラス基板を利用して、画素としてaシリコンから成る薄膜で構成されたTFT素子を含むセンサアレイ領域32を利用することができる。画素を駆動するためのデータ線駆動回路やゲート線用駆動回路を搭載したでドライバLSI33が、センサ基板31に隣接して実装されている。センサ基板31の端部には、ドライバLSI33の動作を制御する信号を供給し、センサ基板31の外部のセンサ装置の制御部などと接続を行うためのフレキシブルプリント基板(FPC:Flexible printed circuits)34が実装されている。ドライバLSI33はセンサ基板31に対し、LSI側に形成された1以上のバンプ接続端子35によってフェイスダウン接続されている。図には示していないが、バンプ接続端子35の各々からは、センサアレイ領域32の各画素まで、および、FPC34の各接続端子まで、各種の電気配線が形成されている。
図7は、本発明の密着型2次元イメージセンサの実施例2の断面構成を示す図である。図3に示した実施例1の構成ではセンサ基板上のセンサアレイ領域32の上のみにスペーサフィルムを備えていたのに対して、本実施例の構成ではセンサ基板71の全面上に、カバー層として平坦化膜78を備えている。したがって、本実施例の密着型2次元イメージセンサは、センサ素子のドライバ回路などを含むLSI73およびFCP74が、平坦化膜78の中に埋没している構造と成る。このような構造は、センサ基板71上にセンサアレイ領域72を形成し、さらにLSI73およびFPC74を搭載した後で、LSI73の高さと同等またはより高い位置まで平坦化膜78を形成すれば良い。
図8は、本発明の密着型2次元イメージセンサの実施例3の断面構成を示す図である。実施例1の構成ではセンサ基板上のセンサアレイ領域32の上のみにスペーサフィルムを備えていたのに対して、本実施例の構成では実施例2と同様にセンサ基板81の全面上にカバー層である平坦化膜88を備えている。したがって、本実施例でも、センサ素子のドライバ回路などを含むLSI83およびFCP84が、カバー層である平坦化膜88の中に埋没している構造と成る。このような構造は、センサ基板81上にセンサアレイ領域82を形成し、さらにLSI83およびFPC84を搭載した後で、LSI73の高さと同等またはより高い位置まで平坦化膜88を形成すれば良い。
本発明は、図5および図6に示したように、上述の実施例1〜3の構成の密着型2次元イメージセンサを含むセンサ装置としての側面も含む。図5および図6に示したセンサ装置において実行される像ボケの補正について本実施例で説明する。以下説明する像ボケの補正方法は、実施例1〜3のいずれの構成の密着型2次元イメージセンサを用いても同様に実施できる。したがって、実施例1の密着型2次元イメージセンサを例として、以下説明する。
2、42−1 保護膜
3、43 センサ素子
4、21、31、43、71 基板
5、26、36、45、76、86 光源
6、46 バックライト光
7、47、48 反射散乱光
10、20、30、40、51、61 密着型2次元イメージセンサ
22、32、72、82 センサアレイ領域
23、33、73、83 LSI
24、34、74、84 FPC
38、78、88 カバー層
50、60 センサ装置
53、63 CPU
54、64、68 記憶手段
Claims (6)
- 密着型2次元イメージセンサ、中央制御装置(CPU)および記憶手段を少なくとも含むセンサ装置で、対象物のイメージに生じる像ボケを補正する方法において、
前記密着型2次元イメージセンサは、
基板と、
前記基板の一方の面上に形成され、複数のセンサ素子が配列されたセンサアレイ領域と、
前記基板の前記一方の面と同じ側に搭載され、前記センサアレイ領域よりも高い上面を持ち、前記複数のセンサ素子を動作させる電子回路素子が構成された回路基板と、
少なくとも前記センサアレイ領域の全体を覆い、少なくともその上面の一部が前記回路基板の前記上面と等しいかまたは高い位置にあるように構成されたカバー層と
を備え、
前記カバー層の前記上面は、前記複数のセンサ素子によって前記カバー層の上に配置された検出物からの反射散乱光から得られるイメージの像ボケが均一化されるように平坦化されており、
前記方法は、
前記カバー層が存在しない場合に、単一または複数の要素パターンを配列した標準パターンから前記複数のセンサ素子で得られるイメージデータ計算値を備えるステップと、
前記カバー層が組み込まれた状態で、前記標準パターンのイメージデータ実測値を取得するステップと、
前記イメージデータ計算値と前記イメージデータ実測値とを比較して、前記像ボケを減らすために利用されることになる補正量データを求め、前記補正量データを前記記憶手段へストアするステップと、
前記記憶手段にストアされた前記補正量データを利用して、検出物のイメージに生じる前記像ボケの補正演算処理を実行するステップと
を備えることを特徴とする方法。 - 前記カバー層の前記上面は、前記基板の前記一方の面に対して平行であるか、または、傾斜しており、並びに、
前記カバー層は、前記センサアレイ領域の上に固定されたフィルム、または、前記センサアレイ領域および前記回路基板を埋没させるように形成された薄膜であることを特徴とする請求項1に記載の方法。 - 前記基板はガラス基板であり、前記センサ素子は、アモルファスシリコン薄膜によって形成された薄膜トランジスタ(TFT)であり、前記回路基板は前記TFTを駆動するドライバ回路またはその一部を含むことを特徴とする請求項1または2に記載の方法。
- 基板、
前記基板の一方の面上に形成され、複数のセンサ素子が配列されたセンサアレイ領域、
前記基板の前記一方の面と同じ側に搭載され、前記センサアレイ領域よりも高い上面を持ち、前記複数のセンサ素子を動作させる電子回路素子が構成された回路基板、および、
少なくとも前記センサアレイ領域の全体を覆い、少なくともその上面の一部が前記回路基板の前記上面と等しいかまたは高い位置にあるように構成され、前記上面が、前記複数のセンサ素子によって得られるイメージの像ボケが均一化されるように平坦化されているカバー層
を有する密着型2次元イメージセンサと、
記憶手段と、
中央制御装置(CPU)であって、
前記カバー層が存在しない場合に、単一または複数の要素パターンを配列した標準パターンから前記複数のセンサ素子で得られるイメージデータ計算値を前記記憶手段に備え、
前記カバー層が組み込まれた状態で、前記標準パターンのイメージデータ実測値を取得し、
前記イメージデータ計算値と前記イメージデータ実測値とを比較して、前記像ボケを減らすために利用されることになる補正量データを求め、前記補正量データを前記記憶手段へストアし、
前記記憶手段にストアされた前記補正量データを利用して、検出物のイメージに生じる前記像ボケの補正演算処理を実行するよう構成されたCPUと
を備えたことを特徴とするセンサ装置。 - 前記カバー層の前記上面は、前記基板の前記一方の面に対して平行であるか、または、傾斜しており、並びに、
前記カバー層は、前記センサアレイ領域の上に固定されたフィルム、または、前記センサアレイ領域および前記回路基板を埋没させるように形成された薄膜であることを特徴とする請求項4に記載のセンサ装置。 - 前記基板はガラス基板であり、前記センサ素子は、アモルファスシリコン薄膜によって形成された薄膜トランジスタ(TFT)であり、前記回路基板は前記TFTを駆動するドライバ回路またはその一部を含むことを特徴とする請求項4または5に記載のセンサ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014241616A JP6500405B2 (ja) | 2014-11-28 | 2014-11-28 | 接触型2次元イメージセンサ素子およびセンサ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014241616A JP6500405B2 (ja) | 2014-11-28 | 2014-11-28 | 接触型2次元イメージセンサ素子およびセンサ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016103578A JP2016103578A (ja) | 2016-06-02 |
JP6500405B2 true JP6500405B2 (ja) | 2019-04-17 |
Family
ID=56089614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014241616A Active JP6500405B2 (ja) | 2014-11-28 | 2014-11-28 | 接触型2次元イメージセンサ素子およびセンサ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6500405B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6157170A (ja) * | 1984-08-28 | 1986-03-24 | Seiko Instr & Electronics Ltd | 画像読取り装置 |
JPS6457751A (en) * | 1987-08-28 | 1989-03-06 | Kyocera Corp | Reading device |
JPH0230182A (ja) * | 1988-07-20 | 1990-01-31 | Hitachi Ltd | 密着型読み取りセンサ |
JPH06105148A (ja) * | 1992-09-24 | 1994-04-15 | Toshiba Corp | 画像形成装置 |
JPH06140614A (ja) * | 1992-10-28 | 1994-05-20 | Hitachi Ltd | 光電変換装置及びそれを用いた放射線撮像装置 |
JP2596295B2 (ja) * | 1992-11-30 | 1997-04-02 | 日本電気株式会社 | 密着型イメージセンサの製造方法 |
JPH11184619A (ja) * | 1997-12-24 | 1999-07-09 | Sharp Corp | 密着イメージセンサ |
JPH11289455A (ja) * | 1998-04-02 | 1999-10-19 | Ricoh Co Ltd | 画像読み取り装置 |
JP2000307870A (ja) * | 1999-04-26 | 2000-11-02 | Ricoh Co Ltd | 画像処理装置 |
JP2002359731A (ja) * | 2001-05-31 | 2002-12-13 | Ricoh Co Ltd | 画像読取装置 |
JP4364553B2 (ja) * | 2002-08-30 | 2009-11-18 | シャープ株式会社 | 光電変換装置及びその製造方法 |
-
2014
- 2014-11-28 JP JP2014241616A patent/JP6500405B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016103578A (ja) | 2016-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019114572A1 (zh) | 阵列基板、其制备方法、指纹识别方法及显示装置 | |
JP6935374B2 (ja) | アンダーディスプレイ型指紋認証用センサモジュールおよびアンダーディスプレイ型指紋認証装置 | |
US8587561B2 (en) | Multi-sensing touch panel and display apparatus using the same | |
US10791253B2 (en) | Imaging backplate, imaging device and electronic apparatus | |
WO2020155092A1 (en) | Apparatus integrated with display panel for tof 3d spatial positioning | |
JP2011242616A (ja) | 画像表示装置、電子機器、画像表示システム、画像取得方法、プログラム | |
US9164626B2 (en) | Input/output device | |
JP5071308B2 (ja) | 入出力装置 | |
US11528379B2 (en) | Multi-mode scanning device performing flatbed scanning | |
WO2015186312A1 (ja) | 画像読取装置 | |
US11611681B2 (en) | Multi-mode scanning device | |
Kim-Lee et al. | On-screen fingerprint sensor with optically and electrically tailored transparent electrode patterns for use on high-resolution mobile displays | |
US11308309B2 (en) | Fingerprint sensor having an increased sensing area | |
JP5459085B2 (ja) | 画像表示装置、電子機器、画像表示システム、画像取得方法、プログラム | |
JP2010044761A (ja) | イメージセンサーモジュール及びイメージセンサーシステム | |
US20230076799A1 (en) | Electronic device with fingerprint sensor and high resolution display adapted to each other | |
US9117719B2 (en) | Solid-state imaging apparatus, manufacturing method for the same, and electronic apparatus | |
JP6500405B2 (ja) | 接触型2次元イメージセンサ素子およびセンサ装置 | |
US20150015613A1 (en) | Data processing device and data processing system | |
JP2011150583A (ja) | 撮像装置付き画像表示装置 | |
CN113966485B (zh) | 显示屏、终端设备以及屏下相机成像控制方法 | |
JP2009122919A (ja) | 表示装置 | |
US9942479B2 (en) | Electronic device and imaging method thereof | |
JP2008146203A (ja) | 電気光学装置、及び電子機器 | |
WO2021199769A1 (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6500405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |