JP6493433B2 - Power supply device and open detection method - Google Patents

Power supply device and open detection method Download PDF

Info

Publication number
JP6493433B2
JP6493433B2 JP2017038113A JP2017038113A JP6493433B2 JP 6493433 B2 JP6493433 B2 JP 6493433B2 JP 2017038113 A JP2017038113 A JP 2017038113A JP 2017038113 A JP2017038113 A JP 2017038113A JP 6493433 B2 JP6493433 B2 JP 6493433B2
Authority
JP
Japan
Prior art keywords
voltage
conversion value
feedback
reference voltage
feedback voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017038113A
Other languages
Japanese (ja)
Other versions
JP2018148602A (en
Inventor
利浩 中野
利浩 中野
林　秀樹
秀樹 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2017038113A priority Critical patent/JP6493433B2/en
Publication of JP2018148602A publication Critical patent/JP2018148602A/en
Application granted granted Critical
Publication of JP6493433B2 publication Critical patent/JP6493433B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、出力電圧をフィードバック制御する電源回路の制御装置及びオープン検出方法に関する。   The present invention relates to a power supply circuit control device for feedback control of an output voltage and an open detection method.

マイコン等の制御回路を備える電源装置では、出力電圧のフィードバック信号を制御回路に出力電圧検出端子に取り込み、Ａ／Ｄ変換器によってアナログ信号をデジタル信号に変換している。このとき、端子のオープン／ショート等に起因してフィードバック信号が制御回路に入力されないオープン状態になると、出力電圧の異常、さらには出力用のコンデンサの過電圧破壊につながる。   In a power supply device including a control circuit such as a microcomputer, an output voltage feedback signal is taken into an output voltage detection terminal in the control circuit, and an analog signal is converted into a digital signal by an A / D converter. At this time, if the feedback signal is not input to the control circuit due to the open / short of the terminal or the like, the output voltage is abnormal, and further, the overvoltage of the output capacitor is destroyed.

そこで、出力電圧検出端子の寄生容量及びサンプリングコンデンサを初期化し、サンプリングコンデンサの値が初期化した値から変化しないことで、オープン状態を検出する技術が提案されている（例えば、特許文献１参照）。   Therefore, a technique has been proposed in which the parasitic capacitance of the output voltage detection terminal and the sampling capacitor are initialized and the value of the sampling capacitor does not change from the initialized value, thereby detecting the open state (see, for example, Patent Document 1). .

特開２０１１−７７８４７号公報JP 2011-77847 A

しかしながら、従来技術では、出力電圧検出端子の寄生容量及びサンプリングコンデンサを初期化のための初期化用スイッチが必要となり、初期化用スイッチの制御回路も必要となるため、回路構成が複雑になってしまうという問題点があった。   However, the prior art requires an initialization switch for initializing the parasitic capacitance of the output voltage detection terminal and the sampling capacitor, and also requires a control circuit for the initialization switch, which complicates the circuit configuration. There was a problem of end.

本発明の目的は、従来技術の上記問題を解決し、サンプリングコンデンサを初期化することなく、オープン状態を検出することができる電源装置及びオープン検出方法を提供することにある。   An object of the present invention is to solve the above-described problems of the prior art and provide a power supply device and an open detection method capable of detecting an open state without initializing a sampling capacitor.

本発明の電源装置は、出力電圧に基づくフィードバック電圧をＡＤ変換し、前記フィードバック電圧のＡＤ変換値を用いて前記出力電圧をフィードバック制御する電源装置であって、サンプリングコンデンサに基準電圧と前記フィードバック電圧とを交互にホールドし、前記基準電圧のＡＤ変換値と前記フィードバック電圧のＡＤ変換値とを交互に切り換えて出力するＡＤ変換部と、前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりを監視し、前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりなしを認識した場合に、前記ＡＤ変換部に前記フィードバック電圧が入力されていないオープン状態を検出するオープン検出部と、を具備し、前記基準電圧は、起動時と定常動作時とで切り換えられ、定常動作時及び起動時において前記フィードバック電圧が取り得ない電圧に設定されていることを特徴とする。
さらに、本発明の電源装置において、起動時の前記基準電圧よりも定常動作時の前記基準電圧が高い電圧に設定されていても良い。
さらに、本発明の電源装置において、起動時に前記オープン検出部によるオープン状態の検出を禁止するオープン検出禁止期間が設定されていても良い。
また、本発明の電源装置は、出力電圧に基づくフィードバック電圧をＡＤ変換し、前記フィードバック電圧のＡＤ変換値を用いて前記出力電圧をフィードバック制御する電源装置であって、サンプリングコンデンサに基準電圧と前記フィードバック電圧とを交互にホールドし、前記基準電圧のＡＤ変換値と前記フィードバック電圧のＡＤ変換値とを交互に切り換えて出力するＡＤ変換部と、前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりを監視し、前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりなしを認識した場合に、前記ＡＤ変換部に前記フィードバック電圧が入力されていないオープン状態を検出するオープン検出部と、を具備し、前記オープン検出部は、入力されたＡＤ変換値を前回入力されたＡＤ変換値と比較し、差分が閾値未満である場合に切り換わりなしを認識し、前記基準電圧は、定常動作時及び起動時において前記フィードバック電圧が取り得ない電圧に設定され、前記閾値は、起動時と定常動作時とで切り換えられることを特徴とする。
さらに、本発明のオープン検出方法は、出力電圧に基づくフィードバック電圧をＡＤ変換部によってＡＤ変換し、前記フィードバック電圧のＡＤ変換値を用いて前記出力電圧をフィードバック制御する電源装置において、前記ＡＤ変換部に前記フィードバック電圧が入力されていないオープン状態を検出するオープン検出方法であって、サンプリングコンデンサに基準電圧と前記フィードバック電圧とを交互にホールドして、前記基準電圧のＡＤ変換値と前記フィードバック電圧のＡＤ変換値とを交互に切り換えて出力し、前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりを監視し、前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりなしを認識した場合に、前記オープン状態を検出し、前記基準電圧は、起動時と定常動作時とで切り換えられ、定常動作時及び起動時において前記フィードバック電圧が取り得ない電圧に設定されていることを特徴とする。 A power supply apparatus according to the present invention is a power supply apparatus that AD converts a feedback voltage based on an output voltage, and feedback-controls the output voltage using an AD conversion value of the feedback voltage, wherein a reference voltage and the feedback voltage are applied to a sampling capacitor. Are alternately held, an AD conversion unit that alternately switches and outputs an AD conversion value of the reference voltage and an AD conversion value of the feedback voltage, and an AD conversion value of the feedback voltage from the AD conversion value of the reference voltage When the switching from the reference voltage AD conversion value to the feedback voltage AD conversion value is recognized, an open state in which the feedback voltage is not input to the AD conversion unit is detected. anda open detector for detecting the reference voltage, startup and steady operation It switched between, characterized in that it is set to a voltage that can not take the feedback voltage during the time and start normal operation.
Further, in the power supply device of the present invention, the reference voltage during steady state operation may be set to a voltage higher than the reference voltage at the time of startup.
Furthermore, in the power supply device of the present invention, an open detection prohibition period for prohibiting detection of an open state by the open detection unit at the time of startup may be set.
The power supply device of the present invention is a power supply device that AD converts a feedback voltage based on an output voltage, and feedback-controls the output voltage using an AD conversion value of the feedback voltage, wherein a sampling capacitor includes a reference voltage and the An AD converter that alternately holds the feedback voltage and alternately outputs the AD conversion value of the reference voltage and the AD conversion value of the feedback voltage; and the AD of the feedback voltage from the AD conversion value of the reference voltage When the switching to the conversion value is monitored and it is recognized that there is no switching from the AD conversion value of the reference voltage to the AD conversion value of the feedback voltage, an open in which the feedback voltage is not input to the AD conversion unit comprising an open detector for detecting a state of the open detection unit has an input The AD conversion value is compared with the AD conversion value that has been previously input which recognizes no switched when the difference is less than a threshold, the reference voltage, the feedback voltage can not take during and startup steady operation It is set to the voltage, before Symbol threshold is characterized in that it is switched between startup and steady operation.
Furthermore, the open detection method of the present invention includes: a power supply apparatus that AD converts a feedback voltage based on an output voltage by an AD converter, and feedback-controls the output voltage using an AD conversion value of the feedback voltage. An open detection method for detecting an open state in which the feedback voltage is not input to a sampling capacitor, wherein a reference voltage and the feedback voltage are alternately held in a sampling capacitor, and an AD conversion value of the reference voltage and the feedback voltage are The AD conversion value is alternately switched and output, the switching from the AD conversion value of the reference voltage to the AD conversion value of the feedback voltage is monitored, and the AD conversion value of the feedback voltage from the AD conversion value of the reference voltage When it is recognized that there is no switch to Detecting a condition, the reference voltage is switched between startup and steady operation, wherein the feedback voltage is set to a voltage not taken during the time and start normal operation.

本発明によれば、サンプリングコンデンサを初期化することなく、基準電圧ＶｒｅｆのＡＤ変換値Ａｒｅｆからフィードバック電圧ＶＦＢのＡＤ変換値ＡＦＢへの切り換わりを監視することで、オープン状態を検出することができるという効果を奏する。 According to the present invention, the open state is detected by monitoring the switching from the AD conversion value Aref of the reference voltage Vref to the AD conversion value AFB of the feedback voltage VFB without initializing the sampling capacitor. There is an effect that can be.

本発明に係る電源装置の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of embodiment of the power supply device which concerns on this invention. 図１に示す制御装置の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the control apparatus shown in FIG. 本発明に係る電源装置の他の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of other embodiment of the power supply device which concerns on this invention. 図３に示す制御装置の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the control apparatus shown in FIG.

本実施の形態の電源装置１は、図１を参照すると、力率改善回路（ＰＦＣ）２、制御回路３とを備えている。   The power supply device 1 of this Embodiment is provided with the power factor improvement circuit (PFC) 2 and the control circuit 3 with reference to FIG.

ＰＦＣ２は、全波整流回路ＤＢと、リアクトルＬ１と、スイッチング素子Ｑ１と、ダイオードＤ１と、抵抗Ｒ１、Ｒ２と、コンデンサＣ１とを備えている。   The PFC 2 includes a full-wave rectifier circuit DB, a reactor L1, a switching element Q1, a diode D1, resistors R1 and R2, and a capacitor C1.

全波整流回路ＤＢは、交流電圧ＡＣを整流して正負両端子から出力する。全波整流回路ＤＢの出力端子間には、リアクトルＬ１とスイッチング素子Ｑ１とからなる直列回路が接続されている。スイッチング素子Ｑ１は、ＭＯＳＦＥＴからなり、スイッチング素子Ｑ１のドレイン−ソース間には、ダイオードＤ１とコンデンサＣ１とからなる直列回路が接続され、コンデンサＣ１の端子間電圧が出力電圧Ｖｏｕｔとして出力される。 The full-wave rectifier circuit DB rectifies the AC voltage AC and outputs it from both positive and negative terminals. A series circuit including a reactor L1 and a switching element Q1 is connected between the output terminals of the full-wave rectifier circuit DB. The switching element Q1 is made of a MOSFET, and a series circuit including a diode D1 and a capacitor C1 is connected between the drain and source of the switching element Q1, and the voltage across the terminals of the capacitor C1 is output as the output voltage Vout .

また、コンデンサＣ１の両端には、抵抗Ｒ１と抵抗Ｒ２とからなる直列回路が接続されている。リアクトルＬの一端は全波整流回路ＤＢの正極側端子に接続され、リアクトルＬの他端はスイッチング素子Ｑ１のドレインとダイオードＤ１のアノードとの接続点に接続されている。   A series circuit composed of a resistor R1 and a resistor R2 is connected to both ends of the capacitor C1. One end of the reactor L is connected to the positive terminal of the full-wave rectifier circuit DB, and the other end of the reactor L is connected to the connection point between the drain of the switching element Q1 and the anode of the diode D1.

抵抗Ｒ１と抵抗Ｒ２とからなる直列回路は、出力電圧Ｖｏｕｔを抵抗分圧したフィードバック電圧ＶＦＢを出力する電圧検出回路として機能する。フィードバック電圧ＶＦＢは、制御回路３に入力され、制御回路３は、フィードバック電圧ＶＦＢに基づいてスイッチング素子Ｑ１をオンオフ制御するＰＷＭ信号のデューティ比を制御することにより、出力電圧Ｖｏｕｔの変動を抑制する。 The series circuit including the resistor R1 and the resistor R2 functions as a voltage detection circuit that outputs a feedback voltage VFB obtained by resistance-dividing the output voltage Vout . The feedback voltage V FB is input to the control circuit 3, and the control circuit 3 controls the duty ratio of the PWM signal that controls on / off of the switching element Q1 based on the feedback voltage V FB , thereby varying the output voltage V out . Suppress.

制御部３は、クロック生成部３１と、ＡＤ変換部３２と、演算部３３と、ＰＷＭ信号生成部３４とを備えている。   The control unit 3 includes a clock generation unit 31, an AD conversion unit 32, a calculation unit 33, and a PWM signal generation unit 34.

クロック生成部３１は、ＡＤ変換部３２、演算部３３及びＰＷＭ信号生成部３４の動作の基準となるクロック信号ＣＬＫを生成する。   The clock generation unit 31 generates a clock signal CLK serving as a reference for operations of the AD conversion unit 32, the calculation unit 33, and the PWM signal generation unit 34.

ＡＤ変換部３２は、基準電圧Ｖｒｅｆを生成する基準電圧生成部３２１と、チャンネルセレクタ３２２と、サンプルアンドホールド回路３２３とを備えている。 The AD conversion unit 32 includes a reference voltage generation unit 321 that generates a reference voltage V ref , a channel selector 322, and a sample and hold circuit 323.

基準電圧生成部３２１は、通常の動作（起動時及び定常動作時）において、出力電圧Ｖｏｕｔに基づくフィードバック電圧ＶＦＢが取り得ない電圧を基準電圧Ｖｒｅｆとして生成する。ＰＦＣ２に交流電圧ＡＣが入力されると、スイッチングを開始する前であっても、リアクトルＬ１とダイオードＤ１とを通してコンデンサＣ１に充電される。従って、本実施の形態では、スイッチングを開始する前に交流電圧ＡＣに応じて発生する出力電圧Ｖｏｕｔに基づくフィードバック電圧ＶＦＢよりも低く、０Ｖよりも高い電圧を基準電圧Ｖｒｅｆとしている。なお、基準電圧Ｖｒｅｆは、０ｖでも良く、最大出力電圧Ｖｏｕｔに基づくフィードバック電圧ＶＦＢよりも高い電圧であっても良い。 The reference voltage generation unit 321 generates, as a reference voltage V ref, a voltage that cannot be taken by the feedback voltage V FB based on the output voltage V out in normal operation (startup and steady operation). When AC voltage AC is input to PFC2, capacitor C1 is charged through reactor L1 and diode D1 even before switching is started. Therefore, in this embodiment, a voltage lower than the feedback voltage V FB based on the output voltage V out generated according to the AC voltage AC before starting switching and higher than 0 V is set as the reference voltage V ref . The reference voltage V ref may be 0 v, or may be a voltage higher than the feedback voltage V FB based on the maximum output voltage V out .

チャンネルセレクタ３２２は、クロック信号ＣＬＫに同期して基準電圧Ｖｒｅｆとフィードバック電圧ＶＦＢとを交互に切り換えてサンプルアンドホールド回路３２３に出力する。 The channel selector 322 alternately switches between the reference voltage V ref and the feedback voltage V FB in synchronization with the clock signal CLK and outputs it to the sample and hold circuit 323.

サンプルアンドホールド回路３２３は、サンプリングコンデンサＣ２と、サンプルホールドスイッチＳＷ１とを備えている。チャンネルセレクタ３２２の出力端子は、サンプルホールドスイッチＳＷ１の一方の端子に接続され、サンプルホールドスイッチＳＷ１の他方の端子は、サンプリングコンデンサＣ２の一方の端子に接続されている。サンプリングコンデンサＣ２の他方の端子は、接地端子に接続されている。   The sample and hold circuit 323 includes a sampling capacitor C2 and a sample hold switch SW1. The output terminal of the channel selector 322 is connected to one terminal of the sample hold switch SW1, and the other terminal of the sample hold switch SW1 is connected to one terminal of the sampling capacitor C2. The other terminal of the sampling capacitor C2 is connected to the ground terminal.

サンプルアンドホールド回路３２３は、クロック信号ＣＬＫに同期してサンプルホールドスイッチＳＷ１をオンさせ、チャンネルセレクタ３２２から出力される電圧（基準電圧Ｖｒｅｆもしくはフィードバック電圧ＶＦＢ）に応じて電荷をサンプリングコンデンサＣ２に充放電させる。そして、サンプルアンドホールド回路３２３は、充放電が完了するタイミングでサンプルホールドスイッチＳＷ１の接続状態をオフして、サンプリングコンデンサＣ２に蓄積された電圧をホールドする。 The sample-and-hold circuit 323 turns on the sample-and-hold switch SW1 in synchronization with the clock signal CLK, and charges the sampling capacitor C2 according to the voltage (reference voltage V ref or feedback voltage V FB ) output from the channel selector 322. Charge and discharge. The sample-and-hold circuit 323 turns off the connection state of the sample-and-hold switch SW1 at the timing when charging / discharging is completed, and holds the voltage accumulated in the sampling capacitor C2.

ＡＤ変換部３２は、サンプルアンドホールド回路３２３のサンプリングコンデンサＣ２にホールドされた電圧をデジタル信号にＡＤ変換したＡＤ変換値を演算部３３に出力する。サンプリングコンデンサＣ２には基準電圧Ｖｒｅｆもしくはサンプリングされたフィードバック電圧ＶＦＢがホールドされる。従って、ＡＤ変換部３２から演算部３３へは、基準電圧ＶｒｅｆをＡＤ変換したＡＤ変換値Ａｒｅｆと、フィードバック電圧ＶＦＢをＡＤ変換したＡＤ変換値ＡＦＢとが、クロック信号ＣＬＫに同期して切り換えられて出力される。 The AD conversion unit 32 outputs an AD conversion value obtained by AD-converting the voltage held in the sampling capacitor C <b> 2 of the sample and hold circuit 323 to a digital signal to the arithmetic unit 33. The reference voltage Vref or the sampled feedback voltage VFB is held in the sampling capacitor C2. Therefore, the AD conversion unit 32 switches the AD conversion value Aref obtained by AD conversion of the reference voltage V ref and the AD conversion value AFB obtained by AD conversion of the feedback voltage V FB in synchronization with the clock signal CLK. Output.

演算部３３は、ＰＩＤ制御等の制御アルゴリズムにて演算処理を実行し、ＡＤ変換値ＡＦＢに応じた演算値ＤＦＢをＰＷＭ信号生成部３４に出力する。   The calculation unit 33 performs calculation processing using a control algorithm such as PID control, and outputs a calculation value DFB corresponding to the AD conversion value AFB to the PWM signal generation unit 34.

また、演算部３３は、オープン検出部として機能し、ＡＤ変換値ＡｒｅｆからＡＤ変換値ＡＦＢへの切り換わりが検出できなかった場合、端子のオープン／ショート等に起因してＡＤ変換部３２にフィードバック電圧ＶＦＢが入力されていないオープン状態を検出し、ＰＷＭ信号生成部３４からスイッチング素子Ｑ１へのＰＷＭ信号の出力を停止させる。 Further, the arithmetic unit 33 functions as an open detection unit, and when the switching from the AD conversion value Aref to the AD conversion value AFB cannot be detected, feedback to the AD conversion unit 32 due to the open / short of the terminal or the like. An open state in which the voltage VFB is not input is detected, and output of the PWM signal from the PWM signal generation unit 34 to the switching element Q1 is stopped.

ＰＷＭ信号生成部３４は、演算値ＤＦＢに基づいてデューティ比を調整したＰＷＭ信号を出力する。ＰＷＭ信号生成部３４から出力されたＰＷＭ信号は、ドライブ（Ｄｒｖ）回路４を介してスイッチング素子Ｑ１のゲートに供給される。   The PWM signal generation unit 34 outputs a PWM signal in which the duty ratio is adjusted based on the calculated value DFB. The PWM signal output from the PWM signal generation unit 34 is supplied to the gate of the switching element Q1 via the drive (Drv) circuit 4.

次に、電源装置１の動作について図２を参照して詳細に説明する。図２において、（ａ）は正常時の動作を、（ｂ）はオープン状態での動作をそれぞれ示す。   Next, the operation of the power supply device 1 will be described in detail with reference to FIG. In FIG. 2, (a) shows the operation in the normal state, and (b) shows the operation in the open state.

まず、正常時の動作について図２（ａ）を参照して説明する。
交流電圧ＡＣが接続され、図示しない補助電源によって制御部３の動作が開始されると、チャンネルセレクタ３２２は、クロック信号ＣＬＫに同期して基準電圧Ｖｒｅｆとフィードバック電圧ＶＦＢとを交互に切り換えてサンプルアンドホールド回路３２３に出力する。これにより、サンプリングコンデンサＣ２には、クロック信号ＣＬＫに同期して基準電圧Ｖｒｅｆと、サンプリングされたフィードバック電圧ＶＦＢとが交互に蓄積される。 First, normal operation will be described with reference to FIG.
When the AC voltage AC is connected and the operation of the control unit 3 is started by an auxiliary power source (not shown), the channel selector 322 switches the reference voltage V ref and the feedback voltage V FB alternately in synchronization with the clock signal CLK. Output to the sample and hold circuit 323. As a result, the reference voltage V ref and the sampled feedback voltage V FB are alternately accumulated in the sampling capacitor C2 in synchronization with the clock signal CLK.

従って、ＡＤ変換部３２から演算部３３へは、クロック信号ＣＬＫに同期して基準電圧ＶｒｅｆをＡＤ変換したＡＤ変換値Ａｒｅｆと、フィードバック電圧ＶＦＢをＡＤ変換したＡＤ変換値ＡＦＢとが交互に切り換えられて出力される。 Therefore, from the AD conversion unit 32 to the calculation unit 33, the AD conversion value Aref obtained by AD conversion of the reference voltage Vref and the AD conversion value AFB obtained by AD conversion of the feedback voltage VFB are alternately synchronized with the clock signal CLK. Switched and output.

演算部３３は、ＡＤ変換値Ａｒｅｆを既知の値として記憶しており、クロック信号ＣＬＫに同期してＡＤ変換値ＡｒｅｆからＡＤ変換値ＡＦＢへの切り換わりを監視する。演算部３３は、例えば、入力されたＡＤ変換値を前回入力されたＡＤ変換値と比較し、差分が予め設定された閾値以上である場合に切り換わりを認識し、差分が予め設定された閾値未満である場合に切り換わりなしを認識する。   The arithmetic unit 33 stores the AD conversion value Aref as a known value, and monitors switching from the AD conversion value Aref to the AD conversion value AFB in synchronization with the clock signal CLK. For example, the calculation unit 33 compares the input AD conversion value with the previously input AD conversion value, recognizes switching when the difference is equal to or greater than a preset threshold value, and sets the difference to a preset threshold value. If it is less than, it recognizes that there is no switching.

そして、ＡＤ変換値ＡｒｅｆからＡＤ変換値ＡＦＢへの切り換わりを認識すると、ＡＤ変換値ＡＦＢに基づいて演算値ＤＦＢを算出し、算出した演算値ＤＦＢをＰＷＭ信号生成部３４に出力する。なお、本実施の形態では、ＡＤ変換値Ａｒｅｆは、ＡＤ変換値ＡＦＢよりも低い電圧に設定されている。従って、演算部３３は、例えば、入力されＡＤ変換値が前回入力されたＡＤ変換値よりも高い場合に、ＡＤ変換値ＡｒｅｆからＡＤ変換値ＡＦＢへの切り換わりを認識することができる。   When the switching from the AD conversion value Aref to the AD conversion value AFB is recognized, the calculation value DFB is calculated based on the AD conversion value AFB, and the calculated calculation value DFB is output to the PWM signal generation unit 34. In the present embodiment, the AD conversion value Aref is set to a voltage lower than the AD conversion value AFB. Therefore, for example, when the input AD conversion value is higher than the previously input AD conversion value, the calculation unit 33 can recognize the switching from the AD conversion value Aref to the AD conversion value AFB.

ＰＷＭ信号生成部３４は、演算値ＤＦＢに基づいてデューティ比を調整したＰＷＭ信号を出力する。ＰＷＭ信号生成部３４から出力されたＰＷＭ信号は、ドライブ（Ｄｒｖ）回路４を介してスイッチング素子Ｑ１のゲートに供給される。   The PWM signal generation unit 34 outputs a PWM signal in which the duty ratio is adjusted based on the calculated value DFB. The PWM signal output from the PWM signal generation unit 34 is supplied to the gate of the switching element Q1 via the drive (Drv) circuit 4.

次に、オープン状態での動作について図２（ｂ）を参照して説明する。
交流電圧ＡＣが接続され、図示しない補助電源によって制御部３の動作が開始されると、チャンネルセレクタ３２２は、クロック信号ＣＬＫに同期して基準電圧Ｖｒｅｆとフィードバック電圧ＶＦＢとを交互に切り換えてサンプルアンドホールド回路３２３に出力する。オープン状態では、フィードバック電圧ＶＦＢが入力されない。従って、サンプリングコンデンサＣ２には、基準電圧Ｖｒｅｆが常に蓄積された状態になる。 Next, the operation in the open state will be described with reference to FIG.
When the AC voltage AC is connected and the operation of the control unit 3 is started by an auxiliary power source (not shown), the channel selector 322 switches the reference voltage V ref and the feedback voltage V FB alternately in synchronization with the clock signal CLK. Output to the sample and hold circuit 323. In the open state, the feedback voltage V FB is not input. Therefore, the reference voltage V ref is always stored in the sampling capacitor C2.

そして、演算部３３は、ＡＤ変換値ＡｒｅｆからＡＤ変換値ＡＦＢへの切り換わりを認識できないため、オープン状態を検出し、ＰＷＭ信号生成部３４からスイッチング素子Ｑ１へのＰＷＭ信号の出力を停止させる。このように、ＡＤ変換値（ＡＤ変換値ＡｒｅｆもしくはＡＤ変換値ＡＦＢ）により、特別な回路を追加することなくオープン状態を検出できる。   And since the calculating part 33 cannot recognize the switch from AD conversion value Aref to AD conversion value AFB, it detects an open state and stops the output of the PWM signal from the PWM signal generation part 34 to the switching element Q1. As described above, the open state can be detected from the AD conversion value (AD conversion value Aref or AD conversion value AFB) without adding a special circuit.

なお、基準電圧Ｖｒｅｆは、フィードバック電圧ＶＦＢに近い値であるほど、サンプリング時間、すなわちサンプリングコンデンサＣ２への充放電が完了するまでの時間が短くなり、応答性が良い。従って、基準電圧生成部３２１によって生成する基準電圧Ｖｒｅｆを可変とし、起動時と定常動作時とで切り換えるように構成すると好適である。例えば、起動時には、スイッチングを開始する前に交流電圧ＡＣに応じて発生する出力電圧Ｖｏｕｔよりも低く、０Ｖよりも高い電圧を基準電圧Ｖｒｅｆ1とし、定常動作時には、昇圧された出力電圧Ｖｏｕｔ（定格電圧）よりも低く、基準電圧Ｖｒｅｆ1よりも高い電圧を基準電圧Ｖｒｅｆ2とする。これにより、定常動作中にオープン状態になってしまった場合でも、サンプリングコンデンサＣ２への充放電が完了するまでの時間が短くなり、応答性の良いオープン検出を実現することができる。 Note that the closer the reference voltage V ref is to the feedback voltage V FB , the shorter the sampling time, that is, the time until charge / discharge of the sampling capacitor C2 is completed, and the better the responsiveness. Therefore, it is preferable that the reference voltage V ref generated by the reference voltage generation unit 321 is variable and switched between startup and steady operation. For example, during startup, lower than the output voltage V out generated in response to the AC voltage AC before starting the switching, a voltage higher than 0V as a reference voltage V ref1, during steady-state operation, it boosted output voltage V out A voltage lower than (rated voltage) and higher than the reference voltage Vref1 is defined as a reference voltage Vref2 . As a result, even when the open state is reached during the steady operation, the time until the charging and discharging of the sampling capacitor C2 is completed is shortened, and open detection with good responsiveness can be realized.

また、起動時と定常動作時とで、基準電圧Ｖｒｅｆは固定で、ＡＤ変換値ＡｒｅｆからＡＤ変換値ＡＦＢへの切り換わりを判定する閾値（入力されたＡＤ変換値を前回入力されたＡＤ変換値と差分を判定する値）を切り換えても、応答性の良いオープン検出を実現することができる。この場合、定常動作時の閾値を起動時の閾値より大きい値に設定すると良い。 In addition, the reference voltage V ref is fixed during start-up and during steady operation, and a threshold value for determining switching from the AD conversion value Aref to the AD conversion value AFB (the input AD conversion value is the previously input AD conversion). Even when the value and the value for determining the difference are switched, open detection with good responsiveness can be realized. In this case, the threshold during steady operation may be set to a value larger than the threshold during startup.

さらに、基準電圧Ｖｒｅｆと閾値との両方を切り換えて、応答性の良いオープン検出を実現するようにしても良い。 Further, both the reference voltage V ref and the threshold value may be switched to realize open detection with good responsiveness.

図３に示す電源装置１ａは、ＰＦＣ２に換えてＤＣＤＣコンバータ５が設けられている。   The power supply device 1a shown in FIG. 3 is provided with a DCDC converter 5 in place of the PFC2.

ＤＣＤＣコンバータ５は、スイッチング素子Ｑ２と、リアクトルＬ２と、ダイオードＤ２と、抵抗Ｒ３、Ｒ４と、コンデンサＣ３とを備えている。   The DCDC converter 5 includes a switching element Q2, a reactor L2, a diode D2, resistors R3 and R4, and a capacitor C3.

直流電源ＤＣの端子間には、スイッチング素子Ｑ２とリアクトルＬ２とコンデンサＣ３とからなる直列回路が接続され、コンデンサＣ３の端子間電圧が出力電圧Ｖｏｕｔとして出力される。ている。スイッチング素子Ｑ２は、ドレインが直流電源ＤＣの正極端子に、ソースがリアクトルＬ２の一端にそれぞれ接続されている。また、コンデンサＣ３は、正極端子がリアクトルＬ２の他端に、負極端子が直流電源ＤＣの負極端子にそれぞれ接続されている。そして、ダイオードＤ２は、アノードがコンデンサＣ３の負極端子に、カソードがリアクトルＬ２の一端とスイッチング素子Ｑ２のソースとの接続点にそれぞれ接続されている。 A series circuit including a switching element Q2, a reactor L2, and a capacitor C3 is connected between the terminals of the DC power supply DC, and a voltage across the terminals of the capacitor C3 is output as the output voltage Vout . ing. Switching element Q2 has a drain connected to the positive terminal of DC power supply DC and a source connected to one end of reactor L2. Capacitor C3 has a positive terminal connected to the other end of reactor L2, and a negative terminal connected to the negative terminal of DC power supply DC. The diode D2 has an anode connected to the negative terminal of the capacitor C3 and a cathode connected to a connection point between one end of the reactor L2 and the source of the switching element Q2.

また、コンデンサＣ３の両端には、抵抗Ｒ３と抵抗Ｒ４とからなる直列回路が接続されている。抵抗Ｒ３と抵抗Ｒ４とからなる直列回路は、出力電圧Ｖｏｕｔを抵抗分圧したフィードバック電圧ＶＦＢを出力する電圧検出回路として機能する。フィードバック電圧ＶＦＢは、制御回路３に入力され、制御回路３は、フィードバック電圧ＶＦＢに基づいてスイッチング素子Ｑ２をオンオフ制御するＰＷＭ信号のデューティ比を制御することにより、出力電圧Ｖｏｕｔの変動を抑制する。 Further, a series circuit including a resistor R3 and a resistor R4 is connected to both ends of the capacitor C3. A series circuit including the resistor R3 and the resistor R4 functions as a voltage detection circuit that outputs a feedback voltage VFB obtained by resistance-dividing the output voltage Vout . The feedback voltage V FB is input to the control circuit 3, and the control circuit 3 controls the duty ratio of the PWM signal that controls on / off of the switching element Q2 based on the feedback voltage V FB , thereby changing the output voltage V out . Suppress.

ＤＣＤＣコンバータ５からの出力電圧Ｖｏｕｔは、図４に示すように、直流電源ＤＣが接続されても、スイッチングが開始される前は、０Ｖであり、フィードバック電圧ＶＦＢも０Ｖになる。従って、基準電圧Ｖｒｅｆを０Ｖに設定すると、演算部３３は、起動時にＡＤ変換値ＡｒｅｆからＡＤ変換値ＡＦＢへの切り換わりを認識できず、オープン状態が誤検出されてしまう。 As shown in FIG. 4, the output voltage Vout from the DCDC converter 5 is 0V before switching is started even when the DC power supply DC is connected, and the feedback voltage VFB is also 0V. Therefore, when the reference voltage V ref is set to 0 V, the calculation unit 33 cannot recognize the switching from the AD conversion value Aref to the AD conversion value AFB at the time of activation, and the open state is erroneously detected.

そこで、起動から所定期間をオープン検出禁止期間とし、演算部３３によるオープン状態の検出を禁止させると良い。オープン検出禁止期間において、演算部３３は、ＡＤ変換値ＡｒｅｆからＡＤ変換値ＡＦＢへの切り換わりを監視することなく、ＡＤ変換値ＡＦＢ（同じ０ＶであるためＡＤ変換値Ａｒｅｆでも可）に基づいて演算値ＤＦＢを算出し、算出した演算値ＤＦＢをＰＷＭ信号生成部３４に出力する。   Therefore, it is preferable that the predetermined period from the start is set as the open detection prohibition period, and the detection of the open state by the calculation unit 33 is prohibited. In the open detection prohibition period, the arithmetic unit 33 does not monitor the switching from the AD conversion value Aref to the AD conversion value AFB, but based on the AD conversion value AFB (the AD conversion value Aref is also acceptable because it is the same 0V). The calculated value DFB is calculated, and the calculated calculated value DFB is output to the PWM signal generation unit 34.

また、オープン検出禁止期間を設定する場合には、起動時の出力電圧Ｖｏｕｔは考慮することなく、定常動作時の出力電圧Ｖｏｕｔ（定格電圧）が通常の制御ではなり得ない電圧を基準電圧Ｖｒｅｆとして生成することもできる。 When setting the open detection prohibition period, the output voltage V out at the time of startup is not taken into consideration, and the voltage at which the output voltage V out (rated voltage) at the time of steady operation cannot be a normal control is set as the reference voltage. It can also be generated as V ref .

以上説明したように、本実施の形態によれば、出力電圧Ｖｏｕｔに基づくフィードバック電圧ＶＦＢをＡＤ変換し、フィードバック電圧ＶＦＢのＡＤ変換値ＡＦＢを用いて出力電圧Ｖｏｕｔをフィードバック制御する電源装置１、１ａであって、サンプリングコンデンサＣ２に基準電圧Ｖｒｅｆとフィードバック電圧ＶＦＢとを交互にホールドし、基準電圧ＶｒｅｆのＡＤ変換値Ａｒｅｆとフィードバック電圧ＶＦＢのＡＤ変換値ＡＦＢとを交互に切り換えて出力するＡＤ変換部３２と、基準電圧ＶｒｅｆのＡＤ変換値Ａｒｅｆからフィードバック電圧ＶＦＢのＡＤ変換値ＡＦＢへの切り換わりを監視し、基準電圧ＶｒｅｆのＡＤ変換値Ａｒｅｆからフィードバック電圧ＶＦＢのＡＤ変換値ＡＦＢへの切り換わりなしを認識した場合に、ＡＤ変換部３２にフィードバック電圧ＶＦＢが入力されていないオープン状態を検出するオープン検出部として機能する演算部３３とを備えている。
この構成により、基準電圧ＶｒｅｆのＡＤ変換値Ａｒｅｆからフィードバック電圧ＶＦＢのＡＤ変換値ＡＦＢへの切り換わりを監視することで、オープン状態を検出することができる。サンプリングコンデンサを初期化するための特別な回路を削減することができ、シンプルで低価格の電源装置を提供することができる。 As described above, according to the present embodiment, the feedback voltage V FB based on the output voltage V out is AD converted, and the output voltage V out is feedback-controlled using the AD conversion value AFB of the feedback voltage V FB. In the devices 1 and 1a, the sampling capacitor C2 holds the reference voltage V ref and the feedback voltage V FB alternately, and the AD conversion value Aref of the reference voltage V ref and the AD conversion value AFB of the feedback voltage V FB alternate The AD conversion unit 32 that outputs the reference voltage V ref and the conversion of the reference voltage V ref from the AD conversion value Aref to the AD conversion value AFB of the feedback voltage V FB , and the feedback voltage from the AD conversion value Aref of the reference voltage V ref If you recognize None switched to the AD conversion value AFB of V FB , And a calculation unit 33 which functions as an open detector for detecting an open state in which the feedback voltage V FB to the AD converter 32 is not input.
With this configuration, the open state can be detected by monitoring the switching from the AD conversion value Aref of the reference voltage Vref to the AD conversion value AFB of the feedback voltage VFB . A special circuit for initializing the sampling capacitor can be reduced, and a simple and low-cost power supply device can be provided.

さらに、本実施の形態は、基準電圧Ｖｒｅｆは、定常動作時においてフィードバック電圧ＶＦＢが取り得ない電圧に設定されている。
この構成により、定常動作において確実にオープン状態を検出することができる。 Furthermore, in the present embodiment, the reference voltage V ref is set to a voltage that cannot be taken by the feedback voltage V FB during steady operation.
With this configuration, the open state can be reliably detected in the steady operation.

さらに、本実施の形態は、基準電圧Ｖｒｅｆは、起動時においてフィードバック電圧ＶＦＢが取り得ない電圧に設定されている。
この構成により、起動時において確実にオープン状態を検出することができる。 Further, in the present embodiment, the reference voltage V ref is set to a voltage that cannot be taken by the feedback voltage V FB at the time of startup.
With this configuration, it is possible to reliably detect the open state at the time of startup.

さらに、本実施の形態は、基準電圧Ｖｒｅｆは、起動時と定常動作時とで切り換えられ、起動時の基準電圧Ｖｒｅｆよりも定常動作時の基準電圧Ｖｒｅｆが高い電圧に設定されている。
この構成により、基準電圧Ｖｒｅｆとして、起動時と定常動作時とでそれぞれ出力電圧Ｖｏｕｔに近い電圧をそれぞれ設定することができ、応答性の良いオープン検出を実現することができる。 Further, in the present embodiment, the reference voltage V ref is switched between startup and steady operation, the reference voltage V ref during the steady operation is set to a voltage higher than the reference voltage V ref at startup .
With this configuration, as the reference voltage V ref , voltages close to the output voltage V out can be set at startup and during steady operation, respectively, and open detection with good responsiveness can be realized.

さらに、本実施の形態は、演算部３３は、入力されたＡＤ変換値を前回入力されたＡＤ変換値と比較し、差分が閾値未満である場合に切り換わりなしを認識し、閾値は、起動時と定常動作時とで切り換えられ、起動時の閾値よりも定常動作時の閾値が大きい値に設定されている。
この構成により、基準電圧Ｖｒｅｆとして、起動時と定常動作時とで異なる出力電圧Ｖｏｕｔに応じて切り換わりの判断基準を変更することができるため、それぞれ出力電圧Ｖｏｕｔに近い電圧をそれぞれ設定することができ、応答性の良いオープン検出を実現することができる。 Further, in the present embodiment, the calculation unit 33 compares the input AD conversion value with the previously input AD conversion value, and recognizes that there is no switching when the difference is less than the threshold value. The threshold value at the time of steady operation is set larger than the threshold value at the time of activation.
With this configuration, as the reference voltage V ref , the switching determination criterion can be changed according to the output voltage V out that is different between the start-up time and the steady operation, so that voltages close to the output voltage V out are set respectively. Therefore, open detection with good responsiveness can be realized.

さらに、本実施の形態は、起動時において、演算部３３によるオープン状態の検出を禁止するオープン検出禁止期間が設定されている。
この構成により、起動時の出力電圧Ｖｏｕｔは考慮することなく、定常動作時の出力電圧Ｖｏｕｔ（定格電圧）が通常の制御ではなり得ない電圧を基準電圧Ｖｒｅｆとして生成することもできる。 Furthermore, in this embodiment, an open detection prohibition period for prohibiting the detection of the open state by the calculation unit 33 is set at the time of startup.
With this configuration, it is possible to generate, as the reference voltage Vref, a voltage at which the output voltage Vout (rated voltage) during steady operation cannot be controlled normally without considering the output voltage Vout at startup.

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。   As mentioned above, although this invention was demonstrated by specific embodiment, the said embodiment is an example and it cannot be overemphasized that it can change and implement in the range which does not deviate from the meaning of this invention.

１、１ａ 電源装置
２ 力率改善回路（ＰＦＣ）
３ 制御回路
４ ドライブ回路
５ ＤＣＤＣコンバータ
３１ クロック生成部
３２ ＡＤ変換部
３３ 演算部
３４ ＰＷＭ信号生成部
３２１ 基準電圧生成部
３２２ チャンネルセレクタ
３２３ サンプルアンドホールド回路
Ｃ１、Ｃ３ コンデンサ
Ｃ２ サンプリングコンデンサ
Ｄ１、Ｄ２ ダイオード
ＤＢ 全波整流回路
Ｌ１、Ｌ２ リアクトル
Ｑ１、Ｑ２ スイッチング素子
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
ＳＷ１ サンプルホールドスイッチ 1, 1a Power supply 2 Power factor correction circuit (PFC)
3 Control Circuit 4 Drive Circuit 5 DCDC Converter 31 Clock Generation Unit 32 AD Conversion Unit 33 Operation Unit 34 PWM Signal Generation Unit 321 Reference Voltage Generation Unit 322 Channel Selector 323 Sample and Hold Circuit C1, C3 Capacitor C2 Sampling Capacitor D1, D2 Diode DB Full-wave rectifier circuit L1, L2 Reactor Q1, Q2 Switching element R1, R2, R3, R4 Resistor SW1 Sample hold switch

Claims (5)

出力電圧に基づくフィードバック電圧をＡＤ変換し、前記フィードバック電圧のＡＤ変換値を用いて前記出力電圧をフィードバック制御する電源装置であって、
サンプリングコンデンサに基準電圧と前記フィードバック電圧とを交互にホールドし、前記基準電圧のＡＤ変換値と前記フィードバック電圧のＡＤ変換値とを交互に切り換えて出力するＡＤ変換部と、
前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりを監視し、前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりなしを認識した場合に、前記ＡＤ変換部に前記フィードバック電圧が入力されていないオープン状態を検出するオープン検出部と、を具備し、
前記基準電圧は、起動時と定常動作時とで切り換えられ、定常動作時及び起動時において前記フィードバック電圧が取り得ない電圧に設定されていることを特徴とする電源装置。 A power supply apparatus that AD converts a feedback voltage based on an output voltage and feedback-controls the output voltage using an AD conversion value of the feedback voltage,
An AD converter that alternately holds a reference voltage and the feedback voltage in a sampling capacitor, and alternately switches and outputs the AD conversion value of the reference voltage and the AD conversion value of the feedback voltage;
The switching from the AD conversion value of the reference voltage to the AD conversion value of the feedback voltage is monitored, and when the switching from the AD conversion value of the reference voltage to the AD conversion value of the feedback voltage is recognized, An open detection unit that detects an open state in which the feedback voltage is not input to the AD conversion unit, and
The power supply apparatus according to claim 1, wherein the reference voltage is switched between startup and steady operation, and is set to a voltage that the feedback voltage cannot take during steady operation and startup . 前記基準電圧は、起動時の前記基準電圧よりも定常動作時の前記基準電圧が高い電圧に設定されていることを特徴とする請求項１記載の電源装置。 The reference voltage is a power supply device according to claim 1, wherein said reference voltage in the steady operation is set to a voltage higher than the reference voltage at the time of startup. 起動時において、前記オープン検出部によるオープン状態の検出を禁止するオープン検出禁止期間が設定されていることを特徴とする請求項１又は２記載の電源装置。 During startup, the open detection unit power supply according to claim 1 or 2, wherein the open detection prohibition period is set to prohibit the detection of the open state by. 出力電圧に基づくフィードバック電圧をＡＤ変換し、前記フィードバック電圧のＡＤ変換値を用いて前記出力電圧をフィードバック制御する電源装置であって、
サンプリングコンデンサに基準電圧と前記フィードバック電圧とを交互にホールドし、前記基準電圧のＡＤ変換値と前記フィードバック電圧のＡＤ変換値とを交互に切り換えて出力するＡＤ変換部と、
前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりを監視し、前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりなしを認識した場合に、前記ＡＤ変換部に前記フィードバック電圧が入力されていないオープン状態を検出するオープン検出部と、を具備し、
前記オープン検出部は、入力されたＡＤ変換値を前回入力されたＡＤ変換値と比較し、差分が閾値未満である場合に切り換わりなしを認識し、
前記基準電圧は、定常動作時及び起動時において前記フィードバック電圧が取り得ない電圧に設定され、
前記閾値は、起動時と定常動作時とで切り換えられることを特徴とする電源装置。 A power supply apparatus that AD converts a feedback voltage based on an output voltage and feedback-controls the output voltage using an AD conversion value of the feedback voltage,
An AD converter that alternately holds a reference voltage and the feedback voltage in a sampling capacitor, and alternately switches and outputs the AD conversion value of the reference voltage and the AD conversion value of the feedback voltage;
The switching from the AD conversion value of the reference voltage to the AD conversion value of the feedback voltage is monitored, and when the switching from the AD conversion value of the reference voltage to the AD conversion value of the feedback voltage is recognized, An open detection unit that detects an open state in which the feedback voltage is not input to the AD conversion unit, and
The open detection unit compares the input AD conversion value with the previously input AD conversion value, and recognizes that there is no switching when the difference is less than a threshold,
The reference voltage is set to a voltage that the feedback voltage cannot take during steady operation and startup,
The threshold value, power supplies you characterized in that it is switched between startup and steady operation. 出力電圧に基づくフィードバック電圧をＡＤ変換部によってＡＤ変換し、前記フィードバック電圧のＡＤ変換値を用いて前記出力電圧をフィードバック制御する電源装置において、前記ＡＤ変換部に前記フィードバック電圧が入力されていないオープン状態を検出するオープン検出方法であって、
サンプリングコンデンサに基準電圧と前記フィードバック電圧とを交互にホールドして、前記基準電圧のＡＤ変換値と前記フィードバック電圧のＡＤ変換値とを交互に切り換えて出力し、
前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりを監視し、
前記基準電圧のＡＤ変換値から前記フィードバック電圧のＡＤ変換値への切り換わりなしを認識した場合に、前記オープン状態を検出し、
前記基準電圧は、起動時と定常動作時とで切り換えられ、定常動作時及び起動時において前記フィードバック電圧が取り得ない電圧に設定されていることを特徴とするオープン検出方法。 In a power supply device that performs AD conversion on a feedback voltage based on an output voltage by an AD conversion unit and feedback-controls the output voltage using an AD conversion value of the feedback voltage, the feedback voltage is not input to the AD conversion unit. An open detection method for detecting a state,
A sampling capacitor alternately holds a reference voltage and the feedback voltage, and alternately switches and outputs the AD conversion value of the reference voltage and the AD conversion value of the feedback voltage,
Monitoring the switching from the AD conversion value of the reference voltage to the AD conversion value of the feedback voltage;
When it is recognized that there is no switching from the AD conversion value of the reference voltage to the AD conversion value of the feedback voltage, the open state is detected ,
The open detection method , wherein the reference voltage is switched between startup and steady operation, and is set to a voltage that the feedback voltage cannot take during steady operation and startup .
JP2017038113A 2017-03-01 2017-03-01 Power supply device and open detection method Active JP6493433B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017038113A JP6493433B2 (en) 2017-03-01 2017-03-01 Power supply device and open detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017038113A JP6493433B2 (en) 2017-03-01 2017-03-01 Power supply device and open detection method

Publications (2)

Publication Number Publication Date
JP2018148602A JP2018148602A (en) 2018-09-20
JP6493433B2 true JP6493433B2 (en) 2019-04-03

Family

ID=63591678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017038113A Active JP6493433B2 (en) 2017-03-01 2017-03-01 Power supply device and open detection method

Country Status (1)

Country Link
JP (1) JP6493433B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5219044B2 (en) * 2009-02-20 2013-06-26 ダイハツ工業株式会社 Disconnection detector
JP6272192B2 (en) * 2014-09-11 2018-01-31 矢崎総業株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2018148602A (en) 2018-09-20

Similar Documents

Publication Publication Date Title
KR101677728B1 (en) Power factor correction circuit and driving method thereof
TWI321272B (en) Power factor correction circuit and controlling method of output voltage thereof
US9762113B2 (en) Control circuit, control method and flyback converter
KR101912211B1 (en) Soft start circuits and techniques
US7352162B1 (en) PWM boost system and start-up method thereof
US8427128B2 (en) Control circuit and method for reducing output ripple in constant on-time switching regulator
JP5221100B2 (en) Capacitor charging circuit control circuit, control method, capacitor charging circuit using the same, and electronic equipment
EP2501028B1 (en) Power supply for controlling current
US9917503B2 (en) Overcurrent protection circuit and power factor correction circuit comprising the same
JP2012060714A (en) Integrated circuit
JP2009268346A (en) Switching regulator
US9667144B2 (en) DC-DC converter with reverse current detecting circuit
US20190157974A1 (en) Control apparatus for power conversion apparatus
US8294433B2 (en) Constant current supply type of switching regulator
JP5974563B2 (en) Step-up switching power supply
US9190918B2 (en) Controllers and related control methods for generating signals representing an output current to a load in a switched mode power supply
CN110679206A (en) Emergency lighting converter
JP6493433B2 (en) Power supply device and open detection method
JP6640036B2 (en) Power supply control device, semiconductor integrated circuit, and resonant converter
TWI680637B (en) Analog demagnetization sampling method and system for switching power supply output sampling
JP2014112996A (en) Light load detection circuit, switching regulator, and method of controlling the same
JP2009106028A (en) Circuit and method for controlling capacitor charging circuit, and capacitor charging circuit, and electronic equipment using the same
KR100819851B1 (en) DC/DC step-up converter and control method thereof
JP2016093011A (en) Switching power supply
JP7399739B2 (en) switching power supply

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6493433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250