JP6491894B2 - シンボルタイミング同期用回路 - Google Patents

シンボルタイミング同期用回路 Download PDF

Info

Publication number
JP6491894B2
JP6491894B2 JP2015015692A JP2015015692A JP6491894B2 JP 6491894 B2 JP6491894 B2 JP 6491894B2 JP 2015015692 A JP2015015692 A JP 2015015692A JP 2015015692 A JP2015015692 A JP 2015015692A JP 6491894 B2 JP6491894 B2 JP 6491894B2
Authority
JP
Japan
Prior art keywords
timing
timing error
synchronization circuit
timing synchronization
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015015692A
Other languages
English (en)
Other versions
JP2015146570A (ja
JP2015146570A5 (ja
Inventor
クリスティアン・バッハマン
ジャン・ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stichting Imec Nederland
Original Assignee
Stichting Imec Nederland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stichting Imec Nederland filed Critical Stichting Imec Nederland
Publication of JP2015146570A publication Critical patent/JP2015146570A/ja
Publication of JP2015146570A5 publication Critical patent/JP2015146570A5/ja
Application granted granted Critical
Publication of JP6491894B2 publication Critical patent/JP6491894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H04L7/0335—Gardner detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本開示は、概して、タイミング同期回路の分野に関する。
超低電力（ＵＬＰ）かつ短距離の無線接続性は、消費者のライフスタイルから医療用途までの範囲にわたる、広範囲のセンサ及びアクチュエータノードの用途にますます関連するようになっている。近年、データレート、範囲、サービス品質（ＱｏＳ）、ピーク及び平均電力消費量のような個々のアプリケーション領域の異なる要件を満たすために、多数の無線標準が提案された。商業上の観点からは、統合化のコストを下げながら複数のアプリケーション領域／市場をターゲットとする複数の無線標準をサポートする単一の無線構成要素は、大いに望ましい。特にモバイルアプリケーションでは、無線電力消費量を削減し、その結果さらに同期ハードウェアの電力消費量を削減することは、装置の小さなフォームファクタ及び長い動作時間を可能にするために非常に重要である。同時に、異なる変調方式を利用する多数の無線標準は、少ない電力動作又はシリコン面積を損なわない可能性がある単一の無線アーキテクチャによってサポートされなければならない。
２つの無線トランシーバ間の無線通信リンクの確立及び保持に係る重要な部分は、受信機と送信機システムとのタイミング同期である。無線システムにおけるタイミング同期の一般的な課題は、ベースバンド信号の準最適サンプリングの瞬間を発見することである。典型的には、受信機は、各ベースバンドシンボルを表すＮ個のサンプルを生じさせる所定のオーバーサンプリング比Ｎを用いて、ベースバンドシンボル伝送レートより高いレートでベースバンド信号をサンプリングしている。タイミング同期装置は、与えられたベースバンドシンボルのためのオーバーサンプリングされたベースバンド信号の準最適サンプリングのタイミングの瞬間を決定する目的で動作する。
本開示は、具体的には、通信システムの設計中の重要な態様を形成するタイミング同期用回路に関する。
図１は、任意のベースバンド信号に係るタイミング誤差関数に基づいくシンボルタイミング同期の原理を示す。与えられた例では、最適サンプリングの瞬間は、正及び負のピーク値によって、また、与えられたベースバンド信号のゼロ交差の瞬間（矢印で示す）によって表される。整列したサンプリングの場合では、すなわち、実際のサンプリングの瞬間は、例えば、図示した三角波信号のピーク値によって表される、所望のサンプリングの瞬間と整列する。この場合、サンプリングの整列を評価するタイミング誤差関数は、タイミング誤差がほとんど又はまったく存在しないことを示すゼロ近傍の値を出力する。非整列のサンプリングの場合、すなわちサンプリングの瞬間が早すぎるか遅すぎる場合、タイミング誤差関数は、ベースバンド信号が所望のサンプリングの瞬間に関して早くサンプリングされたか、それとも遅くサンプリングされたかに依存して負又は正の符号を有する、大きな値を出力する。
米国特許第８２４９１９８号明細書
Liu et al, "Synchronization Scheme in Non-Coherent Demodulator for TDMA Digital Mobile Radio System", Proc. Int'l Symposium on Circuits and Systems, ISCAS1999, vol.4, pp.463-466, 1999
最適なベースバンドシンボルサンプリングの瞬間を発見するタスクは、典型的には以下の下位部分を含む：
１）タイミングのオフセットを検出すること、
２）タイミングを調節する方法を決定すること、
及び、
３）タイミングのオフセットを実際に補償すること。
ディジタルラジオ受信機では、下位タスク１）のために、例えば、ガードナー（Gardner）、アーリー−レート（early-late）ゲート、ミュラー・アンド・ミュラー（Muller & Muller）、相関アルゴリズムなどに基づく、異なる回路が提案された。下位タスク２）では、典型的には、ＰＩＤコントローラ又は同様の方式に基づくループフィルタが使用される。下位タスク２）では、ＡＤＣクロックを制御するディジタル領域（補間フィルタ）又はフィードバックにおける提案された。多くの提案された解決方法が、特定の変調方式／無線標準に合わせて調整され、異なる変調方式で動作する柔軟性を欠く。
最適なベースバンドシンボルサンプリングの瞬間を決定するための技術は、本技術分野においてよく研究されている。しかしながら、従来の解決方法は、特定の変調方式又は無線標準に合わせて調整され、異なる変調方式で動作する柔軟性を欠く。さらに、それらは、典型的には、無線データパケットのプリアンブル区間におけるタイミング捕捉にのみ使用され、一方、タイミング追跡のためには、データペイロードが未知であるので別の回路が必要である。さらに、それらは、相関器、補間器、及びデシメーションフィルタのような高い複雑度のモジュールなどを含む。このことは、回路の複雑さに加えて計算複雑性も増加させ、より大きな電力消費量及びより大きなシリコン面積をもたらす。
伝統的に、送信機（ＴＸ）及び受信機（ＲＸ）システムの間のタイミング捕捉には、相関に基づいたアプローチがしばしば使用される。しかしながら、相関に基づいたアプローチは、電力消費量のコストの増大（フレーム全体にわたって連続的にアクティブである必要がある）を理由として、典型的には、フレームの受信中にタイミング追跡を行うためではなく初期タイミング捕捉のためにのみ使用される。さらに、これらのアプローチは相関パターンの発生に依存するが、相関パターンが発生するのは、典型的には、ペイロード部分（ＰＳＤＵと略記する）ではなくフレームのプリアンブルにおいてである。従って、それらは、ＰＳＤＵの受信中のタイミング訂正（タイミング追跡）を除いて、プリアンブルの受信中の複数のシンボルにわたる予め定義されたパターン（ここで、期待されるシンボルのシーケンスは既知である）に対してのみ機能し、到来するシンボルシーケンスが受信機側に知られていない場合、別のアプローチが使用されなければならない。その上、それらは、より高いレートでオーバーサンプリングされたデータ（例えば１シンボル当たり８サンプル）上で典型的には動作している。
従来、ガードナーアルゴリズムは、ＰＳＫタイプのシステムにおける捕捉後のタイミング追跡のために使用される。それは、１シンボル当たり２つのサンプルのみを必要とするので、処理レート又はクロック速度はより低くなりうる。さらに、タイミングがパケット中にドリフトするであろうという事実を考慮すると、タイミング追跡もまた重要かつ必要であるということに注意する。タイミング追跡なしでは、ドリフトにより最適サンプリング点から離れてしまう。
既に言及したように、ベースバンドシンボルタイミング同期のための現在の解決方法に関していくつかの実質的課題を識別することができる。異なるシンボルタイミング同期の要件を有する異なる変調方式に基づく多数の無線標準（例えばパーソナルエリアネットワーク（ＰＡＮ）のための無線標準）を単一のアーキテクチャでサポートするという課題対処する必要がある。現在のアプローチは限られた柔軟性（例えば単一標準のサポート）を提供するので、異なる無線標準をサポートするために多数のタイミング同期回路が必要とされる。もう１つの課題は、適用されるタイミング同期アルゴリズムの高い複雑さに関する。さらに、初期タイミング同期及びタイミング追跡を行うために異なる回路が必要とされ、このことは、より高い複雑さ、より大きな電力及び面積の消費量にさらに寄与する。
異なる変調方式のための初期タイミング同期のための異なる要件を実証するために、ここで、後者についてのある基本的な情報の簡潔な要約を提示する。
周波数偏移変調（frequency-shift keying：ＦＳＫ）は、離散的な周波数の変化によって情報が伝送される周波数変調方式である。変調された信号は、シンボルスイッチング時間において不連続である。従って、それは不連続位相ＦＳＫとも呼ばれる。鋭い位相遷移は、信号のスペクトルにおいて主ローブに比較して比較的顕著なサイドローブレベルをもたらし、このことは、信号がより広い周波数帯で送信されるべきであり、さもなければ、それは隣接チャネルにおける干渉レベルを増大させるということを意味する。
この課題を解決するために、連続位相周波数偏移変調（ＣＰＦＳＫ）が導入される。
位相の連続性は高いスペクトル効率をもたらし、一定のエンベロープは優れた電力効率をもたらす。ＣＰＦＳＫは連続位相変調（ＣＰＭ）の大きな族に属する。ＣＰＭ変調された信号は、次式で表すことができる。
Figure 0006491894
ここで、Ф０は搬送波の位相定数であり、φ（ｔ；Ｉ）は次式で与えられる。
Figure 0006491894
ここで、｛Ｉｋ｝は、アルファベット±１，±３，…，±（Ｍ−１）から選ばれたＭ−ａｒｙ情報シンボルのシーケンスであり、｛ｈｋ｝は変調指数のシーケンスであり、ｑ（ｔ）は正規化された波形の形状である。すべてのｋに対してｈｋ＝ｈである場合、変調指数はすべてのシンボルに対して固定され、次式で与えられる。
Figure 0006491894
式（３）において、ｆｄはピーク周波数偏移であり、Ｔは秒で表されたシンボル持続時間である。波形ｑ（ｔ）は、一般性を失うことなく、あるパルス波形ｇ（ｔ）の積分として表されてもよい。すなわち、次式で表される。
Figure 0006491894
ｔ＞Ｔに対してｇ（ｔ）＝０である場合，ＣＰＭ信号は完全応答と呼ばれ、さもなければ、変調された信号は部分応答ＣＰＭと呼ばれる。
ＣＰＭにおいて、各シンボルは、シンボル継続時間にわたって開始値から最終値まで搬送波の位相を次第に変化させすることで変調される。位相記憶として知られる、以前に送信されたすべてのシンボルの累積合計位相によって各シンボルの初期位相が決定されるという事実の下では、変調及び復調はより複雑になる。従って、以前のシンボルを考慮に入れることなしには、受信機は孤立したいかなるシンボルに関する決定を行うことはできない。
最小偏移変調（Minimum Shift Keying：ＭＳＫ）の変調は、ビットレートの２分の１の周波数分離、又は変調指数ｈ＝１／２とも呼ばれるものを有するＣＰＦＳＫ変調の特別なサブクラスである。オフセット直交位相偏移変調（Offset Quadrature Phase-shift Keying：ＯＱＰＳＫ）はＱＰＳＫの変形である。これはスタッガードＱＰＳＫ（Staggered QPSK：ＳＱＰＳＫ）と呼ばれることがある。ＱＰＳＫでは、２つのビットがあるシンボルから他のシンボルにジャンプするように同時に変化することがあり、従って、それは、信号の位相が一度に最大で１８０°にわたってジャンプすることを可能にする。（送信機において典型的であるように）信号が低域通過フィルタリングされている場合、これらの位相シフトは大きな振幅の変動をもたらす。１つのビット周期、又はシンボル期間の半分によって奇数及び偶数のビットのタイミングを相殺することによって、同相及び直交位相の成分が同じ瞬間に変化しないことが保証される。これは、信号配置位相図における１回の位相シフトが９０°より大きくならないことを意味する。これは、非オフセットＱＰＳＫのものよりもずっと小さな振幅変動をもたらす。ＯＱＰＳＫに対して半波正弦波パルスの整形を行うことによって、これはＭＳＫの等価物になる。
オリジナルのＭＳＫ又はＦＳＫとは異なり、ＧＭＳＫ又はＧＦＳＫの送信機では、ディジタルデータストリームは、周波数変調器に送られる前にガウスフィルタで整形される。その利点は削減された側波帯電力にあり、それは次いで隣接した周波数チャネルにおける干渉を削減する。しかしながら、その欠点は、ガウスフィルタがシステムにおける変調記憶を増加させて、シンボル間干渉を生じさせるということにある。ガウスフィルタは、帯域幅シンボル時間積ＢＴｂによって特定される。より小さな値のＢＴｂでは、スペクトルのサイドローブはさらに縮小されるが、シンボル間干渉（ＩＳＩ）は増大する。
最適なＧＦＳＫ復調器は、トレリスに基づいたビタビ復号器である。これは、変調指数ｈについてある公称値を常に仮定する。しかしながら、Ｂｌｕｅｔｏｏｔｈ（登録商標）の低エネルギーシステム（Bluetooth Low Energy system）の変調指数の変動が許容されるのは０．４５〜０．５５の範囲内であり、このことは、おそらくは多数の状態を有する、シーケンス検出のための変動するトレリス構造をもたらす。従って、小電力の設計では、ＧＦＳＫ信号を復調するために、典型的には、非コヒーレントの準最適な受信機が使用される。（２）で示されるように、１つのシンボル期間では、ＧＦＳＫ信号の位相トレリスは区分的に単調である。単調な変化の方向はバイナリシンボル値によって決定される。従って、差動復調器を使用可能である。差動復調器は、φ（ｎＴ）を得るためにシンボルレートでφ（ｔ）をサンプリングし、次に、次式により、隣接するサンプルの差をとることを含む。
Figure 0006491894
Δφ（ｎＴ）の符号に基づいて決定することができる。同じ差動検出器をＭＳＫ及びＣＰＦＳＫに同様に適用することができる。
差動符号化されたＢＰＳＫにおいて、バイナリ値「１」は、電流位相に１８０°を加算することで送信されてもよく、バイナリ値「０」は、電流位相に０°を加算することで送信されてもよい。ＤＰＳＫの別の変形は、対称差動位相偏移変調（ＳＤＰＳＫ）であり、ここでは、「１」で＋９０°に符号化され、「０」で−９０°に符号化される。明らかに、差動復調器はＤＰＳＫ／ＳＤＰＳＫシステムに良好に適用され、復調器は絶対位相自体ではなく受信信号の位相の変化を決定する。
特許文献１において、差動位相偏移変調（ＤＰＳＫ）で変調された信号のための復調回路が開示されている。位相差データ発生器は、予め決められたサンプリング時間毎に受信された信号入力の位相を表す位相データを、１つのシンボル時間にわたって先行する以前の位相データと比較し、位相データの移相量を表す位相差データを生成する。シンボル選択ユニットは、サンプリング時間毎に生成された位相差データを評価し、１つのシンボルを選択する。言いかえれば、シンボル位相に基づいたアプローチが採用される。提案された解決方法は高い計算複雑性を含み、周波数オフセットに対して脆弱である。
非特許文献１は、ＴＤＭＡディジタル移動無線システムのための非コヒーレント復調器における同期方式を提示する。提案された同期方式は、ガードナーのタイミング誤差検出器を使用する非線形シンボルタイミング回復と組み合わされ、周波数オフセット補償も取り扱う。差動検出器は、タイミング誤差検出を実行する前に入力ＩＱデータを復調するために、固定の遅延を有して使用される。しかしながら、このアプローチは、特定のベースバンド変調方式及び／又はシンボルレート、すなわちＤＱＰＳＫに限定される。さらに、差動検出器の出力と、従って後段のタイミング誤差検出器の出力とは、入力信号の振幅によって影響される。別の制限は、搬送波周波数のオフセットの補償が信号に対して行われるのはタイミング誤差の推定後であるということにある。従って、例えばＢｌｕｅｔｏｏｔｈ Ｌｏｗ Ｅｎｅｒｇｙ規格で定義されたような、大きな周波数オフセットがある場合、説明されたタイミング誤差推定量は機能することができない。さらに、提案された解決方法は、ＡＤＣのサンプリングプロセスをアナログ領域において直接的に修正する。このことは、ＡＤＣの設計に複雑さを追加し、位相歪みと、タイミング補償のより遅いタイミングループ整定時間とをもたらす。
従って、これらの欠点が回避されるか克服されているタイミング同期回路が必要とされる。
本開示の実施形態の目的は、さまざまな変調方式とともに使用可能である、小さな複雑さのタイミング同期回路を提供することにある。本開示の別の目的は、捕捉及び追跡の両方に使用可能なタイミング同期回路を提供することにある。
上述の目的は本開示に係る解決方法によって達成される。
第１の態様において、本開示はディジタル受信機構造のためのタイミング同期回路に関する。上記タイミング同期回路は、タイミング誤差検出モジュールと、タイミング誤差制御モジュールとを備える。上記タイミング誤差検出モジュールは、ディジタルデータストリームの到来するサンプル間の位相差を計算するように構成された位相差計算ユニットと、上記計算された位相差に基づいてタイミング誤差推定値を決定し、上記決定されたタイミング誤差推定値に基づいてタイミング誤差検出を示す信号を生成する。上記タイミング誤差制御モジュールは、上記タイミング誤差検出を示す信号を受信し、タイミング誤差検出を示す所定個数の受信された信号を評価し、しきい値と比較した後で、上記ディジタルデータストリームを取得するために行われるサンプリングの瞬間を調整するためのサンプリング調整コマンドを出力する。
提案する解決方法は、ディジタルデータストリームのサンプル間の位相差で動作するという事実により、様々な標準で使用することを可能にする。位相差に基づいて、タイミング誤差推定値が導出され、これに基づいて、タイミング誤差が生じたか否かが決定される。次いで、対応する信号はタイミング誤差制御ブロックに出力される。次いで、後者は、サンプリングの瞬間のタイミングを変化させることが必要か否かを決定する。以下で詳述されるように、本開示のタイミング同期回路は、捕捉及び追跡の両方に使用することができるという、重要な追加の利益を提供する。
好ましい実施形態において、上記位相差計算ユニットは構成可能な遅延を与えるように適合される。これは、回路を別の標準で使用するように構成する必要がある場合に有利な特徴である。
好ましくは、上記到来するサンプルは同相／直交位相のペアとして供給される。
有利な実施形態において、上記タイミング誤差推定器は、複数の上記タイミング誤差推定値を格納するための構成可能な長さを有するレジスタを備える。
１つの実施形態では、上記タイミング同期回路は、上記格納されたタイミング誤差推定値の平均を演算し、平均されたタイミング誤差推定値を生成するように構成される。
好ましくは、上記タイミング誤差検出を示す信号は、上記タイミング誤差推定値の極性の表示を含む。
上記タイミング誤差推定器は、上記タイミング誤差推定値又は上記平均されたタイミング誤差推定値をしきい値レベルと比較するように構成される。
他の実施形態では、上記タイミング誤差検出モジュールは、上記タイミング誤差推定値に対してダウンサンプリングを行うように構成される。
好ましい実施形態において、上記到来するサンプルは、周波数偏移変調又は位相偏移変調の変調方式により変調されている。
他の態様では、本開示は、先に説明したタイミング同期回路を備えるディジタル受信機構造に関する。
１つの実施形態では、上記ディジタル受信機構造は、受信された入力ストリームをダウンサンプリングして上記データディジタルストリームを取得するように構成されたダウンサンプリングブロックを備える。
ここまで、本開示及び先行技術に対して達成されたその利点を要約する目的で、本開示のある目的及び利点を説明した。もちろん、必ずしもすべてではないそのような目的あるいは利点が本開示の任意の特定の実施形態に従って達成されてもよいということが理解されるべきである。したがって、例えば、当業者は、ここに教示されたか示唆された可能性がある他の目的あるいは利点を必ずしも達成することなく、ここに教示されるような１つの利点あるいは一群の利点を達成するか最適化するような方法で、本開示を具体化するか実施してもよいということを認識するだろう。
本開示の上述の態様及び他の態様は、以下に説明された実施形態から明らかになり、また、その実施形態を参照して解明される。
シンボルタイミング同期の原理を示す図である。 本開示の実施形態に係るタイミング同期回路の高レベルのブロック図である。 図２のタイミング誤差検出モジュールの実施形態を示す図である。 図２のタイミング誤差制御モジュールの実施形態を示す図である。 タイミング同期回路がダウンサンプリングに先行する実施形態を示す図である。 ダウンサンプリングがタイミング同期回路に先行する実施形態を示す図である。
ここで、本開示が、添付の図面を参照して、実施例としてさらに説明される。さまざまな図面において、同様の参照番号は同様の構成要素を示す。
本開示は、特定の実施形態に関して、ある図面を参照して説明されるだろう。しかし、本開示は、それのみに限定されず、請求項によってのみ限定される。
さらに、詳細な説明及び請求項の用語「第１」、「第２」、などは、同様の構成要素を識別するために使用され、必ずしも、時間的、空間的、序列、又は他の任意の方法で、順序を記述するために使用されるのではない。このように使用された用語は適切な状況下で交換可能であること、及び、ここに説明された本開示の実施形態は、ここに説明又は図示されたものとは異なる順序の動作が可能であることは、理解されるべきである。
請求項で使用した用語「備える」は、その後に列挙した手段に限定するように解釈されるべきでないことに注意すべきである。それは他の構成要素あるいはステップを除外しない。従って、それは、言及したように記載した特徴、整数、ステップ、あるいは構成要素の存在を特定すると解釈されるが、１つ以上の他の特徴、整数、ステップ、あるいは構成要素、あるいはそのグループの存在もしくは追加を除外することを妨げない。従って、「手段Ａ及びＢを備える装置」という表現の範囲は、構成要素Ａ及びＢからのみ構成される装置に限定されるべきではでない。それは、本開示に関して、装置の関連する構成要素がＡ及びＢのみであることを意味する。
この明細書の全体にわたって「１つの実施形態」あるいは「ある実施形態」と言及するとき、実施形態に関して説明された特定の特徴、構造、あるいは特性が本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、この明細書の全体にわたる様々な場所において「１つの実施形態において」又は「ある実施形態において」という言い回しが現れることは、必ずしもすべて同じ実施形態に言及しているのではないが、そうである可能性もある。更に、特定の特徴、構造、あるいは特性は、本開示の１つ以上の実施形態から当業者には明らかになるように、任意の適切な方法において組み合わされてもよい。
同様に、本開示の例示の実施形態の詳細な説明において、開示を合理化し、本発明の様々な態様の１つ以上についての理解を援助する目的で、本開示の様々な特徴が、単一の実施形態、図あるいはその説明にまとめられているということは認識されるべきである。しかしながら、この開示の方法は、請求項に記載された開示が各請求項において明示的に記載したものより多くの特徴を必要とする意図を反映しているとは解釈されるべきではない。むしろ、添付の請求項が反映するように、本発明の態様は、前に開示した単一の実施形態のすべての特徴未満のものにある。したがって、詳細な説明に続く請求項は、これによって、各請求項が本開示の個別の実施形態として独自に成立するように、この詳細な説明に明示的に組み込まれる。
更に、ここに説明されたいくつかの実施形態が他の実施形態に含まれた一部の特徴を含み、他の特徴を含んでいないが、異なる実施形態の特徴の組み合わせは、当業者によって理解されるように、本開示の範囲内にあり、かつ異なる実施形態を形成することを意図している。例えば、添付の請求項において、請求項に記載された実施形態のうちのどれも任意の組み合わせとして使用することができる。
本開示のある特徴あるいは態様を説明する場合の特定の用語の使用は、その用語が関連付けられた本開示の特徴又は態様の任意の特定の特性を含むように限定されるように当該用語がここに再定義されたということを意味するものとして解釈されるべきでないことに注意すべきである。
ここに提供される説明では、多数の特定の詳細事項が述べられる。しかしながら、本開示の実施形態はこれらの特定の詳細事項なしで実施されてもよいことが理解される。他の例において、この説明についての理解を不明瞭にしないようするために、公知の方法、構造、及び技術は詳細には示していない。
本開示は、様々な通信標準と組み合わせて使用することができるタイミング同期回路を提案する。提案される通信方式は、ＦＳＫ、ＧＦＳＫ、ＭＳＫ、ＧＭＳＫ、Ｏ−ＱＰＳＫ、Ｄ−ＰＳＫのような、ＦＳＫ又はＰＳＫの変調方式により信号が変調されている通信方式に特によく適合する。
タイミング同期装置は、オーバーサンプリングされたベースバンド信号の準最適サンプリングのタイミングの瞬間を決定する目的で動作する。図２は、２つの主な構成要素、すなわちタイミング誤差検出（timing error detection：ＴＥＤ）モジュール２０及びタイミング誤差制御（timing error control：ＴＥＣ）ユニット３０を備えるタイミング同期モジュール１０の上位概念の概要図である。ＴＥＤは、どのタイミング誤差が検出されるかに基づいてタイミング誤差推定値を決定する。ＴＥＣ３０は、検出されたタイミング誤差ＴＥを評価し、検出されたタイミング誤差があるしきい値を越える場合、ダウンサンプリングプロセスを調節するコマンドを出力する。
ＴＥＤモジュールの１つの実施形態を示す図３を参照して、タイミング誤差検出（ＴＥＤ）モジュール２０を以下で詳細に説明する。ＴＥＤモジュール２０は、位相差（phase difference：ＰＤ）計算ユニット２１及びタイミング誤差推定器（timing error estimator：ＴＥＥ）２２を用いてタイミング誤差信号を計算する。ＴＥＤモジュール２０は、到来するデータサンプルを入力として受信する。到来するデータサンプルは、最初に、計算ユニット２１において位相差データＰＤに変換される。ＰＤデータは、次に、修正版ガードナーアルゴリズムのようなタイミング誤差関数が実装されているタイミング誤差推定器２２において処理される。代替として、他のタイミング誤差関数、例えば、オリジナルのガードナーアルゴリズム、アーリー−レートゲート、ミュラー・アンド・ミュラー）などが使用されてもよいことに注意すべきである。
到来するデータサンプルは、位相データサンプルであってもよく、又はＩ／Ｑデータサンプルのペアであってもよい。到来するデータサンプルがＴＥＤモジュールの前段で実際のシンボルレートにダウンサンプリングされない場合、オプションのダウンサンプリング回路２６によって追加のダウンサンプリングが実行され、シンボル毎のタイミング誤差推定値が取得される。シンボル（図３の信号ｔｅｅ）毎のタイミング誤差推定値は、平均化回路２３に供給され、平均化回路２３は平均タイミング誤差評価値ｔｅｅ＿ａｖｇを計算する。タイミング誤差は正値であることも負値であることもあるので、平均値の符号値は平均タイミング誤差の挙動（早い／遅い）を示す。比較器回路２５は、タイミング誤差値を、しきい値計算回路２４によって供給されるタイミング誤差しきい値に対して比較する。しきい値計算回路２４は、静的又は動的な方法でしきい値を計算するように構成されてもよい。変動する信号振幅に対してしきい値を調節するために、しきい値は、ＴＥＤモジュール内で動的に計算されてもよい。平均されたタイミング誤差が計算されたしきい値より大きい場合、比較器２５はタイミング誤差検出信号ｔｅ＿ｄｅｔを出力する。このように、ＴＥＤモジュール２０は、タイミング誤差検出ｔｅ＿ｄｅｔ及びタイミング誤差極性ｔｅ＿ｐｏｌの表示からなるタイミング誤差信号ＴＥを出力する。
多数の乗算器及び加算器を含んでいる相関器を用いる相関に基づく技術と比較すると、本開示に係る解決方法は、乗算器なしで、小さな複雑さのタイミング誤差推定を使用する。好ましい実施形態において、ＴＥＥ２２は、次式の形式の修正版ガードナーアルゴリズムを実現する。
ｕ（ｒ）＝ｙ（ｒ−１／２）［ｓｇｎ（ｙ（ｒ））−ｓｇｎ（ｙ（ｒ−１））］
ここで、ｙ（ｒ）は、シンボルインデックスｒに関する位相差信号ＰＤを表し、ｓｇｎは符号又は符号関数の演算子を表す。理解できるように、ＴＥＥアルゴリズムは、ここでは、簡単な加算、シフト、及び符号演算の組み合わせによって実行される。
平均化回路２３は、小さな信号対雑音比の条件下で、タイミング誤差検出の性能を向上させるために、平均されるタイミング誤差推定値サンプルの個数を調節するように構成可能であってもよい。
図４では、タイミング誤差制御（ＴＥＣ）３０の実施形態をより詳細に示す。ＴＥＣモジュールにおいて、タイミング誤差信号ＴＥ（ｔｅ＿ｄｅｔ及びｔｅ＿ｐｏｌの表示を含む）が評価される。各ベースバンドシンボル期間について、タイミング誤差が検出されている場合、タイミング誤差カウンタ値は構成可能な値だけ増大される。タイミング誤差が検出されていない場合、それは構成可能な値だけ減少される。タイミング同期を開始するときの初期遅延を設けるために、構成可能な個数のシンボルにわたって計数処理を遅らせることができる。タイミング誤差カウンタが構成可能なしきい値に達している場合、サンプリング調整信号はサンプル値制御回路４０に出力される。しきい値は特定の通信標準によって調節される。調整信号（Ｃ）は、制御回路４０によって出力されたサンプリングの瞬間が遅延させられるか、それとも前進させられるかを決定する。タイミング誤差カウンタのしきい値は、初期調整位相の後の調整をより少なくするために、各調整後に、構成可能な値だけ増大させられることが可能である。
先に説明したように、典型的には、受信されたベースバンド信号はＡＤＣによってオーバーサンプリングされる。従って、Ｎがオーバーサンプリングレートを表すとき、シンボル期間毎に当たりのＮサンプルがタイミング同期回路１０に供給される。タイミング同期回路１０は、入力データサンプルを処理し、初期タイミング同期を調節するための調整信号Ｃを出力する。ここで、タイミングの補正は、Ｎ個のサンプルのうちのどれがさらなる処理のために受信機チェーンの残りへわたされるかを制御することで行われる。図５で、このアプローチをより詳細に示す。ディジタルダウンサンプリング回路４０は、調整信号Ｃに従って、所望のサンプリング瞬間に整列した最適のサンプリングの瞬間を選択する。従って、ダウンサンプリング回路は、シンボル期間毎に１つ、すなわちＮサンプル毎に１つの選択されたサンプルを出力することで、到来するオーバーサンプリングされたデータを実際のシンボルレートにダウンサンプリングする。サンプリング制御信号Ｃがタイミング同期制御１０によって変更される場合、最適なサンプリングの瞬間を選択することは、より早いサンプリングの瞬間又はより遅いサンプリングの瞬間にシフトする。単に、どのサンプルが別の処理のために選択されるのかを制御することによって、従来のアプローチのように、ＡＤＣのサンプリングクロックを直接的に制御するための複雑な回路の使用は回避される。
ＴＥＤがオーバーサンプリングされたベースバンドデータに対して動作するとき、タイミング誤差推定器信号ｔｅｅを、処理前に、シンボル毎のタイミング誤差推定値を導出するための実際のシンボルレートにダウンサンプリングする必要がある。ダウンサンプリングブロック２６は、ディジタルダウンサンプリング回路４０を制御するために使用されるものと同じサンプリング調整信号Ｃにより、ｔｅｅ信号のダウンサンプリングを行う。このアプローチの利点は、初期タイミング同期を補正することの影響をより迅速に観察できるということにある。従って、タイミング同期ループの収束速度は増大される。このことは、短いプリアンブル構造を有する無線フレームにとって有益である。
代替として、最適なサンプリングの瞬間の選択は、図６に示すように、タイミング同期回路１０の前段で行われてもよい。その場合、タイミング同期回路１０及びＴＥＤ２０はそれぞれ、実際のシンボルレートにダウンサンプリングされた入力ベースバンドデータを受信する。このように、ダウンサンプリング回路２６はバイパスされなければならない。処理の前にｔｅｅ信号をダウンサンプリングするか否かを制御するために、図３に示すマルチプレクサが使用されてもよい。ダウンサンプリング回路２６及びその関連した制御回路（すなわちマルチプレクサ）はオプションである。
提案する回路が異なる変調方式及びシンボルレートをサポートする複数の標準で動作できるようにするために、本開示の実施形態におけるＰＤ計算ユニット２１は、隣接しているかさらに離れている到来するデータサンプル間の位相差を計算できるようにするために、構成可能な入力データ遅延線を備えて実装される。既に言及したように、データサンプルは位相データサンプル又はＩ／Ｑデータサンプルのペアであってもよい。同様に、ＴＥＥ装置２２もまた、隣接しているかさらに離れている位相差データ値に基づいてタイミング誤差評価値を計算できるようにするために、構成可能な入力データ遅延線を備えて実装されてもよい。
提案したタイミング同期回路は、搬送波周波数オフセット（carrier frequency offset）補償のための回路と並列に使用されてもよい。大きなＣＦＯが検出されなかった場合、本開示のタイミング同期回路は、パケットの開始直後に機能し始める。大きなＣＦＯが検出された場合、タイミング同期回路は、ＣＦＯが部分的に補償された後で機能し始める。このように、結果的に得られるＤＣオフセットは、信号パターンの極性を損なわないであろう。このことは、非常に大きな搬送波周波数オフセット（ＣＦＯ）が生じうるＢＴＬＥのような所定の無線標準のために有益である。この周波数オフセットは、差動検出器の後段で信号へのＤＣオフセットとして反映される。より大きな周波数オフセットに起因するより大きなＤＣオフセットが存在するとき、オリジナルのプリアンブルパターンの極性は失われる。このことは、２つの隣接したシンボルが異なるバイナリ値である場合にのみ誤差推定が更新されるガードナーアルゴリズムのようなタイミング誤差関数を禁じている。従って、タイミング同期経路と並列にＣＦＯ補償経路を維持することは重要である。
要約すると、提案したタイミング同期回路には次の利点がある。重要な利点は、相関に基づく同期アプローチにおいて必要とされるように、到来する位相データサンプル又はＩ／Ｑデータサンプルのペアにおけるある予め定義されたデータパターンの存在に依存しないということにある。従って、提案したタイミング同期回路は、さまざまな変調方式とともに使用することができ、無線データパケット又はフレームの最初における初期同期だけではなく、タイミング追跡の目的で、すなわち、無線データパケット又はフレームの他の部分の受信中にダウンサンプリング処理を調節する必要があるか否かを決定するために使用することができる。このことは、単一の回路を使用して、異なる通信標準をサポートしながら、初期同期及びタイミング追跡の両方を実現することを可能にする。従って、乗算器なしかつ小さな複雑さのタイミング誤差推定モジュールと組み合わせて、提案したタイミング同期回路は、装置コスト、面積フットプリント、及び電力消費量を大幅に削減する。
以上の説明及び図面において本開示を詳細に説明して図示したが、そのような説明及び図面は、実例又は例示であって、限定ではないものとみなされるべきである。先の説明は、本開示のある実施形態を詳述する。しかしながら、明細書中の説明がどれほど詳細であっても、本開示は多くの方法で実施されてもよいということは認識されるだろう。本開示は開示された実施形態に限定しない。
開示した実施形態への他の変形は、図面、開示、及び添付された特許請求の範囲の研究から請求項に記載された開示を実施する際に当業者によって理解されて実施されることが可能である。特許請求の範囲において、単語「ｃｏｍｐｒｉｓｅ」（「備える」又は「含む」」は他の構成要素又はステップを除外せず、不定冠詞「ａ」又は「ａｎ」は複数を除外しない。単一のプロセッサ又は他のユニットが、特許請求の範囲に記載したいくつかの特徴の機能を満たしてもよい。ある手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせを有利に使用することができないということを示さない。コンピュータプログラムは、他のハードウェアとともに、又はその一部として提供される光記憶媒体又はソリッドステート媒体のような適切な媒体上に／配信されてもよいが、インターネット又は他の有線もしく無線の通信システムを介するような、他の形式で配信されてもよい。請求項でのいかなる符号も範囲の限定として解釈されるべきではない。

Claims (13)

  1. ディジタル受信機構造のためのタイミング同期回路であって、
    上記タイミング同期回路は、タイミング誤差検出モジュールと、タイミング誤差制御モジュールとを備え、
    上記タイミング誤差検出モジュールは、ディジタルデータストリームの到来するサンプル間の位相差を計算するように構成された位相差計算ユニットと、上記計算された位相差に基づいてタイミング誤差推定値を決定し、上記決定されたタイミング誤差推定値に基づいてタイミング誤差検出を示す信号を生成するように構成されたタイミング誤差推定器とを備え、
    上記タイミング誤差制御モジュールは、上記タイミング誤差検出を示す信号を受信し、上記タイミング誤差検出を示す受信された信号の個数をしきい値と比較し、上記比較結果に応答して、上記ディジタルデータストリームを取得するために行われるサンプリングの瞬間を調整するためのサンプリング調整コマンドを出力するように構成されるタイミング同期回路。
  2. 上記位相差計算ユニットは構成可能な遅延を与えるように適合される請求項１記載のタイミング同期回路。
  3. 上記到来するサンプルは同相／直交位相のペアとして供給される請求項１記載のタイミング同期回路。
  4. 上記タイミング誤差推定器は、複数の上記タイミング誤差推定値を格納するための構成可能な長さを有するレジスタを備える請求項１記載のタイミング同期回路。
  5. 上記格納されたタイミング誤差推定値の平均を演算し、平均されたタイミング誤差推定値を生成するように構成された請求項４記載のタイミング同期回路。
  6. 上記タイミング誤差検出を示す信号は、上記タイミング誤差推定値の極性の表示を含む請求項１記載のタイミング同期回路。
  7. 上記タイミング誤差推定器は、上記タイミング誤差推定値をしきい値レベルと比較するように構成される請求項１〜４、６のうちの１つに記載のタイミング同期回路。
  8. 上記タイミング誤差推定器は、上記平均されたタイミング誤差推定値をしきい値レベルと比較するように構成される請求項５記載のタイミング同期回路。
  9. 上記タイミング誤差検出モジュールは、上記タイミング誤差推定値に対してダウンサンプリングを行うように構成される請求項１記載のタイミング同期回路。
  10. 上記タイミング誤差検出モジュールは、上記サンプリング調整コマンドを受信するように構成される請求項１記載のタイミング同期回路。
  11. 上記到来するサンプルは、周波数偏移変調又は位相偏移変調の変調方式により変調されている請求項１記載のタイミング同期回路。
  12. 請求項１記載のタイミング同期回路を備えるディジタル受信機構造。
  13. 受信された入力ストリームをダウンサンプリングして上記ディジタルデータストリームを取得するように構成されたダウンサンプリングブロック備える請求項１２記載のディジタル受信機構造。
JP2015015692A 2014-01-31 2015-01-29 シンボルタイミング同期用回路 Expired - Fee Related JP6491894B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14153485.9 2014-01-31
EP14153485.9A EP2903199B1 (en) 2014-01-31 2014-01-31 Circuit for symbol timing synchronization

Publications (3)

Publication Number Publication Date
JP2015146570A JP2015146570A (ja) 2015-08-13
JP2015146570A5 JP2015146570A5 (ja) 2017-09-14
JP6491894B2 true JP6491894B2 (ja) 2019-03-27

Family

ID=50101691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015015692A Expired - Fee Related JP6491894B2 (ja) 2014-01-31 2015-01-29 シンボルタイミング同期用回路

Country Status (3)

Country Link
US (1) US9425807B2 (ja)
EP (1) EP2903199B1 (ja)
JP (1) JP6491894B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101817544B1 (ko) * 2015-12-30 2018-01-11 어보브반도체 주식회사 개선된 반송파 주파수 오프셋 보상을 사용하는 블루투스 수신 방법 및 장치
KR101906149B1 (ko) * 2015-12-30 2018-10-10 어보브반도체 주식회사 개선된 심볼 타이밍 오프셋 보상을 사용하는 블루투스 수신 방법 및 장치
US10187235B2 (en) * 2016-07-01 2019-01-22 Intel IP Corporation Long range bluetooth low energy synchronization system
CN111373690B (zh) * 2017-09-20 2023-05-23 弗劳恩霍夫应用研究促进协会 用于突发和连续信号的接收的自适应定时同步
KR102048630B1 (ko) * 2018-04-02 2019-11-25 벨로넥트 인코퍼레이션 데이터의 고속 전송을 위한 변조 및 복조 방법과 그 방법을 위한 장치
GB2575120B (en) * 2018-06-29 2020-09-30 Imagination Tech Ltd O-QPSK symbol timing estimation
JP7164810B2 (ja) 2018-09-06 2022-11-02 日本電信電話株式会社 信号処理装置及び光受信器
US10581587B1 (en) * 2019-04-29 2020-03-03 Advanced Micro Devices, Inc. Deskewing method for a physical layer interface on a multi-chip module
CN110557195B (zh) * 2019-08-30 2020-08-28 北京邮电大学 一种基于相干光通信的定时误差检测方法及装置
WO2021089322A1 (en) * 2019-11-08 2021-05-14 Widex A/S Digital receiver with phase offset compensation
CN110995286B (zh) * 2019-12-28 2023-05-02 复旦大学 一种s=2编码方式的低功耗蓝牙维特比联合解调解码方法
WO2022029085A1 (en) 2020-08-06 2022-02-10 Siliconally Gmbh Method and timing recovery circuit for recovering a sampling clock from a serial data stream encoded using pam
CN113708913B (zh) * 2021-09-03 2023-04-11 四川安迪科技实业有限公司 一种定时偏差的对称折半查找估计值的有效性的判定方法
CN114760175B (zh) * 2022-03-21 2023-08-01 上海航天电子通讯设备研究所 基于星载vde的qpsk-cpm分段双向差分解调系统
CN115604063B (zh) * 2022-10-10 2024-04-30 电子科技大学 一种基于频相转换的高速磁悬浮列车通信系统解调方法
CN115834311B (zh) * 2023-02-21 2023-04-28 天津讯联科技有限公司 通用cpfsk预滤波直接调制装置及其调制方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473637A (en) * 1993-10-05 1995-12-05 Pacific Communication Sciences, Inc. Open-loop phase estimation methods and apparatus for coherent demodulation of phase modulated carriers in mobile channels
US6154510A (en) * 1999-05-03 2000-11-28 Sicom, Inc. Symbol timing recovery based on adjusted, phase-selected magnitude values
US6567480B1 (en) * 1999-08-10 2003-05-20 Lucent Technologies Inc. Method and apparatus for sampling timing adjustment and frequency offset compensation
GB2359705B (en) * 2000-02-28 2003-11-26 Virata Ltd xDSL sample rate compensation using phase balancing
JP3481574B2 (ja) * 2000-09-19 2003-12-22 沖電気工業株式会社 復調装置
US6985549B1 (en) * 2000-10-20 2006-01-10 Ati Research, Inc. Blind cost criterion timing recovery
JP3636097B2 (ja) * 2001-06-05 2005-04-06 三菱電機株式会社 無線通信装置及びその受信タイミング推定方法
KR100555709B1 (ko) * 2004-06-23 2006-03-03 삼성전자주식회사 디지털 수신기의 채널 프로파일을 이용한 심벌 타이밍오류 검출장치 및 그의 심벌 타이밍 오류 검출방법
EP1753193B1 (en) * 2005-08-12 2009-12-09 STMicroelectronics Belgium N.V. Receiver with clock drift compensation
JP5214990B2 (ja) * 2008-02-06 2013-06-19 ローム株式会社 差動位相偏移変調（ＤｉｆｆｅｒｅｎｔｉａｌＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）された信号の復調回路、それを利用した無線機器

Also Published As

Publication number Publication date
US20150222419A1 (en) 2015-08-06
EP2903199A1 (en) 2015-08-05
EP2903199B1 (en) 2019-03-06
JP2015146570A (ja) 2015-08-13
US9425807B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
JP6491894B2 (ja) シンボルタイミング同期用回路
US6654432B1 (en) Joint maximum likelihood frame and timing estimation for a digital receiver
TWI523473B (zh) 用於使用軌跡中點轉動偵測高階調變之符號時序錯誤的位元同步器及相關方法
US20050207519A1 (en) Digital radio receiver
US7545885B2 (en) Compensation for the carrier frequency offset in a receiving apparatus, which is designed for a plurality of modulation types, in a mobile communications system
US7136445B2 (en) Phase tracker for linearly modulated signal
EP3185500B1 (en) Frequency offset and modulation index estimation in bluetooth low energy, ble, communication devices
CN111600823B (zh) 一种并行oqpsk偏移四相相移键控解调器
US8077820B2 (en) Detection of frequency correction bursts and the like
JP2008530951A (ja) 予め符号化された部分応答信号用の復調器および受信器
WO2018034030A1 (ja) 位相雑音補償装置、復調装置、通信装置、通信システム、及び位相雑音補償方法
CN109286589A (zh) 一种用于gfsk解调器中的频率偏移估计器及其方法
WO2014129978A1 (en) Digital auto frequency control for a general purpose if subsystem with multi-modulation schemes
WO2007111629A2 (en) Adaptive synchronization enhancement technique for serial modulated waveforms
CN107171995B (zh) Gmsk信号生成装置及方法、信号检测装置及方法
US8644425B2 (en) Wireless communications device having waveform banks with frequency offset and related methods
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
US7613262B2 (en) Signal processing apparatus and method for decision directed symbol synchronisation
KR100310294B1 (ko) 결정-지향반송파복원장치
JP4588890B2 (ja) 通信方法および通信装置
EP4162659A1 (en) Frequency offset estimation
US11018799B1 (en) Adapting the performance of the decision feedback demodulator based on quantified impairments
Liu et al. Acoustic Doppler compensation using feedforward retiming for underwater coherent transmission
JP2001333119A (ja) 位相同期回路
JP2002544685A (ja) 位相変調信号のサンプリングクロックを制御する方法及び回路構成

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6491894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees