JP6487697B2 - Transmitting apparatus and receiving apparatus - Google Patents
Transmitting apparatus and receiving apparatus Download PDFInfo
- Publication number
- JP6487697B2 JP6487697B2 JP2015007835A JP2015007835A JP6487697B2 JP 6487697 B2 JP6487697 B2 JP 6487697B2 JP 2015007835 A JP2015007835 A JP 2015007835A JP 2015007835 A JP2015007835 A JP 2015007835A JP 6487697 B2 JP6487697 B2 JP 6487697B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- code
- coding rate
- ldpc
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 claims description 116
- 238000000034 method Methods 0.000 claims description 89
- 230000005540 biological transmission Effects 0.000 claims description 86
- 239000011159 matrix material Substances 0.000 claims description 35
- 239000000470 constituent Substances 0.000 claims description 28
- 238000004364 calculation method Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000000638 solvent extraction Methods 0.000 description 11
- 238000013507 mapping Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000011218 segmentation Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本発明は、衛星放送及び地上放送並びに固定通信及び移動通信の技術分野に関するものであり、特に、デジタルデータの送信装置及び受信装置に関する。 The present invention relates to the technical fields of satellite broadcasting and terrestrial broadcasting, fixed communication, and mobile communication, and more particularly, to a digital data transmitting apparatus and receiving apparatus.
白色雑音下での伝送性能を向上させる技法として、デジタル変調において、誤り訂正符号の強さと変調マッピングのビットとを適切に組み合わせることで、伝送性能の向上を可能とする符号化変調技術が提案されている（例えば、非特許文献１参照）。 As a technique to improve transmission performance under white noise, a coding modulation technique that can improve transmission performance by combining error correction code strength and modulation mapping bits appropriately in digital modulation has been proposed. (For example, refer nonpatent literature 1).
この非特許文献１等に記載される符号化変調技術は、日本の衛星デジタル放送規格ＩＳＤＢ−Ｓ（例えば、非特許文献２参照）でも採用されており、伝送性能の向上に寄与する技法として実績がある。 The coded modulation technique described in Non-Patent Document 1 and the like is also adopted in the Japanese satellite digital broadcasting standard ISDB-S (for example, see Non-Patent Document 2), and has been proven as a technique that contributes to improving transmission performance. There is.
非特許文献１に記載される技法の基本的な原理は、シンボルにビットをマッピングした後の信号点間のユークリッド距離を考慮し、シンボルを構成するビット（以下、シンボル構成ビットと呼ぶ）のうち、ユークリッド距離が互いに短い信号点間で１／０が反転するビットに対しては強い誤り訂正を施し、ユークリッド距離が互いに長い信号点間で１／０が反転するビットに対しては逆に弱い誤り訂正を施す、又は符号化処理を施さないことによって、全体の情報効率を維持しつつ、雑音耐性を向上させる、というものである。 The basic principle of the technique described in Non-Patent Document 1 is that among the bits constituting the symbol (hereinafter referred to as symbol constituent bits) in consideration of the Euclidean distance between signal points after the bit is mapped to the symbol. In addition, a strong error correction is applied to a bit in which 1/0 is inverted between signal points having a short Euclidean distance, and a bit is weak to a bit in which 1/0 is inverted between signal points having a long Euclidean distance. By performing error correction or not performing encoding processing, noise tolerance is improved while maintaining overall information efficiency.
また、非特許文献１においては、８ＰＳＫ（phase-shift keying）を例とした集合分割法とよばれる信号点へのシンボル割り当て方法が提案されている。集合分割法は、ビット毎に分割可能な複数の符号語系列を入力シンボル系列とし、該入力シンボル系列のシンボル構成ビットを、一様に信号点間の最小ユークリッド距離が拡大するように分割して、変調に用いる信号点へのシンボルの割り当てを行う伝送方式である。一例として、集合分割法による８ＰＳＫ信号点へのシンボル割り当て方法の例を、図６を用いて説明する。 Non-Patent Document 1 proposes a method of assigning symbols to signal points called a set division method using 8PSK (phase-shift keying) as an example. In the set division method, a plurality of codeword sequences that can be divided bit by bit are used as input symbol sequences, and the symbol constituent bits of the input symbol sequences are uniformly divided so that the minimum Euclidean distance between signal points is expanded. This is a transmission method for assigning symbols to signal points used for modulation. As an example, an example of a method of assigning symbols to 8PSK signal points by the set division method will be described with reference to FIG.
図６には、８ＰＳＫの各信号点に割り当てる、３ビットで構成されるシンボル（０００、００１、・・・、１１１）が既に記載されているが、これは以下の分割手順を使って信号点へのシンボルの割り当てを行った結果得られるものであり、集合分割を行っている時点においては未だ決定されていない。 In FIG. 6, symbols (000, 001,..., 111) each consisting of 3 bits to be assigned to each 8PSK signal point are already described. This is performed by using the following division procedure. This is obtained as a result of assigning symbols to and has not yet been determined at the time of performing set partitioning.
最初の分割では８つの信号点のうち、隣接する信号点間のユークリッド距離（最小ユークリッド距離）が最大となる様に４つの信号点からなる２つの信号点群に分割する。ここで、２つの信号点群のうち、一方の信号点群には、シンボル構成ビットの第１ビット（最上位ビット）にａ１＝０を割り当て、他方にはａ１＝１を割り当てる。 In the first division, the eight signal points are divided into two signal point groups including four signal points so that the Euclidean distance (minimum Euclidean distance) between adjacent signal points is maximized. Here, of the two signal point groups, one signal point group is assigned a1 = 0 to the first bit (most significant bit) of the symbol configuration bits, and a1 = 1 is assigned to the other.
次に、最初の分割で得られた４つの信号点で構成される２つの信号点群を、それぞれ、最小ユークリッド距離が最大となる様に２つの信号点からなる４つの信号点群に分割する。ここで、４つの信号点で構成される信号点群を２つの信号点群に分割する際に、一方の信号点群には、シンボル構成ビットの第２ビットにａ２＝０を割り当て、他方にはａ２＝１を割り当てる。 Next, the two signal point groups composed of the four signal points obtained in the first division are each divided into four signal point groups composed of two signal points so that the minimum Euclidean distance is maximized. . Here, when a signal point group composed of four signal points is divided into two signal point groups, one signal point group is assigned a2 = 0 to the second bit of the symbol constituent bits and the other is assigned to the other signal point group. Assigns a2 = 1.
さらに、図６では省略したが、２回目の分割で得られた２つの信号点で構成される４つの信号点群を、それぞれ、１つの信号点からなる８つの信号点群に分割する。ここで、２つの信号点で構成される信号点群を１つの信号点に分割する際に、一方の信号点群には、シンボル構成ビットの第３ビット（最下位ビット）にａ３＝０を割り当て、他方にはａ３＝１を割り当てる。 Furthermore, although omitted in FIG. 6, four signal point groups composed of two signal points obtained by the second division are each divided into eight signal point groups each consisting of one signal point. Here, when a signal point group composed of two signal points is divided into one signal point, one signal point group has a3 = 0 in the third bit (least significant bit) of the symbol constituent bits. Assign a3 = 1 to the other.
以上の３段階の集合分割を行った結果、８つの信号点それぞれに、３ビットの固有のシンボルが割り当てられる。 As a result of the above three-stage set division, a unique symbol of 3 bits is assigned to each of the eight signal points.
こうした信号点へのシンボル割り当てを行うことで、８ＰＳＫの場合、第１ビット（図６中、ａ１に相当）は８ＰＳＫでの最小ユークリッド距離、第２ビット（図６中、ａ２に相当）はＱＰＳＫ（Quadrature Phase Shift Keying）の最小ユークリッド距離、第３ビット（図６中、ａ３に相当）はＢＰＳＫ（Binary Phase-Shift Keying）の最小ユークリッド距離の条件の下で各ビットの復号を行うことが可能となる。 By assigning symbols to such signal points, in the case of 8PSK, the first bit (corresponding to a1 in FIG. 6) is the minimum Euclidean distance in 8PSK, and the second bit (corresponding to a2 in FIG. 6) is QPSK. The minimum Euclidean distance (Quadrature Phase Shift Keying) and the third bit (corresponding to a3 in FIG. 6) can be decoded under the condition of the BPSK (Binary Phase-Shift Keying) minimum Euclidean distance. It becomes.
また、１６ＱＡＭ（Quadrature Amplitude Modulation）に集合分割法を適用した場合のシンボル割り当て方法の例を図７に示す。８ＰＳＫの場合と同様に、分割を進めることで、最小ユークリッド距離が広がることが確認できる。図７においては、第１ビット（a１：最上位ビット）、第２ビット（a２）までの分割例を示しているが、第３ビット（a３）以降も同様に、最小ユークリッド距離が拡大するよう分割が可能である。 FIG. 7 shows an example of a symbol allocation method when the set division method is applied to 16QAM (Quadrature Amplitude Modulation). As in the case of 8PSK, it can be confirmed that the minimum Euclidean distance increases by proceeding with the division. FIG. 7 shows an example of division up to the first bit (a1: most significant bit) and the second bit (a2), but the minimum Euclidean distance is also increased in the third bit (a3) and thereafter. Division is possible.
このような集合分割法の伝送方式によれば、予め送受間で集合分割法により得られた信号点へのシンボルの割り当てを共有し、送信側では、シンボルを構成する各ビットで伝送するデータについて、対応する信号点間の最小ユークリッド距離に適した訂正能力の誤り訂正符号で符号化して変調し、受信側では、復調後に送信側の符号化に対応した復号を行うことで、雑音耐性の高い伝送システムが実現できる。 According to such a transmission method of the set division method, the symbol allocation to the signal points obtained by the set division method is shared between transmission and reception in advance, and on the transmission side, data transmitted with each bit constituting the symbol is transmitted. , Coding with an error correction code with a correction capability suitable for the minimum Euclidean distance between the corresponding signal points, and modulating on the receiving side, and performing decoding corresponding to the coding on the transmitting side after demodulation, resulting in high noise resistance A transmission system can be realized.
一方で、集合分割法を多値変調に適用する場合、分割するビット毎に最小ユークリッド距離が広がるとともに、ビット毎に誤り訂正能力も異なってくるため、所定の符号化率において伝送性能を向上するには、ビット毎の誤り訂正能力に応じた誤り訂正符号の最適化が必要となる。 On the other hand, when the set partitioning method is applied to multilevel modulation, the minimum Euclidean distance is widened for each divided bit and the error correction capability is also different for each bit, so that transmission performance is improved at a predetermined coding rate. Therefore, it is necessary to optimize the error correction code according to the error correction capability for each bit.
ところで、欧州の衛星デジタル放送方式であるＤＶＢ−Ｓ２（非特許文献３参照）やＡＲＩＢ ＳＴＤ−Ｂ４４に記載の高度広帯域衛星デジタル放送の伝送方式（以下、高度衛星放送方式と呼ぶ。例えば、非特許文献４参照）においては、信号点へのシンボルの割り当て技法としてグレイコードが採用されている。 By the way, a transmission system for advanced broadband satellite digital broadcasting (hereinafter referred to as advanced satellite broadcasting system) described in DVB-S2 (see Non-Patent Document 3) and ARIB STD-B44, which are European satellite digital broadcasting systems. In the literature 4), a Gray code is adopted as a technique for assigning symbols to signal points.
グレイコードは、ＢＰＳＫ及びＱＰＳＫにおいてはビット毎の訂正能力は一様であるが、８ＰＳＫ以上の多値変調においては、シンボルに含まれるビット間の誤り訂正能力が不均一となることから、所定の符号化率において伝送性能を向上する際の障害となっている。 Gray code has uniform correction capability for each bit in BPSK and QPSK, but error correction capability between bits included in a symbol becomes uneven in multi-level modulation of 8PSK or more. This is an obstacle to improving transmission performance in coding rate.
このため、グレイコードによる上記の問題を改善するべく、当該集合分割法による伝送方式を更に改善し、各ビットの訂正能力が異なる場合の伝送性能を向上させる技法が開示されている（例えば、特許文献１参照）。 For this reason, a technique for further improving the transmission method based on the set partitioning method and improving the transmission performance when the correction ability of each bit is different is disclosed (for example, patent Reference 1).
前述したように、集合分割法においては、ビット毎に訂正能力が異なることから、所定の符号化率において伝送性能を向上するには、ビット毎の誤り訂正能力に応じた誤り訂正符号の最適化が必要となる。 As described above, in the set partitioning method, the correction capability varies from bit to bit. To improve the transmission performance at a predetermined coding rate, the error correction code is optimized according to the error correction capability for each bit. Is required.
このため、特許文献１には、集合分割法による伝送方式によって各ビットの訂正能力が異なる場合の伝送性能を向上させる技法が開示されているが、８ＰＳＫについてのみ、その具体例が開示され、１６ＱＡＭにおけるＬＤＰＣ（Low Density Parity Check）符号化率やＬＤＰＣ符号の検査行列に関してどのような値を採用すれば周波数利用効率を向上させ、当該伝送性能を向上できるのかについて開示されていない。したがって、当該集合分割法による伝送方式を採用するにあたって、放送事業者が、場合によっては伝送性能の向上が見られないＬＤＰＣ符号化率（或いはＬＤＰＣ符号の検査行列）を使用するおそれがあった。 For this reason, Patent Document 1 discloses a technique for improving the transmission performance when the correction capability of each bit differs depending on the transmission method based on the set division method. However, a specific example is disclosed only for 8PSK, and 16QAM is disclosed. It is not disclosed what values can be used for the LDPC (Low Density Parity Check) coding rate and the LDPC code check matrix to improve the frequency utilization efficiency and the transmission performance. Therefore, when adopting the transmission method based on the set partitioning method, there is a possibility that the broadcaster may use an LDPC coding rate (or an LDPC code check matrix) in which transmission performance is not improved in some cases.
したがって、ビット毎に分割可能な複数の符号語系列を入力シンボル系列とし、該入力シンボル系列のシンボル構成ビットを、一様に信号点間の最小ユークリッド距離が拡大するように分割する集合分割法による伝送方式において、１６ＱＡＭにおける具体的なＬＤＰＣ符号化率や、そのＬＤＰＣ符号の検査行列に関する値についての具体的な数値が望まれていた。 Therefore, according to a set division method in which a plurality of codeword sequences that can be divided for each bit are used as input symbol sequences, and the symbol constituent bits of the input symbol sequences are uniformly divided so that the minimum Euclidean distance between signal points is increased. In the transmission scheme, specific numerical values for specific LDPC coding rate in 16QAM and values related to the parity check matrix of the LDPC code have been desired.
本発明は、上述の問題に鑑みて為されたものであり、集合分割法により、１６ＱＡＭにおける周波数利用効率を向上させるデジタルデータの送信装置及び受信装置を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a digital data transmission apparatus and reception apparatus that improve frequency utilization efficiency in 16QAM by the set division method.
上述の問題を解決するために、本発明では、集合分割法による１６ＱＡＭのシンボル構成ビットの各ビットのＬＤＰＣ符号化率を平均したＬＤＰＣ平均符号化率８９／１２０（近似値３／４）を適用する。そして、集合分割法を適用する際に、シンボルを構成するビット毎の誤り訂正能力に応じて、各ビットに対して所定のＬＤＰＣ符号化率を有するＬＤＰＣ符号を内符号、所定の訂正能力を有するＢＣＨ符号を外符号とする連接符号を適用することで、周波数利用効率を向上させたデジタルデータの送信装置及び受信装置を構成する。即ち、シンボルを構成する各ビットに適用する連接符号は、外符号として、ＢＣＨ（６５５３５，６５３４３）短縮符号、又はＢＣＨ（６５５３５，６５１６７）短縮符号を有し、さらに内符号として、符号長４４８８０を有するＬＤＰＣ符号を有する。また、ＬＤＰＣ符号は、１６ＱＡＭのシンボル構成ビットの各ビットにおいて、それぞれ所定の符号化率を有し、最上位の第１ビットから最下位の第４ビットまでのＬＤＰＣ平均符号化率が、８９／１２０となるよう構成する。より具体的に、本発明の特徴事項について以下に述べる。 In order to solve the above-described problem, the present invention applies LDPC average coding rate 89/120 (approximate value 3/4) obtained by averaging the LDPC coding rates of the 16QAM symbol component bits by the set division method. To do. Then, when applying the set division method, an LDPC code having a predetermined LDPC coding rate for each bit is an inner code and has a predetermined correction capability according to the error correction capability for each bit constituting the symbol. By applying a concatenated code having a BCH code as an outer code, a digital data transmission apparatus and reception apparatus with improved frequency utilization efficiency are configured. That is, a concatenated code applied to each bit constituting a symbol has a BCH (65535, 65343) shortened code or a BCH (65535, 65167) shortened code as an outer code, and further has a code length 44880 as an inner code. It has an LDPC code. The LDPC code has a predetermined coding rate in each of the 16QAM symbol component bits, and the LDPC average coding rate from the most significant first bit to the least significant fourth bit is 89 / The configuration is 120. More specifically, the features of the present invention will be described below.
一点目の特徴事項は、
デジタルデータの伝送を行う送信装置において、変調方式として１６ＱＡＭ及びＬＤＰＣ平均符号化率として８９／１２０を適用することとし、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号と、変調に用いる信号点へのシンボルの割り当てを行い、一様に信号点間の最小ユークリッド距離が拡大するように分割する集合分割法とを組み合わせる際に、当該連接符号は、シンボルを構成する各ビットの所要訂正能力に応じて定められた所定数の符号化率を有し、当該集合分割法におけるシンボル構成ビットの各ビットに対してＬＤＰＣ符号の符号化をするにあたり、第１ビット（最上位ビット）、第２ビット、第３ビット、第４ビット（最下位ビット）の順に、最小ユークリッド距離の拡大に応じて符号化率も増大してＬＤＰＣ符号化するよう構成することにある。これにより、集合分割法における周波数利用効率を高めることが可能となる。
The first feature is
In a transmission apparatus that transmits digital data, 16 / QAM and LDPC average coding rate of 89/120 are applied as a modulation method, a concatenated code composed of an LDPC code and a BCH code, and a signal point used for modulation. When combining symbols with a set partitioning method that assigns symbols and uniformly divides the signal points so that the minimum Euclidean distance increases, the concatenated code depends on the required correction capability of each bit constituting the symbol. In encoding the LDPC code for each bit of the symbol constituent bits in the set division method having a predetermined predetermined number of coding rates, the first bit (most significant bit), the second bit, In order of 3 bits and 4th bit (least significant bit), the coding rate increases as the minimum Euclidean distance increases, and LDPC coding is performed. It is to so that configuration. Thereby, it is possible to increase the frequency use efficiency in the set division method.
二点目の特徴事項は、
前記ＬＤＰＣ符号において、ＬＤＰＣ符号の符号長が４４８８０ビットとすることにある。これにより、ＭＰＥＧ−２ ＴＳ（Motion Pictures Expert Group 2 Transport Stream）との整合性の高い伝送が可能となる。
The second feature is
In the LDPC code, the code length of the LDPC code is 44880 bits. Thereby, transmission with high consistency with MPEG-2 TS (Motion Pictures Expert Group 2 Transport Stream) becomes possible.
三点目の特徴事項は、
前記ＬＤＰＣ符号及びＢＣＨ符号の連接符号において、ＢＣＨ符号がＢＣＨ（６５５３５，６５３４３）短縮符号、又はＢＣＨ（６５５３５，６５１６７）短縮符号とすることにある。これにより、周波数利用効率向上のために内符号パリティを付加しない場合においても十分なエラー耐性を得ることが可能となる。
The third feature is
In the concatenated code of the LDPC code and the BCH code, the BCH code is a BCH (65535, 65343) shortened code or a BCH (65535, 65167) shortened code. As a result, sufficient error tolerance can be obtained even when the inner code parity is not added to improve the frequency utilization efficiency.
四点目の特徴事項は、
前記ＬＤＰＣ符号は、平均符号化率８９／１２０の１６ＱＡＭの変調シンボルを構成する４ビットについて、第１ビットに３２／１２０、第２ビットに８９／１２０、第３ビットに１１５／１２０、第４ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率とすることにある。このようにビット毎の所要訂正能力に応じて定められた符号化率を有することにより、集合分割法における周波数利用効率を高めることが可能となる。
The fourth feature is
The LDPC code has 32 bits / 120 for the first bit, 89/120 for the second bit, 115/120 for the third bit, and 115/120 for the 4 bits constituting a 16QAM modulation symbol with an average coding rate of 89/120. The coding rate is 120/120 bits (no LDPC parity). Thus, by having a coding rate determined according to the required correction capability for each bit, it becomes possible to improve the frequency utilization efficiency in the set partitioning method.
五点目の特徴事項は、
一点目〜四点目の特徴より構成された送信装置において、送信装置側で用いるＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率に関する情報を、伝送多重制御信号によって伝送することにある。これにより用いる符号化率に応じて、符号化及び復号の整合がとれた送受信装置を提供することができる。
The fifth feature is
In the transmission apparatus configured from the first to fourth characteristics, information on one or more coding rates of the LDPC code and BCH code used on the transmission apparatus side is transmitted by a transmission multiplex control signal. Thus, it is possible to provide a transmission / reception apparatus in which encoding and decoding are matched according to the encoding rate used.
六点目の特徴事項は、
一点目〜五点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、一様に信号点間の最小ユークリッド距離が拡大するように分割する集合分割により得られる信号点とシンボルの対応関係に基づいて、当該シンボルを構成する各ビットをＬＤＰＣ復号するに当たり、第１ビット、第２ビット、第３ビット、第４ビットの順に、最小ユークリッド距離に応じて符号化率も増大したＬＤＰＣ符号に用いた検査行列によりＬＤＰＣ復号処理を行うことにある。
The sixth feature is
Signal points obtained by set partitioning in which the minimum Euclidean distance between signal points is uniformly increased in a receiver that receives a signal transmitted by a transmitter configured by the first to fifth features. Based on the correspondence relationship between the symbol and the symbol, the LDPC decoding of each bit constituting the symbol is performed in the order of the first bit, the second bit, the third bit, and the fourth bit in accordance with the minimum Euclidean distance. An LDPC decoding process is performed using a parity check matrix used for the increased LDPC code.
七点目の特徴事項は、
一点目〜五点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、送信側で符号化に用いた符号化率のＬＤＰＣ符号及びＢＣＨ符号に対応する復号を行うことにある。これにより、効率の良い誤り訂正復号が可能となる。
The seventh feature is
In the receiving device that receives the signal transmitted by the transmitting device configured by the first to fifth features, decoding corresponding to the LDPC code and the BCH code of the coding rate used for coding on the transmitting side It is in. This enables efficient error correction decoding.
八点目の特徴事項は、
五点目の特徴により構成された送信装置により送信された信号を受信する受信装置において、ＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率情報について、伝送多重制御信号に基づいて判別することにある。これにより用いる符号化率に応じて、符号化及び復号の整合がとれた送受信装置を提供することができる。
以上の技法を取り入れて送信装置及び受信装置を構成することで、集合分割法と誤り訂正符号を組み合わせる際の伝送性能を向上させることが可能となる。
The eighth feature is
In a receiving apparatus that receives a signal transmitted by a transmitting apparatus configured by the fifth feature, one or more coding rate information of an LDPC code and a BCH code is determined based on a transmission multiplexing control signal. is there. Thus, it is possible to provide a transmission / reception apparatus in which encoding and decoding are matched according to the encoding rate used.
By adopting the above technique to configure the transmission device and the reception device, it is possible to improve the transmission performance when combining the set division method and the error correction code.
即ち、本発明の送信装置は、デジタルデータの伝送を行う送信装置であって、１６ＱＡＭによる直交変調手段と、集合分割法により１６ＱＡＭの変調に用いる信号点への割り当てを行うシンボルについて、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号を用いて１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを形成する誤り訂正符号化手段とを備え、前記ＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められており、前記誤り訂正符号化手段は、該ビット毎に定められたＬＤＰＣ符号の符号化率を用いて、ＬＤＰＣ平均符号化率が８９／１２０となるよう前記１６ＱＡＭのシンボル構成ビットを形成し、前記ＬＤＰＣ符号は、前記ＬＤＰＣ平均符号化率８９／１２０の１６ＱＡＭ用のシンボル構成ビットの４ビットについて、最上位ビットである第１ビットに３２／１２０、第２ビットに８９／１２０、第３ビットに１１５／１２０、最下位ビットである第４ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率を有することを特徴とする。これにより、集合分割法における周波数利用効率を高めることが可能となる。また、この特徴を有効化させるために、本発明の送信装置において、ＭＰＥＧ−２ ＴＳとの整合性の高い伝送を可能とするよう、ＬＤＰＣ符号の符号長を４４８８０ビットとするのが好適である。
That is, the transmitting apparatus of the present invention is a transmitting apparatus that transmits digital data, and uses an LDPC code and a symbol that is allocated to a signal point used for 16QAM modulation by a set division method and quadrature modulation means using 16QAM. Error correction coding means for forming symbol constituent bits composed of a plurality of codeword sequences that can be divided into 4 bits so that 16QAM can be configured using a concatenated code composed of a BCH code, and the LDPC code The coding rate depends on the required correction capability so that the coding rate increases as the minimum Euclidean distance of the symbols divided by the set division method increases in the bit order from the most significant bit to the least significant bit of the symbol constituent bits. The error correction encoding means is defined for each bit, and the error correction coding means encodes the LDPC code defined for each bit. With rates, LDPC average coding rate to form the 16QAM symbol configuration bits so as to be 89/120, the LDPC code, a symbol configuration bits for 16QAM of the LDPC average coding rate 89/120 4 Bits are 32/120 for the first bit, which is the most significant bit, 89/120 for the second bit, 115/120 for the third bit, 120/120 for the fourth bit which is the least significant bit (no LDPC parity) characterized in that it have a coding rate. Thereby, it is possible to increase the frequency use efficiency in the set division method. In order to make this feature effective, it is preferable that the code length of the LDPC code is 44880 bits so that the transmission apparatus of the present invention can perform transmission with high consistency with MPEG-2 TS. .
また、本発明の送信装置において、前記ＢＣＨ符号がＢＣＨ（６５５３５，６５３４３）短縮符号、又はＢＣＨ（６５５３５，６５１６７）短縮符号であることを特徴とする。これにより、周波数利用効率向上のために内符号パリティを付加しない場合においても十分なエラー耐性を得ることが可能となる。 In the transmission apparatus of the present invention, the BCH code is a BCH (65535, 65343) shortened code or a BCH (65535, 65167) shortened code. As a result, sufficient error tolerance can be obtained even when the inner code parity is not added to improve the frequency utilization efficiency.
また、本発明の送信装置において、前記ＬＤＰＣ符号は、前記ＬＤＰＣ平均符号化率８９／１２０の１６ＱＡＭ用のシンボル構成ビットの４ビットについて、最上位ビットである第１ビットに３２／１２０、第２ビットに８９／１２０、第３ビットに１１５／１２０、最下位ビットである第４ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率を有する。このようにビット毎の所要訂正能力に応じて定められた符号化率を有することにより、集合分割法における周波数利用効率を高めることが可能となる。
Further, in the transmission apparatus of the present invention, the LDPC code includes 32/120, 2nd in the first bit which is the most significant bit of 4 bits of 16QAM symbol constituting bits of the LDPC average coding rate 89/120, The bit rate is 89/120, the third bit is 115/120, the least significant bit is the fourth bit, and the coding rate is 120/120 (no LDPC parity) . Thus, by having a coding rate determined according to the required correction capability for each bit, it becomes possible to improve the frequency utilization efficiency in the set partitioning method.
また、本発明の送信装置において、前記直交変調手段は、前記ＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率に関する情報を、伝送多重制御信号（即ち、ＴＭＣＣ信号）により伝送する符号化率判別信号多重手段を備えることを特徴とする。これにより用いる符号化率に応じて、符号化及び復号の整合がとれた送受信装置を提供することができる。 Also, in the transmission apparatus of the present invention, the orthogonal modulation means is configured to determine a coding rate for transmitting information on one or more coding rates of the LDPC code and the BCH code by a transmission multiplexing control signal (that is, a TMCC signal). Signal multiplexing means is provided. Thus, it is possible to provide a transmission / reception apparatus in which encoding and decoding are matched according to the encoding rate used.
また、本発明の送信装置において、デジタルデータの伝送を行う送信装置であって、１６ＱＡＭによる直交変調手段と、集合分割法により１６ＱＡＭの変調に用いる信号点への割り当てを行うシンボルについて、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号を用いて１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを形成する誤り訂正符号化手段とを備え、前記ＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められており、前記誤り訂正符号化手段は、該ビット毎に定められたＬＤＰＣ符号の符号化率を用いて、ＬＤＰＣ平均符号化率が所定値となるよう前記１６ＱＡＭのシンボル構成ビットを形成し、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率３２／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率３２／１２０の検査行列初期値テーブル（表１）は、以下の表からなることを特徴とする。
Further, in the transmission apparatus of the present invention, a transmission apparatus that transmits digital data, and an LDPC code and a symbol that is assigned to a signal point used for 16QAM modulation by a set division method and orthogonal modulation means using 16QAM Error correction coding means for forming symbol constituent bits composed of a plurality of codeword sequences that can be divided into 4 bits so that 16QAM can be configured using a concatenated code composed of a BCH code, and the LDPC code The coding rate depends on the required correction capability so that the coding rate increases as the minimum Euclidean distance of the symbols divided by the set division method increases in the bit order from the most significant bit to the least significant bit of the symbol constituent bits. The error correction encoding means is determined for each bit, and the error correction encoding means determines the LDPC code determined for each bit. With coding rate, LDPC average coding rate to form the symbol bits constituting the 16QAM to be a predetermined value, the error correction encoding means, the digital using specific check matrix for each encoding rate An encoder that performs LDPC encoding of data, and the encoder uses a parity check matrix initial value table that is predetermined for each coding rate and has a code length of 44880 bits as an initial value, and sets the coding rate to 32/120. Means for performing LDPC coding using a parity check matrix configured by arranging one element of a sub-matrix corresponding to the corresponding information length in the column direction at a period of every 374 columns, and the coding rate 32 / The 120 check matrix initial value tables (Table 1) are characterized by comprising the following tables.
また、本発明の送信装置において、デジタルデータの伝送を行う送信装置であって、１６ＱＡＭによる直交変調手段と、集合分割法により１６ＱＡＭの変調に用いる信号点への割り当てを行うシンボルについて、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号を用いて１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを形成する誤り訂正符号化手段とを備え、前記ＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められており、前記誤り訂正符号化手段は、該ビット毎に定められたＬＤＰＣ符号の符号化率を用いて、ＬＤＰＣ平均符号化率が所定値となるよう前記１６ＱＡＭのシンボル構成ビットを形成し、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率８９／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率８９／１２０の検査行列初期値テーブル（表２）は、以下の表からなることを特徴とする。
Further, in the transmission apparatus of the present invention, a transmission apparatus that transmits digital data, and an LDPC code and a symbol that is assigned to a signal point used for 16QAM modulation by a set division method and orthogonal modulation means using 16QAM Error correction coding means for forming symbol constituent bits composed of a plurality of codeword sequences that can be divided into 4 bits so that 16QAM can be configured using a concatenated code composed of a BCH code, and the LDPC code The coding rate depends on the required correction capability so that the coding rate increases as the minimum Euclidean distance of the symbols divided by the set division method increases in the bit order from the most significant bit to the least significant bit of the symbol constituent bits. The error correction encoding means is determined for each bit, and the error correction encoding means determines the LDPC code determined for each bit. With coding rate, LDPC average coding rate to form the symbol bits constituting the 16QAM to be a predetermined value, the error correction encoding means, the digital using specific check matrix for each encoding rate An encoder for LDPC encoding data is provided, and the encoder uses a parity check matrix initial value table predetermined for each encoding rate with a code length of 48880 bits as an initial value, to an encoding rate of 89/120. Means for performing LDPC coding using a parity check matrix configured by arranging one element of a submatrix corresponding to the corresponding information length in a column direction at a period of every 374 columns, and the coding rate 89 / The 120 check matrix initial value tables (Table 2) are characterized by comprising the following tables.
また、本発明の送信装置において、デジタルデータの伝送を行う送信装置であって、１６ＱＡＭによる直交変調手段と、集合分割法により１６ＱＡＭの変調に用いる信号点への割り当てを行うシンボルについて、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号を用いて１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを形成する誤り訂正符号化手段とを備え、前記ＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められており、前記誤り訂正符号化手段は、該ビット毎に定められたＬＤＰＣ符号の符号化率を用いて、ＬＤＰＣ平均符号化率が所定値となるよう前記１６ＱＡＭのシンボル構成ビットを形成し、前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率１１５／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率１１５／１２０の検査行列初期値テーブル（表３）は、以下の表からなることを特徴とする。
Further, in the transmission apparatus of the present invention, a transmission apparatus that transmits digital data, and an LDPC code and a symbol that is assigned to a signal point used for 16QAM modulation by a set division method and orthogonal modulation means using 16QAM Error correction coding means for forming symbol constituent bits composed of a plurality of codeword sequences that can be divided into 4 bits so that 16QAM can be configured using a concatenated code composed of a BCH code, and the LDPC code The coding rate depends on the required correction capability so that the coding rate increases as the minimum Euclidean distance of the symbols divided by the set division method increases in the bit order from the most significant bit to the least significant bit of the symbol constituent bits. The error correction encoding means is determined for each bit, and the error correction encoding means determines the LDPC code determined for each bit. With coding rate, LDPC average coding rate to form the symbol bits constituting the 16QAM to be a predetermined value, the error correction encoding means, the digital using specific check matrix for each encoding rate An encoder for LDPC encoding data is provided, and the encoder uses a parity check matrix initial value table predetermined for each encoding rate with a code length of 48880 bits as an initial value, and sets the encoding rate to 115/120. Means for performing LDPC coding using a parity check matrix in which one element of a submatrix corresponding to the corresponding information length is arranged in a column direction at a period of every 374 columns; The 120 check matrix initial value tables (Table 3) are characterized by comprising the following tables.
また、本発明の受信装置は、デジタルデータの受信装置であって、集合分割法によりＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号化を施した１６ＱＡＭの変調波信号を直交復調し、受信信号点系列を出力する直交復調手段と、前記１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを前記受信信号点系列から取得し、ビット毎に定められたＬＤＰＣ符号の符号化率を用いてＬＤＰＣ復号処理を施すとともに、ＢＣＨ復号処理を施す復号手段とを備え、前記ビット毎に定められたＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められ、且つ該ビット毎に定められたＬＤＰＣ符号の符号化率のＬＤＰＣ平均符号化率が８９／１２０となるよう構成され、表１から表３のいずれかの検査行列初期値テーブルに係る本発明の送信装置で送信した変調波信号を受信して、前記集合分割法におけるシンボル構成ビットの各ビットに対して個別に設定された前記ＬＤＰＣ符号の符号化率と前記検査行列に基づいて復号することを特徴とする。
The receiving apparatus of the present invention is a digital data receiving apparatus that orthogonally demodulates a 16QAM modulated wave signal subjected to concatenated coding composed of an LDPC code and a BCH code by a set division method, and receives received signal points. A quadrature demodulating means for outputting a sequence; and a symbol-constituting bit consisting of a plurality of codeword sequences that can be divided by 4 bits from the received signal point sequence so that the 16QAM can be configured, and LDPC determined for each bit Decoding means for performing LDPC decoding processing using the coding rate of the code and performing BCH decoding processing, and the coding rate of the LDPC code determined for each bit is determined from the most significant bit of the symbol constituent bits. The required correction is made so that it increases as the minimum Euclidean distance of the symbols divided by the set division method increases in bit order to the least significant bit. Depending on the capabilities defined for each said bit, and LDPC average coding rate of the coding rate of the LDPC code defined for each said bit is configured to be 89/120, Table 1 of Table 3 either Receiving the modulated wave signal transmitted by the transmitting apparatus of the present invention related to the parity check matrix initial value table, and the coding rate of the LDPC code set individually for each bit of the symbol constituting bits in the set division method; It characterized that you decoded on the basis of the parity check matrix.
また、本発明の受信装置において、前記復号手段は、送信側で符号化に用いた符号化率のＬＤＰＣ符号及びＢＣＨ符号に対応する復号を行うことを特徴とする。これにより、各分割段階に対応するシンボル構成ビットに対して、最適なＢＥＲ特性が得られ雑音耐性に優れた伝送が可能となる。 In the receiving apparatus of the present invention, the decoding means performs decoding corresponding to an LDPC code and a BCH code having a coding rate used for coding on the transmission side. As a result, an optimum BER characteristic is obtained for the symbol constituent bits corresponding to each division stage, and transmission with excellent noise resistance is possible.
また、本発明の受信装置において、前記復号手段は、前記ＬＤＰＣ符号及びＢＣＨ符号のうち１以上の符号化率情報について、伝送多重制御信号に基づいて判別する符号化率判別手段を備えることを特徴とする。これにより用いる符号化率に応じて、符号化及び復号の整合がとれた送受信装置を提供することができる。 In the receiving apparatus of the present invention, the decoding means includes coding rate determining means for determining one or more coding rate information of the LDPC code and BCH code based on a transmission multiplex control signal. And Thus, it is possible to provide a transmission / reception apparatus in which encoding and decoding are matched according to the encoding rate used.
本発明によれば、誤り訂正符号と多値変調（１６ＱＡＭ）の組み合わせにおける符号化変調の性能を向上させ、白色雑音下における伝送性能を向上させることが可能となる。 According to the present invention, it is possible to improve the performance of coded modulation in a combination of an error correction code and multi-level modulation (16QAM) and improve transmission performance under white noise.
以下、図面を参照して、本発明による一実施形態の送信装置及び受信装置を説明する。 図１は、本発明による一実施形態の送信装置１０及び受信装置２０のブロック図である。尚、実際の送信装置１０は、誤り訂正符号の先頭を識別するために変調波信号に同期信号を多重する機能、ＩＳＤＢ−Ｓ等に採用されている伝送方式の設定等の情報を受信機に予告するための伝送多重制御信号（ＴＭＣＣ信号とも呼ぶ）を変調波信号に多重する機能などを有する。また、実際の受信装置２０には、変調波信号に多重された同期信号を検出し誤り訂正符号の先頭を検出する同期検出機能や、伝送多重制御信号から伝送方式の設定等の情報を検出して変調方式や符号化率等の設定を行う制御機能などを有するが、その詳細な図示を省略している。 Hereinafter, a transmission device and a reception device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a transmission device 10 and a reception device 20 according to an embodiment of the present invention. Note that the actual transmission device 10 provides the receiver with information such as the function of multiplexing the synchronization signal with the modulated wave signal in order to identify the head of the error correction code, the setting of the transmission method employed in ISDB-S, etc. It has a function of multiplexing a transmission multiplex control signal (also referred to as a TMCC signal) for notification to a modulated wave signal. In addition, the actual receiving device 20 detects information such as a synchronization detection function that detects a synchronization signal multiplexed with a modulated wave signal and detects the head of an error correction code, and a transmission method setting from a transmission multiplexing control signal. However, the detailed illustration of the control function for setting the modulation system and coding rate is omitted.
（装置構成）
〔送信装置〕
図１を参照するに、本実施形態の送信装置１０は、前方向誤り訂正方式の送信装置であり、シリアル／パラレル変換部１１と、誤り訂正符号化部１２と、符号化率設定部１３と、マッピング部１４と、直交変調部１５と、符号化率判別信号多重部１６とを備える。即ち、送信装置１０の機能ブロック構成は、集合分割法による符号化変調送信装置と変わらないが、誤り訂正符号化部１２の処理及び、付随する符号化率設定部１３が従来技法と異なる。
(Device configuration)
[Transmitter]
Referring to FIG. 1, a transmission apparatus 10 of the present embodiment is a forward error correction transmission apparatus, and includes a serial / parallel conversion unit 11, an error correction coding unit 12, a coding rate setting unit 13, and the like. , A mapping unit 14, an orthogonal modulation unit 15, and a coding rate determination signal multiplexing unit 16. That is, the functional block configuration of the transmission device 10 is the same as that of the coded modulation transmission device based on the set division method, but the processing of the error correction coding unit 12 and the accompanying coding rate setting unit 13 are different from the conventional technique.
シリアル／パラレル変換部１１は、１ビットの送信データ系列を、使用する変調方式の多値数をＬとするとＭ＝ｌｏｇ２Ｌビットのデータ系列（１６値変調の場合、Ｍ＝ｌｏｇ２１６＝４ビットの系列）に変換し、誤り訂正符号化部１２に送出する。 The serial / parallel conversion unit 11 has a data sequence of M = log 2 L bits (in the case of 16-value modulation, M = log 2 16 = 4 bit sequence) and sent to the error correction encoding unit 12.
誤り訂正符号化部１２は、第１誤り訂正符号化部１２‐１〜第４誤り訂正符号化部１２‐４から構成され、所定の誤り訂正符号（例えば、ＢＣＨ符号及びＬＤＰＣ符号）により符号化した４系統の符号語系列を生成する。 The error correction encoding unit 12 is composed of a first error correction encoding unit 12-1 to a fourth error correction encoding unit 12-4, and is encoded by a predetermined error correction code (for example, a BCH code and an LDPC code). The four codeword sequences are generated.
第１誤り訂正符号化部１２‐１〜第４誤り訂正符号化部１２‐４のそれぞれは、外符号を実施例１としてＢＣＨ（６５５３５，６５３４３）短縮符号とし、内符号を符号長４４８８０のＬＤＰＣ符号とする。また、後述するＬＤＰＣ符号に適用する符号化率が１２０／１２０の場合は、ＬＤＰＣパリティは付加せず、実施例１としてＢＣＨ（６５５３５，６５３４３）短縮符号のみで誤り訂正符号化を行う。尚、後述するように、実施例２のスロットでは、ＢＣＨ（６５５３５，６５１６７）短縮符号とすることができる。 Each of the first error correction encoding unit 12-1 to the fourth error correction encoding unit 12-4 uses an outer code as a BCH (65535, 65343) shortened code according to the first embodiment, and an inner code as an LDPC with a code length of 44880. It is a sign. Further, when the coding rate applied to the LDPC code described later is 120/120, no LDPC parity is added, and error correction coding is performed using only the BCH (65535, 65343) shortened code as the first embodiment. As will be described later, in the slot of the second embodiment, a BCH (65535, 65167) shortened code can be used.
符号化率設定部１３は、当該集合分割法におけるシンボル構成ビットの各ビットに対してＬＤＰＣ符号の符号化率を個別に設定する。特に、本発明に係るＬＤＰＣ符号として、平均符号化率８９／１２０を有し、集合分割法に基づく１６ＱＡＭ変調の各ビットにおいて、最小ユークリッド距離が第１ビット（最上位ビット）、第２ビット、第３ビット、第４ビット（最下位ビット）と拡大するに応じて、第１ビットには符号化率３２／１２０、第２ビットには符号化率８９／１２０、第３ビットには１１５／１２０、第４ビットには符号化率１２０／１２０（ＬＤＰＣパリティ無し）の符号化率を設定する。これにより、誤り訂正符号化部１２は、一様に信号点間の最小ユークリッド距離が拡大するように分割する集合分割法によるシンボル構成ビットの訂正能力を考慮した符号化率が設定され、十分な訂正能力を有するＬＤＰＣ符号化を行うことができる。これにより、集合分割法における周波数利用効率を高めることが可能となる。 The coding rate setting unit 13 individually sets the coding rate of the LDPC code for each bit of the symbol constituent bits in the set division method. In particular, the LDPC code according to the present invention has an average coding rate of 89/120, and in each bit of 16QAM modulation based on the set division method, the minimum Euclidean distance is the first bit (most significant bit), the second bit, As the third bit and the fourth bit (least significant bit) expand, the first bit has a coding rate of 32/120, the second bit has a coding rate of 89/120, the third bit has a 115 / In 120 and the fourth bit, a coding rate of 120/120 (no LDPC parity) is set. As a result, the error correction encoding unit 12 is set with a coding rate that takes into account the correction capability of the symbol component bits by the set division method that divides the signal so that the minimum Euclidean distance between signal points is uniformly increased. LDPC encoding with correction capability can be performed. Thereby, it is possible to increase the frequency use efficiency in the set division method.
上記設定に基づき誤り訂正符号化部１２から得られる符号群をスロット化した場合の実施例１のスロット構成を図２に示す。尚、本発明において、ＬＤＰＣ符号長は４４８８０であり、高度衛星放送方式（非特許文献４参照）と同一の符号長であることから、高度衛星放送方式のスロットのビット割当に準じてスロット化することが可能であり、図２においてもスロットヘッダを初めとして、同様の割当を適用することが可能である。また、後述するマッピング部１４においても、１６ＱＡＭ適用時にビット割当の過不足が生じないマッピングが可能である。 FIG. 2 shows the slot configuration of the first embodiment when the code group obtained from the error correction encoding unit 12 is slotted based on the above settings. In the present invention, the LDPC code length is 44880, which is the same code length as that of the advanced satellite broadcasting system (see Non-Patent Document 4). In FIG. 2, the same assignment can be applied to the slot header as well. Also, the mapping unit 14 described later can perform mapping that does not cause excessive or insufficient bit allocation when 16QAM is applied.
マッピング部１４は、当該４系統の符号語系列を入力シンボル系列とし、シンボルに対応した信号点のＩ軸及びＱ軸の振幅値を変調信号点系列として出力する。尚、ここで、用いるシンボルと信号点との対応関係は、集合分割法により取得された関係を用いる。即ち、集合分割法では、分割毎に最小ユークリッド距離が一様に増大する様に、信号点を分割することで、シンボルと信号点の対応関係が取得される。したがって、マッピング部１４は、上記対応関係に基づいて、複数の符号語系列からなる入力シンボル系列を信号点系列に変換するシンボル／信号点変換手段として機能する。１６ＱＡＭにおける最小ユークリッド距離の拡大が可能な集合分割例は図７の通りである。 The mapping unit 14 uses the four codeword sequences as input symbol sequences, and outputs I-axis and Q-axis amplitude values of signal points corresponding to the symbols as modulated signal point sequences. Here, as the correspondence between the symbol and the signal point to be used, the relationship acquired by the set division method is used. That is, in the set division method, the correspondence between symbols and signal points is acquired by dividing the signal points so that the minimum Euclidean distance increases uniformly for each division. Therefore, the mapping unit 14 functions as a symbol / signal point conversion means for converting an input symbol sequence made up of a plurality of codeword sequences into a signal point sequence based on the correspondence relationship. FIG. 7 shows an example of set partitioning in which the minimum Euclidean distance can be expanded in 16QAM.
直交変調部１５は、マッピング部１４により生成された変調信号系列に対して、ロールオフフィルタ処理を実行後、直交変調を施した変調波信号を、外部の伝送路に伝送する。 The quadrature modulation unit 15 performs roll-off filter processing on the modulated signal sequence generated by the mapping unit 14, and then transmits the modulated wave signal subjected to quadrature modulation to an external transmission path.
符号化率判別信号多重部１６は、符号化率設定部１３により誤り訂正符号化部１２に対して設定したシンボル構成ビットの各ビット用の符号化率情報を、符号化率設定部１３から受け取り伝送多重制御信号（即ち、ＴＭＣＣ信号）によって伝送するよう直交変調部１５における変調波信号に多重する機能を有する。 The coding rate determination signal multiplexing unit 16 receives from the coding rate setting unit 13 coding rate information for each bit of the symbol configuration bits set for the error correction coding unit 12 by the coding rate setting unit 13. It has a function of multiplexing the modulated wave signal in the quadrature modulation unit 15 so as to transmit by a transmission multiplexing control signal (that is, TMCC signal).
〔受信装置〕
本実施形態の受信装置２０は、前方向誤り訂正方式の受信装置であり、直交復調部２１と、第１〜第４ビット対数尤度比計算部２２‐１〜２２‐４と、第１〜第４ビット誤り訂正復号部２３‐１〜２３‐４と、パラレル／シリアル変換部２４と、符号化率判別部２５とを備える。すなわち、受信装置２０の機能ブロック構成は、集合分割法による符号化変調受信装置と変わらないが、第１〜第４ビット誤り訂正復号部２３‐１〜２３‐４の処理が従来技法と異なる。
[Receiver]
The receiving device 20 of the present embodiment is a receiving device of a forward error correction method, and includes an orthogonal demodulation unit 21, first to fourth bit log likelihood ratio calculation units 22-1 to 22-4, Fourth bit error correction decoding units 23-1 to 23-4, a parallel / serial conversion unit 24, and a coding rate determination unit 25 are provided. That is, the functional block configuration of the receiving device 20 is the same as that of the coded modulation receiving device by the set division method, but the processing of the first to fourth bit error correction decoding units 23-1 to 23-4 is different from the conventional technique.
直交復調部２１は、前述した本発明に係る集合分割法により得られたシンボルと信号点の対応関係に基づいて変調信号系列を変調した１６ＱＡＭの変調波信号を、伝送路を介して送信装置１０から受信して直交復調し、主信号のシンボルに対応する受信信号点系列を出力する。したがって、直交復調部２１は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて変調された変調信号点系列を直交復調することで復元し出力する、直交復調手段として機能する。 The orthogonal demodulator 21 transmits a 16QAM modulated wave signal obtained by modulating the modulated signal sequence based on the correspondence relationship between the symbol and the signal point obtained by the set division method according to the present invention described above via the transmission line. Is received and orthogonally demodulated, and a received signal point sequence corresponding to the symbol of the main signal is output. Therefore, the orthogonal demodulator 21 serves as an orthogonal demodulator that restores and outputs the modulated signal point sequence modulated based on the correspondence between the symbol and the signal point obtained by the set division method according to the present invention by orthogonal demodulation. Function.
第１ビット対数尤度比計算部２２‐１は、本発明に係る集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第１ビットについて当該ビットが１及び０である確率（尤度）Ｐ１１及びＰ１０を求め、それらの比Ｐ１１／Ｐ１０の自然対数（ＬＬＲ：対数尤度比）を計算し、第１ビット誤り訂正復号部２３‐１に送出する。 The first bit log likelihood ratio calculation unit 22-1 uses 1 and 0 for the first bit constituting the symbol based on the correspondence between the symbol and the signal point obtained by the set division method according to the present invention. Are calculated, and the natural logarithm (LLR: log likelihood ratio) of the ratio P11 / P10 is calculated and sent to the first bit error correction decoding unit 23-1.
第１ビット誤り訂正復号部２３‐１は、第１ビット対数尤度比計算部２２‐１による第１ビットの対数尤度比を用いて、シンボルを構成する第１ビットに対して、符号化率判別部２５から得られる第１ビット用符号化率情報である符号化率３２／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第１ビットの復号結果を第２ビット対数尤度比計算部２２‐２及びパラレル／シリアル変換部２４に送出する。 The first bit error correction decoding unit 23-1 encodes the first bit constituting the symbol using the log likelihood ratio of the first bit by the first bit log likelihood ratio calculation unit 22-1. An inner code error correction is performed in accordance with an LDPC code check matrix corresponding to a coding rate 32/120, which is the first bit coding rate information obtained from the rate discriminating unit 25, and further, an LDPC decoding result is used as an input. 1 performs an outer code error correction according to a BCH (65535, 65343) shortened code generation polynomial, and sends the decoding result of the first bit to the second bit log likelihood ratio calculation unit 22-2 and the parallel / serial conversion unit 24 To do.
第２ビット対数尤度比計算部２２‐２は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第２ビットについて第１ビット同様に対数尤度比を計算して第２ビット誤り訂正復号部２３‐２に送出する。 The second bit log likelihood ratio calculation unit 22-2 uses the log likelihood of the second bit constituting the symbol in the same manner as the first bit based on the correspondence between the symbol and the signal point obtained by the set division method according to the present invention. The degree ratio is calculated and sent to the second bit error correction decoding unit 23-2.
第２ビット誤り訂正復号部２３‐２は、第２ビット対数尤度比計算部２２‐２による第２ビットの対数尤度比を用いて、シンボルを構成する第２ビットに対して、符号化率判別部２５から得られる第２ビット用符号化率情報である符号化率８９／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第２ビットの復号結果を第３ビット対数尤度比計算部２２‐３及びパラレル／シリアル変換部２４に送出する。 The second bit error correction decoding unit 23-2 encodes the second bit constituting the symbol using the log likelihood ratio of the second bit by the second bit log likelihood ratio calculation unit 22-2. An inner code error correction is performed in accordance with an LDPC code check matrix corresponding to a coding rate 89/120 which is the second bit coding rate information obtained from the rate discriminating unit 25, and the LDPC decoding result is used as an input. 1, outer code error correction is performed according to the BCH (65535, 65343) shortened code generation polynomial, and the decoding result of the second bit is sent to the third bit log likelihood ratio calculation unit 22-3 and the parallel / serial conversion unit 24. To do.
第３ビット対数尤度比計算部２２‐３は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第３ビットについて第１、第２ビット同様に対数尤度比を計算して第３ビット誤り訂正復号部２３‐３に送出する。 The third bit log likelihood ratio calculation unit 22-3 is similar to the first and second bits for the third bit constituting the symbol based on the correspondence between the symbol and the signal point obtained by the set division method according to the present invention. And the log likelihood ratio is calculated and sent to the third bit error correction decoding unit 23-3.
第３ビット誤り訂正復号部２３‐３は、第３ビット対数尤度比計算部２２‐３による第３ビットの対数尤度比を用いて、シンボルを構成する第３ビットに対して、符号化率判別部２５から得られる第３ビット用符号化率情報である符号化率１１５／１２０に相当するＬＤＰＣ符号検査行列にしたがって内符号誤り訂正を行い、さらに、ＬＤＰＣ復号結果を入力とし、実施例１ではＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第３ビットの復号結果を第４ビット対数尤度比計算部２２‐４及びパラレル／シリアル変換部２４に送出する。 The third bit error correction decoding unit 23-3 encodes the third bit constituting the symbol using the log likelihood ratio of the third bit by the third bit log likelihood ratio calculation unit 22-3. An inner code error correction is performed in accordance with an LDPC code check matrix corresponding to the coding rate 115/120, which is the third bit coding rate information obtained from the rate discriminating unit 25, and the LDPC decoding result is further input as an example. 1 performs outer code error correction according to the BCH (65535, 65343) shortened code generation polynomial, and sends the decoding result of the third bit to the fourth bit log likelihood ratio calculation unit 22-4 and the parallel / serial conversion unit 24. To do.
第４ビット対数尤度比計算部２２‐４は、本発明による集合分割法により得られたシンボルと信号点の対応関係に基づいて、シンボルを構成する第４ビットについて第１、第２、第３ビット同様に対数尤度比を計算して第４ビット誤り訂正復号部２３‐４に送出する。 The fourth bit log likelihood ratio calculation unit 22-4 performs the first, second, and second operations on the fourth bit constituting the symbol based on the correspondence between the symbol and the signal point obtained by the set division method according to the present invention. The log likelihood ratio is calculated in the same manner as for 3 bits and sent to the fourth bit error correction decoding unit 23-4.
第４ビット誤り訂正復号部２３‐４は、第４ビット対数尤度比計算部２２‐４による第４ビットの対数尤度比を用いて、シンボルを構成する第４ビットに対して、符号化率判別部２５から得られる第４ビット用符号化率情報である符号化率１２０／１２０に相当する、実施例１のＢＣＨ（６５５３５，６５３４３）短縮符号生成多項式にしたがって外符号誤り訂正を実行し、第４ビットの復号結果をパラレル／シリアル変換部２４に送出する。 The fourth bit error correction decoding unit 23-4 uses the fourth bit log likelihood ratio calculation unit 22-4 to encode the fourth bit constituting the symbol with respect to the fourth bit log likelihood ratio calculation unit 22-4. The outer code error correction is executed according to the BCH (65535, 65343) shortened code generation polynomial of the first embodiment, which corresponds to the coding rate 120/120 which is the fourth bit coding rate information obtained from the rate discriminating unit 25. The fourth bit decoding result is sent to the parallel / serial converter 24.
このようにして、第１〜第４ビット対数尤度比計算部２２‐１〜２２‐４及び第１〜第４ビット誤り訂正復号部２３‐１〜２３‐４は、分割毎に最小ユークリッド距離が一様に増大する様に信号点を分割する集合分割法により得られたシンボルと信号点の対応関係に基づいて、ビット毎に得られる復号結果と対数尤度比を用いて、逐次復号を行う。したがって、第１〜第４ビット対数尤度比計算部２２‐１〜２２‐４及び第１〜第４ビット誤り訂正復号部２３‐１〜２３‐４は、上記集合分割を行い信号点へのシンボルの割り当てを行った信号点とシンボルの対応関係に基づいて各シンボル構成ビットの復号を行う復号手段として機能する。 In this way, the first to fourth bit log likelihood ratio calculation units 22-1 to 22-4 and the first to fourth bit error correction decoding units 23-1 to 23-4 perform the minimum Euclidean distance for each division. Based on the correspondence between the symbols and signal points obtained by the set partitioning method that divides signal points so that increases uniformly, the decoding result obtained for each bit and the log likelihood ratio are used to perform sequential decoding. Do. Accordingly, the first to fourth bit log likelihood ratio calculation units 22-1 to 22-4 and the first to fourth bit error correction decoding units 23-1 to 23-4 perform the above set division and perform signal division to signal points. It functions as a decoding unit that decodes each symbol constituent bit based on the correspondence between the symbol assigned signal points and the symbols.
パラレル／シリアル変換部２４は、第１〜第４ビット誤り訂正復号部２３‐１〜２３‐４から得られるシンボルを構成するビットに対応するデータ系列の復号結果をパラレル／シリアル変換し、１ビットの受信データ系列を外部に送出する。 The parallel / serial conversion unit 24 performs parallel / serial conversion on the decoding result of the data series corresponding to the bits constituting the symbols obtained from the first to fourth bit error correction decoding units 23-1 to 23-4, and outputs 1 bit. The received data series is sent to the outside.
符号化率判別部２５は、直交復調部２１より得られる、誤り訂正符号の先頭を識別するために変調波信号に同期信号を多重する機能や伝送方式の設定等の情報を受信装置２０に予告するための伝送多重制御信号を入力し、第１〜第４ビット誤り訂正復号部２３‐１〜２３‐４で使用する第１〜第４ビット用符号化率情報を伝送多重制御信号から判別して、第１〜第４ビット誤り訂正復号部２３‐１〜２３‐４にそれぞれ送出する。 The code rate discriminating unit 25 informs the receiving device 20 of information obtained from the orthogonal demodulating unit 21 such as a function of multiplexing a synchronization signal with a modulated wave signal and a transmission method setting in order to identify the head of the error correction code. The transmission multiplexing control signal is input, and the first to fourth bit code correction information used by the first to fourth bit error correction decoding units 23-1 to 23-4 is determined from the transmission multiplexing control signal. Are sent to the first to fourth bit error correction decoding units 23-1 to 23-4, respectively.
本発明の効果として、図１の送信装置１０及び受信装置２０、図２のスロット構成を用いた場合の伝送性能（シミュレーション結果）を説明する。伝送モデルは白色雑音を想定し、ＬＤＰＣ符号の復号反復回数は１段あたり最大５０回に設定した。 As an effect of the present invention, the transmission performance (simulation result) in the case of using the transmission device 10 and the reception device 20 of FIG. 1 and the slot configuration of FIG. 2 will be described. Assuming white noise as the transmission model, the number of decoding iterations of the LDPC code is set to a maximum of 50 times per stage.
図３には、同等の符号化率を有する例として、現行方式である高度衛星放送方式の１６ＡＰＳＫ符号化率８９／１２０と、ＤＶＢ−Ｓ２の１６ＡＰＳＫ符号化率３/４を併記した。尚、図３の結果を線形外挿補間し、ＢＥＲ＝１×１０−１１のＣ／Ｎを所要Ｃ／Ｎと定義した。所要Ｃ／Ｎの比較結果を図４に示す。図４より、本発明は、高度衛星放送方式に対して、０．４ｄＢ、ＤＶＢ−Ｓ２に対して、０．５ｄＢの改善があることがわかる。 In FIG. 3, 16APSK coding rate 89/120 of the advanced satellite broadcasting system, which is the current system, and 16APSK coding rate 3/4 of DVB-S2 are shown together as examples having the same coding rate. Note that the result of FIG. 3 was subjected to linear extrapolation, and the C / N of BER = 1 × 10 −11 was defined as the required C / N. The comparison result of required C / N is shown in FIG. FIG. 4 shows that the present invention has an improvement of 0.4 dB with respect to the advanced satellite broadcasting system and 0.5 dB with respect to DVB-S2.
また、より高い訂正能力のＢＣＨ符号を外符号として適用するために、４４８８０ビットからなる符号長のスロットを、ＢＣＨ（６５５３５，６５１６７）短縮符号を用いて図５に示すような実施例２のスロット構成とすることができる。 Further, in order to apply a BCH code having a higher correction capability as an outer code, a slot having a code length of 44880 bits is replaced with the slot of the second embodiment as shown in FIG. 5 using a BCH (65535, 65167) shortened code. It can be configured.
つまり、図２に示す実施例１のスロット構成では、従来からの高度衛星放送方式のスロット構成と同様に、１７６ビットのスロットヘッダと６ビットのスタッフビットが設けられており、目標とする所要Ｃ／Ｎにおいて、シンボル構成ビットの各ビットのうち最小ユークリッド距離が最大となる最下位ビット（第４ビットａ４）のビット誤りが、ＢＣＨ（６５５３５，６５３４３）短縮符号のみで十分に訂正できないほど大きくなるような場合に、４４８８０ビットからなる符号長を変えることなく訂正能力の強化を行うことが望ましい。また、第１ビットから第３ビットの各ビットにおいてもＢＣＨ（６５５３５，６５１６７）短縮符号を適用することで、第１ビットから順に復号する際の誤り伝搬の影響を軽減することが可能となる。 That is, in the slot configuration of the first embodiment shown in FIG. 2, a slot header of 176 bits and 6 stuff bits are provided as in the conventional slot configuration of the advanced satellite broadcasting system, and the target required C In / N, the bit error of the least significant bit (fourth bit a4) having the maximum minimum Euclidean distance among the bits of the symbol constituent bits becomes so large that it cannot be sufficiently corrected only by the BCH (65535, 65343) shortened code. In such a case, it is desirable to enhance the correction capability without changing the code length consisting of 48880 bits. Also, by applying the BCH (65535, 65167) shortened code to each bit from the first bit to the third bit, it is possible to reduce the influence of error propagation when decoding sequentially from the first bit.
そこで、図５に示すように、実施例２のスロット構成では、スロットヘッダの領域を削除し、削除した１７６ビットについてはＢＣＨ符号のパリティに割り当て、訂正能力１２ビットのＢＣＨ（６５５３５，６５３４３）短縮符号から訂正能力２３ビットのＢＣＨ（６５５３５，６５１６７）短縮符号に強化する。このようにスロットヘッダを削除しても、伝送多重制御信号に、この双方を識別可能な情報を設けることで信号識別上の問題は生じない。 Therefore, as shown in FIG. 5, in the slot configuration of the second embodiment, the slot header area is deleted, the deleted 176 bits are allocated to the parity of the BCH code, and the BCH (65535, 65343) shortening with a correction capability of 12 bits is performed. The code is strengthened to a BCH (65535, 65167) shortened code having a correction capability of 23 bits. Even if the slot header is deleted in this way, there is no problem in signal identification by providing information capable of identifying both of them in the transmission multiplex control signal.
これにより、本発明に係るスロット構成は、目標とする所要Ｃ／Ｎが、十分に高い場合（即ち、ＢＣＨ（６５５３５，６５３４３）短縮符号によって定まる所要Ｃ／Ｎよりも高い目標値となる場合）は、実施例２のスロット構成（図５）を採用し、目標とする所要Ｃ／Ｎに応じて、実施例１のスロット構成（図２）と実施例２のスロット構成（図５）を切り替えて採用する。 Thereby, in the slot configuration according to the present invention, when the required required C / N is sufficiently high (that is, when the target value is higher than the required C / N determined by the BCH (65535, 65343) shortened code). Adopts the slot configuration of the second embodiment (FIG. 5) and switches between the slot configuration of the first embodiment (FIG. 2) and the slot configuration of the second embodiment (FIG. 5) according to the target required C / N. To adopt.
尚、ＢＣＨ（６５５３５，６５１６７）短縮符号の生成多項式は、特許文献１に開示されているとおりである。また、ＢＣＨ（６５５３５，６５３４３）短縮符号の生成多項式は、非特許文献４に開示されているとおりである。 A generator polynomial for the BCH (65535, 65167) shortened code is as disclosed in Patent Document 1. A generator polynomial for the BCH (65535, 65343) shortened code is as disclosed in Non-Patent Document 4.
上述の実施形態では特定の例を基に説明したが、本発明は伝送方式を指定するものではなく、衛星放送、地上放送、移動通信、固定通信などの他の伝送方式にも適用可能である。 Although the above embodiment has been described based on a specific example, the present invention does not specify a transmission method, and can be applied to other transmission methods such as satellite broadcasting, terrestrial broadcasting, mobile communication, and fixed communication. .
本発明によれば、誤り訂正符号と多値変調（１６ＱＡＭ）の組み合わせにおける符号化変調の性能を向上させ、白色雑音下における伝送性能を向上させることが可能となるので、誤り訂正符号と多値変調（１６ＱＡＭ）を利用する任意の用途に有用である。 According to the present invention, it is possible to improve the performance of coded modulation in a combination of an error correction code and multilevel modulation (16QAM) and improve transmission performance under white noise. Useful for any application that utilizes modulation (16QAM).
１０ 送信装置
１１ シリアル／パラレル変換部
１２ 誤り訂正符号化部
１２‐１ 第１誤り訂正符号化部
１２‐２ 第２誤り訂正符号化部
１２‐３ 第３誤り訂正符号化部
１２‐４ 第４誤り訂正符号化部
１３ 符号化率設定部
１４ マッピング部
１５ 直交変調部
１６ 符号化率判別信号多重部
２０ 受信装置
２１ 直交復調部
２２‐１ 第１ビット対数尤度比計算部
２２‐２ 第２ビット対数尤度比計算部
２２‐３ 第３ビット対数尤度比計算部
２２‐４ 第４ビット対数尤度比計算部
２３‐１ 第１ビット誤り訂正復号部
２３‐２ 第２ビット誤り訂正復号部
２３‐３ 第３ビット誤り訂正復号部
２３‐４ 第４ビット誤り訂正復号部
２４ パラレル／シリアル変換部
２５ 符号化率判別部
DESCRIPTION OF SYMBOLS 10 Transmission apparatus 11 Serial / parallel conversion part 12 Error correction encoding part 12-1 1st error correction encoding part 12-2 2nd error correction encoding part 12-3 3rd error correction encoding part 12-4 4th Error correction encoder 13 Encoding rate setting unit 14 Mapping unit 15 Orthogonal modulation unit 16 Encoding rate discrimination signal multiplexing unit 20 Receiver 21 Orthogonal demodulation unit 22-1 First bit log likelihood ratio calculation unit 22-2 Second Bit log likelihood ratio calculation unit 22-3 Third bit log likelihood ratio calculation unit 22-4 Fourth bit log likelihood ratio calculation unit 23-1 First bit error correction decoding unit 23-2 Second bit error correction decoding Unit 23-3 third bit error correction decoding unit 23-4 fourth bit error correction decoding unit 24 parallel / serial conversion unit 25 coding rate determination unit
Claims (10)
１６ＱＡＭによる直交変調手段と、
集合分割法により１６ＱＡＭの変調に用いる信号点への割り当てを行うシンボルについて、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号を用いて１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを形成する誤り訂正符号化手段とを備え、
前記ＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められており、
前記誤り訂正符号化手段は、該ビット毎に定められたＬＤＰＣ符号の符号化率を用いて、ＬＤＰＣ平均符号化率が８９／１２０となるよう前記１６ＱＡＭのシンボル構成ビットを形成し、
前記ＬＤＰＣ符号は、前記ＬＤＰＣ平均符号化率８９／１２０の１６ＱＡＭ用のシンボル構成ビットの４ビットについて、最上位ビットである第１ビットに３２／１２０、第２ビットに８９／１２０、第３ビットに１１５／１２０、最下位ビットである第４ビットに１２０／１２０（ＬＤＰＣパリティなし）の符号化率を有することを特徴とする送信装置。 A transmission device for transmitting digital data,
16QAM quadrature modulation means;
A plurality of codewords that can be divided by 4 bits so that 16QAM can be configured using a concatenated code composed of an LDPC code and a BCH code for symbols assigned to signal points used for 16QAM modulation by the set division method Error correction coding means for forming symbol constituent bits consisting of a sequence,
The required correction capability so that the coding rate of the LDPC code increases as the minimum Euclidean distance of the symbols divided by the set division method increases in bit order from the most significant bit to the least significant bit of the symbol constituent bits. Is determined for each bit according to
The error correction coding means uses the coding rate of the LDPC code determined for each bit to form the 16QAM symbol component bits so that the LDPC average coding rate is 89/120 ,
In the LDPC code, the 4 bits of the 16QAM symbol constituting bits of the LDPC average coding rate 89/120 are 32/120 in the first bit, 89/120 in the second bit, and the third bit in the second bit. to 115/120, the transmission device characterized in that it have a coding rate of 120/120 in the fourth bit is the least significant bit (no LDPC parity).
１６ＱＡＭによる直交変調手段と、
集合分割法により１６ＱＡＭの変調に用いる信号点への割り当てを行うシンボルについて、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号を用いて１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを形成する誤り訂正符号化手段とを備え、
前記ＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められており、
前記誤り訂正符号化手段は、該ビット毎に定められたＬＤＰＣ符号の符号化率を用いて、ＬＤＰＣ平均符号化率が所定値となるよう前記１６ＱＡＭのシンボル構成ビットを形成し、
前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率３２／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率３２／１２０の検査行列初期値テーブルは、
16QAM quadrature modulation means;
A plurality of codewords that can be divided by 4 bits so that 16QAM can be configured using a concatenated code composed of an LDPC code and a BCH code for symbols assigned to signal points used for 16QAM modulation by the set division method Error correction coding means for forming symbol constituent bits consisting of a sequence,
The required correction capability so that the coding rate of the LDPC code increases as the minimum Euclidean distance of the symbols divided by the set division method increases in bit order from the most significant bit to the least significant bit of the symbol constituent bits. Is determined for each bit according to
The error correction coding means uses the coding rate of the LDPC code determined for each bit to form the 16QAM symbol component bits so that the LDPC average coding rate becomes a predetermined value,
The error correction encoding means includes an encoder that LDPC-encodes the digital data using a unique check matrix for each encoding rate, and the encoder has an encoding rate with a code length of 44880 bits. A configuration in which one element of a submatrix corresponding to an information length corresponding to the coding rate 32/120 is arranged in a column direction at a period of every 374 columns, with a parity check matrix initial value table predetermined for each as an initial value. Means for performing LDPC encoding using the parity check matrix, and the parity check matrix initial value table of the coding rate 32/120 is:
１６ＱＡＭによる直交変調手段と、
集合分割法により１６ＱＡＭの変調に用いる信号点への割り当てを行うシンボルについて、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号を用いて１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを形成する誤り訂正符号化手段とを備え、
前記ＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められており、
前記誤り訂正符号化手段は、該ビット毎に定められたＬＤＰＣ符号の符号化率を用いて、ＬＤＰＣ平均符号化率が所定値となるよう前記１６ＱＡＭのシンボル構成ビットを形成し、
前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率８９／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率８９／１２０の検査行列初期値テーブルは、
16QAM quadrature modulation means;
A plurality of codewords that can be divided by 4 bits so that 16QAM can be configured using a concatenated code composed of an LDPC code and a BCH code for symbols assigned to signal points used for 16QAM modulation by the set division method Error correction coding means for forming symbol constituent bits consisting of a sequence,
The required correction capability so that the coding rate of the LDPC code increases as the minimum Euclidean distance of the symbols divided by the set division method increases in bit order from the most significant bit to the least significant bit of the symbol constituent bits. Is determined for each bit according to
The error correction coding means uses the coding rate of the LDPC code determined for each bit to form the 16QAM symbol component bits so that the LDPC average coding rate becomes a predetermined value,
The error correction encoding means includes an encoder that LDPC-encodes the digital data using a unique check matrix for each encoding rate, and the encoder has an encoding rate with a code length of 44880 bits. A configuration in which one element of a submatrix corresponding to an information length corresponding to the coding rate 89/120 is arranged in a column direction at a period of every 374 columns, with a parity check matrix initial value table predetermined for each as an initial value. Means for performing LDPC encoding using the parity check matrix, and the parity check matrix initial value table of the coding rate 89/120 is:
１６ＱＡＭによる直交変調手段と、
集合分割法により１６ＱＡＭの変調に用いる信号点への割り当てを行うシンボルについて、ＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号を用いて１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを形成する誤り訂正符号化手段とを備え、
前記ＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められており、
前記誤り訂正符号化手段は、該ビット毎に定められたＬＤＰＣ符号の符号化率を用いて、ＬＤＰＣ平均符号化率が所定値となるよう前記１６ＱＡＭのシンボル構成ビットを形成し、
前記誤り訂正符号化手段は、符号化率毎に固有の検査行列を用いて当該デジタルデータをＬＤＰＣ符号化する符号化器を備え、前記符号化器は、４４８８０ビットからなる符号長で符号化率毎に予め定めた検査行列初期値テーブルを初期値として、符号化率１１５／１２０に応じた情報長に対応する部分行列の１の要素を、列方向に３７４列毎の周期で配置して構成した検査行列を用いてＬＤＰＣ符号化を行う手段を有し、前記符号化率１１５／１２０の検査行列初期値テーブルは、
16QAM quadrature modulation means;
A plurality of codewords that can be divided by 4 bits so that 16QAM can be configured using a concatenated code composed of an LDPC code and a BCH code for symbols assigned to signal points used for 16QAM modulation by the set division method Error correction coding means for forming symbol constituent bits consisting of a sequence,
The required correction capability so that the coding rate of the LDPC code increases as the minimum Euclidean distance of the symbols divided by the set division method increases in bit order from the most significant bit to the least significant bit of the symbol constituent bits. Is determined for each bit according to
The error correction coding means uses the coding rate of the LDPC code determined for each bit to form the 16QAM symbol component bits so that the LDPC average coding rate becomes a predetermined value,
The error correction encoding means includes an encoder that LDPC-encodes the digital data using a unique check matrix for each encoding rate, and the encoder has an encoding rate with a code length of 44880 bits. A configuration in which one element of a submatrix corresponding to the information length corresponding to the coding rate 115/120 is arranged in a column direction at intervals of 374 columns, with a parity check matrix initial value table predetermined for each as an initial value. Means for performing LDPC encoding using the parity check matrix, and the parity check matrix initial value table of the coding rate 115/120 is:
集合分割法によりＬＤＰＣ符号及びＢＣＨ符号から構成される連接符号化を施した１６ＱＡＭの変調波信号を直交復調し、受信信号点系列を出力する直交復調手段と、
前記１６ＱＡＭを構成可能なよう、４ビットで分割可能な複数の符号語系列からなるシンボル構成ビットを前記受信信号点系列から取得し、ビット毎に定められたＬＤＰＣ符号の符号化率を用いてＬＤＰＣ復号処理を施すとともに、ＢＣＨ復号処理を施す復号手段とを備え、
前記ビット毎に定められたＬＤＰＣ符号の符号化率は、前記シンボル構成ビットの最上位ビットから最下位ビットへのビット順に当該集合分割法により分割されるシンボルの最小ユークリッド距離の拡大に伴って増大するよう、所要訂正能力に応じて該ビット毎に定められ、且つ該ビット毎に定められたＬＤＰＣ符号の符号化率のＬＤＰＣ平均符号化率が８９／１２０となるよう構成され、
請求項５から７のいずれか一項に記載の送信装置で送信した変調波信号を受信して、前記集合分割法におけるシンボル構成ビットの各ビットに対して個別に設定された前記ＬＤＰＣ符号の符号化率と前記検査行列に基づいて復号することを特徴とする受信装置。 A digital data receiving device,
Orthogonal demodulation means for orthogonally demodulating a 16QAM modulated wave signal subjected to concatenated coding composed of LDPC code and BCH code by the set division method and outputting a received signal point sequence;
In order to be able to configure the 16QAM, symbol configuration bits composed of a plurality of codeword sequences that can be divided by 4 bits are acquired from the received signal point sequence, and LDPC codes are used by using an LDPC code coding rate determined for each bit. A decoding means for performing a decoding process and a BCH decoding process,
The coding rate of the LDPC code determined for each bit increases as the minimum Euclidean distance of the symbols divided by the set division method increases in bit order from the most significant bit to the least significant bit of the symbol constituent bits. The LDPC average coding rate of the coding rate of the LDPC code determined for each bit according to the required correction capability and determined for each bit is configured to be 89/120 ,
A code of the LDPC code that is individually set for each bit of the symbol constituting bits in the set division method after receiving the modulated wave signal transmitted by the transmission device according to any one of claims 5 to 7 receiving apparatus characterized that you decoded based rate and the parity check matrix.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015007835A JP6487697B2 (en) | 2015-01-19 | 2015-01-19 | Transmitting apparatus and receiving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015007835A JP6487697B2 (en) | 2015-01-19 | 2015-01-19 | Transmitting apparatus and receiving apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016134728A JP2016134728A (en) | 2016-07-25 |
| JP6487697B2 true JP6487697B2 (en) | 2019-03-20 |
Family
ID=56464469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015007835A Active JP6487697B2 (en) | 2015-01-19 | 2015-01-19 | Transmitting apparatus and receiving apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6487697B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4855348B2 (en) * | 2007-06-28 | 2012-01-18 | ソニー株式会社 | Encoder and decoder, transmitter and receiver |
| EP2326056A1 (en) * | 2008-09-12 | 2011-05-25 | Sharp Kabushiki Kaisha | Radio communication system, radio communication method, and communication device |
| JP5771134B2 (en) * | 2011-12-13 | 2015-08-26 | 日本放送協会 | Transmitting apparatus and receiving apparatus |
| JP6078367B2 (en) * | 2013-02-13 | 2017-02-08 | 日本放送協会 | Transmitting apparatus and receiving apparatus |
-
2015
- 2015-01-19 JP JP2015007835A patent/JP6487697B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016134728A (en) | 2016-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101102396B1 (en) | Method of matching codeword size and transmitter therefor in mobile communications system | |
| RU2609067C2 (en) | Method and apparatus for transmitting and receiving information in broadcasting/communication system | |
| JP6871732B2 (en) | Transmitter and receiver | |
| JP5771134B2 (en) | Transmitting apparatus and receiving apparatus | |
| JP6078367B2 (en) | Transmitting apparatus and receiving apparatus | |
| KR20110033144A (en) | Serial concatenation of trellis coded modulation and an inner non-binary ldpc code | |
| JP2018509792A (en) | Broadcast signal frame generation apparatus and broadcast signal frame generation method using boundary of physical layer pipe of core layer | |
| JP6820192B2 (en) | Transmitter and receiver | |
| US9031173B2 (en) | Receiving apparatus and method | |
| JP6820193B2 (en) | Transmitter and receiver | |
| JP7132723B2 (en) | Transmitting device, receiving device, LDPC encoder and LDPC decoder | |
| JP2012054681A (en) | Transmitter and receiver | |
| US9548881B2 (en) | Method and apparatus for transmitting and receiving data in broadcasting system | |
| JP6487697B2 (en) | Transmitting apparatus and receiving apparatus | |
| JP6487698B2 (en) | Transmitting apparatus and receiving apparatus | |
| JP6654909B2 (en) | Transmitting device and receiving device | |
| JP6970518B2 (en) | Transmitter and receiver | |
| JP6970519B2 (en) | Transmitter and receiver | |
| JP6626350B2 (en) | Transmitting device and receiving device | |
| JP6778059B2 (en) | Transmitter and receiver | |
| JP6113002B2 (en) | Transmitting apparatus and receiving apparatus | |
| JP6770373B2 (en) | Transmitter and receiver | |
| JP6856991B2 (en) | Transmitter and receiver | |
| EP2695319B1 (en) | Apparatus and method for transmitting static signaling data in a broadcast system | |
| JP6174875B2 (en) | Transmitting apparatus and receiving apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6487697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |