JP6477910B2 - Display device and display device substrate - Google Patents

Display device and display device substrate Download PDF

Info

Publication number
JP6477910B2
JP6477910B2 JP2017547178A JP2017547178A JP6477910B2 JP 6477910 B2 JP6477910 B2 JP 6477910B2 JP 2017547178 A JP2017547178 A JP 2017547178A JP 2017547178 A JP2017547178 A JP 2017547178A JP 6477910 B2 JP6477910 B2 JP 6477910B2
Authority
JP
Japan
Prior art keywords
layer
touch sensing
oxide
display device
sensing wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017547178A
Other languages
Japanese (ja)
Other versions
JPWO2018051487A1 (en
Inventor
淳一 白石
淳一 白石
福吉 健蔵
健蔵 福吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Publication of JPWO2018051487A1 publication Critical patent/JPWO2018051487A1/en
Application granted granted Critical
Publication of JP6477910B2 publication Critical patent/JP6477910B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/8791Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、有機エレクトロルミネセンス又はLEDを含む発光層を備えた表示装置及び表示装置基板に関し、特に、タッチセンシング機能を具備する表示装置と、その表示装置に用いられる表示装置基板に関する。   The present invention relates to a display device and a display device substrate including a light emitting layer including organic electroluminescence or LED, and more particularly to a display device having a touch sensing function and a display device substrate used for the display device.

近年、液晶表示装置、或いは、発光素子がマトリクス状に配列されている表示装置(有機エレクトロルミネセンス表示装置やLEDマトリクス表示装置)の解像度が向上し、薄型化が進んでいる。また、5インチや8インチといった画面サイズを有しかつ高画質が実現可能な表示装置を備えたモバイル機器、例えば、スマートフォン、タブレットが市販されている。特に、有機エレクトロルミネセンス表示装置(以下、有機ELと称する)は、このようなモバイル機器の薄型化に貢献することができる。   In recent years, the resolution of a liquid crystal display device or a display device in which light emitting elements are arranged in a matrix (an organic electroluminescence display device or an LED matrix display device) has been improved, and the thickness has been reduced. In addition, mobile devices such as smartphones and tablets that are equipped with a display device having a screen size of 5 inches or 8 inches and capable of realizing high image quality are commercially available. In particular, an organic electroluminescence display device (hereinafter referred to as organic EL) can contribute to the thinning of such a mobile device.

有機EL表示装置においては、白色有機ELを備えた有機EL基板と、カラー表示を実現するカラーフィルタを備えかつ有機EL基板に対向配置された対向基板とを用いることがある。更なる高画質を得るために、例えば、赤色発光LEDチップ、緑色発光LEDチップ、及び青色発光LEDチップが小さな発光ユニットに載置され、複数の発光ユニットがアレイ基板上にマトリクス状に配列されているLEDマトリクス表示装置の開発も進んでいる。LEDとして、発光効率が高い青色発光ダイオードが知られており、青色LEDチップ上に緑色蛍光体及び赤色蛍光体が配置された白色LEDが用いられることがある。   In an organic EL display device, an organic EL substrate provided with a white organic EL and a counter substrate provided with a color filter for realizing color display and disposed opposite to the organic EL substrate may be used. In order to obtain higher image quality, for example, a red light emitting LED chip, a green light emitting LED chip, and a blue light emitting LED chip are mounted on a small light emitting unit, and a plurality of light emitting units are arranged in a matrix on an array substrate. LED matrix display devices are also being developed. As the LED, a blue light emitting diode with high luminous efficiency is known, and a white LED in which a green phosphor and a red phosphor are arranged on a blue LED chip may be used.

有機EL(Organic Electroluminescence)やLED(Light Emitting Diode)を含む発光層を備えた表示装置においては、観察者側から表示装置を見たときの明るさを向上するため、アルミニウムや銀で形成された下部電極(光反射性の画素電極)が不可欠である。なお、下部電極とは、観察者側から表示装置を見た場合に、遠い位置にある電極であり、上部電極とは、下部電極に対して相対的に観察者に近い位置にある電極である。   In a display device having a light emitting layer including an organic EL (Organic Electroluminescence) or LED (Light Emitting Diode), it is formed of aluminum or silver in order to improve the brightness when the display device is viewed from the observer side. A lower electrode (light-reflective pixel electrode) is essential. When the display device is viewed from the viewer side, the lower electrode is an electrode at a far position, and the upper electrode is an electrode at a position closer to the viewer relative to the lower electrode. .

特許文献1には、有機発光ダイオードと、容量性タッチセンサ電極と、タッチセンサ信号を搬送するコントロール線との間に、薄膜化カプセル化層を具備するタッチ感知ディスプレイが記載されている。特許文献1の請求項2には、ブラックマトリクスで覆われた導電性グリッドが開示されている。コントロール線は、特許文献1の請求項9に示されるように共通基板上に形成される。特許文献1において、タッチセンサ信号を搬送するコントロール線は、図10、図39、段落[0031]、及び[0032]に示されるように、ピクセルアレイが形成された基板上に設けられている。特許文献1の段落[0064]から[0066]に記載されるように、線640には、ディスプレイコントロール信号が搬送され、センサドライブ信号も搬送される。ピクセル(画素)駆動を行うため、時分割マルチプレクスが提案されている。時分割マルチプレクスの詳細は、特許文献1に開示されていないが、時分割駆動技術だけでなく、線640がディスプレイコントロール及びセンサドライブの両方の役割を兼用する配線構造は複雑であり、また、その配線構造を用いる制御は複雑である。容量性タッチセンサキャパシタンス動作中に、ピクセル駆動に対する干渉を防ぐ必要性が、特許文献1の段落[0066]に記載されている。   Patent Document 1 describes a touch-sensitive display including a thinned encapsulation layer between an organic light emitting diode, a capacitive touch sensor electrode, and a control line that carries a touch sensor signal. Claim 2 of Patent Document 1 discloses a conductive grid covered with a black matrix. The control line is formed on the common substrate as shown in claim 9 of Patent Document 1. In Patent Document 1, a control line for carrying a touch sensor signal is provided on a substrate on which a pixel array is formed, as shown in FIGS. 10 and 39, paragraphs [0031] and [0032]. As described in paragraphs [0064] to [0066] of Patent Document 1, the line 640 carries a display control signal and a sensor drive signal. In order to perform pixel driving, time division multiplexing has been proposed. Details of the time division multiplex are not disclosed in Patent Document 1, but not only the time division drive technology but also the wiring structure in which the line 640 serves as both the display control and the sensor drive is complicated. Control using the wiring structure is complicated. The need to prevent interference with pixel drive during capacitive touch sensor capacitance operation is described in paragraph [0066] of US Pat.

なお、線640は、上記コントロール線と推定されるが、特許文献1には明記されていない。また、特許文献1における請求項9に記載の「共通基板」は、「共通基板」と特定することが明細書内に明確に記載されていない。また、特許文献1の段落[0036]には、タッチセンサ線が、銅や金といった金属から形成されることが記載されている。しかしながら、銅、銀、金といった銅族元素は、ガラス基板やプラスチックフィルムに対して実用的な密着性を有しておらず、特許文献1には、銅、銀、金といった金属の基板に対する密着性を改善するような実用的技術が提案されていない。   The line 640 is estimated as the control line, but is not clearly described in Patent Document 1. Further, it is not clearly described in the specification that the “common substrate” described in claim 9 in Patent Document 1 is specified as “common substrate”. Further, paragraph [0036] of Patent Document 1 describes that the touch sensor line is formed of a metal such as copper or gold. However, copper group elements such as copper, silver, and gold do not have practical adhesion to glass substrates and plastic films, and Patent Document 1 discloses adhesion to a metal substrate such as copper, silver, and gold. No practical technology has been proposed to improve the performance.

特許文献2は、タッチセンサと表示装置とが一体となった液晶表示装置に関する。特許文献2は、バイパストンネル等を用いてアレイ基板にタッチスクリーンを作りこむ技術を開示している。
特許文献3においては、ポリシリコントランジスタに接続される信号線(ゲート線とソース線)や画素電極だけでなく、タッチセンシングに関わるセンス領域とドライブ−センス接地領域及びバイパストンネル等を同一のアレイ基板上に配設することが必要である。このため、特許文献3においては、アレイ構造が極めて複雑であり、寄生容量の増加を招き易く、かつ、アレイ基板の製造工程における負荷が大きい。特許文献3には、有機EL装置等の表示装置に用いられる電極を形成する技術が開示されている。特許文献3の段落[0008]には、純Ag膜やAg合金膜の密着性が不十分であり、実用性に欠けることが記載されている。
Patent Document 2 relates to a liquid crystal display device in which a touch sensor and a display device are integrated. Patent Document 2 discloses a technique for creating a touch screen on an array substrate using a bypass tunnel or the like.
In Patent Document 3, not only signal lines (gate lines and source lines) and pixel electrodes connected to polysilicon transistors, but also a sense area related to touch sensing, a drive-sense ground area, a bypass tunnel, and the like are arranged on the same array substrate. It is necessary to arrange on top. For this reason, in Patent Document 3, the array structure is extremely complicated, the parasitic capacitance is likely to increase, and the load in the manufacturing process of the array substrate is large. Patent Document 3 discloses a technique for forming an electrode used in a display device such as an organic EL device. Paragraph [0008] of Patent Document 3 describes that the adhesiveness of a pure Ag film or an Ag alloy film is insufficient and lacks practicality.

特許文献4においては、有機EL素子の下部電極として、アルミニウム含有金属層を用いることが開示されている。
特許文献5においては、黒色層上に、銅含有層がインジウム含有層で挟持された構成を有するタッチセンシング配線を備えた黒色基板と、黒色基板の製造方法が開示されている。しかしながら、特許文献5においては、有機ELやLED等の発光層を備える表示装置は考慮されておらず、発光層を具備するアレイ基板が適用された表示装置における技術課題は開示されていない。また、その黒色基板において、2組の黒色配線でタッチセンシングを行う構成も開示されていない。
Patent Document 4 discloses that an aluminum-containing metal layer is used as a lower electrode of an organic EL element.
In patent document 5, the black substrate provided with the touch sensing wiring which has the structure by which the copper containing layer was pinched | interposed by the indium containing layer on the black layer, and the manufacturing method of a black substrate are disclosed. However, Patent Document 5 does not consider a display device including a light emitting layer such as an organic EL or LED, and does not disclose a technical problem in a display device to which an array substrate including the light emitting layer is applied. Moreover, the structure which performs touch sensing with two sets of black wiring in the black board | substrate is not disclosed.

特許文献6においては、配線構造として黒色層と金属層とが積層されたタッチパネルが開示されている。しかしながら、発光層と、酸化物半導体によるアクティブ素子とを備えた表示装置が開示されていない。更に、銅合金や銀合金が導電性金属酸化物で挟持された構成も開示されていない。   Patent Document 6 discloses a touch panel in which a black layer and a metal layer are stacked as a wiring structure. However, a display device including a light emitting layer and an active element made of an oxide semiconductor is not disclosed. Furthermore, a configuration in which a copper alloy or a silver alloy is sandwiched between conductive metal oxides is not disclosed.

日本国特許第5864741号公報Japanese Patent No. 58644741 日本国特許第5746736号公報Japanese Patent No. 5,746,736 日本国特開2014−120487号公報Japanese Unexamined Patent Publication No. 2014-120487 日本国特開2016−76418号公報Japanese Unexamined Patent Publication No. 2006-76418 日本国特許第5807726号公報Japanese Patent No. 5807726 日本国特開2013−129183号公報Japanese Unexamined Patent Publication No. 2013-129183

有機ELやLED等を含む発光層を備えた表示装置においては、反射電極(以下、下部電極と称することがある)の材料としてアルミニウムやアルミニウム合金を用いることが多い。また、同様に、発光ダイオード等の発光層を駆動する薄膜トランジスタを構成する電極や配線の材料や、タッチセンシング配線の材料として、アルミニウムやアルミニウム合金を用いることが一般的である。しかしながら、アルミニウムやアルミニウム合金は、銀や銀合金、また、銅や銅合金と比較して、導電率が劣る。
また、画素電極(以下、反射電極と称することがある)の材料としては、光反射性の点で、銀や合金が優れている。
また、上述したように、銀や銀合金、また、銅や銅合金は、基板等に対する密着性が劣る。更に、銀は、マイグレーションや拡散によって、銀で構成される部材の周辺に位置する構成材料に対して電気特性に悪影響を与える欠点がある。
In a display device including a light emitting layer including an organic EL or LED, aluminum or an aluminum alloy is often used as a material for a reflective electrode (hereinafter sometimes referred to as a lower electrode). Similarly, it is common to use aluminum or an aluminum alloy as a material for an electrode or a wiring constituting a thin film transistor for driving a light emitting layer such as a light emitting diode or a material for a touch sensing wiring. However, aluminum and aluminum alloys are inferior in electrical conductivity compared to silver and silver alloys, and copper and copper alloys.
As a material for the pixel electrode (hereinafter sometimes referred to as a reflective electrode), silver or an alloy is excellent in terms of light reflectivity.
In addition, as described above, silver and silver alloys, and copper and copper alloys have poor adhesion to substrates and the like. Further, silver has a drawback that the electrical properties are adversely affected with respect to the constituent material located around the member made of silver by migration or diffusion.

本発明は、上記の課題に鑑みてなされたものであって、銀や銀合金、また、銅や銅合金を、有機ELや発光ダイオードを用いる表示装置を構成する電極や配線に活用し、さらなる良好なタッチセンシング機能及び高画質を実現する表示装置及び表示装置基板を提供する。   This invention is made | formed in view of said subject, Comprising: Silver, a silver alloy, copper, and a copper alloy are utilized for the electrode and wiring which comprise the display apparatus using organic EL or a light emitting diode, and further Provided are a display device and a display device substrate that realize a good touch sensing function and high image quality.

本発明の第1態様に係る表示装置は、表示装置であって、銀にカルシウムが添加された銀合金層が導電性金属酸化物層によって挟持された構成を有する光反射性の画素電極と、前記画素電極から印加される駆動電圧で発光する発光層と、ゲート絶縁層と接触しかつ酸化物半導体で構成されたチャネル層を有するとともに前記発光層を駆動するアクティブ素子と、を備えるアレイ基板と、前記アレイ基板に対向する第1面と前記第1面とは反対側の第2面とを有する透明基板と、前記第2面から前記第1面に向けた観察方向において第1黒色層と第1導電層とが順に積層された構成を有しかつ前記第2面上にて第1方向に並ぶように互いに平行に延在する複数の第1タッチセンシング配線と、前記観察方向において第2黒色層と第2導電層とが順に積層された構成を有しかつ前記複数の第1タッチセンシング配線と前記アレイ基板との間に位置するとともに平面視にて前記第1方向と直交する第2方向に並ぶように互いに平行に延在する複数の第2タッチセンシング配線と、平面視において前記複数の第1タッチセンシング配線と前記複数の第2タッチセンシング配線とによって区画される複数の画素と、を備える表示装置基板と、第1タッチセンシング配線と第2タッチセンシング配線との間の静電容量の変化を検知してタッチセンシングを行う制御部と、を含み、前記酸化物半導体は、亜鉛を含有する金属酸化物を含有しておらず、ガリウム、インジウム、錫、アルミニウム、ゲルマニウム、及びセリウムから構成される群より選択される1種以上を含有する金属酸化物と、少なくとも、アンチモン、ビスマスのうちいずれかを含有する金属酸化物と、を含み、前記ゲート絶縁層は、酸化セリウムを含む複合酸化物で形成され、前記アクティブ素子は、トップゲート構造を有する薄膜トランジスタであるThe display device according to the first aspect of the present invention is a display device, a light-reflective pixel electrode having a configuration in which a silver alloy layer in which calcium is added to silver is sandwiched between conductive metal oxide layers; An array substrate comprising: a light emitting layer that emits light at a driving voltage applied from the pixel electrode; and an active element that has a channel layer that is in contact with the gate insulating layer and is made of an oxide semiconductor and drives the light emitting layer. A transparent substrate having a first surface facing the array substrate and a second surface opposite to the first surface; and a first black layer in an observation direction from the second surface toward the first surface; A plurality of first touch sensing wires extending in parallel with each other so as to be aligned in the first direction on the second surface, and a second in the observation direction; The black layer and the second conductive layer Are arranged between the plurality of first touch sensing wires and the array substrate, and extend parallel to each other so as to be aligned in a second direction orthogonal to the first direction in plan view. A display device substrate comprising: a plurality of second touch sensing wirings; and a plurality of pixels defined by the plurality of first touch sensing wirings and the plurality of second touch sensing wirings in plan view; look including a control unit for performing touch sensing by detecting a change in capacitance between the touch sensing line and the second touch sensing lines, wherein the oxide semiconductor contains a metal oxide containing zinc A metal oxide containing at least one selected from the group consisting of gallium, indium, tin, aluminum, germanium, and cerium; Both include antimony, a metal oxide containing one of bismuth, wherein the gate insulating layer is formed of a composite oxide containing cerium oxide, the active element is a thin film transistor having a top gate structure .

本発明の第1態様に係る表示装置においては、前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、前記第2面の上に形成され、前記第1タッチセンシング配線と前記第2タッチセンシング配線との間には絶縁層が設けられ、前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、互いに電気的に絶縁されてもよい。   In the display device according to the first aspect of the present invention, the first touch sensing wiring and the second touch sensing wiring are formed on the second surface, and the first touch sensing wiring and the second touch sensing are formed. An insulating layer may be provided between the wiring and the first touch sensing wiring and the second touch sensing wiring may be electrically insulated from each other.

本発明の第1態様に係る表示装置においては、前記第1タッチセンシング配線は、前記第2面の上に形成され、前記第2タッチセンシング配線は、前記第1面の上に形成されてもよい。   In the display device according to the first aspect of the present invention, the first touch sensing wiring may be formed on the second surface, and the second touch sensing wiring may be formed on the first surface. Good.

本発明の第1態様に係る表示装置においては、前記第1面の上に、前記観察方向において、順に、前記第1タッチセンシング配線及び前記第2タッチセンシング配線が形成され、前記第1タッチセンシング配線と前記第2タッチセンシング配線との間には絶縁層が設けられ、前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、互いに電気的に絶縁されてもよい。   In the display device according to the first aspect of the present invention, the first touch sensing wiring and the second touch sensing wiring are sequentially formed on the first surface in the observation direction, and the first touch sensing is performed. An insulating layer may be provided between the wiring and the second touch sensing wiring, and the first touch sensing wiring and the second touch sensing wiring may be electrically insulated from each other.

本発明の第1態様に係る表示装置においては、前記アクティブ素子に電気的に連携された複数の配線のうち、少なくともゲート配線は、銀層、銀合金層、銅層、及び銅合金層から構成される群より選択される層が導電性金属酸化物層によって挟持された3層構造を有してもよい。   In the display device according to the first aspect of the present invention, at least the gate wiring among the plurality of wirings electrically linked to the active element is composed of a silver layer, a silver alloy layer, a copper layer, and a copper alloy layer. A layer selected from the group may have a three-layer structure sandwiched by conductive metal oxide layers.

本発明の第1態様に係る表示装置においては、前記発光層が、発光ダイオード層を含んでもよい。   In the display device according to the first aspect of the present invention, the light emitting layer may include a light emitting diode layer.

本発明の第1態様に係る表示装置においては、前記発光層が、有機エレクトロルミネセンス層を含んでもよい。   In the display device according to the first aspect of the present invention, the light emitting layer may include an organic electroluminescent layer.

本発明の第2態様に係る表示装置基板は、本発明の第1態様に係る表示装置に用いられる表示装置基板であって、前記第1導電層及び前記第2導電層は、銀層、銀合金層、銅層、及び銅合金層から構成される群より選択される層が導電性金属酸化物層によって挟持された3層構造を有する。   A display device substrate according to a second aspect of the present invention is a display device substrate used in the display device according to the first aspect of the present invention, wherein the first conductive layer and the second conductive layer are a silver layer, a silver layer, and a silver layer. A layer selected from the group consisting of an alloy layer, a copper layer, and a copper alloy layer has a three-layer structure sandwiched by conductive metal oxide layers.

本発明の第2態様に係る表示装置基板においては、前記導電性金属酸化物層は、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化錫、酸化ガリウム、及び酸化ビスマスから構成される群より選択される2種以上の金属酸化物を含む複合酸化物で形成されてもよい。   In the display device substrate according to the second aspect of the present invention, the conductive metal oxide layer is selected from the group consisting of indium oxide, zinc oxide, antimony oxide, tin oxide, gallium oxide, and bismuth oxide. You may form with the complex oxide containing 2 or more types of metal oxides.

本発明の第2態様に係る表示装置基板においては、前記導電性金属酸化物層は、酸化インジウム、酸化亜鉛、及び酸化錫を含む複合酸化物で形成され、前記複合酸化物に含まれるインジウム(In)と亜鉛(Zn)と錫(Sn)のIn/(In+Zn+Sn)で示される原子比は、0.8より大きく、かつ、Zn/Snの原子比が1より大きくてもよい。   In the display device substrate according to the second aspect of the present invention, the conductive metal oxide layer is formed of a composite oxide containing indium oxide, zinc oxide, and tin oxide, and indium contained in the composite oxide ( The atomic ratio represented by In / (In + Zn + Sn) of In), zinc (Zn), and tin (Sn) may be greater than 0.8, and the atomic ratio of Zn / Sn may be greater than 1.

本発明の第2態様に係る表示装置基板においては、前記複数の画素は、カラーフィルタを備えてもよい。   In the display device substrate according to the second aspect of the present invention, the plurality of pixels may include a color filter.

本発明の態様に係る表示装置及び表示装置基板によれば、高い導電率を有する銀や銀合金、また、銅や銅合金を、有機ELや発光ダイオードを用いる表示装置を構成する電極や配線に活用することができ、さらなる良好なタッチセンシング機能及び高画質を実現することができる。   According to the display device and the display device substrate according to the aspect of the present invention, silver or a silver alloy having high conductivity, or copper or a copper alloy is used as an electrode or wiring constituting a display device using an organic EL or a light emitting diode. This makes it possible to realize a better touch sensing function and higher image quality.

本発明の第1実施形態に係る表示装置を構成する制御部(映像信号制御部、システム制御部、及びタッチセンシング制御部)及び表示部を示すブロック図である。It is a block diagram which shows the control part (a video signal control part, a system control part, and a touch sensing control part) and a display part which comprise the display apparatus which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る表示装置を部分的に示す図であって、図3のA−A’線に沿う断面図である。FIG. 4 is a view partially showing the display device according to the first embodiment of the present invention, and is a cross-sectional view taken along line A-A ′ of FIG. 3. 本発明の第1実施形態に係る表示装置が備える対向基板を示す図であって、観察者側から表示装置を見た平面図である。It is a figure which shows the opposing board | substrate with which the display apparatus which concerns on 1st Embodiment of this invention is provided, Comprising: It is the top view which looked at the display apparatus from the observer side. 本発明の第1実施形態に係る対向基板に設けられた第1タッチセンシング配線を構成する第1導電層のパターンを示す平面図である。It is a top view showing the pattern of the 1st conductive layer which constitutes the 1st touch sensing wiring provided in the counter substrate concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係る対向基板に設けられた第2タッチセンシング配線を構成する第2導電層のパターンを示す平面図である。It is a top view which shows the pattern of the 2nd conductive layer which comprises the 2nd touch sensing wiring provided in the counter substrate which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る対向基板に設けられた第1タッチセンシング配線、絶縁層、及び第2タッチセンシング配線を示す図であって、図2における符号W1で示された部分を示す拡大断面図である。It is a figure which shows the 1st touch sensing wiring, insulating layer, and 2nd touch sensing wiring which were provided in the opposing board | substrate which concerns on 1st Embodiment of this invention, Comprising: The expansion shown which shows the part shown by the code | symbol W1 in FIG. It is sectional drawing. 本発明の第1実施形態に係る表示装置を部分的に示す拡大図であり、図3のB−B’線に沿う断面図である。FIG. 4 is an enlarged view partially showing the display device according to the first embodiment of the present invention, and is a cross-sectional view taken along line B-B ′ of FIG. 3. 本発明の第1実施形態に係る表示装置を構成する下部電極(画素電極)を部分的に示す図であって、図7における符号W2で示された部分を示す拡大断面図である。FIG. 8 is a view partially showing a lower electrode (pixel electrode) constituting the display device according to the first embodiment of the present invention, and is an enlarged cross-sectional view showing a portion indicated by reference sign W <b> 2 in FIG. 7. 本発明の第1実施形態に係る表示装置を構成するゲート電極を部分的に示す拡大図である。It is an enlarged view which shows partially the gate electrode which comprises the display apparatus which concerns on 1st Embodiment of this invention. 本発明の第2実施形態に係る表示装置を部分的に示す断面図である。It is sectional drawing which shows partially the display apparatus which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る表示装置を部分的に示す断面図である。It is sectional drawing which shows partially the display apparatus which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る表示装置を構成する第2タッチセンシング配線を示す図であって、図11における符号W3で示された部分を示す拡大断面図である。It is a figure which shows the 2nd touch sensing wiring which comprises the display apparatus which concerns on 3rd Embodiment of this invention, Comprising: It is an expanded sectional view which shows the part shown by the code | symbol W3 in FIG. 本発明の第4実施形態に係る表示装置を部分的に示す断面図である。It is sectional drawing which shows partially the display apparatus which concerns on 4th Embodiment of this invention.

以下、図面を参照しながら本発明の実施形態について説明する。
以下の説明において、同一又は実質的に同一の機能及び構成要素には、同一の符号を付し、その説明を省略又は簡略化し、或いは、必要な場合のみ説明を行う。各図においては、各構成要素を図面上で認識し得る程度の大きさとするため、各構成要素の寸法及び比率を実際のものとは適宜に異ならせてある。また、必要に応じて、図示が難しい要素、例えば、半導体のチャネル層を形成する複数層の構成、また、導電層を形成する複数層の構成等の図示や一部の図示が省略されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the following description, the same or substantially the same functions and components are denoted by the same reference numerals, and the description thereof is omitted or simplified, or only when necessary. In each of the drawings, the dimensions and ratios of the respective components are appropriately changed from the actual ones in order to make the respective components large enough to be recognized on the drawings. In addition, if necessary, illustrations of elements that are difficult to illustrate, for example, a configuration of a plurality of layers that form a semiconductor channel layer, a configuration of a plurality of layers that form a conductive layer, and a part of the configurations are omitted. .

以下に述べる各実施形態においては、特徴的な部分について説明し、例えば、通常の表示装置に用いられている構成要素と本実施形態に係る表示装置との差異がない部分については説明を省略する。
以下の記載において、タッチセンシングに関わる配線、電極、及び信号を、単に、タッチ駆動配線、タッチ検出配線、タッチ配線、タッチ電極、及びタッチ信号と称することがある。また、第1タッチセンシング配線及び第2タッチセンシング配線を単にタッチセンシング配線と称することがある。タッチセンシング駆動を行うためにタッチセンシング配線に印加される電圧をタッチ駆動電圧と呼ぶ。
第1黒色層及び第2黒色層を単に黒色層と称することがあり、また、第1導電層及び第2導電層を単に導電層と称することがある。
発光層(有機ELやLED)を駆動するために上部電極と下部電極(以下、下部電極を画素電極あるいは反射電極と称することがある)間に印加される電圧を画素駆動電圧と称する。発光層の駆動を単に画素駆動と言うことがある。
In each of the embodiments described below, characteristic parts will be described. For example, description of parts having no difference between components used in a normal display device and the display device according to the present embodiment will be omitted. .
In the following description, wirings, electrodes, and signals related to touch sensing may be simply referred to as touch drive wirings, touch detection wirings, touch wirings, touch electrodes, and touch signals. In addition, the first touch sensing wiring and the second touch sensing wiring may be simply referred to as touch sensing wiring. A voltage applied to the touch sensing wiring for performing the touch sensing drive is referred to as a touch drive voltage.
The first black layer and the second black layer may be simply referred to as a black layer, and the first conductive layer and the second conductive layer may be simply referred to as a conductive layer.
A voltage applied between the upper electrode and the lower electrode (hereinafter, the lower electrode may be referred to as a pixel electrode or a reflective electrode) in order to drive the light emitting layer (organic EL or LED) is referred to as a pixel driving voltage. The driving of the light emitting layer is sometimes simply referred to as pixel driving.

(第1実施形態)
(表示装置DSP1の機能構成)
以下、本発明の第1実施形態に係る表示装置DSP1を、図1から図9を参照しながら説明する。
図1は、本発明の第1実施形態に係る表示装置DSP1を構成する制御部及び表示部を示すブロック図である。
制御部120は、公知の構成を有し、映像信号制御部121(第一制御部)と、タッチセンシング制御部122(第二制御部)と、システム制御部123(第三制御部)とを備えている。
(First embodiment)
(Functional configuration of display device DSP1)
Hereinafter, a display device DSP1 according to a first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a block diagram showing a control unit and a display unit constituting the display device DSP1 according to the first embodiment of the present invention.
The control unit 120 has a known configuration, and includes a video signal control unit 121 (first control unit), a touch sensing control unit 122 (second control unit), and a system control unit 123 (third control unit). I have.

映像信号制御部121は、表示部110における画像表示を制御する。具体的に、映像信号制御部121は、アレイ基板200に設けられた上部電極と下部電極との間に供給される電圧(画素駆動電圧)を制御することで、上部電極及び下部電極によって挟持された発光層92の発光(画素駆動)を制御する。このような画素駆動は、アレイ基板200上にアレイ状に設けられた複数の発光層92の各々において行われ、表示部110に画像が表示される。   The video signal control unit 121 controls image display on the display unit 110. Specifically, the video signal controller 121 is sandwiched between the upper electrode and the lower electrode by controlling the voltage (pixel driving voltage) supplied between the upper electrode and the lower electrode provided on the array substrate 200. The light emission (pixel drive) of the light emitting layer 92 is controlled. Such pixel driving is performed in each of the plurality of light emitting layers 92 provided in an array on the array substrate 200, and an image is displayed on the display unit 110.

タッチセンシング制御部122は、例えば、第2タッチセンシング配線2にタッチセンシング駆動電圧を印加し、後述する第1タッチセンシング配線1と第2タッチセンシング配線2との間に生じる静電容量の変化を検出し、タッチセンシングを行う。   For example, the touch sensing control unit 122 applies a touch sensing driving voltage to the second touch sensing wiring 2 and changes the capacitance generated between the first touch sensing wiring 1 and the second touch sensing wiring 2 described later. Detect and perform touch sensing.

システム制御部123は、映像信号制御部121及びタッチセンシング制御部122を制御し、画素駆動と、タッチ駆動による静電容量の変化の検出とを交互に行う。即ち、システム制御部123は、時分割駆動により、表示部110における画像表示(画素駆動)と、タッチセンシング駆動とを行うことが可能である。システム制御部123は、画素駆動及びタッチセンシング駆動の周波数を互いに異ならせて上述の駆動を行う機能を有してもよいし、画素駆動及びタッチセンシング駆動の駆動電圧を互いに異ならせて上述の駆動を行う機能を有してもよい。このような機能を有するシステム制御部123においては、例えば、表示装置DSP1が拾ってしまう外部環境からのノイズの周波数を検知し、ノイズ周波数とは異なるタッチセンシング駆動周波数を選択する。これによって、ノイズの影響を軽減することができる。また、このようなシステム制御部123においては、指やペン等のポインタの走査速度に合わせたタッチセンシング駆動周波数を選定することもできる。   The system control unit 123 controls the video signal control unit 121 and the touch sensing control unit 122 to alternately perform pixel driving and detection of a change in capacitance due to touch driving. That is, the system control unit 123 can perform image display (pixel drive) and touch sensing drive on the display unit 110 by time-division drive. The system control unit 123 may have a function of performing the above-described driving by making the frequencies of pixel driving and touch sensing driving different from each other, or by making the driving voltages of the pixel driving and touch sensing driving different from each other. It may have a function to perform. In the system control unit 123 having such a function, for example, a frequency of noise from the external environment picked up by the display device DSP1 is detected, and a touch sensing driving frequency different from the noise frequency is selected. Thereby, the influence of noise can be reduced. Further, in such a system control unit 123, a touch sensing driving frequency can be selected in accordance with the scanning speed of a pointer such as a finger or a pen.

上記の制御部120を備えた表示装置DSP1は、タッチセンシング機能と画像表示機能とを兼ね備えたタッチセンシング機能一体型の表示装置である。表示装置DSP1は、絶縁層を介して配置された2つの配線グループ、即ち、複数の第1タッチセンシング配線1と複数の第2タッチセンシング配線2とを用いた静電容量方式のタッチセンシング技術を利用している。例えば、指等のポインタが対向基板(後述)に接触或いは近接した際に、第1タッチセンシング配線1と第2タッチセンシング配線2との交点に生じる静電容量の変化を検知し、指等のポインタの位置が検知される。   The display device DSP1 including the control unit 120 is a touch sensing function-integrated display device that has both a touch sensing function and an image display function. The display device DSP1 uses a capacitive touch sensing technology using two wiring groups arranged via an insulating layer, that is, a plurality of first touch sensing wirings 1 and a plurality of second touch sensing wirings 2. We are using. For example, when a pointer such as a finger contacts or approaches a counter substrate (described later), a change in capacitance that occurs at the intersection of the first touch sensing wiring 1 and the second touch sensing wiring 2 is detected. The position of the pointer is detected.

(表示装置DSP1の構造)
図2は、本発明の第1実施形態に係る表示装置DSP1を部分的に示す図であって、図3のA−A’線に沿う断面図である。
本実施形態に係る表示装置DSP1は、後述する実施形態に係る表示装置基板を具備する。また、以下に記載する「平面視」とは、観察者が表示装置DSP1の表示面(表示装置基板の平面)を観察する方向から見た平面を意味する。本発明の実施形態に係る表示装置の表示部の形状、又は画素を規定する画素開口部の形状、表示装置を構成する画素数は限定されない。
(Structure of display device DSP1)
FIG. 2 is a view partially showing the display device DSP1 according to the first embodiment of the present invention, and is a cross-sectional view taken along the line AA ′ of FIG.
The display device DSP1 according to the present embodiment includes a display device substrate according to an embodiment described later. The “plan view” described below means a plane viewed from the direction in which the observer observes the display surface (the plane of the display device substrate) of the display device DSP1. The shape of the display unit of the display device according to the embodiment of the present invention, the shape of the pixel opening defining the pixel, and the number of pixels constituting the display device are not limited.

以下に詳述する実施形態では、表示部の短辺に沿う方向をX方向(第1方向)と規定し、表示部の長辺に沿う方向をY方向(第2方向)と規定し、更に、透明基板の厚さ方向をZ方向と規定し、表示装置を説明する。
なお、以下の実施形態において、上記のように規定されたX方向とY方向を切り換えて、即ち、X方向を第2方向と定義しかつY方向を第1方向と定義し、表示装置を構成してもよい。
In the embodiment described in detail below, the direction along the short side of the display unit is defined as the X direction (first direction), the direction along the long side of the display unit is defined as the Y direction (second direction), and The display device will be described with the thickness direction of the transparent substrate defined as the Z direction.
In the following embodiments, the X direction and the Y direction defined as described above are switched, that is, the X direction is defined as the second direction and the Y direction is defined as the first direction, and the display device is configured. May be.

図2に示すように、表示装置DSP1は、対向基板100(表示装置基板)と、対向基板100に向かい合うように貼り合わされたアレイ基板200とを備える。なお、図2に示す表示装置DSP1においては、各種光学機能を有する光学フィルム、対向基板100を保護するカバーガラス等は、省略されている。   As shown in FIG. 2, the display device DSP <b> 1 includes a counter substrate 100 (display device substrate) and an array substrate 200 that is bonded to face the counter substrate 100. In the display device DSP1 shown in FIG. 2, an optical film having various optical functions, a cover glass for protecting the counter substrate 100, and the like are omitted.

(対向基板100の構造)
図2に示すように、対向基板100は、第1面Fと、第1面Fとは反対側の第2面Sとを有する透明基板40を備える。第1面Fは、アレイ基板200に対向する面である。第2面Sは、観察者に対向する面である。
透明基板40に用いることの可能な基板は、可視域において透明な基板であればよく、ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板等を用いることができる。
透明基板40の第2面Sの上方には、複数の第1タッチセンシング配線1と、複数の第2タッチセンシング配線2とが設けられている。複数の第1タッチセンシング配線1と複数の第2タッチセンシング配線2との間には、絶縁層I(タッチ配線絶縁層)が設けられており、第1タッチセンシング配線1と第2タッチセンシング配線2とは、絶縁層Iによって互いに電気的に絶縁されている。
(Structure of counter substrate 100)
As shown in FIG. 2, the counter substrate 100 includes a transparent substrate 40 having a first surface F and a second surface S opposite to the first surface F. The first surface F is a surface facing the array substrate 200. The second surface S is a surface facing the observer.
The substrate that can be used as the transparent substrate 40 may be a substrate that is transparent in the visible range, and a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, a plastic substrate, or the like can be used.
A plurality of first touch sensing wires 1 and a plurality of second touch sensing wires 2 are provided above the second surface S of the transparent substrate 40. An insulating layer I (touch wiring insulating layer) is provided between the plurality of first touch sensing wires 1 and the plurality of second touch sensing wires 2, and the first touch sensing wire 1 and the second touch sensing wire are provided. 2 are electrically insulated from each other by an insulating layer I.

図3は、本発明の第1実施形態に係る表示装置DSP1が備える対向基板100を示す図であって、観察者側Pから表示装置DSP1を見た平面図である。
図4は、本発明の第1実施形態に係る対向基板100に設けられた第1タッチセンシング配線1を構成する第1導電層のパターンを示す平面図である。
図5は、本発明の第1実施形態に係る対向基板100に設けられた第2タッチセンシング配線2を構成する第2導電層のパターンを示す平面図である。
FIG. 3 is a diagram showing the counter substrate 100 included in the display device DSP1 according to the first embodiment of the present invention, and is a plan view of the display device DSP1 viewed from the observer side P. FIG.
FIG. 4 is a plan view showing a pattern of the first conductive layer constituting the first touch sensing wiring 1 provided on the counter substrate 100 according to the first embodiment of the present invention.
FIG. 5 is a plan view showing a pattern of the second conductive layer constituting the second touch sensing wiring 2 provided on the counter substrate 100 according to the first embodiment of the present invention.

(タッチセンシング配線)
複数の第1タッチセンシング配線1は、第2面Sの上方に位置し、X方向に並んでおり、互いに平行にY方向に延在している。Y方向における第1タッチセンシング配線1の端部には、第1端子TM1が設けられている。複数の第1タッチセンシング配線1は、第1配線パターンを形成している。
複数の第2タッチセンシング配線2(第2配線パターン)は、複数の第1タッチセンシング配線1とアレイ基板200との間に位置しており、本実施形態では第2面Sの上方に位置している。第2タッチセンシング配線2は、センス配線2Aと、引き出し配線2Bとを有している。センス配線2Aは、Y方向に並んでおり、互いに平行にX方向に延在している。センス配線2Aは、表示部110の外側において、引き出し配線2Bと接続されている。引き出し配線2Bは、X方向に並んでおり、互いに平行にY方向に延在している。Y方向における引き出し配線2Bの端部には、第2端子TM2が設けられている。複数の第2タッチセンシング配線2は、第2配線パターンを形成している。
複数の第1タッチセンシング配線1の各々と、複数の第2タッチセンシング配線2の各々は、電気的に独立している。第1タッチセンシング配線1とセンス配線2Aは、観察者側Pから見た平面視において直交している。複数の第1タッチセンシング配線1と複数のセンス配線2Aとによって区画されている領域は、画素PXである。複数の画素PXは、表示部110においてマトリクス状に配置されている。画素PXにおける開口部の形状は、正方形パターン、長方形パターン、平行四辺形パターン等であってもよい。更に、画素PXにおける開口部の配列が、モアレ対策を施した配列、ジグザク状の配列であってもよい。
(Touch sensing wiring)
The plurality of first touch sensing wires 1 are positioned above the second surface S, are arranged in the X direction, and extend in the Y direction in parallel with each other. A first terminal TM1 is provided at an end of the first touch sensing wiring 1 in the Y direction. The plurality of first touch sensing wirings 1 form a first wiring pattern.
The plurality of second touch sensing wirings 2 (second wiring patterns) are located between the plurality of first touch sensing wirings 1 and the array substrate 200, and are located above the second surface S in the present embodiment. ing. The second touch sensing wiring 2 has a sense wiring 2A and a lead wiring 2B. The sense wirings 2A are arranged in the Y direction and extend in the X direction in parallel with each other. The sense wiring 2 </ b> A is connected to the lead-out wiring 2 </ b> B outside the display unit 110. The lead wires 2B are arranged in the X direction and extend in the Y direction in parallel with each other. A second terminal TM2 is provided at the end of the lead-out wiring 2B in the Y direction. The plurality of second touch sensing wirings 2 form a second wiring pattern.
Each of the plurality of first touch sensing wires 1 and each of the plurality of second touch sensing wires 2 are electrically independent. The first touch sensing wiring 1 and the sense wiring 2A are orthogonal to each other when viewed from the observer side P. A region defined by the plurality of first touch sensing wires 1 and the plurality of sense wires 2A is a pixel PX. The plurality of pixels PX are arranged in a matrix in the display unit 110. The shape of the opening in the pixel PX may be a square pattern, a rectangular pattern, a parallelogram pattern, or the like. Furthermore, the arrangement of the openings in the pixel PX may be an arrangement with moire countermeasures or a zigzag arrangement.

複数の第1端子TM1及び複数の第2端子TM2は、タッチセンシング制御部122に接続されている。これにより、タッチセンシング制御部122は、第1端子TM1及び第2端子TM2を通じて、第1タッチセンシング配線1と第2タッチセンシング配線2と電気的に接続されている。
例えば、第1タッチセンシング配線1をタッチ検出電極として用い、第2タッチセンシング配線2をタッチ駆動電極として用いることができる。タッチセンシング制御部122は、タッチ信号として、第1タッチセンシング配線1と第2タッチセンシング配線2との間に生じる静電容量C1の変化を検出する。
また、第1タッチセンシング配線1の役割と第2タッチセンシング配線2の役割とを入れ替えてもよい。具体的に、第1タッチセンシング配線1をタッチ駆動電極として用い、第2タッチセンシング配線2をタッチ検出電極として用いてもよい。
The plurality of first terminals TM1 and the plurality of second terminals TM2 are connected to the touch sensing control unit 122. Accordingly, the touch sensing control unit 122 is electrically connected to the first touch sensing wiring 1 and the second touch sensing wiring 2 through the first terminal TM1 and the second terminal TM2.
For example, the first touch sensing wiring 1 can be used as a touch detection electrode, and the second touch sensing wiring 2 can be used as a touch drive electrode. The touch sensing control unit 122 detects a change in the capacitance C1 that occurs between the first touch sensing wiring 1 and the second touch sensing wiring 2 as a touch signal.
Further, the role of the first touch sensing wiring 1 and the role of the second touch sensing wiring 2 may be interchanged. Specifically, the first touch sensing wiring 1 may be used as a touch drive electrode, and the second touch sensing wiring 2 may be used as a touch detection electrode.

なお、第1タッチセンシング配線1と第2タッチセンシング配線2の全てをタッチセンシングに用いなくてもよい。複数の第1タッチセンシング配線1及び複数の第2タッチセンシング配線2のうち、タッチセンシングに用いる配線を除き、タッチセンシングに用いない配線を間引いてもよい。即ち、間引き駆動を行ってもよい。   Note that all of the first touch sensing wiring 1 and the second touch sensing wiring 2 may not be used for touch sensing. Of the plurality of first touch sensing wires 1 and the plurality of second touch sensing wires 2, wires that are not used for touch sensing may be thinned out except for wires used for touch sensing. That is, thinning driving may be performed.

次に、第1タッチセンシング配線1を間引き駆動させる場合について説明する。まず、全ての第1タッチセンシング配線1を複数のグループに区分する。グループの数は、全ての第1タッチセンシング配線1の数より少ない。一つのグループを構成する配線数が、例えば、6本であるとする。ここで、全ての配線(配線数は6本)のうち、例えば、2本の配線を選択する(全ての配線の本数よりも少ない本数、2本<6本)。一つのグループにおいては、選択された2本の配線を用いてタッチセンシングが行われ、残りの4本の配線における電位がフローティング電位に設定される。表示装置DSP1は、複数のグループを有することから、上記のように配線の機能が定義されているグループ毎にタッチセンシングを行うことができる。同様に、第2タッチセンシング配線2においても、間引き駆動を行ってもよい。   Next, a case where the first touch sensing wiring 1 is thinned out will be described. First, all the first touch sensing wires 1 are divided into a plurality of groups. The number of groups is less than the number of all first touch sensing wires 1. Assume that the number of wires constituting one group is, for example, six. Here, out of all the wirings (the number of wirings is six), for example, two wirings are selected (the number smaller than the number of all the wirings, two <6). In one group, touch sensing is performed using two selected wirings, and the potentials of the remaining four wirings are set to floating potentials. Since the display device DSP1 has a plurality of groups, touch sensing can be performed for each group in which the wiring function is defined as described above. Similarly, thinning driving may be performed also in the second touch sensing wiring 2.

タッチに用いられるポインタが、指である場合とペンである場合とは、接触あるいは近接するポインタの面積や容量が異なる。こうしたポインタの大ききによって、間引く配線の本数を調整できる。ペンや針先など先端が細いポインタでは、配線の間引き本数を減らして高密度のタッチセンシング配線のマトリクスを用いることができる。指紋認証時も高密度のタッチセンシング配線のマトリクスを用いることができる。   A pointer used for touching is a finger and a pen is different in the area and capacity of a pointer that is in contact with or close to the pointer. The number of wires to be thinned out can be adjusted by such a large pointer. A pointer with a thin tip such as a pen or a needle tip can reduce the number of thinned wires and use a high-density touch sensing wiring matrix. Even during fingerprint authentication, a high-density touch sensing wiring matrix can be used.

このようにグループ毎にタッチセンシング駆動を行うことで、走査或いは検出に用いられる配線数が減るため、タッチセンシング速度を上げることができる。更に、上記の例では、一つのグループを構成する配線数が6本であったが、例えば、10以上の配線数で一つのグループを形成し、一つのグループにおいて選択された2本の配線を用いてタッチセンシングを行ってもよい。即ち、間引かれる配線の数(フローティング電位となる配線の数)を増やし、これによってタッチセンシングに用いられる選択配線の密度(全配線数に対する選択配線の密度)を低下させ、選択配線によって走査或いは検出を行うことで、消費電力の削減やタッチ検出精度の向上に寄与する。逆に、間引かれる配線の数を減らし、タッチセンシングに用いられる選択配線の密度を高くし、選択配線によって走査或いは検出を行うことで、例えば、指紋認証やタッチペンによる入力に活用できる。   By performing touch sensing drive for each group in this way, the number of wires used for scanning or detection is reduced, so that the touch sensing speed can be increased. Further, in the above example, the number of wirings constituting one group is six. However, for example, one group is formed by the number of wirings of 10 or more, and two wirings selected in one group are connected. It may be used for touch sensing. That is, the number of thinned-out wirings (the number of wirings having a floating potential) is increased, thereby reducing the density of selected wirings used for touch sensing (the density of selected wirings with respect to the total number of wirings). By performing detection, it contributes to reduction of power consumption and improvement of touch detection accuracy. Conversely, by reducing the number of thinned lines, increasing the density of selected lines used for touch sensing, and performing scanning or detection using the selected lines, it can be used for, for example, fingerprint authentication or touch pen input.

間引かれた配線(タッチセンシングに用いない配線)は、例えば、電気的に浮いた状態、即ち、電位がフローティング状態となる。表示装置DSP1の表面(観察者に面する面)と指等のポインタとの近接距離を得るために、第1タッチセンシング配線1あるいは第2タッチセンシング配線2の電位をフローティング状態にすることもできる。指等のポインタの位置を検出した後、次の検出信号の精度を向上させるため、第1タッチセンシング配線1及び第2タッチセンシング配線2のいずれか一方を接地させ、リセットしてもよい(電位を0Vにする)。また、検出信号の精度を向上させるため、タッチ駆動電圧の位相を交互に反転するような電圧が採用されてもよい。このようなタッチ検出信号の精度を向上させる手段は、ポインタがアクティブポインタ(例えば、ペン形状のポインタから検出の指示信号が発生するポインタ)である場合にも有効である。   For example, the thinned wiring (wiring not used for touch sensing) is in an electrically floating state, that is, the potential is in a floating state. In order to obtain the proximity distance between the surface of the display device DSP1 (the surface facing the observer) and a pointer such as a finger, the potential of the first touch sensing wiring 1 or the second touch sensing wiring 2 can be set in a floating state. . After detecting the position of a pointer such as a finger, either the first touch sensing wiring 1 or the second touch sensing wiring 2 may be grounded and reset in order to improve the accuracy of the next detection signal (potential) To 0V). Further, in order to improve the accuracy of the detection signal, a voltage that alternately inverts the phase of the touch drive voltage may be employed. Such means for improving the accuracy of the touch detection signal is also effective when the pointer is an active pointer (for example, a pointer that generates a detection instruction signal from a pen-shaped pointer).

上述した間引き駆動におけるフローティングパターンに関し、第1タッチセンシング配線1及び第2タッチセンシング配線2においては、スイッチング素子の駆動により検出電極と駆動電極とを切り替えて、高精細なタッチセンシングを行ってもよい。
また、上述した間引き駆動におけるフローティングパターンは、グランド(筐体に接地)と電気的に接続するように切り替えることもできる。タッチセンシングのS/N比を改善させるため、タッチセンシングの信号が検出された際に、TFT(薄膜トランジスタ)等アクティブ素子の信号配線を、一時、グランド(筐体等)に接地してもよい。
Regarding the floating pattern in the thinning driving described above, the first touch sensing wiring 1 and the second touch sensing wiring 2 may perform high-definition touch sensing by switching the detection electrode and the driving electrode by driving the switching element. .
Further, the above-described floating pattern in the thinning drive can be switched so as to be electrically connected to the ground (grounded to the housing). In order to improve the S / N ratio of touch sensing, when a touch sensing signal is detected, a signal wiring of an active element such as a TFT (thin film transistor) may be temporarily grounded to a ground (a housing or the like).

また、タッチセンシング制御で検出される静電容量をリセットするために必要な時間が比較的長いタッチ配線、即ち、タッチセンシングにおける時定数(容量と抵抗値の積)が大きいタッチ配線を用いる場合がある。この場合、例えば、タッチ配線の配列において、奇数行の配線と偶数行の配線とを交互にタッチセンシングに利用し、時定数の大きさを調整した駆動を行ってもよい。   Also, touch wiring that requires a relatively long time to reset the capacitance detected by touch sensing control, that is, touch wiring with a large time constant (product of capacitance and resistance) in touch sensing may be used. is there. In this case, for example, in the arrangement of touch wirings, odd-numbered wirings and even-numbered wirings may be alternately used for touch sensing to perform driving with the time constant adjusted.

また、複数本数のタッチ配線をグルーピングして駆動や検出を行ってもよい。複数本数のタッチ配線のグルーピングの駆動においては、線順次駆動を採用せず、グループ単位でセルフ検出方式とも称される、一括検出の駆動方法を採用してもよい。また、グループ単位で、並列駆動を行ってもよい。また、寄生容量等のノイズをキャンセルするために、互いに近接又は隣接するタッチ配線の検出信号の差をとる差分検出方式を採用してもよい。額縁部に近い領域(表示部110の外側の領域、画像表示を行わない領域)に位置するタッチセンシング配線は、表示部110の中央に位置するタッチセンシング配線よりも、タッチセンシングの感度が低い傾向がある。このため、タッチセンシング配線の幅や形状を調整して感度差を少なくしてもよい。   Further, driving and detection may be performed by grouping a plurality of touch wires. In the drive of grouping a plurality of touch wirings, the line sequential drive may not be adopted, and a collective detection drive method called a self-detection method may be adopted for each group. Moreover, you may perform a parallel drive per group. Further, in order to cancel noise such as parasitic capacitance, a difference detection method that takes a difference between detection signals of adjacent or adjacent touch wirings may be employed. Touch sensing wiring located in a region close to the frame portion (a region outside the display unit 110 and a region where image display is not performed) tends to be less sensitive to touch sensing than a touch sensing wiring located in the center of the display unit 110. There is. For this reason, the sensitivity difference may be reduced by adjusting the width and shape of the touch sensing wiring.

タッチセンシング制御部122及び映像信号制御部121においては、タッチ駆動と画素駆動とを時分割駆動によって制御することもできる。要求されるタッチ入力の速さに合わせてタッチ駆動の周波数を調整してもよい。タッチ駆動周波数は、画素駆動周波数より高い周波数とすることができる。指等のポインタによるタッチタイミングは不定期であり、かつ、短時間であることから、タッチ駆動周波数は高いことが望ましい。   In the touch sensing control unit 122 and the video signal control unit 121, touch driving and pixel driving can be controlled by time-division driving. The frequency of touch driving may be adjusted according to the required speed of touch input. The touch drive frequency can be higher than the pixel drive frequency. Since the touch timing with a pointer such as a finger is irregular and short, it is desirable that the touch drive frequency be high.

タッチ駆動と画素駆動の各々の周波数を異ならせる手段はいくつか知られている。例えば、表示画面において、映像を表示する連続した複数の白表示(映像信号の出力のあるとき)の間に黒表示を挿入し、この黒表示の期間にてタッチセンシングを行うことで、映像に関わるノイズの影響を受けないタッチセンシングが可能である。黒表示の期間では、タッチ駆動の周波数を種々、任意に選択できる。   Several means are known for making the frequency of each of the touch drive and the pixel drive different. For example, on the display screen, a black display is inserted between a plurality of continuous white displays (when a video signal is output) for displaying the video, and touch sensing is performed during this black display period, thereby displaying the video. Touch sensing that is not affected by the noise involved is possible. In the black display period, various touch driving frequencies can be selected arbitrarily.

(タッチセンシング配線の積層構造)
図6は、本発明の第1実施形態に係る対向基板100に設けられた第1タッチセンシング配線1、絶縁層I、及び第2タッチセンシング配線2を示す図であって、図2における符号W1で示された部分を示す拡大断面図である。
本実施形態では、観察者Pが表示装置DSP1を観察する方向、即ち、透明基板40の第2面Sから第1面Fに向けた方向を、観察方向OB(図2に示すZ方向とは反対方向)と称している。
複数の第1タッチセンシング配線1は、観察方向OBにおいて第1黒色層16と第1導電層15とが順に積層された構成を有している。複数の第2タッチセンシング配線2は、観察方向OBにおいて第2黒色層26と第2導電層25とが順に積層された構成を有している。第2黒色層26は、第1黒色層16と同じ構成を有する。第2導電層25は、第1導電層15と同じ構成を有する。即ち、第1タッチセンシング配線1及び第2タッチセンシング配線2は同じ層構造を有する。
絶縁層Iは、第2面Sの上方に設けられており、第1タッチセンシング配線1と第2タッチセンシング配線2との間に配置されている。
(Laminated structure of touch sensing wiring)
FIG. 6 is a diagram illustrating the first touch sensing wiring 1, the insulating layer I, and the second touch sensing wiring 2 provided on the counter substrate 100 according to the first embodiment of the present invention. It is an expanded sectional view which shows the part shown by.
In the present embodiment, the direction in which the observer P observes the display device DSP1, that is, the direction from the second surface S to the first surface F of the transparent substrate 40 is the observation direction OB (the Z direction shown in FIG. 2 is (Opposite direction).
The plurality of first touch sensing wires 1 have a configuration in which the first black layer 16 and the first conductive layer 15 are sequentially stacked in the observation direction OB. The plurality of second touch sensing wires 2 have a configuration in which the second black layer 26 and the second conductive layer 25 are sequentially stacked in the observation direction OB. The second black layer 26 has the same configuration as the first black layer 16. The second conductive layer 25 has the same configuration as the first conductive layer 15. That is, the first touch sensing wiring 1 and the second touch sensing wiring 2 have the same layer structure.
The insulating layer I is provided above the second surface S and is disposed between the first touch sensing wiring 1 and the second touch sensing wiring 2.

第1タッチセンシング配線1及び第2タッチセンシング配線2の各々は、黒色層を備えることから、格子状に直交する第1タッチセンシング配線1と第2タッチセンシング配線2は、ブラックマトリクスとして機能し、表示コントラストを向上させる。
図6においては、第1タッチセンシング配線1及び第2タッチセンシング配線2の各々が黒色層と導電層とで構成された2層積層構造を有しているが、本発明は、この構造を限定しない。第1タッチセンシング配線1及び第2タッチセンシング配線2の各々が2層よりも多い層数を有する積層構造で形成されてもよい。また、2つの黒色層によって導電層が挟持された3層積層構造が採用されてもよい。
Since each of the first touch sensing wiring 1 and the second touch sensing wiring 2 includes a black layer, the first touch sensing wiring 1 and the second touch sensing wiring 2 orthogonal to the lattice function function as a black matrix, Improve display contrast.
In FIG. 6, each of the first touch sensing wiring 1 and the second touch sensing wiring 2 has a two-layer laminated structure composed of a black layer and a conductive layer, but the present invention limits this structure. do not do. Each of the first touch sensing wiring 1 and the second touch sensing wiring 2 may be formed in a stacked structure having more layers than two layers. Further, a three-layer laminated structure in which a conductive layer is sandwiched between two black layers may be employed.

第1導電層15は、例えば、金属層20である銅合金層が第1導電性金属酸化物層21及び第2導電性金属酸化物層22によって挟持された3層構造を有することができる。
断面視において、第1タッチセンシング配線1と第2タッチセンシング配線2の各々を構成する黒色層及び導電層の線幅を略同じにすることができる。具体的に、公知のフォトリソグラフィの手法を用いて、導電層を形成した後、パターニングされた導電層をマスクとして用いたドライエッチングを行うことで、黒色層と導電層との断面視における線幅が略同じとなるように、タッチセンシング配線を形成することができる。例えば、特開2015−004710号公報に記載の技術を適用できる。
The first conductive layer 15 may have, for example, a three-layer structure in which a copper alloy layer that is the metal layer 20 is sandwiched between a first conductive metal oxide layer 21 and a second conductive metal oxide layer 22.
In a cross-sectional view, the line widths of the black layer and the conductive layer constituting each of the first touch sensing wiring 1 and the second touch sensing wiring 2 can be made substantially the same. Specifically, after forming a conductive layer using a known photolithography technique, the dry etching using the patterned conductive layer as a mask is performed, so that the line width in a cross-sectional view of the black layer and the conductive layer is obtained. Can be formed so that they are substantially the same. For example, the technique described in JP-A-2015-004710 can be applied.

(導電性金属酸化物層)
第1導電層15及び第2導電層25の少なくとも一部を構成する金属層20を、導電性金属酸化物層21、22で挟持することができる。換言すれば、第1導電層15や第2導電層25の構造として、第1導電性金属酸化物層21、金属層20、及び第2導電性金属酸化物層22で構成された3層構造を採用することができる。第1導電性金属酸化物層21と金属層20との界面、又は、第2導電性金属酸化物層22と金属層20との界面に、ニッケル、亜鉛、インジウム、チタン、モリブデン、タングステン等、銅と異なる金属やこれら金属の合金層を更に挿入してもよい。
具体的に、第1導電性金属酸化物層21及び第2導電性金属酸化物層22の材料としては、例えば、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化錫、酸化ガリウム、及び酸化ビスマスから構成される群より選択される2種以上の金属酸化物を含む複合酸化物を採用することができる。これら金属酸化物の組成を調整することで、仕事関数の値を調整することができ、発光層として有機ELを採用した場合のキャリア放出性を調整することができる。
(Conductive metal oxide layer)
The metal layer 20 constituting at least part of the first conductive layer 15 and the second conductive layer 25 can be sandwiched between the conductive metal oxide layers 21 and 22. In other words, as a structure of the first conductive layer 15 and the second conductive layer 25, a three-layer structure including the first conductive metal oxide layer 21, the metal layer 20, and the second conductive metal oxide layer 22 is used. Can be adopted. At the interface between the first conductive metal oxide layer 21 and the metal layer 20 or the interface between the second conductive metal oxide layer 22 and the metal layer 20, nickel, zinc, indium, titanium, molybdenum, tungsten, etc. A metal different from copper or an alloy layer of these metals may be further inserted.
Specifically, the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 are made of, for example, indium oxide, zinc oxide, antimony oxide, tin oxide, gallium oxide, and bismuth oxide. A composite oxide containing two or more metal oxides selected from the group described above can be employed. By adjusting the composition of these metal oxides, the value of the work function can be adjusted, and the carrier emission property when an organic EL is employed as the light emitting layer can be adjusted.

第1導電性金属酸化物層21及び第2導電性金属酸化物層22に含まれるインジウム(In)の量は、80at%より多く含有させる必要がある。
即ち、導電性金属酸化物層は、酸化インジウム、酸化亜鉛、及び酸化錫を含む複合酸化物で形成され、複合酸化物に含まれるインジウム(In)と亜鉛(Zn)と錫(Sn)のIn/(In+Zn+Sn)で示される原子比は、0.8より大きく、かつ、Zn/Snの原子比が1より大きい。
インジウム(In)の量は、80at%より多いことが好ましい。インジウム(In)の量は、90at%より多いことが更に好ましい。インジウム(In)の量が80at%より少ない場合、形成される導電性金属酸化物層の比抵抗が大きくなり、好ましくない。亜鉛(Zn)の量が20at%を超えると、導電性金属酸化物(混合酸化物)の耐アルカリ性が低下するので好ましくない。上記の第1導電性金属酸化物層21及び第2導電性金属酸化物層22においては、いずれも、混合酸化物中の金属元素でのアトミックパーセント(酸素元素をカウントしない金属元素のみのカウント)である。酸化アンチモンや酸化ビスマスは、金属アンチモンや金属ビスマスが銅との固溶域を形成しにくく、積層構造での銅の拡散を抑制するため、上記導電性金属酸化物層に加えることができる。
The amount of indium (In) contained in the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 needs to be greater than 80 at%.
That is, the conductive metal oxide layer is formed of a composite oxide containing indium oxide, zinc oxide, and tin oxide, and indium (In), zinc (Zn), and tin (Sn) contained in the composite oxide. The atomic ratio represented by / (In + Zn + Sn) is larger than 0.8, and the atomic ratio of Zn / Sn is larger than 1.
The amount of indium (In) is preferably greater than 80 at%. More preferably, the amount of indium (In) is greater than 90 at%. When the amount of indium (In) is less than 80 at%, the specific resistance of the conductive metal oxide layer to be formed increases, which is not preferable. If the amount of zinc (Zn) exceeds 20 at%, the alkali resistance of the conductive metal oxide (mixed oxide) decreases, which is not preferable. In the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 described above, both atomic percentages of metal elements in the mixed oxide (counting only metal elements not counting oxygen elements) It is. Antimony oxide and bismuth oxide can be added to the conductive metal oxide layer because metal antimony and metal bismuth hardly form a solid solution region with copper and suppress diffusion of copper in the laminated structure.

第1導電性金属酸化物層21及び第2導電性金属酸化物層22が、酸化錫と酸化亜鉛を含む場合、亜鉛(Zn)の量は、錫(Sn)の量より多くする必要がある。錫の含有量が亜鉛含有量を超えてくると、後工程でのウエットエッチングで支障が出てくる。換言すれば、銅或いは銅合金である金属層が導電性金属酸化物層よりもエッチングされ易くなり、第1導電性金属酸化物層21と金属層20、第2導電性金属酸化物層22と金属層20、との幅に差を生じ易くなる。   When the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 contain tin oxide and zinc oxide, the amount of zinc (Zn) needs to be larger than the amount of tin (Sn). . If the tin content exceeds the zinc content, there will be problems with wet etching in the subsequent process. In other words, the metal layer made of copper or copper alloy is more easily etched than the conductive metal oxide layer, and the first conductive metal oxide layer 21, the metal layer 20, the second conductive metal oxide layer 22, A difference in width with the metal layer 20 is likely to occur.

第1導電性金属酸化物層21及び第2導電性金属酸化物層22が、酸化錫と酸化亜鉛を含む場合、第1導電性金属酸化物層21及び第2導電性金属酸化物層22に含まれる錫(Sn)の量は、0.5at%以上6at%以下の範囲内が好ましい。インジウム元素に対する比較で、0.5at%以上6at%以下の錫を導電性金属酸化物層に添加することで、上記インジウム、亜鉛、及び錫との3元系混合酸化物膜(導電性の複合酸化物層)の比抵抗を小さくすることができる。錫の量が6at%を超えると、導電性金属酸化物層に対する亜鉛の添加も伴うため、3元系混合酸化物膜(導電性の複合酸化物層)の比抵抗が大きくなりすぎる。上記の範囲(0.5at%以上6at%以下)内で亜鉛及び錫の量を調整することで、比抵抗をおおよそ、混合酸化物膜の単層膜の比抵抗として3×10−4Ωcm以上5×10−4Ωcm以下の小さな範囲内に収めることができる。上記混合酸化物中には、チタン、ジルコニウム、マグネシウム、アルミニウム、ゲルマニウム等の他の元素を少量、添加することもできる。ただし、本実施形態において、混合酸化物の比抵抗は、上記の範囲に限定されない。When the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 contain tin oxide and zinc oxide, the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 The amount of tin (Sn) contained is preferably in the range of 0.5 at% to 6 at%. In comparison with indium element, by adding tin of 0.5 at% or more and 6 at% or less to the conductive metal oxide layer, a ternary mixed oxide film of indium, zinc, and tin (conductive composite) The specific resistance of the oxide layer can be reduced. If the amount of tin exceeds 6 at%, zinc is also added to the conductive metal oxide layer, so that the specific resistance of the ternary mixed oxide film (conductive composite oxide layer) becomes too large. By adjusting the amount of zinc and tin within the above range (0.5 at% or more and 6 at% or less), the specific resistance is approximately 3 × 10 −4 Ωcm or more as the specific resistance of the single layer film of the mixed oxide film. It can be contained within a small range of 5 × 10 −4 Ωcm or less. A small amount of other elements such as titanium, zirconium, magnesium, aluminum, and germanium can be added to the mixed oxide. However, in this embodiment, the specific resistance of the mixed oxide is not limited to the above range.

(導電層)
第1導電層15及び第2導電層25は、金属層20等の導電材料で形成できる。金属層20としては、例えば、銅層や銅合金層、銀層や銀合金層、或いは、アルミニウムを含有するアルミニウム合金層(アルミニウム含有層)、更には、金、チタン、モリブデン、或いはこれらの合金を採用することができる。ニッケルは強磁性体であるため、成膜レートが落ちるものの、スパッタリング等の真空成膜で形成することができる。クロムは、環境汚染の問題や抵抗値が大きいというデメリットを有するが、本実施形態に係る金属層の材料として用いることができる。透明基板40や透明樹脂層に対する導電層の密着性を得るために、銅や銀、あるいはアルミニウムに、マグネシウム、カルシウム、チタン、モリブデン、インジウム、錫、亜鉛、ネオジウム、ニッケル、アルミニウム、アンチモンから構成される群より選択される1以上の金属元素が添加された合金を採用することが好ましい。
(Conductive layer)
The first conductive layer 15 and the second conductive layer 25 can be formed of a conductive material such as the metal layer 20. Examples of the metal layer 20 include a copper layer, a copper alloy layer, a silver layer, a silver alloy layer, an aluminum alloy layer containing aluminum (aluminum-containing layer), gold, titanium, molybdenum, or an alloy thereof. Can be adopted. Since nickel is a ferromagnetic material, it can be formed by vacuum film formation such as sputtering although the film formation rate is lowered. Chromium has the disadvantage of environmental pollution and a large resistance value, but can be used as a material for the metal layer according to the present embodiment. In order to obtain adhesion of the conductive layer to the transparent substrate 40 and the transparent resin layer, it is composed of copper, silver, or aluminum, magnesium, calcium, titanium, molybdenum, indium, tin, zinc, neodymium, nickel, aluminum, antimony. It is preferable to employ an alloy to which one or more metal elements selected from the group are added.

第1タッチセンシング配線1及び第2タッチセンシング配線2の各々を構成する第1導電層15及び第2導電層25に用いられる金属層としては、銀に対してカルシウムが1.5at%添加された銀合金を用いることができる。第1導電層15及び第2導電層25のいずれにおいても、酸化インジウムと酸化亜鉛と酸化錫を含む複合酸化物層によって上記銀合金層が挟持された3層構造を用いることができる。   As a metal layer used for the first conductive layer 15 and the second conductive layer 25 constituting each of the first touch sensing wiring 1 and the second touch sensing wiring 2, 1.5 at% calcium is added to silver. A silver alloy can be used. In each of the first conductive layer 15 and the second conductive layer 25, a three-layer structure in which the silver alloy layer is sandwiched by a composite oxide layer containing indium oxide, zinc oxide, and tin oxide can be used.

導電性金属酸化物層で挟持された3層の積層構造において、例えば、銅や銀に添加されたマグネシムやカルシウムは熱処理時に選択的に酸化され、導電性金属酸化物と金属層との界面に析出し易い。あるいは、酸化により銅合金や銀合金の表面や断面に酸化マグネシウムや酸化カルシウムが析出し易い。こうした選択的な酸化や析出は、銅や銀のマイグレーションを抑制し、結果として、上記3層積層構造の信頼性を向上できる。金属元素を金属層20に添加する量は、4at%以下であれば、銅合金や銀合金の抵抗値を大きく上げることがないので好ましい。銅合金や銀合金の成膜方法としては、例えば、スパッタリング等の真空成膜法を用いることができる。   In a three-layer structure sandwiched between conductive metal oxide layers, for example, magnesium or calcium added to copper or silver is selectively oxidized during heat treatment, and is formed at the interface between the conductive metal oxide and the metal layer. Easy to precipitate. Alternatively, magnesium oxide or calcium oxide tends to precipitate on the surface or cross section of a copper alloy or silver alloy by oxidation. Such selective oxidation or precipitation suppresses migration of copper and silver, and as a result, the reliability of the three-layer laminated structure can be improved. The amount of the metal element added to the metal layer 20 is preferably 4 at% or less because the resistance value of the copper alloy or the silver alloy is not increased greatly. As a film formation method for the copper alloy or silver alloy, for example, a vacuum film formation method such as sputtering can be used.

金属層20として、銅合金薄膜、銀合金薄膜、或いはアルミニウム合金の薄膜を採用する場合、膜厚を100nm以上或いは150nm以上とすると、可視光をほとんど透過しなくなる。したがって、本実施形態に係る金属層20は、例えば、100nm〜300nmの膜厚を有していれば、十分な遮光性を得ることができる。金属層20の膜厚は、300nmを超えてもよい。なお、後述するように、上記導電層の材料は、後述するアレイ基板に設けられる配線や電極にも適用することができる。また、本実施形態においては、アクティブ素子と電気的に連携する配線の構造として、例えば、ゲート電極やゲート配線の構造として、導電性金属酸化物層によって金属層が挟持された積層構造を採用することができる。   When a copper alloy thin film, a silver alloy thin film, or an aluminum alloy thin film is employed as the metal layer 20, when the film thickness is 100 nm or more or 150 nm or more, visible light is hardly transmitted. Therefore, if the metal layer 20 which concerns on this embodiment has a film thickness of 100 nm-300 nm, for example, sufficient light-shielding property can be obtained. The film thickness of the metal layer 20 may exceed 300 nm. As will be described later, the material of the conductive layer can also be applied to wirings and electrodes provided on an array substrate described later. In the present embodiment, as a wiring structure that is electrically linked to the active element, for example, a stacked structure in which a metal layer is sandwiched between conductive metal oxide layers is employed as a structure of a gate electrode or a gate wiring. be able to.

金属層20が銅層や銅合金層、あるいは銀層や銀合金である場合、上述した導電性金属酸化物層は、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化ガリウム、酸化ビスマス及び酸化錫から選択される2種以上の金属酸化物を含む複合酸化物であることが望ましい。銅層や銅合金層、あるいは銀層や銀合金は、カラーフィルタを構成する透明樹脂層やガラス基板(透明基板)に対する密着性が低い。このため、銅層や銅合金層、あるいは銀層や銀合金銅層をこのまま表示装置基板に適用した場合、実用的な表示装置基板を実現することは難しい。しかしながら、上述した複合酸化物は、カラーフィルタ(複数色の着色パターン)やブラックマトリクスBM(黒色層)、及びガラス基板(透明基板)等に対する密着性を十分に有しており、かつ、銅層や銅合金層に対する密着性も十分である。このため、複合酸化物を用いて銅合金層或いは銀合金層を表示装置基板に適用した場合、実用的な表示装置基板を実現することが可能となる。   When the metal layer 20 is a copper layer, a copper alloy layer, or a silver layer or a silver alloy, the conductive metal oxide layer described above is selected from indium oxide, zinc oxide, antimony oxide, gallium oxide, bismuth oxide, and tin oxide. It is desirable that the composite oxide contains two or more metal oxides. A copper layer, a copper alloy layer, or a silver layer or a silver alloy has low adhesion to a transparent resin layer or a glass substrate (transparent substrate) constituting the color filter. For this reason, when a copper layer, a copper alloy layer, or a silver layer or a silver alloy copper layer is applied to a display device substrate as it is, it is difficult to realize a practical display device substrate. However, the composite oxide described above has sufficient adhesion to a color filter (colored patterns of a plurality of colors), a black matrix BM (black layer), a glass substrate (transparent substrate), and the like, and a copper layer. Adhesiveness to the copper alloy layer is also sufficient. For this reason, when a copper alloy layer or a silver alloy layer is applied to a display device substrate using a composite oxide, a practical display device substrate can be realized.

また、薄膜トランジスタを構成するゲート電極とゲート配線に用いられる金属層20としては、銀に対してカルシウムが1.5at%添加された銀合金を用いることができる。酸化インジウムと酸化亜鉛と酸化錫を含む複合酸化物層によって上記銀合金層が挟持された3層構造を用いることができる。   In addition, as the metal layer 20 used for the gate electrode and the gate wiring constituting the thin film transistor, a silver alloy in which 1.5 at% calcium is added to silver can be used. A three-layer structure in which the silver alloy layer is sandwiched between composite oxide layers containing indium oxide, zinc oxide, and tin oxide can be used.

銅、銅合金、銀、銀合金、或いはこれらの酸化物、窒化物は、ガラス等の透明基板やブラックマトリクス等に対する十分な密着性を一般的に有していない。そのため、導電性金属酸化物層を設けない場合、タッチセンシング配線とガラス等の透明基板との界面、或いは、タッチセンシング配線と黒色層の界面で剥がれが生じる可能性がある。細い配線パターンを有する第1タッチセンシング配線1及び第2タッチセンシング配線2として銅或いは銅合金を用いる場合、金属層(銅或いは銅合金)の下地層として導電性金属酸化物層が形成されていない表示装置基板(対向基板)においては、剥がれによる不良以外にも、表示装置基板の製造工程の途中でタッチセンシング配線に静電破壊による不良が生じる場合があり、実用的ではない。このような第1タッチセンシング配線1及び第2タッチセンシング配線2における静電破壊は、カラーフィルタやブラックマトリクス等を透明基板上に積層するといった後工程、表示装置基板とアレイ基板とを貼り合わせる工程、又は洗浄工程等によって配線パターンに静電気が蓄積され、静電破壊によりパターン欠け、断線等を生じる現象である。   Copper, copper alloys, silver, silver alloys, or oxides and nitrides thereof generally do not have sufficient adhesion to a transparent substrate such as glass, a black matrix, or the like. Therefore, when the conductive metal oxide layer is not provided, peeling may occur at the interface between the touch sensing wiring and a transparent substrate such as glass, or at the interface between the touch sensing wiring and the black layer. When copper or copper alloy is used as the first touch sensing wiring 1 and the second touch sensing wiring 2 having a thin wiring pattern, a conductive metal oxide layer is not formed as a base layer of a metal layer (copper or copper alloy). In the display device substrate (counter substrate), in addition to defects due to peeling, defects due to electrostatic breakdown may occur in the touch sensing wiring during the manufacturing process of the display device substrate, which is not practical. Such electrostatic breakdown in the first touch sensing wiring 1 and the second touch sensing wiring 2 is a post process in which a color filter, a black matrix or the like is laminated on a transparent substrate, and a process in which the display device substrate and the array substrate are bonded together. Alternatively, static electricity is accumulated in the wiring pattern by a cleaning process or the like, and the pattern is broken or disconnected due to electrostatic breakdown.

銅や銅合金あるいは銀や銀合金は導電率が高く、配線材料として好ましい。しかしながら、銅合金の表面には、導電性を有しない銅酸化物が経時的に形成され、電気的なコンタクトが困難となることがある。銀や銀合金は、硫化物や酸化物を形成し易い。その一方、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化錫等の複合酸化物層で銅合金層や銀合金層を覆うことで、安定したオーミックコンタクトを実現することができ、このような複合酸化物層を用いる場合では後述する第3実施形態での、トランスファ等の電気的実装を容易に行うことができる。   Copper, copper alloy, silver or silver alloy has high electrical conductivity and is preferable as a wiring material. However, non-conductive copper oxide is formed over time on the surface of the copper alloy, and electrical contact may be difficult. Silver and silver alloys easily form sulfides and oxides. On the other hand, a stable ohmic contact can be realized by covering a copper alloy layer or a silver alloy layer with a composite oxide layer such as indium oxide, zinc oxide, antimony oxide, and tin oxide. In the case of using layers, electrical mounting such as transfer can be easily performed in a third embodiment described later.

本発明の実施形態に適用可能な第1導電性金属酸化物層21、金属層20、及び第2導電性金属酸化物層22で構成される層構造としては、以下のような変形例が挙げられる。例えば、中心基材として酸化インジウムを含有するITO(Indium Tin Oxide)やIZTO(Indium Zinc Tin Oxide、Zは酸化亜鉛)において酸素が不足した状態で、例えば、銅合金層など金属層の上に導電性金属酸化物層を成膜することによって得られる層構造、或いは、酸化モリブデン、酸化タングステン、酸化ニッケルと酸化銅の混合酸化物、酸化チタン、等をアルミニウム合金や銅合金など金属層の上にこれら金属酸化物を積層することによって得られる層構造等が挙げられる。導電性金属酸化物層で金属層を挟持する3層構造は、スパッタ装置等の真空成膜装置で、連続成膜できるというメリットがある。   Examples of the layer structure composed of the first conductive metal oxide layer 21, the metal layer 20, and the second conductive metal oxide layer 22 applicable to the embodiment of the present invention include the following modifications. It is done. For example, ITO (Indium Tin Oxide) or IZTO (Indium Zinc Tin Oxide, where Z is zinc oxide) containing indium oxide as a central base material is electrically conductive on a metal layer such as a copper alloy layer. Layer structure obtained by forming a conductive metal oxide layer, or molybdenum oxide, tungsten oxide, mixed oxide of nickel oxide and copper oxide, titanium oxide, etc. on a metal layer such as aluminum alloy or copper alloy Examples thereof include a layer structure obtained by laminating these metal oxides. The three-layer structure in which the metal layer is sandwiched between the conductive metal oxide layers has an advantage that the film can be continuously formed by a vacuum film forming apparatus such as a sputtering apparatus.

例えば、銀合金層と導電性金属酸化物層とを一括エッチングする観点から、銀合金を挟持する導電性金属酸化物層には、酸化亜鉛や酸化ガリウムを含む複合酸化物を用いることができる。このような銀合金層と導電性金属酸化物層との積層構造は、周知のフォトリソグラフィの手法にて、1液のエッチャントにて1回のエッチングでパターン形成できる。例えば、後述する有機ELの光反射性の画素電極として、酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物を導電性金属酸化物層として適用できる。酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物は仕事関数が高い。有機EL表示装置の陽極として、酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物と銀合金層との積層構造は、画素電極に好適である。   For example, from the viewpoint of collectively etching the silver alloy layer and the conductive metal oxide layer, a composite oxide containing zinc oxide or gallium oxide can be used for the conductive metal oxide layer sandwiching the silver alloy. Such a laminated structure of the silver alloy layer and the conductive metal oxide layer can be patterned by a single etching with one etchant by a known photolithography technique. For example, a composite oxide of indium oxide, gallium oxide, and antimony oxide can be used as a conductive metal oxide layer as a later-described organic EL light-reflective pixel electrode. A composite oxide of indium oxide, gallium oxide, and antimony oxide has a high work function. As an anode of an organic EL display device, a stacked structure of a composite oxide of indium oxide, gallium oxide, and antimony oxide and a silver alloy layer is suitable for a pixel electrode.

第1導電性金属酸化物層21及び第2導電性金属酸化物層22は、銅や銀に対するバリア性を持つ。導電性金属酸化物によって銅配線や銀配線が挟持された構造においては、銅や銀のマイグレーション等によるアクティブ素子の劣化を抑制することができ、アクティブ素子向けの高導電性配線として好ましい。   The first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 have a barrier property against copper and silver. In a structure in which a copper wiring or silver wiring is sandwiched between conductive metal oxides, deterioration of the active element due to migration of copper or silver can be suppressed, which is preferable as a highly conductive wiring for the active element.

(黒色層)
第1黒色層16及び第2黒色層26は、表示装置DSP1のブラックマトリクスとして機能する。黒色層は、例えば、黒色の色材を分散させた着色樹脂で構成されている。銅の酸化物や銅合金の酸化物は、十分な黒色や低い反射率を得にくい。例えば、黒色層を金属酸化物で形成する場合、おおよそ10%から30%の可視域の光反射率であり、かつ、可視域においてフラットな反射率を得にくく着色して見える。本実施形態に係る黒色層とガラス等の基板や、透明樹脂層との間の界面における可視光の反射率は略3%以下に抑えられ、高い視認性が得られる。前記透明樹脂は、表示装置への保護ガラス貼り付けのための接着層を含む。
(Black layer)
The first black layer 16 and the second black layer 26 function as a black matrix of the display device DSP1. The black layer is made of, for example, a colored resin in which a black color material is dispersed. Copper oxides and copper alloy oxides are difficult to obtain sufficient black color and low reflectance. For example, when the black layer is formed of a metal oxide, it has a light reflectance in the visible range of approximately 10% to 30%, and it appears to be colored with difficulty in obtaining a flat reflectance in the visible range. The visible light reflectance at the interface between the black layer and the substrate such as glass or the transparent resin layer according to the present embodiment is suppressed to about 3% or less, and high visibility is obtained. The transparent resin includes an adhesive layer for attaching a protective glass to the display device.

黒色の色材としては、カーボン、カーボンナノチューブ、カーボンナノホーン、カーボンナノブラシ、或いは、複数の有機顔料の混合物が適用可能である。例えば、黒色の色材全体の量に対して51質量%以上の割合で、即ち、主な色材としてカーボンを用いる。反射色を調整するため、青もしくは赤等の有機顔料を黒色の色材に添加して用いることができる。例えば、出発材料である感光性黒色塗布液に含まれるカーボンの濃度を調整する(カーボン濃度を下げる)ことにより、フォトリソグラフィ工程での黒色層の再現性を向上させることができる。   As the black color material, carbon, carbon nanotube, carbon nanohorn, carbon nanobrush, or a mixture of a plurality of organic pigments can be applied. For example, carbon is used as a main color material at a ratio of 51% by mass or more with respect to the total amount of the black color material. In order to adjust the reflection color, an organic pigment such as blue or red can be added to the black color material. For example, the reproducibility of the black layer in the photolithography process can be improved by adjusting the concentration of carbon contained in the photosensitive black coating liquid that is the starting material (lowering the carbon concentration).

表示装置DSP1の製造装置である大型露光装置を用いた場合であっても、例えば、1〜9μmの幅(細線)を有するパターンを有する黒色層を形成することができる(パターニング)。なお、本実施形態におけるカーボン濃度の範囲は、樹脂や硬化剤と顔料とを含めた全体の固形分に対して、4以上50以下の質量%の範囲内に設定している。ここで、カーボン量として、カーボン濃度が50質量%を超えてもよいが、全体の固形分に対してカーボン濃度が50質量%を超えると塗膜適性が低下する傾向がある。また、カーボン濃度を4質量%未満に設定した場合、十分な黒色を得ることができず、黒色層下に位置する下地の金属層で生じる反射光が大きく視認され、視認性を低下させることがある。   Even when a large exposure apparatus which is a manufacturing apparatus of the display apparatus DSP1 is used, for example, a black layer having a pattern having a width (thin line) of 1 to 9 μm can be formed (patterning). In addition, the range of the carbon concentration in this embodiment is set in the range of 4 to 50% by mass with respect to the total solid content including the resin, the curing agent, and the pigment. Here, as the amount of carbon, the carbon concentration may exceed 50% by mass. However, when the carbon concentration exceeds 50% by mass with respect to the entire solid content, the suitability of the coating film tends to decrease. In addition, when the carbon concentration is set to less than 4% by mass, sufficient black color cannot be obtained, and reflected light generated in the underlying metal layer located under the black layer is greatly recognized, thereby reducing visibility. is there.

後工程であるフォトリソグラフィにおいて露光処理を行う場合、露光対象の基板と、マスクとの位置合わせ(アライメント)が行われる。この時、アライメントを優先し、例えば、透過測定による黒色層の光学濃度を2以下とすることができる。カーボン以外に、黒色の色調整として複数の有機顔料の混合物を用いて黒色層を形成してもよい。ガラスや透明樹脂等の基材の屈折率(約1.5)を考慮し、黒色層とそれら基材との間の界面における反射率が3%以下となるように、黒色層の反射率が設定される。この場合、黒色色材の含有量、種類、色材に用いられる樹脂、膜厚を調整することが望ましい。これらの条件を最適化することで、屈折率がおよそ1.5であるガラス等の基材と黒色層との間の界面における反射率を、可視光の波長領域内で3%以下にすることができ、低反射率を実現することができる。発光層から出射された光に起因する反射光が、例えば、アクティブ素子に入射し、誤動作することを防止できる。アレイ基板が備えるアクティブ素子が、可視光域に感度を持っている場合、導電層の裏面からの反射光がアクティブ素子に入射し、アクティブ素子の誤動作を招くことがある。黒色層を表示機能層に近い反対側(導電層の裏面)、共に配設することで反射光の入射によるアクティブ素子の誤動作を防ぐことができる。
また、観察者の視認性の向上を配慮して、黒色層の反射率は、3%以下とすることが望ましい。なお、通常、カラーフィルタに用いられるアクリル樹脂、また、液晶材料の屈折率は、おおよそ1.5以上1.7以下の範囲である。なお、赤色、緑色、青色の各々複数着色画素を具備するカラーフィルタを、対向基板上に配設してもよい。
When exposure processing is performed in photolithography, which is a subsequent process, alignment between the substrate to be exposed and the mask is performed. At this time, priority is given to alignment, and for example, the optical density of the black layer by transmission measurement can be made 2 or less. In addition to carbon, a black layer may be formed using a mixture of a plurality of organic pigments as a black color adjustment. Considering the refractive index (about 1.5) of the base material such as glass or transparent resin, the reflectance of the black layer is such that the reflectance at the interface between the black layer and the base material is 3% or less. Is set. In this case, it is desirable to adjust the content and type of the black color material, the resin used for the color material, and the film thickness. By optimizing these conditions, the reflectance at the interface between the black layer having a refractive index of approximately 1.5 and the black layer is set to 3% or less in the visible wavelength range. And low reflectivity can be realized. For example, it is possible to prevent the reflected light caused by the light emitted from the light emitting layer from entering the active element and malfunctioning. When the active element included in the array substrate has sensitivity in the visible light region, reflected light from the back surface of the conductive layer may enter the active element and cause the active element to malfunction. By disposing the black layer together with the opposite side (back surface of the conductive layer) close to the display function layer, it is possible to prevent malfunction of the active element due to incidence of reflected light.
In consideration of improving the visibility of the observer, the reflectance of the black layer is desirably 3% or less. In general, the refractive index of the acrylic resin used for the color filter and the liquid crystal material is approximately in the range of 1.5 to 1.7. Note that a color filter including a plurality of colored pixels of red, green, and blue may be provided on the counter substrate.

(アレイ基板200の構造)
次に、表示装置DSP1を構成するアレイ基板200の構造について説明する。
アレイ基板200の基板45としては、透明基板を用いる必要はなく、例えば、アレイ基板200に適用可能な基板として、ガラス基板、セラミック基板、石英基板、サファイア基板、シリコン、炭化シリコンやシリコンゲルマニウムなどの半導体基板、あるいはプラスチック基板等が挙げられる。
アレイ基板200においては、第4絶縁層14、第4絶縁層14上に形成されたアクティブ素子68、第4絶縁層14及びアクティブ素子68を覆うように形成された第3絶縁層13、アクティブ素子68のチャネル層58に対向するように第3絶縁層13上に形成されたゲート電極95、第3絶縁層13及びゲート電極95を覆うように形成された第2絶縁層12、及び第2絶縁層12上に形成された平坦化層96が、基板45上に、順に積層されている。
(Structure of array substrate 200)
Next, the structure of the array substrate 200 constituting the display device DSP1 will be described.
The substrate 45 of the array substrate 200 need not be a transparent substrate. For example, as a substrate applicable to the array substrate 200, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, silicon, silicon carbide, silicon germanium, or the like can be used. A semiconductor substrate, a plastic substrate, etc. are mentioned.
In the array substrate 200, the fourth insulating layer 14, the active element 68 formed on the fourth insulating layer 14, the third insulating layer 13 formed so as to cover the fourth insulating layer 14 and the active element 68, the active element 68, the gate electrode 95 formed on the third insulating layer 13 so as to face the channel layer 58, the second insulating layer 12 formed so as to cover the third insulating layer 13 and the gate electrode 95, and the second insulating layer. A planarizing layer 96 formed on the layer 12 is sequentially stacked on the substrate 45.

平坦化層96には、アクティブ素子68のドレイン電極56に対応する位置にコンタクトホール93が形成されている。また、平坦化層96上には、チャネル層58に対応する位置にバンク94が形成されている。断面視において互いに隣り合うバンク94の間の領域においては、即ち、平面視においてバンク94に囲まれた領域においては、平坦化層96の上面、コンタクトホール93の内部、及びドレイン電極56を覆うように下部電極88(画素電極)が形成されている。なお、下部電極88は、バンク94の上面には形成されていなくてもよい。
更に、下部電極88、バンク94、及び平坦化層96を覆うようにホール注入層91が形成されている。ホール注入層91上には、順に、発光層92、上部電極87、及び封止層109が積層されている。
下部電極88は、後述するように、銀あるいは銀合金層が導電性金属酸化物層によって挟持された構成を有する。
なお、図2において、符号29は、下部電極88、ホール注入層91、発光層92、及び上部電極87で構成された発光領域を示している。
A contact hole 93 is formed in the planarizing layer 96 at a position corresponding to the drain electrode 56 of the active element 68. A bank 94 is formed on the planarization layer 96 at a position corresponding to the channel layer 58. In a region between the banks 94 adjacent to each other in a cross-sectional view, that is, in a region surrounded by the banks 94 in a plan view, the upper surface of the planarization layer 96, the inside of the contact hole 93, and the drain electrode 56 are covered. A lower electrode 88 (pixel electrode) is formed on the substrate. Note that the lower electrode 88 may not be formed on the upper surface of the bank 94.
Further, a hole injection layer 91 is formed so as to cover the lower electrode 88, the bank 94, and the planarization layer 96. On the hole injection layer 91, a light emitting layer 92, an upper electrode 87, and a sealing layer 109 are sequentially stacked.
As will be described later, the lower electrode 88 has a configuration in which a silver or silver alloy layer is sandwiched between conductive metal oxide layers.
In FIG. 2, reference numeral 29 indicates a light emitting region constituted by the lower electrode 88, the hole injection layer 91, the light emitting layer 92, and the upper electrode 87.

上部電極87は、例えば、膜厚11nmの銀合金層が膜厚40nmの複合酸化物で挟持された透明導電膜である。下部電極88は、膜厚250nmの銀合金層が膜厚30nmの複合酸化物で挟持された構成を有する。なお、上記複合酸化物層を導電性金属酸化物層に適用し、銀合金層の膜厚を、例えば、9nmから15nmの範囲に設定し、導電性金属酸化物層によって銀合金層が挟持された3層積層構造を用いることが好ましい。この場合、高い透過率の透明導電膜を実現することができる。
また、上記複合酸化物層を導電性金属酸化物層に適用し、銀合金層の膜厚を、例えば、100nmから250nmの範囲内、あるいは、300nm以上の膜厚に設定し、導電性金属酸化物層によって銀合金層が挟持された3層積層構造を採用してもよい。この場合、可視光に対して高い反射率を有する反射電極を実現することができる。
The upper electrode 87 is, for example, a transparent conductive film in which a silver alloy layer having a thickness of 11 nm is sandwiched between complex oxides having a thickness of 40 nm. The lower electrode 88 has a structure in which a silver alloy layer having a thickness of 250 nm is sandwiched between complex oxides having a thickness of 30 nm. The composite oxide layer is applied to the conductive metal oxide layer, and the film thickness of the silver alloy layer is set, for example, in the range of 9 nm to 15 nm, and the silver alloy layer is sandwiched between the conductive metal oxide layers. It is preferable to use a three-layer structure. In this case, a transparent conductive film having a high transmittance can be realized.
In addition, the composite oxide layer is applied to the conductive metal oxide layer, and the film thickness of the silver alloy layer is set within a range of, for example, 100 nm to 250 nm, or 300 nm or more. A three-layer structure in which a silver alloy layer is sandwiched between physical layers may be adopted. In this case, a reflective electrode having a high reflectance with respect to visible light can be realized.

バンク94の材料としては、アクリル樹脂、ポリイミド樹脂、ノボラックフェノール樹脂等の有機樹脂を用いることができる。バンク94には、更に、酸化シリコン、酸窒化シリコン等の無機材料を積層してもよい。
平坦化層96の材料としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を用いてもよい。低誘電率材料(low−k材料)を用いることもできる。
なお、視認性向上のため、平坦化層96や封止層109、あるいは、基板45のいずれかが、光散乱の機能を有してもよい。あるいは、基板45の上方に光散乱層を形成してもよい。
As a material of the bank 94, an organic resin such as an acrylic resin, a polyimide resin, or a novolac phenol resin can be used. The bank 94 may be further laminated with an inorganic material such as silicon oxide or silicon oxynitride.
As a material for the planarization layer 96, an acrylic resin, a polyimide resin, a benzocyclobutene resin, a polyamide resin, or the like may be used. A low dielectric constant material (low-k material) can also be used.
In order to improve visibility, any of the planarization layer 96, the sealing layer 109, or the substrate 45 may have a light scattering function. Alternatively, a light scattering layer may be formed above the substrate 45.

(アクティブ素子68)
図7は、本発明の第1実施形態に係る表示装置DSP1を部分的に示す拡大図であり、図3のB−B’線に沿う断面図である。また、図7は、画素電極に接続されているアクティブ素子68として用いられるトップゲート構造を有する薄膜トランジスタ(TFT)の構造の一例を示している。なお、図7においては、対向基板100と封止層109を省略している。
(Active element 68)
FIG. 7 is an enlarged view partially showing the display device DSP1 according to the first embodiment of the present invention, and is a cross-sectional view taken along the line BB ′ of FIG. FIG. 7 shows an example of a structure of a thin film transistor (TFT) having a top gate structure used as the active element 68 connected to the pixel electrode. In FIG. 7, the counter substrate 100 and the sealing layer 109 are omitted.

アクティブ素子68は、チャネル層58と、チャネル層58の一端(第一端、図7におけるチャネル層58の左端)に接続されたドレイン電極56と、チャネル層58の他端(第二端、図7におけるチャネル層58の右端)に接続されたソース電極54と、第3絶縁層13を介してチャネル層58に対向配置されたゲート電極95とを備える。後述するように、チャネル層58は、ゲート絶縁層と接触しており、酸化物半導体で構成されている。アクティブ素子68は、発光層を駆動する。   The active element 68 includes a channel layer 58, a drain electrode 56 connected to one end of the channel layer 58 (first end, the left end of the channel layer 58 in FIG. 7), and the other end (second end, FIG. 7 on the right end of the channel layer 58 in FIG. 7 and a gate electrode 95 disposed opposite to the channel layer 58 with the third insulating layer 13 interposed therebetween. As will be described later, the channel layer 58 is in contact with the gate insulating layer and is made of an oxide semiconductor. The active element 68 drives the light emitting layer.

図7は、アクティブ素子68を構成するチャネル層58、ドレイン電極56、及びソース電極54が第4絶縁層14上に形成されている構造を示しているが、本発明はこのような構造を限定しない。第4絶縁層14を設けずに、基板45上にアクティブ素子68を直接形成してもよい。また、ボトムゲート構造の薄膜トランジスタを適用してもよい。   FIG. 7 shows a structure in which the channel layer 58, the drain electrode 56, and the source electrode 54 constituting the active element 68 are formed on the fourth insulating layer 14, but the present invention limits such a structure. do not do. The active element 68 may be formed directly on the substrate 45 without providing the fourth insulating layer 14. A bottom-gate thin film transistor may be used.

図7に示すソース電極54及びドレイン電極56は、同一工程において、同時に形成される。また、ソース電極54及びドレイン電極56は、同じ構成の導電層を備える。第1実施形態では、ソース電極54及びドレイン電極56の構造として、チタン/アルミニウム合金/チタン、モリブデン/アルミニウム合金/モリブデン等の3層構造を採用することができる。ここで、アルミニウム合金は、アルミニウム−ネオジウムの合金である。   The source electrode 54 and the drain electrode 56 shown in FIG. 7 are formed simultaneously in the same process. The source electrode 54 and the drain electrode 56 include conductive layers having the same configuration. In the first embodiment, a three-layer structure such as titanium / aluminum alloy / titanium and molybdenum / aluminum alloy / molybdenum can be adopted as the structure of the source electrode 54 and the drain electrode 56. Here, the aluminum alloy is an aluminum-neodymium alloy.

ゲート電極95の下部に位置する第3絶縁層13は、ゲート電極95と同じ幅を有する絶縁層であってもよい。この場合、例えば、ゲート電極95をマスクとして用いたドライエッチングを行い、ゲート電極95の周囲の第3絶縁層13を除去する。これによって、ゲート電極95と同じ幅を有する絶縁層を形成することができる。ゲート電極95をマスクとして用いて絶縁層をドライエッチングにて加工する技術は、一般に自己整合と称される。   The third insulating layer 13 located below the gate electrode 95 may be an insulating layer having the same width as the gate electrode 95. In this case, for example, dry etching using the gate electrode 95 as a mask is performed, and the third insulating layer 13 around the gate electrode 95 is removed. Thus, an insulating layer having the same width as the gate electrode 95 can be formed. A technique for processing an insulating layer by dry etching using the gate electrode 95 as a mask is generally called self-alignment.

酸化物半導体で形成されたチャネル層を備える薄膜トランジスタによる有機ELやLEDの駆動は、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタによる駆動より好ましい。
例えば、IGZOと称される酸化物半導体は、スパッタリングなどの真空成膜で一括して形成される。酸化物半導体が成膜された後においては、TFT等のパターン形成後の熱処理も一括して行われる。このため、チャネル層に関わる電気的特性(例えば、Vth)のばらつきが極めて少ない。有機ELやLEDの駆動はその輝度のばらつきを抑えるため、前記薄膜トランジスタのVthのばらつきを小さい範囲に抑える必要がある。
Driving an organic EL or LED using a thin film transistor including a channel layer formed of an oxide semiconductor is preferable to driving using a thin film transistor including a channel layer formed of a polysilicon semiconductor.
For example, oxide semiconductors called IGZO are collectively formed by vacuum film formation such as sputtering. After the oxide semiconductor is formed, heat treatment after forming a pattern such as a TFT is also performed in a lump. For this reason, variation in electrical characteristics (for example, Vth) related to the channel layer is extremely small. In order to suppress variations in luminance when driving an organic EL or LED, it is necessary to suppress variations in Vth of the thin film transistor within a small range.

一方、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタにおいては、薄膜トランジスタの前駆体であるアモルファスシリコンを、トランジスタの個々にレーザーアニールを施すことが必要で、個々のレーザーアニールが薄膜トランジスタのVthのばらつきを招いてしまう。この観点で、有機ELやLEDを備えた表示装置に用いられる薄膜トランジスタは、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタであることが好ましい。   On the other hand, in a thin film transistor having a channel layer formed of a polysilicon semiconductor, it is necessary to perform laser annealing of amorphous silicon, which is a precursor of the thin film transistor, to each of the transistors. Will be invited. From this viewpoint, the thin film transistor used in the display device including the organic EL or LED is preferably a thin film transistor including a channel layer formed of an oxide semiconductor.

また、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタはリーク電流が極めて少ないために、走査信号や映像信号の入力の後の安定性が高い。ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタは、酸化物半導体のトランジスタと比較して2桁以上リーク電流が大きい。このリーク電流が少ないことは、高精度のタッチセンシングにつながり、好ましい。   In addition, a thin film transistor including a channel layer formed using an oxide semiconductor has extremely low leakage current, and thus has high stability after a scan signal or a video signal is input. A thin film transistor including a channel layer formed of a polysilicon semiconductor has a leakage current larger by two digits or more than an oxide semiconductor transistor. It is preferable that this leakage current is small because it leads to highly accurate touch sensing.

チャネル層58の材料としては、例えば、IGZOと称される酸化物半導体を用いることができる。チャネル層58を構成する酸化物半導体の材料としては、ガリウム、インジウム、亜鉛、錫、アルミニウム、ゲルマニウム、及びセリウムから構成される群より選ばれる1種以上を含有する金属酸化物と、少なくともアンチモン及びビスマスのうちいずれかを含有する金属酸化物とを含む材料を用いることができる。   As a material of the channel layer 58, for example, an oxide semiconductor called IGZO can be used. The oxide semiconductor material constituting the channel layer 58 includes a metal oxide containing at least one selected from the group consisting of gallium, indium, zinc, tin, aluminum, germanium, and cerium, and at least antimony and A material containing any one of bismuth and a metal oxide can be used.

本実施形態では、酸化インジウム、酸化ガリウム、及び酸化亜鉛を含む酸化物半導体を用いている。酸化物半導体で形成されるチャネル層58の材料は、単結晶、多結晶、微結晶、微結晶とアモルファスとの混合体、或いは、アモルファスのいずれでもよい。酸化物半導体の膜厚としては、2nm〜50nmの範囲内の膜厚とすることができる。チャネル層58は、ポリシリコン半導体で形成してもよい。   In this embodiment, an oxide semiconductor containing indium oxide, gallium oxide, and zinc oxide is used. The material of the channel layer 58 formed using an oxide semiconductor may be any of single crystal, polycrystal, microcrystal, a mixture of microcrystal and amorphous, or amorphous. The film thickness of the oxide semiconductor can be a film thickness in the range of 2 nm to 50 nm. The channel layer 58 may be formed of a polysilicon semiconductor.

更に、2つの薄膜トランジスタが積層された構造が採用されてもよい。この場合、下層に位置する薄膜トランジスタとして、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。上層に位置する薄膜トランジスタとして、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。このような2つの薄膜トランジスタが積層された構造においては、平面視、マトリクス状に薄膜トランジスタが配置される。この構造においては、ポリシリコン半導体によって高い移動度が得られ、酸化物半導体によって低リーク電流を実現できる。即ち、ポリシリコン半導体のメリットと酸化物半導体のメリットの両方を共に活かすことができる。   Furthermore, a structure in which two thin film transistors are stacked may be employed. In this case, a thin film transistor including a channel layer formed of a polysilicon semiconductor is used as a thin film transistor located in a lower layer. A thin film transistor including a channel layer formed using an oxide semiconductor is used as a thin film transistor positioned in an upper layer. In such a structure in which two thin film transistors are stacked, the thin film transistors are arranged in a matrix in a plan view. In this structure, high mobility is obtained by the polysilicon semiconductor, and low leakage current can be realized by the oxide semiconductor. That is, both the merit of the polysilicon semiconductor and the merit of the oxide semiconductor can be utilized together.

酸化物半導体もしくはポリシリコン半導体を、例えば、p/n接合をもつ相補型のトランジスタの構成に用いることができ、あるいは、n型接合のみを有する単チャネル型トランジスタの構成にて用いることができる。酸化物半導体の積層構造として、例えば、n型酸化物半導体と、このn型の酸化物半導体と電気的特性が異なるn型酸化物半導体とが積層された積層構造が採用されてもよい。積層されるn型酸化物半導体は、複数層で構成されてもよい。積層されるn型酸化物半導体においては、下地のn型半導体のバンドギャップを、上層に位置するn型半導体のバンドギャップとは異ならせることができる。
チャネル層の上面が、例えば、異なる酸化物半導体で覆われた構成を採用してもよい。
あるいは、例えば、結晶性のn型酸化物半導体上に、微結晶の(非晶質に近い)酸化物半導体が積層された積層構造を採用してもよい。ここで微結晶とは、例えば、スパッタリング装置にて成膜された非晶質の酸化物半導体を、180℃以上450℃以下の範囲で熱処理した微結晶状の酸化物半導体膜を言う。あるいは、成膜時の基板温度を200℃前後に設定した状態で成膜された微結晶状の酸化物半導体膜を言う。微結晶状の酸化物半導体膜は、TEMなどの観察方法により、少なくとも1nmから3nm前後、或いは、3nmより大きい結晶粒を観察することができる酸化物半導体膜である。
酸化物半導体は、非晶質から結晶質に変化させることで、キャリア移動度の改善や信頼性の向上を実現することができる。酸化インジウムや酸化ガリウムの酸化物としての融点は高い。酸化アンチモンや酸化ビスマスの融点はいずれも1000℃以下で、酸化物の融点が低い。例えば、酸化インジウムと酸化ガリウムと酸化アンチモンの3元系複合酸化物を採用した場合、融点の低い酸化アンチモンの効果で、この複合酸化物の結晶化温度を低くすることができる。換言すれば、非晶質状態から、微結晶状態などに結晶化させ易い酸化物半導体を提供できる。酸化物半導体は、その結晶性を高めることで、キャリア移動度や信頼性を向上させ得る。
An oxide semiconductor or a polysilicon semiconductor can be used, for example, in the configuration of a complementary transistor having a p / n junction, or can be used in the configuration of a single channel transistor having only an n-type junction. As the stacked structure of oxide semiconductors, for example, a stacked structure in which an n-type oxide semiconductor and an n-type oxide semiconductor having different electrical characteristics from the n-type oxide semiconductor may be used. The n-type oxide semiconductor to be stacked may include a plurality of layers. In the stacked n-type oxide semiconductor, the band gap of the underlying n-type semiconductor can be different from the band gap of the n-type semiconductor located in the upper layer.
For example, a configuration in which the upper surface of the channel layer is covered with a different oxide semiconductor may be employed.
Alternatively, for example, a stacked structure in which a microcrystalline (close to amorphous) oxide semiconductor is stacked over a crystalline n-type oxide semiconductor may be employed. Here, the microcrystal refers to a microcrystalline oxide semiconductor film obtained by heat-treating an amorphous oxide semiconductor formed with a sputtering apparatus in a range of 180 ° C. to 450 ° C., for example. Alternatively, it refers to a microcrystalline oxide semiconductor film formed with the substrate temperature at the time of film formation set to around 200 ° C. The microcrystalline oxide semiconductor film is an oxide semiconductor film in which crystal grains of at least about 1 nm to about 3 nm or larger than 3 nm can be observed by an observation method such as TEM.
An oxide semiconductor can be improved in carrier mobility and reliability by being changed from amorphous to crystalline. The melting point as an oxide of indium oxide or gallium oxide is high. Antimony oxide and bismuth oxide have melting points of 1000 ° C. or lower, and oxides have low melting points. For example, when a ternary composite oxide of indium oxide, gallium oxide, and antimony oxide is employed, the crystallization temperature of the composite oxide can be lowered due to the effect of antimony oxide having a low melting point. In other words, an oxide semiconductor that can be easily crystallized from an amorphous state to a microcrystalline state can be provided. An oxide semiconductor can improve carrier mobility and reliability by increasing crystallinity thereof.

酸化物半導体としては、後工程のウエットエッチングにおいて易溶性が求められることから、酸化亜鉛、酸化ガリウムあるいは酸化アンチモンリッチな複合酸化物を用いることができる。例えば、スパッタリングに用いるターゲットの金属元素の原子比としては、In:Ga:Zn=1:2:2、In:Ga:Zn=1:3:3、In:Ga:Zn=2:1:1、或いはIn:Ga:Zn=1:1:1を例示することができる。ここでZnは、例えば、Sb(アンチモン)やBi(ビスマス)に置き換えることができる。
例えば、In:Sb=1:1の原子比で、酸化インジウム及び酸化アンチモンの2元系複合酸化物としてもよい。例えば、In:Bi=1:1の原子比で、酸化インジウム及び酸化ビスマスの2元系複合酸化物としてもよい。
また、上記原子比においては、Inの含有量を更に増やしてもよい。
なお、複合酸化物の組成は、上記組成に限定されない。
As an oxide semiconductor, zinc oxide, gallium oxide, or antimony oxide-rich composite oxide can be used because it is required to be easily soluble in wet etching in a later step. For example, the atomic ratio of the metal element of the target used for sputtering is In: Ga: Zn = 1: 2: 2, In: Ga: Zn = 1: 3: 3, In: Ga: Zn = 2: 1: 1. Or, In: Ga: Zn = 1: 1: 1 can be exemplified. Here, Zn can be replaced with, for example, Sb (antimony) or Bi (bismuth).
For example, a binary composite oxide of indium oxide and antimony oxide may be used at an atomic ratio of In: Sb = 1: 1. For example, a binary composite oxide of indium oxide and bismuth oxide may be used at an atomic ratio of In: Bi = 1: 1.
Further, in the atomic ratio, the In content may be further increased.
Note that the composition of the composite oxide is not limited to the above composition.

例えば、上記の複合酸化物にさらにSnを添加してもよい。この場合、In、Ga、Sb、及びSnOを含む4元系の組成を含む複合酸化物が得られ、あるいは、In、Sb、及びSnOを含む3元系の組成を含む複合酸化物が得られ、キャリア濃度を調整することが可能となる。In、Ga、Sb、Biと価数の異なるSnOは、キャリアドーパントの役割を果たす。
例えば、酸化インジウム、酸化ガリウム、及び酸化アンチモンを含む3元系金属酸化物に酸化錫を加えて得られたターゲットを用いてスパッタリング成膜を行う。これにより、キャリア濃度が向上した複合酸化物を成膜することができる。同様に、例えば、酸化インジウム、酸化ガリウム、酸化ビスマスの3元系金属酸化物に酸化錫を加えて得られたターゲットを用いてスパッタリング成膜を行うことで、キャリア濃度が向上した複合酸化物を成膜することができる。
For example, Sn may be added to the above complex oxide. In this case, a composite oxide including a quaternary composition including In 2 O 3 , Ga 2 O 3 , Sb 2 O 3 , and SnO 2 is obtained, or In 2 O 3 , Sb 2 O 3 , and A composite oxide containing a ternary composition containing SnO 2 is obtained, and the carrier concentration can be adjusted. SnO 2 having a different valence from In 2 O 3 , Ga 2 O 3 , Sb 2 O 3 , and Bi 2 O 3 serves as a carrier dopant.
For example, sputtering film formation is performed using a target obtained by adding tin oxide to a ternary metal oxide containing indium oxide, gallium oxide, and antimony oxide. Thereby, a composite oxide with an improved carrier concentration can be formed. Similarly, for example, by performing sputtering film formation using a target obtained by adding tin oxide to a ternary metal oxide of indium oxide, gallium oxide, and bismuth oxide, a composite oxide with improved carrier concentration is obtained. A film can be formed.

ただし、キャリア濃度が高くなりすぎると、複合酸化物で形成されたチャネル層を有するトランジスタの閾値Vthがマイナスとなり易い(ノーマリーオンとなり易い)。このため、キャリア濃度が1×1018cm−3未満となるよう酸化錫添加量を調整することが望ましい。また、キャリア濃度やキャリア移動度については、上記複合酸化物の成膜条件(導入ガスに用いられる酸素ガス、基板温度、成膜レート等)、成膜後のアニール条件、及び複合酸化物の組成等を調整することで、所望のキャリア濃度やキャリア移動度を得ることができる。例えば、酸化インジウムの組成比を高くすることは、キャリア移動度を向上し易い。例えば、250℃から700℃の温度条件で熱処理を行うアニーリング工程によって、上記複合酸化物の結晶化を進め、複合酸化物のキャリア移動度を向上させることができる。However, if the carrier concentration becomes too high, the threshold value Vth of a transistor having a channel layer formed of a complex oxide tends to be negative (it is likely to be normally on). For this reason, it is desirable to adjust the amount of tin oxide added so that the carrier concentration is less than 1 × 10 18 cm −3 . Regarding the carrier concentration and carrier mobility, the film formation conditions of the composite oxide (oxygen gas used for the introduced gas, substrate temperature, film formation rate, etc.), the annealing conditions after film formation, and the composition of the composite oxide By adjusting the above, a desired carrier concentration and carrier mobility can be obtained. For example, increasing the composition ratio of indium oxide tends to improve carrier mobility. For example, crystallization of the composite oxide can be promoted by an annealing process in which heat treatment is performed at a temperature of 250 ° C. to 700 ° C., and carrier mobility of the composite oxide can be improved.

更に、同一画素にn型酸化物半導体で形成されたチャネル層を有する薄膜トランジスタ(アクティブ素子)と、n型シリコン半導体で形成されたチャネル層を有する薄膜トランジスタ(アクティブ素子)を1つずつ配設し、薄膜トランジスタの各々のチャネル層の特性を活かすように、LEDや有機EL(OLED)といった発光層を駆動することもできる。発光層としてLEDや有機EL(OLED)を用いる場合、発光層に電圧(電流)を印加する駆動トランジスタとしてn型のポリシリコン薄膜トランジスタを採用し、このポリシリンコン薄膜トランジスタに信号を送るスイッチングトランジスタとしてn型酸化物半導体の薄膜トランジスタを採用することができる。   Furthermore, a thin film transistor (active element) having a channel layer formed of an n-type oxide semiconductor and a thin film transistor (active element) having a channel layer formed of an n-type silicon semiconductor are disposed one by one in the same pixel, A light emitting layer such as an LED or an organic EL (OLED) can be driven so as to make use of the characteristics of each channel layer of the thin film transistor. When an LED or an organic EL (OLED) is used as the light emitting layer, an n-type polysilicon thin film transistor is adopted as a driving transistor for applying a voltage (current) to the light emitting layer, and an n type is used as a switching transistor for sending a signal to the polysilin thin film transistor. An oxide semiconductor thin film transistor can be employed.

ドレイン電極56及びソース電極54は、同じ構造を採用することができる。例えば、多層の導電層をドレイン電極56及びソース電極54に用いることができる。例えば、アルミニウム、銅、或いはこれらの合金層を、モリブデン、チタン、タンタル、タングステン、導電性金属酸化物層等で挟持する電極構造を採用することができる。第4絶縁層14上に、先にドレイン電極56及びソース電極54を形成し、これら2つの電極に積層するようにチャネル層58を形成してもよい。トランジスタの構造は、ダブルゲート構造等のマルチゲート構造であってよい。   The drain electrode 56 and the source electrode 54 can adopt the same structure. For example, multiple conductive layers can be used for the drain electrode 56 and the source electrode 54. For example, an electrode structure in which aluminum, copper, or an alloy layer thereof is sandwiched between molybdenum, titanium, tantalum, tungsten, a conductive metal oxide layer, or the like can be employed. On the fourth insulating layer 14, the drain electrode 56 and the source electrode 54 may be formed first, and the channel layer 58 may be formed so as to be stacked on these two electrodes. The structure of the transistor may be a multi-gate structure such as a double gate structure.

半導体層あるいはチャネル層は、その厚み方向に移動度や電子濃度を調整してもよい。半導体層あるいはチャネル層は、異なる酸化物半導体が積層された積層構造であってもよい。ソース電極とドレイン電極の最小の間隔によって決定されるトランジスタのチャネル長は、10nm以上10μm以下、例えば、20nmから0.5μmとすることができる。   The semiconductor layer or the channel layer may be adjusted in mobility and electron concentration in the thickness direction. The semiconductor layer or the channel layer may have a stacked structure in which different oxide semiconductors are stacked. The channel length of the transistor determined by the minimum distance between the source electrode and the drain electrode can be 10 nm to 10 μm, for example, 20 nm to 0.5 μm.

第3絶縁層13は、ゲート絶縁層として機能する。このような絶縁層材料としては、ハフニウムシリケート(HfSiOx)、酸化シリコン、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化ジルコニウム、酸化ガリウム、酸化亜鉛、酸化ハフニウム、酸化セリウム、酸化ランタン、あるいはこれら材料を混合して得られた絶縁層等が採用される。酸化セリウムは、誘電率が高く、かつ、セリウムと酸素原子の結びつきが強固である。このため、ゲート絶縁層を、酸化セリウムを含む複合酸化物とすることは好ましい。複合酸化物を構成する酸化物の1つとして酸化セリウムを採用した場合にも、非晶質状態であっても高い誘電率を保持し易い。酸化セリウムは、酸化力を備えている。酸化セリウムは酸素の貯蔵と放出を行うことが可能である。このため、酸化物半導体と酸化セリウムとが接触する構造で、酸化セリウムから酸化物半導体へ酸素を供給し、酸化物半導体の酸素欠損を避けることができ、安定した酸化物半導体(チャネル層)を実現することができる。窒化物をゲート絶縁層に用いる構成では、上記のような作用が発現しない。また、ゲート絶縁層の材料は、セリウムシリケート(CeSiOx)に代表されるランタノイド金属シリケートを含んでもよい。あるいは、ランタンセリウム複合酸化物、さらにはランタンセリウムシリケートを含んでもよい。   The third insulating layer 13 functions as a gate insulating layer. Such insulating layer materials include hafnium silicate (HfSiOx), silicon oxide, aluminum oxide, silicon nitride, silicon oxynitride, aluminum oxynitride, zirconium oxide, gallium oxide, zinc oxide, hafnium oxide, cerium oxide, lanthanum oxide, Or the insulating layer etc. which were obtained by mixing these materials are employ | adopted. Cerium oxide has a high dielectric constant and a strong bond between cerium and oxygen atoms. For this reason, it is preferable that the gate insulating layer be a composite oxide containing cerium oxide. Even when cerium oxide is employed as one of the oxides constituting the composite oxide, it is easy to maintain a high dielectric constant even in an amorphous state. Cerium oxide has an oxidizing power. Cerium oxide is capable of storing and releasing oxygen. Therefore, a structure in which an oxide semiconductor and cerium oxide are in contact with each other can supply oxygen from the cerium oxide to the oxide semiconductor, avoid oxygen vacancies in the oxide semiconductor, and provide a stable oxide semiconductor (channel layer). Can be realized. The structure using nitride for the gate insulating layer does not exhibit the above-described action. The material of the gate insulating layer may include a lanthanoid metal silicate represented by cerium silicate (CeSiOx). Alternatively, lanthanum cerium composite oxide, and further lanthanum cerium silicate may be included.

第3絶縁層13の構造としては、単層膜、混合膜、或いは多層膜であってもよい。混合膜や多層膜の場合、上記絶縁層材料から選択された材料によって混合膜や多層膜を形成することができる。第3絶縁層13の膜厚は、例えば、2nm以上300nm以下の範囲内から選択可能な膜厚である。チャネル層58を酸化物半導体で形成する場合、酸素が多く含まれる状態(成膜雰囲気)で、チャネル層58と接触する第3絶縁層13の界面を形成することができる。   The structure of the third insulating layer 13 may be a single layer film, a mixed film, or a multilayer film. In the case of a mixed film or multilayer film, the mixed film or multilayer film can be formed of a material selected from the above insulating layer materials. The film thickness of the third insulating layer 13 is a film thickness that can be selected from a range of 2 nm to 300 nm, for example. In the case where the channel layer 58 is formed using an oxide semiconductor, the interface of the third insulating layer 13 in contact with the channel layer 58 can be formed in a state containing a large amount of oxygen (film formation atmosphere).

薄膜トランジスタの製造工程において、トップゲート構造を有する薄膜トランジスタでは、酸化物半導体を形成した後、酸素を含む導入ガスの中で、酸化セリウムを含むゲート絶縁層を形成することができる。このとき、ゲート絶縁層の下に位置する酸化物半導体の表面を酸化させることができ、かつ、その表面の酸化度合いを調整することができる。ボトムゲート構造を有する薄膜トランジスタでは、ゲート絶縁層の形成工程が酸化物半導体の工程より先に行われるため、酸化物半導体の表面の酸化度合いを調整することが難しい。トップゲート構造を有する薄膜トランジスタにおいては、酸化物半導体の表面の酸化をボトムゲート構造の場合よりも促進させることができ、酸化物半導体の酸素欠損が生じにくい。   In a thin film transistor manufacturing process, in a thin film transistor having a top gate structure, a gate insulating layer containing cerium oxide can be formed in an introduced gas containing oxygen after an oxide semiconductor is formed. At this time, the surface of the oxide semiconductor located under the gate insulating layer can be oxidized, and the degree of oxidation of the surface can be adjusted. In a thin film transistor having a bottom gate structure, it is difficult to adjust the degree of oxidation of the surface of the oxide semiconductor because the formation process of the gate insulating layer is performed before the oxide semiconductor process. In a thin film transistor having a top gate structure, oxidation of the surface of the oxide semiconductor can be promoted more than in the bottom gate structure, and oxygen vacancies in the oxide semiconductor are less likely to occur.

平坦化層96、第2絶縁層12、第3絶縁層13、及び酸化物半導体の下地の絶縁層(第4絶縁層14)を含む複数の絶縁層は、無機絶縁材料または有機絶縁材料を用いて形成することができる。絶縁層の材料としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウムを用いることができ、絶縁層の構造としては、上記材料を含む単層や複数層を用いることができる。異なる絶縁材料で形成された複数の層が積層された構成であってもよい。絶縁層の上面を平坦化する効果を得るため、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂などを一部の絶縁層に用いてもよい。低誘電率材料(low−k材料)を用いることもできる。   The plurality of insulating layers including the planarization layer 96, the second insulating layer 12, the third insulating layer 13, and the insulating layer (fourth insulating layer 14) underlying the oxide semiconductor are formed using an inorganic insulating material or an organic insulating material. Can be formed. As a material of the insulating layer, silicon oxide, silicon oxynitride, and aluminum oxide can be used. As a structure of the insulating layer, a single layer or a plurality of layers including the above materials can be used. A configuration in which a plurality of layers formed of different insulating materials are stacked may be employed. In order to obtain the effect of planarizing the upper surface of the insulating layer, an acrylic resin, a polyimide resin, a benzocyclobutene resin, a polyamide resin, or the like may be used for some of the insulating layers. A low dielectric constant material (low-k material) can also be used.

チャネル層58の上には、第3絶縁層13を介して、ゲート電極95が配設される。また、ゲート電極95は、上述したドレイン電極56及びソース電極54と同じ材料を用いて、同じ層構造を有するように形成してもよい。ゲート電極95の構造としては、銅層或いは銅合金層が導電性金属酸化物で挟持された構成、もしくは銀或いは銀合金が導電性金属酸化物で挟持された構成を採用することができる。   A gate electrode 95 is disposed on the channel layer 58 via the third insulating layer 13. Further, the gate electrode 95 may be formed using the same material as the drain electrode 56 and the source electrode 54 described above so as to have the same layer structure. As the structure of the gate electrode 95, a structure in which a copper layer or a copper alloy layer is sandwiched between conductive metal oxides, or a structure in which silver or a silver alloy is sandwiched between conductive metal oxides can be employed.

図9は、本発明の第1実施形態に係る表示装置DSP1を構成するゲート電極95の一例を部分的に示す拡大図である。
図9に示す構造において、ゲート電極95を構成する金属層20は、銅層或いは銅合金層、または、銀或いは銀合金で形成されている。ゲート電極95においては、金属層20は、導電性金属酸化物層97、98で挟持されている。導電性金属酸化物層97、98の材料としては、第1実施形態で説明した導電性金属酸化物層21、22を構成する導電性金属酸化物を用いることができる。
FIG. 9 is an enlarged view partially showing an example of the gate electrode 95 constituting the display device DSP1 according to the first embodiment of the present invention.
In the structure shown in FIG. 9, the metal layer 20 constituting the gate electrode 95 is formed of a copper layer or a copper alloy layer, or silver or a silver alloy. In the gate electrode 95, the metal layer 20 is sandwiched between conductive metal oxide layers 97 and 98. As a material of the conductive metal oxide layers 97 and 98, the conductive metal oxide constituting the conductive metal oxide layers 21 and 22 described in the first embodiment can be used.

ゲート電極95の端部に露出する金属層20の表面を、インジウムを含む複合酸化物で覆うこともできる。あるいは、窒化珪素や窒化モリブデン等の窒化物でゲート電極95の端部(断面)を含むようゲート電極95全体を覆ってもよい。あるいは、上述したゲート絶縁層と同じ組成を有する絶縁膜を50nmより厚い膜厚で積層してもよい。   The surface of the metal layer 20 exposed at the end of the gate electrode 95 can be covered with a complex oxide containing indium. Alternatively, the entire gate electrode 95 may be covered with a nitride such as silicon nitride or molybdenum nitride so as to include the end portion (cross section) of the gate electrode 95. Alternatively, an insulating film having the same composition as the gate insulating layer described above may be stacked with a thickness greater than 50 nm.

ゲート電極95の形成方法として、ゲート電極95の形成に先立って、アクティブ素子68のチャネル層58の直上に位置する第3絶縁層13のみにドライエッチング等を施し、第3絶縁層13の厚さを薄くすることもできる。
第3絶縁層13と接触するゲート電極95の界面に、電気的性質の異なる酸化物半導体を更に挿入してもよい。あるいは、第3絶縁層13を酸化セリウムや酸化ガリウムを含む絶縁性の金属酸化物層で形成してもよい。
As a method for forming the gate electrode 95, prior to the formation of the gate electrode 95, only the third insulating layer 13 positioned immediately above the channel layer 58 of the active element 68 is subjected to dry etching or the like, so that the thickness of the third insulating layer 13 is increased. Can also be made thinner.
Oxide semiconductors having different electrical properties may be further inserted at the interface of the gate electrode 95 that is in contact with the third insulating layer 13. Alternatively, the third insulating layer 13 may be formed of an insulating metal oxide layer containing cerium oxide or gallium oxide.

ゲート電極95の構成の一部に銅合金を採用する場合、銅に対し0.1at%以上4at%以下の範囲内の金属元素或いは半金属元素を添加することができる。このように元素を銅に添加することによって、銅のマイグレーションを抑制することができるという効果が得られる。特に、銅層の結晶(グレイン)内で銅原子の一部と置換することによって銅の格子位置に配置できる元素と、銅層の結晶粒界に析出して銅のグレイン近傍の銅原子の動きを抑制する元素とを共に銅に添加することが好ましい。或いは、銅原子の動きを抑制するためには銅原子より重い(原子量の大きな)元素を銅に添加することが好ましい。加えて、銅に対し0.1at%から4at%の範囲内の添加量で、銅の導電率が低下しにくい添加元素を選択することが好ましい。更に、スパッタリング等の真空成膜を考慮すると、スパッタリング等の成膜レートが銅に近い元素が好ましい。上述したように元素を銅に添加する技術は、仮に、銅を銀やアルミニウムに置き換えた場合にも適用することができる。換言すれば、銅合金に代えて、銀合金やアルミニウム合金を用いてもよい。
銅層の結晶(グレイン)内で銅原子の一部と置き換わって銅の格子位置に配置できる元素を銅に添加することは、言い換えると、常温付近で銅と固溶体を形成する金属や半金属を銅に添加することである。銅と固溶体を形成し易い金属は、マンガン、ニッケル、亜鉛、パラジウム、ガリウム、金(Au)等が挙げられる。銅層の結晶粒界に析出して銅のグレイン近傍の銅原子の動きを抑制する元素を銅に添加することは、言い換えると、常温付近で銅と固溶体を形成しない金属や半金属を添加することである。銅と固溶体を形成しない或いは銅と固溶体を形成しにくい金属や半金属には種々の材料が挙げられる。例えば、チタン、ジルコニウム、モリブデン、タングステン等の高融点金属、シリコン、ゲルマニウム、アンチモン、ビスマス等の半金属と称される元素等を挙げることができる。上記合金元素は、銀合金に添加される添加元素として用いることができる。
In the case where a copper alloy is used for part of the structure of the gate electrode 95, a metal element or a metalloid element in a range of 0.1 at% or more and 4 at% or less can be added to copper. Thus, the effect that copper migration can be suppressed is obtained by adding an element to copper. In particular, elements that can be placed at the lattice position of copper by substituting a part of copper atoms in the crystal of the copper layer (grains), and the movement of copper atoms in the vicinity of the copper grains precipitated at the grain boundaries of the copper layer It is preferable to add to the copper together with an element that suppresses the above. Alternatively, in order to suppress the movement of the copper atom, it is preferable to add an element heavier than the copper atom (having a larger atomic weight) to the copper. In addition, it is preferable to select an additive element in which the conductivity of copper is less likely to decrease with an addition amount within a range of 0.1 at% to 4 at% with respect to copper. Furthermore, in consideration of vacuum film formation such as sputtering, an element having a film formation rate such as sputtering close to copper is preferable. As described above, the technique of adding an element to copper can also be applied when copper is replaced with silver or aluminum. In other words, a silver alloy or an aluminum alloy may be used instead of the copper alloy.
Adding an element that can be placed in the copper lattice position to replace a part of the copper atoms in the crystal (grain) of the copper layer means that, in other words, a metal or metalloid that forms a solid solution with copper near room temperature. It is to be added to copper. Examples of the metal that easily forms a solid solution with copper include manganese, nickel, zinc, palladium, gallium, and gold (Au). Adding an element to copper that precipitates at the grain boundary of the copper layer and suppresses the movement of copper atoms in the vicinity of the copper grain is, in other words, adding a metal or metalloid that does not form a solid solution with copper near room temperature. That is. There are various materials for metals and metalloids that do not form a solid solution with copper or that do not easily form a solid solution with copper. For example, refractory metals such as titanium, zirconium, molybdenum, and tungsten, and elements called semimetals such as silicon, germanium, antimony, and bismuth can be used. The alloy element can be used as an additive element added to the silver alloy.

銅や銀は、マイグレーションの観点で信頼性面に問題がある。上記の金属や半金属を銅に添加することで信頼性面を補うことができる。銅や銀に対し、上記金属や半金属を0.1at%以上添加することでマイグレーションを抑制する効果が得られる。しかしながら、銅あるいは銀に対し、4at%を超える含有量で上記金属や半金属を添加する場合では、銅や銀の導電率の悪化が著しくなり、銅合金或いは銀合金を選定するメリットが得られない。   Copper and silver have a problem in reliability from the viewpoint of migration. Reliability can be supplemented by adding the above metals and metalloids to copper. The effect of suppressing migration can be obtained by adding 0.1 at% or more of the above metal or metalloid to copper or silver. However, when the above metal or metalloid is added at a content exceeding 4 at% with respect to copper or silver, the conductivity of copper or silver is significantly deteriorated, and the merit of selecting a copper alloy or silver alloy is obtained. Absent.

(発光層92)
図7に示すように、アレイ基板200は、表示機能層である発光層92(有機EL層)を含む。発光層92は、一対の電極間に電界が与えられた時に、陽極(例えば、上部電極)から注入されるホールと、陰極(例えば、下部電極、画素電極)から注入される電子が再結合することにより励起され、発光する表示機能層である。
発光層92は、少なくとも、発光の性質を有する材料(発光材料)を含有するとともに、好ましくは、電子輸送性を有する材料とを含有する。発光層92は、陽極と陰極の間に形成される層であり、下部電極88(陽極)の上にホール注入層91が形成されている場合は、ホール注入層91と上部電極87(陰極)との間に発光層92が形成される。また、陽極の上にホール輸送層が形成されている場合は、ホール輸送層と陰極との間に発光層92が形成される。上部電極87と下部電極88の役割は入れ替えることができる。
(Light emitting layer 92)
As shown in FIG. 7, the array substrate 200 includes a light emitting layer 92 (organic EL layer) that is a display function layer. In the light emitting layer 92, when an electric field is applied between a pair of electrodes, holes injected from an anode (for example, an upper electrode) and electrons injected from a cathode (for example, a lower electrode, a pixel electrode) are recombined. It is a display functional layer that is excited and emits light.
The light emitting layer 92 contains at least a material having a light emitting property (light emitting material), and preferably contains a material having an electron transporting property. The light emitting layer 92 is a layer formed between the anode and the cathode. When the hole injection layer 91 is formed on the lower electrode 88 (anode), the hole injection layer 91 and the upper electrode 87 (cathode) are formed. The light emitting layer 92 is formed between the two. When a hole transport layer is formed on the anode, the light emitting layer 92 is formed between the hole transport layer and the cathode. The roles of the upper electrode 87 and the lower electrode 88 can be interchanged.

発光層92の膜厚は、本発明の効果を著しく損なわない限り任意であるが、膜に欠陥が生じ難い点では、膜厚は大きいことが好ましい。一方、膜厚が小さい場合、駆動電圧が低くなるため好ましい。このため、発光層92の膜厚は、3nm以上であることが好ましく、5nm以上であることが更に好ましく、また、一方、通常200nm以下であることが好ましく、100nm以下であることが更に好ましい。   The film thickness of the light emitting layer 92 is arbitrary as long as the effects of the present invention are not significantly impaired. However, it is preferable that the film thickness is large from the viewpoint that defects are unlikely to occur in the film. On the other hand, when the film thickness is small, the drive voltage is low, which is preferable. For this reason, the film thickness of the light emitting layer 92 is preferably 3 nm or more, more preferably 5 nm or more, and on the other hand, it is usually preferably 200 nm or less, and more preferably 100 nm or less.

発光層92の材料は、所望の発光波長で発光し、本発明の効果を損なわない限り特に制限はなく、公知の発光材料を適用可能である。発光材料は、蛍光発光材料でも、燐光発光材料でもよいが、発光効率が良好である材料が好ましく、内部量子効率の観点から燐光発光材料が好ましい。
青色発光を与える発光材料としては、例えば、ナフタレン、ペリレン、ピレン、アントラセン、クマリン、クリセン、p−ビス(2−フェニルエテニル)ベンゼン及びそれらの誘導体等が挙げられる。緑色発光を与える発光材料としては、例えば、キナクリドン誘導体、クマリン誘導体、Al(CNO)等のアルミニウム錯体等が挙げられる。
赤色発光を与える発光材料としては、例えば、DCM(4−(dicyanomethylene)−2−methyl−6−(p−dimethylaminostyryl)−4H−pyran)系化合物、ベンゾピラン誘導体、ローダミン誘導体、ベンゾチオキサンテン誘導体、アザベンゾチオキサンテン等が挙げられる。
上記の発光層92を構成する有機EL層の構成や発光材料等は、上記材料に限られない。
The material of the light emitting layer 92 is not particularly limited as long as it emits light at a desired light emission wavelength and does not impair the effects of the present invention, and a known light emitting material can be applied. The light emitting material may be a fluorescent light emitting material or a phosphorescent light emitting material, but a material having good light emission efficiency is preferred, and a phosphorescent light emitting material is preferred from the viewpoint of internal quantum efficiency.
Examples of the light emitting material that gives blue light emission include naphthalene, perylene, pyrene, anthracene, coumarin, chrysene, p-bis (2-phenylethenyl) benzene, and derivatives thereof. Examples of the light emitting material that gives green light emission include quinacridone derivatives, coumarin derivatives, aluminum complexes such as Al (C 9 H 6 NO) 3, and the like.
Examples of the light-emitting material that gives red light emission include DCM (4- (dicyanomethylene) -2-methyl-6- (p-dimethylaminostyryl) -4H-pyran) compounds, benzopyran derivatives, rhodamine derivatives, benzothioxanthene derivatives, aza Examples include benzothioxanthene.
The configuration of the organic EL layer constituting the light emitting layer 92 and the light emitting material are not limited to the above materials.

図7に示すように、発光層92は、ホール注入層91上に形成されており、上部電極87と下部電極88との間に印加される駆動電圧で駆動される。
下部電極88は、反射層89と導電性金属酸化物層97、98とが積層された構造を有する。なお、上部電極87と下部電極88の間に、発光層92のほかに電子注入層、電子輸送層、ホール輸送層などを挿入してもよい。
ホール注入層91には、酸化タングステンや酸化モリブデン等の高融点金属酸化物を用いることができる。反射層89には、光の反射率が高い銀合金、アルミニウム合金等が適用できる。なお、ITO等の導電性金属酸化物は、アルミニウムとの密着性が良くない。電極やコンタクトホール等の界面が、例えば、ITOとアルミニウム合金の場合は電気的接続不良を生じ易い。銀や銀合金は、ITO等の導電性金属酸化物との密着性が良好で、かつ、ITO等の導電性金属酸化物はオーミックコンタクトを得易い。
As shown in FIG. 7, the light emitting layer 92 is formed on the hole injection layer 91 and is driven by a driving voltage applied between the upper electrode 87 and the lower electrode 88.
The lower electrode 88 has a structure in which a reflective layer 89 and conductive metal oxide layers 97 and 98 are laminated. In addition to the light emitting layer 92, an electron injection layer, an electron transport layer, a hole transport layer, or the like may be inserted between the upper electrode 87 and the lower electrode 88.
For the hole injection layer 91, a refractory metal oxide such as tungsten oxide or molybdenum oxide can be used. For the reflective layer 89, a silver alloy, an aluminum alloy, or the like having a high light reflectance can be used. Note that conductive metal oxides such as ITO do not have good adhesion to aluminum. For example, when the interface such as the electrode or the contact hole is made of ITO and an aluminum alloy, poor electrical connection is likely to occur. Silver or a silver alloy has good adhesion to a conductive metal oxide such as ITO, and a conductive metal oxide such as ITO easily obtains an ohmic contact.

図8は、本発明の第1実施形態に係る表示装置DSP1を構成する下部電極88(画素電極)を部分的に示す図であって、図7における符号W2で示された部分を示す拡大断面図である。
図8に示すように、本実施形態では、銀のマイグレーションを抑制するため、下部電極88は、銀あるいは銀合金層(反射層89)が導電性金属酸化物層97、98で挟持された3層構造を有する。導電性金属酸化物層97、98の材料としては、第1実施形態で説明した導電性金属酸化物層21、22を構成する導電性金属酸化物を用いることができる。
FIG. 8 is a view partially showing a lower electrode 88 (pixel electrode) constituting the display device DSP1 according to the first embodiment of the present invention, and is an enlarged cross section showing a portion indicated by reference numeral W2 in FIG. FIG.
As shown in FIG. 8, in this embodiment, in order to suppress silver migration, the lower electrode 88 has a silver or silver alloy layer (reflective layer 89) sandwiched between conductive metal oxide layers 97 and 98 3. It has a layer structure. As a material of the conductive metal oxide layers 97 and 98, the conductive metal oxide constituting the conductive metal oxide layers 21 and 22 described in the first embodiment can be used.

銀合金層を光反射性の画素電極(下部電極)に適用する場合、銀合金層の膜厚は、例えば、100nmから500nmの範囲から選択できる。必要に応じて、膜厚は500nmより厚く形成してもよい。また、銀合金層の膜厚を、例えば、9nmから15nmとすれば、光透過性の上部電極あるいは対向電極に銀合金層を用いることができる。
また、表示機能層に関し、発光層92(有機EL層)に代えて液晶層を用いる場合、銀合金層の膜厚を100nmから500nm膜厚にすることで、銀合金層を画素電極(下部電極)に用いることができ、反射型の液晶表示装置を実現することができる。
When applying a silver alloy layer to a light-reflective pixel electrode (lower electrode), the film thickness of a silver alloy layer can be selected from the range of 100 nm to 500 nm, for example. If necessary, the film thickness may be greater than 500 nm. Further, when the film thickness of the silver alloy layer is, for example, 9 nm to 15 nm, the silver alloy layer can be used for the light transmissive upper electrode or the counter electrode.
Further, regarding the display function layer, when a liquid crystal layer is used instead of the light emitting layer 92 (organic EL layer), the silver alloy layer is changed to a pixel electrode (lower electrode) by changing the film thickness of the silver alloy layer from 100 nm to 500 nm. And a reflective liquid crystal display device can be realized.

本実施形態では、導電性金属酸化物として、酸化インジウム、酸化ガリウム、酸化アンチモンの複合酸化物を用いた。銀合金層の材料としては、導電層として機能する銀合金を適用できる。銀へ添加される添加元素としては、マグネシウム、カルシウム、チタン、モリブデン、インジウム、錫、亜鉛、ネオジウム、ニッケル、アンチモン、ビスマス、銅等から構成される群より選択される1以上の金属元素を用いることができる。本実施形態の銀合金層は、銀に対し1.5at%カルシウムが添加された銀合金を用いた。カルシウムは、上記導電性金属酸化物によって銀合金が挟持された構成において、後工程における熱処理等で選択的に酸化される。このような酸化物の形成によって、導電性金属酸化物層によって銀合金層が挟持された構造の信頼性を向上させることができる。更に、窒化珪素や窒化モリブデン等の窒化物によって、導電性金属酸化物層によって銀合金層が挟持された構造を覆うことで、更に信頼性を向上させることができる。 In this embodiment, a composite oxide of indium oxide, gallium oxide, and antimony oxide is used as the conductive metal oxide. As a material of the silver alloy layer, a silver alloy that functions as a conductive layer can be applied. As the additive element added to silver, one or more metal elements selected from the group consisting of magnesium, calcium, titanium, molybdenum, indium, tin, zinc , neodymium, nickel, antimony, bismuth, copper, and the like are used. be able to. The silver alloy layer of this embodiment was a silver alloy in which 1.5 at% calcium was added to silver. Calcium is selectively oxidized by heat treatment or the like in a subsequent process in a configuration in which a silver alloy is sandwiched between the conductive metal oxides. By forming such an oxide, the reliability of the structure in which the silver alloy layer is sandwiched between the conductive metal oxide layers can be improved. Furthermore, the reliability can be further improved by covering the structure in which the silver alloy layer is sandwiched by the conductive metal oxide layer with a nitride such as silicon nitride or molybdenum nitride.

上述した対向基板100及びアレイ基板200は、図2に示すように、第1透明樹脂層108を介して貼り合わされる。
なお、対向基板100とアレイ基板200とが貼り合わされるシール部(不図示)において、対向基板100からアレイ基板200への導通の転移(トランスファ)を、シール部の厚み方向に行うことも可能である。異方性導電膜、微小な金属球、或いは金属膜で覆った樹脂球等から選ばれる導体をシール部に配置することで、対向基板100とアレイ基板200とを導通することができる。
The counter substrate 100 and the array substrate 200 described above are bonded together via the first transparent resin layer 108 as shown in FIG.
It should be noted that in a seal portion (not shown) where the counter substrate 100 and the array substrate 200 are bonded together, it is also possible to perform conduction transfer (transfer) from the counter substrate 100 to the array substrate 200 in the thickness direction of the seal portion. is there. By disposing a conductor selected from an anisotropic conductive film, a minute metal sphere, or a resin sphere covered with a metal film in the seal portion, the counter substrate 100 and the array substrate 200 can be electrically connected.

(第1実施形態の変形例)
なお、上記実施形態では、発光層92として有機エレクトロルミネセンス層(有機EL)を採用した構造を説明した。発光層92は、無機の発光ダイオード層であってもよい。また、発光層92は、無機のLEDチップがマトリクス状に配列された構造を有してもよい。この場合、赤色発光、緑色発光、青色発光の各々微小なLEDチップをアレイ基板200上にマウントしてもよい。LEDチップをアレイ基板200に実装する方法としては、フェースダウンによる実装を行ってもよい。
(Modification of the first embodiment)
In the above embodiment, the structure in which the organic electroluminescence layer (organic EL) is employed as the light emitting layer 92 has been described. The light emitting layer 92 may be an inorganic light emitting diode layer. The light emitting layer 92 may have a structure in which inorganic LED chips are arranged in a matrix. In this case, a small LED chip for each of red light emission, green light emission, and blue light emission may be mounted on the array substrate 200. As a method of mounting the LED chip on the array substrate 200, mounting by face-down may be performed.

発光層92が無機LEDで構成されている場合、発光層92として青色発光ダイオードあるいは青紫色発光ダイオードをアレイ基板200(基板45)に配設する。窒化物半導体層と上部電極とを形成した後、緑色画素に緑色蛍光体を積層し、赤色発光の画素に赤色蛍光体を積層する。これにより、アレイ基板200に無機LEDを簡便に形成することができる。このような蛍光体を用いる場合、青紫色発光ダイオードから生じる青色光による励起によって、緑色蛍光体及び赤色蛍光体の各々から緑色発光及び赤色発光を得ることができる。   When the light emitting layer 92 is composed of an inorganic LED, a blue light emitting diode or a blue-violet light emitting diode is disposed on the array substrate 200 (substrate 45) as the light emitting layer 92. After forming the nitride semiconductor layer and the upper electrode, a green phosphor is laminated on the green pixel, and a red phosphor is laminated on the red light emitting pixel. Thereby, inorganic LED can be simply formed in the array board | substrate 200. FIG. When such a phosphor is used, green light emission and red light emission can be obtained from each of the green phosphor and the red phosphor by excitation with blue light generated from the blue-violet light emitting diode.

あるいは、発光層92として紫外発光ダイオードをアレイ基板200(基板45)に配設してもよい。この場合、窒化物半導体層と上部電極とを形成した後、青色画素に青色蛍光体を積層し、緑色画素に緑色蛍光体を積層し、赤色画素に赤色蛍光体を積層する。これにより、アレイ基板200に無機LEDを簡便に形成することができる。このような蛍光体を用いる場合、例えば、印刷法等の簡便な手法で、緑色画素、赤色画素、あるいは青色画素を形成することができる。これらの画素は、各々の色の発光効率や色バランスの観点から、画素の大きさを調整することは望ましい。   Alternatively, an ultraviolet light emitting diode may be disposed on the array substrate 200 (substrate 45) as the light emitting layer 92. In this case, after forming the nitride semiconductor layer and the upper electrode, a blue phosphor is laminated on the blue pixel, a green phosphor is laminated on the green pixel, and a red phosphor is laminated on the red pixel. Thereby, inorganic LED can be simply formed in the array board | substrate 200. FIG. When such a phosphor is used, for example, a green pixel, a red pixel, or a blue pixel can be formed by a simple method such as a printing method. For these pixels, it is desirable to adjust the size of the pixels from the viewpoint of the light emission efficiency and color balance of each color.

上述した実施形態においては、第1タッチセンシング配線1及び第2タッチセンシング配線2が第2面Sの上方に配置されている。本発明は、この構造を限定しない。例えば、第1タッチセンシング配線1及び第2タッチセンシング配線2のうち一方の配線が第2面S上に配置され、他方の配線が第1面F上に配置されてもよい。また、第1タッチセンシング配線1及び第2タッチセンシング配線2が第1面F上に配置されてもよい。このような構造について、以下に説明する。   In the embodiment described above, the first touch sensing wiring 1 and the second touch sensing wiring 2 are disposed above the second surface S. The present invention does not limit this structure. For example, one of the first touch sensing wiring 1 and the second touch sensing wiring 2 may be disposed on the second surface S, and the other wiring may be disposed on the first surface F. Further, the first touch sensing wiring 1 and the second touch sensing wiring 2 may be disposed on the first surface F. Such a structure will be described below.

(第2実施形態)
以下、図面を参照しながら本発明の第2実施形態について説明する。
第2実施形態においては、第1実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
図10は、本発明の第2実施形態に係る表示装置DSP2を部分的に示す断面図である。表示装置DSP2においては、有機ELを表示機能層(発光層)として用いている。
(Second Embodiment)
The second embodiment of the present invention will be described below with reference to the drawings.
In the second embodiment, the same members as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted or simplified.
FIG. 10 is a sectional view partially showing a display device DSP2 according to the second embodiment of the present invention. In the display device DSP2, an organic EL is used as a display function layer (light emitting layer).

第2実施形態の表示装置DSP2を構成する対向基板300は、第1面Fと、第1面Fとは反対側の第2面Sとを有する透明基板42を備える。第2面Sには、複数の第1タッチセンシング配線1が設けられている。第1面Fには、複数の第2タッチセンシング配線2が設けられている。即ち、第2タッチセンシング配線2は、第1タッチセンシング配線1とアレイ基板400との間に位置している。複数の第2タッチセンシング配線2及び第1面Fは、第2透明樹脂層105で覆われている。図10に示す構造では、第1透明樹脂層108と第2透明樹脂層105とが貼り合わされている。   The counter substrate 300 constituting the display device DSP2 of the second embodiment includes a transparent substrate 42 having a first surface F and a second surface S opposite to the first surface F. A plurality of first touch sensing wires 1 are provided on the second surface S. A plurality of second touch sensing wires 2 are provided on the first surface F. That is, the second touch sensing wiring 2 is located between the first touch sensing wiring 1 and the array substrate 400. The plurality of second touch sensing wires 2 and the first surface F are covered with a second transparent resin layer 105. In the structure shown in FIG. 10, the first transparent resin layer 108 and the second transparent resin layer 105 are bonded together.

タッチセンシング駆動においては、第1タッチセンシング配線1と第2タッチセンシング配線2とが直交する交点における静電容量C2の変化を検知する。複数の第1タッチセンシング配線1及び複数の第2タッチセンシング配線2の各々は電気的に独立している。第1タッチセンシング配線1と第2タッチセンシング配線2は、平面視、直交している。例えば、第1タッチセンシング配線1をタッチ検出電極として用い、第2タッチセンシング配線2をタッチ駆動電極として用いることができる。タッチセンシング制御部122は、タッチ信号として、第1タッチセンシング配線1と第2タッチセンシング配線2との間に生じる静電容量C2の変化を検出する。
また、第1タッチセンシング配線1の役割と第2タッチセンシング配線2の役割とを入れ替えてもよい。具体的に、第1タッチセンシング配線1をタッチ駆動電極として用い、第2タッチセンシング配線2をタッチ検出電極として用いてもよい。
In the touch sensing drive, a change in the capacitance C2 is detected at the intersection where the first touch sensing wiring 1 and the second touch sensing wiring 2 are orthogonal. Each of the plurality of first touch sensing wires 1 and the plurality of second touch sensing wires 2 is electrically independent. The first touch sensing wiring 1 and the second touch sensing wiring 2 are orthogonal to each other in plan view. For example, the first touch sensing wiring 1 can be used as a touch detection electrode, and the second touch sensing wiring 2 can be used as a touch drive electrode. The touch sensing control unit 122 detects a change in the capacitance C2 that occurs between the first touch sensing wiring 1 and the second touch sensing wiring 2 as a touch signal.
Further, the role of the first touch sensing wiring 1 and the role of the second touch sensing wiring 2 may be interchanged. Specifically, the first touch sensing wiring 1 may be used as a touch drive electrode, and the second touch sensing wiring 2 may be used as a touch detection electrode.

第1タッチセンシング配線1及び第2タッチセンシング配線2の各々の構造としては、第1実施形態で説明した図6に示す断面構造と同じ構造を採用することができる。第1タッチセンシング配線1は、第1黒色層16と第1導電層15とが順に積層された構成を有している。第1導電層15の構造としては、例えば、金属層20である銅合金層或いは銀合金層が第1導電性金属酸化物層21及び第2導電性金属酸化物層22で挟持された3層構造とすることができる。格子状に直交する第1タッチセンシング配線1と第2タッチセンシング配線2は、表示コントラストを向上させるブラックマトリクスの役割も兼用する。   As each structure of the 1st touch sensing wiring 1 and the 2nd touch sensing wiring 2, the same structure as the cross-sectional structure shown in FIG. 6 demonstrated in 1st Embodiment is employable. The first touch sensing wiring 1 has a configuration in which a first black layer 16 and a first conductive layer 15 are sequentially stacked. As the structure of the first conductive layer 15, for example, three layers in which a copper alloy layer or a silver alloy layer that is the metal layer 20 is sandwiched between the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22. It can be a structure. The first touch sensing wiring 1 and the second touch sensing wiring 2 orthogonal to the grid also serve as a black matrix for improving display contrast.

第2実施形態において、アクティブ素子68は、第1実施形態と同じトップゲート構造を有している。第2実施形態のチャネル層も、第1実施形態と同じく、酸化物半導体で形成されている。更に、トランジスタの電子移動度の観点から、ポリシリコン半導体で形成されたチャネル層を備えるアクティブマトリクスで構成される第1レイヤと、酸化物半導体で形成されたチャネル層を備えるアクティブマトリクスで構成される第2レイヤとが積層された構造を採用することが好ましい。このように第1レイヤと第2レイヤとが積層された構造では、例えば、ポリシリコン半導体で形成されたチャネル層を備えるアクティブ素子(第1レイヤ)は発光層92である有機EL層にキャリア(電子あるいはホール)を注入するための駆動素子に用いられる。また、酸化物半導体で形成されたチャネル層を備えるアクティブ素子(第2レイヤ)は、ポリシリコン半導体で形成されたチャネル層を備えるアクティブ素子を選択するスイッチング素子として用いられる。この駆動素子に電気的に連携される有機EL層を発光させるための電源線には、導電性金属酸化物層で挟持された銀合金層あるいは銅合金層を用いることができる。このような構造は、例えば、図9に示す配線構造が用いられる。電源線等のアクティブ素子に連携される配線に、導電率の良好な銀合金や銅合金を適用することが好ましい。   In the second embodiment, the active element 68 has the same top gate structure as that of the first embodiment. The channel layer of the second embodiment is also formed of an oxide semiconductor, as in the first embodiment. Furthermore, from the viewpoint of electron mobility of the transistor, the first layer is formed of an active matrix including a channel layer formed of a polysilicon semiconductor, and the active matrix is provided of a channel layer formed of an oxide semiconductor. It is preferable to adopt a structure in which the second layer is laminated. In the structure in which the first layer and the second layer are stacked in this way, for example, an active element (first layer) including a channel layer formed of a polysilicon semiconductor has a carrier ( It is used as a driving element for injecting electrons or holes. An active element (second layer) including a channel layer formed of an oxide semiconductor is used as a switching element that selects an active element including a channel layer formed of a polysilicon semiconductor. A silver alloy layer or a copper alloy layer sandwiched between conductive metal oxide layers can be used as a power line for emitting light from the organic EL layer that is electrically linked to the drive element. As such a structure, for example, a wiring structure shown in FIG. 9 is used. It is preferable to apply a silver alloy or a copper alloy having good conductivity to the wiring linked to the active element such as a power supply line.

第2実施形態においては、銅合金である金属層20をゲート電極95に用いている。図9に示すように、ゲート電極95を構成する金属層20は、第1導電性金属酸化物層97と第2導電性金属酸化物層98とで挟持されている。第3絶縁層13であるゲート絶縁層に用いる材料は、第1実施形態と同様である。   In the second embodiment, the metal layer 20 made of a copper alloy is used for the gate electrode 95. As shown in FIG. 9, the metal layer 20 constituting the gate electrode 95 is sandwiched between a first conductive metal oxide layer 97 and a second conductive metal oxide layer 98. The material used for the gate insulating layer, which is the third insulating layer 13, is the same as in the first embodiment.

(第3実施形態)
以下、図面を参照しながら本発明の第3実施形態について説明する。
第3実施形態においては、第1実施形態及び第2実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
図11は、本発明の第3実施形態に係る表示装置DSP3を部分的に示す断面図である。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.
In 3rd Embodiment, the same code | symbol is attached | subjected to the same member as 1st Embodiment and 2nd Embodiment, and the description is abbreviate | omitted or simplified.
FIG. 11 is a sectional view partially showing a display device DSP3 according to the third embodiment of the present invention.

第3実施形態の表示装置DSP3を構成する対向基板500は、第1面Fと、第1面Fとは反対側の第2面Sとを有する透明基板44を備える。第2面Sには、タッチセンシング配線は設けられていない。第1面Fには、観察方向OB(図6参照、Z方向とは反対方向)において、順に、複数の第1タッチセンシング配線1と、複数の第2タッチセンシング配線2とが形成されている。即ち、第2タッチセンシング配線2は、第1タッチセンシング配線1とアレイ基板600との間に位置している。複数の第2タッチセンシング配線2及び第1面Fは、第2透明樹脂層105で覆われている。
複数の第1タッチセンシング配線1と複数の第2タッチセンシング配線2との間には、絶縁層I(タッチ配線絶縁層)が設けられており、第1タッチセンシング配線1と第2タッチセンシング配線2とは、絶縁層Iによって互いに電気的に絶縁されている。
図11に示す構造では、第1透明樹脂層108と第2透明樹脂層105とが貼り合わされている。
The counter substrate 500 constituting the display device DSP3 of the third embodiment includes a transparent substrate 44 having a first surface F and a second surface S opposite to the first surface F. On the second surface S, no touch sensing wiring is provided. In the first surface F, a plurality of first touch sensing wires 1 and a plurality of second touch sensing wires 2 are formed in this order in the observation direction OB (see FIG. 6, the direction opposite to the Z direction). . That is, the second touch sensing wiring 2 is located between the first touch sensing wiring 1 and the array substrate 600. The plurality of second touch sensing wires 2 and the first surface F are covered with a second transparent resin layer 105.
An insulating layer I (touch wiring insulating layer) is provided between the plurality of first touch sensing wires 1 and the plurality of second touch sensing wires 2, and the first touch sensing wire 1 and the second touch sensing wire are provided. 2 are electrically insulated from each other by an insulating layer I.
In the structure shown in FIG. 11, the first transparent resin layer 108 and the second transparent resin layer 105 are bonded together.

図12は、本発明の第3実施形態に係る表示装置DSP3を構成する第2タッチセンシング配線2を示す図であって、図11における符号W3で示された部分を示す拡大断面図である。
図12に示すように、第2タッチセンシング配線2は、観察方向OBにおいて第2黒色層76と第2導電層75とが順に積層された構成を有している。第2黒色層76は、第1実施形態の第2黒色層26と同じ構成を有する。第2導電層75は、第1実施形態の第2導電層25と同じ構成を有する。
FIG. 12 is a diagram showing the second touch sensing wiring 2 constituting the display device DSP3 according to the third embodiment of the present invention, and is an enlarged cross-sectional view showing a portion indicated by a symbol W3 in FIG.
As shown in FIG. 12, the second touch sensing wiring 2 has a configuration in which a second black layer 76 and a second conductive layer 75 are sequentially stacked in the observation direction OB. The second black layer 76 has the same configuration as the second black layer 26 of the first embodiment. The second conductive layer 75 has the same configuration as the second conductive layer 25 of the first embodiment.

タッチセンシング駆動においては、第1タッチセンシング配線1と第2タッチセンシング配線2とが直交する交点における静電容量C3の変化を検知する。複数の第1タッチセンシング配線1及び複数の第2タッチセンシング配線2の各々は電気的に独立している。第1タッチセンシング配線1と第2タッチセンシング配線2は、平面視、直交している。例えば、第1タッチセンシング配線1をタッチ検出電極として用い、第2タッチセンシング配線2をタッチ駆動電極として用いることができる。タッチセンシング制御部122は、タッチ信号として、第1タッチセンシング配線1と第2タッチセンシング配線2との間に生じる静電容量C3の変化を検出する。
また、第1タッチセンシング配線1の役割と第2タッチセンシング配線2の役割とを入れ替えてもよい。具体的に、第1タッチセンシング配線1をタッチ駆動電極として用い、第2タッチセンシング配線2をタッチ検出電極として用いてもよい。
In the touch sensing drive, a change in the capacitance C3 is detected at an intersection where the first touch sensing wiring 1 and the second touch sensing wiring 2 are orthogonal to each other. Each of the plurality of first touch sensing wires 1 and the plurality of second touch sensing wires 2 is electrically independent. The first touch sensing wiring 1 and the second touch sensing wiring 2 are orthogonal to each other in plan view. For example, the first touch sensing wiring 1 can be used as a touch detection electrode, and the second touch sensing wiring 2 can be used as a touch drive electrode. The touch sensing control unit 122 detects a change in the capacitance C3 that occurs between the first touch sensing wiring 1 and the second touch sensing wiring 2 as a touch signal.
Further, the role of the first touch sensing wiring 1 and the role of the second touch sensing wiring 2 may be interchanged. Specifically, the first touch sensing wiring 1 may be used as a touch drive electrode, and the second touch sensing wiring 2 may be used as a touch detection electrode.

第3実施形態のアクティブ素子68は、第1実施形態及び第2実施形態と同様に、酸化物半導体のチャネル層を具備し、アクティブ素子68のゲート絶縁層は酸化セリウムを含む複合酸化物で形成されている。   As in the first and second embodiments, the active element 68 of the third embodiment includes an oxide semiconductor channel layer, and the gate insulating layer of the active element 68 is formed of a complex oxide containing cerium oxide. Has been.

(第4実施形態)
以下、図面を参照しながら本発明の第4実施形態について説明する。
第4実施形態においては、第1実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
図13は、本発明の第4実施形態に係る表示装置DSP4を部分的に示す断面図である。
(Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.
In the fourth embodiment, the same members as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted or simplified.
FIG. 13 is a sectional view partially showing a display device DSP4 according to the fourth embodiment of the present invention.

図13に示すように、透明基板40の第1面F上には、カラーフィルタCFが設けられている。カラーフィルタCFを構成する赤着色層R、緑着色層G、及び青着色層Bは、発光層92に対向している。このため、複数の画素PXの各々は、カラーフィルタを備えている。赤着色層Rと緑着色層Gとの境界部、緑着色層Gと青着色層Bとの境界部、青着色層Bと赤着色層Rとの境界部は、平面視において、第1タッチセンシング配線1及び第2タッチセンシング配線2と重なっている。第1タッチセンシング配線1及び第2タッチセンシング配線2を構成する第1黒色層16及び第2黒色層26は、ブラックマトリクスとして機能するため、上記境界部はブラックマトリクスと重なっている。このため、観察者から見て、赤着色層R、緑着色層G、及び青着色層Bの混色の発生が防止されている。   As shown in FIG. 13, a color filter CF is provided on the first surface F of the transparent substrate 40. The red colored layer R, the green colored layer G, and the blue colored layer B constituting the color filter CF are opposed to the light emitting layer 92. For this reason, each of the plurality of pixels PX includes a color filter. The boundary between the red colored layer R and the green colored layer G, the boundary between the green colored layer G and the blue colored layer B, and the boundary between the blue colored layer B and the red colored layer R are the first touch in plan view. It overlaps with the sensing wiring 1 and the second touch sensing wiring 2. Since the first black layer 16 and the second black layer 26 constituting the first touch sensing wiring 1 and the second touch sensing wiring 2 function as a black matrix, the boundary portion overlaps with the black matrix. For this reason, generation of color mixing of the red colored layer R, the green colored layer G, and the blue colored layer B is prevented from the viewpoint of the observer.

第1透明樹脂層108は、カラーフィルタCFを覆うように配置されている。第1透明樹脂層108を介して、対向基板700とアレイ基板200とは貼り合わされている。
第4実施形態によれば、発光層92の発光に伴って、フルカラー表示を実現することができる。
The first transparent resin layer 108 is disposed so as to cover the color filter CF. The counter substrate 700 and the array substrate 200 are bonded together via the first transparent resin layer 108.
According to the fourth embodiment, full color display can be realized as the light emitting layer 92 emits light.

例えば、上述の実施形態に係る表示装置は、種々の応用が可能である。上述の実施形態に係る表示装置が適用可能な電子機器としては、携帯電話、携帯型ゲーム機器、携帯情報端末、パーソナルコンピュータ、電子書籍、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤ等)、複写機、ファクシミリ、プリンター、プリンター複合機、自動販売機、現金自動預け入れ払い機(ATM)、個人認証機器、光通信機器等が挙げられる。上記の各実施形態は、自由に組み合わせて用いることができる。   For example, the display device according to the above-described embodiment can be variously applied. Electronic devices to which the display device according to the above-described embodiments can be applied include mobile phones, portable game devices, portable information terminals, personal computers, electronic books, video cameras, digital still cameras, head mounted displays, navigation systems, sound Examples include playback devices (car audio, digital audio player, etc.), copiers, facsimiles, printers, printer multifunction devices, vending machines, automatic teller machines (ATMs), personal authentication devices, optical communication devices, and the like. Each of the above embodiments can be used in any combination.

本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。   While preferred embodiments of the present invention have been described and described above, it should be understood that these are exemplary of the invention and are not to be considered as limiting. Additions, omissions, substitutions, and other changes can be made without departing from the scope of the invention. Accordingly, the invention is not to be seen as limited by the foregoing description, but is limited by the scope of the claims.

1・・・第1タッチセンシング配線
2・・・第2タッチセンシング配線
2A・・・センス配線(第2タッチセンシング配線2)
2B・・・引き出し配線(第2タッチセンシング配線2)
15・・・第1導電層
16・・・第1黒色層
12・・・第2絶縁層
13・・・第3絶縁層
14・・・第4絶縁層
20・・・金属層
21、97・・・第1導電性金属酸化物層
22、98・・・第2導電性金属酸化物層
25、75・・・第2導電層
26、76・・・第2黒色層
40・・・透明基板
42・・・透明基板
44・・・透明基板
45・・・基板
54・・・ソース電極
56・・・ドレイン電極
58・・・チャネル層
68・・・アクティブ素子
87・・・上部電極
88・・・下部電極(画素電極)
89・・・反射層
91・・・ホール注入層
92・・・発光層
93・・・コンタクトホール
94・・・バンク
95・・・ゲート電極
96・・・平坦化層
100、300、500、700・・・対向基板(表示装置基板)
105・・・第2透明樹脂層
108・・・第1透明樹脂層
109・・・封止層
110・・・表示部
120・・・制御部
121・・・映像信号制御部
122・・・タッチセンシング制御部
123・・・システム制御部
200、400、600・・・アレイ基板
F・・・第1面
S・・・第2面
I・・・絶縁層
P・・・観察者
R・・・赤着色層(カラーフィルタ)
G・・・緑着色層(カラーフィルタ)
B・・・青着色層(カラーフィルタ)
OB・・・観察方向
BM・・・ブラックマトリクス
PX・・・画素
TFT・・・薄膜トランジスタ
TM1・・・第1端子
TM2・・・第2端子
C1、C2、C3・・・静電容量
CF・・・カラーフィルタ
DSP1、DSP2、DSP3、DSP4・・・表示装置
DESCRIPTION OF SYMBOLS 1 ... 1st touch sensing wiring 2 ... 2nd touch sensing wiring 2A ... sense wiring (2nd touch sensing wiring 2)
2B: Lead-out wiring (second touch sensing wiring 2)
15 ... 1st conductive layer 16 ... 1st black layer 12 ... 2nd insulating layer 13 ... 3rd insulating layer 14 ... 4th insulating layer 20 ... Metal layers 21, 97 .... First conductive metal oxide layers 22, 98 ... second conductive metal oxide layers 25, 75 ... second conductive layers 26, 76 ... second black layer 40 ... transparent substrate 42 ... Transparent substrate 44 ... Transparent substrate 45 ... Substrate 54 ... Source electrode 56 ... Drain electrode 58 ... Channel layer 68 ... Active element 87 ... Upper electrode 88 ...・ Lower electrode (pixel electrode)
89 ... reflective layer 91 ... hole injection layer 92 ... light emitting layer 93 ... contact hole 94 ... bank 95 ... gate electrode 96 ... flattening layer 100, 300, 500, 700 ... Counter substrate (display device substrate)
105 ... 2nd transparent resin layer 108 ... 1st transparent resin layer 109 ... Sealing layer 110 ... Display part 120 ... Control part 121 ... Video signal control part 122 ... Touch Sensing control unit 123 ... system control unit 200, 400, 600 ... array substrate F ... first surface S ... second surface I ... insulating layer P ... observer R ... Red colored layer (color filter)
G ... Green colored layer (color filter)
B ... Blue colored layer (color filter)
OB ... Observation direction BM ... Black matrix PX ... Pixel TFT ... Thin film transistor TM1 ... First terminal TM2 ... Second terminals C1, C2, C3 ... Capacitance CF ... -Color filters DSP1, DSP2, DSP3, DSP4 ... display devices

Claims (11)

表示装置であって、
銀にカルシウムが添加された銀合金層が導電性金属酸化物層によって挟持された構成を有する光反射性の画素電極と、前記画素電極から印加される駆動電圧で発光する発光層と、ゲート絶縁層と接触しかつ酸化物半導体で構成されたチャネル層を有するとともに前記発光層を駆動するアクティブ素子と、を備えるアレイ基板と、
前記アレイ基板に対向する第1面と前記第1面とは反対側の第2面とを有する透明基板と、前記第2面から前記第1面に向けた観察方向において第1黒色層と第1導電層とが順に積層された構成を有しかつ前記第2面上にて第1方向に並ぶように互いに平行に延在する複数の第1タッチセンシング配線と、前記観察方向において第2黒色層と第2導電層とが順に積層された構成を有しかつ前記複数の第1タッチセンシング配線と前記アレイ基板との間に位置するとともに平面視にて前記第1方向と直交する第2方向に並ぶように互いに平行に延在する複数の第2タッチセンシング配線と、平面視において前記複数の第1タッチセンシング配線と前記複数の第2タッチセンシング配線とによって区画される複数の画素と、を備える表示装置基板と、
第1タッチセンシング配線と第2タッチセンシング配線との間の静電容量の変化を検知してタッチセンシングを行う制御部と、
を含み、
前記酸化物半導体は、
亜鉛を含有する金属酸化物を含有しておらず、
ガリウム、インジウム、錫、アルミニウム、ゲルマニウム、及びセリウムから構成される群より選択される1種以上を含有する金属酸化物と、
少なくとも、アンチモン、ビスマスのうちいずれかを含有する金属酸化物と、
を含み、
前記ゲート絶縁層は、酸化セリウムを含む複合酸化物で形成され、
前記アクティブ素子は、トップゲート構造を有する薄膜トランジスタである、
表示装置。
A display device,
A light-reflective pixel electrode having a structure in which a silver alloy layer in which calcium is added to silver is sandwiched between conductive metal oxide layers, a light- emitting layer that emits light at a driving voltage applied from the pixel electrode, and gate insulation An array substrate comprising: an active element in contact with the layer and having a channel layer made of an oxide semiconductor and driving the light emitting layer;
A transparent substrate having a first surface facing the array substrate and a second surface opposite to the first surface; and a first black layer and a first layer in an observation direction from the second surface toward the first surface A plurality of first touch sensing wires extending in parallel with each other so as to be arranged in the first direction on the second surface, and a second black color in the observation direction. A second direction having a configuration in which a layer and a second conductive layer are sequentially stacked and positioned between the plurality of first touch sensing wires and the array substrate and orthogonal to the first direction in plan view A plurality of second touch sensing wires extending in parallel with each other so as to be lined with each other, and a plurality of pixels partitioned by the plurality of first touch sensing wires and the plurality of second touch sensing wires in a plan view. Display device substrate provided ,
A control unit that performs touch sensing by detecting a change in capacitance between the first touch sensing wiring and the second touch sensing wiring;
Only including,
The oxide semiconductor is
Does not contain zinc-containing metal oxides,
A metal oxide containing one or more selected from the group consisting of gallium, indium, tin, aluminum, germanium, and cerium;
A metal oxide containing at least one of antimony and bismuth;
Including
The gate insulating layer is formed of a complex oxide containing cerium oxide,
The active element is a thin film transistor having a top gate structure.
Display device.
前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、前記第2面の上に形成され、
前記第1タッチセンシング配線と前記第2タッチセンシング配線との間には絶縁層が設けられ、
前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、互いに電気的に絶縁されている請求項1に記載の表示装置。
The first touch sensing wiring and the second touch sensing wiring are formed on the second surface,
An insulating layer is provided between the first touch sensing wiring and the second touch sensing wiring,
The display device according to claim 1, wherein the first touch sensing wiring and the second touch sensing wiring are electrically insulated from each other.
前記第1タッチセンシング配線は、前記第2面の上に形成され、
前記第2タッチセンシング配線は、前記第1面の上に形成されている請求項1に記載の表示装置。
The first touch sensing wiring is formed on the second surface,
The display device according to claim 1, wherein the second touch sensing wiring is formed on the first surface.
前記第1面の上に、前記観察方向において、順に、前記第1タッチセンシング配線及び前記第2タッチセンシング配線が形成され、
前記第1タッチセンシング配線と前記第2タッチセンシング配線との間には絶縁層が設けられ、
前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、互いに電気的に絶縁されている請求項1に記載の表示装置。
On the first surface, the first touch sensing wiring and the second touch sensing wiring are sequentially formed in the observation direction,
An insulating layer is provided between the first touch sensing wiring and the second touch sensing wiring,
The display device according to claim 1, wherein the first touch sensing wiring and the second touch sensing wiring are electrically insulated from each other.
前記アクティブ素子に電気的に連携された複数の配線のうち、少なくともゲート配線は、銀層、銀合金層、銅層、及び銅合金層から構成される群より選択される層が導電性金属酸化物層によって挟持された3層構造を有する請求項1に記載の表示装置。   Among the plurality of wirings electrically linked to the active element, at least the gate wiring is a conductive metal oxide layer selected from the group consisting of a silver layer, a silver alloy layer, a copper layer, and a copper alloy layer. The display device according to claim 1, wherein the display device has a three-layer structure sandwiched between physical layers. 前記発光層が、発光ダイオード層を含む請求項1に記載の表示装置。   The display device according to claim 1, wherein the light emitting layer includes a light emitting diode layer. 前記発光層が、有機エレクトロルミネセンス層を含む請求項1に記載の表示装置。   The display device according to claim 1, wherein the light emitting layer includes an organic electroluminescent layer. 請求項1に記載の表示装置に用いられる表示装置基板であって、
前記第1導電層及び前記第2導電層は、銀層、銀合金層、銅層、及び銅合金層から構成される群より選択される層が導電性金属酸化物層によって挟持された3層構造を有する表示装置基板。
A display device substrate used in the display device according to claim 1,
The first conductive layer and the second conductive layer are three layers in which a layer selected from the group consisting of a silver layer, a silver alloy layer, a copper layer, and a copper alloy layer is sandwiched between conductive metal oxide layers A display device substrate having a structure.
前記導電性金属酸化物層は、
酸化インジウム、酸化亜鉛、酸化アンチモン、酸化錫、酸化ガリウム、及び酸化ビスマスから構成される群より選択される2種以上の金属酸化物を含む複合酸化物で形成されている請求項に記載の表示装置基板。
The conductive metal oxide layer is
9. The composite oxide according to claim 8 , wherein the composite oxide comprises two or more metal oxides selected from the group consisting of indium oxide, zinc oxide, antimony oxide, tin oxide, gallium oxide, and bismuth oxide. Display device substrate.
前記導電性金属酸化物層は、酸化インジウム、酸化亜鉛、及び酸化錫を含む複合酸化物で形成され、
前記複合酸化物に含まれるインジウム(In)と亜鉛(Zn)と錫(Sn)のIn/(In+Zn+Sn)で示される原子比は、0.8より大きく、かつ、Zn/Snの原子比が1より大きい請求項に記載の表示装置基板。
The conductive metal oxide layer is formed of a composite oxide containing indium oxide, zinc oxide, and tin oxide,
The atomic ratio of In / (In + Zn + Sn) of indium (In), zinc (Zn), and tin (Sn) contained in the composite oxide is greater than 0.8, and the atomic ratio of Zn / Sn is 1. 9. The display device substrate of claim 8, which is larger.
前記複数の画素は、カラーフィルタを備える請求項に記載の表示装置基板。 The display device substrate according to claim 8 , wherein each of the plurality of pixels includes a color filter.
JP2017547178A 2016-09-16 2016-09-16 Display device and display device substrate Expired - Fee Related JP6477910B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/077445 WO2018051487A1 (en) 2016-09-16 2016-09-16 Display device and display device substrate

Publications (2)

Publication Number Publication Date
JPWO2018051487A1 JPWO2018051487A1 (en) 2018-09-13
JP6477910B2 true JP6477910B2 (en) 2019-03-06

Family

ID=61619406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017547178A Expired - Fee Related JP6477910B2 (en) 2016-09-16 2016-09-16 Display device and display device substrate

Country Status (4)

Country Link
JP (1) JP6477910B2 (en)
KR (1) KR102207053B1 (en)
CN (1) CN109478110B (en)
WO (1) WO2018051487A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102438966B1 (en) * 2018-06-26 2022-09-05 도판 인사츠 가부시키가이샤 Black matrix substrate and display device
WO2020079838A1 (en) * 2018-10-19 2020-04-23 凸版印刷株式会社 Capacitance sensor substrate and electronic device
CN110244823B (en) * 2019-06-19 2021-09-21 京东方科技集团股份有限公司 Display substrate and display device
JPWO2022070752A1 (en) * 2020-10-02 2022-04-07

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587726B2 (en) 1975-01-08 1983-02-12 東レ株式会社 Polyester blend yarn with excellent antistatic properties and its manufacturing method
JPS54119558A (en) 1978-03-10 1979-09-17 Teraoka Giken Kk Parison control apparatus
JP4115789B2 (en) * 2001-09-19 2008-07-09 株式会社東芝 Manufacturing method of semiconductor device
KR100673744B1 (en) * 2004-10-28 2007-01-24 삼성에스디아이 주식회사 Multi-layer Anode
JP2006245031A (en) * 2005-02-28 2006-09-14 Casio Comput Co Ltd Thin film transistor panel
JP4318689B2 (en) * 2005-12-09 2009-08-26 出光興産株式会社 N-type inorganic semiconductor, n-type inorganic semiconductor thin film, and manufacturing method thereof
KR100864631B1 (en) * 2007-02-23 2008-10-22 주식회사 하이닉스반도체 Transistor of semiconductor device and method for fabricating the same
KR20100024710A (en) * 2008-08-26 2010-03-08 삼성모바일디스플레이주식회사 Organic light emitting diode display
KR101097337B1 (en) * 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 Organic light emitting display device
US9564531B2 (en) * 2010-03-22 2017-02-07 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
KR101760792B1 (en) * 2010-10-29 2017-07-25 삼성디스플레이 주식회사 Plat Panel Display having a Touch Sensor
JP2012198740A (en) * 2011-03-22 2012-10-18 Panasonic Corp Touch panel and display device including touch panel
US9400576B2 (en) 2011-07-19 2016-07-26 Apple Inc. Touch sensor arrangements for organic light-emitting diode displays
JP6099875B2 (en) 2011-11-22 2017-03-22 東レ株式会社 Manufacturing method of laminate
JP5796091B2 (en) * 2012-02-08 2015-10-21 株式会社Joled Information display device
KR101971147B1 (en) * 2012-04-09 2019-04-23 삼성디스플레이 주식회사 Display device including touch sensor
JP2014120487A (en) 2012-12-12 2014-06-30 Kobelco Kaken:Kk Electrode for use in display device or input device, and sputtering target for electrode formation
KR20140143631A (en) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 Organic light emitting display apparatus and method of manufacturing thereof
JP5673782B1 (en) * 2013-11-11 2015-02-18 凸版印刷株式会社 Liquid crystal display
KR102516162B1 (en) * 2013-12-02 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method for manufacturing the same
JP6547273B2 (en) * 2013-12-26 2019-07-24 株式会社リコー p-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system
KR102163730B1 (en) * 2014-03-25 2020-10-08 삼성전자주식회사 Transistor, method of manufacturing the same and electronic device including transistor
KR102152588B1 (en) * 2014-07-10 2020-09-07 도판 인사츠 가부시키가이샤 Black electrode substrate, production method for black electrode substrate, and display device
JP6330543B2 (en) * 2014-07-18 2018-05-30 コニカミノルタ株式会社 Transparent electrode and electronic device
CN105320333B (en) * 2014-07-29 2018-10-23 南京瀚宇彩欣科技有限责任公司 Organic electric-excitation luminescent anti-interference touch panel
JP2016076418A (en) 2014-10-08 2016-05-12 株式会社Joled Organic EL element
CN107077807B (en) * 2014-12-05 2019-11-08 凸版印刷株式会社 Display device substrate, the manufacturing method of display device substrate and the display device using it
JP5976970B1 (en) * 2015-02-24 2016-08-24 日東電工株式会社 Light transmissive film
CN105355661A (en) * 2015-10-10 2016-02-24 无锡盈芯半导体科技有限公司 Thin film transistor and preparation method for semiconductor channel layer of thin film transistor

Also Published As

Publication number Publication date
KR20190028759A (en) 2019-03-19
JPWO2018051487A1 (en) 2018-09-13
CN109478110A (en) 2019-03-15
CN109478110B (en) 2022-04-15
KR102207053B1 (en) 2021-01-25
WO2018051487A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
JP6451897B1 (en) Display device and display device substrate
WO2019215530A1 (en) Display device, and display device manufacturing method
JP6330975B1 (en) Display device and display device substrate
JP6365788B1 (en) Display device and display device substrate
JP7013902B2 (en) Display device
JP6477910B2 (en) Display device and display device substrate
JP6252689B1 (en) Display device
US10084022B2 (en) Display device
CN112074894B (en) Display device, display module and electronic equipment
KR20210016111A (en) Display device
WO2020039291A1 (en) Display device and electronic apparatus
TWI715631B (en) Display device and display device substrate
JP6350754B1 (en) Display device and display device substrate
TWI685781B (en) Display device and display device substrate
TWI630534B (en) Display device and display device substrate
TW201913329A (en) Display device and display device substrate especially having touch sensing function for a lighting layer containing LEDs
US20220140027A1 (en) Display device
TWI646518B (en) Display device and display device substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170907

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20170907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6477910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees