JP6365788B1 - Display device and display device substrate - Google Patents

Display device and display device substrate Download PDF

Info

Publication number
JP6365788B1
JP6365788B1 JP2017547179A JP2017547179A JP6365788B1 JP 6365788 B1 JP6365788 B1 JP 6365788B1 JP 2017547179 A JP2017547179 A JP 2017547179A JP 2017547179 A JP2017547179 A JP 2017547179A JP 6365788 B1 JP6365788 B1 JP 6365788B1
Authority
JP
Japan
Prior art keywords
layer
touch sensing
light
display device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017547179A
Other languages
Japanese (ja)
Other versions
JPWO2018051486A1 (en
Inventor
港 浩一
港  浩一
福吉 健蔵
健蔵 福吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Application granted granted Critical
Publication of JP6365788B1 publication Critical patent/JP6365788B1/en
Publication of JPWO2018051486A1 publication Critical patent/JPWO2018051486A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明の表示装置は、表示機能層と、前記表示機能層を駆動するアレイ基板と、表示装置基板と、タッチセンシングを行う制御部を含み、前記表示装置基板には観察方向において黒色層と導電層とが順に積層された第1タッチセンシング配線と第2タッチセンシング配線と、前記第1 タッチセンシング配線と同じ材料で形成されかつ断面視において同じ位置に設けられる第1 遮光導電パターンと、前記第2タッチタッチセンシング配線と同じ材料で形成されかつ断面視において同じ位置に設けられる第2遮光導電パターンを有し、第1遮光導電パターン及び第2遮光導電パターンによって表示部を囲む遮光性の額縁を構成する。  The display device of the present invention includes a display function layer, an array substrate that drives the display function layer, a display device substrate, and a control unit that performs touch sensing. The display device substrate includes a black layer and a conductive layer in the observation direction. A first light-shielding conductive pattern formed of the same material as that of the first touch-sensing wiring and provided at the same position in a cross-sectional view; A second light-shielding conductive pattern formed of the same material as the two-touch touch sensing wiring and provided at the same position in a cross-sectional view, and a light-shielding frame surrounding the display unit by the first light-shielding conductive pattern and the second light-shielding conductive pattern Configure.

Description

本発明は、静電気等の外部ノイズ或いは液晶層等の表示機能層を駆動する制御系等から発生する内部ノイズを軽減できる表示装置及び表示装置基板に関し、特に、タッチセンシング機能を具備する表示装置と、その表示装置に用いられる表示装置基板に関する。  The present invention relates to a display device and a display device substrate that can reduce external noise such as static electricity or internal noise generated from a control system that drives a display function layer such as a liquid crystal layer, and more particularly to a display device having a touch sensing function. The present invention relates to a display device substrate used for the display device.

近年、液晶表示装置、或いは、発光素子がマトリクス状に配列されている表示装置(有機エレクトロルミネセンス表示装置やLEDマトリクス表示装置)の解像度が向上し、薄型化が進んでいる。また、5インチや8インチといった画面サイズを有しかつ高画質が実現可能な表示装置を備えたモバイル機器、例えば、スマートフォン、タブレットが市販されている。特に、有機エレクトロルミネセンス表示装置(以下、有機ELと称する)は、このようなモバイル機器の薄型化に貢献することができる。  In recent years, the resolution of a liquid crystal display device or a display device in which light emitting elements are arranged in a matrix (an organic electroluminescence display device or an LED matrix display device) has been improved, and the thickness has been reduced. In addition, mobile devices such as smartphones and tablets that are equipped with a display device having a screen size of 5 inches or 8 inches and capable of realizing high image quality are commercially available. In particular, an organic electroluminescence display device (hereinafter referred to as organic EL) can contribute to the thinning of such a mobile device.

有機EL表示装置においては、白色有機ELを備えた有機EL基板と、カラー表示を実現するカラーフィルタを備えかつ有機EL基板に対向配置された対向基板とを用いることがある。更なる高画質を得るために、例えば、赤色発光LEDチップ、緑色発光LEDチップ、及び青色発光LEDチップが小さな発光ユニットに載置され、複数の発光ユニットがアレイ基板上にマトリクス状に配列されているLEDマトリクス表示装置の開発も進んでいる。LEDとして、発光効率が高い青色発光ダイオードが知られており、青色LEDチップ上に緑色蛍光体及び赤色蛍光体が配置された白色LEDが用いられることがある。  In an organic EL display device, an organic EL substrate provided with a white organic EL and a counter substrate provided with a color filter for realizing color display and disposed opposite to the organic EL substrate may be used. In order to obtain higher image quality, for example, a red light emitting LED chip, a green light emitting LED chip, and a blue light emitting LED chip are mounted on a small light emitting unit, and a plurality of light emitting units are arranged in a matrix on an array substrate. LED matrix display devices are also being developed. As the LED, a blue light emitting diode with high luminous efficiency is known, and a white LED in which a green phosphor and a red phosphor are arranged on a blue LED chip may be used.

表示装置の表示機能層は、液晶層、有機EL層(Organic Electroluminescence)、LEDチップ(Light Emitting Diode)によるLEDマトリクス層、さらには、電気要素と機械的要素とで構成されるEMS(Electro Mechanical System)、或いは、MEMS(Micro−Electro−Mechanical System)を含む。MEMSは、アクチュエータ、トランスデューサ、センサ、マイクロミラー、MEMSスイッチ、及び光学フィルム等の光学部品、並びに光干渉変調器(IMOD:Interferometric
Modulation)を含む。
The display function layer of the display device includes a liquid crystal layer, an organic EL layer (Organic Electroluminescence), an LED matrix layer formed by an LED chip (Light Emitting Diode), and an EMS (Electro Mechanical System) composed of electrical elements and mechanical elements. Or MEMS (Micro-Electro-Mechanical System). MEMS are optical components such as actuators, transducers, sensors, micromirrors, MEMS switches, and optical films, and interferometric modulators (IMOD).
Modulation).

このような表示装置においては、指等のポインタによる入力が可能なタッチセンシング機能を備えた表示装置の普及が進んでいる。
加えて、モバイル機器の表示画面を大きくするために、有効表示領域(表示画面)の周囲に位置する額縁部の幅を狭くする“狭額縁技術”の開発が進展している。この額縁部においては、一般的に、ポリシコンTFTや酸化物半導体TFT(薄膜トランジスタ、以下アクティブ素子)によって形成された周辺回路が形成されている。
In such a display device, a display device having a touch sensing function capable of inputting with a pointer such as a finger is becoming widespread.
In addition, in order to enlarge the display screen of mobile devices, the development of “narrow frame technology” is progressing to reduce the width of the frame portion located around the effective display area (display screen). In this frame portion, generally, a peripheral circuit formed by a polysilicon TFT or an oxide semiconductor TFT (thin film transistor, hereinafter referred to as an active element) is formed.

しかしながら、表示装置においては、上記の狭額縁化やタッチセンシング機能の付加等により、電気的ノイズ発生源が増加し、様々な問題が生じている。例えば、手や人体の静電気は、タッチセンシング機能を備えた表示装置に悪影響を与え易い。表示装置に手や指が触れることで、タッチセンシングが誤動作を起こすことがある。加えて、人体に蓄えられた静電気は、表示に係る制御系の配線や額縁部に位置するドライバIC(Integrated Circuit)に乗り、表示装置の表示不良をもたらすことがある。  However, in the display device, due to the narrowing of the frame and the addition of a touch sensing function, the number of electrical noise generation sources has increased, and various problems have arisen. For example, static electricity on the hand or human body tends to adversely affect a display device having a touch sensing function. Touch sensing may cause a malfunction by touching the display device with a hand or a finger. In addition, static electricity stored in the human body may ride on a driver IC (Integrated Circuit) located in a control system wiring or a frame portion related to display, and may cause a display failure of the display device.

特許文献1においては、透明導電材料で形成された導電膜がシールド機能を備え、また、グランド電位を有する(接地されている)構成が開示されている。さらに、第2導電膜を併用することで耐腐食性も実現されている。しかしながら、透明導電材料の抵抗値は高いため、静電気による容量が形成され易く、液晶を駆動する配線(特にコモン配線)や、タッチパネルに設けられたタッチセンシング配線に電荷が乗り易い。また、透明導電材料の抵抗値は高いため、その抵抗値では、高い周波数のノイズをシールドするには不十分である。  Patent Document 1 discloses a configuration in which a conductive film formed of a transparent conductive material has a shielding function and has a ground potential (grounded). Furthermore, corrosion resistance is also realized by using the second conductive film in combination. However, since the resistance value of the transparent conductive material is high, a capacitance due to static electricity is easily formed, and electric charges are likely to ride on the wiring for driving the liquid crystal (particularly the common wiring) and the touch sensing wiring provided on the touch panel. Further, since the transparent conductive material has a high resistance value, the resistance value is insufficient to shield high-frequency noise.

特許文献2は、第1基板に設けられた第1タッチ駆動電極と、第2基板に設けられた第2タッチ駆動電極及びタッチ検出電極とを備えた構成を提案している。ノイズ低減技術として、特許文献2の図8に示されるように、ノイズ発生源である周辺回路80から、第2のタッチ駆動電極52が遠ざけて配置されている。しかしながら、周辺回路80から第2のタッチ駆動電極52までの距離を増加するだけではノイズ対策として十分と言えない。例えば、特許文献2においては、指や人体等から発生する静電気等の外部ノイズの影響が考慮されていない。加えて、車載向け表示装置等の高信頼性を要求される表示装置では、静電気の放電に係る耐圧規格が厳しい。特許文献2においては、このような外部ノイズ対策が考慮されていない。なお、特許文献2において、アクティブ素子の駆動に関わるスイッチング素子等を含む周辺回路は、表示領域の周囲に位置する額縁部に設けられており、特許文献2は、表示装置の狭額縁化の技術を開示している。周辺回路に形成されるトランジスタ等のアクティブ素子は、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタであることが多い。  Patent Document 2 proposes a configuration including a first touch drive electrode provided on a first substrate and a second touch drive electrode and a touch detection electrode provided on a second substrate. As a noise reduction technique, as shown in FIG. 8 of Patent Document 2, the second touch drive electrode 52 is disposed away from the peripheral circuit 80 that is a noise generation source. However, simply increasing the distance from the peripheral circuit 80 to the second touch drive electrode 52 is not sufficient as a noise countermeasure. For example, Patent Document 2 does not consider the influence of external noise such as static electricity generated from a finger or a human body. In addition, in a display device that requires high reliability such as an in-vehicle display device, the withstand voltage standard related to electrostatic discharge is strict. In Patent Document 2, such countermeasures against external noise are not considered. In Patent Document 2, a peripheral circuit including a switching element related to driving of an active element is provided in a frame portion positioned around the display area. Patent Document 2 describes a technique for narrowing the frame of a display device. Is disclosed. An active element such as a transistor formed in a peripheral circuit is often a thin film transistor including a channel layer formed of a polysilicon semiconductor.

特許文献3は、タッチセンサと表示装置とが一体となった液晶表示装置に関する。特許文献3は、バイパストンネル等を用いてアレイ基板にタッチスクリーンを作りこむ技術を開示している。
特許文献3においては、ポリシリコントランジスタに接続される信号線(ゲート線とソース線)や画素電極だけでなく、タッチセンシングに関わるセンス領域とドライブ−センス接地領域及びバイパストンネル等を同一のアレイ基板上に配設することが必要である。このため、特許文献3においては、アレイ構造が極めて複雑であり、寄生容量の増加を招き易く、かつ、アレイ基板の製造工程における負荷が大きい。
Patent Document 3 relates to a liquid crystal display device in which a touch sensor and a display device are integrated. Patent Document 3 discloses a technique for creating a touch screen on an array substrate using a bypass tunnel or the like.
In Patent Document 3, not only signal lines (gate lines and source lines) and pixel electrodes connected to polysilicon transistors, but also a sense area related to touch sensing, a drive-sense ground area, a bypass tunnel, and the like are arranged on the same array substrate. It is necessary to arrange on top. For this reason, in Patent Document 3, the array structure is extremely complicated, the parasitic capacitance is likely to increase, and the load in the manufacturing process of the array substrate is large.

特許文献4は、面内切り替え(IPS)液晶表示装置に関し、同一平面内にタッチ駆動電極、タッチ感知に使用される電極対を設ける技術を開示している。特許文献3及び特許文献4においては、アレイ基板(アクティブ素子が形成される面)にタッチセンシング用配線(以下、タッチ配線)が配設されている。この構成では、アクティブ素子に映像信号やゲート信号を伝達するTFT配線の近くにタッチ配線が配置され、このタッチ配線に映像信号に起因するノイズが乗り易いといった問題がある。  Patent Document 4 relates to an in-plane switching (IPS) liquid crystal display device, and discloses a technique of providing a touch drive electrode and an electrode pair used for touch sensing in the same plane. In Patent Document 3 and Patent Document 4, touch sensing wiring (hereinafter referred to as touch wiring) is arranged on an array substrate (surface on which an active element is formed). In this configuration, there is a problem that the touch wiring is arranged near the TFT wiring that transmits the video signal and the gate signal to the active element, and noise due to the video signal is easily applied to the touch wiring.

特許文献5は、特定のゲート線を選択又は非選択の状態に切り替える選択信号を出力するゲート線駆動部を備える構造を開示している。ゲート線駆動部の各々は表示領域内に形成され、例えば、制御信号に応じて異なる駆動周波数で種々の表示を行うことができる。その表示領域内で、部分的に静止画を表示したり、あるいは、低消費電力化のために駆動周波数を低くしたりできる。例えば、静止画や、低い駆動周波数で画像を表示する場合、複数のフレームのうち一部のフレームの間においてはゲート線を選択状態となるように、また、他のフレームの間においてはゲート線を非選択の状態となるように、ゲート線の選択状態を切り替えることで消費電力を下げ、画質を向上できる。こうした観点で、特許文献5に記載の技術は優れている。しかしながら、特許文献5の図6Aから図7等に開示されているように、画素(PIX)を駆動するアクティブ素子TFT−PIXのほかに、TFT−D、TFT−E、TFT−F等のスイッチング素子を新たに追加する必要がある。これら追加されたスイッチング素子には、さらに配線13Nが設けられている。  Patent Document 5 discloses a structure including a gate line driving unit that outputs a selection signal for switching a specific gate line to a selected or non-selected state. Each of the gate line driving units is formed in the display region, and for example, various displays can be performed at different driving frequencies according to the control signal. Within the display area, a still image can be partially displayed, or the drive frequency can be lowered to reduce power consumption. For example, when a still image or an image is displayed at a low driving frequency, the gate line is selected between some frames of the plurality of frames, and the gate line between other frames. By switching the selection state of the gate line so as to be in a non-selected state, power consumption can be reduced and image quality can be improved. From this viewpoint, the technique described in Patent Document 5 is excellent. However, as disclosed in FIG. 6A to FIG. 7 of Patent Document 5, in addition to the active element TFT-PIX that drives the pixel (PIX), switching of TFT-D, TFT-E, TFT-F, etc. It is necessary to add a new element. These added switching elements are further provided with a wiring 13N.

特許文献6は、タッチセンシング配線として、酸化インジウムと酸化錫を含む導電性金属酸化物で銅含有層が挟持された銅配線を開示している。しかしながら、タッチセンシングでの指等のポインタに起因するノイズ(タッチセンシングの誤動作含む)や、上述したような周辺回路から発生するノイズの対策は考慮されていない。  Patent Document 6 discloses a copper wiring in which a copper-containing layer is sandwiched between conductive metal oxides containing indium oxide and tin oxide as touch sensing wiring. However, measures against noise (including malfunction of touch sensing) caused by a pointer such as a finger in touch sensing and noise generated from peripheral circuits as described above are not taken into consideration.

日本国特開2011−95451号公報Japanese Unexamined Patent Publication No. 2011-95451 日本国特開2014−53000号公報Japanese Unexamined Patent Publication No. 2014-53000 日本国特許第5746736号公報Japanese Patent No. 5,746,736 日本国特許第4584342号公報Japanese Patent No. 4584342 国際公開2014/142183パンフレットInternational Publication 2014/142183 Pamphlet 日本国特許第5807726号公報Japanese Patent No. 5807726

上記したように、表示装置においては、タッチセンシング機能の付加、狭額縁化、低消費電力化や画質向上のためのスイッチング素子の追加等に起因して、アレイ基板の構造が複雑になっている。アレイ基板の構造の複雑化に伴って、ノイズ発生源が増加し、タッチセンシングにおいてS/N比を確保することが困難となってきている。  As described above, in the display device, the structure of the array substrate is complicated due to the addition of the touch sensing function, the narrowing of the frame, the addition of switching elements for reducing the power consumption and the image quality, and the like. . As the structure of the array substrate becomes complicated, the number of noise generation sources has increased, and it has become difficult to ensure an S / N ratio in touch sensing.

本発明は、上記の課題に鑑みてなされたものであって、高いタッチセンシング精度を実現し、タッチセンシング機能を備えた表示装置及び表示装置基板を提供する。  The present invention has been made in view of the above problems, and provides a display device and a display device substrate that achieve high touch sensing accuracy and have a touch sensing function.

本発明の第1態様に係る表示装置は、表示機能層と、前記表示機能層を駆動するアレイ基板と、前記アレイ基板に対向する第1面と前記第1面とは反対側の第2面とを有する透明基板と、前記第2面から前記第1面に向けた観察方向において第1黒色層と第1導電層とが順に積層された構成を有しかつ前記第2面上にて第1方向に並ぶように互いに平行に延在する複数の第1タッチセンシング配線を含む第1センシングパターンと、前記観察方向において第2黒色層と第2導電層とが順に積層された構成を有しかつ前記複数の第1タッチセンシング配線と前記アレイ基板との間に位置するとともに平面視にて前記第1方向と直交する第2方向に並ぶように互いに平行に延在する複数の第2タッチセンシング配線を含む第2センシングパターンと、前記第1タッチセンシング配線と同じ材料で形成されかつ前記第1タッチセンシング配線と断面視において同じ位置に設けられかつ前記第1センシングパターンの外側に位置する第1遮光導電パターンと、前記第2タッチセンシング配線と同じ材料で形成されかつ前記第2タッチセンシング配線と断面視において同じ位置に設けられかつ前記第2センシングパターンの外側に位置する第2遮光導電パターンと、前記表示機能層に対向する表示部と、前記表示部を囲むとともに、前記第1センシングパターンの一部、前記第1遮光導電パターン、及び前記第2遮光導電パターンによって構成された遮光性の額縁部と、を備える表示装置基板と、第1タッチセンシング配線と第2タッチセンシング配線との間の静電容量の変化を検知してタッチセンシングを行う制御部と、を含む。  The display device according to the first aspect of the present invention includes a display functional layer, an array substrate that drives the display functional layer, a first surface facing the array substrate, and a second surface opposite to the first surface. And a transparent substrate having a structure in which a first black layer and a first conductive layer are sequentially stacked in an observation direction from the second surface toward the first surface, and on the second surface. A first sensing pattern including a plurality of first touch sensing wires extending parallel to each other so as to be aligned in one direction; and a second black layer and a second conductive layer are sequentially stacked in the observation direction. And a plurality of second touch sensings positioned between the plurality of first touch sensing wires and the array substrate and extending parallel to each other so as to be aligned in a second direction orthogonal to the first direction in plan view. Second sensing pattern including wiring A first light-shielding conductive pattern formed of the same material as the first touch sensing wiring and provided at the same position as the first touch sensing wiring in a cross-sectional view and positioned outside the first sensing pattern; A second light-shielding conductive pattern formed of the same material as the touch sensing wiring and provided at the same position in cross-sectional view as the second touch sensing wiring and located outside the second sensing pattern, and faces the display function layer A display device substrate that includes a display portion, a light-shielding frame portion that surrounds the display portion and is configured by a part of the first sensing pattern, the first light-shielding conductive pattern, and the second light-shielding conductive pattern. And detecting a change in capacitance between the first touch sensing wiring and the second touch sensing wiring. Comprising a control unit for performing sensing, and.

本発明の第1態様に係る表示装置においては、前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、前記第2面の上に形成され、前記第1タッチセンシング配線と前記第2タッチセンシング配線との間には絶縁層が設けられ、前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、互いに電気的に絶縁されてもよい。  In the display device according to the first aspect of the present invention, the first touch sensing wiring and the second touch sensing wiring are formed on the second surface, and the first touch sensing wiring and the second touch sensing are formed. An insulating layer may be provided between the wiring and the first touch sensing wiring and the second touch sensing wiring may be electrically insulated from each other.

本発明の第1態様に係る表示装置においては、前記第1タッチセンシング配線は、前記第2面の上に形成され、前記第2タッチセンシング配線は、前記第1面の上に形成されてもよい。  In the display device according to the first aspect of the present invention, the first touch sensing wiring may be formed on the second surface, and the second touch sensing wiring may be formed on the first surface. Good.

本発明の第1態様に係る表示装置においては、前記第1面の上に、前記観察方向において、順に、前記第1タッチセンシング配線及び前記第2タッチセンシング配線が形成され、前記第1タッチセンシング配線と前記第2タッチセンシング配線との間には絶縁層が設けられ、前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、互いに電気的に絶縁されてもよい。  In the display device according to the first aspect of the present invention, the first touch sensing wiring and the second touch sensing wiring are sequentially formed on the first surface in the observation direction, and the first touch sensing is performed. An insulating layer may be provided between the wiring and the second touch sensing wiring, and the first touch sensing wiring and the second touch sensing wiring may be electrically insulated from each other.

本発明の第1態様に係る表示装置においては、前記アレイ基板及び前記表示装置基板を囲う筐体を有し、前記第1遮光導電パターンは、前記筐体に接地されてもよい。  The display device according to the first aspect of the present invention may include a housing surrounding the array substrate and the display device substrate, and the first light-shielding conductive pattern may be grounded to the housing.

本発明の第1態様に係る表示装置においては、前記第2遮光導電パターンは、スリットによって分割された複数の遮光導電部を有してもよい。  In the display device according to the first aspect of the present invention, the second light-shielding conductive pattern may have a plurality of light-shielding conductive parts divided by slits.

本発明の第1態様に係る表示装置においては、前記アレイ基板は、ゲート絶縁層と接触しかつ酸化物半導体で構成されたチャネル層を有し、前記表示機能層を駆動するアクティブ素子と、を備えてもよい。  In the display device according to the first aspect of the present invention, the array substrate includes a channel layer made of an oxide semiconductor in contact with the gate insulating layer, and an active element that drives the display functional layer. You may prepare.

本発明の第1態様に係る表示装置においては、前記酸化物半導体は、ガリウム、インジウム、亜鉛、錫、アルミニウム、ゲルマニウム、及びセリウムから構成される群より選択される1種以上を含有する金属酸化物と、少なくとも、アンチモン、ビスマスのうちいずれかを含有する金属酸化物と、を含んでもよい。  In the display device according to the first aspect of the present invention, the oxide semiconductor contains a metal oxide containing at least one selected from the group consisting of gallium, indium, zinc, tin, aluminum, germanium, and cerium. And a metal oxide containing at least one of antimony and bismuth.

本発明の第1態様に係る表示装置においては、前記ゲート絶縁層は、酸化セリウムを含む複合酸化物で形成されてもよい。  In the display device according to the first aspect of the present invention, the gate insulating layer may be formed of a complex oxide containing cerium oxide.

本発明の第1態様に係る表示装置においては、前記アクティブ素子に電気的に連携された複数の配線のうち、少なくともゲート配線は、銅合金層が導電性金属酸化物層によって挟持された3層構造を有してもよい。  In the display device according to the first aspect of the present invention, among the plurality of wirings electrically linked to the active element, at least the gate wiring has three layers in which a copper alloy layer is sandwiched between conductive metal oxide layers. It may have a structure.

本発明の第1態様に係る表示装置においては、前記アレイ基板は、前記表示機能層を挟持する上部電極及び下部電極を備え、前記表示機能層は、発光ダイオード層であり、前記上部電極と前記下部電極との間に印加される駆動電圧によって発光してもよい。  In the display device according to the first aspect of the present invention, the array substrate includes an upper electrode and a lower electrode that sandwich the display functional layer, and the display functional layer is a light emitting diode layer, You may light-emit by the drive voltage applied between lower electrodes.

本発明の第1態様に係る表示装置においては、前記アレイ基板は、前記表示機能層を挟持する上部電極及び下部電極を備え、前記表示機能層は、有機エレクトロルミネセンス層であり、前記上部電極と前記下部電極との間に印加される駆動電圧によって発光してもよい。  In the display device according to the first aspect of the present invention, the array substrate includes an upper electrode and a lower electrode that sandwich the display functional layer, and the display functional layer is an organic electroluminescence layer, and the upper electrode And the lower electrode may emit light.

本発明の第1態様に係る表示装置においては、前記上部電極及び前記下部電極の少なくとも一方は、銀合金層が導電性金属酸化物層で挟持された構造を有してもよい。  In the display device according to the first aspect of the present invention, at least one of the upper electrode and the lower electrode may have a structure in which a silver alloy layer is sandwiched between conductive metal oxide layers.

本発明の第1態様に係る表示装置においては、前記表示機能層は、液晶層であり、前記アレイ基板は、前記液晶層を挟持するコモン電極及び画素電極を備え、前記液晶層は、前記コモン電極と前記画素電極との間の電位差によって駆動してもよい。  In the display device according to the first aspect of the present invention, the display functional layer is a liquid crystal layer, the array substrate includes a common electrode and a pixel electrode that sandwich the liquid crystal layer, and the liquid crystal layer includes the common You may drive by the electrical potential difference between an electrode and the said pixel electrode.

本発明の第1態様に係る表示装置においては、断面視において、前記コモン電極は、前記画素電極よりも、前記表示装置基板に近い位置に設けられてもよい。  In the display device according to the first aspect of the present invention, the common electrode may be provided closer to the display device substrate than the pixel electrode in a cross-sectional view.

本発明の第2態様に係る表示装置基板は、第1面と、前記第1面とは反対側の第2面とを有する、透明基板と、前記第1面及び前記第2面のいずれか一方に形成され、前記第2面から前記第1面に向けた観察方向において第1黒色層と第1導電層とが順に積層された構成を有するとともに前記第2面上にて第1方向に並ぶように互いに平行に延在する複数の第1タッチセンシング配線を含む、第1センシングパターンと、前記第1面及び前記第2面のいずれか一方に形成され、前記観察方向において第2黒色層と第2導電層とが順に積層された構成を有するとともに平面視にて前記第1方向と直交する第2方向に並ぶように互いに平行に延在する複数の第2タッチセンシング配線を含む、第2センシングパターンと、前記第1タッチセンシング配線と同じ材料で形成され、前記第1タッチセンシング配線と断面視において同じ位置に設けられ、前記第1センシングパターンの外側に位置する、第1遮光導電パターンと、前記第2タッチセンシング配線と同じ材料で形成され、前記第2タッチセンシング配線と断面視において同じ位置に設けられ、前記第2センシングパターンの外側に位置する、第2遮光導電パターンと、前記第1センシングパターンの一部、前記第1遮光導電パターン、及び前記第2遮光導電パターンによって構成された遮光性の額縁部と、を備える。  A display device substrate according to a second aspect of the present invention includes a transparent substrate having a first surface and a second surface opposite to the first surface, and any one of the first surface and the second surface. The first black layer and the first conductive layer are sequentially stacked in the observation direction from the second surface toward the first surface, and are formed in the first direction on the second surface. A first sensing pattern including a plurality of first touch sensing wires extending in parallel to each other so as to be arranged, and formed on one of the first surface and the second surface, and a second black layer in the observation direction; And a plurality of second touch sensing wirings extending in parallel to each other so as to be arranged in a second direction orthogonal to the first direction in a plan view. 2 sensing patterns and the first touch sensor The first light-shielding conductive pattern, which is formed of the same material as the wiring, is provided at the same position in cross-sectional view as the first touch sensing wiring, and is located outside the first sensing pattern, and the same as the second touch sensing wiring A second light-shielding conductive pattern formed of a material, provided at the same position in cross-sectional view as the second touch sensing wiring, and located outside the second sensing pattern; a part of the first sensing pattern; 1 light shielding conductive pattern, and the light-shielding frame part comprised by the said 2nd light shielding conductive pattern.

本発明の第2態様に係る表示装置においては、前記透明基板は、平面視において、短辺と長辺とを有し、前記第1遮光導電パターンは、前記長辺と平行に設けられてもよい。  In the display device according to the second aspect of the present invention, the transparent substrate may have a short side and a long side in plan view, and the first light-shielding conductive pattern may be provided in parallel with the long side. Good.

本発明の第2態様に係る表示装置においては、前記第2遮光導電パターンは、前記第1タッチセンシング配線と平行な複数のスリットを有し、平面視において、前記複数の第1タッチセンシング配線と前記複数のスリットが重なる重畳部が形成されており、前記重畳部は、前記額縁部を構成してもよい。  In the display device according to the second aspect of the present invention, the second light-shielding conductive pattern has a plurality of slits parallel to the first touch sensing wiring, and the plurality of first touch sensing wirings in a plan view. An overlapping portion where the plurality of slits overlap is formed, and the overlapping portion may constitute the frame portion.

本発明の第2態様に係る表示装置においては、前記第1導電層及び前記第2導電層は、少なくとも、銅合金層が導電性金属酸化物層によって挟持された3層構造を有してもよい。  In the display device according to the second aspect of the present invention, the first conductive layer and the second conductive layer may have a three-layer structure in which at least a copper alloy layer is sandwiched between conductive metal oxide layers. Good.

本発明の第2態様に係る表示装置においては、平面視において前記複数の第1タッチセンシング配線と前記複数の第2タッチセンシング配線とによって区画される複数の画素を備え、前記複数の画素は、カラーフィルタを備えてもよい。  In the display device according to the second aspect of the present invention, the display device includes a plurality of pixels partitioned by the plurality of first touch sensing wires and the plurality of second touch sensing wires in a plan view, A color filter may be provided.

本発明の態様によれば、周辺回路から発生する内部ノイズあるいは表示装置の外部からの外部ノイズを低減し、高精度のタッチセンシングを実現する機能を備えた表示装置及び表示装置基板を提供することができる。  According to an aspect of the present invention, it is possible to provide a display device and a display device substrate having a function of realizing high-accuracy touch sensing by reducing internal noise generated from a peripheral circuit or external noise from the outside of the display device. Can do.

本発明の第1実施形態に係る表示装置を構成する制御部(映像信号制御部、システム制御部、及びタッチセンシング制御部)及び表示部を示すブロック図である。It is a block diagram which shows the control part (a video signal control part, a system control part, and a touch sensing control part) and a display part which comprise the display apparatus which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る表示装置を部分的に示す断面図である。It is sectional drawing which shows partially the display apparatus which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る表示装置が備える対向基板を示す図であって、観察者側から表示装置を見た平面図である。It is a figure which shows the opposing board | substrate with which the display apparatus which concerns on 1st Embodiment of this invention is provided, Comprising: It is the top view which looked at the display apparatus from the observer side. 本発明の第1実施形態に係る表示装置が備える対向基板を示す図であって、対向基板に設けられた複数の第1タッチセンシング配線を有する第1センシングパターンと、第1センシングパターンの外側に位置する第1遮光導電パターンとを示す平面図である。FIG. 3 is a diagram illustrating a counter substrate included in the display device according to the first embodiment of the present invention, and includes a first sensing pattern having a plurality of first touch sensing wires provided on the counter substrate, and outside the first sensing pattern. It is a top view which shows the 1st light-shielding conductive pattern located. 本発明の第1実施形態に係る表示装置が備える対向基板を示す図であって、対向基板に設けられた複数の第2タッチセンシング配線を有する第2センシングパターンと、第2センシングパターンの外側に位置する第2遮光導電パターンとを示す平面図である。FIG. 3 is a diagram illustrating a counter substrate included in the display device according to the first embodiment of the present invention, and includes a second sensing pattern having a plurality of second touch sensing wirings provided on the counter substrate, and outside the second sensing pattern. It is a top view which shows the 2nd light-shielding conductive pattern located. 本発明の第1実施形態に係る表示装置が備える対向基板の額縁部を部分的に示す平面図であって、第2遮光導電パターンのスリットと第1タッチセンシング配線とが重なる重畳部によって得られた遮光性を説明する図である。It is a top view which shows partially the frame part of the opposing board | substrate with which the display apparatus which concerns on 1st Embodiment of this invention is provided, Comprising: The slit of a 2nd light-shielding conductive pattern and the 1st touch-sensing wiring are obtained by the overlapping part which overlaps. It is a figure explaining the light-shielding property. 本発明の第1実施形態に係る表示装置が備える液晶層と、対向基板の額縁部とを部分的に示す図であって、図3のA−A’線に沿う断面図である。FIG. 4 is a diagram partially showing a liquid crystal layer included in the display device according to the first embodiment of the present invention and a frame portion of the counter substrate, and is a cross-sectional view taken along line A-A ′ of FIG. 3. 本発明の第1実施形態に係る対向基板に設けられた第1タッチセンシング配線、絶縁層、及び第2タッチセンシング配線を示す図であって、図2における符号W1で示された部分を示す拡大断面図である。It is a figure which shows the 1st touch sensing wiring, insulating layer, and 2nd touch sensing wiring which were provided in the opposing board | substrate which concerns on 1st Embodiment of this invention, Comprising: The expansion shown which shows the part shown by the code | symbol W1 in FIG. It is sectional drawing. 本発明の第1実施形態に係る表示装置が備えるアレイ基板を部分的に示す平面図である。It is a top view which shows partially the array substrate with which the display apparatus which concerns on 1st Embodiment of this invention is provided. 本発明の第1実施形態に係る表示装置が備えるアレイ基板を部分的に示す断面図であり、図9に示すC−C’線に沿う断面図である。It is sectional drawing which shows partially the array substrate with which the display apparatus which concerns on 1st Embodiment of this invention is provided, and is sectional drawing which follows the C-C 'line | wire shown in FIG. 本発明の第1実施形態に係る表示装置を部分的に示す回路図であり、カラム反転駆動により液晶表示装置を駆動させた場合に、各画素における液晶駆動電圧の状況を示す説明図である。FIG. 2 is a circuit diagram partially showing the display device according to the first embodiment of the present invention, and is an explanatory diagram showing a state of a liquid crystal driving voltage in each pixel when the liquid crystal display device is driven by column inversion driving. 本発明の第1実施形態に係る表示装置を部分的に示す回路図であり、ドット反転駆動により液晶表示装置を駆動させた場合に、各画素における液晶駆動電圧の状況を示す説明図である。FIG. 3 is a circuit diagram partially showing the display device according to the first embodiment of the present invention, and is an explanatory diagram showing a state of a liquid crystal driving voltage in each pixel when the liquid crystal display device is driven by dot inversion driving. 本発明の第2実施形態に係る表示装置を部分的に示す断面図である。It is sectional drawing which shows partially the display apparatus which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る表示装置が備える液晶層と、対向基板の額縁部とを部分的に示す断面図である。It is sectional drawing which shows partially the liquid-crystal layer with which the display apparatus which concerns on 2nd Embodiment of this invention is provided, and the frame part of a counter substrate. 本発明の第2実施形態に係る対向基板に設けられた第2タッチセンシング配線を示す図であって、図14における符号W2で示された部分を示す拡大断面図である。It is a figure which shows the 2nd touch sensing wiring provided in the counter substrate which concerns on 2nd Embodiment of this invention, Comprising: It is an expanded sectional view which shows the part shown with the code | symbol W2 in FIG. 本発明の第2実施形態に係る表示装置が備える対向基板を示す図であって、観察者側から表示装置を見た平面図である。It is a figure which shows the opposing board | substrate with which the display apparatus which concerns on 2nd Embodiment of this invention is provided, Comprising: It is the top view which looked at the display apparatus from the observer side. 本発明の第3実施形態に係る表示装置を部分的に示す断面図である。It is sectional drawing which shows partially the display apparatus which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る表示装置が備える対向基板の額縁部を部分的に示す断面図である。It is sectional drawing which shows partially the frame part of the opposing board | substrate with which the display apparatus which concerns on 3rd Embodiment of this invention is provided. 本発明の第3実施形態に係る表示装置が備える対向基板を示す図であって、観察者側から表示装置を見た平面図である。It is a figure which shows the opposing board | substrate with which the display apparatus which concerns on 3rd Embodiment of this invention is provided, Comprising: It is the top view which looked at the display apparatus from the observer side. 本発明の第3実施形態に係るアレイ基板を部分的に示す断面図である。It is sectional drawing which shows partially the array substrate which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係るアレイ基板を構成する画素電極を部分的に示す図であって、図20における符号W3で示された部分を示す拡大断面図である。FIG. 21 is a diagram partially showing a pixel electrode that constitutes an array substrate according to a third embodiment of the present invention, and is an enlarged cross-sectional view showing a part indicated by a symbol W3 in FIG. 20. 本発明の第3実施形態に係るアレイ基板を構成するゲート電極を部分的に示す断面図である。It is sectional drawing which shows partially the gate electrode which comprises the array substrate which concerns on 3rd Embodiment of this invention.

以下、図面を参照しながら本発明の実施形態について説明する。
以下の説明において、同一又は実質的に同一の機能及び構成要素には、同一の符号を付し、その説明を省略又は簡略化し、或いは、必要な場合のみ説明を行う。各図においては、各構成要素を図面上で認識し得る程度の大きさとするため、各構成要素の寸法及び比率を実際のものとは適宜に異ならせてある。また、必要に応じて、図示が難しい要素、例えば、半導体のチャネル層を形成する複数層の構成、また、導電層を形成する複数層の構成等の図示や一部の図示が省略されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the following description, the same or substantially the same functions and components are denoted by the same reference numerals, and the description thereof is omitted or simplified, or only when necessary. In each of the drawings, the dimensions and ratios of the respective components are appropriately changed from the actual ones in order to make the respective components large enough to be recognized on the drawings. In addition, if necessary, illustrations of elements that are difficult to illustrate, for example, a configuration of a plurality of layers that form a semiconductor channel layer, a configuration of a plurality of layers that form a conductive layer, and a part of the configurations are omitted. .

以下に述べる各実施形態においては、特徴的な部分について説明し、例えば、通常の表示装置に用いられている構成要素と本実施形態に係る表示装置との差異がない部分については説明を省略する。
以下の記載において、タッチセンシングに関わる配線、電極、及び信号を、単に、タッチ駆動配線、タッチ検出配線、タッチ配線、タッチ電極、及びタッチ信号と称することがある。また、第1タッチセンシング配線及び第2タッチセンシング配線を単にタッチセンシング配線と称することがある。タッチセンシング駆動を行うためにタッチセンシング配線に印加される電圧をタッチ駆動電圧と呼ぶ。
第1黒色層及び第2黒色層を単に黒色層と称することがあり、また、第1導電層及び第2導電層を単に導電層と称することがある。
In each of the embodiments described below, characteristic parts will be described. For example, description of parts having no difference between components used in a normal display device and the display device according to the present embodiment will be omitted. .
In the following description, wirings, electrodes, and signals related to touch sensing may be simply referred to as touch drive wirings, touch detection wirings, touch wirings, touch electrodes, and touch signals. In addition, the first touch sensing wiring and the second touch sensing wiring may be simply referred to as touch sensing wiring. A voltage applied to the touch sensing wiring for performing the touch sensing drive is referred to as a touch drive voltage.
The first black layer and the second black layer may be simply referred to as a black layer, and the first conductive layer and the second conductive layer may be simply referred to as a conductive layer.

表示機能層として液晶層を用いる実施形態では、バックライトユニット、偏光板等の光学機能膜、配向膜等の図示が省略されている。また、液晶層の駆動のためにコモン電極と画素電極との間に印加される電圧を液晶駆動電圧と称することがある。液層駆動電圧は、画素駆動電圧と呼称することがある。
表示機能層として発光層(有機ELやLED)を用いる実施形態では、発光層(有機ELやLED)を駆動するために上部電極と下部電極(以下、下部電極を画素電極あるいは反射電極と称することがある)間に印加される電圧を画素駆動電圧と称する。発光層の駆動を単に画素駆動と言うことがある。
In the embodiment using a liquid crystal layer as the display functional layer, illustration of an optical functional film such as a backlight unit and a polarizing plate, an alignment film, and the like are omitted. A voltage applied between the common electrode and the pixel electrode for driving the liquid crystal layer may be referred to as a liquid crystal driving voltage. The liquid layer driving voltage may be referred to as a pixel driving voltage.
In an embodiment using a light emitting layer (organic EL or LED) as the display function layer, an upper electrode and a lower electrode (hereinafter, the lower electrode is referred to as a pixel electrode or a reflective electrode) in order to drive the light emitting layer (organic EL or LED). The voltage applied during the period is referred to as a pixel drive voltage. The driving of the light emitting layer is sometimes simply referred to as pixel driving.

(第1実施形態)
(表示装置DSP1の機能構成)
以下、本発明の第1実施形態に係る表示装置DSP1を、図1から図12を参照しながら説明する。
図1は、本発明の第1実施形態に係る表示装置DSP1を示すブロック図である。図1に示すように、本実施形態に係る表示装置DSP1は、表示部110と、表示部110及びタッチセンシング機能を制御するための制御部120とを備えている。
制御部120は、公知の構成を有し、映像信号制御部121(第一制御部)と、タッチセンシング制御部122(第二制御部)と、システム制御部123(第三制御部)とを備えている。
(First embodiment)
(Functional configuration of display device DSP1)
Hereinafter, a display device DSP1 according to a first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a block diagram showing a display device DSP1 according to the first embodiment of the present invention. As shown in FIG. 1, the display device DSP1 according to the present embodiment includes a display unit 110 and a control unit 120 for controlling the display unit 110 and the touch sensing function.
The control unit 120 has a known configuration, and includes a video signal control unit 121 (first control unit), a touch sensing control unit 122 (second control unit), and a system control unit 123 (third control unit). I have.

映像信号制御部121は、アレイ基板200に設けられたコモン電極17(後述)を定電位とするとともに、アレイ基板200に設けられたゲート配線9、10(後述、走査線)及びソース配線31、32(後述、信号線)に信号を送る。映像信号制御部121がコモン電極17と画素電極29(後述)との間に表示用の液晶駆動電圧(電位差)を印加することで、アレイ基板200上でフリンジ電界が発生し、フリンジ電界に沿って液晶分子が回転し、液晶層300が駆動される。これにより、アレイ基板200上に画像が表示される。複数の画素電極29の各々には、ソース配線31、32(信号線)を介して、例えば、矩形波を有する映像信号が個別に印加される。また、矩形波としては、正又は負の直流矩形波或いは交流矩形波でもよい。映像信号制御部121は、このような映像信号をソース配線に送る。  The video signal control unit 121 sets a common electrode 17 (described later) provided on the array substrate 200 to a constant potential, and gate wirings 9 and 10 (described later, scanning lines) and source wirings 31 provided on the array substrate 200. A signal is sent to 32 (described later, a signal line). The video signal control unit 121 applies a display liquid crystal driving voltage (potential difference) between the common electrode 17 and the pixel electrode 29 (described later), thereby generating a fringe electric field on the array substrate 200, and along the fringe electric field. As a result, the liquid crystal molecules rotate and the liquid crystal layer 300 is driven. As a result, an image is displayed on the array substrate 200. For example, a video signal having a rectangular wave is individually applied to each of the plurality of pixel electrodes 29 via source wirings 31 and 32 (signal lines). Further, the rectangular wave may be a positive or negative DC rectangular wave or an AC rectangular wave. The video signal control unit 121 sends such a video signal to the source wiring.

タッチセンシング制御部122は、第2タッチセンシング配線2(後述)にタッチセンシング駆動電圧を印加し、第1タッチセンシング配線1と第2タッチセンシング配線2との間に生じる静電容量の変化を検出し、タッチセンシングを行う。  The touch sensing control unit 122 applies a touch sensing driving voltage to the second touch sensing wiring 2 (described later), and detects a change in capacitance generated between the first touch sensing wiring 1 and the second touch sensing wiring 2. And touch sensing.

システム制御部123は、映像信号制御部121及びタッチセンシング制御部122を制御し、液晶駆動と静電容量の変化の検出とを交互に、即ち、時分割で行うことが可能である。
また、システム制御部123は、液晶駆動及びタッチセンシング駆動の周波数を互いに異ならせて上述の駆動を行う機能を有してもよいし、液晶駆動及びタッチセンシング駆動の駆動電圧を互いに異ならせて上述の駆動を行う機能を有してもよい。このような機能を有するシステム制御部123においては、例えば、表示装置DSP1が拾ってしまう外部環境からのノイズの周波数を検知し、ノイズ周波数とは異なるタッチセンシング駆動周波数を選択する。これによって、ノイズの影響を軽減することができる。また、このようなシステム制御部123においては、指やペン等のポインタの走査速度に合わせたタッチセンシング駆動周波数を選定することもできる。
The system control unit 123 can control the video signal control unit 121 and the touch sensing control unit 122 to perform liquid crystal driving and capacitance change detection alternately, that is, in a time division manner.
In addition, the system control unit 123 may have a function of performing the above-described driving by changing the frequencies of the liquid crystal driving and the touch sensing driving, or the driving voltage of the liquid crystal driving and the touch sensing driving may be different from each other. It may have a function of performing the driving. In the system control unit 123 having such a function, for example, a frequency of noise from the external environment picked up by the display device DSP1 is detected, and a touch sensing driving frequency different from the noise frequency is selected. Thereby, the influence of noise can be reduced. Further, in such a system control unit 123, a touch sensing driving frequency can be selected in accordance with the scanning speed of a pointer such as a finger or a pen.

上記の制御部120を備えた表示装置DSP1は、タッチセンシング機能と画像表示機能とを兼ね備えたタッチセンシング機能一体型の表示装置である。表示装置DSP1は、絶縁層を介して配置された2つの配線グループ、即ち、複数の第1タッチセンシング配線1と複数の第2タッチセンシング配線2とを用いた静電容量方式のタッチセンシング技術を利用している。例えば、指等のポインタが対向基板100(後述)に接触或いは近接した際に、第1タッチセンシング配線1と第2タッチセンシング配線2との交点に生じる静電容量の変化を検知し、指等のポインタの位置が検知される。また、図1における符号Kは、本実施形態に係る表示装置DSP1の筐体Kを示している。筐体Kによってアレイ基板200及び対向基板100が囲まれており、アレイ基板200及び対向基板100が一体化されている。  The display device DSP1 including the control unit 120 is a touch sensing function-integrated display device that has both a touch sensing function and an image display function. The display device DSP1 uses a capacitive touch sensing technology using two wiring groups arranged via an insulating layer, that is, a plurality of first touch sensing wirings 1 and a plurality of second touch sensing wirings 2. We are using. For example, when a pointer such as a finger contacts or approaches a counter substrate 100 (described later), a change in capacitance that occurs at the intersection of the first touch sensing wiring 1 and the second touch sensing wiring 2 is detected, and the finger or the like is detected. The position of the pointer is detected. Moreover, the code | symbol K in FIG. 1 has shown the housing | casing K of the display apparatus DSP1 which concerns on this embodiment. The array substrate 200 and the counter substrate 100 are surrounded by the housing K, and the array substrate 200 and the counter substrate 100 are integrated.

(表示装置DSP1の構造)
図2は、本発明の第1実施形態に係る表示装置DSP1を部分的に示す断面図である。
本実施形態に係る表示装置DSP1は、後述する実施形態に係る表示装置基板を具備する。また、以下に記載する「平面視」とは、観察者が表示装置DSP1の表示面(表示装置基板の平面)を観察する方向から見た平面を意味する。本発明の実施形態に係る表示装置の表示部の形状、又は画素を規定する画素開口部の形状、表示装置を構成する画素数は限定されない。
(Structure of display device DSP1)
FIG. 2 is a sectional view partially showing the display device DSP1 according to the first embodiment of the present invention.
The display device DSP1 according to the present embodiment includes a display device substrate according to an embodiment described later. The “plan view” described below means a plane viewed from the direction in which the observer observes the display surface (the plane of the display device substrate) of the display device DSP1. The shape of the display unit of the display device according to the embodiment of the present invention, the shape of the pixel opening defining the pixel, and the number of pixels constituting the display device are not limited.

以下に詳述する実施形態では、表示部の短辺に沿う方向をX方向(第1方向)と規定し、表示部の長辺に沿う方向をY方向(第2方向)と規定し、更に、透明基板の厚さ方向をZ方向と規定し、表示装置を説明する。
なお、以下の実施形態において、上記のように規定されたX方向とY方向を切り換えて、即ち、X方向を第2方向と定義しかつY方向を第1方向と定義し、表示装置を構成してもよい。
In the embodiment described in detail below, the direction along the short side of the display unit is defined as the X direction (first direction), the direction along the long side of the display unit is defined as the Y direction (second direction), and The display device will be described with the thickness direction of the transparent substrate defined as the Z direction.
In the following embodiments, the X direction and the Y direction defined as described above are switched, that is, the X direction is defined as the second direction and the Y direction is defined as the first direction, and the display device is configured. May be.

図2に示すように、表示装置DSP1は、対向基板100(表示装置基板)と、対向基板100に向かい合うように貼り合わされたアレイ基板200と、対向基板100とアレイ基板200との間に挟持された液晶層300とを備える。なお、図2に示す表示装置DSP1においては、各種光学機能を有する光学フィルム、対向基板100を保護するカバーガラス等は、省略されている。  As shown in FIG. 2, the display device DSP1 is sandwiched between the counter substrate 100 (display device substrate), the array substrate 200 bonded so as to face the counter substrate 100, and the counter substrate 100 and the array substrate 200. Liquid crystal layer 300. In the display device DSP1 shown in FIG. 2, an optical film having various optical functions, a cover glass for protecting the counter substrate 100, and the like are omitted.

(対向基板100の構造)
図2に示すように、対向基板100は、第1面MFと、第1面MFとは反対側の第2面MSとを有する透明基板40(第1透明基板)を備える。第1面MFは、アレイ基板200に対向する面である。第2面MSは、観察者に対向する面である。
透明基板40に用いることの可能な基板は、可視域において透明な基板であればよく、ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板等を用いることができる。
(Structure of counter substrate 100)
As illustrated in FIG. 2, the counter substrate 100 includes a transparent substrate 40 (first transparent substrate) having a first surface MF and a second surface MS opposite to the first surface MF. The first surface MF is a surface facing the array substrate 200. The second surface MS is a surface facing the observer.
The substrate that can be used as the transparent substrate 40 may be a substrate that is transparent in the visible range, and a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, a plastic substrate, or the like can be used.

(センシングパターン及び遮光導電パターン)
図3は、本発明の第1実施形態に係る表示装置DSP1が備える対向基板100を示す図であって、観察者側Pから表示装置DSP1を見た平面図である。即ち、透明基板40の第2面MSを見た平面図である。
透明基板40の第2面MSの上方には、複数の第1タッチセンシング配線1を含む第1センシングパターンPT1と、複数の第2タッチセンシング配線2を含む第2センシングパターンPT2と、第1遮光導電パターンF21と、第2遮光導電パターンF22とが設けられている。
複数の第1タッチセンシング配線1と複数の第2タッチセンシング配線2との間には、絶縁層I(タッチ配線絶縁層)が設けられており、第1タッチセンシング配線1と第2タッチセンシング配線2とは、絶縁層Iによって互いに電気的に絶縁されている。
(Sensing pattern and light-shielding conductive pattern)
FIG. 3 is a diagram showing the counter substrate 100 included in the display device DSP1 according to the first embodiment of the present invention, and is a plan view of the display device DSP1 viewed from the observer side P. FIG. That is, it is a plan view of the second surface MS of the transparent substrate 40.
Above the second surface MS of the transparent substrate 40, a first sensing pattern PT1 including a plurality of first touch sensing wires 1, a second sensing pattern PT2 including a plurality of second touch sensing wires 2, and a first light shielding. A conductive pattern F21 and a second light-shielding conductive pattern F22 are provided.
An insulating layer I (touch wiring insulating layer) is provided between the plurality of first touch sensing wires 1 and the plurality of second touch sensing wires 2, and the first touch sensing wire 1 and the second touch sensing wire are provided. 2 are electrically insulated from each other by an insulating layer I.

第1遮光導電パターンF21は、第1タッチセンシング配線1と同じ材料で形成され、第1タッチセンシング配線1と断面視において同じ位置に設けられ、第1センシングパターンPT1の外側に位置している。
第2遮光導電パターンF22は、第2タッチセンシング配線2と同じ材料で形成され、第2タッチセンシング配線2と断面視において同じ位置に設けられ、第2センシングパターンPT2の外側に位置している。
第1遮光導電パターンF21及び第2遮光導電パターンF22は、遮光性の額縁部Fを構成しており、額縁部Fは、液晶層(表示機能層)に対向する表示部110を囲んでいる。
後述するように、第1タッチセンシング配線1及び第2タッチセンシング配線2は、黒色層及び導電層が積層された構成を有しているため、第1遮光導電パターンF21の層構成は、第1タッチセンシング配線1の層構成と同じであり、第2遮光導電パターンF22の層構成は、第2タッチセンシング配線2の層構成と同じである。
具体的に、第1遮光導電パターンF21及び第1センシングパターンPT1は、同一の工程において同時にパターニング形成されている。第2遮光導電パターンF22及び第2センシングパターンPT2は、同一の工程において同時にパターニング、形成されている。
The first light-shielding conductive pattern F21 is formed of the same material as that of the first touch sensing wiring 1, is provided at the same position as the first touch sensing wiring 1, and is located outside the first sensing pattern PT1.
The second light-shielding conductive pattern F22 is formed of the same material as that of the second touch sensing wiring 2, is provided at the same position as the second touch sensing wiring 2, and is located outside the second sensing pattern PT2.
The first light-shielding conductive pattern F21 and the second light-shielding conductive pattern F22 constitute a light-shielding frame portion F, and the frame portion F surrounds the display unit 110 facing the liquid crystal layer (display function layer).
As will be described later, since the first touch sensing wiring 1 and the second touch sensing wiring 2 have a configuration in which a black layer and a conductive layer are laminated, the layer configuration of the first light-shielding conductive pattern F21 is the first configuration. The layer configuration of the touch sensing wiring 1 is the same, and the layer configuration of the second light-shielding conductive pattern F22 is the same as the layer configuration of the second touch sensing wiring 2.
Specifically, the first light-shielding conductive pattern F21 and the first sensing pattern PT1 are simultaneously patterned in the same process. The second light-shielding conductive pattern F22 and the second sensing pattern PT2 are simultaneously patterned and formed in the same process.

図4は、本発明の第1実施形態に係る表示装置DSP1が備える対向基板100を示す図であって、対向基板100に設けられた複数の第1タッチセンシング配線1を有する第1センシングパターンPT1と、第1センシングパターンPT1の外側に位置する第1遮光導電パターンF21とを示す平面図である。
図4においては、図3に示す第2遮光導電パターンF22及び第2センシングパターンPT2が省略されている。
FIG. 4 is a diagram illustrating the counter substrate 100 included in the display device DSP1 according to the first embodiment of the present invention, and includes a first sensing pattern PT1 having a plurality of first touch sensing wires 1 provided on the counter substrate 100. And a plan view showing the first light-shielding conductive pattern F21 located outside the first sensing pattern PT1.
In FIG. 4, the second light-shielding conductive pattern F22 and the second sensing pattern PT2 shown in FIG. 3 are omitted.

図2及び図4に示すように、複数の第1タッチセンシング配線1は、第2面MSの上方に位置し、X方向に並んでおり、互いに平行にY方向に延在している。Y方向における第1タッチセンシング配線1の端部には、第1端子TM1が設けられている。複数の第1タッチセンシング配線1は、第1センシングパターンPT1を形成している。  As shown in FIGS. 2 and 4, the plurality of first touch sensing wires 1 are located above the second surface MS, are arranged in the X direction, and extend in the Y direction in parallel with each other. A first terminal TM1 is provided at an end of the first touch sensing wiring 1 in the Y direction. The plurality of first touch sensing wires 1 form a first sensing pattern PT1.

第1センシングパターンPT1の外側には、第1センシングパターンPT1を囲うようにU字状に形成された第1遮光導電パターンF21が配設されている。具体的に、X方向における第1センシングパターンPT1の両側には、第1遮光導電パターンF21の長辺部F21Lが位置している。長辺部F21Lは、Y方向に延在している。即ち、透明基板40の長辺及び短辺のうち、第1遮光導電パターンF21の長辺部F21Lは、透明基板40の長辺に平行に設けられている。Y方向における第1センシングパターンPT1の端部(図4における左側)には、第1遮光導電パターンF21の短辺部F21Sが位置している。短辺部F21Sは、X方向に延在している。また、第1遮光導電パターンF21は、筐体Kに接地されている。  A first light-shielding conductive pattern F21 formed in a U shape so as to surround the first sensing pattern PT1 is disposed outside the first sensing pattern PT1. Specifically, the long side portions F21L of the first light-shielding conductive pattern F21 are located on both sides of the first sensing pattern PT1 in the X direction. The long side portion F21L extends in the Y direction. That is, of the long side and the short side of the transparent substrate 40, the long side portion F <b> 21 </ b> L of the first light-shielding conductive pattern F <b> 21 is provided in parallel to the long side of the transparent substrate 40. The short side portion F21S of the first light-shielding conductive pattern F21 is located at the end portion (left side in FIG. 4) of the first sensing pattern PT1 in the Y direction. The short side portion F21S extends in the X direction. The first light-shielding conductive pattern F21 is grounded to the housing K.

図5は、本発明の第1実施形態に係る表示装置DSP1が備える対向基板100を示す図であって、対向基板100に設けられた複数の第2タッチセンシング配線2を有する第2センシングパターンPT2と、第2センシングパターンPT2の外側に位置する第2遮光導電パターンF22とを示す平面図である。第2遮光導電パターンF22のそれぞれは、電気的に独立している。
図5においては、図3に示す第1遮光導電パターンF21及び第1センシングパターンPT1が省略されている。
FIG. 5 is a diagram illustrating the counter substrate 100 included in the display device DSP1 according to the first embodiment of the present invention, and a second sensing pattern PT2 having a plurality of second touch sensing wires 2 provided on the counter substrate 100. And a second light-shielding conductive pattern F22 located outside the second sensing pattern PT2. Each of the second light-shielding conductive patterns F22 is electrically independent.
In FIG. 5, the first light-shielding conductive pattern F21 and the first sensing pattern PT1 shown in FIG. 3 are omitted.

図2及び図5に示すように、複数の第2タッチセンシング配線2は、複数の第1タッチセンシング配線1とアレイ基板200との間に位置しており、本実施形態では第2面MSの上方に位置している。第2タッチセンシング配線2は、センス配線2Aと、引き出し配線2Bとを有している。センス配線2Aは、Y方向に並んでおり、互いに平行にX方向に延在している。センス配線2Aは、表示部110の外側(額縁部F)において、引き出し配線2Bと接続されている。引き出し配線2Bは、X方向に並んでおり、互いに平行にY方向に延在している。Y方向における引き出し配線2Bの端部には、第2端子TM2が設けられている。複数の第2タッチセンシング配線2は、第2センシングパターンPT2を形成している。  As shown in FIGS. 2 and 5, the plurality of second touch sensing wires 2 are located between the plurality of first touch sensing wires 1 and the array substrate 200. In the present embodiment, the second surface MS is formed on the second surface MS. Located above. The second touch sensing wiring 2 has a sense wiring 2A and a lead wiring 2B. The sense wirings 2A are arranged in the Y direction and extend in the X direction in parallel with each other. The sense wiring 2A is connected to the lead-out wiring 2B on the outer side (the frame portion F) of the display unit 110. The lead wires 2B are arranged in the X direction and extend in the Y direction in parallel with each other. A second terminal TM2 is provided at the end of the lead-out wiring 2B in the Y direction. The plurality of second touch sensing wires 2 form a second sensing pattern PT2.

第2遮光導電パターンF22は、図5において対向基板100の左側(Y方向における基板先端)に位置する複数の第1遮光導電部F22A(遮光導電部)と、対向基板100の右側(Y方向における基板基端)に位置する複数の第2遮光導電部F22B(遮光導電部)とを有する。また、互いに隣り合う第1遮光導電部F22A及び互いに隣り合う第2遮光導電部F22Bは、スリットSによって分割され、区画されている。第2遮光導電部F22Bを区画する複数のスリットSは、第1タッチセンシング配線1と平行である。また、複数の第1遮光導電部F22Aにおいては、いずれかの遮光導電部は、十字型のスリットCSで分割されている。言い換えると、第2遮光導電パターンF22は、スリットパターンによって複数の遮光導電部(複数のパターン)に分割されており、第2遮光導電パターンF22は、大小複数の遮光導電部を有している。  The second light-shielding conductive pattern F22 includes a plurality of first light-shielding conductive portions F22A (light-shielding conductive portions) located on the left side (substrate tip in the Y direction) of the counter substrate 100 and the right side of the counter substrate 100 (in the Y direction) in FIG. A plurality of second light-shielding conductive portions F22B (light-shielding conductive portions) located at the base end of the substrate. Further, the first light-shielding conductive portions F22A adjacent to each other and the second light-shielding conductive portions F22B adjacent to each other are divided and partitioned by the slits S. The plurality of slits S that define the second light-shielding conductive portion F <b> 22 </ b> B are parallel to the first touch sensing wiring 1. Further, in the plurality of first light shielding conductive portions F22A, any one of the light shielding conductive portions is divided by a cross-shaped slit CS. In other words, the second light-shielding conductive pattern F22 is divided into a plurality of light-shielding conductive portions (a plurality of patterns) by the slit pattern, and the second light-shielding conductive pattern F22 has a plurality of large and small light-shielding conductive portions.

このように第2遮光導電パターンF22は、第2遮光導電パターンF22を区画するスリットにより複数のパターンに分割されていることが好ましい。このように分割された遮光導電パターンの種類や遮光導電パターンの大きさは、複数種類であってもよい。
平面視において、第1遮光導電パターンF21と重なるように第2遮光導電パターンF22を形成することで、第2遮光導電パターンF22と第1遮光導電パターンF21との間に電気的に疑似的なコンデンサを設けることができる。このコンデンサを形成することによって、周波数の低いノイズ(例えば、ドライバ回路等から発生するノイズ)は、第2遮光導電パターンF22と第1遮光導電パターンF21の厚み方向に透過しにくくなる。このようなコンデンサは、複数種類の特性を有する、換言すれば、大きさが異なる遮光導電部を備える第2遮光導電パターンF22であることが好ましい。平面視において、遮光導電部の形状は、任意に設定される。なお、周波数が高いノイズは、接地された第1遮光導電パターンF21を介してグランドに逃げ、導電パターンを通過しにくい。
Thus, it is preferable that the 2nd light shielding conductive pattern F22 is divided | segmented into the some pattern by the slit which divides the 2nd light shielding conductive pattern F22. There may be a plurality of types of the light-shielding conductive patterns and the sizes of the light-shielding conductive patterns thus divided.
By forming the second light-shielding conductive pattern F22 so as to overlap the first light-shielding conductive pattern F21 in plan view, an electrically pseudo capacitor is formed between the second light-shielding conductive pattern F22 and the first light-shielding conductive pattern F21. Can be provided. By forming this capacitor, low-frequency noise (for example, noise generated from a driver circuit or the like) is less likely to be transmitted in the thickness direction of the second light-shielding conductive pattern F22 and the first light-shielding conductive pattern F21. Such a capacitor is preferably the second light-shielding conductive pattern F22 having a plurality of types of characteristics, in other words, including light-shielding conductive portions having different sizes. In plan view, the shape of the light-shielding conductive portion is arbitrarily set. Note that noise with a high frequency escapes to the ground via the grounded first light-shielding conductive pattern F21 and hardly passes through the conductive pattern.

上述した第2遮光導電パターンF22と第1遮光導電パターンF21とによって得られる作用効果は、高い抵抗値を有するITO等の透明導電膜パターンによって十分に得られない。第2遮光導電パターンF22や第1遮光導電パターンF21の一部として、銅、銀、銅合金、銀合金で形成された薄膜を用いることが好ましい。第2遮光導電パターンF22及び第1遮光導電パターンF21は、第1タッチセンシング配線1と第2タッチセンシング配線2とを形成する工程で同時に形成することができるため、製造工程を増やさずに、第2遮光導電パターンF22及び第1遮光導電パターンF21を形成することができるというメリットがある。本実施形態に係る第2遮光導電パターンF22と第1遮光導電パターンF21を用いることで、静電気ノイズを含む種々のノイズに対してシールド効果を有する表示装置を実現することができる。  The effect obtained by the second light-shielding conductive pattern F22 and the first light-shielding conductive pattern F21 described above cannot be sufficiently obtained by the transparent conductive film pattern such as ITO having a high resistance value. As a part of the second light-shielding conductive pattern F22 or the first light-shielding conductive pattern F21, it is preferable to use a thin film formed of copper, silver, a copper alloy, or a silver alloy. Since the second light-shielding conductive pattern F22 and the first light-shielding conductive pattern F21 can be formed at the same time in the process of forming the first touch sensing wiring 1 and the second touch sensing wiring 2, the second light shielding conductive pattern F22 and the first light shielding conductive pattern F21 can be formed without increasing the manufacturing process. There is an advantage that the two light-shielding conductive patterns F22 and the first light-shielding conductive pattern F21 can be formed. By using the second light-shielding conductive pattern F22 and the first light-shielding conductive pattern F21 according to the present embodiment, a display device having a shielding effect against various noises including electrostatic noise can be realized.

図6は、本発明の第1実施形態に係る表示装置DSP1が備える対向基板100の額縁部Fを部分的に示す平面図であって、第2遮光導電パターンF22のスリットSと第1タッチセンシング配線1とが重なる重畳部によって得られた遮光性を説明する図である。  FIG. 6 is a plan view partially showing the frame portion F of the counter substrate 100 included in the display device DSP1 according to the first embodiment of the present invention, and the slit S of the second light-shielding conductive pattern F22 and the first touch sensing. It is a figure explaining the light-shielding property obtained by the overlapping part with which the wiring 1 overlaps.

図6(a)は、図4に示す第1端子TM1と、第1端子TM1から表示部110に向けて延在する第1タッチセンシング配線1の一部(符号1’)を部分的に示す平面図である。第1端子TM1は、後述する第1黒色層16が除去されて第1導電層15が露出した露出部であり、Pad(端子部)として機能する部位である。
図6(b)は、図5に示す第2遮光導電部F22Bを部分的に示す平面図である。互いに隣り合う第2遮光導電部F22B(第2遮光導電パターンF22)は、スリットSによって区画されている。図6(a)及び図6(b)において、スリットSの幅WSは、第1タッチセンシング配線1の幅H1と同じである。複数のスリットSが配置されるX方向の配置ピッチPSは、第1タッチセンシング配線1が配置されるX方向の配置ピッチP1と同じである。
6A partially shows the first terminal TM1 shown in FIG. 4 and a part (reference numeral 1 ′) of the first touch sensing wiring 1 extending from the first terminal TM1 toward the display unit 110. FIG. It is a top view. The first terminal TM1 is an exposed portion where a first black layer 16 described later is removed and the first conductive layer 15 is exposed, and is a portion that functions as a pad (terminal portion).
FIG. 6B is a plan view partially showing the second light-shielding conductive portion F22B shown in FIG. The second light-shielding conductive portions F22B (second light-shielding conductive patterns F22) adjacent to each other are partitioned by the slits S. In FIG. 6A and FIG. 6B, the width WS of the slit S is the same as the width H1 of the first touch sensing wiring 1. The arrangement pitch PS in the X direction in which the plurality of slits S are arranged is the same as the arrangement pitch P1 in the X direction in which the first touch sensing wiring 1 is arranged.

このため、図6(c)に示すように、図6(a)に示す第1タッチセンシング配線1の一部と、図6(b)に示すスリットSとを重ね合わせると、第1タッチセンシング配線1の位置とスリットSの位置とが一致し、複数の重畳部3が形成される。この重畳部3は、遮光性の額縁部Fを構成する。
また、対向基板100の全体構造においては、図3、図4、及び図6に示すように、第1タッチセンシング配線1の一部(重畳部3)と、第1遮光導電パターンF21(長辺部F21L及び短辺部F21S)と、第2遮光導電部F22B(第2遮光導電パターンF22)とによって額縁部Fが構成されている。
For this reason, as shown in FIG. 6C, if a part of the first touch sensing wiring 1 shown in FIG. 6A and the slit S shown in FIG. The position of the wiring 1 and the position of the slit S coincide, and a plurality of overlapping portions 3 are formed. The overlapping portion 3 constitutes a light-shielding frame portion F.
In the overall structure of the counter substrate 100, as shown in FIGS. 3, 4, and 6, a part of the first touch sensing wiring 1 (overlapping portion 3) and the first light-shielding conductive pattern F21 (long side) The frame portion F is configured by the portion F21L and the short side portion F21S) and the second light-shielding conductive portion F22B (second light-shielding conductive pattern F22).

ここで、複数の第2遮光導電部F22Bは、大きな寄生容量を発生しないように、細分割化されている。スリットSの幅WSは、図7に示す周辺回路80から発生するノイズの平均周波数の波長より短くなるよう設定されていれば、ノイズの影響を受けにくくなる。
上述したように、第2遮光導電パターンF22を構成する複数の第2遮光導電部F22Bと複数の第1タッチセンシング配線1の一部によって重畳部3が形成されている。重畳部3は、ノイズの漏れの発生、及び、バックライトユニット(不図示)からの光漏れの発生を防止することができる。
Here, the plurality of second light-shielding conductive portions F22B are subdivided so as not to generate a large parasitic capacitance. If the width WS of the slit S is set to be shorter than the wavelength of the average frequency of noise generated from the peripheral circuit 80 shown in FIG. 7, it is less susceptible to noise.
As described above, the overlapping portion 3 is formed by the plurality of second light-shielding conductive portions F22B constituting the second light-shielding conductive pattern F22 and a part of the plurality of first touch sensing wires 1. The superimposing unit 3 can prevent noise leakage and light leakage from a backlight unit (not shown).

第1遮光導電パターンF21や第2遮光導電パターンF22の抵抗値は低いことが望ましい。第1遮光導電パターンF21又は第2遮光導電パターンF22の各々の層構成の一部において、導電率の高い金属を用いることが好ましい。なお、第1遮光導電パターンF21にスリットを形成してもよいが、静電気に起因するノイズの影響を減らすため第1遮光導電パターンF21は接地されていることが望ましい。例えば、本実施形態のように、筐体Kに第1遮光導電パターンF21が接地されていることが望ましい。  The resistance values of the first light-shielding conductive pattern F21 and the second light-shielding conductive pattern F22 are desirably low. It is preferable to use a metal having high conductivity in a part of each layer configuration of the first light-shielding conductive pattern F21 or the second light-shielding conductive pattern F22. Although a slit may be formed in the first light-shielding conductive pattern F21, it is desirable that the first light-shielding conductive pattern F21 is grounded in order to reduce the influence of noise caused by static electricity. For example, it is desirable that the first light-shielding conductive pattern F21 is grounded to the housing K as in the present embodiment.

表示装置DSP1の使用においては、表示装置DSP1の外部から静電気等の高い電位が表示装置DSP1に加わったり、あるいは、手や指等で表示装置DSP1を持つ場合には指等から静電気が表示装置DSP1に加わったりすることがある。このような場合であっても、第1遮光導電パターンF21が接地されていることで静電気の影響を軽減できる。表示装置DSP1を構成する部材に第1遮光導電パターンF21を接地する構造としては、多くの場合、表示装置DSP1の筐体Kに第1遮光導電パターンF21を接続する構造が用いられるが、液晶駆動等の表示の際に用いられるグランド電位を接地電位として用いてもよい。  When the display device DSP1 is used, a high potential such as static electricity is applied to the display device DSP1 from the outside of the display device DSP1, or when the display device DSP1 is held by a hand or a finger, static electricity is generated from the finger or the like. May join. Even in such a case, the influence of static electricity can be reduced by grounding the first light-shielding conductive pattern F21. As a structure for grounding the first light-shielding conductive pattern F21 to a member constituting the display device DSP1, a structure in which the first light-shielding conductive pattern F21 is connected to the housing K of the display device DSP1 is often used. A ground potential used for displaying such as may be used as a ground potential.

図7は、本発明の第1実施形態に係る表示装置DSP1が備える液晶層300と、対向基板100の額縁部Fとを部分的に示す図であって、図3のA−A’線に沿う断面図である。
図7に示すように、アレイ基板200には、液晶駆動に関わる周辺回路80が形成されている。周辺回路80は、図6に示す額縁部Fの下に位置する。周辺回路80は、例えば、アレイ基板200のアクティブ素子を駆動するTFT、容量素子、抵抗素子等が、アレイ基板200の額縁部分200F(平面視において、額縁部Fと一致する領域)の表面に設けられている。周辺回路80から発生する電気的ノイズは額縁部Fでカットされ、タッチ検出電極である第1タッチセンシング配線1に対するノイズの影響を少なくできる。液晶層300のセルギャップ(厚み)は、スペーサ103で制御される。液晶層300の周囲には、シール層104が設けられている。液晶層300は、対向基板100、アレイ基板200、及びシール層104によって囲まれている。
FIG. 7 is a diagram partially showing the liquid crystal layer 300 included in the display device DSP1 according to the first embodiment of the present invention and the frame portion F of the counter substrate 100, which is taken along the line AA ′ of FIG. It is sectional drawing which follows.
As shown in FIG. 7, a peripheral circuit 80 related to liquid crystal driving is formed on the array substrate 200. The peripheral circuit 80 is located under the frame portion F shown in FIG. In the peripheral circuit 80, for example, TFTs that drive active elements of the array substrate 200, capacitive elements, resistance elements, and the like are provided on the surface of the frame portion 200F of the array substrate 200 (a region that coincides with the frame portion F in plan view). It has been. The electrical noise generated from the peripheral circuit 80 is cut at the frame portion F, and the influence of noise on the first touch sensing wiring 1 that is a touch detection electrode can be reduced. The cell gap (thickness) of the liquid crystal layer 300 is controlled by the spacer 103. A seal layer 104 is provided around the liquid crystal layer 300. The liquid crystal layer 300 is surrounded by the counter substrate 100, the array substrate 200, and the seal layer 104.

図3〜図6に示す複数の第1端子TM1及び複数の第2端子TM2は、タッチセンシング制御部122に接続されている。例えば、図7に示すように、第1タッチセンシング配線1の第1端子TM1は、異方性導電膜101を介して、フレキシブルプリント回路基板FPCに設けられた端子に電気的に接続されている。なお、異方性導電膜101に代えて、微小な金属球、或いは金属膜で覆った樹脂球等の導体が用いられてもよい。タッチセンシング制御部122は、フレキシブルプリント回路基板FPCを通じて、第1端子TM1及び第2端子TM2を通じて、第1タッチセンシング配線1と第2タッチセンシング配線2と電気的に接続されている。  The plurality of first terminals TM <b> 1 and the plurality of second terminals TM <b> 2 shown in FIGS. 3 to 6 are connected to the touch sensing control unit 122. For example, as shown in FIG. 7, the first terminal TM1 of the first touch sensing wiring 1 is electrically connected to a terminal provided on the flexible printed circuit board FPC via the anisotropic conductive film 101. . Instead of the anisotropic conductive film 101, a conductor such as a minute metal sphere or a resin sphere covered with a metal film may be used. The touch sensing control unit 122 is electrically connected to the first touch sensing wiring 1 and the second touch sensing wiring 2 through the flexible printed circuit board FPC and through the first terminal TM1 and the second terminal TM2.

複数の第1タッチセンシング配線1の各々と、複数の第2タッチセンシング配線2の各々は、電気的に独立している。第1タッチセンシング配線1とセンス配線2Aは、観察者側Pから見た平面視において直交している。複数の第1タッチセンシング配線1と複数のセンス配線2Aとによって区画されている領域は、画素PXである。複数の画素PXは、表示部110においてマトリクス状に配置されている。画素PXにおける開口部の形状は、正方形パターン、長方形パターン、平行四辺形パターン等であってもよい。更に、画素PXにおける開口部の配列が、モアレ対策を施した配列、ジグザク状の配列であってもよい。  Each of the plurality of first touch sensing wires 1 and each of the plurality of second touch sensing wires 2 are electrically independent. The first touch sensing wiring 1 and the sense wiring 2A are orthogonal to each other when viewed from the observer side P. A region defined by the plurality of first touch sensing wires 1 and the plurality of sense wires 2A is a pixel PX. The plurality of pixels PX are arranged in a matrix in the display unit 110. The shape of the opening in the pixel PX may be a square pattern, a rectangular pattern, a parallelogram pattern, or the like. Furthermore, the arrangement of the openings in the pixel PX may be an arrangement with moire countermeasures or a zigzag arrangement.

複数の第1端子TM1及び複数の第2端子TM2は、タッチセンシング制御部122に接続されている。これにより、タッチセンシング制御部122は、第1端子TM1及び第2端子TM2を通じて、第1タッチセンシング配線1と第2タッチセンシング配線2と電気的に接続されている。
例えば、第1タッチセンシング配線1をタッチ検出電極として用い、第2タッチセンシング配線2をタッチ駆動電極として用いることができる。タッチセンシング制御部122は、タッチ信号として、第1タッチセンシング配線1と第2タッチセンシング配線2との間に生じる静電容量C1の変化を検出する。
また、第1タッチセンシング配線1の役割と第2タッチセンシング配線2の役割とを入れ替えてもよい。具体的に、第1タッチセンシング配線1をタッチ駆動電極として用い、第2タッチセンシング配線2をタッチ検出電極として用いてもよい。
The plurality of first terminals TM1 and the plurality of second terminals TM2 are connected to the touch sensing control unit 122. Accordingly, the touch sensing control unit 122 is electrically connected to the first touch sensing wiring 1 and the second touch sensing wiring 2 through the first terminal TM1 and the second terminal TM2.
For example, the first touch sensing wiring 1 can be used as a touch detection electrode, and the second touch sensing wiring 2 can be used as a touch drive electrode. The touch sensing control unit 122 detects a change in the capacitance C1 that occurs between the first touch sensing wiring 1 and the second touch sensing wiring 2 as a touch signal.
Further, the role of the first touch sensing wiring 1 and the role of the second touch sensing wiring 2 may be interchanged. Specifically, the first touch sensing wiring 1 may be used as a touch drive electrode, and the second touch sensing wiring 2 may be used as a touch detection electrode.

なお、第1タッチセンシング配線1と第2タッチセンシング配線2の全てをタッチセンシングに用いなくてもよい。複数の第1タッチセンシング配線1及び複数の第2タッチセンシング配線2のうち、タッチセンシングに用いる配線を除き、タッチセンシングに用いない配線を間引いてもよい。即ち、間引き駆動を行ってもよい。  Note that all of the first touch sensing wiring 1 and the second touch sensing wiring 2 may not be used for touch sensing. Of the plurality of first touch sensing wires 1 and the plurality of second touch sensing wires 2, wires that are not used for touch sensing may be thinned out except for wires used for touch sensing. That is, thinning driving may be performed.

次に、第1タッチセンシング配線1を間引き駆動させる場合について説明する。まず、全ての第1タッチセンシング配線1を複数のグループに区分する。グループの数は、全ての第1タッチセンシング配線1の数より少ない。一つのグループを構成する配線数が、例えば、6本であるとする。ここで、全ての配線(配線数は6本)のうち、例えば、2本の配線を選択する(全ての配線の本数よりも少ない本数、2本<6本)。一つのグループにおいては、選択された2本の配線を用いてタッチセンシングが行われ、残りの4本の配線における電位がフローティング電位に設定される。表示装置DSP1は、複数のグループを有することから、上記のように配線の機能が定義されているグループ毎にタッチセンシングを行うことができる。同様に、第2タッチセンシング配線2においても、間引き駆動を行ってもよい。  Next, a case where the first touch sensing wiring 1 is thinned out will be described. First, all the first touch sensing wires 1 are divided into a plurality of groups. The number of groups is less than the number of all first touch sensing wires 1. Assume that the number of wires constituting one group is, for example, six. Here, out of all the wirings (the number of wirings is six), for example, two wirings are selected (the number smaller than the number of all the wirings, two <6). In one group, touch sensing is performed using two selected wirings, and the potentials of the remaining four wirings are set to floating potentials. Since the display device DSP1 has a plurality of groups, touch sensing can be performed for each group in which the wiring function is defined as described above. Similarly, thinning driving may be performed also in the second touch sensing wiring 2.

タッチに用いられるポインタが、指である場合とペンである場合とは、接触あるいは近接するポインタの面積や容量が異なる。こうしたポインタの大ききによって、間引く配線の本数を調整できる。ペンや針先など先端が細いポインタでは、配線の間引き本数を減らして高密度のタッチセンシング配線のマトリクスを用いることができる。指紋認証時も高密度のタッチセンシング配線のマトリクスを用いることができる。  A pointer used for touching is a finger and a pen is different in the area and capacity of a pointer that is in contact with or close to the pointer. The number of wires to be thinned out can be adjusted by such a large pointer. A pointer with a thin tip such as a pen or a needle tip can reduce the number of thinned wires and use a high-density touch sensing wiring matrix. Even during fingerprint authentication, a high-density touch sensing wiring matrix can be used.

このようにグループ毎にタッチセンシング駆動を行うことで、走査或いは検出に用いられる配線数が減るため、タッチセンシング速度を上げることができる。更に、上記の例では、一つのグループを構成する配線数が6本であったが、例えば、10以上の配線数で一つのグループを形成し、一つのグループにおいて選択された2本の配線を用いてタッチセンシングを行ってもよい。即ち、間引かれる配線の数(フローティング電位となる配線の数)を増やし、これによってタッチセンシングに用いられる選択配線の密度(全配線数に対する選択配線の密度)を低下させ、選択配線によって走査或いは検出を行うことで、消費電力の削減やタッチ検出精度の向上に寄与する。逆に、間引かれる配線の数を減らし、タッチセンシングに用いられる選択配線の密度を高くし、選択配線によって走査或いは検出を行うことで、例えば、指紋認証やタッチペンによる入力に活用できる。  By performing touch sensing drive for each group in this way, the number of wires used for scanning or detection is reduced, so that the touch sensing speed can be increased. Further, in the above example, the number of wirings constituting one group is six. However, for example, one group is formed by the number of wirings of 10 or more, and two wirings selected in one group are connected. It may be used for touch sensing. That is, the number of thinned-out wirings (the number of wirings having a floating potential) is increased, thereby reducing the density of selected wirings used for touch sensing (the density of selected wirings with respect to the total number of wirings). By performing detection, it contributes to reduction of power consumption and improvement of touch detection accuracy. Conversely, by reducing the number of thinned lines, increasing the density of selected lines used for touch sensing, and performing scanning or detection using the selected lines, it can be used for, for example, fingerprint authentication or touch pen input.

間引かれた配線(タッチセンシングに用いない配線)は、例えば、電気的に浮いた状態、即ち、電位がフローティング状態となる。表示装置DSP1の表面(観察者に面する面)と指等のポインタとの近接距離を得るために、第1タッチセンシング配線1あるいは第2タッチセンシング配線2の電位をフローティング状態にすることもできる。指等のポインタの位置を検出した後、次の検出信号の精度を向上させるため、第1タッチセンシング配線1及び第2タッチセンシング配線2のいずれか一方を接地させ、リセットしてもよい(電位を0Vにする)。また、検出信号の精度を向上させるため、タッチ駆動電圧の位相を交互に反転するような電圧が採用されてもよい。このようなタッチ検出信号の精度を向上させる手段は、ポインタがアクティブポインタ(例えば、ペン形状のポインタから検出の指示信号が発生するポインタ)である場合にも有効である。  For example, the thinned wiring (wiring not used for touch sensing) is in an electrically floating state, that is, the potential is in a floating state. In order to obtain the proximity distance between the surface of the display device DSP1 (the surface facing the observer) and a pointer such as a finger, the potential of the first touch sensing wiring 1 or the second touch sensing wiring 2 can be set in a floating state. . After detecting the position of a pointer such as a finger, either the first touch sensing wiring 1 or the second touch sensing wiring 2 may be grounded and reset in order to improve the accuracy of the next detection signal (potential) To 0V). Further, in order to improve the accuracy of the detection signal, a voltage that alternately inverts the phase of the touch drive voltage may be employed. Such means for improving the accuracy of the touch detection signal is also effective when the pointer is an active pointer (for example, a pointer that generates a detection instruction signal from a pen-shaped pointer).

上述した間引き駆動におけるフローティングパターンに関し、第1タッチセンシング配線1及び第2タッチセンシング配線2においては、スイッチング素子の駆動により検出電極と駆動電極とを切り替えて、高精細なタッチセンシングを行ってもよい。
また、上述した間引き駆動におけるフローティングパターンは、グランド(筐体に接地)と電気的に接続するように切り替えることもできる。タッチセンシングのS/N比を改善させるため、タッチセンシングの信号が検出された際に、TFT(薄膜トランジスタ)等アクティブ素子の信号配線を、一時、グランド(筐体等)に接地してもよい。
Regarding the floating pattern in the thinning driving described above, the first touch sensing wiring 1 and the second touch sensing wiring 2 may perform high-definition touch sensing by switching the detection electrode and the driving electrode by driving the switching element. .
Further, the above-described floating pattern in the thinning drive can be switched so as to be electrically connected to the ground (grounded to the housing). In order to improve the S / N ratio of touch sensing, when a touch sensing signal is detected, a signal wiring of an active element such as a TFT (thin film transistor) may be temporarily grounded to a ground (a housing or the like).

また、タッチセンシング制御で検出される静電容量をリセットするために必要な時間が比較的長いタッチ配線、即ち、タッチセンシングにおける時定数(容量と抵抗値の積)が大きいタッチ配線を用いる場合がある。この場合、例えば、タッチ配線の配列において、奇数行の配線と偶数行の配線とを交互にタッチセンシングに利用し、時定数の大きさを調整した駆動を行ってもよい。  Also, touch wiring that requires a relatively long time to reset the capacitance detected by touch sensing control, that is, touch wiring with a large time constant (product of capacitance and resistance) in touch sensing may be used. is there. In this case, for example, in the arrangement of touch wirings, odd-numbered wirings and even-numbered wirings may be alternately used for touch sensing to perform driving with the time constant adjusted.

また、複数本数のタッチ配線をグルーピングして駆動や検出を行ってもよい。複数本数のタッチ配線のグルーピングの駆動においては、線順次駆動を採用せず、グループ単位でセルフ検出方式とも称される、一括検出の駆動方法を採用してもよい。また、グループ単位で、並列駆動を行ってもよい。また、寄生容量等のノイズをキャンセルするために、互いに近接又は隣接するタッチ配線の検出信号の差をとる差分検出方式を採用してもよい。額縁部に近い領域(表示部110の外側の領域、画像表示を行わない領域)に位置するタッチセンシング配線は、表示部110の中央に位置するタッチセンシング配線よりも、タッチセンシングの感度が低い傾向がある。このため、タッチセンシング配線の幅や形状を調整して感度差を少なくしてもよい。  Further, driving and detection may be performed by grouping a plurality of touch wires. In the drive of grouping a plurality of touch wirings, the line sequential drive may not be adopted, and a collective detection drive method called a self-detection method may be adopted for each group. Moreover, you may perform a parallel drive per group. Further, in order to cancel noise such as parasitic capacitance, a difference detection method that takes a difference between detection signals of adjacent or adjacent touch wirings may be employed. Touch sensing wiring located in a region close to the frame portion (a region outside the display unit 110 and a region where image display is not performed) tends to be less sensitive to touch sensing than a touch sensing wiring located in the center of the display unit 110. There is. For this reason, the sensitivity difference may be reduced by adjusting the width and shape of the touch sensing wiring.

タッチセンシング制御部122及び映像信号制御部121においては、タッチセンシング駆動と液晶駆動(画素駆動)とを時分割駆動によって制御することもできる。要求されるタッチ入力の速さに合わせてタッチ駆動の周波数を調整してもよい。タッチ駆動周波数は、液晶駆動周波数より高い周波数とすることができる。指等のポインタによるタッチタイミングは不定期であり、かつ、短時間であることから、タッチ駆動周波数は高いことが望ましい。  In the touch sensing control unit 122 and the video signal control unit 121, touch sensing driving and liquid crystal driving (pixel driving) can be controlled by time-division driving. The frequency of touch driving may be adjusted according to the required speed of touch input. The touch drive frequency can be higher than the liquid crystal drive frequency. Since the touch timing with a pointer such as a finger is irregular and short, it is desirable that the touch drive frequency be high.

タッチセンシング駆動と画素駆動の各々の周波数を異ならせる手段はいくつか知られている。例えば、ノーマリオフの液晶駆動において、黒表示(オフ)のときにバックライトの発光をオフにして黒表示を行い、この黒表示の期間(液晶表示に影響のない期間)にタッチセンシング駆動を行うことができる。この場合、タッチ駆動の周波数を、種々、選択できる。  There are some known means for differentiating the frequencies of the touch sensing drive and the pixel drive. For example, in normally-off liquid crystal drive, when black display (off), the backlight emission is turned off to perform black display, and touch sensing drive is performed during this black display period (a period that does not affect the liquid crystal display). Can do. In this case, various touch driving frequencies can be selected.

(タッチセンシング配線の積層構造)
図8は、本発明の第1実施形態に係る対向基板100に設けられた第1タッチセンシング配線1、絶縁層I、及び第2タッチセンシング配線2を示す図であって、図2における符号W1で示された部分を示す拡大断面図である。
本実施形態では、観察者Pが表示装置DSP1を観察する方向、即ち、透明基板40の第2面MSから第1面MFに向けた方向を、観察方向OBと称している。
複数の第1タッチセンシング配線1は、観察方向OBにおいて第1黒色層16と第1導電層15とが順に積層された構成を有している。複数の第2タッチセンシング配線2は、観察方向OBにおいて第2黒色層36と第2導電層35とが順に積層された構成を有している。第2黒色層36は、第1黒色層16と同じ構成を有する。第2導電層35は、第1導電層15と同じ構成を有する。即ち、第1タッチセンシング配線1及び第2タッチセンシング配線2は同じ層構造を有する。
絶縁層Iは、第2面MSの上方に設けられており、第1タッチセンシング配線1と第2タッチセンシング配線2との間に配置されている。
(Laminated structure of touch sensing wiring)
FIG. 8 is a diagram illustrating the first touch sensing wiring 1, the insulating layer I, and the second touch sensing wiring 2 provided on the counter substrate 100 according to the first embodiment of the present invention. It is an expanded sectional view which shows the part shown by.
In the present embodiment, the direction in which the observer P observes the display device DSP1, that is, the direction from the second surface MS to the first surface MF of the transparent substrate 40 is referred to as an observation direction OB.
The plurality of first touch sensing wires 1 have a configuration in which the first black layer 16 and the first conductive layer 15 are sequentially stacked in the observation direction OB. The plurality of second touch sensing wires 2 have a configuration in which the second black layer 36 and the second conductive layer 35 are sequentially stacked in the observation direction OB. The second black layer 36 has the same configuration as the first black layer 16. The second conductive layer 35 has the same configuration as the first conductive layer 15. That is, the first touch sensing wiring 1 and the second touch sensing wiring 2 have the same layer structure.
The insulating layer I is provided above the second surface MS and is disposed between the first touch sensing wiring 1 and the second touch sensing wiring 2.

第1タッチセンシング配線1及び第2タッチセンシング配線2の各々は、黒色層を備えることから、格子状に直交する第1タッチセンシング配線1と第2タッチセンシング配線2は、ブラックマトリクスとして機能し、表示コントラストを向上させる。
図7においては、第1タッチセンシング配線1及び第2タッチセンシング配線2の各々が黒色層と導電層とで構成された2層積層構造を有しているが、本発明は、この構造を限定しない。第1タッチセンシング配線1及び第2タッチセンシング配線2の各々が2層よりも多い層数を有する積層構造で形成されてもよい。また、2つの黒色層によって導電層が挟持された3層積層構造が採用されてもよい。
Since each of the first touch sensing wiring 1 and the second touch sensing wiring 2 includes a black layer, the first touch sensing wiring 1 and the second touch sensing wiring 2 orthogonal to the lattice function function as a black matrix, Improve display contrast.
In FIG. 7, each of the first touch sensing wiring 1 and the second touch sensing wiring 2 has a two-layer stacked structure including a black layer and a conductive layer. However, the present invention limits this structure. do not do. Each of the first touch sensing wiring 1 and the second touch sensing wiring 2 may be formed in a stacked structure having more layers than two layers. Further, a three-layer laminated structure in which a conductive layer is sandwiched between two black layers may be employed.

第1導電層15は、例えば、金属層20である銅合金層が第1導電性金属酸化物層21及び第2導電性金属酸化物層22によって挟持された3層構造を有することができる。
断面視において、第1タッチセンシング配線1と第2タッチセンシング配線2の各々を構成する黒色層及び導電層の線幅を略同じにすることができる。具体的に、公知のフォトリソグラフィの手法を用いて、導電層を形成した後、パターニングされた導電層をマスクとして用いたドライエッチングを行うことで、黒色層と導電層との断面視における線幅が略同じとなるように、タッチセンシング配線を形成することができる。例えば、特開2015−004710号公報に記載の技術を適用できる。
The first conductive layer 15 may have, for example, a three-layer structure in which a copper alloy layer that is the metal layer 20 is sandwiched between a first conductive metal oxide layer 21 and a second conductive metal oxide layer 22.
In a cross-sectional view, the line widths of the black layer and the conductive layer constituting each of the first touch sensing wiring 1 and the second touch sensing wiring 2 can be made substantially the same. Specifically, after forming a conductive layer using a known photolithography technique, the dry etching using the patterned conductive layer as a mask is performed, so that the line width in a cross-sectional view of the black layer and the conductive layer is obtained. Can be formed so that they are substantially the same. For example, the technique described in JP-A-2015-004710 can be applied.

(導電性金属酸化物層)
第1導電層15及び第2導電層35の少なくとも一部を構成する金属層20を、導電性金属酸化物層21、22で挟持することができる。換言すれば、第1導電層15や第2導電層35の構造として、第1導電性金属酸化物層21、金属層20、及び第2導電性金属酸化物層22で構成された3層構造を採用することができる。第1導電性金属酸化物層21と金属層20との界面、又は、第2導電性金属酸化物層22と金属層20との界面に、ニッケル、亜鉛、インジウム、チタン、モリブデン、タングステン等、銅と異なる金属やこれら金属の合金層を更に挿入してもよい。
具体的に、第1導電性金属酸化物層21及び第2導電性金属酸化物層22の材料としては、例えば、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化錫、酸化ガリウム、及び酸化ビスマスから構成される群より選択される2種以上の金属酸化物を含む複合酸化物を採用することができる。これら金属酸化物の組成を調整することで、仕事関数の値を調整することができ、発光層として有機ELを採用した場合のキャリア放出性を調整することができる。
(Conductive metal oxide layer)
The metal layer 20 constituting at least part of the first conductive layer 15 and the second conductive layer 35 can be sandwiched between the conductive metal oxide layers 21 and 22. In other words, as a structure of the first conductive layer 15 and the second conductive layer 35, a three-layer structure including the first conductive metal oxide layer 21, the metal layer 20, and the second conductive metal oxide layer 22. Can be adopted. At the interface between the first conductive metal oxide layer 21 and the metal layer 20 or the interface between the second conductive metal oxide layer 22 and the metal layer 20, nickel, zinc, indium, titanium, molybdenum, tungsten, etc. A metal different from copper or an alloy layer of these metals may be further inserted.
Specifically, the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 are made of, for example, indium oxide, zinc oxide, antimony oxide, tin oxide, gallium oxide, and bismuth oxide. A composite oxide containing two or more metal oxides selected from the group described above can be employed. By adjusting the composition of these metal oxides, the value of the work function can be adjusted, and the carrier emission property when an organic EL is employed as the light emitting layer can be adjusted.

第1導電性金属酸化物層21及び第2導電性金属酸化物層22に含まれるインジウム(In)の量は、80at%より多く含有させる必要がある。
即ち、導電性金属酸化物層は、酸化インジウム、酸化亜鉛、及び酸化錫を含む複合酸化物で形成され、複合酸化物に含まれるインジウム(In)と亜鉛(Zn)と錫(Sn)のIn/(In+Zn+Sn)で示される原子比は、0.8より大きく、かつ、Zn/Snの原子比が1より大きい。
インジウム(In)の量は、80at%より多いことが好ましい。インジウム(In)の量は、90at%より多いことが更に好ましい。インジウム(In)の量が80at%より少ない場合、形成される導電性金属酸化物層の比抵抗が大きくなり、好ましくない。亜鉛(Zn)の量が20at%を超えると、導電性金属酸化物(混合酸化物)の耐アルカリ性が低下するので好ましくない。上記の第1導電性金属酸化物層21及び第2導電性金属酸化物層22においては、いずれも、混合酸化物中の金属元素でのアトミックパーセント(酸素元素をカウントしない金属元素のみのカウント)である。酸化アンチモンや酸化ビスマスは、金属アンチモンや酸化ビスマスが銅との固溶域を形成しにくく、積層構造での銅の拡散を抑制するため、上記導電性金属酸化物層に加えることができる。
The amount of indium (In) contained in the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 needs to be greater than 80 at%.
That is, the conductive metal oxide layer is formed of a composite oxide containing indium oxide, zinc oxide, and tin oxide, and indium (In), zinc (Zn), and tin (Sn) contained in the composite oxide. The atomic ratio represented by / (In + Zn + Sn) is larger than 0.8, and the atomic ratio of Zn / Sn is larger than 1.
The amount of indium (In) is preferably greater than 80 at%. More preferably, the amount of indium (In) is greater than 90 at%. When the amount of indium (In) is less than 80 at%, the specific resistance of the conductive metal oxide layer to be formed increases, which is not preferable. If the amount of zinc (Zn) exceeds 20 at%, the alkali resistance of the conductive metal oxide (mixed oxide) decreases, which is not preferable. In the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 described above, both atomic percentages of metal elements in the mixed oxide (counting only metal elements not counting oxygen elements) It is. Antimony oxide or bismuth oxide can be added to the conductive metal oxide layer because metal antimony or bismuth oxide hardly forms a solid solution region with copper and suppresses copper diffusion in the laminated structure.

第1導電性金属酸化物層21及び第2導電性金属酸化物層22が、酸化錫と酸化亜鉛を含む場合、亜鉛(Zn)の量は、錫(Sn)の量より多くする必要がある。錫の含有量が亜鉛含有量を超えてくると、後工程でのウエットエッチングで支障が出てくる。換言すれば、銅或いは銅合金である金属層が導電性金属酸化物層よりもエッチングされ易くなり、第1導電性金属酸化物層21と金属層20、第2導電性金属酸化物層22と金属層20、との幅に差を生じ易くなる。  When the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 contain tin oxide and zinc oxide, the amount of zinc (Zn) needs to be larger than the amount of tin (Sn). . If the tin content exceeds the zinc content, there will be problems with wet etching in the subsequent process. In other words, the metal layer made of copper or copper alloy is more easily etched than the conductive metal oxide layer, and the first conductive metal oxide layer 21, the metal layer 20, the second conductive metal oxide layer 22, A difference in width with the metal layer 20 is likely to occur.

第1導電性金属酸化物層21及び第2導電性金属酸化物層22が、酸化錫と酸化亜鉛を含む場合、第1導電性金属酸化物層21及び第2導電性金属酸化物層22に含まれる錫(Sn)の量は、0.5at%以上6at%以下の範囲内が好ましい。インジウム元素に対する比較で、0.5at%以上6at%以下の錫を導電性金属酸化物層に添加することで、上記インジウム、亜鉛、及び錫との3元系混合酸化物膜(導電性の複合酸化物層)の比抵抗を小さくすることができる。錫の量が6at%を超えると、導電性金属酸化物層に対する亜鉛の添加も伴うため、3元系混合酸化物膜(導電性の複合酸化物層)の比抵抗が大きくなりすぎる。上記の範囲(0.5at%以上6at%以下)内で亜鉛及び錫の量を調整することで、比抵抗をおおよそ、混合酸化物膜の単層膜の比抵抗として3×10−4Ωcm以上5×10−4Ωcm以下の小さな範囲内に収めることができる。上記混合酸化物中には、チタン、ジルコニウム、マグネシウム、アルミニウム、ゲルマニウム等の他の元素を少量、添加することもできる。ただし、本実施形態において、混合酸化物の比抵抗は、上記の範囲に限定されない。When the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 contain tin oxide and zinc oxide, the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 The amount of tin (Sn) contained is preferably in the range of 0.5 at% to 6 at%. In comparison with indium element, by adding tin of 0.5 at% or more and 6 at% or less to the conductive metal oxide layer, a ternary mixed oxide film of indium, zinc, and tin (conductive composite) The specific resistance of the oxide layer can be reduced. If the amount of tin exceeds 6 at%, zinc is also added to the conductive metal oxide layer, so that the specific resistance of the ternary mixed oxide film (conductive composite oxide layer) becomes too large. By adjusting the amount of zinc and tin within the above range (0.5 at% or more and 6 at% or less), the specific resistance is approximately 3 × 10 −4 Ωcm or more as the specific resistance of the single layer film of the mixed oxide film. It can be contained within a small range of 5 × 10 −4 Ωcm or less. A small amount of other elements such as titanium, zirconium, magnesium, aluminum, and germanium can be added to the mixed oxide. However, in this embodiment, the specific resistance of the mixed oxide is not limited to the above range.

(導電層)
第1導電層15及び第2導電層35は、金属層20等の導電材料で形成できる。金属層20としては、例えば、銅層や銅合金層、銀層や銀合金層、或いは、アルミニウムを含有するアルミニウム合金層(アルミニウム含有層)、更には、金、チタン、モリブデン、或いはこれらの合金を採用することができる。ニッケルは強磁性体であるため、成膜レートが落ちるものの、スパッタリング等の真空成膜で形成することができる。クロムは、環境汚染の問題や抵抗値が大きいというデメリットを有するが、本実施形態に係る金属層の材料として用いることができる。透明基板40や透明樹脂層に対する導電層の密着性を得るために、銅や銀、あるいはアルミニウムに、マグネシウム、カルシウム、チタン、モリブデン、インジウム、錫、亜鉛、ネオジウム、ニッケル、アルミニウム、アンチモンから構成される群より選択される1以上の金属元素が添加された合金を採用することが好ましい。
(Conductive layer)
The first conductive layer 15 and the second conductive layer 35 can be formed of a conductive material such as the metal layer 20. Examples of the metal layer 20 include a copper layer, a copper alloy layer, a silver layer, a silver alloy layer, an aluminum alloy layer containing aluminum (aluminum-containing layer), gold, titanium, molybdenum, or an alloy thereof. Can be adopted. Since nickel is a ferromagnetic material, it can be formed by vacuum film formation such as sputtering although the film formation rate is lowered. Chromium has the disadvantage of environmental pollution and a large resistance value, but can be used as a material for the metal layer according to the present embodiment. In order to obtain adhesion of the conductive layer to the transparent substrate 40 and the transparent resin layer, it is composed of copper, silver, or aluminum, magnesium, calcium, titanium, molybdenum, indium, tin, zinc, neodymium, nickel, aluminum, antimony. It is preferable to employ an alloy to which one or more metal elements selected from the group are added.

第1タッチセンシング配線1及び第2タッチセンシング配線2の各々を構成する第1導電層15及び第2導電層35に用いられる金属層としては、銀に対してカルシウムが1.5at%添加された銀合金を用いることができる。第1導電層15及び第2導電層35のいずれにおいても、酸化インジウムと酸化亜鉛と酸化錫を含む複合酸化物層によって上記銀合金層が挟持された3層構造を用いることができる。  As a metal layer used for the first conductive layer 15 and the second conductive layer 35 constituting each of the first touch sensing wiring 1 and the second touch sensing wiring 2, 1.5 at% calcium is added to silver. A silver alloy can be used. In each of the first conductive layer 15 and the second conductive layer 35, a three-layer structure in which the silver alloy layer is sandwiched by a composite oxide layer containing indium oxide, zinc oxide, and tin oxide can be used.

導電性金属酸化物層で挟持された3層の積層構造において、例えば、銅や銀に添加されたマグネシムやカルシウムは熱処理時に選択的に酸化され、導電性金属酸化物と金属層との界面に析出し易い。あるいは、酸化により銅合金や銀合金の表面や断面に酸化マグネシウムや酸化カルシウムが析出し易い。こうした選択的な酸化や析出は、銅や銀のマイグレーションを抑制し、結果として、上記3層積層構造の信頼性を向上できる。金属元素を金属層20に添加する量は、4at%以下であれば、銅合金や銀合金の抵抗値を大きく上げることがないので好ましい。銅合金や銀合金、及び導電性金属酸化物の成膜方法としては、例えば、スパッタリング等の真空成膜法を用いることができる。  In a three-layer structure sandwiched between conductive metal oxide layers, for example, magnesium or calcium added to copper or silver is selectively oxidized during heat treatment, and is formed at the interface between the conductive metal oxide and the metal layer. Easy to precipitate. Alternatively, magnesium oxide or calcium oxide tends to precipitate on the surface or cross section of a copper alloy or silver alloy by oxidation. Such selective oxidation or precipitation suppresses migration of copper and silver, and as a result, the reliability of the three-layer laminated structure can be improved. The amount of the metal element added to the metal layer 20 is preferably 4 at% or less because the resistance value of the copper alloy or the silver alloy is not increased greatly. As a film formation method for the copper alloy, the silver alloy, and the conductive metal oxide, for example, a vacuum film formation method such as sputtering can be used.

金属層20として、銅合金薄膜、銀合金薄膜、或いはアルミニウム合金の薄膜を採用する場合、膜厚を100nm以上或いは150nm以上とすると、可視光をほとんど透過しなくなる。したがって、本実施形態に係る金属層20は、例えば、100nm〜300nmの膜厚を有していれば、十分な遮光性を得ることができる。金属層20の膜厚は、300nmを超えてもよい。なお、後述するように、上記導電層の材料は、後述するアレイ基板に設けられる配線や電極にも適用することができる。また、本実施形態においては、アクティブ素子と電気的に連携する配線の構造として、例えば、ゲート電極、ゲート配線、コモン電極、コモン配線(後述)の構造として、導電性金属酸化物層によって金属層が挟持された積層構造を採用することができる。  When a copper alloy thin film, a silver alloy thin film, or an aluminum alloy thin film is employed as the metal layer 20, when the film thickness is 100 nm or more or 150 nm or more, visible light is hardly transmitted. Therefore, if the metal layer 20 which concerns on this embodiment has a film thickness of 100 nm-300 nm, for example, sufficient light-shielding property can be obtained. The film thickness of the metal layer 20 may exceed 300 nm. As will be described later, the material of the conductive layer can also be applied to wirings and electrodes provided on an array substrate described later. In the present embodiment, as the structure of the wiring that is electrically linked to the active element, for example, the structure of the gate electrode, the gate wiring, the common electrode, and the common wiring (described later), the metal layer is formed by the conductive metal oxide layer. It is possible to adopt a laminated structure in which is sandwiched.

金属層20が銅層や銅合金層、あるいは銀層や銀合金である場合、上述した導電性金属酸化物層は、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化ガリウム、酸化ビスマス及び酸化錫から選択される2種以上の金属酸化物を含む複合酸化物であることが望ましい。銅層や銅合金層、あるいは銀層や銀合金は、カラーフィルタを構成する透明樹脂層やガラス基板(透明基板)に対する密着性が低い。このため、銅層や銅合金層、あるいは銀層や銀合金銅層をこのまま表示装置基板に適用した場合、実用的な表示装置基板を実現することは難しい。しかしながら、上述した複合酸化物は、カラーフィルタ(複数色の着色パターン)やブラックマトリクスBM(黒色層)、及びガラス基板(透明基板)等に対する密着性を十分に有しており、かつ、銅層や銅合金層に対する密着性も十分である。このため、複合酸化物を用いて銅合金層或いは銀合金層を表示装置基板に適用した場合、実用的な表示装置基板を実現することが可能となる。  When the metal layer 20 is a copper layer, a copper alloy layer, or a silver layer or a silver alloy, the conductive metal oxide layer described above is selected from indium oxide, zinc oxide, antimony oxide, gallium oxide, bismuth oxide, and tin oxide. It is desirable that the composite oxide contains two or more metal oxides. A copper layer, a copper alloy layer, or a silver layer or a silver alloy has low adhesion to a transparent resin layer or a glass substrate (transparent substrate) constituting the color filter. For this reason, when a copper layer, a copper alloy layer, or a silver layer or a silver alloy copper layer is applied to a display device substrate as it is, it is difficult to realize a practical display device substrate. However, the composite oxide described above has sufficient adhesion to a color filter (colored patterns of a plurality of colors), a black matrix BM (black layer), a glass substrate (transparent substrate), and the like, and a copper layer. Adhesiveness to the copper alloy layer is also sufficient. For this reason, when a copper alloy layer or a silver alloy layer is applied to a display device substrate using a composite oxide, a practical display device substrate can be realized.

また、薄膜トランジスタを構成するゲート電極とゲート配線に用いられる金属層20としては、銀に対してカルシウムが例えば1.5at%添加された銀合金を用いることができる。酸化インジウムと酸化亜鉛と酸化錫を含む複合酸化物層によって上記銀合金層が挟持された3層構造を用いることができる。  In addition, as the metal layer 20 used for the gate electrode and the gate wiring constituting the thin film transistor, a silver alloy in which 1.5 at% calcium is added to silver can be used. A three-layer structure in which the silver alloy layer is sandwiched between composite oxide layers containing indium oxide, zinc oxide, and tin oxide can be used.

銅、銅合金、銀、銀合金、或いはこれらの酸化物、窒化物は、ガラス等の透明基板やブラックマトリクス等に対する十分な密着性を一般的に有していない。そのため、導電性金属酸化物層を設けない場合、タッチセンシング配線とガラス等の透明基板との界面、或いは、タッチセンシング配線と黒色層の界面で剥がれが生じる可能性がある。細い配線パターンを有する第1タッチセンシング配線1及び第2タッチセンシング配線2として銅或いは銅合金を用いる場合、金属層(銅或いは銅合金)の下地層として導電性金属酸化物層が形成されていない表示装置基板(対向基板)においては、剥がれによる不良以外にも、表示装置基板の製造工程の途中でタッチセンシング配線に静電破壊による不良が生じる場合があり、実用的ではない。このような第1タッチセンシング配線1及び第2タッチセンシング配線2における静電破壊は、カラーフィルタを透明基板上に積層するといった後工程、表示装置基板とアレイ基板とを貼り合わせる工程、又は洗浄工程等によって配線パターンに静電気が蓄積され、静電破壊によりパターン欠け、断線等を生じる現象である。  Copper, copper alloys, silver, silver alloys, or oxides and nitrides thereof generally do not have sufficient adhesion to a transparent substrate such as glass, a black matrix, or the like. Therefore, when the conductive metal oxide layer is not provided, peeling may occur at the interface between the touch sensing wiring and a transparent substrate such as glass, or at the interface between the touch sensing wiring and the black layer. When copper or copper alloy is used as the first touch sensing wiring 1 and the second touch sensing wiring 2 having a thin wiring pattern, a conductive metal oxide layer is not formed as a base layer of a metal layer (copper or copper alloy). In the display device substrate (counter substrate), in addition to defects due to peeling, defects due to electrostatic breakdown may occur in the touch sensing wiring during the manufacturing process of the display device substrate, which is not practical. Such electrostatic breakdown in the first touch sensing wiring 1 and the second touch sensing wiring 2 is a post-process such as stacking a color filter on a transparent substrate, a process of bonding the display device substrate and the array substrate, or a cleaning process. This is a phenomenon in which static electricity is accumulated in the wiring pattern due to, and the like, pattern breakage, disconnection, etc. are caused by electrostatic breakdown.

銅や銅合金あるいは銀や銀合金は導電率が高く、配線材料として好ましい。しかしながら、銅合金の表面には、導電性を有しない銅酸化物が経時的に形成され、電気的なコンタクトが困難となることがある。銀や銀合金は、硫化物や酸化物を形成し易い。その一方、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化錫等の複合酸化物層で銅合金層や銀合金層を覆うことで、安定したオーミックコンタクトを実現することができ、このような複合酸化物層を用いる場合では後述する第3実施形態での、トランスファ等の電気的実装を容易に行うことができる。  Copper, copper alloy, silver or silver alloy has high electrical conductivity and is preferable as a wiring material. However, non-conductive copper oxide is formed over time on the surface of the copper alloy, and electrical contact may be difficult. Silver and silver alloys easily form sulfides and oxides. On the other hand, a stable ohmic contact can be realized by covering a copper alloy layer or a silver alloy layer with a composite oxide layer such as indium oxide, zinc oxide, antimony oxide, and tin oxide. In the case of using layers, electrical mounting such as transfer can be easily performed in a third embodiment described later.

本発明の実施形態に適用可能な第1導電性金属酸化物層21、金属層20、及び第2導電性金属酸化物層22で構成される層構造としては、以下のような変形例が挙げられる。例えば、中心基材として酸化インジウムを含有するITO(Indium Tin Oxide)やIZTO(Indium Zinc Tin Oxide、Zは酸化亜鉛)において酸素が不足した状態で、例えば、銅合金層など金属層の上に導電性金属酸化物層を成膜することによって得られる層構造、或いは、酸化モリブデン、酸化タングステン、酸化ニッケルと酸化銅の混合酸化物、酸化チタン、等をアルミニウム合金や銅合金など金属層の上にこれら金属酸化物を積層することによって得られる層構造等が挙げられる。導電性金属酸化物層で金属層を挟持する3層構造は、スパッタ装置等の真空成膜装置で、連続成膜できるというメリットがある。  Examples of the layer structure composed of the first conductive metal oxide layer 21, the metal layer 20, and the second conductive metal oxide layer 22 applicable to the embodiment of the present invention include the following modifications. It is done. For example, ITO (Indium Tin Oxide) or IZTO (Indium Zinc Tin Oxide, where Z is zinc oxide) containing indium oxide as a central base material is conductive on a metal layer such as a copper alloy layer in a state where oxygen is insufficient. Layer structure obtained by forming a conductive metal oxide layer, or molybdenum oxide, tungsten oxide, mixed oxide of nickel oxide and copper oxide, titanium oxide, etc. on a metal layer such as aluminum alloy or copper alloy Examples thereof include a layer structure obtained by laminating these metal oxides. The three-layer structure in which the metal layer is sandwiched between the conductive metal oxide layers has an advantage that the film can be continuously formed by a vacuum film forming apparatus such as a sputtering apparatus.

例えば、銀合金層と導電性金属酸化物層とを一括エッチングする観点から、銀合金を挟持する導電性金属酸化物層には、酸化亜鉛や酸化ガリウムを含む複合酸化物を用いることができる。このような銀合金層と導電性金属酸化物層との積層構造は、周知のフォトリソグラフィの手法にて、1液のエッチャントにて1回のエッチングでパターン形成できる。例えば、後述する有機ELの光反射性の画素電極として、酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物を導電性金属酸化物層として適用できる。酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物は仕事関数が高い。有機EL表示装置の陽極として、酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物と銀合金層との積層構造は、画素電極に好適である。  For example, from the viewpoint of collectively etching the silver alloy layer and the conductive metal oxide layer, a composite oxide containing zinc oxide or gallium oxide can be used for the conductive metal oxide layer sandwiching the silver alloy. Such a laminated structure of the silver alloy layer and the conductive metal oxide layer can be patterned by a single etching with one etchant by a known photolithography technique. For example, a composite oxide of indium oxide, gallium oxide, and antimony oxide can be used as a conductive metal oxide layer as a later-described organic EL light-reflective pixel electrode. A composite oxide of indium oxide, gallium oxide, and antimony oxide has a high work function. As an anode of an organic EL display device, a stacked structure of a composite oxide of indium oxide, gallium oxide, and antimony oxide and a silver alloy layer is suitable for a pixel electrode.

第1導電性金属酸化物層21及び第2導電性金属酸化物層22は、銅や銀に対するバリア性を持つ。導電性金属酸化物によって銅配線や銀配線が挟持された構造においては、銅や銀のマイグレーション等によるアクティブ素子の劣化を抑制することができ、アクティブ素子向けの高導電性配線として好ましい。  The first conductive metal oxide layer 21 and the second conductive metal oxide layer 22 have a barrier property against copper and silver. In a structure in which a copper wiring or silver wiring is sandwiched between conductive metal oxides, deterioration of the active element due to migration of copper or silver can be suppressed, which is preferable as a highly conductive wiring for the active element.

(黒色層)
第1黒色層16及び第2黒色層36は、表示装置DSP1のブラックマトリクスとして機能する。黒色層は、例えば、黒色の色材を分散させた着色樹脂で構成されている。銅の酸化物や銅合金の酸化物は、十分な黒色や低い反射率を得にくい。例えば、黒色層を金属酸化物で形成する場合、おおよそ10%から30%の可視域の光反射率であり、かつ、可視域においてフラットな反射率を得にくく着色して見える。本実施形態に係る黒色層とガラス等の基板や、透明樹脂層との間の界面における可視光の反射率は略3%以下に抑えられ、高い視認性が得られる。前記透明樹脂は、表示装置への保護ガラス貼り付けのための接着層を含む。
(Black layer)
The first black layer 16 and the second black layer 36 function as a black matrix of the display device DSP1. The black layer is made of, for example, a colored resin in which a black color material is dispersed. Copper oxides and copper alloy oxides are difficult to obtain sufficient black color and low reflectance. For example, when the black layer is formed of a metal oxide, it has a light reflectance in the visible range of approximately 10% to 30%, and it appears to be colored with difficulty in obtaining a flat reflectance in the visible range. The visible light reflectance at the interface between the black layer and the substrate such as glass or the transparent resin layer according to the present embodiment is suppressed to about 3% or less, and high visibility is obtained. The transparent resin includes an adhesive layer for attaching a protective glass to the display device.

黒色の色材としては、カーボン、カーボンナノチューブ、カーボンナノホーン、カーボンナノブラシ、或いは、複数の有機顔料の混合物が適用可能である。例えば、黒色の色材全体の量に対して51質量%以上の割合で、即ち、主な色材としてカーボンを用いる。反射色を調整するため、青もしくは赤等の有機顔料を黒色の色材に添加して用いることができる。例えば、出発材料である感光性黒色塗布液に含まれるカーボンの濃度を調整する(カーボン濃度を下げる)ことにより、フォトリソグラフィ工程での黒色層の再現性を向上させることができる。  As the black color material, carbon, carbon nanotube, carbon nanohorn, carbon nanobrush, or a mixture of a plurality of organic pigments can be applied. For example, carbon is used as a main color material at a ratio of 51% by mass or more with respect to the total amount of the black color material. In order to adjust the reflection color, an organic pigment such as blue or red can be added to the black color material. For example, the reproducibility of the black layer in the photolithography process can be improved by adjusting the concentration of carbon contained in the photosensitive black coating liquid that is the starting material (lowering the carbon concentration).

表示装置DSP1の製造装置である大型露光装置を用いた場合であっても、例えば、1〜9μmの幅(細線)を有するパターンを有する黒色層を形成することができる(パターニング)。なお、本実施形態におけるカーボン濃度の範囲は、樹脂や硬化剤と顔料とを含めた全体の固形分に対して、4以上50以下の質量%の範囲内に設定している。ここで、カーボン量として、カーボン濃度が50質量%を超えてもよいが、全体の固形分に対してカーボン濃度が50質量%を超えると塗膜適性が低下する傾向がある。また、カーボン濃度を4質量%未満に設定した場合、十分な黒色を得ることができず、黒色層下に位置する下地の金属層で生じる反射光が大きく視認され、視認性を低下させることがある。  Even when a large exposure apparatus which is a manufacturing apparatus of the display apparatus DSP1 is used, for example, a black layer having a pattern having a width (thin line) of 1 to 9 μm can be formed (patterning). In addition, the range of the carbon concentration in this embodiment is set in the range of 4 to 50% by mass with respect to the total solid content including the resin, the curing agent, and the pigment. Here, as the amount of carbon, the carbon concentration may exceed 50% by mass. However, when the carbon concentration exceeds 50% by mass with respect to the entire solid content, the suitability of the coating film tends to decrease. In addition, when the carbon concentration is set to less than 4% by mass, sufficient black color cannot be obtained, and reflected light generated in the underlying metal layer located under the black layer is greatly recognized, thereby reducing visibility. is there.

後工程であるフォトリソグラフィにおいて露光処理を行う場合、露光対象の基板と、マスクとの位置合わせ(アライメント)が行われる。この時、アライメントを優先し、例えば、透過測定による黒色層の光学濃度を2以下とすることができる。カーボン以外に、黒色の色調整として複数の有機顔料の混合物を用いて黒色層を形成してもよい。ガラスや透明樹脂等の基材の屈折率(約1.5)を考慮し、黒色層とそれら基材との間の界面における反射率が3%以下となるように、黒色層の反射率が設定される。この場合、黒色色材の含有量、種類、色材に用いられる樹脂、膜厚を調整することが望ましい。これらの条件を最適化することで、屈折率がおよそ1.5であるガラス等の基材と黒色層との間の界面における反射率を、可視光の波長領域内で3%以下にすることができ、低反射率を実現することができる。バックライトユニットから出射された光に起因する反射光が再び反射することを防止する必要性を配慮して、或いは、観察者Pの視認性の向上を配慮して、黒色層の反射率は、3%以下とすることが望ましい。
なお、通常、カラーフィルタに用いられるアクリル樹脂、また、液晶材料の屈折率は、おおよそ1.5以上1.7以下の範囲である。
黒色層は、導電層に接触する片側(観察者Pに近い面)に配設するだけでなく、液晶層300に接する面に近い位置に形成してもよい。
換言すれば、本実施形態に係るタッチセンシング配線は、「黒色層/導電性金属酸化物層/銀合金層/導電性金属酸化物層/黒色層」の5層構造を有してもよい。ここで、銀合金層は、銀、銅、銅合金に置き換えることができる。
アレイ基板が備えるアクティブ素子が、可視光域に感度を持っている場合、導電層の裏面からの反射光がアクティブ素子に入射し、アクティブ素子の誤動作を招くことがある。黒色層を表示機能層に近い反対側(導電層の裏面)、共に配設することで反射光の入射によるアクティブ素子の誤動作を防ぐことができる。
When exposure processing is performed in photolithography, which is a subsequent process, alignment between the substrate to be exposed and the mask is performed. At this time, priority is given to alignment, and for example, the optical density of the black layer by transmission measurement can be made 2 or less. In addition to carbon, a black layer may be formed using a mixture of a plurality of organic pigments as a black color adjustment. Considering the refractive index (about 1.5) of the base material such as glass or transparent resin, the reflectance of the black layer is such that the reflectance at the interface between the black layer and the base material is 3% or less. Is set. In this case, it is desirable to adjust the content and type of the black color material, the resin used for the color material, and the film thickness. By optimizing these conditions, the reflectance at the interface between the black layer having a refractive index of approximately 1.5 and the black layer is set to 3% or less in the visible wavelength range. And low reflectivity can be realized. In consideration of the need to prevent the reflected light caused by the light emitted from the backlight unit from being reflected again, or in consideration of improving the visibility of the observer P, the reflectance of the black layer is It is desirable to make it 3% or less.
In general, the refractive index of the acrylic resin used for the color filter and the liquid crystal material is approximately in the range of 1.5 to 1.7.
The black layer may be formed not only on one side in contact with the conductive layer (surface close to the observer P) but also in a position close to the surface in contact with the liquid crystal layer 300.
In other words, the touch sensing wiring according to the present embodiment may have a five-layer structure of “black layer / conductive metal oxide layer / silver alloy layer / conductive metal oxide layer / black layer”. Here, the silver alloy layer can be replaced with silver, copper, or a copper alloy.
When the active element included in the array substrate has sensitivity in the visible light region, reflected light from the back surface of the conductive layer may enter the active element and cause the active element to malfunction. By disposing the black layer together with the opposite side (back surface of the conductive layer) close to the display function layer, it is possible to prevent malfunction of the active element due to incidence of reflected light.

(液晶層300)
第1実施形態において、本発明の表示機能層は液晶層300であり、正の誘電率異方性を有する液晶分子を含む。液晶分子の初期配向は、対向基板100或いはアレイ基板200の基板面に対して水平である。液晶層300を用いた第1実施形態に係る液晶駆動においては、平面視、液晶層を横断するように駆動電圧が液晶分子に印加されるため、FFS(Fringe Field Switching)と呼称される横電界によって液晶が駆動する。液晶層300の液晶分子の誘電率異方性は正であっても負であってもよい。液晶層300の液晶分子が負の誘電率異方性である場合、例えば、指等のポインタが対向基板に接触或いは近接した際のポインタの電荷の影響を受けにくい。このため、負の液晶であることが望ましい。換言すれば、液晶分子が負の誘電率異方性である場合、ポインタが対向基板に近接する際の電荷の影響により、液晶層の厚み方向に液晶分子が立ち上がって光漏れが生じることが少ない。
(Liquid crystal layer 300)
In the first embodiment, the display functional layer of the present invention is the liquid crystal layer 300, which includes liquid crystal molecules having positive dielectric anisotropy. The initial alignment of the liquid crystal molecules is horizontal to the substrate surface of the counter substrate 100 or the array substrate 200. In the liquid crystal driving according to the first embodiment using the liquid crystal layer 300, a driving voltage is applied to the liquid crystal molecules so as to cross the liquid crystal layer in a plan view, and therefore a lateral electric field called FFS (Fringe Field Switching). The liquid crystal is driven by. The dielectric anisotropy of the liquid crystal molecules of the liquid crystal layer 300 may be positive or negative. When the liquid crystal molecules of the liquid crystal layer 300 have negative dielectric anisotropy, for example, the pointer is not easily affected by the charge of the pointer when the pointer such as a finger contacts or approaches the counter substrate. For this reason, a negative liquid crystal is desirable. In other words, when the liquid crystal molecules have a negative dielectric anisotropy, the liquid crystal molecules are unlikely to rise in the thickness direction of the liquid crystal layer and cause light leakage due to the influence of the charge when the pointer approaches the counter substrate. .

(アレイ基板200の構造)
次に、表示装置DSP1を構成するアレイ基板200の構造について説明する。図9は、本発明の第1実施形態に係る表示装置DSP1が備えるアレイ基板200を部分的に示す平面図である。図10は、本発明の第1実施形態に係る表示装置DSP1が備えるアレイ基板200を部分的に示す断面図であり、図9に示すC−C’線に沿う断面図である。図10は、トップゲート構造を有する薄膜トランジスタ(TFT)の一例を示している。なお、図10においては、図9のC−C’線に沿う断面では図示されない、画素電極29、コンタクトホールCH、画素電極29の上方に位置するコモン電極17が破線で示されている。なお、コンタクトホールCHは、図9に示すように第2絶縁層12上に形成された画素電極29とドレイン電極26とを導通させている。
(Structure of array substrate 200)
Next, the structure of the array substrate 200 constituting the display device DSP1 will be described. FIG. 9 is a plan view partially showing the array substrate 200 included in the display device DSP1 according to the first embodiment of the present invention. FIG. 10 is a cross-sectional view partially showing the array substrate 200 included in the display device DSP1 according to the first embodiment of the present invention, and is a cross-sectional view taken along the line CC ′ shown in FIG. FIG. 10 shows an example of a thin film transistor (TFT) having a top gate structure. In FIG. 10, the pixel electrode 29, the contact hole CH, and the common electrode 17 located above the pixel electrode 29, which are not illustrated in the cross section along the line CC ′ in FIG. 9, are indicated by broken lines. Note that the contact hole CH electrically connects the pixel electrode 29 and the drain electrode 26 formed on the second insulating layer 12 as shown in FIG.

図2、図9、及び図10に示すように、アレイ基板200は、透明基板41(第2透明基板)と、透明基板41の表面を覆うように形成された第4絶縁層14と、第4絶縁層14上に形成された第1ソース配線31及び第2ソース配線32と、第1ソース配線31及び第2ソース配線32を覆うように第4絶縁層14上に形成された第3絶縁層13と、第3絶縁層13上に形成された第1ゲート配線10及び第2ゲート配線9、第3絶縁層13上に形成されたコモン配線30と、第1ゲート配線10、第2ゲート配線9、及びコモン配線30を覆うように第3絶縁層13上に形成された第2絶縁層12と、第2絶縁層12上に形成された画素電極29と、画素電極29を覆うように第2絶縁層12上に形成された第1絶縁層11と、第1絶縁層11上に形成されたコモン電極17を備えている。コモン配線30は、図9に示すスルーホール29s、コンタクトホール11H、12Hを通じて、コモン電極17と接続されている。  As shown in FIGS. 2, 9, and 10, the array substrate 200 includes a transparent substrate 41 (second transparent substrate), a fourth insulating layer 14 formed so as to cover the surface of the transparent substrate 41, The first source wiring 31 and the second source wiring 32 formed on the fourth insulating layer 14, and the third insulation formed on the fourth insulating layer 14 so as to cover the first source wiring 31 and the second source wiring 32. Layer 13, first gate line 10 and second gate line 9 formed on third insulating layer 13, common line 30 formed on third insulating layer 13, first gate line 10 and second gate The second insulating layer 12 formed on the third insulating layer 13 so as to cover the wiring 9 and the common wiring 30, the pixel electrode 29 formed on the second insulating layer 12, and the pixel electrode 29 so as to be covered A first insulating layer 11 formed on the second insulating layer 12 and a first insulating layer; And a common electrode 17 formed on the 11. The common wiring 30 is connected to the common electrode 17 through the through hole 29s and the contact holes 11H and 12H shown in FIG.

(アクティブ素子28)
図10に示すように、アクティブ素子28は、チャネル層27と、チャネル層27の一端(第一端、図10におけるチャネル層27の左端)に接続されたドレイン電極26と、チャネル層27の他端(第二端、図10におけるチャネル層27の右端)に接続されたソース電極24と、第3絶縁層13を介してチャネル層27に対向配置されたゲート電極25とを備える。図10は、アクティブ素子28を構成するチャネル層27、ドレイン電極26、及びソース電極24が第4絶縁層14上に形成されている構造を示しているが、本発明はこのような構造に限定されない。第4絶縁層14を設けずに、透明基板41上にアクティブ素子28を直接形成してもよい。また。ボトムゲート構造の薄膜トランジスタを適用してもよい。
第1ソース配線31及び第2ソース配線32には高い頻度で映像信号が供給され、第1ソース配線31及び第2ソース配線32からノイズが発生し易い。トップゲート構造においては、ノイズ発生源でもある第1ソース配線31及び第2ソース配線32を、前述したタッチセンシング配線から遠ざけることができるメリットがある。
図10に示すソース電極24とドレイン電極26は、同じ工程において、同じ構成の導電層で形成される。第1実施形態では、ソース電極24とドレイン電極26の構造として、チタン/アルミニウム合金/チタンやモリブデン/アルミニウム合金/モリブデンなどの3層構成を採用している。ここで、アルミニウム合金は、アルミニウム−ネオジウムの合金である。
ゲート電極25の下部に位置する第3絶縁層13は、ゲート電極25と同じ幅を有する絶縁層であってもよい。この場合、例えば、ゲート電極25をマスクとして用いたドライエッチングを行い、ゲート電極25の周囲の第3絶縁層13を除去する。これによって、ゲート電極25と同じ幅を有する絶縁層を形成することができる。ゲート電極25をマスクとして用いて絶縁層をドライエッチングにて加工する技術は、一般に自己整合と呼称される。
(Active element 28)
As shown in FIG. 10, the active element 28 includes a channel layer 27, a drain electrode 26 connected to one end of the channel layer 27 (first end, the left end of the channel layer 27 in FIG. 10), A source electrode 24 connected to an end (second end, the right end of the channel layer 27 in FIG. 10) and a gate electrode 25 disposed to face the channel layer 27 with the third insulating layer 13 interposed therebetween. FIG. 10 shows a structure in which the channel layer 27, the drain electrode 26, and the source electrode 24 constituting the active element 28 are formed on the fourth insulating layer 14, but the present invention is limited to such a structure. Not. The active element 28 may be formed directly on the transparent substrate 41 without providing the fourth insulating layer 14. Also. A bottom-gate thin film transistor may be used.
Video signals are frequently supplied to the first source line 31 and the second source line 32, and noise is likely to be generated from the first source line 31 and the second source line 32. The top gate structure has an advantage that the first source wiring 31 and the second source wiring 32 which are noise generation sources can be separated from the touch sensing wiring described above.
The source electrode 24 and the drain electrode 26 shown in FIG. 10 are formed of conductive layers having the same structure in the same process. In the first embodiment, as the structure of the source electrode 24 and the drain electrode 26, a three-layer structure such as titanium / aluminum alloy / titanium or molybdenum / aluminum alloy / molybdenum is adopted. Here, the aluminum alloy is an aluminum-neodymium alloy.
The third insulating layer 13 located below the gate electrode 25 may be an insulating layer having the same width as the gate electrode 25. In this case, for example, dry etching using the gate electrode 25 as a mask is performed, and the third insulating layer 13 around the gate electrode 25 is removed. As a result, an insulating layer having the same width as the gate electrode 25 can be formed. A technique for processing an insulating layer by dry etching using the gate electrode 25 as a mask is generally called self-alignment.

酸化物半導体で形成されたチャネル層を備える薄膜トランジスタによる有機ELやLEDの駆動は、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタによる駆動より好ましい。
例えば、IGZOと称される酸化物半導体は、スパッタリングなどの真空成膜で一括して形成される。酸化物半導体が成膜された後においては、TFT等のパターン形成後の熱処理も一括して行われる。このため、チャネル層に関わる電気的特性(例えば、Vth)のばらつきが極めて少ない。有機ELやLEDの駆動はその輝度のばらつきを抑えるため、前記薄膜トランジスタのVthのばらつきを小さい範囲に抑える必要がある。
Driving an organic EL or LED using a thin film transistor including a channel layer formed of an oxide semiconductor is preferable to driving using a thin film transistor including a channel layer formed of a polysilicon semiconductor.
For example, oxide semiconductors called IGZO are collectively formed by vacuum film formation such as sputtering. After the oxide semiconductor is formed, heat treatment after forming a pattern such as a TFT is also performed in a lump. For this reason, variation in electrical characteristics (for example, Vth) related to the channel layer is extremely small. In order to suppress variations in luminance when driving an organic EL or LED, it is necessary to suppress variations in Vth of the thin film transistor within a small range.

一方、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタにおいては、薄膜トランジスタの前駆体であるアモルファスシリコンを、トランジスタの個々にレーザーアニールを施すことが必要で、個々のレーザーアニールが薄膜トランジスタのVthのばらつきを招いてしまう。この観点で、有機ELやLEDを備えた表示装置に用いられる薄膜トランジスタは、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタであることが好ましい。  On the other hand, in a thin film transistor having a channel layer formed of a polysilicon semiconductor, it is necessary to perform laser annealing of amorphous silicon, which is a precursor of the thin film transistor, to each of the transistors. Will be invited. From this viewpoint, the thin film transistor used in the display device including the organic EL or LED is preferably a thin film transistor including a channel layer formed of an oxide semiconductor.

また、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタはリーク電流が極めて少ないために、走査信号や映像信号の入力の後の安定性が高い。ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタは、酸化物半導体のトランジスタと比較して2桁以上リーク電流が大きい。このリーク電流が少ないことは、高精度のタッチセンシングにつながり、好ましい。  In addition, a thin film transistor including a channel layer formed using an oxide semiconductor has extremely low leakage current, and thus has high stability after a scan signal or a video signal is input. A thin film transistor including a channel layer formed of a polysilicon semiconductor has a leakage current larger by two digits or more than an oxide semiconductor transistor. It is preferable that this leakage current is small because it leads to highly accurate touch sensing.

チャネル層27の材料としては、例えば、IGZOと称される酸化物半導体を用いることができる。チャネル層27を構成する酸化物半導体の材料としては、ガリウム、インジウム、亜鉛、錫、アルミニウム、ゲルマニウム、及びセリウムから構成される群より選ばれる1種以上を含有する金属酸化物と、少なくともアンチモン及びビスマスのうちいずれかを含有する金属酸化物とを含む材料を用いることができる。  As a material of the channel layer 27, for example, an oxide semiconductor called IGZO can be used. The oxide semiconductor material constituting the channel layer 27 includes a metal oxide containing at least one selected from the group consisting of gallium, indium, zinc, tin, aluminum, germanium, and cerium, and at least antimony and A material containing any one of bismuth and a metal oxide can be used.

本実施形態では、酸化インジウム、酸化ガリウム、及び酸化亜鉛を含む酸化物半導体を用いている。酸化物半導体で形成されるチャネル層27の材料は、単結晶、多結晶、微結晶、微結晶とアモルファスとの混合体、或いは、アモルファスのいずれでもよい。酸化物半導体の膜厚としては、2nm〜50nmの範囲内の膜厚とすることができる。チャネル層27は、ポリシリコン半導体で形成してもよい。  In this embodiment, an oxide semiconductor containing indium oxide, gallium oxide, and zinc oxide is used. The material of the channel layer 27 formed of an oxide semiconductor may be any of single crystal, polycrystal, microcrystal, a mixture of microcrystal and amorphous, or amorphous. The film thickness of the oxide semiconductor can be a film thickness in the range of 2 nm to 50 nm. The channel layer 27 may be formed of a polysilicon semiconductor.

更に、2つの薄膜トランジスタが積層された構造が採用されてもよい。この場合、下層に位置する薄膜トランジスタとして、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。上層に位置する薄膜トランジスタとして、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。このような2つの薄膜トランジスタが積層された構造においては、平面視、マトリクス状に薄膜トランジスタが配置される。この構造においては、ポリシリコン半導体によって高い移動度が得られ、酸化物半導体によって低リーク電流を実現できる。即ち、ポリシリコン半導体のメリットと酸化物半導体のメリットの両方を共に活かすことができる。  Furthermore, a structure in which two thin film transistors are stacked may be employed. In this case, a thin film transistor including a channel layer formed of a polysilicon semiconductor is used as a thin film transistor located in a lower layer. A thin film transistor including a channel layer formed using an oxide semiconductor is used as a thin film transistor positioned in an upper layer. In such a structure in which two thin film transistors are stacked, the thin film transistors are arranged in a matrix in a plan view. In this structure, high mobility is obtained by the polysilicon semiconductor, and low leakage current can be realized by the oxide semiconductor. That is, both the merit of the polysilicon semiconductor and the merit of the oxide semiconductor can be utilized together.

酸化物半導体もしくはポリシリコン半導体を、例えば、p/n接合をもつ相補型のトランジスタの構成に用いることができ、あるいは、n型接合のみを有する単チャネル型トランジスタの構成にて用いることができる。酸化物半導体の積層構造として、例えば、n型酸化物半導体と、このn型の酸化物半導体と電気的特性が異なるn型酸化物半導体とが積層された積層構造が採用されてもよい。積層されるn型酸化物半導体は、複数層で構成されてもよい。積層されるn型酸化物半導体においては、下地のn型半導体のバンドギャップを、上層に位置するn型半導体のバンドギャップとは異ならせることができる。
チャネル層の上面が、例えば、異なる酸化物半導体で覆われた構成を採用してもよい。
あるいは、例えば、結晶性のn型酸化物半導体上に、微結晶の(非晶質に近い)酸化物半導体が積層された積層構造を採用してもよい。ここで微結晶とは、例えば、スパッタリング装置にて成膜された非晶質の酸化物半導体を、180℃以上450℃以下の範囲で熱処理した微結晶状の酸化物半導体膜を言う。あるいは、成膜時の基板温度を200℃前後に設定した状態で成膜された微結晶状の酸化物半導体膜を言う。微結晶状の酸化物半導体膜は、TEM等の観察方法により、少なくとも1nmから3nm前後、或いは、3nmより大きい結晶粒を観察することができる酸化物半導体膜である。
酸化物半導体は、非晶質から結晶質に変化させることで、キャリア移動度の改善や信頼性の向上を実現することができる。酸化インジウムや酸化ガリウムの酸化物としての融点は高い。酸化アンチモンや酸化ビスマスの融点はいずれも1000℃以下で、酸化物の融点が低い。例えば、酸化インジウムと酸化ガリウムと酸化アンチモンの3元系複合酸化物を採用した場合、融点の低い酸化アンチモンの効果で、この複合酸化物の結晶化温度を低くすることができる。換言すれば、非晶質状態から、微結晶状態などに結晶化させ易い酸化物半導体を提供できる。酸化物半導体は、その結晶性を高めることで、キャリア移動度を向上させ得る。
An oxide semiconductor or a polysilicon semiconductor can be used, for example, in the configuration of a complementary transistor having a p / n junction, or can be used in the configuration of a single channel transistor having only an n-type junction. As the stacked structure of oxide semiconductors, for example, a stacked structure in which an n-type oxide semiconductor and an n-type oxide semiconductor having different electrical characteristics from the n-type oxide semiconductor may be used. The n-type oxide semiconductor to be stacked may include a plurality of layers. In the stacked n-type oxide semiconductor, the band gap of the underlying n-type semiconductor can be different from the band gap of the n-type semiconductor located in the upper layer.
For example, a configuration in which the upper surface of the channel layer is covered with a different oxide semiconductor may be employed.
Alternatively, for example, a stacked structure in which a microcrystalline (close to amorphous) oxide semiconductor is stacked over a crystalline n-type oxide semiconductor may be employed. Here, the microcrystal refers to a microcrystalline oxide semiconductor film obtained by heat-treating an amorphous oxide semiconductor formed with a sputtering apparatus in a range of 180 ° C. to 450 ° C., for example. Alternatively, it refers to a microcrystalline oxide semiconductor film formed with the substrate temperature at the time of film formation set to around 200 ° C. The microcrystalline oxide semiconductor film is an oxide semiconductor film in which crystal grains of at least about 1 nm to about 3 nm or larger than 3 nm can be observed by an observation method such as TEM.
An oxide semiconductor can be improved in carrier mobility and reliability by being changed from amorphous to crystalline. The melting point as an oxide of indium oxide or gallium oxide is high. Antimony oxide and bismuth oxide have melting points of 1000 ° C. or lower, and oxides have low melting points. For example, when a ternary composite oxide of indium oxide, gallium oxide, and antimony oxide is employed, the crystallization temperature of the composite oxide can be lowered due to the effect of antimony oxide having a low melting point. In other words, an oxide semiconductor that can be easily crystallized from an amorphous state to a microcrystalline state can be provided. An oxide semiconductor can improve carrier mobility by increasing its crystallinity.

酸化物半導体としては、後工程のウエットエッチングにおいて易溶性が求められることから、酸化亜鉛、酸化ガリウムあるいは酸化アンチモンリッチな複合酸化物を用いることができる。例えば、スパッタリングに用いるターゲットの金属元素の原子比としては、In:Ga:Zn=1:2:2、In:Ga:Zn=1:3:3、In:Ga:Zn=2:1:1、或いはIn:Ga:Zn=1:1:1を例示することができる。ここでZnは、例えば、Sb(アンチモン)やBi(ビスマス)に置き換えることができる。
例えば、In:Sb=1:1の原子比で、酸化インジウム及び酸化アンチモンの2元系複合酸化物としてもよい。例えば、In:Bi=1:1の原子比で、酸化インジウム及び酸化ビスマスの2元系複合酸化物としてもよい。
また、上記原子比においては、Inの含有量を更に増やしてもよい。
なお、複合酸化物の組成は、上記組成に限定されない。
As an oxide semiconductor, zinc oxide, gallium oxide, or antimony oxide-rich composite oxide can be used because it is required to be easily soluble in wet etching in a later step. For example, the atomic ratio of the metal element of the target used for sputtering is In: Ga: Zn = 1: 2: 2, In: Ga: Zn = 1: 3: 3, In: Ga: Zn = 2: 1: 1. Or, In: Ga: Zn = 1: 1: 1 can be exemplified. Here, Zn can be replaced with, for example, Sb (antimony) or Bi (bismuth).
For example, a binary composite oxide of indium oxide and antimony oxide may be used at an atomic ratio of In: Sb = 1: 1. For example, a binary composite oxide of indium oxide and bismuth oxide may be used at an atomic ratio of In: Bi = 1: 1.
Further, in the atomic ratio, the In content may be further increased.
Note that the composition of the composite oxide is not limited to the above composition.

例えば、上記の複合酸化物にさらにSnを添加してもよい。この場合、In、Ga、Sb、及びSnOを含む4元系の組成を含む複合酸化物が得られ、あるいは、In、Sb、及びSnOを含む3元系の組成を含む複合酸化物が得られ、キャリア濃度を調整することが可能となる。In、Ga、Sb 、Biと価数の異なるSnOは、キャリアドーパントの役割を果たす。
例えば、酸化インジウム、酸化ガリウム、及び酸化アンチモンを含む3元系金属酸化物に酸化錫を加えて得られたターゲットを用いてスパッタリング成膜を行う。これにより、キャリア濃度が向上した複合酸化物を成膜することができる。同様に、例えば、酸化インジウム、酸化ガリウム、酸化ビスマスの3元系金属酸化物に酸化錫を加えて得られたターゲットを用いてスパッタリング成膜を行うことで、キャリア濃度が向上した複合酸化物を成膜することができる。
  For example, Sn may be added to the above complex oxide. In this case, In2O3, Ga2O3, Sb2O3, And SnO2Or a composite oxide containing a quaternary composition containing2O3, Sb2O3, And SnO2Thus, a composite oxide containing a ternary composition containing can be obtained, and the carrier concentration can be adjusted. In2O3, Ga2O3, Sb2O 3, Bi2O3SnO with different valence2Plays the role of a carrier dopant.
  For example, sputtering film formation is performed using a target obtained by adding tin oxide to a ternary metal oxide containing indium oxide, gallium oxide, and antimony oxide. Thereby, a composite oxide with an improved carrier concentration can be formed. Similarly, for example, by performing sputtering film formation using a target obtained by adding tin oxide to a ternary metal oxide of indium oxide, gallium oxide, and bismuth oxide, a composite oxide with improved carrier concentration can be obtained. A film can be formed.

ただし、キャリア濃度が高くなりすぎると、複合酸化物で形成されたチャネル層を有するトランジスタの閾値Vthがマイナスとなり易い(ノーマリーオンとなり易い)。このため、キャリア濃度が1×1018cm−3未満となるよう酸化錫添加量を調整することが望ましい。また、キャリア濃度やキャリア移動度については、上記複合酸化物の成膜条件(導入ガスに用いられる酸素ガス、基板温度、成膜レート等)、成膜後のアニール条件、及び複合酸化物の組成等を調整することで、所望のキャリア濃度やキャリア移動度を得ることができる。例えば、酸化インジウムの組成比を高くすることは、キャリア移動度を向上し易い。例えば、250℃から700℃の温度条件で熱処理を行うアニーリング工程によって、上記複合酸化物の結晶化を進め、複合酸化物のキャリア移動度を向上させることができる。However, if the carrier concentration becomes too high, the threshold value Vth of a transistor having a channel layer formed of a complex oxide tends to be negative (it is likely to be normally on). For this reason, it is desirable to adjust the amount of tin oxide added so that the carrier concentration is less than 1 × 10 18 cm −3 . Regarding the carrier concentration and carrier mobility, the film formation conditions of the composite oxide (oxygen gas used for the introduced gas, substrate temperature, film formation rate, etc.), the annealing conditions after film formation, and the composition of the composite oxide By adjusting the above, a desired carrier concentration and carrier mobility can be obtained. For example, increasing the composition ratio of indium oxide tends to improve carrier mobility. For example, crystallization of the composite oxide can be promoted by an annealing process in which heat treatment is performed at a temperature of 250 ° C. to 700 ° C., and carrier mobility of the composite oxide can be improved.

更に、同一画素にn型酸化物半導体で形成されたチャネル層を有する薄膜トランジスタ(アクティブ素子)と、n型シリコン半導体で形成されたチャネル層を有する薄膜トランジスタ(アクティブ素子)を1つずつ配設し、薄膜トランジスタの各々のチャネル層の特性を活かすように、LEDや有機EL(OLED)といった発光層を駆動することもできる。表示機能層として液晶層や有機EL(OLED)を用いる場合、発光層に電圧(電流)を印加する駆動トランジスタとしてn型のポリシリコン薄膜トランジスタを採用し、このポリシリンコン薄膜トランジスタに信号を送るスイッチングトランジスタとしてn型酸化物半導体の薄膜トランジスタを採用することができる。  Furthermore, a thin film transistor (active element) having a channel layer formed of an n-type oxide semiconductor and a thin film transistor (active element) having a channel layer formed of an n-type silicon semiconductor are disposed one by one in the same pixel, A light emitting layer such as an LED or an organic EL (OLED) can be driven so as to make use of the characteristics of each channel layer of the thin film transistor. When a liquid crystal layer or an organic EL (OLED) is used as the display function layer, an n-type polysilicon thin film transistor is adopted as a driving transistor for applying a voltage (current) to the light emitting layer, and a switching transistor for sending a signal to the polysilicone thin film transistor An n-type oxide semiconductor thin film transistor can be employed.

ドレイン電極26及びソース電極24(ソース配線31、32)は、同じ構造を採用することができる。例えば、多層の導電層をドレイン電極26及びソース電極24に用いることができる。例えば、アルミニウム、銅、或いはこれらの合金層を、モリブデン、チタン、タンタル、タングステン、導電性金属酸化物層等で挟持する電極構造を採用することができる。第4絶縁層14上に、先にドレイン電極26及びソース電極24を形成し、これら2つの電極に積層するようにチャネル層27を形成してもよい。トランジスタの構造は、ダブルゲート構造等のマルチゲート構造であってよい。あるいは、アレイ基板内におけるトランジスタの構造として、チャネル層の上下に電極が配置されたデュアルゲート構造であってもよい。  The drain electrode 26 and the source electrode 24 (source wirings 31 and 32) can adopt the same structure. For example, a multilayer conductive layer can be used for the drain electrode 26 and the source electrode 24. For example, an electrode structure in which aluminum, copper, or an alloy layer thereof is sandwiched between molybdenum, titanium, tantalum, tungsten, a conductive metal oxide layer, or the like can be employed. On the fourth insulating layer 14, the drain electrode 26 and the source electrode 24 may be formed first, and the channel layer 27 may be formed so as to be stacked on these two electrodes. The structure of the transistor may be a multi-gate structure such as a double gate structure. Alternatively, the transistor structure in the array substrate may be a dual gate structure in which electrodes are arranged above and below the channel layer.

半導体層あるいはチャネル層は、その厚み方向に移動度や電子濃度を調整してもよい。半導体層あるいはチャネル層は、異なる酸化物半導体が積層された積層構造であってもよい。ソース電極とドレイン電極の最小の間隔によって決定されるトランジスタのチャネル長は、10nm以上10μm以下、例えば、20nmから0.5μmとすることができる。  The semiconductor layer or the channel layer may be adjusted in mobility and electron concentration in the thickness direction. The semiconductor layer or the channel layer may have a stacked structure in which different oxide semiconductors are stacked. The channel length of the transistor determined by the minimum distance between the source electrode and the drain electrode can be 10 nm to 10 μm, for example, 20 nm to 0.5 μm.

第3絶縁層13は、ゲート絶縁層として機能する。このような絶縁層材料としては、ハフニウムシリケート(HfSiOx)、酸化シリコン、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化ジルコニウム、酸化ガリウム、酸化亜鉛、酸化ハフニウム、酸化セリウム、酸化ランタン、あるいはこれら材料を混合して得られた絶縁層等が採用される。酸化セリウムは、誘電率が高く、かつ、セリウムと酸素原子の結びつきが強固である。このため、ゲート絶縁層を、酸化セリウムを含む複合酸化物とすることは好ましい。複合酸化物を構成する酸化物の1つとして酸化セリウムを採用した場合にも、非晶質状態であっても高い誘電率を保持し易い。酸化セリウムは、酸化力を備えている。酸化セリウムは酸素の貯蔵と放出を行うことが可能である。このため、酸化物半導体と酸化セリウムとが接触する構造で、酸化セリウムから酸化物半導体へ酸素を供給し、酸化物半導体の酸素欠損を避けることができ、安定した酸化物半導体(チャネル層)を実現することができる。窒化物をゲート絶縁層に用いる構成では、上記のような作用が発現しない。また、ゲート絶縁層の材料は、セリウムシリケート(CeSiOx)に代表されるランタノイド金属シリケートを含んでもよい。あるいは、ランタンセリウム複合酸化物、さらにはランタンセリウムシリケートを含んでもよい。  The third insulating layer 13 functions as a gate insulating layer. Such insulating layer materials include hafnium silicate (HfSiOx), silicon oxide, aluminum oxide, silicon nitride, silicon oxynitride, aluminum oxynitride, zirconium oxide, gallium oxide, zinc oxide, hafnium oxide, cerium oxide, lanthanum oxide, Or the insulating layer etc. which were obtained by mixing these materials are employ | adopted. Cerium oxide has a high dielectric constant and a strong bond between cerium and oxygen atoms. For this reason, it is preferable that the gate insulating layer be a composite oxide containing cerium oxide. Even when cerium oxide is employed as one of the oxides constituting the composite oxide, it is easy to maintain a high dielectric constant even in an amorphous state. Cerium oxide has an oxidizing power. Cerium oxide is capable of storing and releasing oxygen. Therefore, a structure in which an oxide semiconductor and cerium oxide are in contact with each other can supply oxygen from the cerium oxide to the oxide semiconductor, avoid oxygen vacancies in the oxide semiconductor, and provide a stable oxide semiconductor (channel layer). Can be realized. The structure using nitride for the gate insulating layer does not exhibit the above-described action. The material of the gate insulating layer may include a lanthanoid metal silicate represented by cerium silicate (CeSiOx). Alternatively, lanthanum cerium composite oxide, and further lanthanum cerium silicate may be included.

第3絶縁層13の構造としては、単層膜、混合膜、或いは多層膜であってもよい。混合膜や多層膜の場合、上記絶縁層材料から選択された材料によって混合膜や多層膜を形成することができる。第3絶縁層13の膜厚は、例えば、2nm以上300nm以下の範囲内から選択可能な膜厚である。チャネル層27を酸化物半導体で形成する場合、酸素が多く含まれる状態(成膜雰囲気)で、チャネル層27と接触する第3絶縁層13の界面を形成することができる。  The structure of the third insulating layer 13 may be a single layer film, a mixed film, or a multilayer film. In the case of a mixed film or multilayer film, the mixed film or multilayer film can be formed of a material selected from the above insulating layer materials. The film thickness of the third insulating layer 13 is a film thickness that can be selected from a range of 2 nm to 300 nm, for example. In the case where the channel layer 27 is formed using an oxide semiconductor, the interface of the third insulating layer 13 in contact with the channel layer 27 can be formed in a state where a large amount of oxygen is contained (film formation atmosphere).

薄膜トランジスタの製造工程において、トップゲート構造を有する薄膜トランジスタでは、酸化物半導体を形成した後、酸素を含む導入ガスの中で、酸化セリウムを含むゲート絶縁層を形成することができる。このとき、ゲート絶縁層の下に位置する酸化物半導体の表面を酸化させることができ、かつ、その表面の酸化度合いを調整することができる。ボトムゲート構造を有する薄膜トランジスタでは、ゲート絶縁層の形成工程が酸化物半導体の工程より先に行われるため、酸化物半導体の表面の酸化度合いを調整することが難しい。トップゲート構造を有する薄膜トランジスタにおいては、酸化物半導体の表面の酸化をボトムゲート構造の場合よりも促進させることができ、酸化物半導体の酸素欠損が生じにくい。  In a thin film transistor manufacturing process, in a thin film transistor having a top gate structure, a gate insulating layer containing cerium oxide can be formed in an introduced gas containing oxygen after an oxide semiconductor is formed. At this time, the surface of the oxide semiconductor located under the gate insulating layer can be oxidized, and the degree of oxidation of the surface can be adjusted. In a thin film transistor having a bottom gate structure, it is difficult to adjust the degree of oxidation of the surface of the oxide semiconductor because the formation process of the gate insulating layer is performed before the oxide semiconductor process. In a thin film transistor having a top gate structure, oxidation of the surface of the oxide semiconductor can be promoted more than in the bottom gate structure, and oxygen vacancies in the oxide semiconductor are less likely to occur.

第1絶縁層11、第2絶縁層12、第3絶縁層13、及び酸化物半導体の下地の絶縁層(第4絶縁層14)を含む複数の絶縁層は、無機絶縁材料または有機絶縁材料を用いて形成することができる。絶縁層の材料としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウムを用いることができ、絶縁層の構造としては、上記材料を含む単層や複数層を用いることができる。異なる絶縁材料で形成された複数の層が積層された構成であってもよい。絶縁層の上面を平坦化する効果を得るため、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を一部の絶縁層に用いてもよい。低誘電率材料(low−k材料)を用いることもできる。  The plurality of insulating layers including the first insulating layer 11, the second insulating layer 12, the third insulating layer 13, and the insulating layer (fourth insulating layer 14) underlying the oxide semiconductor are formed using an inorganic insulating material or an organic insulating material. Can be formed. As a material of the insulating layer, silicon oxide, silicon oxynitride, and aluminum oxide can be used. As a structure of the insulating layer, a single layer or a plurality of layers including the above materials can be used. A configuration in which a plurality of layers formed of different insulating materials are stacked may be employed. In order to obtain the effect of planarizing the upper surface of the insulating layer, an acrylic resin, a polyimide resin, a benzocyclobutene resin, a polyamide resin, or the like may be used for some of the insulating layers. A low dielectric constant material (low-k material) can also be used.

チャネル層27の上には、第3絶縁層13を介して、ゲート電極25が配設される。ゲート電極25(ゲート配線10)は、コモン電極17やコモン配線30と同じ材料を用いて、同じ層構成を有するように、同じ工程で形成することができる。また、ゲート電極25は、上述したドレイン電極26及びソース電極24と同じ材料を用いて、同じ層構造を有するように形成してもよい。ゲート電極25の構造としては、銅層或いは銅合金層が導電性金属酸化物で挟持された構成、もしくは銀或いは銀合金が導電性金属酸化物で挟持された構成を採用することができる。  A gate electrode 25 is disposed on the channel layer 27 via the third insulating layer 13. The gate electrode 25 (gate wiring 10) can be formed in the same process using the same material as the common electrode 17 and the common wiring 30 so as to have the same layer structure. Further, the gate electrode 25 may be formed using the same material as the drain electrode 26 and the source electrode 24 described above so as to have the same layer structure. As the structure of the gate electrode 25, a configuration in which a copper layer or a copper alloy layer is sandwiched between conductive metal oxides, or a configuration in which silver or a silver alloy is sandwiched between conductive metal oxides can be employed.

ゲート電極25の端部に露出する金属層20の表面を、インジウムを含む複合酸化物で覆うこともできる。あるいは、窒化珪素や窒化モリブデン等の窒化物でゲート電極25の端部(断面)を含むようゲート電極25全体を覆ってもよい。あるいは、上述したゲート絶縁層と同じ組成を有する絶縁膜を50nmより厚い膜厚で積層してもよい。  The surface of the metal layer 20 exposed at the end of the gate electrode 25 can be covered with a complex oxide containing indium. Alternatively, the entire gate electrode 25 may be covered with a nitride such as silicon nitride or molybdenum nitride so as to include the end (cross section) of the gate electrode 25. Alternatively, an insulating film having the same composition as the gate insulating layer described above may be stacked with a thickness greater than 50 nm.

ゲート電極25の形成方法として、ゲート電極25の形成に先立って、アクティブ素子28のチャネル層27の直上に位置する第3絶縁層13のみにドライエッチング等を施し、第3絶縁層13の厚さを薄くすることもできる。
第3絶縁層13と接触するゲート電極25の界面に、電気的性質の異なる酸化物半導体を更に挿入してもよい。あるいは、第3絶縁層13を酸化セリウムや酸化ガリウムを含む絶縁性の金属酸化物層で形成してもよい。
As a method of forming the gate electrode 25, prior to the formation of the gate electrode 25, only the third insulating layer 13 positioned immediately above the channel layer 27 of the active element 28 is subjected to dry etching or the like, so that the thickness of the third insulating layer 13 is increased. Can also be made thinner.
Oxide semiconductors having different electrical properties may be further inserted at the interface of the gate electrode 25 in contact with the third insulating layer 13. Alternatively, the third insulating layer 13 may be formed of an insulating metal oxide layer containing cerium oxide or gallium oxide.

具体的に、ソース配線31に供給される映像信号に起因するノイズがコモン配線30に乗ることを抑制するために、第3絶縁層13を厚くする必要がある。その一方、第3絶縁層13は、ゲート電極25とチャネル層27との間に位置するゲート絶縁膜としての機能を有しており、アクティブ素子28のスイッチング特性を考慮した適切な膜厚が要求される。このように相反する2つの機能を実現するために、コモン配線30とソース配線31との間における第3絶縁層13の膜厚を大きく維持したまま、チャネル層27の直上に位置する第3絶縁層13の厚さを薄くすることで、ソース配線に供給される映像信号に起因するノイズがコモン配線30に乗ることを抑制することができるとともに、アクティブ素子28において所望のスイッチング特性を実現することができる。  Specifically, it is necessary to increase the thickness of the third insulating layer 13 in order to prevent noise caused by the video signal supplied to the source wiring 31 from getting on the common wiring 30. On the other hand, the third insulating layer 13 has a function as a gate insulating film located between the gate electrode 25 and the channel layer 27, and requires an appropriate film thickness considering the switching characteristics of the active element 28. Is done. In order to realize the two contradictory functions as described above, the third insulation positioned immediately above the channel layer 27 while keeping the film thickness of the third insulation layer 13 between the common wiring 30 and the source wiring 31 large. By reducing the thickness of the layer 13, noise caused by the video signal supplied to the source wiring can be prevented from entering the common wiring 30, and desired switching characteristics can be realized in the active element 28. Can do.

また、チャネル層27の下部には、遮光膜を形成してもよい。遮光膜の材料としては、モリブデン、タングステン、チタン、クロム等の高融点金属を用いることができる。
ゲート配線10は、アクティブ素子28と電気的に連携されている。具体的に、ゲート配線10に接続されているゲート電極25とアクティブ素子28のチャネル層27とは、第3絶縁層13を介して対向している。映像信号制御部121からゲート電極25に供給される走査信号に応じてアクティブ素子28においてスイッチング駆動が行われる。
Further, a light shielding film may be formed below the channel layer 27. As a material for the light shielding film, a refractory metal such as molybdenum, tungsten, titanium, or chromium can be used.
The gate wiring 10 is electrically linked to the active element 28. Specifically, the gate electrode 25 connected to the gate wiring 10 and the channel layer 27 of the active element 28 face each other with the third insulating layer 13 interposed therebetween. Switching driving is performed in the active element 28 in accordance with the scanning signal supplied from the video signal control unit 121 to the gate electrode 25.

ソース配線31、32には、映像信号制御部121から映像信号としての電圧が付与される。ソース配線31、32には、例えば、±2.5Vから±5Vの正あるいは負の電圧の映像信号が付与される。コモン電極17に印加される電圧としては、例えば、フレーム反転毎に変化する±2.5Vの範囲とすることができる。また、コモン電極17の電位を、液晶駆動の閾値Vth以下から0Vの範囲の定電位としてもよい。このコモン電極を後述する定電位駆動に適用する場合、チャネル層27に酸化物半導体を用いることが望ましい。酸化物半導体で構成されたチャネル層の電気的な耐電圧は高く、酸化物半導体を用いたトランジスタにより、±5Vのレンジを越えた高い駆動電圧を電極部に印加し、液晶の応答を高速化することが可能である。液晶駆動には、フレーム反転駆動、カラム反転(垂直ライン)反転駆動、水平ライン反転駆動、ドット反転駆動など種々の駆動方法を適用することができる。  A voltage as a video signal is applied to the source wirings 31 and 32 from the video signal control unit 121. For example, a video signal having a positive or negative voltage of ± 2.5 V to ± 5 V is applied to the source wirings 31 and 32. The voltage applied to the common electrode 17 can be, for example, a range of ± 2.5 V that changes every frame inversion. Further, the potential of the common electrode 17 may be a constant potential in a range from the liquid crystal driving threshold value Vth to 0V. When this common electrode is applied to constant potential driving described later, it is desirable to use an oxide semiconductor for the channel layer 27. The channel layer composed of an oxide semiconductor has a high electric withstand voltage, and a transistor using an oxide semiconductor applies a high drive voltage exceeding the range of ± 5 V to the electrode section, thereby accelerating the response of the liquid crystal. Is possible. Various driving methods such as frame inversion driving, column inversion (vertical line) inversion driving, horizontal line inversion driving, and dot inversion driving can be applied to the liquid crystal driving.

ゲート電極25の構成の一部に銅合金を採用する場合、銅に対し0.1at%以上4at%以下の範囲内の金属元素或いは半金属元素を添加することができる。このように元素を銅に添加することによって、銅のマイグレーションを抑制することができるという効果が得られる。特に、銅層の結晶(グレイン)内で銅原子の一部と置換することによって銅の格子位置に配置できる元素と、銅層の結晶粒界に析出して銅のグレイン近傍の銅原子の動きを抑制する元素とを共に銅に添加することが好ましい。或いは、銅原子の動きを抑制するためには銅原子より重い(原子量の大きな)元素を銅に添加することが好ましい。加えて、銅に対し0.1at%から4at%の範囲内の添加量で、銅の導電率が低下しにくい添加元素を選択することが好ましい。更に、スパッタリング等の真空成膜を考慮すると、スパッタリング等の成膜レートが銅に近い元素が好ましい。上述したように元素を銅に添加する技術は、仮に、銅を銀やアルミニウムに置き換えた場合にも適用することができる。換言すれば、銅合金に代えて、銀合金やアルミニウム合金を用いてもよい。
銅層の結晶(グレイン)内で銅原子の一部と置き換わって銅の格子位置に配置できる元素を銅に添加することは、言い換えると、常温付近で銅と固溶体を形成する金属や半金属を銅に添加することである。銅と固溶体を形成し易い金属は、マンガン、ニッケル、亜鉛、パラジウム、ガリウム、金(Au)等が挙げられる。銅層の結晶粒界に析出して銅のグレイン近傍の銅原子の動きを抑制する元素を銅に添加することは、言い換えると、常温付近で銅と固溶体を形成しない金属や半金属を添加することである。銅と固溶体を形成しない或いは銅と固溶体を形成しにくい金属や半金属には種々の材料が挙げられる。例えば、チタン、ジルコニウム、モリブデン、タングステン等の高融点金属、シリコン、ゲルマニウム、アンチモン、ビスマス等の半金属と称される元素等を挙げることができる。上記合金元素は、銀合金に添加される添加元素として用いることができる。
In the case where a copper alloy is employed as a part of the structure of the gate electrode 25, a metal element or a metalloid element in a range of 0.1 at% or more and 4 at% or less can be added to copper. Thus, the effect that copper migration can be suppressed is obtained by adding an element to copper. In particular, elements that can be placed at the lattice position of copper by substituting a part of copper atoms in the crystal of the copper layer (grains), and the movement of copper atoms in the vicinity of the copper grains precipitated at the grain boundaries of the copper layer It is preferable to add to the copper together with an element that suppresses the above. Alternatively, in order to suppress the movement of the copper atom, it is preferable to add an element heavier than the copper atom (having a larger atomic weight) to the copper. In addition, it is preferable to select an additive element in which the conductivity of copper is less likely to decrease with an addition amount within a range of 0.1 at% to 4 at% with respect to copper. Furthermore, in consideration of vacuum film formation such as sputtering, an element having a film formation rate such as sputtering close to copper is preferable. As described above, the technique of adding an element to copper can also be applied when copper is replaced with silver or aluminum. In other words, a silver alloy or an aluminum alloy may be used instead of the copper alloy.
Adding an element that can be placed in the copper lattice position to replace a part of the copper atoms in the crystal (grain) of the copper layer means that, in other words, a metal or metalloid that forms a solid solution with copper near room temperature. It is to be added to copper. Examples of the metal that easily forms a solid solution with copper include manganese, nickel, zinc, palladium, gallium, and gold (Au). Adding an element to copper that precipitates at the grain boundary of the copper layer and suppresses the movement of copper atoms in the vicinity of the copper grain is, in other words, adding a metal or metalloid that does not form a solid solution with copper near room temperature. That is. There are various materials for metals and metalloids that do not form a solid solution with copper or that do not easily form a solid solution with copper. For example, refractory metals such as titanium, zirconium, molybdenum, and tungsten, and elements called semimetals such as silicon, germanium, antimony, and bismuth can be used. The alloy element can be used as an additive element added to the silver alloy.

銅や銀は、マイグレーションの観点で信頼性面に問題がある。上記の金属や半金属を銅に添加することで信頼性面を補うことができる。銅や銀に対し、上記金属や半金属を0.1at%以上添加することでマイグレーションを抑制する効果が得られる。しかしながら、銅あるいは銀に対し、4at%を超える含有量で上記金属や半金属を添加する場合では、銅や銀の導電率の悪化が著しくなり、銅合金或いは銀合金を選定するメリットが得られない。  Copper and silver have a problem in reliability from the viewpoint of migration. Reliability can be supplemented by adding the above metals and metalloids to copper. The effect of suppressing migration can be obtained by adding 0.1 at% or more of the above metal or metalloid to copper or silver. However, when the above metal or metalloid is added at a content exceeding 4 at% with respect to copper or silver, the conductivity of copper or silver is significantly deteriorated, and the merit of selecting a copper alloy or silver alloy is obtained. Absent.

第1実施形態及び後述する他の実施形態においても、表示装置の断面視、表示機能層を駆動するコモン電極17を、画素電極の配設位置より上に配設することができる。換言すれば、それら表示装置の断面視においてコモン電極17の下部にアクティブ素子やTFTの配線を配置することができる。即ち、コモン電極17は、画素電極29よりも、対向基板100に近い位置に設けられている。このような構成を、以下、画素電極下部構成と呼ぶ。
画素電極下部構成では、抵抗を介してコモン電極17を接地することができ、例えば、コモン電位を0V(ボルト)の定電位にできる。以下に説明するように、表示機能層が液晶層である場合、画素電極下部構成には大きなメリットがある。
In the first embodiment and other embodiments described later, the cross-sectional view of the display device and the common electrode 17 for driving the display functional layer can be disposed above the position where the pixel electrode is disposed. In other words, active elements and TFT wirings can be arranged below the common electrode 17 in a cross-sectional view of these display devices. That is, the common electrode 17 is provided closer to the counter substrate 100 than the pixel electrode 29. Such a configuration is hereinafter referred to as a pixel electrode lower configuration.
In the lower structure of the pixel electrode, the common electrode 17 can be grounded via a resistor. For example, the common potential can be set to a constant potential of 0 V (volt). As will be described below, when the display function layer is a liquid crystal layer, the lower structure of the pixel electrode has a great merit.

(画素電極下部構成での液晶層の駆動)
画素電極下部構成では、コモン電位が実質、変動しないので、映像信号が与えられるソース配線の電位を変動させる。表示機能層が液晶層である場合、ソース配線にかかる電圧を正と負の極性に切り替えることになる。なお、本実施形態に関わるソース配線は、極性が負である第1ソース配線31と、極性が正である第2ソース配線32とに区別される。
(Driving the liquid crystal layer in the lower structure of the pixel electrode)
In the lower structure of the pixel electrode, since the common potential does not substantially change, the potential of the source wiring to which the video signal is supplied is changed. When the display function layer is a liquid crystal layer, the voltage applied to the source wiring is switched between positive and negative polarities. The source wiring according to the present embodiment is classified into a first source wiring 31 having a negative polarity and a second source wiring 32 having a positive polarity.

図11及び図12を参照し、ゲート配線9、10及びソース配線31、32による反転駆動、具体的に、カラム反転駆動、また、ドット反転駆動による液晶駆動方法を説明する。図11は、本発明の第1実施形態に係る表示装置DSP1を部分的に示す回路図であり、カラム反転駆動により液晶表示装置を駆動させた場合に、各画素における液晶駆動電圧の状況を示す説明図である。図12は、本発明の第1実施形態に係る表示装置DSP1を部分的に示す回路図であり、ドット反転駆動により液晶表示装置を駆動させた場合に、各画素における液晶駆動電圧の状況を示す説明図である。  With reference to FIG. 11 and FIG. 12, a liquid crystal driving method by gate inversion driving, specifically column inversion driving and dot inversion driving by the gate wirings 9, 10 and source wirings 31, 32 will be described. FIG. 11 is a circuit diagram partially showing the display device DSP1 according to the first embodiment of the present invention, and shows the state of the liquid crystal driving voltage in each pixel when the liquid crystal display device is driven by column inversion driving. It is explanatory drawing. FIG. 12 is a circuit diagram partially showing the display device DSP1 according to the first embodiment of the present invention, and shows the state of the liquid crystal driving voltage in each pixel when the liquid crystal display device is driven by dot inversion driving. It is explanatory drawing.

本実施形態では、上記のように、第2ソース配線32の電位が正の極性を有し、第1ソース配線31が負の極性を有しており、各画素において画素反転駆動が行われる。反転駆動の際に選択されるゲート配線は、表示画面の全体でゲート配線を選択するフレーム反転でもよく、全ラインのうちの半分の本数のゲート配線を選択して反転駆動を行ってもよいし、さらに、水平ラインを順次に選択する反転駆動や水平ラインを間欠的に選択して反転駆動を行ってもよい。  In the present embodiment, as described above, the potential of the second source wiring 32 has a positive polarity, the first source wiring 31 has a negative polarity, and pixel inversion driving is performed in each pixel. The gate wiring selected at the time of inversion driving may be frame inversion for selecting the gate wiring on the entire display screen, or half of the total number of lines may be selected for inversion driving. Further, inversion driving for sequentially selecting horizontal lines or inversion driving by intermittently selecting horizontal lines may be performed.

図11は、例えば、複数のゲート配線(複数ライン)のうち、偶数ラインのゲート配線を選択し、選択されたゲート配線がアクティブ素子にゲート信号を送った場合の画素毎の極性を示している。ここで、第2ソース配線32の極性は正であり、第1ソース配線31の極性は負である。この場合、垂直方向(Y方向)に同じ極性を有する画素が並ぶ。例えば、次のフレームで奇数ラインのゲート配線を選択し、選択されたゲート配線がアクティブ素子にゲート信号を送った場合、図11に示す極性とは反対の極性を有する画素が、同じく、縦方向に並び、垂直ライン反転駆動が行われる。フレーム毎に垂直ラインを反転する場合では、ノイズの発生頻度がより低くなり、タッチセンシングへの影響が少なくなる。  FIG. 11 shows the polarity for each pixel when, for example, an even-numbered gate wiring is selected from a plurality of gate wirings (a plurality of lines) and the selected gate wiring sends a gate signal to the active element. . Here, the polarity of the second source line 32 is positive, and the polarity of the first source line 31 is negative. In this case, pixels having the same polarity are arranged in the vertical direction (Y direction). For example, when an odd-numbered gate wiring is selected in the next frame, and the selected gate wiring sends a gate signal to the active element, pixels having a polarity opposite to that shown in FIG. The vertical line inversion drive is performed. In the case of inverting the vertical line for each frame, the frequency of noise generation is lower and the influence on touch sensing is reduced.

図11では、第1ソース配線31及び第2ソース配線32と第1ゲート配線10は第1アクティブ素子28aに電気的に接続されており、第1ソース配線31及び第2ソース配線32と第2ゲート配線9は第2アクティブ素子28bに電気的に接続されている。第1ソース配線31は負の極性であり、第2ソース配線32は正の極性となっているため、第1ゲート配線10或いは第2ゲート配線9を選択することで、画素の極性が定まる。  In FIG. 11, the first source line 31, the second source line 32, and the first gate line 10 are electrically connected to the first active element 28a, and the first source line 31, the second source line 32, and the second gate line 10 are electrically connected. The gate wiring 9 is electrically connected to the second active element 28b. Since the first source wiring 31 has a negative polarity and the second source wiring 32 has a positive polarity, the polarity of the pixel is determined by selecting the first gate wiring 10 or the second gate wiring 9.

図12は、例えば、複数のゲート配線(複数ライン)のうち、2本おきに、かつ、2本一組のゲート配線9、10を選択し、選択されたゲート配線9、10がアクティブ素子にゲート信号を送った場合の画素毎の極性を示している。ここで、第2ソース配線32の極性は正であり、第1ソース配線31の極性は負である。この場合、垂直方向及び水平方向のいずれの方向においても、正と負の極性を有する画素が交互に並ぶ。次のフレームで、異なる2本一組のゲート配線を選択し、選択されたゲート配線9、10がアクティブ素子にゲート信号を送ることで、図12に示す極性とは反対の極性を有する画素が、同じく、交互に並び、ドット反転駆動が行われる。図11及び図12に示す画素おける反転駆動は、以下の実施形態でも同様に行うことができる。なお、第1実施形態及び後述する第2実施形態において、コモン電圧を正負に反転させる通常のフレーム反転駆動を実施してもよい。  In FIG. 12, for example, every two gate wirings (a plurality of lines) and a set of two gate wirings 9 and 10 are selected, and the selected gate wirings 9 and 10 become active elements. The polarities for each pixel when a gate signal is sent are shown. Here, the polarity of the second source line 32 is positive, and the polarity of the first source line 31 is negative. In this case, pixels having positive and negative polarities are alternately arranged in both the vertical direction and the horizontal direction. In the next frame, a different set of two gate wirings is selected, and the selected gate wirings 9 and 10 send gate signals to the active elements, so that pixels having the opposite polarity to those shown in FIG. Similarly, they are alternately arranged and dot inversion driving is performed. The inversion driving in the pixels shown in FIGS. 11 and 12 can be similarly performed in the following embodiments. In the first embodiment and the second embodiment to be described later, normal frame inversion driving for inverting the common voltage to positive and negative may be performed.

本実施形態における正の電圧は、例えば、0Vから+5Vとし、負の電圧は0Vから−5Vとした。なお、チャネル層27が酸化物半導体(例えば、IGZOと呼称されるインジウム、ガリウム、亜鉛の複合酸化物半導体)で形成されている場合、このような酸化物半導体においては電気的な耐圧が高いため、上記より高い電圧を用いることができる。
なお、本発明は、正の電圧及び負の電圧を上記の電圧に限定しない。例えば、正の電圧を0Vから+2.5Vとし、負の電圧を0Vから−2.5Vとしてもよい。即ち、正の電圧の上限を+2.5Vに設定し、負の電圧の下限を−2.5Vに設定してもよい。この場合、消費電力を低減する効果、ノイズの発生を低減する効果、或いは液晶表示の焼きつきを抑制する効果が得られる。
The positive voltage in the present embodiment is, for example, 0 V to +5 V, and the negative voltage is 0 V to −5 V. Note that in the case where the channel layer 27 is formed using an oxide semiconductor (for example, a composite oxide semiconductor of indium, gallium, and zinc called IGZO), such an oxide semiconductor has a high electrical breakdown voltage. A higher voltage than the above can be used.
In the present invention, the positive voltage and the negative voltage are not limited to the above voltages. For example, the positive voltage may be changed from 0V to + 2.5V, and the negative voltage may be changed from 0V to -2.5V. That is, the upper limit of the positive voltage may be set to + 2.5V, and the lower limit of the negative voltage may be set to −2.5V. In this case, an effect of reducing power consumption, an effect of reducing generation of noise, or an effect of suppressing burn-in of the liquid crystal display can be obtained.

例えば、チャネル層27としてメモリ性の良好なIGZOを用いたトランジスタ(アクティブ素子)を採用すると、コモン電極17を一定の電圧(定電位)とするときの、定電圧駆動に必要な補助容量(ストーレッジキャパシタ)を省くことも可能である。チャネル層27としてIGZOを用いたトランジスタは、シリコン半導体を用いたトランジスタと異なり、リーク電流が極めて小さいので、例えば、先行技術文献の特許文献4に記載されているようなラッチ部を含む転送回路を省くことができ、単純な配線構造とすることができる。また、IGZO等の酸化物半導体をチャネル層として用いたトランジスタを具備するアレイ基板200を用いた表示装置DSP1においては、トランジスタのリーク電流が小さいため、画素電極29に液晶駆動電圧を印加した後に電圧を保持することができ、液晶層300の透過率を維持することができる。  For example, when a transistor (active element) using IGZO with good memory characteristics is adopted as the channel layer 27, an auxiliary capacitance (storage) necessary for constant voltage driving when the common electrode 17 is set to a constant voltage (constant potential). It is also possible to omit the capacitor. Unlike a transistor using a silicon semiconductor, a transistor using IGZO as the channel layer 27 has a very small leakage current. Therefore, for example, a transfer circuit including a latch unit as described in Patent Document 4 of the prior art document is used. This can be omitted and a simple wiring structure can be obtained. In addition, in the display device DSP1 using the array substrate 200 including a transistor using an oxide semiconductor such as IGZO as a channel layer, since the leakage current of the transistor is small, the voltage is applied after applying the liquid crystal driving voltage to the pixel electrode 29. And the transmittance of the liquid crystal layer 300 can be maintained.

IGZO等の酸化物半導体をチャネル層27に用いた場合、アクティブ素子28での電子移動度が高く、例えば、2msec(ミリ秒)以下の短時間で、必要な映像信号に対応する駆動電圧を画素電極29に印加することができる。例えば、倍速駆動(1秒間の表示コマ数が120フレームである場合)の1フレームは約8.3msecであり、例えば、6msecをタッチセンシングに割り当てることができる。  When an oxide semiconductor such as IGZO is used for the channel layer 27, the electron mobility in the active element 28 is high. For example, a driving voltage corresponding to a required video signal can be applied to the pixel in a short time of 2 msec (milliseconds) or less. It can be applied to the electrode 29. For example, one frame of double speed driving (when the number of display frames per second is 120 frames) is about 8.3 msec, and for example, 6 msec can be assigned to touch sensing.

透明電極パターンを有するコモン電極17が、定電位であるときには、液晶駆動とタッチ電極駆動とを時分割駆動しなくてもよい。液晶の駆動周波数とタッチ金属配線の駆動周波数とは、異ならせることができる。例えば、IGZO等の酸化物半導体をチャネル層27に用いたアクティブ素子28(第1アクティブ素子28a、第2アクティブ素子28bを含む)においては、画素電極29に液晶駆動電圧を印加した後に透過率保持(或いは電圧保持)が必要なポリシリコン半導体を用いたトランジスタとは異なり、透過率を保持するために映像をリフレッシュ(再度の映像信号の書き込み)する必要がない。従って、IGZO等の酸化物半導体を採用した表示装置DSP1においては、低消費電力駆動が可能となる。  When the common electrode 17 having the transparent electrode pattern is at a constant potential, the liquid crystal drive and the touch electrode drive need not be time-division driven. The driving frequency of the liquid crystal and the driving frequency of the touch metal wiring can be made different. For example, in the active element 28 (including the first active element 28a and the second active element 28b) using an oxide semiconductor such as IGZO for the channel layer 27, the transmittance is maintained after the liquid crystal driving voltage is applied to the pixel electrode 29. Unlike a transistor using a polysilicon semiconductor that requires (or voltage holding), it is not necessary to refresh the image (write a video signal again) in order to maintain the transmittance. Therefore, the display device DSP1 employing an oxide semiconductor such as IGZO can be driven with low power consumption.

IGZO等の酸化物半導体は、電気的な耐圧が高いので、高めの電圧で液晶を高速駆動することができ、3D表示が可能な3次元映像表示に用いることが可能となる。IGZO等の酸化物半導体をチャネル層27に用いるアクティブ素子28は、上述のようにメモリ性が高いため、例えば、液晶駆動周波数を0.1Hz以上30Hz以下程度の低周波数としてもフリッカー(表示のちらつき)を生じにくいメリットがある。IGZOをチャネル層とするアクティブ素子28を用いて、低周波数によるドット反転駆動と、かつ、ドット反転駆動とは異なる周波数によるタッチ駆動とを共に行うことで、低消費電力で、高画質の映像表示と高精度のタッチセンシングをともに得ることができる。  Since an oxide semiconductor such as IGZO has a high electric withstand voltage, the liquid crystal can be driven at a high speed with a higher voltage and can be used for 3D video display capable of 3D display. Since the active element 28 using an oxide semiconductor such as IGZO for the channel layer 27 has high memory properties as described above, flicker (flickering of display) can be achieved even when the liquid crystal driving frequency is set to a low frequency of about 0.1 Hz to about 30 Hz. ). By using the active element 28 with IGZO as a channel layer, dot inversion driving at a low frequency and touch driving at a frequency different from the dot inversion driving are performed together, thereby displaying a high-quality image with low power consumption. And high-accuracy touch sensing.

また、酸化物半導体をチャネル層27に用いるアクティブ素子28は、前述のようにリーク電流が少ないため、画素電極29に印加した駆動電圧を長い時間保持することができる。アクティブ素子28のソース配線31、32やゲート配線9、10等をアルミニウム配線より配線抵抗の小さい銅配線で形成し、さらに、アクティブ素子として短時間で駆動できるIGZOを用いることで、タッチセンシングの走査を行うための期間を十分設けることが可能となる。即ち、IGZO等の酸化物半導体をアクティブ素子に適用することで液晶等の駆動時間を短くすることができ、表示画面全体の映像信号処理の中で、タッチセンシングに適用する時間に十分な余裕ができる。このことにより、発生する静電容量の変化を高精度で検出することができる。  Further, since the active element 28 using the oxide semiconductor for the channel layer 27 has a small leakage current as described above, the driving voltage applied to the pixel electrode 29 can be held for a long time. Touch sensing scanning is achieved by forming the source wirings 31 and 32 of the active element 28 and the gate wirings 9 and 10 with copper wiring having a wiring resistance smaller than that of the aluminum wiring, and using IGZO that can be driven in a short time as the active element. It is possible to provide a sufficient period for performing the above. That is, by applying an oxide semiconductor such as IGZO to the active element, the driving time of the liquid crystal or the like can be shortened, and there is a sufficient margin for the time applied to touch sensing in the video signal processing of the entire display screen. it can. This makes it possible to detect the change in capacitance that occurs with high accuracy.

さらに、チャネル層27としてIGZO等の酸化物半導体を採用することで、ドット反転駆動やカラム反転駆動でのカップリングノイズの影響を略解消することができる。これは、酸化物半導体を用いたアクティブ素子28では、映像信号に対応する電圧を極めて短い時間(例えば、2msec)で画素電極29に印加することができ、また、その映像信号印加後の画素電圧を保持するメモリ性が高く、そのメモリ性を活用した保持期間に新たなノイズ発生はなく、タッチセンシングへの影響を軽減できる。
酸化物半導体としては、インジウム、ガリウム、亜鉛、錫、アルミニウム、ゲルマニウム、アンチモン、ビスマス、セリウムのうちの2種以上の金属酸化物を含む酸化物半導体を採用することができる。
Further, by employing an oxide semiconductor such as IGZO as the channel layer 27, it is possible to substantially eliminate the influence of coupling noise in dot inversion driving and column inversion driving. In the active element 28 using an oxide semiconductor, a voltage corresponding to a video signal can be applied to the pixel electrode 29 in a very short time (for example, 2 msec), and the pixel voltage after the video signal is applied. Is highly memory-friendly, and no new noise is generated during the retention period using the memory property, thereby reducing the influence on touch sensing.
As the oxide semiconductor, an oxide semiconductor containing two or more metal oxides of indium, gallium, zinc, tin, aluminum, germanium, antimony, bismuth, and cerium can be used.

(第2実施形態)
以下、図面を参照しながら本発明の第2実施形態について説明する。
第2実施形態においては、第1実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
図13は、本発明の第2実施形態に係る表示装置DSP2を部分的に示す図であり、図16におけるD−D’線に沿う断面図である。
図14は、本発明の第2実施形態に係る表示装置が備える液晶層506と、対向基板350の額縁部Fとを部分的に示す図であり、図16におけるA−A’線に沿う断面図である。
図15は、本発明の第2実施形態に係る対向基板に設けられた第2タッチセンシング配線を示す図であって、図14における符号W2で示された部分を示す拡大断面図である。
図16は、本発明の第2実施形態に係る表示装置が備える対向基板を示す図であって、観察者側から表示装置を見た平面図である。
図13〜図16においては、偏光板、位相差板、バックライトユニットの図示を省略している。
(Second Embodiment)
The second embodiment of the present invention will be described below with reference to the drawings.
In the second embodiment, the same members as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted or simplified.
FIG. 13 is a view partially showing the display device DSP2 according to the second embodiment of the present invention, and is a cross-sectional view taken along the line DD 'in FIG.
FIG. 14 is a diagram partially showing a liquid crystal layer 506 provided in the display device according to the second embodiment of the present invention and a frame portion F of the counter substrate 350, and a cross section taken along the line AA ′ in FIG. 16. FIG.
FIG. 15 is a diagram showing a second touch sensing wiring provided on the counter substrate according to the second embodiment of the present invention, and is an enlarged cross-sectional view showing a portion indicated by a symbol W2 in FIG.
FIG. 16 is a diagram illustrating a counter substrate included in the display device according to the second embodiment of the present invention, and is a plan view of the display device viewed from the observer side.
In FIGS. 13 to 16, illustration of a polarizing plate, a retardation plate, and a backlight unit is omitted.

図14に示すように、第1タッチセンシング配線1への導通は、例えば、フレキシブルプリント回路基板FPCで行う例として破線で示した。第1タッチセンシング配線1とフレキシブルプリント回路基板FPCとの接続は、例えば、異方性導電膜101を用いる。
第2実施形態に係る表示装置DSP2が備える表示機能層は、垂直配向の液晶層506であり、VA(Vertical Alignment)と呼称される縦電界によって液晶駆動が行われる。
また、本実施形態では、タッチセンシング制御部122は、タッチ信号として、第1タッチセンシング配線1と第2タッチセンシング配線2との交点における、第1タッチセンシング配線1と第2タッチセンシング配線2との間の静電容量C2の変化を検出する。
As shown in FIG. 14, the conduction to the first touch sensing wiring 1 is indicated by a broken line as an example performed by the flexible printed circuit board FPC. For example, an anisotropic conductive film 101 is used for connection between the first touch sensing wiring 1 and the flexible printed circuit board FPC.
The display function layer included in the display device DSP2 according to the second embodiment is a vertically aligned liquid crystal layer 506, and is driven by a vertical electric field called VA (Vertical Alignment).
In the present embodiment, the touch sensing control unit 122 uses the first touch sensing wiring 1 and the second touch sensing wiring 2 at the intersection of the first touch sensing wiring 1 and the second touch sensing wiring 2 as touch signals. A change in the capacitance C2 is detected.

第2実施形態の表示装置DSP2を構成する対向基板350は、第1面MFと、第1面MFとは反対側の第2面MSとを有する透明基板42を備える。第2面MSには、複数の第1タッチセンシング配線1が設けられている。第1面MFには、複数の第2タッチセンシング配線2が設けられている。複数の第2タッチセンシング配線2及び第1面MFは、カラーフィルタ60で覆われている。更に、カラーフィルタ60上には、第2透明樹脂層105が設けられ、第2透明樹脂層105上には、コモン電極50が設けられている。  The counter substrate 350 constituting the display device DSP2 of the second embodiment includes a transparent substrate 42 having a first surface MF and a second surface MS opposite to the first surface MF. A plurality of first touch sensing wires 1 are provided on the second surface MS. A plurality of second touch sensing wires 2 are provided on the first surface MF. The plurality of second touch sensing wires 2 and the first surface MF are covered with a color filter 60. Further, a second transparent resin layer 105 is provided on the color filter 60, and a common electrode 50 is provided on the second transparent resin layer 105.

具体的に、図14においては、図6と同様の構成により、第1タッチセンシング配線1の一部と第2遮光導電パターンF22とで、遮光性の額縁部Fが構成されている。図14に示すように、額縁部Fの下部に位置するアレイ基板200の額縁部分200Fには、液晶駆動に関わる周辺回路80が形成されている。周辺回路80は、例えば、アレイ基板200のアクティブ素子を駆動するTFT、容量素子、抵抗素子等が、アレイ基板200の額縁部分200Fの表面に配設されている。図示を省略したが、第2遮光導電パターンF22は、大きな寄生容量を発生しないように、細分割化されている。第1タッチセンシング配線1の一部と第2遮光導電パターンF22の重なりによって形成された重畳部3を含む額縁部Fにて、タッチセンシングへの周辺回路80からのノイズの影響を少なくしている。導電性の額縁部Fは、表示装置DSP2の外部(手や指等)からの静電気ノイズの影響を少なくし、誤動作を防止している。  Specifically, in FIG. 14, a light-shielding frame portion F is configured by a part of the first touch sensing wiring 1 and the second light-shielding conductive pattern F <b> 22 with the same configuration as in FIG. 6. As shown in FIG. 14, a peripheral circuit 80 related to liquid crystal driving is formed in the frame portion 200 </ b> F of the array substrate 200 located below the frame portion F. In the peripheral circuit 80, for example, TFTs that drive active elements of the array substrate 200, capacitive elements, resistance elements, and the like are arranged on the surface of the frame portion 200F of the array substrate 200. Although not shown, the second light-shielding conductive pattern F22 is subdivided so as not to generate a large parasitic capacitance. The influence of noise from the peripheral circuit 80 on the touch sensing is reduced at the frame portion F including the overlapping portion 3 formed by overlapping the part of the first touch sensing wiring 1 and the second light shielding conductive pattern F22. . The conductive frame portion F reduces the influence of electrostatic noise from the outside (hand, finger, etc.) of the display device DSP2, and prevents malfunction.

第2実施形態は、上述したように縦電界の液晶駆動によって液晶層506を駆動する。図13及び図14に示すように、コモン電極50は、画素電極59の上方に配置されている。コモン電極50は、画素電極59よりも、対向基板350に近い位置に設けられている。即ち、コモン電極50及び画素電極59によって液晶層506が挟持されている。液晶層506のセルギャップ(厚み)は、スペーサで制御される。
本実施形態では、第1実施形態で示した画素電極下部構成によって、表示機能層である液晶層506を駆動することができる。
In the second embodiment, as described above, the liquid crystal layer 506 is driven by liquid crystal driving of a vertical electric field. As shown in FIGS. 13 and 14, the common electrode 50 is disposed above the pixel electrode 59. The common electrode 50 is provided closer to the counter substrate 350 than the pixel electrode 59. That is, the liquid crystal layer 506 is sandwiched between the common electrode 50 and the pixel electrode 59. The cell gap (thickness) of the liquid crystal layer 506 is controlled by a spacer.
In the present embodiment, the liquid crystal layer 506 that is a display function layer can be driven by the pixel electrode lower structure shown in the first embodiment.

具体的に、コモン電極50を、高抵抗を介して接地し、0Vのグランド電位とし、ソース配線を正あるいは負の極性に固定し、ノイズの少ない液晶駆動を行うことができる。この画素電極下部構成での表示機能層の駆動は、タッチセンシング駆動に対するノイズの影響を大きく抑制し、かつ、液晶駆動に関わる消費電力を減らすことができる。さらに、接地されたコモン電極50は、電気的ノイズのシールド層の役目も果たし、タッチセンシング精度の向上に寄与する。  Specifically, the common electrode 50 can be grounded via a high resistance to a ground potential of 0 V, the source wiring can be fixed to a positive or negative polarity, and liquid crystal driving with less noise can be performed. The drive of the display function layer in the lower structure of the pixel electrode can largely suppress the influence of noise on the touch sensing drive and reduce the power consumption related to the liquid crystal drive. Furthermore, the grounded common electrode 50 also serves as a shield layer for electrical noise and contributes to improved touch sensing accuracy.

第1実施形態と同様に、アクティブ素子はアレイ基板200に形成されている。アクティブ素子のチャネル層は、酸化物半導体で形成されている。酸化物半導体は、ガリウム、インジウム、亜鉛、錫、アルミニウム、ゲルマニウム、アンチモン、ビスマス、セリウムのうち2種以上の金属酸化物を含む酸化物半導体を適用できる。ゲート絶縁膜は、酸化セリウムを含む複合酸化物で形成されたゲート絶縁膜とすることができる。例えば、アクティブ素子の構造として、図10に示すトップゲート構造のアクティブ素子(TFT)を採用することができる。  Similar to the first embodiment, the active elements are formed on the array substrate 200. The channel layer of the active element is formed of an oxide semiconductor. As the oxide semiconductor, an oxide semiconductor containing two or more metal oxides of gallium, indium, zinc, tin, aluminum, germanium, antimony, bismuth, and cerium can be used. The gate insulating film can be a gate insulating film formed of a complex oxide containing cerium oxide. For example, a top gate active element (TFT) shown in FIG. 10 can be employed as the active element structure.

図16に示すように、表示装置DSP2は、カラーフィルタ60を備えている。第1タッチセンシング配線1と第2タッチセンシング配線2とによって画素が形成されており、各画素には、カラーフィルタ60を構成する、赤着色層R、緑着色層G、及び青着色層Bが設けられている。即ち、第1タッチセンシング配線1及び第2タッチセンシング配線2は、赤着色層R、緑着色層G、及び青着色層Bを区画するブラックマトリクスとして機能する。第2実施形態において、赤着色層R、緑着色層G、及び青着色層Bは、ストライプ状のパターンで配置されている。  As shown in FIG. 16, the display device DSP <b> 2 includes a color filter 60. A pixel is formed by the first touch sensing wiring 1 and the second touch sensing wiring 2, and each pixel has a red coloring layer R, a green coloring layer G, and a blue coloring layer B constituting the color filter 60. Is provided. That is, the first touch sensing wiring 1 and the second touch sensing wiring 2 function as a black matrix that partitions the red coloring layer R, the green coloring layer G, and the blue coloring layer B. In the second embodiment, the red colored layer R, the green colored layer G, and the blue colored layer B are arranged in a stripe pattern.

第1タッチセンシング配線1と第2タッチセンシング配線2は、第1実施形態と同じく、それぞれ黒色層と導電層とが積層された構造を有する。第1タッチセンシング配線1及び第2タッチセンシング配線2を形成する導電層は、第1実施形態と同じく、導電性金属酸化物層と銅合金層と導電性金属酸化物とが積層された3層構造を有する。
特に、図15に示すように、第2タッチセンシング配線2は、観察方向OBにおいて第2黒色層76と第2導電層75とが順に積層された構成を有している。第2黒色層76は、第1実施形態の第2黒色層と同じ構成を有する。第2導電層75は、第1実施形態の第2導電層と同じ構成を有する。
As in the first embodiment, the first touch sensing wiring 1 and the second touch sensing wiring 2 have a structure in which a black layer and a conductive layer are stacked. The conductive layers forming the first touch sensing wiring 1 and the second touch sensing wiring 2 are three layers in which a conductive metal oxide layer, a copper alloy layer, and a conductive metal oxide are laminated, as in the first embodiment. It has a structure.
In particular, as shown in FIG. 15, the second touch sensing wiring 2 has a configuration in which a second black layer 76 and a second conductive layer 75 are sequentially stacked in the observation direction OB. The second black layer 76 has the same configuration as the second black layer of the first embodiment. The second conductive layer 75 has the same configuration as the second conductive layer of the first embodiment.

図13において、画素電極59とコモン電極50とによって挟持されている液晶層506は、画素電極59とコモン電極50との間に印加される液晶駆動電圧によって制御される。液晶層506の液晶は、誘電率異方性が負の液晶であることが好ましいが、誘電率異方性が正の液晶を用いてもよい。  In FIG. 13, the liquid crystal layer 506 sandwiched between the pixel electrode 59 and the common electrode 50 is controlled by a liquid crystal driving voltage applied between the pixel electrode 59 and the common electrode 50. The liquid crystal of the liquid crystal layer 506 is preferably a liquid crystal having a negative dielectric anisotropy, but a liquid crystal having a positive dielectric anisotropy may be used.

(第3実施形態)
以下、図面を参照しながら本発明の第3実施形態について説明する。
第3実施形態においては、第1実施形態及び第2実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
図17は、本発明の第3実施形態に係る表示装置DSP3を部分的に示す断面図である。
図18は、本発明の第3実施形態に係る表示装置DSP3が備える対向基板550の額縁部Fを部分的に示す断面図である。
図19は、本発明の第3実施形態に係る表示装置DSP3が備える対向基板550を示す図であって、観察者側から表示装置DSP3を見た平面図である。
図20は、本発明の第3実施形態に係るアレイ基板600を部分的に示す断面図である。
図21は、本発明の第3実施形態に係るアレイ基板600を構成する画素電極88を部分的に示す図であって、図20における符号W3で示された部分を示す拡大断面図である。
図22は、本発明の第3実施形態に係るアレイ基板600を構成するゲート電極を部分的に示す断面図である。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.
In 3rd Embodiment, the same code | symbol is attached | subjected to the same member as 1st Embodiment and 2nd Embodiment, and the description is abbreviate | omitted or simplified.
FIG. 17 is a sectional view partially showing a display device DSP3 according to the third embodiment of the present invention.
FIG. 18 is a cross-sectional view partially showing the frame portion F of the counter substrate 550 included in the display device DSP3 according to the third embodiment of the present invention.
FIG. 19 is a diagram showing the counter substrate 550 included in the display device DSP3 according to the third embodiment of the present invention, and is a plan view of the display device DSP3 viewed from the observer side.
FIG. 20 is a cross-sectional view partially showing an array substrate 600 according to the third embodiment of the present invention.
FIG. 21 is a view partially showing the pixel electrode 88 constituting the array substrate 600 according to the third embodiment of the present invention, and is an enlarged cross-sectional view showing a portion indicated by reference numeral W3 in FIG.
FIG. 22 is a cross-sectional view partially showing gate electrodes constituting an array substrate 600 according to the third embodiment of the present invention.

第3実施形態の表示装置DSP3を構成する対向基板550は、第1面MFと、第1面MFとは反対側の第2面MSとを有する透明基板44を備える。第2面MSには、タッチセンシング配線は設けられていない。第1面MFには、観察方向OB(Z方向とは反対方向)において、順に、複数の第1タッチセンシング配線1と、複数の第2タッチセンシング配線2とが形成されている。即ち、第2タッチセンシング配線2は、第1タッチセンシング配線1とアレイ基板600との間に位置している。複数の第2タッチセンシング配線2及び第1面MFは、第2透明樹脂層105で覆われている。
複数の第1タッチセンシング配線1と複数の第2タッチセンシング配線2との間には、絶縁層I(タッチ配線絶縁層)が設けられており、第1タッチセンシング配線1と第2タッチセンシング配線2とは、絶縁層Iによって互いに電気的に絶縁されている。
図17に示す構造では、第1透明樹脂層108と第2透明樹脂層105とが貼り合わされている。
The counter substrate 550 constituting the display device DSP3 of the third embodiment includes a transparent substrate 44 having a first surface MF and a second surface MS opposite to the first surface MF. Touch sensing wiring is not provided on the second surface MS. In the first surface MF, a plurality of first touch sensing wires 1 and a plurality of second touch sensing wires 2 are formed in order in the observation direction OB (the direction opposite to the Z direction). That is, the second touch sensing wiring 2 is located between the first touch sensing wiring 1 and the array substrate 600. The plurality of second touch sensing wires 2 and the first surface MF are covered with a second transparent resin layer 105.
An insulating layer I (touch wiring insulating layer) is provided between the plurality of first touch sensing wires 1 and the plurality of second touch sensing wires 2, and the first touch sensing wire 1 and the second touch sensing wire are provided. 2 are electrically insulated from each other by an insulating layer I.
In the structure shown in FIG. 17, the first transparent resin layer 108 and the second transparent resin layer 105 are bonded together.

図18に示すように、額縁部Fの下部に位置するアレイ基板600の額縁部分600Fには、有機EL層の駆動(有機EL層の発光)に関わる周辺回路80が形成されている。周辺回路80は、例えば、アレイ基板600のアクティブ素子を駆動するTFT、容量素子、抵抗素子等が、アレイ基板600の額縁部分600Fの表面に配設されている。周辺回路80で生じる電気的ノイズは、額縁部Fでカットされ、検出電極である第1タッチセンシング配線1への影響を少なくできる。当表示装置のセルギャップ(厚み)は、スペーサである導電性粒子102で制御される。導電性粒子102は、金属球でも良く、樹脂を核として無機酸化物及び金属を被覆した導電性粒子が適用できる。あるいは、異方性導電膜を用いてもよい。アレイ基板600の額縁部分600Fの表面には、接続端子107が設けられており、導電性粒子102は、接続端子107と第1タッチセンシング配線1との間に挟まれている。これにより、第1タッチセンシング配線1は、アレイ基板600の接続端子107を通じて、タッチセンシング制御部122に接続されている。  As shown in FIG. 18, a peripheral circuit 80 related to driving of the organic EL layer (light emission of the organic EL layer) is formed in the frame portion 600F of the array substrate 600 located below the frame portion F. In the peripheral circuit 80, for example, TFTs that drive active elements of the array substrate 600, capacitive elements, resistance elements, and the like are disposed on the surface of the frame portion 600F of the array substrate 600. The electrical noise generated in the peripheral circuit 80 is cut at the frame portion F, and the influence on the first touch sensing wiring 1 that is a detection electrode can be reduced. The cell gap (thickness) of the display device is controlled by the conductive particles 102 which are spacers. The conductive particles 102 may be metal spheres, and conductive particles coated with an inorganic oxide and a metal with a resin as a nucleus can be applied. Alternatively, an anisotropic conductive film may be used. A connection terminal 107 is provided on the surface of the frame portion 600 </ b> F of the array substrate 600, and the conductive particles 102 are sandwiched between the connection terminal 107 and the first touch sensing wiring 1. Thereby, the first touch sensing wiring 1 is connected to the touch sensing control unit 122 through the connection terminal 107 of the array substrate 600.

第1タッチセンシング配線1と第2タッチセンシング配線2は、平面視、直交している。例えば、第1タッチセンシング配線1をタッチ検出電極として用い、第2タッチセンシング配線2をタッチ駆動電極として用いることができる。タッチセンシング制御部122は、タッチ信号として、第1タッチセンシング配線1と第2タッチセンシング配線2との交点における、第1タッチセンシング配線1と第2タッチセンシング配線2との間の静電容量C3の変化を検出する。
また、第1タッチセンシング配線1の役割と第2タッチセンシング配線2の役割とを入れ替えてもよい。具体的に、第1タッチセンシング配線1をタッチ駆動電極として用い、第2タッチセンシング配線2をタッチ検出電極として用いてもよい。
The first touch sensing wiring 1 and the second touch sensing wiring 2 are orthogonal to each other in plan view. For example, the first touch sensing wiring 1 can be used as a touch detection electrode, and the second touch sensing wiring 2 can be used as a touch drive electrode. The touch sensing control unit 122 uses a capacitance C3 between the first touch sensing wiring 1 and the second touch sensing wiring 2 at the intersection of the first touch sensing wiring 1 and the second touch sensing wiring 2 as a touch signal. Detect changes.
Further, the role of the first touch sensing wiring 1 and the role of the second touch sensing wiring 2 may be interchanged. Specifically, the first touch sensing wiring 1 may be used as a touch drive electrode, and the second touch sensing wiring 2 may be used as a touch detection electrode.

第1タッチセンシング配線1及び第2タッチセンシング配線2の各々の構造としては、第1実施形態で説明した図8に示す断面構造と同じ構造を採用することができる。第1タッチセンシング配線1は、第1黒色層16と第1導電層15とが順に積層された構成を有している。第1導電層15の構造としては、例えば、金属層20である銅合金層或いは銀合金層が第1導電性金属酸化物層21及び第2導電性金属酸化物層22で挟持された3層構造とすることができる。格子状に直交する第1タッチセンシング配線1と第2タッチセンシング配線2は、表示コントラストを向上させるブラックマトリクスの役割も兼用する。  As each structure of the 1st touch sensing wiring 1 and the 2nd touch sensing wiring 2, the same structure as the cross-sectional structure shown in FIG. 8 demonstrated in 1st Embodiment is employable. The first touch sensing wiring 1 has a configuration in which a first black layer 16 and a first conductive layer 15 are sequentially stacked. As the structure of the first conductive layer 15, for example, three layers in which a copper alloy layer or a silver alloy layer that is the metal layer 20 is sandwiched between the first conductive metal oxide layer 21 and the second conductive metal oxide layer 22. It can be a structure. The first touch sensing wiring 1 and the second touch sensing wiring 2 orthogonal to the grid also serve as a black matrix for improving display contrast.

(アレイ基板600の構造)
次に、表示装置DSP3を構成するアレイ基板600の構造について説明する。
アレイ基板600の基板45としては、透明基板を用いる必要はなく、例えば、アレイ基板600に適用可能な基板として、ガラス基板、セラミック基板、石英基板、サファイア基板、シリコン、炭化シリコンやシリコンゲルマニウムなどの半導体基板、あるいはプラスチック基板等が挙げられる。
アレイ基板600においては、第4絶縁層14、第4絶縁層14上に形成されたアクティブ素子68、第4絶縁層14及びアクティブ素子68を覆うように形成された第3絶縁層13、アクティブ素子68のチャネル層58に対向するように第3絶縁層13上に形成されたゲート電極95、第3絶縁層13及びゲート電極95を覆うように形成された第2絶縁層12、及び第2絶縁層12上に形成された平坦化層96が、基板45上に、順に積層されている。
(Structure of array substrate 600)
Next, the structure of the array substrate 600 constituting the display device DSP3 will be described.
The substrate 45 of the array substrate 600 need not be a transparent substrate. For example, as a substrate applicable to the array substrate 600, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, silicon, silicon carbide, silicon germanium, or the like can be used. A semiconductor substrate, a plastic substrate, etc. are mentioned.
In the array substrate 600, the fourth insulating layer 14, the active element 68 formed on the fourth insulating layer 14, the third insulating layer 13 formed so as to cover the fourth insulating layer 14 and the active element 68, the active element 68, the gate electrode 95 formed on the third insulating layer 13 so as to face the channel layer 58, the second insulating layer 12 formed so as to cover the third insulating layer 13 and the gate electrode 95, and the second insulating layer. A planarizing layer 96 formed on the layer 12 is sequentially stacked on the substrate 45.

平坦化層96には、アクティブ素子68のドレイン電極56に対応する位置にコンタクトホール93が形成されている。また、平坦化層96上には、チャネル層58に対応する位置にバンク94が形成されている。断面視において互いに隣り合うバンク94の間の領域においては、即ち、平面視においてバンク94に囲まれた領域においては、平坦化層96の上面、コンタクトホール93の内部、及びドレイン電極56を覆うように下部電極88(画素電極)が形成されている。なお、下部電極88は、バンク94の上面には形成されていなくてもよい。
更に、下部電極88、バンク94、及び平坦化層96を覆うようにホール注入層91が形成されている。ホール注入層91上には、順に、発光層92、上部電極87、及び封止層109が積層されている。
下部電極88は、後述するように、銀あるいは銀合金層が導電性金属酸化物層によって挟持された構成を有する。
A contact hole 93 is formed in the planarizing layer 96 at a position corresponding to the drain electrode 56 of the active element 68. A bank 94 is formed on the planarization layer 96 at a position corresponding to the channel layer 58. In a region between the banks 94 adjacent to each other in a cross-sectional view, that is, in a region surrounded by the banks 94 in a plan view, the upper surface of the planarization layer 96, the inside of the contact hole 93, and the drain electrode 56 are covered. A lower electrode 88 (pixel electrode) is formed on the substrate. Note that the lower electrode 88 may not be formed on the upper surface of the bank 94.
Further, a hole injection layer 91 is formed so as to cover the lower electrode 88, the bank 94, and the planarization layer 96. On the hole injection layer 91, a light emitting layer 92, an upper electrode 87, and a sealing layer 109 are sequentially stacked.
As will be described later, the lower electrode 88 has a configuration in which a silver or silver alloy layer is sandwiched between conductive metal oxide layers.

バンク94の材料としては、アクリル樹脂、ポリイミド樹脂、ノボラックフェノール樹脂等の有機樹脂を用いることができる。バンク94には、更に、酸化シリコン、酸窒化シリコン等の無機材料を積層してもよい。
平坦化層96の材料としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を用いてもよい。低誘電率材料(low−k材料)を用いることもできる。
なお、視認性向上のため、平坦化層96や封止層109、あるいは、基板45のいずれかが、光散乱の機能を有してもよい。あるいは、基板45の上方に光散乱層を形成してもよい。
なお、図17において、符号290は、下部電極88、ホール注入層91、発光層92、及び上部電極87で構成された発光領域を示している。
As a material of the bank 94, an organic resin such as an acrylic resin, a polyimide resin, or a novolac phenol resin can be used. The bank 94 may be further laminated with an inorganic material such as silicon oxide or silicon oxynitride.
As a material for the planarization layer 96, an acrylic resin, a polyimide resin, a benzocyclobutene resin, a polyamide resin, or the like may be used. A low dielectric constant material (low-k material) can also be used.
In order to improve visibility, any of the planarization layer 96, the sealing layer 109, or the substrate 45 may have a light scattering function. Alternatively, a light scattering layer may be formed above the substrate 45.
In FIG. 17, reference numeral 290 indicates a light emitting region composed of the lower electrode 88, the hole injection layer 91, the light emitting layer 92, and the upper electrode 87.

(発光層92)
図20に示すように、アレイ基板600は、表示機能層である発光層92(有機EL層)を含む。発光層92は、一対の電極間に電界が与えられた時に、陽極(例えば、上部電極)から注入されるホールと、陰極(例えば、下部電極、画素電極)から注入される電子が再結合することにより励起され、発光する表示機能層である。
発光層92は、少なくとも、発光の性質を有する材料(発光材料)を含有するとともに、好ましくは、電子輸送性を有する材料とを含有する。発光層92は、陽極と陰極の間に形成される層であり、下部電極88(陽極)の上にホール注入層91が形成されている場合は、ホール注入層91と上部電極87(陰極)との間に発光層92が形成される。また、陽極の上にホール輸送層が形成されている場合は、ホール輸送層と陰極との間に発光層92が形成される。上部電極87と下部電極88の役割は入れ替えることができる。
(Light emitting layer 92)
As shown in FIG. 20, the array substrate 600 includes a light emitting layer 92 (organic EL layer) which is a display function layer. In the light emitting layer 92, when an electric field is applied between a pair of electrodes, holes injected from an anode (for example, an upper electrode) and electrons injected from a cathode (for example, a lower electrode, a pixel electrode) are recombined. It is a display functional layer that is excited and emits light.
The light emitting layer 92 contains at least a material having a light emitting property (light emitting material), and preferably contains a material having an electron transporting property. The light emitting layer 92 is a layer formed between the anode and the cathode. When the hole injection layer 91 is formed on the lower electrode 88 (anode), the hole injection layer 91 and the upper electrode 87 (cathode) are formed. The light emitting layer 92 is formed between the two. When a hole transport layer is formed on the anode, the light emitting layer 92 is formed between the hole transport layer and the cathode. The roles of the upper electrode 87 and the lower electrode 88 can be interchanged.

発光層92の膜厚は、本発明の効果を著しく損なわない限り任意であるが、膜に欠陥が生じ難い点では、膜厚は大きいことが好ましい。一方、膜厚が小さい場合、駆動電圧が低くなるため好ましい。このため、発光層92の膜厚は、3nm以上であることが好ましく、5nm以上であることが更に好ましく、また、一方、通常200nm以下であることが好ましく、100nm以下であることが更に好ましい。  The film thickness of the light emitting layer 92 is arbitrary as long as the effects of the present invention are not significantly impaired. However, it is preferable that the film thickness is large from the viewpoint that defects are unlikely to occur in the film. On the other hand, when the film thickness is small, the drive voltage is low, which is preferable. For this reason, the film thickness of the light emitting layer 92 is preferably 3 nm or more, more preferably 5 nm or more, and on the other hand, it is usually preferably 200 nm or less, and more preferably 100 nm or less.

発光層92の材料は、所望の発光波長で発光し、本発明の効果を損なわない限り特に制限はなく、公知の発光材料を適用可能である。発光材料は、蛍光発光材料でも、燐光発光材料でもよいが、発光効率が良好である材料が好ましく、内部量子効率の観点から燐光発光材料が好ましい。
青色発光を与える発光材料としては、例えば、ナフタレン、ペリレン、ピレン、アントラセン、クマリン、クリセン、p−ビス(2−フェニルエテニル)ベンゼン及びそれらの誘導体等が挙げられる。緑色発光を与える発光材料としては、例えば、キナクリドン誘導体、クマリン誘導体、Al(CNO)等のアルミニウム錯体等が挙げられる。
赤色発光を与える発光材料としては、例えば、DCM(4−(dicyanomethylene)−2−methyl−6−(p−dimethylaminostyryl)−4H−pyran)系化合物、ベンゾピラン誘導体、ローダミン誘導体、ベンゾチオキサンテン誘導体、アザベンゾチオキサンテン等が挙げられる。
上記の発光層92を構成する有機EL層の構成や発光材料等は、上記材料に限られない。
The material of the light-emitting layer 92 is not particularly limited as long as it emits light at a desired emission wavelength and does not impair the effects of the present invention, and a known light-emitting material can be applied. The light emitting material may be a fluorescent light emitting material or a phosphorescent light emitting material, but a material having good light emission efficiency is preferred, and a phosphorescent light emitting material is preferred from the viewpoint of internal quantum efficiency.
Examples of the light emitting material that gives blue light emission include naphthalene, perylene, pyrene, anthracene, coumarin, chrysene, p-bis (2-phenylethenyl) benzene, and derivatives thereof. Examples of the light emitting material that gives green light emission include quinacridone derivatives, coumarin derivatives, aluminum complexes such as Al (C 9 H 6 NO) 3, and the like.
Examples of the light-emitting material that gives red light emission include DCM (4- (dicyanomethylene) -2-methyl-6- (p-dimethylaminostyryl) -4H-pyran) compounds, benzopyran derivatives, rhodamine derivatives, benzothioxanthene derivatives, aza Examples include benzothioxanthene.
The configuration of the organic EL layer constituting the light emitting layer 92 and the light emitting material are not limited to the above materials.

図20に示すように、発光層92は、ホール注入層91上に形成されており、上部電極87と下部電極88との間に印加される駆動電圧で駆動される。
下部電極88は、反射層89と導電性金属酸化物層97、98とが積層された構造を有する。なお、上部電極87と下部電極88の間に、発光層92のほかに電子注入層、電子輸送層、ホール輸送層などを挿入してもよい。
ホール注入層91には、酸化タングステンや酸化モリブデン等の高融点金属酸化物を用いることができる。反射層89には、光の反射率が高い銀合金、アルミニウム合金等が適用できる。なお、ITO等の導電性金属酸化物は、アルミニウムとの密着性が良くない。電極やコンタクトホール等の界面が、例えば、ITOとアルミニウム合金の場合は電気的接続不良を生じ易い。銀や銀合金は、ITO等の導電性金属酸化物との密着性が良好で、かつ、ITO等の導電性金属酸化物はオーミックコンタクトを得やすい。
As shown in FIG. 20, the light emitting layer 92 is formed on the hole injection layer 91 and is driven by a driving voltage applied between the upper electrode 87 and the lower electrode 88.
The lower electrode 88 has a structure in which a reflective layer 89 and conductive metal oxide layers 97 and 98 are laminated. In addition to the light emitting layer 92, an electron injection layer, an electron transport layer, a hole transport layer, or the like may be inserted between the upper electrode 87 and the lower electrode 88.
For the hole injection layer 91, a refractory metal oxide such as tungsten oxide or molybdenum oxide can be used. For the reflective layer 89, a silver alloy, an aluminum alloy, or the like having a high light reflectance can be used. Note that conductive metal oxides such as ITO do not have good adhesion to aluminum. For example, when the interface such as the electrode or the contact hole is made of ITO and an aluminum alloy, poor electrical connection is likely to occur. Silver or a silver alloy has good adhesion to a conductive metal oxide such as ITO, and a conductive metal oxide such as ITO tends to obtain an ohmic contact.

図21に示すように、本実施形態では、銀のマイグレーションを抑制するため、下部電極88は、銀あるいは銀合金層(反射層89)が導電性金属酸化物層97、98で挟持された3層構造を有する。導電性金属酸化物層97、98の材料としては、第1実施形態で説明した導電性金属酸化物層21、22を構成する導電性金属酸化物を用いることができる。  As shown in FIG. 21, in this embodiment, in order to suppress silver migration, the lower electrode 88 has a silver or silver alloy layer (reflective layer 89) sandwiched between conductive metal oxide layers 97 and 98. It has a layer structure. As a material of the conductive metal oxide layers 97 and 98, the conductive metal oxide constituting the conductive metal oxide layers 21 and 22 described in the first embodiment can be used.

銀合金層を光反射性の画素電極(下部電極)に適用する場合、銀合金層の膜厚は、例えば、100nmから500nmの範囲から選択できる。必要に応じて、膜厚は500nmより厚く形成してもよい。また、銀合金層の膜厚を、例えば、9nmから15nmとすれば、光透過性の上部電極あるいは対向電極に銀合金層を用いることができる。
また、表示機能層に関し、発光層92(有機EL層)に代えて液晶層を用いる場合、銀合金層の膜厚を100nmから500nm膜厚にすることで、銀合金層を画素電極(下部電極)に用いることができ、反射型の液晶表示装置を実現することができる。
When applying a silver alloy layer to a light-reflective pixel electrode (lower electrode), the film thickness of a silver alloy layer can be selected from the range of 100 nm to 500 nm, for example. If necessary, the film thickness may be greater than 500 nm. Further, when the film thickness of the silver alloy layer is, for example, 9 nm to 15 nm, the silver alloy layer can be used for the light transmissive upper electrode or the counter electrode.
Further, regarding the display function layer, when a liquid crystal layer is used instead of the light emitting layer 92 (organic EL layer), the silver alloy layer is changed to a pixel electrode (lower electrode) by changing the film thickness of the silver alloy layer from 100 nm to 500 nm. And a reflective liquid crystal display device can be realized.

本実施形態では、導電性金属酸化物として、酸化インジウム、酸化ガリウム、酸化アンチモンの複合酸化物を用いた。銀合金層の材料としては、導電層として機能する銀合金を適用できる。銀へ添加される添加元素としては、マグネシウム、カルシウム、チタン、モリブデン、インジウム、錫、亜鉛フタロ緑色顔料、ネオジウム、ニッケル、アンチモン、ビスマス、銅等から構成される群より選択される1以上の金属元素を用いることができる。本実施形態の銀合金層は、銀に対し1.5at%カルシウムが添加された銀合金を用いた。カルシウムは、上記導電性金属酸化物によって銀合金が挟持された構成において、後工程における熱処理等で選択的に酸化される。このような酸化物の形成によって、導電性金属酸化物層によって銀合金層が挟持された構造の信頼性を向上させることができる。更に、窒化珪素や窒化モリブデン等の窒化物によって、導電性金属酸化物層によって銀合金層が挟持された構造を覆うことで、更に信頼性を向上させることができる。  In this embodiment, a composite oxide of indium oxide, gallium oxide, and antimony oxide is used as the conductive metal oxide. As a material of the silver alloy layer, a silver alloy that functions as a conductive layer can be applied. As an additive element added to silver, one or more metals selected from the group consisting of magnesium, calcium, titanium, molybdenum, indium, tin, zinc phthalo green pigment, neodymium, nickel, antimony, bismuth, copper and the like Elements can be used. The silver alloy layer of this embodiment was a silver alloy in which 1.5 at% calcium was added to silver. Calcium is selectively oxidized by heat treatment or the like in a subsequent process in a configuration in which a silver alloy is sandwiched between the conductive metal oxides. By forming such an oxide, the reliability of the structure in which the silver alloy layer is sandwiched between the conductive metal oxide layers can be improved. Furthermore, the reliability can be further improved by covering the structure in which the silver alloy layer is sandwiched by the conductive metal oxide layer with a nitride such as silicon nitride or molybdenum nitride.

第3実施形態において、アクティブ素子68は、第1実施形態と同じトップゲート構造を有している。第3実施形態のチャネル層も、第1実施形態と同じく、酸化物半導体で形成されている。更に、トランジスタの電子移動度の観点から、ポリシリコン半導体で形成されたチャネル層を備えるアクティブマトリクスで構成される第1レイヤと、酸化物半導体で形成されたチャネル層を備えるアクティブマトリクスで構成される第2レイヤとが積層された構造を採用することが好ましい。このように第1レイヤと第2レイヤとが積層された構造では、例えば、ポリシリコン半導体で形成されたチャネル層を備えるアクティブ素子(第1レイヤ)は発光層92である有機EL層にキャリア(電子あるいはホール)を注入するための駆動素子に用いられる。また、酸化物半導体で形成されたチャネル層を備えるアクティブ素子(第2レイヤ)は、ポリシリコン半導体で形成されたチャネル層を備えるアクティブ素子を選択するスイッチング素子として用いられる。この駆動素子に電気的に連携される有機EL層を発光させるための電源線には、導電性金属酸化物層で挟持された銀合金層あるいは銅合金層を用いることができる。このような構造は、例えば、図22に示す配線構造が用いられる。電源線等のアクティブ素子に連携される配線に、導電率の良好な銀合金や銅合金を適用することが好ましい。  In the third embodiment, the active element 68 has the same top gate structure as that of the first embodiment. The channel layer of the third embodiment is also formed of an oxide semiconductor, as in the first embodiment. Furthermore, from the viewpoint of electron mobility of the transistor, the first layer is formed of an active matrix including a channel layer formed of a polysilicon semiconductor, and the active matrix is provided of a channel layer formed of an oxide semiconductor. It is preferable to adopt a structure in which the second layer is laminated. In the structure in which the first layer and the second layer are stacked in this way, for example, an active element (first layer) including a channel layer formed of a polysilicon semiconductor has a carrier ( It is used as a driving element for injecting electrons or holes. An active element (second layer) including a channel layer formed of an oxide semiconductor is used as a switching element that selects an active element including a channel layer formed of a polysilicon semiconductor. A silver alloy layer or a copper alloy layer sandwiched between conductive metal oxide layers can be used as a power line for emitting light from the organic EL layer that is electrically linked to the drive element. As such a structure, for example, the wiring structure shown in FIG. 22 is used. It is preferable to apply a silver alloy or a copper alloy having good conductivity to the wiring linked to the active element such as a power supply line.

第3実施形態においては、銅合金である金属層20をゲート電極95に用いている。図22に示すように、ゲート電極95を構成する金属層20は、第1導電性金属酸化物層97と第2導電性金属酸化物層98とで挟持されている。第3絶縁層13であるゲート絶縁層に用いる材料は、第1実施形態と同様である。  In the third embodiment, the metal layer 20 made of a copper alloy is used for the gate electrode 95. As shown in FIG. 22, the metal layer 20 constituting the gate electrode 95 is sandwiched between a first conductive metal oxide layer 97 and a second conductive metal oxide layer 98. The material used for the gate insulating layer, which is the third insulating layer 13, is the same as in the first embodiment.

(第3実施形態の変形例)
なお、上記実施形態では、発光層92として有機エレクトロルミネセンス層(有機EL)を採用した構造を説明した。発光層92は、無機の発光ダイオード層であってもよい。また、発光層92は、無機のLEDチップがマトリクス状に配列された構造を有してもよい。この場合、赤色発光、緑色発光、青色発光の各々微小なLEDチップをアレイ基板200上にマウントしてもよい。LEDチップをアレイ基板200に実装する方法としては、フェースダウンによる実装を行ってもよい。
(Modification of the third embodiment)
In the above embodiment, the structure in which the organic electroluminescence layer (organic EL) is employed as the light emitting layer 92 has been described. The light emitting layer 92 may be an inorganic light emitting diode layer. The light emitting layer 92 may have a structure in which inorganic LED chips are arranged in a matrix. In this case, a small LED chip for each of red light emission, green light emission, and blue light emission may be mounted on the array substrate 200. As a method of mounting the LED chip on the array substrate 200, mounting by face-down may be performed.

発光層92が無機LEDで構成されている場合、発光層92として青色発光ダイオードあるいは青紫色発光ダイオードをアレイ基板200(基板45)に配設する。窒化物半導体層と上部電極とを形成した後、緑色画素に緑色蛍光体を積層し、赤色発光の画素に赤色蛍光体を積層する。これにより、アレイ基板200に無機LEDを簡便に形成することができる。このような蛍光体を用いる場合、青紫色発光ダイオードから生じる青色光による励起によって、緑色蛍光体及び赤色蛍光体の各々から緑色発光及び赤色発光を得ることができる。  When the light emitting layer 92 is composed of an inorganic LED, a blue light emitting diode or a blue-violet light emitting diode is disposed on the array substrate 200 (substrate 45) as the light emitting layer 92. After forming the nitride semiconductor layer and the upper electrode, a green phosphor is laminated on the green pixel, and a red phosphor is laminated on the red light emitting pixel. Thereby, inorganic LED can be simply formed in the array board | substrate 200. FIG. When such a phosphor is used, green light emission and red light emission can be obtained from each of the green phosphor and the red phosphor by excitation with blue light generated from the blue-violet light emitting diode.

あるいは、発光層92として紫外発光ダイオードをアレイ基板200(基板45)に配設してもよい。この場合、窒化物半導体層と上部電極とを形成した後、青色画素に青色蛍光体を積層し、緑色画素に緑色蛍光体を積層し、赤色画素に赤色蛍光体を積層する。これにより、アレイ基板200に無機LEDを簡便に形成することができる。このような蛍光体を用いる場合、例えば、印刷法等の簡便な手法で、緑色画素、赤色画素、あるいは青色画素を形成することができる。これらの画素は、各々の色の発光効率や色バランスの観点から、画素の大きさを調整することは望ましい。  Alternatively, an ultraviolet light emitting diode may be disposed on the array substrate 200 (substrate 45) as the light emitting layer 92. In this case, after forming the nitride semiconductor layer and the upper electrode, a blue phosphor is laminated on the blue pixel, a green phosphor is laminated on the green pixel, and a red phosphor is laminated on the red pixel. Thereby, inorganic LED can be simply formed in the array board | substrate 200. FIG. When such a phosphor is used, for example, a green pixel, a red pixel, or a blue pixel can be formed by a simple method such as a printing method. For these pixels, it is desirable to adjust the size of the pixels from the viewpoint of the light emission efficiency and color balance of each color.

例えば、上述の実施形態に係る表示装置は、種々の応用が可能である。上述の実施形態に係る表示装置が適用可能な電子機器としては、携帯電話、携帯型ゲーム機器、携帯情報端末、パーソナルコンピュータ、電子書籍、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤ等)、複写機、ファクシミリ、プリンター、プリンター複合機、自動販売機、現金自動預け入れ払い機(ATM)、個人認証機器、光通信機器等が挙げられる。上記の各実施形態は、自由に組み合わせて用いることができる。  For example, the display device according to the above-described embodiment can be variously applied. Electronic devices to which the display device according to the above-described embodiments can be applied include mobile phones, portable game devices, portable information terminals, personal computers, electronic books, video cameras, digital still cameras, head mounted displays, navigation systems, sound Examples include playback devices (car audio, digital audio player, etc.), copiers, facsimiles, printers, printer multifunction devices, vending machines, automatic teller machines (ATMs), personal authentication devices, optical communication devices, and the like. Each of the above embodiments can be used in any combination.

本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。  While preferred embodiments of the present invention have been described and described above, it should be understood that these are exemplary of the invention and are not to be considered as limiting. Additions, omissions, substitutions, and other changes can be made without departing from the scope of the invention. Accordingly, the invention is not to be seen as limited by the foregoing description, but is limited by the scope of the claims.

1・・・第1タッチセンシング配線
2・・・第2タッチセンシング配線
2A・・・センス配線
2B・・・引き出し配線
3・・・重畳部
9・・・第2ゲート配線
10・・・第1ゲート配線
11・・・第1絶縁層
11H、12H、93、CH・・・コンタクトホール
12・・・第2絶縁層
13・・・第3絶縁層
14・・・第4絶縁層
15・・・第1導電層
16・・・第1黒色層
17、50・・・コモン電極
20・・・金属層
21、97・・・第1導電性金属酸化物層
22、98・・・第2導電性金属酸化物層
24・・・ソース電極
25、95・・・ゲート電極
26、56・・・ドレイン電極
27、58・・・チャネル層
28、68・・・アクティブ素子
28a・・・第1アクティブ素子
28b・・・第2アクティブ素子
29、59、88・・・画素電極(下部電極)
29s・・・スルーホール
30・・・コモン配線
31・・・第1ソース配線
32・・・第2ソース配線
35、75・・・第2導電層
36、76・・・第2黒色層
40、41、42、44・・・透明基板
45・・・基板
60・・・カラーフィルタ
80・・・周辺回路
87・・・上部電極
89・・・反射層
91・・・ホール注入層
92・・・発光層
94・・・バンク
96・・・平坦化層
100、350、550・・・対向基板(表示装置基板)
101・・・異方性導電膜
102・・・導電性粒子
103・・・スペーサ
104・・・シール層
105・・・第2透明樹脂層
107・・・接続端子
108・・・第1透明樹脂層
109・・・封止層
110・・・表示部
120・・・制御部
121・・・映像信号制御部(第一制御部)
122・・・タッチセンシング制御部(第二制御部)
123・・・システム制御部(第三制御部)
200、600・・・アレイ基板
200F、600F・・・額縁部分
290・・・発光領域
300、506・・・液晶層
B・・・青着色層
F・・・額縁部
G・・・緑着色層
I・・・絶縁層
K・・・筐体
P・・・観察者
R・・・赤着色層
MF・・・第1面
MS・・・第2面
OB・・・観察方向
PX・・・画素
F21・・・第1遮光導電パターン
F22・・・第2遮光導電パターン
FPC・・・フレキシブルプリント回路基板
PT1・・・第1センシングパターン
PT2・・・第2センシングパターン
TM1・・・第1端子
TM2・・・第2端子
F22A・・・第1遮光導電部(遮光導電部)
F22B・・・第2遮光導電部(遮光導電部)
F21L・・・長辺部
F21S・・・短辺部
S、CS・・・スリット
H1、WS・・・幅
P1、PS・・・配置ピッチ
C1、C2、C3・・・静電容量
DSP1、DSP2、DSP3・・・表示装置
DESCRIPTION OF SYMBOLS 1 ... 1st touch sensing wiring 2 ... 2nd touch sensing wiring 2A ... Sense wiring 2B ... Lead-out wiring 3 ... Overlapping part 9 ... 2nd gate wiring 10 ... 1st Gate wiring 11 ... 1st insulating layer 11H, 12H, 93, CH ... Contact hole 12 ... 2nd insulating layer 13 ... 3rd insulating layer 14 ... 4th insulating layer 15 ... 1st conductive layer 16 ... 1st black layer 17, 50 ... Common electrode 20 ... Metal layer 21, 97 ... 1st conductive metal oxide layer 22, 98 ... 2nd conductivity Metal oxide layer 24 ... Source electrodes 25, 95 ... Gate electrodes 26, 56 ... Drain electrodes 27, 58 ... Channel layers 28, 68 ... Active elements 28a ... First active elements 28b ... second active elements 29, 59, 88 ... image Electrode (lower electrode)
29 s through hole 30 common wiring 31 first source wiring 32 second source wiring 35, 75 second conductive layer 36, 76 second black layer 40 41, 42, 44 ... transparent substrate 45 ... substrate 60 ... color filter 80 ... peripheral circuit 87 ... upper electrode 89 ... reflective layer 91 ... hole injection layer 92 ... Light emitting layer 94 ... Bank 96 ... Flattening layer 100, 350, 550 ... Counter substrate (display device substrate)
101 ... anisotropic conductive film 102 ... conductive particles 103 ... spacer 104 ... seal layer 105 ... second transparent resin layer 107 ... connection terminal 108 ... first transparent resin Layer 109 ... Sealing layer 110 ... Display unit 120 ... Control unit 121 ... Video signal control unit (first control unit)
122 ... Touch sensing control unit (second control unit)
123 ... System control unit (third control unit)
200, 600 ... Array substrate 200F, 600F ... Frame portion 290 ... Light emitting region 300, 506 ... Liquid crystal layer B ... Blue colored layer F ... Frame portion G ... Green colored layer I ... Insulating layer K ... Housing P ... Observer R ... Red colored layer MF ... First surface MS ... Second surface OB ... Observation direction PX ... Pixel F21: First light-shielding conductive pattern F22: Second light-shielding conductive pattern FPC: Flexible printed circuit board PT1: First sensing pattern PT2: Second sensing pattern TM1: First terminal TM2 ... 2nd terminal F22A ... 1st light-shielding conductive part (light-shielding conductive part)
F22B: Second light-shielding conductive part (light-shielding conductive part)
F21L: Long side portion F21S ... Short side portion S, CS ... Slit H1, WS ... Width P1, PS ... Arrangement pitches C1, C2, C3 ... Capacitance DSP1, DSP2 , DSP3 ... display device

Claims (20)

表示装置であって、
表示機能層と、
前記表示機能層を駆動するアレイ基板と、
前記アレイ基板に対向する第1面と前記第1面とは反対側の第2面とを有する透明基板と、前記第2面から前記第1面に向けた観察方向において第1黒色層と第1導電層とが順に積層された構成を有しかつ前記第2面上にて第1方向に並ぶように互いに平行に延在する複数の第1タッチセンシング配線を含む第1センシングパターンと、前記観察方向において第2黒色層と第2導電層とが順に積層された構成を有しかつ前記複数の第1タッチセンシング配線と前記アレイ基板との間に位置するとともに平面視にて前記第1方向と直交する第2方向に並ぶように互いに平行に延在する複数の第2タッチセンシング配線を含む第2センシングパターンと、前記第1タッチセンシング配線と同じ材料で形成されかつ前記第1タッチセンシング配線と断面視において同じ位置に設けられかつ前記第1センシングパターンの外側に位置する第1遮光導電パターンと、前記第2タッチセンシング配線と同じ材料で形成されかつ前記第2タッチセンシング配線と断面視において同じ位置に設けられかつ前記第2センシングパターンの外側に位置する第2遮光導電パターンと、前記表示機能層に対向する表示部と、前記表示部を囲むとともに、前記第1センシングパターンの一部、前記第1遮光導電パターン、及び前記第2遮光導電パターンによって構成された遮光性の額縁部と、を備える表示装置基板と、
第1タッチセンシング配線と第2タッチセンシング配線との間の静電容量の変化を検知してタッチセンシングを行う制御部と、
を含み、
前記第2遮光導電パターンは、大きさの異なる複数の遮光導電部を有し、
前記第1遮光導電パターンと前記第2遮光導電パターンとの間にコンデンサを形成する表示装置。
A display device,
A display functional layer;
An array substrate for driving the display function layer;
A transparent substrate having a first surface facing the array substrate and a second surface opposite to the first surface; and a first black layer and a first layer in an observation direction from the second surface toward the first surface A first sensing pattern having a configuration in which one conductive layer is sequentially stacked and including a plurality of first touch sensing wires extending parallel to each other so as to be aligned in a first direction on the second surface; The second black layer and the second conductive layer are sequentially stacked in the observation direction, and are positioned between the plurality of first touch sensing wires and the array substrate, and the first direction in a plan view. A second sensing pattern including a plurality of second touch sensing wires extending parallel to each other so as to be arranged in a second direction orthogonal to the first touch sensing wire, and formed of the same material as the first touch sensing wire When The first light-shielding conductive pattern provided at the same position in a plan view and located outside the first sensing pattern, and formed of the same material as the second touch sensing wiring and the same in the sectional view as the second touch sensing wiring A second light-shielding conductive pattern provided at a position and located outside the second sensing pattern, a display unit facing the display functional layer, surrounding the display unit, and part of the first sensing pattern, A display device substrate comprising: a first light-shielding conductive pattern; and a light-shielding frame portion configured by the second light-shielding conductive pattern;
A control unit that performs touch sensing by detecting a change in capacitance between the first touch sensing wiring and the second touch sensing wiring;
Including
The second light-shielding conductive pattern has a plurality of light-shielding conductive parts having different sizes,
A display device in which a capacitor is formed between the first light-shielding conductive pattern and the second light-shielding conductive pattern.
前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、前記第2面の上に形成され、
前記第1タッチセンシング配線と前記第2タッチセンシング配線との間には絶縁層が設けられ、
前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、互いに電気的に絶縁されている請求項1に記載の表示装置。
The first touch sensing wiring and the second touch sensing wiring are formed on the second surface,
An insulating layer is provided between the first touch sensing wiring and the second touch sensing wiring,
The display device according to claim 1, wherein the first touch sensing wiring and the second touch sensing wiring are electrically insulated from each other.
前記第1タッチセンシング配線は、前記第2面の上に形成され、
前記第2タッチセンシング配線は、前記第1面の上に形成されている請求項1に記載の表示装置。
The first touch sensing wiring is formed on the second surface,
The display device according to claim 1, wherein the second touch sensing wiring is formed on the first surface.
前記第1面の上に、前記観察方向において、順に、前記第1タッチセンシング配線及び前記第2タッチセンシング配線が形成され、
前記第1タッチセンシング配線と前記第2タッチセンシング配線との間には絶縁層が設けられ、
前記第1タッチセンシング配線及び前記第2タッチセンシング配線は、互いに電気的に絶縁されている請求項1に記載の表示装置。
On the first surface, the first touch sensing wiring and the second touch sensing wiring are sequentially formed in the observation direction,
An insulating layer is provided between the first touch sensing wiring and the second touch sensing wiring,
The display device according to claim 1, wherein the first touch sensing wiring and the second touch sensing wiring are electrically insulated from each other.
前記アレイ基板及び前記表示装置基板を囲う筐体を有し、
前記第1遮光導電パターンは、前記筐体に接地されている請求項1に記載の表示装置。
A housing enclosing the array substrate and the display device substrate;
The display device according to claim 1, wherein the first light-shielding conductive pattern is grounded to the housing.
前記第2遮光導電パターンの前記複数の遮光導電部は、スリットによって分割されている請求項1に記載の表示装置。  The display device according to claim 1, wherein the plurality of light shielding conductive portions of the second light shielding conductive pattern are divided by slits. 前記アレイ基板は、
ゲート絶縁層と接触しかつ酸化物半導体で構成されたチャネル層を有し、前記表示機能層を駆動するアクティブ素子と、を備える
請求項1に記載の表示装置。
The array substrate is
The display device according to claim 1, further comprising: an active element that has a channel layer that is in contact with the gate insulating layer and is formed of an oxide semiconductor, and that drives the display functional layer.
前記酸化物半導体は、
ガリウム、インジウム、亜鉛、錫、アルミニウム、ゲルマニウム、及びセリウムから構成される群より選択される1種以上を含有する金属酸化物と、
少なくとも、アンチモン、ピスマスのうちいずれかを含有する金属酸化物と、
を含む請求項7に記載の表示装置。
The oxide semiconductor is
A metal oxide containing one or more selected from the group consisting of gallium, indium, zinc, tin, aluminum, germanium, and cerium;
A metal oxide containing at least one of antimony and bismuth;
The display apparatus of Claim 7 containing.
前記ゲート絶縁層は、酸化セリウムを含む複合酸化物で形成されている請求項7に記載の表示装置。  The display device according to claim 7, wherein the gate insulating layer is formed of a complex oxide containing cerium oxide. 前記アクティブ素子に電気的に連携された複数の配線のうち、少なくともゲート配線は、銅合金層が導電性金属酸化物層によって挟持された3層構造を有する請求項7に記載の表示装置。  The display device according to claim 7, wherein at least a gate wiring among the plurality of wirings electrically linked to the active element has a three-layer structure in which a copper alloy layer is sandwiched between conductive metal oxide layers. 前記アレイ基板は、前記表示機能層を挟持する上部電極及び下部電極を備え、
前記表示機能層は、発光ダイオード層であり、前記上部電極と前記下部電極との間に印加される駆動電圧によって発光する請求項1に記載の表示装置。
The array substrate includes an upper electrode and a lower electrode that sandwich the display function layer,
The display device according to claim 1, wherein the display function layer is a light emitting diode layer, and emits light by a driving voltage applied between the upper electrode and the lower electrode.
前記アレイ基板は、前記表示機能層を挟持する上部電極及び下部電極を備え、
前記表示機能層は、有機エレクトロルミネセンス層であり、前記上部電極と前記下部電極との間に印加される駆動電圧によって発光する請求項1に記載の表示装置。
The array substrate includes an upper electrode and a lower electrode that sandwich the display function layer,
The display device according to claim 1, wherein the display function layer is an organic electroluminescence layer and emits light by a driving voltage applied between the upper electrode and the lower electrode.
前記上部電極及び前記下部電極の少なくとも一方は、銀合金層が導電性金属酸化物層で挟持された構造を有する請求項11又は請求項12に記載の表示装置。  The display device according to claim 11, wherein at least one of the upper electrode and the lower electrode has a structure in which a silver alloy layer is sandwiched between conductive metal oxide layers. 前記表示機能層は、液晶層であり、
前記アレイ基板は、前記液晶層を挟持するコモン電極及び画素電極を備え、
前記液晶層は、前記コモン電極と前記画素電極との間の電位差によって駆動する請求項1に記載の表示装置。
The display functional layer is a liquid crystal layer,
The array substrate includes a common electrode and a pixel electrode that sandwich the liquid crystal layer,
The display device according to claim 1, wherein the liquid crystal layer is driven by a potential difference between the common electrode and the pixel electrode.
断面視において、前記コモン電極は、前記画素電極よりも、前記表示装置基板に近い位置に設けられている請求項14に記載の表示装置。  The display device according to claim 14, wherein the common electrode is provided closer to the display device substrate than the pixel electrode in a cross-sectional view. 第1面と、前記第1面とは反対側の第2面とを有する、透明基板と、
前記第1面及び前記第2面のいずれか一方に形成され、前記第2面から前記第1面に向けた観察方向において第1黒色層と第1導電層とが順に積層された構成を有するとともに前記第2面上にて第1方向に並ぶように互いに平行に延在する複数の第1タッチセンシング配線を含む、第1センシングパターンと、
前記第1面及び前記第2面のいずれか一方に形成され、前記観察方向において第2黒色層と第2導電層とが順に積層された構成を有するとともに平面視にて前記第1方向と直交する第2方向に並ぶように互いに平行に延在する複数の第2タッチセンシング配線を含む、第2センシングパターンと、
前記第1タッチセンシング配線と同じ材料で形成され、前記第1タッチセンシング配線と断面視において同じ位置に設けられ、前記第1センシングパターンの外側に位置する、第1遮光導電パターンと、
前記第2タッチセンシング配線と同じ材料で形成され、前記第2タッチセンシング配線と断面視において同じ位置に設けられ、前記第2センシングパターンの外側に位置する、第2遮光導電パターンと、
前記第1センシングパターンの一部、前記第1遮光導電パターン、及び前記第2遮光導電パターンによって構成された遮光性の額縁部と、
を備え、
前記第2遮光導電パターンは、大きさの異なる複数の遮光導電部を有し、
前記第1遮光導電パターンと前記第2遮光導電パターンとの間にコンデンサを形成する表示装置基板。
A transparent substrate having a first surface and a second surface opposite to the first surface;
The first black layer and the first conductive layer are sequentially stacked in the observation direction from the second surface toward the first surface, formed on one of the first surface and the second surface. And a first sensing pattern including a plurality of first touch sensing wires extending in parallel with each other so as to be aligned in the first direction on the second surface;
It is formed on one of the first surface and the second surface, and has a configuration in which a second black layer and a second conductive layer are sequentially stacked in the observation direction, and is orthogonal to the first direction in plan view. A second sensing pattern including a plurality of second touch sensing wires extending in parallel with each other so as to be arranged in a second direction.
A first light-shielding conductive pattern formed of the same material as the first touch sensing wiring, provided at the same position in cross-sectional view as the first touch sensing wiring, and positioned outside the first sensing pattern;
A second light-shielding conductive pattern formed of the same material as the second touch sensing wiring, provided at the same position in cross-sectional view as the second touch sensing wiring, and positioned outside the second sensing pattern;
A light-shielding frame portion constituted by a part of the first sensing pattern, the first light-shielding conductive pattern, and the second light-shielding conductive pattern;
With
The second light-shielding conductive pattern has a plurality of light-shielding conductive parts having different sizes,
A display device substrate in which a capacitor is formed between the first light-shielding conductive pattern and the second light-shielding conductive pattern.
前記透明基板は、平面視において、短辺と長辺とを有し、
前記第1遮光導電パターンは、前記長辺と平行に設けられている請求項16に記載の表示装置基板。
The transparent substrate has a short side and a long side in plan view,
The display device substrate according to claim 16, wherein the first light-shielding conductive pattern is provided in parallel with the long side.
前記第2遮光導電パターンは、前記第1タッチセンシング配線と平行な複数のスリットを有し、
平面視において、前記複数の第1タッチセンシング配線と前記複数のスリットが重なる重畳部が形成されており、前記重畳部は、前記額縁部を構成している請求項16に記載の表示装置基板。
The second light-shielding conductive pattern has a plurality of slits parallel to the first touch sensing wiring,
The display device substrate according to claim 16, wherein an overlapping portion is formed in which the plurality of first touch sensing wires and the plurality of slits overlap in a plan view, and the overlapping portion constitutes the frame portion.
前記第1導電層及び前記第2導電層は、少なくとも、銅合金層が導電性金属酸化物層によって挟持された3層構造を有する請求項16に記載の表示装置基板。  The display device substrate according to claim 16, wherein the first conductive layer and the second conductive layer have a three-layer structure in which at least a copper alloy layer is sandwiched between conductive metal oxide layers. 平面視において前記複数の第1タッチセンシング配線と前記複数の第2タッチセンシング配線とによって区画される複数の画素を備え、
前記複数の画素は、カラーフィルタを備える請求項16に記載の表示装置基板。
A plurality of pixels partitioned by the plurality of first touch sensing wires and the plurality of second touch sensing wires in a plan view;
The display device substrate according to claim 16, wherein the plurality of pixels include a color filter.
JP2017547179A 2016-09-16 2016-09-16 Display device and display device substrate Active JP6365788B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/077442 WO2018051486A1 (en) 2016-09-16 2016-09-16 Display device and display device substrate

Publications (2)

Publication Number Publication Date
JP6365788B1 true JP6365788B1 (en) 2018-08-01
JPWO2018051486A1 JPWO2018051486A1 (en) 2018-09-13

Family

ID=61619443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017547179A Active JP6365788B1 (en) 2016-09-16 2016-09-16 Display device and display device substrate

Country Status (4)

Country Link
JP (1) JP6365788B1 (en)
KR (1) KR102190184B1 (en)
CN (1) CN109416598B (en)
WO (1) WO2018051486A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020003364A1 (en) * 2018-06-26 2020-01-02 凸版印刷株式会社 Black matrix substrate and display device
TWI751349B (en) * 2018-06-27 2022-01-01 日商凸版印刷股份有限公司 Black matrix substrate and display device
JP6804603B2 (en) * 2018-09-19 2020-12-23 シャープ株式会社 Manufacturing method of active matrix substrate and manufacturing method of liquid crystal display device with touch sensor using active matrix substrate
CN111124174B (en) * 2019-11-25 2022-11-18 江西卓讯微电子有限公司 Touch screen and electronic device
CN111857446B (en) 2020-07-13 2021-09-24 Tcl华星光电技术有限公司 Mask plate, display panel and preparation method of display panel
JP2022110853A (en) * 2021-01-19 2022-07-29 株式会社ジャパンディスプレイ Display device
CN116679475A (en) * 2023-06-27 2023-09-01 京东方科技集团股份有限公司 Cover plate, manufacturing method thereof, display module and display device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064003A (en) * 2003-08-08 2005-03-10 Mitsui Chemicals Inc Transparent electromagnetic wave shield and filter for display
JP2006114928A (en) * 2005-12-09 2006-04-27 Idemitsu Kosan Co Ltd N-type inorganic semiconductor, n-type inorganic semiconductor thin film and method of manufacturing the same
JP2006128108A (en) * 2004-10-28 2006-05-18 Samsung Sdi Co Ltd Organic light emission device
JP2006196760A (en) * 2005-01-14 2006-07-27 Mitsubishi Chemicals Corp Electromagnetic wave shielding film and display panel using the same
WO2011111748A1 (en) * 2010-03-11 2011-09-15 アルプス電気株式会社 Translucent inputting device
JP2012198740A (en) * 2011-03-22 2012-10-18 Panasonic Corp Touch panel and display device including touch panel
JP2015187701A (en) * 2013-12-02 2015-10-29 株式会社半導体エネルギー研究所 Display device and method for manufacturing the same
JP5807726B1 (en) * 2014-07-10 2015-11-10 凸版印刷株式会社 Black electrode substrate, black electrode substrate manufacturing method, and display device
JP2016051093A (en) * 2014-09-01 2016-04-11 三菱電機株式会社 Liquid crystal display panel and manufacturing method of the same
JP2016051145A (en) * 2014-09-02 2016-04-11 株式会社ジャパンディスプレイ Liquid crystal display device and electronic equipment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587726B2 (en) 1975-01-08 1983-02-12 東レ株式会社 Polyester blend yarn with excellent antistatic properties and its manufacturing method
JPS54119558A (en) 1978-03-10 1979-09-17 Teraoka Giken Kk Parison control apparatus
CN102937846B (en) 2006-06-09 2015-07-01 苹果公司 Touch screen liquid crystal display
JP2011095451A (en) 2009-10-29 2011-05-12 Sony Corp In-plane switching liquid crystal display device
WO2011162221A1 (en) * 2010-06-22 2011-12-29 日本写真印刷株式会社 Narrow-frame touch input sheet superior in anti-rusting property and production method thereof
EP2689552B1 (en) * 2011-03-25 2016-08-17 NTX Research SA Non-hierarchical infrastructure for managing twin-security keys of physical persons or of elements (igcp/pki).
JP5968275B2 (en) 2012-08-07 2016-08-10 株式会社ジャパンディスプレイ Display device with touch sensor and electronic device
TWM454587U (en) * 2012-09-14 2013-06-01 Inv Element Inc With use of a metal line is connected to the touch sensing layer electrode embedded touch display panel system
WO2014164005A1 (en) * 2013-03-11 2014-10-09 Applied Materials, Inc. Electrode surface roughness control for spray coating process for lithium ion battery
CN105164743B (en) 2013-03-15 2018-05-25 夏普株式会社 Active-matrix substrate, the manufacturing method of active-matrix substrate and display panel
TWI519852B (en) * 2013-04-01 2016-02-01 友達光電股份有限公司 Touch display device
US9223424B2 (en) * 2013-04-08 2015-12-29 Apple Inc. Electronic device signal routing structures with conductive adhesive
CN103309535A (en) * 2013-06-06 2013-09-18 敦泰科技有限公司 Capacitive touch screen

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064003A (en) * 2003-08-08 2005-03-10 Mitsui Chemicals Inc Transparent electromagnetic wave shield and filter for display
JP2006128108A (en) * 2004-10-28 2006-05-18 Samsung Sdi Co Ltd Organic light emission device
JP2006196760A (en) * 2005-01-14 2006-07-27 Mitsubishi Chemicals Corp Electromagnetic wave shielding film and display panel using the same
JP2006114928A (en) * 2005-12-09 2006-04-27 Idemitsu Kosan Co Ltd N-type inorganic semiconductor, n-type inorganic semiconductor thin film and method of manufacturing the same
WO2011111748A1 (en) * 2010-03-11 2011-09-15 アルプス電気株式会社 Translucent inputting device
JP2012198740A (en) * 2011-03-22 2012-10-18 Panasonic Corp Touch panel and display device including touch panel
JP2015187701A (en) * 2013-12-02 2015-10-29 株式会社半導体エネルギー研究所 Display device and method for manufacturing the same
JP5807726B1 (en) * 2014-07-10 2015-11-10 凸版印刷株式会社 Black electrode substrate, black electrode substrate manufacturing method, and display device
JP2016051093A (en) * 2014-09-01 2016-04-11 三菱電機株式会社 Liquid crystal display panel and manufacturing method of the same
JP2016051145A (en) * 2014-09-02 2016-04-11 株式会社ジャパンディスプレイ Liquid crystal display device and electronic equipment

Also Published As

Publication number Publication date
WO2018051486A1 (en) 2018-03-22
JPWO2018051486A1 (en) 2018-09-13
KR20190009386A (en) 2019-01-28
CN109416598A (en) 2019-03-01
CN109416598B (en) 2021-10-01
KR102190184B1 (en) 2020-12-11

Similar Documents

Publication Publication Date Title
JP6365788B1 (en) Display device and display device substrate
JP6175698B1 (en) Liquid crystal display
KR102051879B1 (en) Display device
JP6477910B2 (en) Display device and display device substrate
JP6330975B1 (en) Display device and display device substrate
JP6451897B1 (en) Display device and display device substrate
TWI685781B (en) Display device and display device substrate
JP6350754B1 (en) Display device and display device substrate
TWI715631B (en) Display device and display device substrate
TWI630534B (en) Display device and display device substrate
TWI686653B (en) Display device
TWI646518B (en) Display device and display device substrate
US20230209874A1 (en) Top emission type electroluminescence display having micro-cavity structure
TWI576744B (en) Liquid crystal display device

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20170907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6365788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250