JP6471242B2 - Mems素子およびその製造方法 - Google Patents

Mems素子およびその製造方法 Download PDF

Info

Publication number
JP6471242B2
JP6471242B2 JP2017549950A JP2017549950A JP6471242B2 JP 6471242 B2 JP6471242 B2 JP 6471242B2 JP 2017549950 A JP2017549950 A JP 2017549950A JP 2017549950 A JP2017549950 A JP 2017549950A JP 6471242 B2 JP6471242 B2 JP 6471242B2
Authority
JP
Japan
Prior art keywords
vibrating
facing
vibration
substrate
mems element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017549950A
Other languages
English (en)
Other versions
JPWO2017081806A1 (ja
Inventor
哲史 河村
哲史 河村
敬司 渡邉
敬司 渡邉
杉井 信之
信之 杉井
俊太郎 町田
俊太郎 町田
龍崎 大介
大介 龍崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2017081806A1 publication Critical patent/JPWO2017081806A1/ja
Application granted granted Critical
Publication of JP6471242B2 publication Critical patent/JP6471242B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00Electrostatic transducers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Micromachines (AREA)

Description

本発明は、MEMS素子に関し、特に、構成要素として振動素子を有するMEMS素子に適用して有効な技術に関するものである。
MEMS素子には構成要素として振動素子を有するものがある。構成要素として振動素子を有するMEMS素子は、さらに、シリコン基板などの深堀エッチングで形成するタイプと、シリコン基板などの表面上に成膜とエッチングを繰り返して形成するタイプとがある。
後者の一例として、容量検出型超音波トランスデューサ(CMUT:Capacitive Micro-machined Ultrasonic Transducers)が特許文献1および特許文献2に記載されている。CMUTは、被検体に超音波を送波し、被検体からの反射エコー信号を受波する機能を備えており、体内の腫瘍などの診断や、構造物の非破壊検査、流体の速度検知などに用いられている。
特許文献1および特許文献2において、CMUTを構成するセルには、容量を形成する上部電極と下部電極が設けられている。これらの上下電極間には動作時にバイアス電圧が印加される。そして、超音波の送信時には、駆動電圧信号源によって上下電極間に適切な波形(交流)の駆動電圧信号を印加することでメンブレンを振動させ、駆動電圧信号に応じた超音波を発生させる。逆に、超音波の受信時には、CMUTに到達した超音波によってメンブレンが振動することで上下電極間の静電容量が変化し、超音波に応じた電流信号が発生する。この電流信号を検出することで、受信した超音波を検出することができる。
また、非特許文献1のpp.1734−1735には基板表面上に3次元構造のMEMS素子を形成する手法の一例が紹介されている。ここで紹介されている手法では、成膜、フォトリソグラフィ、エッチング、表面研磨を複数回繰り返し、MEMS素子を作製する。
特表2014−510489号公報 WO2012/050172
The International Journal of Advanced Manufacturing Technology July 2013、Volume 67、Issue 5、pp.1721−1754
CMUTをはじめとした振動型MEMS素子は、バイアス電圧あるいは交流電圧が大きくなるほど振動が大きくなり、したがって、送受信信号を大きくすることができる。しかしながら、この電圧を大きくしすぎるとMEMS素子が破壊されてしまうという課題がある。また、振動を繰り返すうちに素子特性が劣化してしまうという課題がある。
さらに、基板表面上に形成するタイプのMEMS素子は、振動に必要な空洞部分を基板上面から直接アクセスできない内部箇所に形成する必要がある。そのため、その製造には膨大な工程数が必要であり、製造コストの低減が難しいという課題がある。
これらの課題の一因は、Chemical Vapor Deposition(CVD)やスパッタリングなどによって形成される膜を複数回積層して構成される構造にある。すなわち、振動部とその支持部および振動部と対向する対向部が別々に形成された膜からなること、さらにはこれらの膜中に含まれる不純物の量が多かったり、膜の密度が低かったりすることにより、電圧耐性や長期信頼性をこれ以上高めることが難しいためである。また、成膜、フォトリソグラフィ、エッチングという手順を複数回繰り返す必要があり、工程数を低減することが難しいためである。
以上を踏まえ、本発明の目的は、構成要素として振動素子を有し、かつ基板表面上に形成するMEMS素子において、電圧耐性と長期信頼性を向上することである。また、その製造工程において工程数を低減することである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
上記課題を解決する本発明の一側面は、基板と、記基板に垂直方向に振動する振動部と、振動部とは一つまたは複数の空洞を介して対向する対向部と、振動部と対向部とを接続する支持部とを有し、振動部と対向部と支持部とが、同一基材から連続一体に構成される構造の振動素子を構成するMEMS素子である。
本発明の他の一側面は、部材作製用基板を加工することで振動子を形成する振動子形成ステップ、振動子をマイクロマニピュレーションによりデバイス構築用基板上に移植する振動子構築ステップ、を備えることを特徴とするMEMS素子の製造方法である。
より具体的な実現例を例示すれば、部材作製用基板は、基材用基板、基材用基板に対向配置される基材、基材用基板と基材を接着する接着層、接着層と基材の間の一部にのみ存在する犠牲層を備える。また、振動子は、振動部、振動部と空隙を介して対向する対向部、振動部と対向部を接続する支持部を備える。そして、振動子形成ステップは、基材の一部を、接着層もしくは犠牲層の表面に達するまで除去することより、振動部、対向部、支持部、および、振動部、対向部、支持部と接続された延長部を形成するステップ、犠牲層を除去するステップ、振動部、対向部、支持部をプローブで保持するステップ、振動部、対向部、支持部と前記延長部を分離するステップ、を備える。
さらに具体的な例を挙げれば、デバイス構築用基板に下部電極を形成するステップを備え、振動子構築ステップは、プローブで保持された、振動部、対向部、支持部をデバイス構築用基板上に搬送するステップ、振動部、対向部、支持部を、対向部が下部電極に接するように配置するステップ、プローブを、振動部、対向部、支持部から切り離すステップ、を備える。
さらに具体的な例を挙げれば、下部電極の面積は、対向部の面積よりも大きく形成しておく。
本発明の他の一側面は、基板と、基板と平行な振動面を備える振動部と、振動部と空隙を介して対向する対向部と、振動部と対向部とを接続する支持部とを有し、振動部と対向部と支持部は、微視的に連続した構造であって、接合面や境界面を持たず、基板と対向部の間に下部電極を備え、振動面に電極を備え、下部電極および上部電極の間に電圧を印加することにより、前記振動部を振動させるMEMS素子である。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
基板に垂直方向に振動する振動部と、振動部の下部に存在する1つまたは複数の空洞部と、振動部とは空洞部を介して対向する対向部と、振動部と対向部とを接続する支持部とを有し、振動部と対向部と支持部とが同一基材から連続一体に構成される構造の振動素子を有するMEMS素子。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
デバイスにおいては、構成要素として振動素子を有し、かつ基板表面上に形成するMEMS素子において、電圧耐性と長期信頼性を向上することができる。さらに、製造方法においては、空洞部を持つMEMS素子の製造工程において工程数を低減できる。
本発明の実施例1におけるMEMS素子の構成を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の製造の途中段階を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の別の構成例を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の別の構成例を示す俯瞰図である。 本発明の実施例1におけるMEMS素子の別の構成例を示す俯瞰図である。 本発明の実施例2におけるMEMS素子の構成を示す俯瞰図である。
以下の実施例において、便宜上その必要があるときは、複数のセクションまたは実施例に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施例において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施例において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施例において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
本明細書等における「第1」、「第2」、「第3」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
また、以下の実施例を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施例を図面に基づいて詳細に説明する。
本発明の実施例1に係るMEMS素子を、図1〜図14を用いて説明する。
図1を用いて、まず、本発明の実施例1に係るMEMS素子MDの構成および動作原理を説明する。本実施例1に係るMEMS素子MDを構成する振動素子は、図1に示すとおり、デバイス構築用基板DSの主面上に構成される。デバイス構築用基板DS上に下部電極LEが配置され、その上に同一基材から一体連続に構成される対向部FM、支持部SM、振動部OMが配置される。対向部FMと振動部OMとの間には空洞部CAVが存在する。対向部FM、支持部SM、振動部OM、空洞部CAVが合わさり振動素子ODを構成する。振動部OMの上に上部電極UEが配置され、上部電極UEと下部電極LEにより容量が形成される。
デバイス構築用基板DSは例えばシリコンからなる。下部電極LEは例えばタングステンなどの金属材料からなる。対向部FM、支持部SM、振動部OMは例えば石英などの絶縁材料からなり、連続一体に構成される。連続一体の構成とは、例えば単一の石英基板を加工して形成した構成である。微視的には連続した構造となっており、対向部FM、支持部SM、振動部OMの間には、接合面や境界面を持たない。空洞部CAVについては、別途空洞部CAVのみ、あるいは振動素子OD全体を封止し、できるだけ真空に近い状態となっていることが望ましいが、空気などの気体が充填されていても良い。上部電極UEは例えばタングステンなどの金属材料からなる。
このMEMS素子MDの振動動作においては、上部電極UEと下部電極LEの間にバイアス電圧とそれに重畳させた交流の駆動電圧が印加され、振動部OMとその上の上部電極UEが図1の上下方向に振動する。また、信号受信器として動作させる際は、外部より受信した音波、超音波を含む振動信号や振動部OMへの微粒子の付着などにより振動状態が変化することを利用する。これらの結果、上部電極UE、下部電極LEの間の静電容量が変化し、振動に応じた電流信号が発生する。
MEMS素子MDの寸法は用途や特性により異なるが、一例をあげると、
下部電極LEの厚さ:100nm
上部電極UEの厚さ:100nm
振動部OMの厚さ:300nm
空洞部CAVの高さ:300nm
対向部FMの厚さ:300nm
振動素子ODの幅:50μm
振動素子ODの奥行き:500μm
である。既存の半導体製造技術により、このような寸法での加工を実現することができる。なお、特に振動素子ODの幅、振動素子ODの奥行きは用途によって大きく変わる。
次に、本発明の実施例1に係るMEMS素子MDの製造方法を図2〜図11を用いて説明する。
図2は部材作製用基板MSで、基材用基板BS、基材BM、接着層AL、犠牲層SLからなる。基材用基板BSは例えばシリコンからなる。基材BMは例えば石英などの絶縁材料からなる。接着層ALは例えば樹脂などの絶縁材料からなる。犠牲層SLはウェットエッチングのレートが基材BMよりも大きい材料、例えばタングステンなどの金属材料からなる。部材作製用基板MSは、例えば石英基板からなる基材BM上に金属膜を成膜し、フォトリソグラフィ、ドライエッチング、アッシングを施すことで犠牲層SLを形成し、接着層ALを用いてシリコン基板からなる基材用基板BSと接着することで形成される。
図3は、図2の部材作製用基板MSを加工した、MEMS素子の製造の途中段階を示す図である。図2の部材作成用基板MSにフォトリソグラフィ、ドライエッチング、アッシングを施すことで図3の構造を形成する。空洞部CAVは基材BMを貫通し、犠牲層SLに届いている。
図4は、図3の状態に続き、犠牲層SLをウェットエッチングにより除去し、得られた構造である。基材用基板BSは、後に対向部FM、支持部SM、振動部OMとなる部分BM(A)と、これを支える部分BM(B)に加工されている。犠牲層SLが除去された結果、部分BM(A)は部分BM(B)により空中に保持されている。
図5は、基材用基板BSの部分BM(A)の一部を保持する様子である。図5に示すとおり、マイクロマニピュレーション用のプローブPRにて基材BMの一部を保持する。保持の仕方は、静電力、ファンデルワールス力、樹脂や炭素、金属、絶縁材料による接着、はさみ構造によるグリップなどから必要に応じ適切な方法を選択する。
図6は、部分BM(A)と部分BM(B)を切断する様子を示す。図6に示すとおり、Focused Ion Beam(FIB)などによる局所的なエッチングによりプローブで保持した基材BMの一部分BM(A)を他の部分BM(B)から切り離す。
図7は別途準備したデバイス構築用基板DSで、例えばシリコンからなる。
図8は、図7のデバイス構築用基板DSの上に金属材料を成膜し、フォトリソグラフィ、ドライエッチング、アッシングを施すことで下部電極LEを形成した状態である。
図8で示した構造の上に、図6で切り離した基材BMの一部分BM(A)をマイクロマニピュレーションにより移動する。
図9は、プローブPRにより、一部分BM(A)が下部電極LEの上に搬送された状態を示している。図9に示されるように、下部電極LEの面積は、これと対向する一部分BM(A)の面積よりも大きく形成しておくと、位置決めが容易である。この場合、下部電極LEの面積は、上部電極UEの面積よりも大きくなる。
図10は、図9の状態から、部分BM(A)が下部電極LEの上に配置された状態である。下部電極LEと配置した基材BM(A)とは必要に応じ、また使用する材料に応じ、常温接合、陽極接合、FIBを利用した局所成膜などにより接合する。これらの接合方法は、公知の技術を採用してよい。
図11は振動素子に電極が形成された状態を示している。基材BM(A)上に金属材料を成膜し、フォトリソグラフィ、ドライエッチング、アッシングを施すことで、図11に示すように振動部OM上に上部電極UEを形成する。以上の工程により、MEMS素子MDが完成する。その後、必要に応じてこの上にCVD等で保護膜を形成したり、樹脂で埋め込んだりすることもできる。
実施例1に係るMEMS素子MDにおいては、振動素子ODを構成する対向部FM、支持部SM、振動部OMが同一基材からの連続一体構造として構成されているため、それぞれが別々に成膜された絶縁膜によって構成される構造に比べて電圧耐性や長期信頼性を高めることができる。また、この連続一体構造の振動素子ODが石英基板などからなる基材BMより形成されるため、CVDやスパッタリングなどにより成膜した膜に比べて膜中に含まれる不純物の量が少なかったり、膜の密度が高かったりする。そのため、CVDやスパッタリングなどにより成膜した膜より構成される場合に比べて電圧耐性や長期信頼性を高めることができる。
さらに、振動素子ODを構成する対向部FM、支持部SM、振動部OMが別々に成膜された絶縁膜によって構成される構造に比べ、フォトリソグラフィ、エッチング、アッシングなどの製造に必要な工程の数を低減することができる。振動素子ODを構成する対向部FM、支持部SM、振動部OMが別々に成膜された絶縁膜によって構成される構造の場合、振動素子ODを形成するために少なくとも3回の成膜と1回のフォトリソグラフィ、ドライエッチング、アッシング、ウェットエッチングが必要である。非特許文献1のpp.1734−1735に記載の方法で作製する場合は、これらの工程の回数がさらに増える。デバイス構築用基板上DSに異なる高さの空洞CAVを持つ振動素子ODを複数個作製する場合、上記の成膜、フォトリソグラフィ、エッチング、アッシングの回数が増加する。
図12〜図14は、複雑な形状を有する空洞CAVを備える変形例を示す。従来の製造方法では、例えば図12〜図14に示すような形状の空洞CAVを形成する場合、同様に成膜、フォトリソグラフィ、エッチング、アッシングの回数が増加する。一方、本実施例1のような方法では、振動素子ODの作製において成膜は不要であり、上述のいずれの場合においても、必要な工程は1回のフォトリソグラフィ、ドライエッチング、アッシング、ウェットエッチング、FIBエッチングで済む。本発明実施例では、振動部の基板側や対向部の上面に、複雑な凹凸構造を設けることも容易である。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
図15を用いて、本発明の実施例2に係るMEMS素子を説明する。
本実施例2に係るMEMS素子MDを構成する振動素子は、図15に示すとおり、デバイス構築用基板DSの主面上に構成される。デバイス構築用基板DS上に下部電極LEが配置され、その上に同一基材から一体連続に構成された対向部FM、支持部SM、振動部OMが配置される。対向部FMと振動部OMとの間には空間部OSが存在する。対向部FM、支持部SM、振動部OM、空間部OSが合わさり振動素子ODを構成する。振動部OMの上に上部電極UEが配置され、上部電極UEと下部電極LEにより容量が形成される。
デバイス構築用基板DSは例えばシリコンからなる。下部電極LEは例えばタングステンなどの金属材料からなる。対向部FM、支持部SM、振動部OMは例えば石英などの絶縁材料からなり、連続一体に構成される構造である。空間部OSについては、別途振動素子OD全体を封止し、できるだけ真空に近い状態となっていることが望ましいが、空気などの気体が充填されていても良い。上部電極UEは例えばタングステンなどの金属材料からなる。
このMEMS素子MDの振動動作においては、上部電極UEと下部電極LEの間にバイアス電圧とそれに重畳させた交流の駆動電圧が印加され、振動部OMとその上の上部電極UEが図15の上下方向に振動する。また、信号受信器として動作させる際は、外部より受信した音波、超音波を含む振動信号や振動部OMへの微粒子の付着などにより振動状態が変化することを利用する。これらの結果、上部電極UE、下部電極LEの間の静電容量が変化し、振動に応じた電流信号が発生する。バリエーションとして振動素子ODを構成する材料を圧電材料としたり、振動状態の変化を光学的な手法で検出したりすることも可能である。
図15のように、振動部がカンチレバー構造とし、共振周波数などの振動状態の変化により前記振動部に付着した微粒子の質量を計測することも可能となる。
本発明の実施例2に係るMEMS素子MDの製造方法、本発明の実施例2に係るMEMS素子MDにより得られる効果は、実施例1に係るMEMS素子MDの製造方法と実施例1に係るMEMS素子MDにより得られる効果に準じる。
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
本実施例では、振動素子は其々が単一基板を加工して形成されているので、振動素子が複数個接続されている場合には、複数個の振動素子同士の接触部に微小な段差や結晶面の不連続が生じることがある。
本発明は、超音波探触子やカンチレバーをはじめとした振動型MEMS素子に適用することができる。
AL・・・接着層
BM・・・基材
BS・・・基材用基板
CAV・・・空洞部
DS・・・デバイス構築用基板
FM・・・対向部
LE・・・下部電極
MD・・・MEMS素子
MS・・・部材作製用基板
OD・・・振動素子
OM・・・振動部
OS・・・空間部
PR・・・プローブ
SM・・・支持部
SL・・・犠牲層
UE・・・上部電極

Claims (13)

  1. 基板と、
    前記基板に垂直方向に振動する振動部と、
    前記振動部とは一つまたは複数の空洞を介して対向する対向部と、
    前記振動部と前記対向部とを接続する支持部とを有し、
    前記振動部と前記対向部と前記支持部とが、同一基材から連続一体に構成される構造の振動素子を構成するMEMS素子。
  2. 前記振動素子の前記基板側に下部電極を有し、
    前記振動素子の前記下部電極とは反対側に上部電極を有し、
    前記下部電極および前記上部電極に電圧を印加することで、前記振動部を振動する請求項1に記載のMEMS素子。
  3. 前記振動素子が複数個接続され,
    前記複数個の振動素子同士の接触部に微小な段差や結晶面の不連続を有する請求項1に記載のMEMS素子。
  4. 前記振動部がメンブレン構造であり、
    超音波の送受信を行なう請求項1に記載のMEMS素子。
  5. 前記振動部の前記基板側と前記対向部の上面に凹凸構造がある、請求項4に記載のMEMS素子。
  6. 前記振動部がカンチレバー構造であり、
    共振周波数の振動状態の変化により前記振動部に付着した微粒子の質量を計測する、請求項1に記載のMEMS素子。
  7. 部材作製用基板を加工することで振動子を形成する振動子形成ステップ、
    前記振動子をマイクロマニピュレーションによりデバイス構築用基板上に移植する振動子構築ステップ、
    を備え
    前記部材作製用基板は、
    基材用基板、該基材用基板に対向配置される基材、前記基材用基板と前記基材を接着する接着層、前記接着層と前記基材の間の一部にのみ存在する犠牲層を備え、
    前記振動子は、
    振動部、前記振動部と空隙を介して対向する対向部、前記振動部と前記対向部を接続する支持部を備え、
    前記振動子形成ステップは、
    前記基材の一部を、前記接着層もしくは前記犠牲層の表面に達するまで除去することより、前記振動部、前記対向部、前記支持部、および、前記振動部、前記対向部、前記支持部と接続された延長部を形成するステップ、
    前記犠牲層を除去するステップ、
    前記振動部、前記対向部、前記支持部をプローブで保持するステップ、
    前記振動部、前記対向部、前記支持部と前記延長部を分離するステップ、
    を備える、MEMS素子の製造方法。
  8. 前記デバイス構築用基板に下部電極を形成するステップを備え、
    前記振動子構築ステップは、
    前記プローブで保持された、前記振動部、前記対向部、前記支持部を前記デバイス構築用基板上に搬送するステップ、
    前記振動部、前記対向部、前記支持部を、前記対向部が前記下部電極に接するように配置するステップ、
    前記プローブを、前記振動部、前記対向部、前記支持部から切り離すステップ、
    を備える、請求項に記載のMEMS素子の製造方法。
  9. 前記下部電極の面積は、前記対向部の面積よりも大きく形成しておく、
    請求項に記載のMEMS素子の製造方法。
  10. 基板と、
    前記基板と平行な振動面を備える振動部と、
    前記振動部と空隙を介して対向する対向部と、
    前記振動部と前記対向部とを接続する支持部とを有し、
    前記振動部と前記対向部と前記支持部は、微視的に連続した構造であって、接合面や境界面を持たず、
    前記基板と前記対向部の間に下部電極を備え、
    前記振動面に上部電極を備え、
    前記下部電極および上部電極の間に電圧を印加することにより、前記振動部を振動させるMEMS素子。
  11. 前記振動部と前記対向部と前記支持部は、
    前記振動部を構成する第1の板状部と、
    前記対向部を構成し、前記第1の板状部と平行に空隙を介して配置される第2の板状部と、
    前記支持部を構成し、前記第1および第2の板状部と垂直に配置される第3の板状部からなる、
    請求項10記載のMEMS素子。
  12. 前記第1および第2の板状部と平行に空隙を介して配置される第4の板状部を備える、
    請求項11記載のMEMS素子。
  13. 前記第3の板状部と平行に空隙を介して配置される第5の板状部を備える、
    請求項12記載のMEMS素子。
JP2017549950A 2015-11-13 2015-11-13 Mems素子およびその製造方法 Expired - Fee Related JP6471242B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/081940 WO2017081806A1 (ja) 2015-11-13 2015-11-13 Mems素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017081806A1 JPWO2017081806A1 (ja) 2018-06-14
JP6471242B2 true JP6471242B2 (ja) 2019-02-13

Family

ID=58694776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017549950A Expired - Fee Related JP6471242B2 (ja) 2015-11-13 2015-11-13 Mems素子およびその製造方法

Country Status (2)

Country Link
JP (1) JP6471242B2 (ja)
WO (1) WO2017081806A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5597481B2 (ja) * 2010-08-24 2014-10-01 株式会社東芝 全閉型主電動機
KR101492033B1 (ko) * 2010-10-15 2015-02-10 가부시키가이샤 히타치 메디코 초음파 트랜스듀서 및 그것을 사용한 초음파 진단 장치
JP2013239899A (ja) * 2012-05-15 2013-11-28 Nippon Dempa Kogyo Co Ltd 振動子の製造方法
JP6071285B2 (ja) * 2012-07-06 2017-02-01 キヤノン株式会社 静電容量型トランスデューサ

Also Published As

Publication number Publication date
WO2017081806A1 (ja) 2017-05-18
JPWO2017081806A1 (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
US10076772B2 (en) Transducer and method for forming the same
JP6489234B2 (ja) 圧電素子、圧電マイクロフォン、圧電共振子及び圧電素子の製造方法
US20050200242A1 (en) Harmonic cMUT devices and fabrication methods
JP4755500B2 (ja) 超音波探触子
Na et al. Capacitive micromachined ultrasonic transducers based on annular cell geometry for air-coupled applications
CN108284054A (zh) 一种压电陶瓷超声线性相控阵列换能器及其制备方法
JP6471242B2 (ja) Mems素子およびその製造方法
Rufer et al. Micro-acoustic source for hearing applications fabricated with 0.35 μm CMOS-MEMS process
Yaacob et al. Theoretical characterization of square piezoelectric micro ultrasonic transducer for underwater applications
US9820056B2 (en) Acoustic galvanic isolation device
JP7215802B2 (ja) 微細機械加工素子のアレイを含むデバイスを設計及び製造するためのプロセス、そのようなプロセスの最後に得られるデバイス
JP2012119831A (ja) 超音波振動子ユニット、及び超音波プローブ
JP2015103821A (ja) 静電容量型トランスデューサ及びその作製方法
CN112697262B (zh) 水听器及其制造方法
CN114950924A (zh) 一种具有弧形或斜面声腔的mems压电超声波换能器阵列
JP2008212916A (ja) 超音波複合振動装置
WO2021106266A1 (ja) 圧電デバイス
US11417309B2 (en) Ultrasonic transducer with via formed in piezoelectric element and method of fabricating an ultrasonic transducer including milling a piezoelectric substrate
JP2018504273A (ja) 有効プレートモード伝播エリアを定義する埋め込み型機械的反射器を有する振動装置及びこの装置を有するモバイル装置
Kim et al. Characterization and modeling of an acoustic sensor using AlN thin-film for frequency selectivity
US20220401994A1 (en) Ultrasonic transducer
JP2016053513A (ja) 超音波振動子およびそれを用いた超音波流量計
JP2010281789A (ja) 静電型デバイス
JP2015115631A (ja) 静電容量型トランスデューサ、及びその製造方法
JP2009094690A (ja) 発振子及び該発振子を有する発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6471242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees