JP6443668B2 - Support glass substrate and laminate using the same - Google Patents

Support glass substrate and laminate using the same Download PDF

Info

Publication number
JP6443668B2
JP6443668B2 JP2014255236A JP2014255236A JP6443668B2 JP 6443668 B2 JP6443668 B2 JP 6443668B2 JP 2014255236 A JP2014255236 A JP 2014255236A JP 2014255236 A JP2014255236 A JP 2014255236A JP 6443668 B2 JP6443668 B2 JP 6443668B2
Authority
JP
Japan
Prior art keywords
glass substrate
substrate
supporting
less
processed substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014255236A
Other languages
Japanese (ja)
Other versions
JP2016113341A (en
Inventor
鈴木 良太
良太 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Glass Co Ltd
Original Assignee
Nippon Electric Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=56140958&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6443668(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Electric Glass Co Ltd filed Critical Nippon Electric Glass Co Ltd
Priority to JP2014255236A priority Critical patent/JP6443668B2/en
Publication of JP2016113341A publication Critical patent/JP2016113341A/en
Application granted granted Critical
Publication of JP6443668B2 publication Critical patent/JP6443668B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、支持ガラス基板及びこれを用いた積層体に関し、具体的には、半導体パッケージの製造工程で加工基板の支持に用いる支持ガラス基板及びこれを用いた積層体に関する。   The present invention relates to a supporting glass substrate and a laminate using the same, and more specifically to a supporting glass substrate used for supporting a processed substrate in a semiconductor package manufacturing process and a laminate using the same.

携帯電話、ノート型パーソナルコンピュータ、PDA(Personal Data Assistance)等の携帯型電子機器には、小型化及び軽量化が要求されている。これに伴い、これらの電子機器に用いられる半導体チップの実装スペースも厳しく制限されており、半導体チップの高密度な実装が課題になっている。そこで、近年では、三次元実装技術、すなわち半導体チップ同士を積層し、各半導体チップ間を配線接続することにより、半導体パッケージの高密度実装を図っている。   Mobile electronic devices such as mobile phones, notebook personal computers, and PDAs (Personal Data Assistance) are required to be smaller and lighter. Along with this, the mounting space of semiconductor chips used in these electronic devices is also strictly limited, and high-density mounting of semiconductor chips has become a problem. Therefore, in recent years, high-density mounting of semiconductor packages has been achieved by three-dimensional mounting technology, that is, by stacking semiconductor chips and interconnecting the semiconductor chips.

また、従来のウエハレベルパッケージ(WLP)は、バンプをウエハの状態で形成した後、ダイシングで個片化することにより作製されている。しかし、従来のWLPは、ピン数を増加させ難いことに加えて、半導体チップの裏面が露出した状態で実装されるため、半導体チップの欠け等が発生し易いという問題があった。   In addition, a conventional wafer level package (WLP) is manufactured by forming bumps in a wafer state and then dicing them into individual pieces. However, in the conventional WLP, in addition to the difficulty of increasing the number of pins, since the back surface of the semiconductor chip is mounted, the semiconductor chip is likely to be chipped.

そこで、新たなWLPとして、fan out型のWLPが提案されている。fan out型のWLPは、ピン数を増加させることが可能であり、また半導体チップの端部を保護することにより、半導体チップの欠け等を防止することができる。   Therefore, a fan-out type WLP has been proposed as a new WLP. The fan-out type WLP can increase the number of pins, and can prevent chipping of the semiconductor chip by protecting the end portion of the semiconductor chip.

fan out型のWLPでは、複数の半導体チップを樹脂の封止材でモールドして、加工基板を形成した後に、加工基板の一方の表面に配線する工程、半田バンプを形成する工程等を有する。   In the fan-out type WLP, a plurality of semiconductor chips are molded with a resin sealing material to form a processed substrate, and then a step of wiring on one surface of the processed substrate, a step of forming solder bumps, and the like are included.

これらの工程は、約200℃の熱処理を伴うため、封止材が変形して、加工基板が寸法変化する虞がある。加工基板が寸法変化すると、加工基板の一方の表面に対して、高密度に配線することが困難になり、また半田バンプを正確に形成することも困難になる。   Since these steps involve a heat treatment at about 200 ° C., the sealing material may be deformed and the processed substrate may change in dimensions. When the dimension of the processed substrate changes, it becomes difficult to perform wiring with high density on one surface of the processed substrate, and it becomes difficult to accurately form solder bumps.

加工基板の寸法変化を抑制するために、加工基板を支持するための支持基板を用いることが有効である。しかし、支持基板を用いた場合であっても、加工基板の寸法変化が生じる場合があった。特に、加工基板内で半導体チップの割合が多く、封止材の割合が少ない場合に、加工基板の寸法変化が生じ易かった。   In order to suppress the dimensional change of the processed substrate, it is effective to use a support substrate for supporting the processed substrate. However, even when a support substrate is used, there is a case where a dimensional change of the processed substrate occurs. In particular, when the ratio of the semiconductor chip is large and the ratio of the sealing material is small in the processed substrate, the dimensional change of the processed substrate is likely to occur.

本発明は、上記事情に鑑みなされたものであり、その技術的課題は、加工基板内で半導体チップの割合が多く、封止材の割合が少ない場合に、加工基板の寸法変化を生じさせ難い支持基板及びこれを用いた積層体を創案することにより、半導体パッケージの高密度実装に寄与することである。   The present invention has been made in view of the above circumstances, and the technical problem thereof is that it is difficult to cause a dimensional change of the processed substrate when the ratio of the semiconductor chip is large in the processed substrate and the ratio of the sealing material is small. The idea is to contribute to high-density mounting of semiconductor packages by creating a support substrate and a laminate using the same.

本発明者は、種々の実験を繰り返した結果、支持基板としてガラス基板を採択すると共に、このガラス基板の熱膨張係数を厳密に規制することにより、上記技術的課題を解決し得ることを見出し、本発明として、提案するものである。すなわち、本発明の支持ガラス基板は、20〜200℃の温度範囲における平均線熱膨張係数が28×10−7/℃超であり、且つ50×10−7/℃未満であることを特徴とする。ここで、「20〜200℃の温度範囲における平均線熱膨張係数」は、ディラトメーターで測定可能である。 As a result of repeating various experiments, the present inventor has found that the above technical problem can be solved by adopting a glass substrate as a support substrate and strictly regulating the thermal expansion coefficient of the glass substrate. The present invention is proposed. That is, the supporting glass substrate of the present invention has an average linear thermal expansion coefficient in the temperature range of 20 to 200 ° C. of more than 28 × 10 −7 / ° C. and less than 50 × 10 −7 / ° C. To do. Here, the “average linear thermal expansion coefficient in the temperature range of 20 to 200 ° C.” can be measured with a dilatometer.

ガラス基板は、表面を平滑化し易く、且つ剛性を有する。よって、支持基板としてガラス基板を用いると、加工基板を強固、且つ正確に支持することが可能になる。またガラス基板は、紫外光等の光を透過し易い。よって、支持基板としてガラス基板を用いると、接着層等を設けることにより加工基板と支持ガラス基板を容易に固定することができる。また剥離層等を設けることにより加工基板と支持ガラス基板を容易に分離することもできる。   The glass substrate is easy to smooth the surface and has rigidity. Therefore, when a glass substrate is used as the support substrate, the processed substrate can be supported firmly and accurately. In addition, the glass substrate easily transmits light such as ultraviolet light. Therefore, when a glass substrate is used as the support substrate, the processed substrate and the support glass substrate can be easily fixed by providing an adhesive layer or the like. Further, by providing a release layer or the like, the processed substrate and the supporting glass substrate can be easily separated.

また、本発明の支持ガラス基板では、20〜200℃の温度範囲における平均線熱膨張係数が28×10−7/℃超であり、且つ50×10−7/℃未満に規制されている。このようにすれば、加工基板内で半導体チップの割合が多く、封止材の割合が少ない場合に、加工基板と支持ガラス基板の熱膨張係数が整合し易くなる。そして、両者の熱膨張係数が整合すると、加工処理時に加工基板の寸法変化(特に、反り変形)を抑制し易くなる。結果として、加工基板の一方の表面に対して、高密度に配線することが可能になり、また半田バンプを正確に形成することも可能になる。 Moreover, in the support glass substrate of this invention, the average linear thermal expansion coefficient in the temperature range of 20-200 degreeC is more than 28 * 10 < -7 > / degreeC, and is regulated below 50 * 10 < -7 > / degreeC. If it does in this way, when the ratio of a semiconductor chip is large in a processed substrate and the ratio of a sealing material is small, it will become easy to match | combine the thermal expansion coefficient of a processed substrate and a support glass substrate. When the thermal expansion coefficients of the two match, it becomes easy to suppress a dimensional change (particularly warp deformation) of the processed substrate during processing. As a result, wiring on one surface of the processed substrate can be performed with high density, and solder bumps can be accurately formed.

第二に、本発明の支持ガラス基板は、30〜380℃の温度範囲における平均線熱膨張係数が30×10−7/℃超であり、且つ50×10−7/℃未満であることを特徴とする。ここで、「30〜380℃の温度範囲における平均線熱膨張係数」は、ディラトメーターで測定可能である。 Second, the support glass substrate of the present invention has an average linear thermal expansion coefficient in the temperature range of 30 to 380 ° C. of more than 30 × 10 −7 / ° C. and less than 50 × 10 −7 / ° C. Features. Here, the “average linear thermal expansion coefficient in the temperature range of 30 to 380 ° C.” can be measured with a dilatometer.

第三に、本発明の支持ガラス基板は、半導体パッケージの製造工程で加工基板の支持に用いることが好ましい。   Third, the supporting glass substrate of the present invention is preferably used for supporting a processed substrate in a semiconductor package manufacturing process.

第四に、本発明の支持ガラス基板は、ヤング率が75GPa以上であることが好ましい。ここで、「ヤング率」は、曲げ共振法により測定した値を指す。なお、1GPaは、約101.9Kgf/mmに相当する。 Fourth, the supporting glass substrate of the present invention preferably has a Young's modulus of 75 GPa or more. Here, “Young's modulus” refers to a value measured by a bending resonance method. 1 GPa corresponds to approximately 101.9 kgf / mm 2 .

第五に、本発明の支持ガラス基板は、ガラス組成として、質量%で、SiO 50〜80%、Al 15〜25%、B 0〜5%、MgO 0〜5%、CaO 0〜5%、SrO 0〜5%、BaO 0〜5%、ZnO 0〜5%、LiO+NaO+KO 1〜15%、LiO 0〜10%、NaO 0〜5%、KO 0〜5%、TiO 0〜7%、ZrO 0〜7%、P 0〜10%を含有することが好ましい。このようにすれば、ヤング率を高めつつ、熱膨張係数を低下させ易くなる。ここで、「LiO+NaO+KO」は、LiO、NaO及びKOの合量である。 Fifth, the supporting glass substrate of the present invention has a glass composition of 50% by mass of SiO 2 50-80%, Al 2 O 3 15-25%, B 2 O 3 0-5%, MgO 0-5%. , CaO 0~5%, SrO 0~5% , BaO 0~5%, 0~5% ZnO, Li 2 O + Na 2 O + K 2 O 1~15%, Li 2 O 0~10%, Na 2 O 0~ 5%, K 2 O 0 to 5%, TiO 2 0 to 7%, ZrO 2 0 to 7%, P 2 O 5 0 to 10% are preferably contained. If it does in this way, it will become easy to reduce a thermal expansion coefficient, raising Young's modulus. Here, “Li 2 O + Na 2 O + K 2 O” is the total amount of Li 2 O, Na 2 O and K 2 O.

第六に、本発明の支持ガラス基板は、ガラス組成として、質量%で、SiO 55〜70%、Al 20〜25%、B 0〜3%、MgO 0〜3%、CaO 0〜3%、SrO 0〜3%、BaO 0〜3%、ZnO 0〜3%、LiO+NaO+KO 1〜10%、LiO 0〜7%、NaO 0〜3%、KO 0〜3%、TiO 0〜5%、ZrO 0〜5%、P 0〜5%を含有することが好ましい。このようにすれば、ヤング率を更に高めつつ、熱膨張係数を低下させ易くなる。 Sixth, the supporting glass substrate of the present invention has a glass composition, in mass%, SiO 2 55~70%, Al 2 O 3 20~25%, B 2 O 3 0~3%, MgO 0~3% , CaO 0-3%, SrO 0-3%, BaO 0-3%, ZnO 0-3%, Li 2 O + Na 2 O + K 2 O 1-10%, Li 2 O 0-7%, Na 2 O 0 3%, K 2 O 0~3% , TiO 2 0~5%, ZrO 2 0~5%, preferably contains P 2 O 5 0~5%. If it does in this way, it will become easy to reduce a thermal expansion coefficient, raising Young's modulus further.

第七に、本発明の支持ガラス基板は、板厚が2.0mm未満であり、且つ板厚偏差が2μm以下であることが好ましい。   Seventh, the supporting glass substrate of the present invention preferably has a thickness of less than 2.0 mm and a thickness deviation of 2 μm or less.

第八に、本発明の積層体は、少なくとも加工基板と加工基板を支持するための支持ガラス基板とを備える積層体であって、支持ガラス基板が上記の支持ガラス基板であることが好ましい。   Eighth, the laminate of the present invention is a laminate comprising at least a processed substrate and a supporting glass substrate for supporting the processed substrate, and the supporting glass substrate is preferably the above supporting glass substrate.

第九に、本発明の半導体パッケージの製造方法は、少なくとも加工基板と加工基板を支持するための支持ガラス基板とを備える積層体を用意する工程と、加工基板に対して、加工処理を行う工程と、を有すると共に、支持ガラス基板が上記の支持ガラス基板であることが好ましい。   Ninthly, the method for manufacturing a semiconductor package of the present invention includes a step of preparing a laminate including at least a processed substrate and a supporting glass substrate for supporting the processed substrate, and a step of performing a processing process on the processed substrate. It is preferable that the supporting glass substrate is the above supporting glass substrate.

第十に、本発明の半導体パッケージの製造方法は、加工処理が、加工基板の一方の表面に配線する工程を含むことが好ましい。   10thly, it is preferable that the manufacturing method of the semiconductor package of this invention includes the process of wiring to one surface of a process board | substrate.

第十一に、本発明の半導体パッケージの製造方法は、加工処理が、加工基板の一方の表面に半田バンプを形成する工程を含むことが好ましい。   Eleventhly, in the semiconductor package manufacturing method of the present invention, it is preferable that the processing includes a step of forming solder bumps on one surface of the processed substrate.

第十二に、本発明の半導体パッケージは、上記の半導体パッケージの製造方法により作製されたことが好ましい。   12thly, it is preferable that the semiconductor package of this invention was produced by the manufacturing method of said semiconductor package.

第十三に、本発明の電子機器は、半導体パッケージを備える電子機器であって、半導体パッケージが、上記の半導体パッケージであることが好ましい。   13thly, the electronic device of this invention is an electronic device provided with a semiconductor package, Comprising: It is preferable that a semiconductor package is said semiconductor package.

本発明の積層体の一例を示す概念斜視図である。It is a conceptual perspective view which shows an example of the laminated body of this invention. fan out型のWLPの製造工程を示す概念断面図である。It is a conceptual sectional view showing a manufacturing process of a fan out type WLP.

本発明の支持ガラス基板において、20〜200℃の温度範囲における平均線熱膨張係数は28×10−7/℃超、且つ50×10−7/℃未満であり、好ましくは33×10−7/℃以上、且つ49×10−7/℃以下、より好ましくは35×10−7/℃以上、且つ45×10−7/℃以下、特に好ましくは37×10−7/℃以上、且つ43×10−7/℃以下である。20〜200℃の温度範囲における平均線熱膨張係数が上記範囲外になると、加工基板と支持ガラス基板の熱膨張係数が整合し難くなる。そして、両者の熱膨張係数が不整合になると、加工処理時に加工基板の寸法変化(特に、反り変形)が生じ易くなる。 In the supporting glass substrate of the present invention, the average linear thermal expansion coefficient in the temperature range of 20 to 200 ° C. is more than 28 × 10 −7 / ° C. and less than 50 × 10 −7 / ° C., preferably 33 × 10 −7. / ° C. or more and 49 × 10 −7 / ° C. or less, more preferably 35 × 10 −7 / ° C. or more and 45 × 10 −7 / ° C. or less, particularly preferably 37 × 10 −7 / ° C. or more and 43 × 10 −7 / ° C. or less. When the average linear thermal expansion coefficient in the temperature range of 20 to 200 ° C. is outside the above range, the thermal expansion coefficients of the processed substrate and the supporting glass substrate are difficult to match. If the thermal expansion coefficients of the two are mismatched, a dimensional change (particularly warp deformation) of the processed substrate is likely to occur during processing.

30〜380℃の温度範囲における平均線熱膨張係数は30×10−7/℃超であり、且つ50×10−7/℃未満であり、好ましくは35×10−7/℃以上、且つ49×10−7/℃以下、特に好ましくは38×10−7/℃以上、且つ45×10−7/℃以下である。30〜380℃の温度範囲における平均線熱膨張係数が上記範囲外になると、加工基板と支持ガラス基板の熱膨張係数が整合し難くなる。そして、両者の熱膨張係数が不整合になると、加工処理時に加工基板の寸法変化(特に、反り変形)が生じ易くなる。 The average linear thermal expansion coefficient in the temperature range of 30 to 380 ° C. is more than 30 × 10 −7 / ° C. and less than 50 × 10 −7 / ° C., preferably 35 × 10 −7 / ° C. or more and 49 × 10 −7 / ° C. or lower, particularly preferably 38 × 10 −7 / ° C. or higher and 45 × 10 −7 / ° C. or lower. When the average linear thermal expansion coefficient in the temperature range of 30 to 380 ° C. is out of the above range, it becomes difficult to match the thermal expansion coefficients of the processed substrate and the supporting glass substrate. If the thermal expansion coefficients of the two are mismatched, a dimensional change (particularly warp deformation) of the processed substrate is likely to occur during processing.

本発明の支持ガラス基板は、ガラス組成として、質量%で、SiO 50〜80%、Al 15〜25%、B 0〜5%、MgO 0〜5%、CaO 0〜5%、SrO 0〜5%、BaO 0〜5%、ZnO 0〜5%、LiO+NaO+KO 1〜15%、LiO 0〜10%、NaO 0〜5%、KO 0〜5%、TiO 0〜7%、ZrO 0〜7%、P 0〜10%を含有することが好ましい。上記のように各成分の含有量を限定した理由を以下に示す。なお、各成分の含有量の説明において、%表示は、特に断りがある場合を除き、質量%を表す。 The supporting glass substrate of the present invention has a glass composition of mass%, SiO 2 50-80%, Al 2 O 3 15-25%, B 2 O 3 0-5%, MgO 0-5%, CaO 0 5%, SrO 0~5%, BaO 0~5%, 0~5% ZnO, Li 2 O + Na 2 O + K 2 O 1~15%, Li 2 O 0~10%, Na 2 O 0~5%, K 2 O 0~5%, TiO 2 0~7 %, ZrO 2 0~7%, preferably contains P 2 O 5 0~10%. The reason for limiting the content of each component as described above will be described below. In addition, in description of content of each component,% display represents the mass% unless there is particular notice.

SiOは、ガラスの骨格を形成する主成分である。SiOの含有量は、好ましくは50〜80%、55〜75%、58〜70%、特に60〜68%である。SiOの含有量が少な過ぎると、ヤング率、耐酸性が低下し易くなる。一方、SiOの含有量が多過ぎると、高温粘度が高くなり、溶融性が低下し易くなることに加えて、クリストバライト等の失透結晶が析出し易くなって、液相温度が上昇し易くなる。 SiO 2 is a main component that forms a glass skeleton. The content of SiO 2 is preferably 50 to 80%, 55 to 75%, 58 to 70%, particularly 60 to 68%. When the content of SiO 2 is too small, the Young's modulus, acid resistance tends to decrease. On the other hand, if the content of SiO 2 is too large, the high-temperature viscosity becomes high and the meltability tends to decrease, and devitrification crystals such as cristobalite are likely to precipitate, and the liquidus temperature is likely to rise. Become.

Alは、ヤング率を高める成分であると共に、分相、失透を抑制する成分である。Alの含有量は、好ましくは15〜25%、16〜25%、17〜24%、特に18〜23%である。Alの含有量が少な過ぎると、ヤング率が低下し易くなり、またガラスが分相、失透し易くなる。一方、Alの含有量が多過ぎると、高温粘度が高くなり、溶融性、成形性が低下し易くなる。 Al 2 O 3 is a component that enhances the Young's modulus and a component that suppresses phase separation and devitrification. The content of Al 2 O 3 is preferably 15 to 25%, 16 to 25%, 17 to 24%, particularly 18 to 23%. When the content of Al 2 O 3 is too small, easily Young's modulus is lowered and also the glass phase separation, easily devitrified. On the other hand, when the content of Al 2 O 3 is too large, the higher the viscosity at high temperature meltability, moldability tends to decrease.

は、溶融性、耐失透性を高める成分であり、また傷の付き易さを改善して、強度を高める成分であるが、その含有量が多くなると、ヤング率、耐酸性が低下し易くなる。よって、Bの含有量は、好ましくは0〜5%、0〜4%、0〜3%、0〜2%、0〜1%、特に0〜0.1%である。 B 2 O 3 is a component that enhances meltability and devitrification resistance, and is a component that improves the ease of scratching and increases strength, but when its content increases, Young's modulus, acid resistance Tends to decrease. Therefore, the content of B 2 O 3 is preferably 0 to 5%, 0 to 4%, 0 to 3%, 0 to 2%, 0 to 1%, particularly 0 to 0.1%.

MgOは、高温粘性を下げて、溶融性を高める成分であり、アルカリ土類金属酸化物の中では、ヤング率を顕著に高める成分であるが、その含有量が多くなると、耐失透性が低下し易くなる。よって、MgOの含有量は、好ましくは0〜5%、0〜4%、0〜3%、0〜2%、0〜1%、特に0〜0.1%である。   MgO is a component that lowers the viscosity at high temperature and increases the meltability. Among alkaline earth metal oxides, MgO is a component that significantly increases the Young's modulus, but when its content increases, devitrification resistance increases. It tends to decrease. Therefore, the content of MgO is preferably 0 to 5%, 0 to 4%, 0 to 3%, 0 to 2%, 0 to 1%, particularly 0 to 0.1%.

CaOは、高温粘性を下げて、溶融性を高める成分であり、またアルカリ土類金属酸化物の中では、導入原料が比較的安価であるため、原料コストを低廉化する成分であるが、その含有量が多くなると、耐失透性が低下し易くなる。よって、CaOの含有量は、好ましくは0〜5%、0〜4%、0〜3%、0〜2%、0〜1%、特に0〜0.1%である。   CaO is a component that lowers the viscosity at high temperature and increases the meltability, and among the alkaline earth metal oxides, since the introduced raw material is relatively inexpensive, it is a component that lowers the raw material cost. When the content increases, the devitrification resistance tends to be lowered. Therefore, the content of CaO is preferably 0 to 5%, 0 to 4%, 0 to 3%, 0 to 2%, 0 to 1%, particularly 0 to 0.1%.

SrOは、分相を抑制し、耐失透性を高める成分であるが、その含有量が多くなると、バッチコストや熱膨張係数が上昇し易くなる。よって、SrOの含有量は、好ましくは0〜5%、0〜4%、0〜3%、0〜2%、0〜1%、特に0〜0.1%である。   SrO is a component that suppresses phase separation and increases devitrification resistance. However, when its content increases, batch cost and thermal expansion coefficient tend to increase. Therefore, the content of SrO is preferably 0 to 5%, 0 to 4%, 0 to 3%, 0 to 2%, 0 to 1%, particularly 0 to 0.1%.

BaOは、耐失透性を高める成分であるが、その含有量が多くなると、バッチコストや熱膨張係数が上昇し易くなる。よって、BaOの含有量は、好ましくは0〜5%、0〜4%、0〜3%、0〜2%、0〜1%、特に0〜0.1%である。   BaO is a component that enhances devitrification resistance. However, when its content increases, the batch cost and the coefficient of thermal expansion tend to increase. Therefore, the content of BaO is preferably 0 to 5%, 0 to 4%, 0 to 3%, 0 to 2%, 0 to 1%, particularly 0 to 0.1%.

ZnOは、高温粘性を下げて、溶融性を高める成分であるが、その含有量が多くなると、耐失透性が低下し易くなる。よって、ZnOの含有量は、好ましくは0〜5%、0〜4%、0〜3%、0〜2%、0〜1%、特に0〜0.1%である。   ZnO is a component that lowers the high-temperature viscosity and increases the meltability, but when its content increases, the devitrification resistance tends to decrease. Therefore, the content of ZnO is preferably 0 to 5%, 0 to 4%, 0 to 3%, 0 to 2%, 0 to 1%, particularly 0 to 0.1%.

LiO、NaO及びKOは、高温粘性を下げて、溶融性、成形性を高める成分であるが、それらの合量が多くなると、熱膨張係数が不当に上昇したり、耐失透性が低下し易くなる。よって、LiO+NaO+KOの含有量は、好ましくは1〜15%、1〜10%、2〜9%、3〜8%、特に4〜7%である。 Li 2 O, Na 2 O and K 2 O are components that lower the high-temperature viscosity and increase the meltability and moldability. However, if the total amount thereof increases, the thermal expansion coefficient increases unduly, Devitrification tends to decrease. Therefore, the content of Li 2 O + Na 2 O + K 2 O is preferably 1 to 15%, 1 to 10%, 2 to 9%, 3 to 8%, particularly 4 to 7%.

LiOは、高温粘性を下げて、溶融性、成形性を顕著に高める成分であるが、その含有量が多くなると、熱膨張係数が不当に上昇したり、耐失透性が低下し易くなる。よって、LiOの含有量は、好ましくは0〜10%、0.1〜9%、1〜8%、2〜7%、特に3〜6%である。 Li 2 O is a component that significantly increases the meltability and moldability by lowering the high-temperature viscosity, but if its content increases, the thermal expansion coefficient is unduly increased or the devitrification resistance is liable to decrease. Become. Therefore, the content of Li 2 O is preferably 0 to 10%, 0.1 to 9%, 1 to 8%, 2 to 7%, particularly 3 to 6%.

NaOは、高温粘性を下げて、溶融性を高める成分であるが、その含有量が多くなると、熱膨張係数が不当に上昇したり、耐失透性が低下し易くなる。よって、NaOの含有量は、好ましくは0〜5%、0〜4%、0〜3%、0〜2%、0〜1%、特に0〜0.1%である。 Na 2 O is a component that lowers the high-temperature viscosity and increases the meltability. However, when its content is increased, the thermal expansion coefficient is unduly increased or the devitrification resistance is liable to decrease. Therefore, the content of Na 2 O is preferably 0 to 5%, 0 to 4%, 0 to 3%, 0 to 2%, 0 to 1%, particularly 0 to 0.1%.

Oは、高温粘性を下げて、溶融性を高める成分であるが、その含有量が多くなると、熱膨張係数が不当に上昇したり、耐失透性が低下し易くなる。よって、KOの含有量は、好ましくは0〜5%、0〜4%、0〜3%、0〜2%、0〜1%、特に0〜0.1%である。 K 2 O is a component that lowers the high-temperature viscosity and increases the meltability. However, when its content is increased, the thermal expansion coefficient is unduly increased or the devitrification resistance is liable to decrease. Therefore, the content of K 2 O is preferably 0 to 5%, 0 to 4%, 0 to 3%, 0 to 2%, 0 to 1%, particularly 0 to 0.1%.

TiOは、高温粘性を下げて、溶融性を高める成分であると共に、ソラリゼーションを抑制する成分であるが、その含有量が多くなると、ガラスが着色し、透過率が低下し易くなる。よって、TiOの含有量は、好ましくは0〜10%、0.1〜7%、0.5〜5%、特に1〜3%である。 TiO 2 is a component that lowers the viscosity at high temperature and increases the meltability, and is a component that suppresses solarization. However, when its content increases, the glass is colored and the transmittance tends to decrease. Therefore, the content of TiO 2 is preferably 0 to 10%, 0.1 to 7%, 0.5 to 5%, particularly 1 to 3%.

ZrOは、耐薬品性、ヤング率を改善する成分であるが、その含有量が多くなると、ガラスが失透し易くなり、また導入原料が難溶解性であるため、未溶解の結晶性異物がガラス基板に混入する虞がある。よって、ZrOの含有量は、好ましくは0〜10%、0.1〜7%、0.5〜5%、特に1〜3%である。 ZrO 2 is a component that improves chemical resistance and Young's modulus. However, if the content of ZrO 2 increases, the glass tends to devitrify, and the introduced raw material is difficult to dissolve. May be mixed into the glass substrate. Therefore, the content of ZrO 2 is preferably 0 to 10%, 0.1 to 7%, 0.5 to 5%, particularly 1 to 3%.

は、失透結晶の析出を抑制し得る成分であるが、その含有量が多くなると、ガラスが分相し易くなる。よって、Pの含有量は、好ましくは0〜10%、0.1〜5%、0.5〜3%、特に1〜2%である。 P 2 O 5 is a component that can suppress the precipitation of devitrified crystals. However, when the content of P 2 O 5 increases, the glass tends to phase-separate. Therefore, the content of P 2 O 5 is preferably 0 to 10%, 0.1 to 5%, 0.5 to 3%, particularly 1 to 2%.

上記成分以外にも、任意成分として、他の成分を導入してもよい。なお、上記成分以外の他の成分の含有量は、本発明の効果を的確に享受する観点から、合量で10%以下、特に5%以下が好ましい。   In addition to the above components, other components may be introduced as optional components. In addition, the content of other components other than the above components is preferably 10% or less, and particularly preferably 5% or less in total, from the viewpoint of accurately enjoying the effects of the present invention.

清澄剤として、Asが有効に作用するが、環境的観点で言えば、この成分を極力低減することが好ましい。Asの含有量は、好ましくは1%以下、0.5%以下、特に0.1%以下であり、実質的に含有させないことが望ましい。ここで、「実質的にAsを含有しない」とは、ガラス組成中のAsの含有量が0.05%未満の場合を指す。 As 2 O 3 acts effectively as a fining agent, but from an environmental point of view, it is preferable to reduce this component as much as possible. The content of As 2 O 3 is preferably 1% or less, 0.5% or less, particularly 0.1% or less, and it is desirable not to contain it substantially. Here, “substantially does not contain As 2 O 3 ” refers to the case where the content of As 2 O 3 in the glass composition is less than 0.05%.

Sbは、低温域で良好な清澄作用を有する成分である。Sbの含有量は、好ましくは1%以下、0.5%以下、特に0.1%以下であり、実質的に含有させないことが望ましい。ここで、「実質的にSbを含有しない」とは、ガラス組成中のSbの含有量が0.05%未満の場合を指す。 Sb 2 O 3 is a component having a good clarification action in a low temperature range. The content of Sb 2 O 3 is preferably 1% or less, 0.5% or less, particularly 0.1% or less, and it is desirable not to contain it substantially. Here, “substantially does not contain Sb 2 O 3 ” refers to a case where the content of Sb 2 O 3 in the glass composition is less than 0.05%.

SnOは、高温域で良好な清澄作用を有する成分であり、また高温粘性を低下させる成分である。SnOの含有量は、好ましくは0〜1%、0.001〜1%、0.01〜0.9%、特に0.05〜0.7%である。SnOの含有量が多過ぎると、SnOの失透結晶が析出し易くなる。なお、SnOの含有量が少な過ぎると、上記効果を享受し難くなる。 SnO 2 is a component having a good clarification action in a high temperature region and a component that lowers the high temperature viscosity. The content of SnO 2 is preferably 0 to 1%, 0.001 to 1%, 0.01 to 0.9%, particularly 0.05 to 0.7%. When the content of SnO 2 is too large, the devitrification crystal SnO 2 is likely to precipitate. Incidentally, when the content of SnO 2 is too small, it becomes difficult to enjoy the above-mentioned effects.

Clは、ガラスの溶融を促進する成分である。ガラス組成中にClを導入すれば、溶融温度の低温化、清澄作用の促進を図ることができ、結果として、溶融コストの低廉化、ガラス製造窯の長寿命化を達成し易くなる。しかし、Clの含有量が多過ぎると、ガラス製造窯周囲の金属部品を腐食させる虞がある。よって、Clの含有量は、好ましくは1%以下、0.5%以下、特に0.1%以下である。   Cl is a component that promotes melting of the glass. If Cl is introduced into the glass composition, the melting temperature can be lowered and the clarification action can be promoted. As a result, the melting cost can be lowered and the glass production kiln can be easily extended. However, when there is too much Cl content, there is a possibility of corroding the metal parts around the glass manufacturing kiln. Therefore, the Cl content is preferably 1% or less, 0.5% or less, particularly 0.1% or less.

更に、ガラス特性が損なわれない限り、清澄剤として、F、Cl、SO、C、或いはAl、Si等の金属粉末を各々1%程度まで導入してもよい。また、CeO等も1%程度まで導入し得るが、紫外線透過率の低下に留意する必要がある。 Furthermore, as long as the glass properties are not impaired, metal powders such as F, Cl, SO 3 , C, Al, Si, etc. may be introduced up to about 1% as fining agents. CeO 2 or the like can also be introduced up to about 1%, but it is necessary to pay attention to a decrease in the ultraviolet transmittance.

、Nb、Laには、歪点、ヤング率等を高める働きがある。しかし、これらの成分の含有量が各々5%、特に1%より多いと、原料コスト、製品コストが高騰する虞がある。 Y 2 O 3 , Nb 2 O 5 , and La 2 O 3 have a function of increasing the strain point, Young's modulus, and the like. However, if the content of these components is 5%, especially more than 1%, the raw material cost and product cost may increase.

本発明の支持ガラス基板は、以下の特性を有することが好ましい。   The supporting glass substrate of the present invention preferably has the following characteristics.

ヤング率は、好ましくは75GPa以上、76GPa以上、77GPa以上、特に78GPa以上である。ヤング率が低過ぎると、積層体の剛性を維持し難くなり、加工基板の変形、反り、破損が発生し易くなる。   The Young's modulus is preferably 75 GPa or more, 76 GPa or more, 77 GPa or more, and particularly 78 GPa or more. If the Young's modulus is too low, it is difficult to maintain the rigidity of the laminate, and the processed substrate is likely to be deformed, warped, or damaged.

102.5dPa・sにおける温度は、好ましくは1580℃以下、1500℃以下、1450℃以下、1400℃以下、1350℃以下、特に1200〜1300℃以下である。102.5dPa・sにおける温度が高くなると、溶融性が低下して、ガラス基板の製造コストが高騰する。ここで、「102.5dPa・sにおける温度」は、白金球引き上げ法で測定可能である。なお、102.5dPa・sにおける温度は、溶融温度に相当し、この温度が低い程、溶融性が向上する。 The temperature at 10 2.5 dPa · s is preferably 1580 ° C. or lower, 1500 ° C. or lower, 1450 ° C. or lower, 1400 ° C. or lower, 1350 ° C. or lower, particularly 1200 to 1300 ° C. or lower. When the temperature at 10 2.5 dPa · s increases, the meltability decreases and the manufacturing cost of the glass substrate increases. Here, “temperature at 10 2.5 dPa · s” can be measured by a platinum ball pulling method. The temperature at 10 2.5 dPa · s corresponds to the melting temperature, and the lower the temperature, the better the melting property.

本発明のガラス基板は、ウエハ状(略真円状)が好ましく、その直径は100mm以上500mm以下、特に150mm以上450mm以下が好ましい。このようにすれば、半導体パッケージの製造工程に適用し易くなる。必要に応じて、それ以外の形状、例えば矩形等の形状に加工してもよい。   The glass substrate of the present invention preferably has a wafer shape (substantially perfect circle shape), and the diameter is preferably 100 mm or more and 500 mm or less, particularly 150 mm or more and 450 mm or less. In this way, it becomes easy to apply to the manufacturing process of a semiconductor package. You may process into other shapes, for example, shapes, such as a rectangle, as needed.

本発明の支持ガラス基板において、板厚は、好ましくは2.0mm未満、1.5mm以下、1.2mm以下、1.1mm以下、1.0mm以下、特に0.9mm以下である。板厚が薄くなる程、積層体の質量が軽くなるため、ハンドリング性が向上する。一方、板厚が薄過ぎると、支持基板自体の強度が低下して、支持基板としての機能を果たし難くなる。よって、板厚は、好ましくは0.1mm以上、0.2mm以上、0.3mm以上、0.4mm以上、0.5mm以上、0.6mm以上、特に0.7mm超である。   In the supporting glass substrate of the present invention, the plate thickness is preferably less than 2.0 mm, 1.5 mm or less, 1.2 mm or less, 1.1 mm or less, 1.0 mm or less, particularly 0.9 mm or less. As the plate thickness decreases, the mass of the laminate becomes lighter, and thus handling properties are improved. On the other hand, if the plate thickness is too thin, the strength of the support substrate itself is lowered and it becomes difficult to perform the function as the support substrate. Therefore, the plate thickness is preferably 0.1 mm or more, 0.2 mm or more, 0.3 mm or more, 0.4 mm or more, 0.5 mm or more, 0.6 mm or more, particularly more than 0.7 mm.

本発明の支持ガラス基板において、板厚偏差は、好ましくは2μm以下、1μm以下、特に0.1〜1μm未満である。また算術平均粗さRaは、好ましくは100nm以下、50nm以下、20nm以下、10nm以下、5nm以下、2nm以下、1nm以下、特に0.5nm以下である。表面精度が高い程、加工処理の精度を高め易くなる。特に配線精度を高めることができるため、高密度の配線が可能になる。また支持ガラス基板の強度が向上して、支持ガラス基板及び積層体が破損し難くなる。更に支持ガラス基板の再利用回数を増やすことができる。なお、「算術平均粗さRa」は、触針式表面粗さ計又は原子間力顕微鏡(AFM)により測定可能である。   In the supporting glass substrate of the present invention, the thickness deviation is preferably 2 μm or less, 1 μm or less, and particularly less than 0.1 to 1 μm. The arithmetic average roughness Ra is preferably 100 nm or less, 50 nm or less, 20 nm or less, 10 nm or less, 5 nm or less, 2 nm or less, 1 nm or less, particularly 0.5 nm or less. The higher the surface accuracy, the easier it is to improve the processing accuracy. In particular, since the wiring accuracy can be increased, high-density wiring is possible. Further, the strength of the supporting glass substrate is improved, and the supporting glass substrate and the laminate are hardly damaged. Furthermore, the number of reuses of the supporting glass substrate can be increased. The “arithmetic average roughness Ra” can be measured by a stylus type surface roughness meter or an atomic force microscope (AFM).

本発明の支持ガラス基板は、表面を研磨されてなることが好ましい。このようにすれば、板厚偏差を2μm以下、1μm以下、特に1μm未満に規制し易くなる。研磨処理の方法としては、種々の方法を採用することができるが、ガラス基板の両面を一対の研磨パッドで挟み込み、ガラス基板と一対の研磨パッドを共に回転させながら、ガラス基板を研磨処理する方法が好ましい。更に一対の研磨パッドは外径が異なることが好ましく、研磨の際に間欠的にガラス基板の一部が研磨パッドから食み出すように研磨処理することが好ましい。これにより、全体板厚偏差を低減し易くなり、また反り量も低減し易くなる。なお、研磨処理において、研磨深さは特に限定されないが、研磨深さは、好ましくは50μm以下、30μm以下、20μm以下、特に10μm以下である。研磨深さが小さい程、ガラス基板の生産性が向上する。   The support glass substrate of the present invention is preferably polished on the surface. If it does in this way, it will become easy to regulate board thickness deviation to 2 micrometers or less, 1 micrometer or less, especially less than 1 micrometer. Various methods can be adopted as a polishing method, and a method of polishing a glass substrate while sandwiching both surfaces of the glass substrate with a pair of polishing pads and rotating the glass substrate and the pair of polishing pads together. Is preferred. Further, the pair of polishing pads preferably have different outer diameters, and it is preferable to perform a polishing process so that a part of the glass substrate protrudes from the polishing pad intermittently during polishing. This makes it easy to reduce the overall plate thickness deviation and to reduce the amount of warpage. In the polishing treatment, the polishing depth is not particularly limited, but the polishing depth is preferably 50 μm or less, 30 μm or less, 20 μm or less, particularly 10 μm or less. As the polishing depth is smaller, the productivity of the glass substrate is improved.

本発明の支持ガラス基板は、反り量を低減する観点から、化学強化処理がなされていないことが好ましく、機械的強度の観点から、化学強化処理がなされていることが好ましい。つまり反り量を低減する観点から、表面に圧縮応力層を有しないことが好ましく、機械的強度の観点から、表面に圧縮応力層を有することが好ましい。   The supporting glass substrate of the present invention is preferably not subjected to chemical strengthening treatment from the viewpoint of reducing the amount of warpage, and is preferably subjected to chemical strengthening treatment from the viewpoint of mechanical strength. That is, it is preferable not to have a compressive stress layer on the surface from the viewpoint of reducing the amount of warpage, and it is preferable to have a compressive stress layer on the surface from the viewpoint of mechanical strength.

本発明の積層体は、少なくとも加工基板と加工基板を支持するための支持ガラス基板とを備える積層体であって、支持ガラス基板が上記の支持ガラス基板であることを特徴とする。ここで、本発明の積層体の技術的特徴(好適な構成、効果)は、本発明の支持ガラス基板の技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。   The laminate of the present invention is a laminate comprising at least a processed substrate and a supporting glass substrate for supporting the processed substrate, wherein the supporting glass substrate is the above-described supporting glass substrate. Here, the technical characteristics (preferable structure and effect) of the laminate of the present invention overlap with the technical characteristics of the support glass substrate of the present invention. Therefore, in the present specification, detailed description of the overlapping portions is omitted.

本発明の積層体は、加工基板と支持ガラス基板の間に、接着層を有することが好ましい。接着層は、樹脂であることが好ましく、例えば、熱硬化性樹脂、光硬化性樹脂(特に紫外線硬化樹脂)等が好ましい。また半導体パッケージの製造工程における熱処理に耐える耐熱性を有するものが好ましい。これにより、半導体パッケージの製造工程で接着層が融解し難くなり、加工処理の精度を高めることができる。   The laminate of the present invention preferably has an adhesive layer between the processed substrate and the supporting glass substrate. The adhesive layer is preferably a resin, for example, a thermosetting resin, a photocurable resin (particularly an ultraviolet curable resin), or the like. Moreover, what has the heat resistance which can endure the heat processing in the manufacturing process of a semiconductor package is preferable. Thereby, it becomes difficult to melt | dissolve an adhesive layer in the manufacturing process of a semiconductor package, and the precision of a process can be improved.

本発明の積層体は、更に加工基板と支持ガラス基板の間に、より具体的には加工基板と接着層の間に、剥離層を有すること、或いは支持ガラス基板と接着層の間に、剥離層を有することが好ましい。このようにすれば、加工基板に対して、所定の加工処理を行った後に、加工基板を支持ガラス基板から剥離し易くなる。加工基板の剥離は、生産性の観点から、レーザー光等の照射光により行うことが好ましい。   The laminate of the present invention further has a release layer between the processed substrate and the supporting glass substrate, more specifically between the processed substrate and the adhesive layer, or between the supporting glass substrate and the adhesive layer. It is preferable to have a layer. If it does in this way, it will become easy to peel a processed substrate from a support glass substrate, after performing predetermined processing processing to a processed substrate. Peeling of the processed substrate is preferably performed with irradiation light such as laser light from the viewpoint of productivity.

剥離層は、レーザー光等の照射光により「層内剥離」又は「界面剥離」が生じる材料で構成される。つまり一定の強度の光を照射すると、原子又は分子における原子間又は分子間の結合力が消失又は減少して、アブレーション(ablation)等を生じ、剥離を生じさせる材料で構成される。なお、照射光の照射により、剥離層に含まれる成分が気体となって放出されて分離に至る場合と、剥離層が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。   The peeling layer is made of a material that causes “in-layer peeling” or “interfacial peeling” by irradiation light such as laser light. That is, when light of a certain intensity is irradiated, the bonding force between atoms or molecules in an atom or molecule disappears or decreases, and ablation or the like is caused to cause peeling. In addition, when the component contained in the release layer is released as a gas due to irradiation of irradiation light, the separation layer is released, and when the release layer absorbs light and becomes a gas, and its vapor is released, resulting in separation There is.

本発明の積層体において、支持ガラス基板は、加工基板よりも大きいことが好ましい。これにより、加工基板と支持ガラス基板を支持する際に、両者の中心位置が僅かに離間した場合でも、支持ガラス基板から加工基板の縁部が食み出し難くなる。   In the laminate of the present invention, the supporting glass substrate is preferably larger than the processed substrate. Thereby, when supporting a process substrate and a support glass substrate, even if the center position of both is slightly separated, the edge part of a process substrate becomes difficult to protrude from a support glass substrate.

本発明の半導体パッケージの製造方法は、少なくとも加工基板と加工基板を支持するための支持ガラス基板とを備える積層体を用意する工程と、加工基板に対して、加工処理を行う工程と、を有すると共に、支持ガラス基板が上記の支持ガラス基板であることを特徴とする。ここで、本発明の半導体パッケージの製造方法の技術的特徴(好適な構成、効果)は、本発明の支持ガラス基板及び積層体の技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。   The method for manufacturing a semiconductor package of the present invention includes a step of preparing a laminate including at least a processed substrate and a supporting glass substrate for supporting the processed substrate, and a step of processing the processed substrate. In addition, the supporting glass substrate is the above supporting glass substrate. Here, the technical characteristics (preferable structure and effect) of the manufacturing method of the semiconductor package of the present invention overlap with the technical characteristics of the supporting glass substrate and the laminate of the present invention. Therefore, in the present specification, detailed description of the overlapping portions is omitted.

本発明の半導体パッケージの製造方法は、少なくとも加工基板と加工基板を支持するための支持ガラス基板とを備える積層体を用意する工程を有する。少なくとも加工基板と加工基板を支持するための支持ガラス基板とを備える積層体は、上記の材料構成を有している。なお、ガラス基板の成形方法として、オーバーフローダウンドロー法、スロットダウン法、リドロー法、フロート法、ロールアウト法等を採択することもできる。   The manufacturing method of the semiconductor package of this invention has the process of preparing the laminated body provided with a support glass substrate for supporting a process substrate and a process substrate at least. A laminate including at least a processed substrate and a supporting glass substrate for supporting the processed substrate has the material configuration described above. As a glass substrate forming method, an overflow down draw method, a slot down method, a redraw method, a float method, a roll out method, or the like can be adopted.

本発明の半導体パッケージの製造方法は、更に積層体を搬送する工程を有することが好ましい。これにより、加工処理の処理効率を高めることができる。なお、「積層体を搬送する工程」と「加工基板に対して、加工処理を行う工程」とは、別途に行う必要はなく、同時であってもよい。   It is preferable that the manufacturing method of the semiconductor package of this invention has the process of conveying a laminated body further. Thereby, the processing efficiency of a processing process can be improved. Note that the “process for transporting the laminate” and the “process for processing the processed substrate” do not need to be performed separately and may be performed simultaneously.

本発明の半導体パッケージの製造方法において、加工処理は、加工基板の一方の表面に配線する処理、或いは加工基板の一方の表面に半田バンプを形成する処理が好ましい。本発明の半導体パッケージの製造方法では、これらの処理時に加工基板が寸法変化し難いため、これらの工程を適正に行うことができる。   In the method for manufacturing a semiconductor package of the present invention, the processing is preferably performed by wiring on one surface of the processed substrate or forming solder bumps on one surface of the processed substrate. In the method for manufacturing a semiconductor package of the present invention, since the processed substrate is difficult to change in dimensions during these processes, these steps can be appropriately performed.

加工処理として、上記以外にも、加工基板の一方の表面(通常、支持ガラス基板とは反対側の表面)を機械的に研磨する処理、加工基板の一方の表面(通常、支持ガラス基板とは反対側の表面)をドライエッチングする処理、加工基板の一方の表面(通常、支持ガラス基板とは反対側の表面)をウェットエッチングする処理の何れかであってもよい。なお、本発明の半導体パッケージの製造方法では、加工基板に反りが発生し難いと共に、積層体の剛性を維持することができる。結果として、上記加工処理を適正に行うことができる。   In addition to the above, as a processing treatment, one surface of a processed substrate (usually the surface opposite to the supporting glass substrate) is mechanically polished, and one surface of the processed substrate (usually a supporting glass substrate) Either a process of dry-etching the surface on the opposite side or a process of wet-etching one surface of the processed substrate (usually the surface opposite to the supporting glass substrate) may be used. In the semiconductor package manufacturing method of the present invention, the processed substrate is unlikely to warp and the rigidity of the stacked body can be maintained. As a result, the above processing can be performed appropriately.

本発明の半導体パッケージは、上記の半導体パッケージの製造方法により作製されたことを特徴とする。ここで、本発明の半導体パッケージの技術的特徴(好適な構成、効果)は、本発明の支持ガラス基板、積層体及び半導体パッケージの製造方法の技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。   A semiconductor package of the present invention is manufactured by the above-described semiconductor package manufacturing method. Here, the technical characteristics (preferable configuration and effect) of the semiconductor package of the present invention overlap with the technical characteristics of the manufacturing method of the supporting glass substrate, the laminate, and the semiconductor package of the present invention. Therefore, in the present specification, detailed description of the overlapping portions is omitted.

本発明の電子機器は、半導体パッケージを備える電子機器であって、半導体パッケージが、上記の半導体パッケージであることを特徴とする。ここで、本発明の電子機器の技術的特徴(好適な構成、効果)は、本発明の支持ガラス基板、積層体、半導体パッケージの製造方法、半導体パッケージの技術的特徴と重複する。よって、本明細書では、その重複部分について、詳細な記載を省略する。   The electronic device of the present invention is an electronic device including a semiconductor package, and the semiconductor package is the semiconductor package described above. Here, the technical characteristics (preferable configuration and effect) of the electronic device of the present invention overlap with the technical characteristics of the supporting glass substrate, the laminate, the semiconductor package manufacturing method, and the semiconductor package of the present invention. Therefore, in the present specification, detailed description of the overlapping portions is omitted.

図面を参酌しながら、本発明を更に説明する。   The present invention will be further described with reference to the drawings.

図1は、本発明の積層体1の一例を示す概念斜視図である。図1では、積層体1は、支持ガラス基板10と加工基板11とを備えている。支持ガラス基板10は、加工基板11の寸法変化を防止するために、加工基板11に貼着されている。支持ガラス基板10と加工基板11との間には、剥離層12と接着層13が配置されている。剥離層12は、支持ガラス基板10と接触しており、接着層13は、加工基板11と接触している。   FIG. 1 is a conceptual perspective view showing an example of a laminate 1 of the present invention. In FIG. 1, the laminate 1 includes a supporting glass substrate 10 and a processed substrate 11. The supporting glass substrate 10 is attached to the processed substrate 11 in order to prevent a dimensional change of the processed substrate 11. A release layer 12 and an adhesive layer 13 are disposed between the support glass substrate 10 and the processed substrate 11. The peeling layer 12 is in contact with the supporting glass substrate 10, and the adhesive layer 13 is in contact with the processed substrate 11.

図1から分かるように、積層体1は、支持ガラス基板10、剥離層12、接着層13、加工基板11の順に積層配置されている。支持ガラス基板10の形状は、加工基板11に応じて決定されるが、図1では、支持ガラス基板10及び加工基板11の形状は、何れも略円板形状である。剥離層12は、非晶質シリコン(a−Si)以外にも、酸化ケイ素、ケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等が用いられる。剥離層12は、プラズマCVD、ゾル−ゲル法によるスピンコート等により形成される。接着層13は、樹脂で構成されており、例えば、各種印刷法、インクジェット法、スピンコート法、ロールコート法等により塗布形成される。接着層13は、剥離層12により加工基板11から支持ガラス基板10が剥離された後、溶剤等により溶解除去される。   As can be seen from FIG. 1, the laminate 1 is laminated in the order of the supporting glass substrate 10, the release layer 12, the adhesive layer 13, and the processed substrate 11. Although the shape of the support glass substrate 10 is determined according to the processed substrate 11, in FIG. 1, the shapes of the support glass substrate 10 and the processed substrate 11 are both substantially disk shapes. In addition to amorphous silicon (a-Si), the release layer 12 is made of silicon oxide, a silicate compound, silicon nitride, aluminum nitride, titanium nitride, or the like. The release layer 12 is formed by plasma CVD, spin coating using a sol-gel method, or the like. The adhesive layer 13 is made of a resin, and is applied and formed by, for example, various printing methods, inkjet methods, spin coating methods, roll coating methods, and the like. The adhesive layer 13 is removed by dissolution with a solvent or the like after the supporting glass substrate 10 is peeled from the processed substrate 11 by the peeling layer 12.

図2は、fan out型のWLPの製造工程を示す概念断面図である。図2(a)は、支持部材20の一方の表面上に接着層21を形成した状態を示している。必要に応じて、支持部材20と接着層21の間に剥離層を形成してもよい。次に、図2(b)に示すように、接着層21の上に複数の半導体チップ22を貼付する。その際、半導体チップ22のアクティブ側の面を接着層21に接触させる。次に、図2(c)に示すように、半導体チップ22を樹脂の封止材23でモールドする。封止材23は、圧縮成形後の寸法変化、配線を成形する際の寸法変化が少ない材料が使用される。続いて、図2(d)、(e)に示すように、支持部材20から半導体チップ22がモールドされた加工基板24を分離した後、接着層25を介して、支持ガラス基板26と接着固定させる。その際、加工基板24の表面の内、半導体チップ22が埋め込まれた側の表面とは反対側の表面が支持ガラス基板26側に配置される。このようにして、積層体27を得ることができる。なお、必要に応じて、接着層25と支持ガラス基板26の間に剥離層を形成してもよい。更に、得られた積層体27を搬送した後に、図2(f)に示すように、加工基板24の半導体チップ22が埋め込まれた側の表面に配線28を形成した後、複数の半田バンプ29を形成する。最後に、支持ガラス基板26から加工基板24を分離した後に、加工基板24を半導体チップ22毎に切断し、後のパッケージング工程に供される。   FIG. 2 is a conceptual cross-sectional view showing a manufacturing process of a fan-out type WLP. FIG. 2A shows a state in which the adhesive layer 21 is formed on one surface of the support member 20. A peeling layer may be formed between the support member 20 and the adhesive layer 21 as necessary. Next, as shown in FIG. 2B, a plurality of semiconductor chips 22 are pasted on the adhesive layer 21. At that time, the surface on the active side of the semiconductor chip 22 is brought into contact with the adhesive layer 21. Next, as shown in FIG. 2C, the semiconductor chip 22 is molded with a resin sealing material 23. The sealing material 23 is made of a material having little dimensional change after compression molding and little dimensional change when forming a wiring. Subsequently, as shown in FIGS. 2D and 2E, after separating the processed substrate 24 on which the semiconductor chip 22 is molded from the support member 20, the substrate is bonded and fixed to the support glass substrate 26 through the adhesive layer 25. Let At that time, the surface of the processed substrate 24 opposite to the surface on which the semiconductor chip 22 is embedded is disposed on the supporting glass substrate 26 side. In this way, the laminate 27 can be obtained. In addition, you may form a peeling layer between the contact bonding layer 25 and the support glass substrate 26 as needed. Further, after the obtained laminated body 27 is conveyed, as shown in FIG. 2 (f), a wiring 28 is formed on the surface of the processed substrate 24 where the semiconductor chip 22 is embedded, and then a plurality of solder bumps 29 are formed. Form. Finally, after separating the processed substrate 24 from the support glass substrate 26, the processed substrate 24 is cut for each semiconductor chip 22 and used for a subsequent packaging process.

以下、本発明を実施例に基づいて説明する。なお、以下の実施例は単なる例示である。本発明は、以下の実施例に何ら限定されない。   Hereinafter, the present invention will be described based on examples. The following examples are merely illustrative. The present invention is not limited to the following examples.

表1は、本発明の実施例(試料No.1、2)を示している。   Table 1 shows examples of the present invention (sample Nos. 1 and 2).

まず表中のガラス組成になるように、ガラス原料を調合したガラスバッチを白金坩堝に入れ、1700℃で4時間溶融した。ガラスバッチの溶解に際しては、白金スターラーを用いて攪拌し、均質化を行った。次いで、溶融ガラスをカーボン板上に流し出し、板状に成形した後、徐冷点より20℃程度高い温度から、3℃/分で常温まで徐冷した。得られた各試料について、20〜200℃の温度範囲における平均線熱膨張係数α20〜200、30〜380℃の温度範囲における平均線熱膨張係数α30〜380、密度ρ、歪点Ps、徐冷点Ta、軟化点Ts及びヤング率Eを評価した。 First, a glass batch in which glass raw materials were prepared so as to have the glass composition in the table was put in a platinum crucible and melted at 1700 ° C. for 4 hours. In melting the glass batch, the mixture was stirred and homogenized using a platinum stirrer. Next, the molten glass was poured out on a carbon plate, formed into a plate shape, and then gradually cooled from a temperature about 20 ° C. higher than the annealing point to room temperature at 3 ° C./min. For each sample obtained, the average linear thermal expansion coefficient alpha 20 to 200 in the temperature range of 20 to 200 ° C., an average linear thermal expansion coefficient alpha 30 to 380 in the temperature range of 30 to 380 ° C., the density [rho, strain point Ps, The annealing point Ta, the softening point Ts, and the Young's modulus E were evaluated.

20〜200℃の温度範囲における平均線熱膨張係数α20〜200、30〜380℃の温度範囲における平均線熱膨張係数α30〜380は、ディラトメーターで測定した値である。 Average linear thermal expansion coefficient alpha 20 to 200 in the temperature range of 20 to 200 ° C., the average linear thermal expansion coefficient alpha 30 to 380 in the temperature range of 30 to 380 ° C., a value measured by the dilatometer.

密度ρは、周知のアルキメデス法によって測定した値である。   The density ρ is a value measured by the well-known Archimedes method.

歪点Ps、徐冷点Ta、軟化点Tsは、Fiber Elongation法(JIS R3103−2:2001、ISO 7884−6:1987)によって測定した値である。   The strain point Ps, the annealing point Ta, and the softening point Ts are values measured by a fiber elongation method (JIS R3103-2: 2001, ISO 7884-6: 1987).

ヤング率Eは、共振法により測定した値を指す。   Young's modulus E refers to a value measured by a resonance method.

表1から明らかなように、試料No.1、2は、20〜200℃の温度範囲における平均線熱膨張係数α20〜200が37×10−7/℃〜41×10−7/℃、30〜380℃の温度範囲における平均線熱膨張係数α30〜380が40×10−7/℃〜44×10−7/℃であった。よって、試料No.1、2は、加工基板内で半導体チップの割合が多く、封止材の割合が少ない場合に、加工基板の支持に用いる支持ガラス基板として好適であると考えられる。 As is clear from Table 1, sample No. 1 and 2 have an average linear thermal expansion coefficient α 20 to 200 in the temperature range of 20 to 200 ° C. of 37 × 10 −7 / ° C. to 41 × 10 −7 / ° C. and an average linear heat in the temperature range of 30 to 380 ° C. The expansion coefficient α30 to 380 was 40 × 10 −7 / ° C. to 44 × 10 −7 / ° C. Therefore, sample no. 1 and 2 are considered to be suitable as supporting glass substrates used for supporting the processed substrate when the ratio of the semiconductor chip is large and the ratio of the sealing material is small in the processed substrate.

次のようにして、[実施例2]の各試料を作製した。まず、表1に記載の試料No.1、2のガラス組成になるように、ガラス原料を調合した後、ガラス溶融炉に供給して1550〜1650℃で溶融し、次いで溶融ガラスをロールアウト成形装置に供給し、板厚が0.7mmになるようにそれぞれ成形した。得られたガラス基板について、両表面を機械研磨して、板厚偏差を1μm未満に低減した。   Each sample of [Example 2] was produced as follows. First, the sample Nos. After preparing glass raw materials so that it may become a glass composition of 1 and 2, it supplies to a glass melting furnace, fuse | melts at 1550-1650 degreeC, Then, a molten glass is supplied to a rollout shaping | molding apparatus, and plate | board thickness is set to 0.1. Each was formed to be 7 mm. About the obtained glass substrate, both surfaces were machine-polished and the plate | board thickness deviation was reduced to less than 1 micrometer.

1、27 積層体
10、26 支持ガラス基板
11、24 加工基板
12 剥離層
13、21、25 接着層
20 支持部材
22 半導体チップ
23 封止材
28 配線
29 半田バンプ
1, 27 Laminated body 10, 26 Support glass substrate 11, 24 Work substrate 12 Peeling layer 13, 21, 25 Adhesive layer 20 Support member 22 Semiconductor chip 23 Sealing material 28 Wiring 29 Solder bump

Claims (11)

20〜200℃の温度範囲における平均線熱膨張係数が28×10−7/℃超であり、且つ50×10−7/℃未満であり、板厚偏差が2μm以下であることを特徴とする支持ガラス基板。 The average linear thermal expansion coefficient in a temperature range of 20 to 200 ° C. is the 28 × 10 -7 / ℃ greater, and Ri 50 × 10 -7 / ℃ less der, and wherein the thickness deviation is 2μm or less Support glass substrate. 30〜380℃の温度範囲における平均線熱膨張係数が30×10−7/℃超であり、且つ50×10−7/℃未満であり、板厚偏差が2μm以下であることを特徴とする支持ガラス基板。 The average linear thermal expansion coefficient in a temperature range of 30 to 380 ° C. is 30 × 10 -7 / ℃ greater, and Ri 50 × 10 -7 / ℃ less der, and wherein the thickness deviation is 2μm or less Support glass substrate. 半導体パッケージの製造工程で加工される加工基板の支持に用いることを特徴とする請求項1又は2に記載の支持ガラス基板。 3. The supporting glass substrate according to claim 1, wherein the supporting glass substrate is used for supporting a processed substrate processed in a manufacturing process of a semiconductor package. ヤング率が75GPa以上であることを特徴とする請求項1〜3の何れかに記載の支持ガラス基板。   The support glass substrate according to any one of claims 1 to 3, wherein Young's modulus is 75 GPa or more. ガラス組成として、質量%で、SiO 50〜80%、Al 15〜25%、B 0〜5%、MgO 0〜5%、CaO 0〜5%、SrO 0〜5%、BaO 0〜5%、ZnO 0〜5%、LiO+NaO+KO 1〜15%、LiO 0〜10%、NaO 0〜5%、KO 0〜5%、TiO 0〜7%、ZrO 0〜7%、P 0〜10%を含有することを特徴とする請求項1〜4の何れかに記載の支持ガラス基板。 As a glass composition, in mass%, SiO 2 50~80%, Al 2 O 3 15~25%, B 2 O 3 0~5%, 0~5% MgO, CaO 0~5%, SrO 0~5% , BaO 0~5%, 0~5% ZnO , Li 2 O + Na 2 O + K 2 O 1~15%, Li 2 O 0~10%, Na 2 O 0~5%, K 2 O 0~5%, TiO 2 0~7%, ZrO 2 0~7% , supporting glass substrate according to any one of claims 1 to 4, characterized in that it contains P 2 O 5 0~10%. ガラス組成として、質量%で、SiO 55〜70%、Al 20〜25%、B 0〜3%、MgO 0〜3%、CaO 0〜3%、SrO 0〜3%、BaO 0〜3%、ZnO 0〜3%、LiO+NaO+KO 1〜10%、LiO 0〜7%、NaO 0〜3%、KO 0〜3%、TiO 0〜5%、ZrO 0〜5%、P 0〜5%を含有することを特徴とする請求項5に記載の支持ガラス基板。 As a glass composition, in mass%, SiO 2 55~70%, Al 2 O 3 20~25%, B 2 O 3 0~3%, 0~3% MgO, CaO 0~3%, SrO 0~3% BaO 0-3%, ZnO 0-3%, Li 2 O + Na 2 O + K 2 O 1-10%, Li 2 O 0-7%, Na 2 O 0-3%, K 2 O 0-3%, TiO The support glass substrate according to claim 5, comprising 20 to 5%, ZrO 2 0 to 5%, and P 2 O 5 0 to 5%. 板厚が2.0mm未満であり、且つ板厚偏差がμm以下であることを特徴とする請求項1〜6の何れかに記載の支持ガラス基板。 The support glass substrate according to any one of claims 1 to 6, wherein a plate thickness is less than 2.0 mm, and a plate thickness deviation is 1 µm or less. 少なくとも加工基板と加工基板を支持するための支持ガラス基板とを備える積層体であって、支持ガラス基板が請求項1〜7の何れかに記載の支持ガラス基板であることを特徴とする積層体。   A laminate comprising at least a processed substrate and a supporting glass substrate for supporting the processed substrate, wherein the supporting glass substrate is the supporting glass substrate according to any one of claims 1 to 7. . 少なくとも加工基板と加工基板を支持するための支持ガラス基板とを備える積層体を用意する工程と、
加工基板に対して、加工処理を行う工程と、を有すると共に、支持ガラス基板が請求項1〜7の何れかに記載の支持ガラス基板であることを特徴とする半導体パッケージの製造方法。
Preparing a laminate including at least a processed substrate and a supporting glass substrate for supporting the processed substrate;
A method for manufacturing a semiconductor package, comprising: a step of performing processing on a processed substrate, wherein the supporting glass substrate is the supporting glass substrate according to claim 1.
加工処理が、加工基板の一方の表面に配線する工程を含むことを特徴とする請求項9に記載の半導体パッケージの製造方法。   The method for manufacturing a semiconductor package according to claim 9, wherein the processing includes a step of wiring on one surface of the processing substrate. 加工処理が、加工基板の一方の表面に半田バンプを形成する工程を含むことを特徴とする請求項9又は10に記載の半導体パッケージの製造方法。   11. The method of manufacturing a semiconductor package according to claim 9, wherein the processing includes a step of forming solder bumps on one surface of the processed substrate.
JP2014255236A 2014-12-17 2014-12-17 Support glass substrate and laminate using the same Active JP6443668B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014255236A JP6443668B2 (en) 2014-12-17 2014-12-17 Support glass substrate and laminate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014255236A JP6443668B2 (en) 2014-12-17 2014-12-17 Support glass substrate and laminate using the same

Publications (2)

Publication Number Publication Date
JP2016113341A JP2016113341A (en) 2016-06-23
JP6443668B2 true JP6443668B2 (en) 2018-12-26

Family

ID=56140958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014255236A Active JP6443668B2 (en) 2014-12-17 2014-12-17 Support glass substrate and laminate using the same

Country Status (1)

Country Link
JP (1) JP6443668B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11021389B2 (en) 2019-07-29 2021-06-01 AGC Inc. Supporting glass substrate
KR20230062409A (en) 2021-10-29 2023-05-09 에이지씨 가부시키가이샤 Glass and glass manufacturing method
KR20230167042A (en) 2021-04-06 2023-12-07 에이지씨 가부시키가이샤 Glass substrate manufacturing method and glass substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7004234B2 (en) * 2017-05-30 2022-01-21 日本電気硝子株式会社 Manufacturing method of supported crystallized glass substrate
EP3960716A4 (en) 2019-04-23 2023-08-16 Nippon Electric Glass Co., Ltd. Li2o-al2o3-sio2-based crystallized glass

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051018A (en) * 2003-07-28 2005-02-24 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
DE102004022629B9 (en) * 2004-05-07 2008-09-04 Schott Ag Flooded lithium aluminosilicate flat glass with high temperature resistance, which can be preloaded chemically and thermally and its use
JP5334411B2 (en) * 2007-12-30 2013-11-06 株式会社フジクラ Bonded substrate and method for manufacturing semiconductor device using bonded substrate
JP5091696B2 (en) * 2008-01-26 2012-12-05 株式会社フジクラ Manufacturing method of semiconductor package
JP5573422B2 (en) * 2010-06-29 2014-08-20 富士通株式会社 Manufacturing method of semiconductor device
KR101469799B1 (en) * 2012-03-30 2014-12-05 주식회사 네패스 Method for manufacturing semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11021389B2 (en) 2019-07-29 2021-06-01 AGC Inc. Supporting glass substrate
KR20230167042A (en) 2021-04-06 2023-12-07 에이지씨 가부시키가이샤 Glass substrate manufacturing method and glass substrate
KR20230062409A (en) 2021-10-29 2023-05-09 에이지씨 가부시키가이샤 Glass and glass manufacturing method

Also Published As

Publication number Publication date
JP2016113341A (en) 2016-06-23

Similar Documents

Publication Publication Date Title
JP6593669B2 (en) Support glass substrate and carrier using the same
JP6611079B2 (en) Glass plate
JP6892000B2 (en) Support glass substrate and laminate using this
WO2015156075A1 (en) Supporting glass substrate and laminate using same
WO2016111152A1 (en) Supporting glass substrate and manufacturing method therefor
JP6802966B2 (en) Support glass substrate and laminate using this
JP6593676B2 (en) Laminated body and semiconductor package manufacturing method
JP6443668B2 (en) Support glass substrate and laminate using the same
JPWO2016047210A1 (en) Support glass substrate and laminate using the same
KR102509782B1 (en) Support glass substrate and laminate using same
WO2017104514A1 (en) Crystallized glass support substrate and laminate body using same
JP2016169141A (en) Support glass substrate and laminate using the same
WO2016111158A1 (en) Glass plate and manufacturing method therefor
JP2016155735A (en) Support glass substrate and laminate using the same
WO2018168342A1 (en) Crystallized glass support substrate and laminate using same
JP2018095514A (en) Glass support substrate and laminate using same
TWI755449B (en) Support glass substrate and laminate using the same, semiconductor package, method for producing the same, and electronic device
JPWO2019021672A1 (en) Support glass substrate and laminated substrate using the same
JP2018095544A (en) Glass support substrate and laminate using same
JP2018203544A (en) Manufacturing method of supporting crystallized glass substrate
WO2016098499A1 (en) Support glass substrate and laminate using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181114

R150 Certificate of patent or registration of utility model

Ref document number: 6443668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157