JP6442881B2 - Manufacturing method of ceramic electronic component - Google Patents

Manufacturing method of ceramic electronic component Download PDF

Info

Publication number
JP6442881B2
JP6442881B2 JP2014123978A JP2014123978A JP6442881B2 JP 6442881 B2 JP6442881 B2 JP 6442881B2 JP 2014123978 A JP2014123978 A JP 2014123978A JP 2014123978 A JP2014123978 A JP 2014123978A JP 6442881 B2 JP6442881 B2 JP 6442881B2
Authority
JP
Japan
Prior art keywords
ceramic
ceramic body
electronic component
polishing
raw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014123978A
Other languages
Japanese (ja)
Other versions
JP2016004885A (en
Inventor
雄一朗 田中
雄一朗 田中
武久 笹林
武久 笹林
剛 田島
剛 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014123978A priority Critical patent/JP6442881B2/en
Publication of JP2016004885A publication Critical patent/JP2016004885A/en
Application granted granted Critical
Publication of JP6442881B2 publication Critical patent/JP6442881B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、セラミック電子部品の製造方法に関し、特にたとえば、積層セラミックコンデンサなどのセラミック電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a ceramic electronic component, and more particularly to a method for manufacturing a ceramic electronic component such as a multilayer ceramic capacitor.

たとえば、代表的なセラミック電子部品の一つである積層セラミックコンデンサは、通常、複数の内部電極がセラミック層を介して互いに対向するように配設され、かつ、交互に逆側の端面に引き出された構造を有するセラミック素体の両端面に、内部電極と導通するように外部電極が配設された構造を有している。   For example, a multilayer ceramic capacitor, which is one of typical ceramic electronic components, is usually arranged such that a plurality of internal electrodes face each other through a ceramic layer, and are alternately drawn out to the opposite end face. The external electrode is disposed on both end faces of the ceramic body having the above structure so as to be electrically connected to the internal electrode.

ところで、上述のような積層セラミックコンデンサを製造するにあたっては、セラミック素体の端面を研磨して内部電極を端面に確実に露出させて、内部電極と外部電極とのコンタクトを強固にするため、あるいは、セラミック素体の稜線部(角部も含む)に丸みをつけて、セラミック素体の稜線部での割れや欠け、外部電極の稜線部での切断を防止するために、セラミック素体を研磨することが行われる。   By the way, in manufacturing the multilayer ceramic capacitor as described above, the end face of the ceramic body is polished so that the internal electrode is reliably exposed to the end face, and the contact between the internal electrode and the external electrode is strengthened, or The ceramic body is polished to round the ridgeline (including corners) of the ceramic body to prevent cracking and chipping at the ridgeline of the ceramic body and cutting at the ridgeline of the external electrode. To be done.

このようなセラミック素体の研磨方法として、たとえば、特許文献1のように、バレルに生のセラミック素体および研磨剤を投入し、バレルを回転させることにより生のセラミック素体を研磨するようにした乾式バレル研磨法や、バレルに水、生のセラミック素体および研磨剤を投入し、バレルを回転させることにより生のセラミック素体を研磨するようにした湿式バレル研磨法等がある。   As such a ceramic body polishing method, for example, as in Patent Document 1, a raw ceramic body and an abrasive are put into a barrel, and the raw ceramic body is polished by rotating the barrel. There are a dry barrel polishing method and a wet barrel polishing method in which water, a raw ceramic body and an abrasive are put into the barrel and the raw ceramic body is polished by rotating the barrel.

特開平8−69943号公報JP-A-8-69943

しかしながら、特許文献1に記載のセラミック電子部品の製造方法にように、乾式バレル研磨法により研磨して生のセラミック素体の稜線部を研磨した場合、研磨中にバレルポット内の温度が上昇し、生のセラミック素体が熱塑性変形を起こすことがあった。その結果として、積層セラミックコンデンサの外観不良が生じたり、端面において内部電極が露出状態となることにより、外部電極と内部電極とのコンタクト不良等の外部電極の連続性の悪化が生じ、積層セラミックコンデンサの信頼性の低下につながったりすることがあった。   However, as in the method of manufacturing a ceramic electronic component described in Patent Document 1, when the ridge line portion of the raw ceramic body is polished by dry barrel polishing, the temperature in the barrel pot increases during polishing. In some cases, the raw ceramic body may undergo thermoplastic deformation. As a result, the appearance failure of the multilayer ceramic capacitor occurs or the internal electrode is exposed at the end face, resulting in deterioration of the continuity of the external electrode, such as a contact failure between the external electrode and the internal electrode. May lead to a decrease in reliability.

また、湿式バレル研磨法により研磨して生のセラミック素体の稜線部を研磨した場合には、水の中でバレル研磨を行うため、温度上昇による熱塑性変形を発生させず、稜線部を研磨することが可能であるが、生のセラミック素体の誘電体の添加成分が水に溶出することにより、積層セラミックコンデンサの信頼性の低下が問題となることがあった。   Also, when the ridge line portion of the raw ceramic body is polished by wet barrel polishing, the ridge line portion is polished without causing thermoplastic deformation due to temperature rise because barrel polishing is performed in water. However, since the additive component of the dielectric material of the raw ceramic body is eluted in water, the reliability of the multilayer ceramic capacitor may be deteriorated.

具体的には、誘電体の添加成分であるBaが水中に溶出することにより、生のセラミック素体に含まれるBa量が少なくなり、セラミック誘電体のモル比(Ba/Ti)が小さくなる。セラミック誘電体は、モル比が小さくなるほど、焼結が進むことになるため、生のセラミック素体を焼成する際に、セラミックの焼結が過剰に進むことになる。このとき、セラミックの粒成長が過剰に進むことにより、添加物の固溶状態が変化したり、セラミック素体の悪化(理想的なセラミック素体は平滑であるべきだが、焼成時の異常粒成長によりセラミック素体の平滑性が失われる)が生じたりすることがあり、その結果、絶縁抵抗が低下することにより、積層セラミックコンデンサの信頼性の低下につながっていた。   Specifically, Ba, which is an additive component of the dielectric, elutes in water, so that the amount of Ba contained in the raw ceramic body is reduced and the molar ratio (Ba / Ti) of the ceramic dielectric is reduced. Since the ceramic dielectric is sintered as the molar ratio is reduced, the ceramic is excessively sintered when the raw ceramic body is fired. At this time, excessive growth of the ceramic grains may change the solid solution state of the additive or deteriorate the ceramic body (ideal ceramic body should be smooth, but abnormal grain growth during firing) As a result, the insulation resistance decreases, leading to a decrease in the reliability of the multilayer ceramic capacitor.

それゆえに、この発明の主たる目的は、生のセラミック素体に対するバレル研磨により生ずる生のセラミック素体の熱塑性変形、および、セラミック電子部品の電気的特性の変化を抑制することができ、信頼性の高いセラミック電子部品を提供することである。   Therefore, the main object of the present invention is to suppress the thermoplastic deformation of the raw ceramic body caused by barrel polishing on the raw ceramic body and the change in the electrical characteristics of the ceramic electronic component. It is to provide high ceramic electronic components.

この発明にかかるセラミック電子部品の製造方法は、複数のセラミック層と複数の内部電極とが交互に積層されてなるセラミック素体と、セラミック素体の両端面に露出される内部電極の露出部と電気的に接続されている外部電極と、を備えるセラミック電子部品の製造方法において、セラミック層と内部電極とを有する生のセラミック素体を得る工程と、生のセラミック素体の稜線部を研磨する工程と、を備え、生のセラミック素体の稜線部を研磨する工程は、溶媒と、セラミック素体の添加成分との混合物の入ったバレル内で、生のセラミック素体を、バレルを回転させることにより研磨する湿式バレル研磨を行い、湿式バレル研磨後の生のセラミック素体を、35℃以下の環境下で乾燥する乾燥工程をさらに備えることを特徴とする、セラミック電子部品の製造方法である。
また、この発明にかかるセラミック電子部品の製造方法は、吸引乾燥を行うことが好ましい。
さらに、この発明にかかるセラミック電子部品の製造方法は、セラミック素体の添加成分が、BaおよびMgであることが好ましい。
A method of manufacturing a ceramic electronic component according to the present invention includes a ceramic body in which a plurality of ceramic layers and a plurality of internal electrodes are alternately stacked, and an exposed portion of the internal electrode exposed on both end faces of the ceramic body. In a method for manufacturing a ceramic electronic component comprising an external electrode that is electrically connected, a step of obtaining a raw ceramic body having a ceramic layer and an internal electrode and polishing a ridge line portion of the raw ceramic body And polishing the ridges of the raw ceramic body by rotating the raw ceramic body in a barrel containing a mixture of a solvent and an additive component of the ceramic body. There line wet barrel polishing of by the raw ceramic body after the wet barrel polishing, and further comprising the step of drying under 35 ° C. less environment, Ceramic is a method of manufacturing an electronic component.
In the method for manufacturing a ceramic electronic component according to the present invention, it is preferable to perform suction drying.
Furthermore , in the method for manufacturing a ceramic electronic component according to the present invention, the additive components of the ceramic body are preferably Ba and Mg.

この発明にかかるセラミック電子部品の製造方法によれば、生のセラミック素体の稜線部を研磨する工程において、湿式バレル研磨法により研磨を行うため、温度上昇による熱塑性変形を発生させることなく、稜線部を研磨することが可能となり、得られるセラミック電子部品の外観不良や、端面において内部電極が露出状態となることにより、外部電極と内部電極とのコンタクト不良等の外部電極の連続性の悪化によるセラミック電子部品の信頼性の低下を抑制することができる。
また、この発明にかかるセラミック電子部品の製造方法では、湿式バレル研磨法により研磨を行う際、溶媒に誘電体(セラミック素体)の添加成分である、たとえば、BaおよびMgを事前に溶解させておく(すなわち、飽和状態を作っておく)ことで、湿式バレル研磨法による研磨中における添加成分の溶出を抑制することができ、セラミック誘電体のモル比(Ba/Ti)を維持することができるため、過焼結を防止し、その結果、セラミック電子部品の絶縁抵抗の低下などの電気的特性の変化を防止することができる。
さらに、生のセラミック素体を研磨する工程において、洗浄後の生のセラミック素体を乾燥する乾燥工程を備え、その乾燥工程では、35℃以下の温度の環境下で吸引乾燥を行うことで、セラミック素体を形成するために製造されるセラミックグリーンシートに含まれる可塑剤の作用によって低下した、該セラミックグリーンシートに含まれるバインダのガラス転移点以下の温度で乾燥させることから、該バインダの流動を抑制することができるため、生のセラミック素体同士のくっつき不良を抑制することができる。
According to the method of manufacturing a ceramic electronic component according to the present invention, in the step of polishing the ridge line portion of the raw ceramic body, since the polishing is performed by the wet barrel polishing method, the ridge line is generated without causing the thermoplastic deformation due to the temperature rise. Due to poor external appearance of the external electrode, such as poor external appearance of the resulting ceramic electronic component and the exposed internal electrode at the end face. A decrease in the reliability of the ceramic electronic component can be suppressed.
In the method for manufacturing a ceramic electronic component according to the present invention, when polishing is performed by a wet barrel polishing method, for example, Ba and Mg, which are additive components of a dielectric (ceramic body), are dissolved in a solvent in advance. By setting (ie, creating a saturated state), elution of additive components during polishing by the wet barrel polishing method can be suppressed, and the molar ratio (Ba / Ti) of the ceramic dielectric can be maintained. Therefore, oversintering can be prevented, and as a result, changes in electrical characteristics such as a decrease in insulation resistance of the ceramic electronic component can be prevented.
Furthermore, in the step of polishing the raw ceramic body, it comprises a drying step of drying the raw ceramic body after washing, and in the drying step, by performing suction drying in an environment at a temperature of 35 ° C. or less, The binder flow is reduced by drying at a temperature lower than the glass transition point of the binder contained in the ceramic green sheet, which is lowered by the action of the plasticizer contained in the ceramic green sheet produced to form the ceramic body. Therefore, the sticking failure between the raw ceramic bodies can be suppressed.

この発明によれば、生のセラミック素体に対するバレル研磨により生ずる生のセラミック素体の熱塑性変形、および、セラミック電子部品の電気的特性の変化を抑制することができ、信頼性の高いセラミック電子部品を提供することができる。   According to the present invention, it is possible to suppress the thermoplastic deformation of the raw ceramic body caused by barrel polishing of the raw ceramic body and the change in the electrical characteristics of the ceramic electronic part, and to provide a highly reliable ceramic electronic part. Can be provided.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明が適用されるセラミック電子部品の一例を示す外観斜視図である。It is an external appearance perspective view which shows an example of the ceramic electronic component to which this invention is applied. この発明が適用されるセラミック電子部品の一例を示す側面図である。It is a side view which shows an example of the ceramic electronic component to which this invention is applied. 図1のA−A線における断面を示す断面図解図である。FIG. 2 is an illustrative sectional view showing a section taken along line AA in FIG. 1. この発明が適用されるセラミック電子部品の他の例を示す外観斜視図である。It is an external appearance perspective view which shows the other example of the ceramic electronic component to which this invention is applied. この発明が適用されるセラミック電子部品の他の例を示す側面図である。It is a side view which shows the other example of the ceramic electronic component to which this invention is applied. 図4のB−B線における断面を示す断面図解図である。FIG. 5 is a cross sectional view showing a cross section taken along line BB in FIG. 4.

(セラミック電子部品)
本発明が適用されるセラミック電子部品の一例について説明する。図1は、この発明が適用されるセラミック電子部品の一例を示す外観斜視図を示し、図2は、この発明が適用されるセラミック電子部品の一例を示す側面図である。図3は、図1のA−A線における断面を示す断面図解図である。このセラミック電子部品は、積層セラミックコンデンサを例として示す。
(Ceramic electronic components)
An example of a ceramic electronic component to which the present invention is applied will be described. FIG. 1 is an external perspective view showing an example of a ceramic electronic component to which the present invention is applied, and FIG. 2 is a side view showing an example of a ceramic electronic component to which the present invention is applied. FIG. 3 is an illustrative sectional view showing a section taken along line AA of FIG. This ceramic electronic component shows a multilayer ceramic capacitor as an example.

この実施の形態にかかるセラミック電子部品1は、セラミック素体10(積層体)と、セラミック素体10の表面に形成される第1および第2の外部電極12a,12bとから構成される。   The ceramic electronic component 1 according to this embodiment includes a ceramic body 10 (laminated body) and first and second external electrodes 12 a and 12 b formed on the surface of the ceramic body 10.

セラミック素体10は、複数の積層されたセラミック層14a,14bから構成される。そして、セラミック素体10は、直方体状に形成され、長さ方向(L方向)および幅方向(W方向)に沿って延びる第1主面16aおよび第2主面16bと、長さ方向(L方向)および高さ方向(T方向)に沿って延びる第1側面18aおよび第2側面18bと、幅方向(W方向)および高さ方向(T方向)に沿って延びる第1端面20aおよび第2端面20bとを有する。また、セラミック素体10において、第1主面16aおよび第2主面16bは互いに対向し、第1側面18aおよび第2側面18bは互いに対向し、第1端面20aおよび第2端面20bは、互いに対向する。さらに、セラミック素体10は、稜線部22に丸みがつけられている。   The ceramic body 10 includes a plurality of laminated ceramic layers 14a and 14b. The ceramic body 10 is formed in a rectangular parallelepiped shape, and extends in the length direction (L direction) and the width direction (W direction). The first main surface 16a and the second main surface 16b, and the length direction (L Direction) and the first side surface 18a and the second side surface 18b extending along the height direction (T direction), and the first end surface 20a and the second side surface extending along the width direction (W direction) and the height direction (T direction). And an end face 20b. In the ceramic body 10, the first main surface 16a and the second main surface 16b face each other, the first side surface 18a and the second side surface 18b face each other, and the first end surface 20a and the second end surface 20b opposite. Further, the ceramic body 10 has a rounded ridgeline portion 22.

セラミック層14a,14bとしては、たとえば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などの主成分からなる誘電体セラミックが用いられる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。なお、誘電体セラミックは大きな静電容量を得るために、強誘電体セラミックスにより構成されていることが好ましい。セラミック層14a,14bの厚みは0.2μm以上10μm以下であることが好ましい。 As the ceramic layers 14a and 14b, for example, a dielectric ceramic made of a main component such as BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 is used. Moreover, you may use what added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components. The dielectric ceramic is preferably made of a ferroelectric ceramic in order to obtain a large capacitance. The thickness of the ceramic layers 14a and 14b is preferably 0.2 μm or more and 10 μm or less.

なお、セラミック層14a,14bとしては、PZT系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、フェライトなどの磁性体セラミックを用いることもできる。   As the ceramic layers 14a and 14b, piezoelectric ceramics such as PZT ceramics, semiconductor ceramics such as spinel ceramics, and magnetic ceramics such as ferrite can be used.

セラミック素体10は、複数のセラミック層14aおよびセラミック層14bに挟まれるように複数の第1の内部電極24aおよび第2の内部電極24bを有する。したがって、複数のセラミック層14a,14bと複数の内部電極24a,24bとが交互に積層されている。第1および第2の内部電極24a,24bは、セラミック層14a,14bを挟んで対向しており、対向部分により電気特性(たとえば、静電容量など)が発生する。第1および第2の内部電極24a,24bの材料としては、たとえば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。第1および第2の内部電極24a,24bの厚みは、0.3μm以上2.0μm以下であることが好ましい。   The ceramic body 10 has a plurality of first internal electrodes 24a and second internal electrodes 24b so as to be sandwiched between the plurality of ceramic layers 14a and the ceramic layers 14b. Therefore, the plurality of ceramic layers 14a and 14b and the plurality of internal electrodes 24a and 24b are alternately stacked. The first and second internal electrodes 24a and 24b are opposed to each other with the ceramic layers 14a and 14b interposed therebetween, and electrical characteristics (for example, electrostatic capacity) are generated by the opposed portions. For example, Ni, Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used as the material of the first and second internal electrodes 24a and 24b. The thickness of the first and second internal electrodes 24a, 24b is preferably 0.3 μm or more and 2.0 μm or less.

第1の内部電極24aは、対向部26aと露出部28aとを有する。対向部26aは、第2の内部電極24bと対向する。露出部28aは、対向部26aからセラミック素体10の第1端面20aに延びて露出するように形成される。   The first internal electrode 24a has a facing portion 26a and an exposed portion 28a. The facing portion 26a faces the second internal electrode 24b. The exposed portion 28a is formed so as to extend from the facing portion 26a to the first end surface 20a of the ceramic body 10 and be exposed.

また、第2の内部電極24bは、第1の内部電極24aと同様に、対向部26bと露出部28bとを有する。対向部26bは、第1の内部電極24aと対向する。露出部28bは、対向部26bからセラミック素体10の第2端面20bに延びて露出するように形成される。   Similarly to the first internal electrode 24a, the second internal electrode 24b has a facing portion 26b and an exposed portion 28b. The facing portion 26b faces the first internal electrode 24a. The exposed portion 28b is formed to extend from the facing portion 26b to the second end face 20b of the ceramic body 10 and be exposed.

このように、この実施の形態にかかるセラミック素体10については、上述したように、内部電極が誘電体セラミック層を介して対向することにより容量が形成されている。これにより、この積層セラミック電子部品は、コンデンサとして機能する。   Thus, in the ceramic body 10 according to this embodiment, as described above, the capacitance is formed by the internal electrodes facing each other with the dielectric ceramic layer interposed therebetween. Thereby, this multilayer ceramic electronic component functions as a capacitor.

一方、圧電体セラミックを用いた場合は圧電部品として機能し、半導体セラミックを用いた場合はサーミスタとして機能し、磁性体セラミックを用いた場合はインダクタとして機能する。ただし、インダクタの場合、内部電極はコイル状の導体となる。   On the other hand, the piezoelectric ceramic functions as a piezoelectric component, the semiconductor ceramic functions as a thermistor, and the magnetic ceramic functions as an inductor. However, in the case of an inductor, the internal electrode is a coiled conductor.

セラミック素体10の第1端面20aには、第1の外部電極12aが第1の内部電極24aに電気的に接続され、第1端面20aおよび第1の内部電極24aを覆うように形成される。また、第1の外部電極12aは、第1主面16aおよび第2主面16bの一部ならびに第1側面18aおよび第2側面18bの一部を覆うように形成される。同様に、セラミック素体10の第2端面20bには、第2の外部電極12bが第2の内部電極24bに電気的に接続され、第2端面20bおよび第2の内部電極24bを覆うように形成される。また、第2の外部電極12bは、第1主面16aおよび第2主面16bの一部ならびに第1側面18aおよび第2側面18bの一部を覆うように形成される。   The first external electrode 12a is electrically connected to the first internal electrode 24a on the first end surface 20a of the ceramic body 10 so as to cover the first end surface 20a and the first internal electrode 24a. . The first external electrode 12a is formed so as to cover a part of the first main surface 16a and the second main surface 16b and a part of the first side surface 18a and the second side surface 18b. Similarly, the second external electrode 12b is electrically connected to the second internal electrode 24b on the second end surface 20b of the ceramic body 10 so as to cover the second end surface 20b and the second internal electrode 24b. It is formed. The second external electrode 12b is formed so as to cover a part of the first main surface 16a and the second main surface 16b and a part of the first side surface 18a and the second side surface 18b.

第1の外部電極12aは、下地層30aと下地層30aの表面に形成されるめっき層32aとを有する。また、第2の外部電極12bは、下地層30bと下地層30bの表面に形成されるめっき層32bとを有する。   The first external electrode 12a includes a base layer 30a and a plating layer 32a formed on the surface of the base layer 30a. The second external electrode 12b includes a base layer 30b and a plating layer 32b formed on the surface of the base layer 30b.

下地層30a,30bの材料には、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等を用いることができる。下地層30a,30bは、内部電極24a,24bと同時焼成したコファイアによるものでもよく、導電性ペーストを塗布して焼き付けたポストファイアによるものでもよい。また、直接めっきにより形成されていてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されていてもよい。   For example, Cu, Ni, Ag, Pd, Ag—Pd alloy, Au, or the like can be used as the material of the base layers 30a and 30b. The underlying layers 30a and 30b may be a cofire that is fired simultaneously with the internal electrodes 24a and 24b, or may be a postfire that is applied and baked with a conductive paste. Moreover, it may be formed by direct plating or may be formed by curing a conductive resin including a thermosetting resin.

なお、下地層30a,30bを外部電極用導電性ペーストの焼付けで形成する場合は、下地層30a,30bは、導電性金属とガラスとを含むペーストを用いることが好ましい。ガラス成分としては、B、Si、Ba、Mg、Al、Li、Znなどを含むガラスを用いることができる。また、下地層30a,30bとしては、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。下地層30a,30bは、内部電極24a,24bと同時焼成したコファイアによるものでもよく、外部電極用導電性ペーストを塗布して焼き付けたポストファイアによるものでもよい。また、直接めっきにより形成されていてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されていてもよい。下地層30a,30bの厚みは、最も厚い部分において、10μm以上50μm以下であることが好ましい。   In the case where the underlayers 30a and 30b are formed by baking the conductive paste for external electrodes, it is preferable to use a paste containing conductive metal and glass for the underlayers 30a and 30b. As the glass component, glass containing B, Si, Ba, Mg, Al, Li, Zn, or the like can be used. Further, for example, Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used as the base layers 30a and 30b. The underlying layers 30a and 30b may be a cofire that is fired simultaneously with the internal electrodes 24a and 24b, or may be a postfire that is applied and baked with a conductive paste for external electrodes. Moreover, it may be formed by direct plating or may be formed by curing a conductive resin including a thermosetting resin. The thickness of the foundation layers 30a and 30b is preferably 10 μm or more and 50 μm or less at the thickest portion.

一方、めっき層32a,32bの材料には、たとえば、Cu、Ni、Ag、Pd、Ag−Pb合金、Au等を用いることができる。めっき層32a,32bは、複数層に形成されていてもよい。好ましくは、Niめっき、Snめっきの2層構造である。たとえば、内部電極24a,24bとしてNiを用いた場合、下地層38a,38bとしては、Niと接合性のよいCuを用いることが好ましい。また、めっき層32a,32bを2層構造とした場合、めっき層32a,32bの第1層の表面に形成される第2層は、はんだ濡れ性のよいSnやAuを用いることが好ましく、下地層38a,38bの表面に形成される第1層は、はんだバリア性能を有するNiを用いることが好ましい。めっき層32a,32bの一層あたりの厚みは、1μm以上10μm以下であることが好ましい。また、下地層30a,30bとめっき層32a,32bとの間に、応力緩和用の導電性樹脂層が形成されていてもよい。   On the other hand, Cu, Ni, Ag, Pd, Ag-Pb alloy, Au, etc. can be used for the material of the plating layers 32a and 32b, for example. The plating layers 32a and 32b may be formed in a plurality of layers. A two-layer structure of Ni plating and Sn plating is preferable. For example, when Ni is used as the internal electrodes 24a and 24b, it is preferable to use Cu having good bonding properties with Ni as the base layers 38a and 38b. When the plating layers 32a and 32b have a two-layer structure, the second layer formed on the surface of the first layer of the plating layers 32a and 32b is preferably made of Sn or Au having good solder wettability. The first layer formed on the surface of the ground layers 38a and 38b is preferably made of Ni having solder barrier performance. The thickness per layer of the plating layers 32a and 32b is preferably 1 μm or more and 10 μm or less. Moreover, a conductive resin layer for stress relaxation may be formed between the base layers 30a and 30b and the plating layers 32a and 32b.

また、下地層30a,30bをめっき処理により形成する場合は、下地層30a,30bは、たとえば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金を用いることができる。下地層30a,30bをめっき処理により形成する場合は、下地層30a,30bはガラス成分を含まないことが好ましく、下地層30a,30bの単位体積あたりの金属割合は99体積%以上であることが好ましい。内部電極24a,24bとしてNiを用いた場合、下地層30a,30bとしては、Niと接合性のよいCuを用いることが好ましい。この場合の下地層30a,30bの厚みは、1μm以上15μm以下であることが好ましい。   Further, when the underlayers 30a and 30b are formed by plating, the underlayers 30a and 30b are, for example, one type selected from the group consisting of Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, and Zn. These metals or alloys containing the metals can be used. When the underlayers 30a and 30b are formed by plating, the underlayers 30a and 30b preferably do not contain a glass component, and the metal ratio per unit volume of the underlayers 30a and 30b is 99% by volume or more. preferable. When Ni is used as the internal electrodes 24a and 24b, it is preferable to use Cu having good bonding properties with Ni as the base layers 30a and 30b. In this case, the thickness of the foundation layers 30a and 30b is preferably 1 μm or more and 15 μm or less.

次に、本発明が適用されるセラミック電子部品の他の例について説明する。図4は、この発明が適用されるセラミック電子部品の他の例を示す外観斜視図を示し、図5は、この発明が適用されるセラミック電子部品の他の例を示す側面図である。図6は、図4のB−B線における断面を示す断面図解図である。このセラミック電子部品も、積層セラミックコンデンサを例として示す。なお、図4ないし図6において、図1ないし図3に示したセラミック電子部品1と同一の部分には、同一の符号を付し、その説明を省略する。   Next, another example of the ceramic electronic component to which the present invention is applied will be described. 4 is an external perspective view showing another example of the ceramic electronic component to which the present invention is applied, and FIG. 5 is a side view showing another example of the ceramic electronic component to which the present invention is applied. FIG. 6 is an illustrative sectional view showing a section taken along line B-B in FIG. 4. This ceramic electronic component also shows a multilayer ceramic capacitor as an example. 4 to 6, the same parts as those of the ceramic electronic component 1 shown in FIGS. 1 to 3 are denoted by the same reference numerals, and the description thereof is omitted.

このセラミック電子部品1’は、セラミック層14a,14bの積層数をセラミック電子部品1よりも多くすることで、略角柱形状のセラミック素体10により構成されている。このようなセラミック電子部品1’を製造する場合でも、本発明にかかるセラミック電子部品の製造方法を用いることができる。   The ceramic electronic component 1 ′ is configured by a substantially prismatic ceramic body 10 by increasing the number of laminated ceramic layers 14 a and 14 b as compared with the ceramic electronic component 1. Even when such a ceramic electronic component 1 ′ is manufactured, the method for manufacturing a ceramic electronic component according to the present invention can be used.

(セラミック電子部品の製造方法)
続いて、以上の構成からなるセラミック電子部品の製造方法の一実施の形態について、セラミック電子部品1を例にして説明する。
(Method for manufacturing ceramic electronic components)
Next, an embodiment of a method for producing a ceramic electronic component having the above configuration will be described by taking the ceramic electronic component 1 as an example.

まず、セラミックグリーンシート、第1および第2の内部電極24a,24bを形成するための内部電極用導電性ペーストおよび第1および第2の外部電極12a,12bを形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。   First, a ceramic green sheet, an internal electrode conductive paste for forming the first and second internal electrodes 24a, 24b, and an external electrode conductivity for forming the first and second external electrodes 12a, 12b A paste is prepared. The ceramic green sheet, the internal electrode conductive paste, and the external electrode conductive paste include an organic binder and a solvent, and a known organic binder or organic solvent can be used.

そして、セラミックグリーンシート上に、たとえば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極のパターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷法などの公知の方法により印刷することができる。   Then, for example, the internal electrode conductive paste is printed in a predetermined pattern on the ceramic green sheet, and the internal electrode pattern is formed on the ceramic green sheet. The internal electrode conductive paste can be printed by a known method such as a screen printing method.

次に、内部電極のパターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。   Next, a predetermined number of outer layer ceramic green sheets on which internal electrode patterns are not printed are laminated, and ceramic green sheets on which internal electrode patterns are printed are sequentially laminated on the outer layer ceramic green sheets. A predetermined number of sheets are laminated to produce a mother laminate.

そして、このマザー積層体は、静水圧プレスなどの手段により積層方向に圧着される。   And this mother laminated body is crimped | bonded to a lamination direction by means, such as an isostatic press.

その後、マザー積層体が所定の形状寸法に切断され、生のセラミック素体が切り出される(セラミック層と内部電極とを有する生のセラミック素体を得る工程)。   Thereafter, the mother laminate is cut into a predetermined shape and a raw ceramic body is cut out (step of obtaining a raw ceramic body having a ceramic layer and internal electrodes).

次に、切り出された生のセラミック素体の稜線部が研磨され、丸みがつけられる(生のセラミック素体を研磨する工程)。この生のセラミック素体の稜線部を研磨する工程では、溶媒と、誘電体(セラミック素体)の添加成分との混合物がバレル内に注入され、その中に切り出された生のセラミック素体が投入されて、バレルを回転させることにより研磨が行われる(湿式バレル研磨法)。ここで、溶媒に溶解される誘電体(セラミック素体)の添加成分は、たとえば、BaおよびMgが用いられる。また、BaおよびMgの添加量は、溶媒の量に比例して調整する。溶媒は、たとえば、水が用いられる。   Next, the ridge line portion of the cut out raw ceramic body is polished and rounded (step of polishing the raw ceramic body). In the step of polishing the ridge line portion of the raw ceramic body, a mixture of a solvent and an additive component of a dielectric (ceramic body) is injected into the barrel, and the raw ceramic body cut into the mixture is injected into the barrel. It is thrown in and polishing is performed by rotating the barrel (wet barrel polishing method). Here, for example, Ba and Mg are used as additive components of the dielectric (ceramic body) dissolved in the solvent. The addition amount of Ba and Mg is adjusted in proportion to the amount of the solvent. For example, water is used as the solvent.

続いて、生のセラミック素体を研磨する工程により、稜線部が研磨され丸みがつけられた切り出された生のセラミック素体を洗浄する(洗浄工程)。洗浄工程では、所定時間、水を用いて生のセラミック素体を洗浄し、バレル研磨の際の生のセラミック素体の削り屑や生のセラミック素体に付着した添加成分を洗い流す。   Subsequently, by cutting the raw ceramic body, the cut raw ceramic body having the ridge line polished and rounded is cleaned (cleaning step). In the cleaning step, the raw ceramic body is washed with water for a predetermined time to wash away the raw ceramic body shavings and additive components adhering to the raw ceramic body during barrel polishing.

その後、洗浄後の生のセラミック素体を乾燥させる(湿式バレル研磨後の生のセラミック素体を乾燥する乾燥工程)。乾燥工程では、一定の温度に保たれた環境下に洗浄後の生のセラミック素体を投入し、吸引乾燥させ、徐々に温度を低下させながら乾燥を行う。乾燥温度は、セラミックグリーンシートに含まれるバインダのガラス転移点以下の温度で乾燥することが好ましく、具体的には35℃以下の環境下で乾燥を行うことが好ましい。本実施の形態では、35℃に保たれた環境下に洗浄後の生のセラミック素体を投入し、吸引乾燥させ、20℃まで温度を低下させながら乾燥を行う。これにより、セラミックグリーンシートに含まれる可塑剤の作用によって低下した、セラミックグリーンシートに含まれるバインダのガラス転移点に対して、それよりも低い温度で乾燥を行うことができる。よって、セラミックグリーンシートに含まれるバインダの流動を抑制することができるため、生のセラミック素体同士のくっつき不良を抑制することができる。   Then, the raw ceramic body after washing is dried (drying process for drying the raw ceramic body after wet barrel polishing). In the drying step, the raw ceramic body after washing is placed in an environment maintained at a constant temperature, sucked and dried, and dried while gradually decreasing the temperature. The drying temperature is preferably dried at a temperature not higher than the glass transition point of the binder contained in the ceramic green sheet, and specifically, drying is preferably performed in an environment of 35 ° C. or lower. In this embodiment, the raw ceramic body after washing is placed in an environment maintained at 35 ° C., sucked and dried, and dried while the temperature is lowered to 20 ° C. Thereby, it can dry at temperature lower than it with respect to the glass transition point of the binder contained in the ceramic green sheet reduced by the effect | action of the plasticizer contained in a ceramic green sheet. Therefore, since the flow of the binder contained in the ceramic green sheet can be suppressed, the sticking failure between the raw ceramic bodies can be suppressed.

続いて、研磨された生のセラミック素体が焼成され、積層体であるセラミック素体10が生成される。なお、生のセラミック素体を焼成するときの焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、900℃以上1300℃以下であることが好ましい。なお、外部電極用導電性ペーストの焼成および生のセラミック素体の焼成は、たとえば、大気中、N2雰囲気中、水蒸気+N2雰囲気中などにおいて行われる。 Subsequently, the polished raw ceramic body is fired to produce a ceramic body 10 that is a laminate. The firing temperature when firing the raw ceramic body depends on the ceramic material and the material of the internal electrode conductive paste, but is preferably 900 ° C. or higher and 1300 ° C. or lower. The firing of the conductive paste for external electrodes and the firing of the raw ceramic body are performed, for example, in the air, in an N 2 atmosphere, in a steam + N 2 atmosphere.

次に、セラミック素体に下地層を形成する工程について説明する。   Next, a process for forming a base layer on the ceramic body will be described.

まず、下地層を外部電極用導電性ペーストの焼付けで形成する場合について説明する。
焼成後のセラミック素体10の第1端面20aおよび第2端面20bに外部電極用導電性ペーストが塗布され、焼き付けることで、第1および第2の外部電極12a,12bの下地層30a,30bが形成される。焼き付け温度は、700℃以上900℃以下であることが好ましい。また、必要に応じて、下地層30a,30bの表面に1層以上のめっき層32a,32bが形成される。
First, the case where the base layer is formed by baking the conductive paste for external electrodes will be described.
The conductive paste for external electrodes is applied to the first end face 20a and the second end face 20b of the fired ceramic body 10, and the base layers 30a, 30b of the first and second external electrodes 12a, 12b are formed by baking. It is formed. The baking temperature is preferably 700 ° C. or higher and 900 ° C. or lower. If necessary, one or more plating layers 32a and 32b are formed on the surfaces of the base layers 30a and 30b.

次に、下地層をめっき処理により形成する場合について説明する。
焼成後のセラミック素体10の第1端面20aおよび第2端面20bにめっき処理を施し、第1および第2の内部電極24a,24bの露出部28a,28bの上に下地層30a,30bを形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、めっき処理により下地層30a,30bを形成した後に、熱処理を施すことで、第1および第2の内部電極24a,24bと下地層30a,30bとの接合部を合金化し、接合強度を高める施策を導入してもよい。この場合、熱処理の温度は、たとえば、750℃以上1000℃以下であることが好ましい。さらに、必要に応じて、下地層30a,30bの表面に1層以上のめっき層32a,32bが形成される。
Next, a case where the base layer is formed by plating will be described.
The first end face 20a and the second end face 20b of the fired ceramic body 10 are plated to form the base layers 30a and 30b on the exposed portions 28a and 28b of the first and second internal electrodes 24a and 24b. To do. Either electroplating or electroless plating may be used for the plating process, but electroless plating requires pretreatment with a catalyst or the like to improve the plating deposition rate, making the process complicated. There is a disadvantage of doing. Therefore, it is usually preferable to employ electrolytic plating. As the plating method, barrel plating is preferably used. Further, if necessary, after forming the base layers 30a and 30b by plating, heat treatment is performed to alloy the joints between the first and second internal electrodes 24a and 24b and the base layers 30a and 30b. Measures that increase the bonding strength may be introduced. In this case, it is preferable that the temperature of heat processing is 750 degreeC or more and 1000 degrees C or less, for example. Furthermore, if necessary, one or more plating layers 32a and 32b are formed on the surfaces of the base layers 30a and 30b.

以上の製造方法により、所望のセラミック電子部品1が得られる。   The desired ceramic electronic component 1 is obtained by the above manufacturing method.

本実施の形態にかかるセラミック電子部品の製造方法によると、生のセラミック素体の稜線部を研磨する工程において、湿式バレル研磨法により研磨を行うため、温度上昇による熱塑性変形を発生させることなく、稜線部を研磨することが可能となり、得られるセラミック電子部品1の外観不良や、セラミック素体10の端面において内部電極が露出状態となることにより、外部電極と内部電極とのコンタクト不良等の外部電極の連続性の悪化によるセラミック電子部品1の信頼性の低下を抑制することができる。   According to the method for manufacturing a ceramic electronic component according to the present embodiment, in the step of polishing the ridge line portion of the raw ceramic body, since polishing is performed by a wet barrel polishing method, without causing thermoplastic deformation due to temperature rise, It becomes possible to polish the ridge portion, and external appearance such as defective contact between the external electrode and the internal electrode is caused by the appearance failure of the obtained ceramic electronic component 1 and the internal electrode exposed in the end face of the ceramic body 10. A decrease in the reliability of the ceramic electronic component 1 due to the deterioration of the continuity of the electrodes can be suppressed.

また、この発明にかかるセラミック電子部品の製造方法では、湿式バレル研磨法により研磨を行う際、溶媒である水に誘電体(セラミック素体)の添加成分であるBaおよびMgを事前に溶解させておく(すなわち、飽和状態を作っておく)ことで、湿式バレル研磨法による研磨中における添加成分の溶出を抑制することができ、セラミック誘電体のモル比(Ba/Ti)を維持することができるため、過焼結を防止することができる。その結果、本実施の形態にかかるセラミック電子部品の製造方法により製造されるセラミック電子部品1の絶縁抵抗の低下などの電気的特性の変化を防止することができる。   Further, in the method for manufacturing a ceramic electronic component according to the present invention, Ba and Mg, which are additive components of a dielectric (ceramic body), are dissolved in advance in water as a solvent when polishing by a wet barrel polishing method. By setting (ie, creating a saturated state), elution of additive components during polishing by the wet barrel polishing method can be suppressed, and the molar ratio (Ba / Ti) of the ceramic dielectric can be maintained. Therefore, oversintering can be prevented. As a result, changes in electrical characteristics such as a decrease in insulation resistance of the ceramic electronic component 1 manufactured by the method for manufacturing a ceramic electronic component according to the present embodiment can be prevented.

(実験例)
実験例では、上述の方法によりセラミック電子部品1を作製し、熱塑性変形の有無の確認、HALT(Highly Accelerated Life Test)による信頼性試験の変化(IR劣化)の確認、およびくっつき不良の確認を行った。
(Experimental example)
In the experimental example, the ceramic electronic component 1 is manufactured by the above-described method, the presence or absence of thermoplastic deformation is confirmed, the reliability test change (IR deterioration) by HALT (Highly Accelerated Life Test) is confirmed, and the sticking failure is confirmed. It was.

(実施例)
実施例1では、上述の実施の形態にかかるセラミック電子部品の製造方法で、図1に示すセラミック電子部品1である積層セラミックコンデンサを製造した。生のセラミック素体の湿式バレル研磨法による研磨の条件は、以下のとおりとした。すなわち、バレルの条件は、水300ccに誘電体(セラミック素体)の添加成分としてMgを1cc、Baを70cc添加したものをバレル内に注入した。そして、バレル内に100000個の生のセラミック素体を投入し、バレル研磨による研磨時間を60分間とし、回転数を180rpmで回転させることにより研磨を行った。
その後、バレル研磨後の生のセラミック素体を洗浄し、乾燥工程において乾燥を行った。乾燥工程では、25℃に保たれた環境下に洗浄後の生のセラミック素体を投入し、吸引乾燥させ、20℃まで温度を低下させながら20分間乾燥を行った。
(Example)
In Example 1, a multilayer ceramic capacitor as the ceramic electronic component 1 shown in FIG. 1 was manufactured by the method for manufacturing a ceramic electronic component according to the above-described embodiment. The conditions for polishing the raw ceramic body by the wet barrel polishing method were as follows. That is, the barrel conditions were such that 1 cc of Mg and 70 cc of Ba were added into 300 cc of water as a dielectric (ceramic body) additive component. Then, 100000 raw ceramic bodies were put into the barrel, the polishing time by barrel polishing was set to 60 minutes, and polishing was performed by rotating at a rotation speed of 180 rpm.
Thereafter, the raw ceramic body after barrel polishing was washed and dried in a drying step. In the drying step, the raw ceramic body after washing was put in an environment maintained at 25 ° C., sucked and dried, and dried for 20 minutes while the temperature was lowered to 20 ° C.

また、実施例2では、上述の実施の形態にかかるセラミック電子部品の製造方法で、図1に示すセラミック電子部品1である積層セラミックコンデンサを製造した。生のセラミック素体の湿式バレル研磨法による研磨の条件は、以下のとおりとした。すなわち、バレルの条件は、水300ccに誘電体(セラミック素体)の添加成分としてMgを1cc、Baを70cc添加したものをバレル内に注入した。そして、バレル内に100000個の生のセラミック素体を投入し、バレル研磨による研磨時間を60分間とし、回転数を180rpmで回転させることにより研磨を行った。
その後、バレル研磨後の生のセラミック素体を洗浄し、乾燥工程において乾燥を行った。乾燥工程では、30℃に保たれた環境下に洗浄後の生のセラミック素体を投入し、吸引乾燥させ、25℃まで温度を低下させながら20分間乾燥を行った。
In Example 2, the multilayer ceramic capacitor as the ceramic electronic component 1 shown in FIG. 1 was manufactured by the method for manufacturing a ceramic electronic component according to the above-described embodiment. The conditions for polishing the raw ceramic body by the wet barrel polishing method were as follows. That is, the barrel conditions were such that 1 cc of Mg and 70 cc of Ba were added into 300 cc of water as a dielectric (ceramic body) additive component. Then, 100000 raw ceramic bodies were put into the barrel, the polishing time by barrel polishing was set to 60 minutes, and polishing was performed by rotating at a rotation speed of 180 rpm.
Thereafter, the raw ceramic body after barrel polishing was washed and dried in a drying step. In the drying step, the raw ceramic body after washing was placed in an environment maintained at 30 ° C., sucked and dried, and dried for 20 minutes while the temperature was lowered to 25 ° C.

また、実施例3では、上述の実施の形態にかかるセラミック電子部品の製造方法で、図1に示すセラミック電子部品1である積層セラミックコンデンサを製造した。生のセラミック素体の湿式バレル研磨法による研磨の条件は、以下のとおりとした。すなわち、バレルの条件は、水300ccに誘電体(セラミック素体)の添加成分としてMgを1cc、Baを70cc添加したものをバレル内に注入した。そして、バレル内に100000個の生のセラミック素体を投入し、バレル研磨による研磨時間を60分間とし、回転数を180rpmで回転させることにより研磨を行った。
その後、バレル研磨後の生のセラミック素体を洗浄し、乾燥工程において乾燥を行った。乾燥工程では、35℃に保たれた環境下に洗浄後の生のセラミック素体を投入し、吸引乾燥させ、20℃まで温度を低下させながら20分間乾燥を行った。
Moreover, in Example 3, the multilayer ceramic capacitor which is the ceramic electronic component 1 shown in FIG. 1 was manufactured by the method for manufacturing a ceramic electronic component according to the above-described embodiment. The conditions for polishing the raw ceramic body by the wet barrel polishing method were as follows. That is, the barrel conditions were such that 1 cc of Mg and 70 cc of Ba were added into 300 cc of water as a dielectric (ceramic body) additive component. Then, 100000 raw ceramic bodies were put into the barrel, the polishing time by barrel polishing was set to 60 minutes, and polishing was performed by rotating at a rotation speed of 180 rpm.
Thereafter, the raw ceramic body after barrel polishing was washed and dried in a drying step. In the drying step, the raw ceramic body after washing was put in an environment maintained at 35 ° C., sucked and dried, and dried for 20 minutes while the temperature was lowered to 20 ° C.

製造された積層セラミックコンデンサの外形寸法は、長さ0.6mm、幅0.3mm、高さ0.15mmとした。また、セラミック層14a,14b(誘電体セラミック)として、チタン酸バリウム系誘電体セラミックを用いた。さらに、内部電極24a、24bの材料としてNiを用いた。さらに、外部電極12a,12bについて、下地層30a,30bはCuにより形成され、めっき層32a,32bは、第1層にNiめっき膜が形成され第1層の上に形成される第2層にSnめっき膜が形成される2層構造により形成された。   The outer dimensions of the manufactured multilayer ceramic capacitor were 0.6 mm in length, 0.3 mm in width, and 0.15 mm in height. Further, barium titanate-based dielectric ceramic was used as the ceramic layers 14a and 14b (dielectric ceramic). Furthermore, Ni was used as a material for the internal electrodes 24a and 24b. Further, for the external electrodes 12a and 12b, the base layers 30a and 30b are made of Cu, and the plating layers 32a and 32b are formed on the second layer formed on the first layer by forming the Ni plating film on the first layer. It was formed by a two-layer structure in which a Sn plating film is formed.

(比較例)
比較例1では、実施例と同様に、生のセラミック素体について、従来の湿式バレル研磨法を用いて研磨したが、研磨に用いる水には誘電体の添加成分としてMgおよびBaを添加しなかった。また、バレルの条件は、MgおよびBaを添加しないこと以外は、実施例と同じ条件とした。また、製造されたセラミック電子部品の外部電極も実施例と同じ構造に形成した。
(Comparative example)
In Comparative Example 1, the raw ceramic body was polished using the conventional wet barrel polishing method as in the example, but Mg and Ba were not added as additive components of the dielectric to the water used for polishing. It was. The barrel conditions were the same as in the examples except that Mg and Ba were not added. Further, the external electrodes of the manufactured ceramic electronic component were also formed in the same structure as in the examples.

また、比較例2では、実施例とは異なり従来の乾式バレル研磨法を用いて研磨した。すなわち、水、誘電体の添加成分としてMgおよびBaは添加しなかった。また、バレルの条件は、水、MgおよびBaを添加せず、バレル研磨による研磨時間を180分間とした以外は、実施例と同じ条件とした。また、製造されたセラミック電子部品の外部電極も実施例と同じ構造に形成した。なお、バレル時間が湿式バレル研磨法よりも長いのは、乾式バレル研磨法は、湿式バレル研磨法に比べて研磨力が劣るため、同様な構造を得るためにはバレル研磨による研磨時間を長くする必要があるためである。   Further, in Comparative Example 2, unlike the example, polishing was performed using a conventional dry barrel polishing method. That is, Mg and Ba were not added as water and dielectric additive components. The barrel conditions were the same as those in the example except that water, Mg and Ba were not added and the polishing time by barrel polishing was 180 minutes. Further, the external electrodes of the manufactured ceramic electronic component were also formed in the same structure as in the examples. The barrel time is longer than the wet barrel polishing method. The dry barrel polishing method is inferior in polishing power compared to the wet barrel polishing method, so in order to obtain a similar structure, the polishing time by barrel polishing is lengthened. This is necessary.

また、比較例3では、実施例と同様に、生のセラミック素体について、湿式バレル研磨法を用いて研磨したが、その後の乾燥工程においては、吸引乾燥を行わず、50℃の一定温度の環境下で20分間乾燥を行った。また、バレルの条件は、実施例と同じ条件とした。なお、製造されたセラミック電子部品の外部電極も実施例と同じ構造に形成した。   In Comparative Example 3, the raw ceramic body was polished using the wet barrel polishing method in the same manner as in the example. However, in the subsequent drying process, suction drying was not performed, and a constant temperature of 50 ° C. was used. Drying was performed for 20 minutes under the environment. The barrel conditions were the same as in the example. In addition, the external electrode of the manufactured ceramic electronic component was also formed in the same structure as the example.

さらに、比較例4では、実施例と同様に、生のセラミック素体について、湿式バレル研磨法を用いて研磨したが、その後の乾燥工程においては、吸引乾燥を行わず、60℃の一定温度の環境下で20分間乾燥を行った。また、バレルの条件は実施例と同じ条件とした。なお、製造されたセラミック電子部品の外部電極も実施例と同じ構造に形成した。   Furthermore, in Comparative Example 4, the raw ceramic body was polished using the wet barrel polishing method as in the example, but in the subsequent drying process, suction drying was not performed, and a constant temperature of 60 ° C. was used. Drying was performed for 20 minutes under the environment. The barrel conditions were the same as in the example. In addition, the external electrode of the manufactured ceramic electronic component was also formed in the same structure as the example.

(熱塑性変形の確認方法)
上記で得られた実施例1ないし実施例3、ならびに比較例1および比較例2の各試料にかかる積層セラミックコンデンサをL方向に沿って、1/2Wの位置まで断面研磨を行い、片側のセラミック素体10の端部において、端面に沿った垂線を基準として、セラミック素体10の端面の一番飛び出ている部分からセラミック素体10の端面の一番凹んでいる部分までのL方向に沿った距離をマイクロスコープ(倍率×1000倍)で測定した。その際、その距離が3μm以上のものを熱塑性変形したものとしてカウントした。熱塑性変形の確認は、実施例1ないし実施例3、ならびに比較例1および比較例2において、それぞれ100個ずつ準備して行った。
(Confirmation method of thermoplastic deformation)
The laminated ceramic capacitors according to the samples of Examples 1 to 3 and Comparative Examples 1 and 2 obtained above were subjected to cross-sectional polishing along the L direction to a position of 1/2 W, and one side ceramic At the end of the element body 10, along the L direction from the most protruding part of the end face of the ceramic element body 10 to the most recessed part of the end face of the ceramic element body 10, with reference to the perpendicular along the end face. The distance was measured with a microscope (magnification × 1000 times). At that time, those having a distance of 3 μm or more were counted as thermoplastically deformed. The confirmation of the thermoplastic deformation was performed by preparing 100 pieces in each of Examples 1 to 3 and Comparative Examples 1 and 2.

(HALTによるIR劣化の確認方法)
上記で得られた実施例1ないし実施例3、ならびに比較例1および比較例2の各試料にかかる積層セラミックコンデンサについて、150℃の温度にて、8Vの電圧を印加するHALT(超加速ライフ試験)を行った。この超加速試験において、IR値が10kΩ以下になるまでの時間が10時間を下回るものを信頼性に劣ると評価した。HALTによるIR劣化の確認は、実施例1ないし実施例3、ならびに比較例1および比較例2において、それぞれ18個ずつ準備して行った。
(Confirmation method of IR degradation by HALT)
About the multilayer ceramic capacitor concerning each sample of Example 1 thru | or Example 3 obtained above, and the comparative example 1 and the comparative example 2, HALT (super acceleration life test which applies the voltage of 8V at the temperature of 150 degreeC ) In this super-acceleration test, it was evaluated that the time until the IR value was 10 kΩ or less was less than 10 hours was inferior in reliability. Confirmation of IR deterioration by HALT was carried out by preparing 18 pieces in each of Examples 1 to 3 and Comparative Examples 1 and 2.

(くっつき不良の確認)
乾燥工程後に得られた実施例1ないし実施例3、ならびに比較例3および比較例4の各試料にかかる生のセラミック素体を、生のセラミック素体1個分が通過する大きさのメッシュを持つ篩に投入し、振動を与えてメッシュを通過しなかった生のセラミック素体をくっつき不良とした。
(Check for sticking defects)
The raw ceramic body according to each of the samples of Examples 1 to 3 and Comparative Examples 3 and 4 obtained after the drying step is passed through a mesh having a size through which one raw ceramic body passes. The raw ceramic body, which was put into a sieve having a mesh and did not pass through the mesh due to vibration, was considered to be stuck.

表1は、実施例1ないし実施例3、ならびに比較例1および比較例2のそれぞれの積層セラミックコンデンサに対する熱塑性変形の有無の確認と、HALTによる信頼性試験の変化(IR劣化)を確認した結果を示す。
また、表2は、実施例1ないし実施例3、ならびに比較例3および比較例4のそれぞれの乾燥工程後に得られた生のセラミック素体に対して行った、くっつき不良を確認した結果を示す。
Table 1 shows the results of confirming the presence or absence of thermoplastic deformation of each of the multilayer ceramic capacitors of Examples 1 to 3 and Comparative Examples 1 and 2, and confirming the change in reliability test (IR degradation) by HALT. Indicates.
Table 2 shows the results of confirming the sticking failure performed on the raw ceramic bodies obtained after the drying steps of Examples 1 to 3 and Comparative Examples 3 and 4. .

Figure 0006442881
Figure 0006442881

Figure 0006442881
Figure 0006442881

以上のことから、本発明にかかるセラミック電子部品の製造方法を用いることで、温度上昇による熱塑性変形を発生させることなく、稜線部を研磨することが可能となり、積層セラミックコンデンサの外観不良や、セラミック素体10の端面において内部電極が露出状態となることにより、外部電極と内部電極とのコンタクト不良等の外部電極の連続性の悪化による信頼性の低下(IRの低下)を抑制しうることが確認された。   As described above, by using the method for manufacturing a ceramic electronic component according to the present invention, it becomes possible to polish the ridge line portion without causing thermoplastic deformation due to temperature rise, and the appearance defect of the multilayer ceramic capacitor or the ceramic Since the internal electrode is exposed at the end face of the element body 10, it is possible to suppress a decrease in reliability (IR decrease) due to deterioration of the continuity of the external electrode such as a contact failure between the external electrode and the internal electrode. confirmed.

また、水の中でバレル研磨を行う際、水に誘電体(セラミック素体)の添加成分を事前に溶解させておく(飽和状態を作っておく)ことで、研磨中の添加成分の溶出を抑制することができ、セラミック誘電体のモル比(Ba/Ti)を維持することができるため、過焼結を防止し、積層セラミックコンデンサの絶縁抵抗の低下などの電気的特性の変化を防止しうることが確認された。   In addition, when barrel polishing is performed in water, the additive component of the dielectric (ceramic body) is dissolved in water in advance (to create a saturated state), so that the additive component during polishing is eluted. It can be suppressed and the molar ratio (Ba / Ti) of the ceramic dielectric can be maintained, preventing oversintering and preventing changes in electrical characteristics such as a decrease in insulation resistance of the multilayer ceramic capacitor. It was confirmed that

さらに、バレル研磨後の乾燥工程において、吸引乾燥を行いながら35℃以下の温度で乾燥を行うことで、生のセラミック素体同士のくっつき不良を抑制することができ、製品の歩留まりの低下を抑制しうることが確認された。   Furthermore, in the drying process after barrel polishing, by performing drying at a temperature of 35 ° C. or less while performing suction drying, it is possible to suppress the sticking failure between the raw ceramic bodies and suppress the decrease in the yield of the product. It was confirmed that it was possible.

したがって、本発明によるセラミック電子部品の製造方法を用いることで、生のセラミック素体に対するバレル研磨により生ずる生のセラミック素体の熱塑性変形、および、セラミック電子部品の電気的特性の変化(絶縁抵抗の低下)を抑制することができ、信頼性の高いセラミック電子部品を提供することができる。   Therefore, by using the method for manufacturing a ceramic electronic component according to the present invention, the thermoplastic deformation of the raw ceramic body caused by barrel polishing of the raw ceramic body, and the change in electrical characteristics of the ceramic electronic component (insulation resistance) Can be suppressed, and a highly reliable ceramic electronic component can be provided.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。また、セラミック電子部品のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。   In addition, this invention is not limited to the said embodiment, A various deformation | transformation is carried out within the range of the summary. In addition, the thickness, the number of layers, the counter electrode area, and the external dimensions of the ceramic layers of the ceramic electronic component are not limited thereto.

1 セラミック電子部品
10 セラミック素体
12a 第1の外部電極
12b 第2の外部電極
14a、14b セラミック層
16a 第1主面
16b 第2主面
18a 第1側面
18b 第2側面
20a 第1端面
20b 第2端面
22 稜線部
24a 第1の内部電極
24b 第2の内部電極
26a、26b 対向部
28a、28b 露出部
30a、30b 下地層
32a、32b めっき層
DESCRIPTION OF SYMBOLS 1 Ceramic electronic component 10 Ceramic body 12a 1st external electrode 12b 2nd external electrode 14a, 14b Ceramic layer 16a 1st main surface 16b 2nd main surface 18a 1st side surface 18b 2nd side surface 20a 1st end surface 20b 2nd End face 22 Ridge line portion 24a First internal electrode 24b Second internal electrode 26a, 26b Opposing portion 28a, 28b Exposed portion 30a, 30b Underlayer 32a, 32b Plating layer

Claims (3)

複数のセラミック層と複数の内部電極とが交互に積層されてなるセラミック素体と、
前記セラミック素体の両端面に露出される前記内部電極の露出部と電気的に接続されている外部電極と、
を備えるセラミック電子部品の製造方法において、
前記セラミック層と前記内部電極とを有する生のセラミック素体を得る工程と、
前記生のセラミック素体の稜線部を研磨する工程と、
を備え、
前記生のセラミック素体の稜線部を研磨する工程は、溶媒と、前記セラミック素体の添加成分との混合物の入ったバレル内で、前記生のセラミック素体を、バレルを回転させることにより研磨する湿式バレル研磨を行い、湿式バレル研磨後の前記生のセラミック素体を、35℃以下の環境下で乾燥する乾燥工程を備えることを特徴とする、セラミック電子部品の製造方法。
A ceramic body in which a plurality of ceramic layers and a plurality of internal electrodes are alternately laminated;
An external electrode electrically connected to an exposed portion of the internal electrode exposed at both end faces of the ceramic body;
In a method for manufacturing a ceramic electronic component comprising:
Obtaining a raw ceramic body having the ceramic layer and the internal electrodes;
Polishing the ridge portion of the raw ceramic body;
With
The step of polishing the ridge line portion of the raw ceramic body comprises polishing the raw ceramic body by rotating the barrel in a barrel containing a mixture of a solvent and an additive component of the ceramic body. wet barrel have rows polishing, the raw ceramic body after the wet barrel polishing, characterized in that it comprises a step of drying under 35 ° C. the following environmental, manufacturing method of a ceramic electronic component.
前記乾燥工程は、吸引乾燥を行うことを特徴とする、請求項1に記載のセラミック電子部品の製造方法。 The method for manufacturing a ceramic electronic component according to claim 1, wherein the drying step performs suction drying . 前記セラミック素体の添加成分は、BaおよびMgであることを特徴とする、請求項1または請求項2に記載のセラミック電子部品の製造方法。 3. The method of manufacturing a ceramic electronic component according to claim 1, wherein additive components of the ceramic body are Ba and Mg . 4.
JP2014123978A 2014-06-17 2014-06-17 Manufacturing method of ceramic electronic component Active JP6442881B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014123978A JP6442881B2 (en) 2014-06-17 2014-06-17 Manufacturing method of ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014123978A JP6442881B2 (en) 2014-06-17 2014-06-17 Manufacturing method of ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2016004885A JP2016004885A (en) 2016-01-12
JP6442881B2 true JP6442881B2 (en) 2018-12-26

Family

ID=55223968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014123978A Active JP6442881B2 (en) 2014-06-17 2014-06-17 Manufacturing method of ceramic electronic component

Country Status (1)

Country Link
JP (1) JP6442881B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016110216B4 (en) * 2016-06-02 2018-10-11 Epcos Ag Method for producing a plurality of piezoelectric multilayer components
US10319765B2 (en) 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
JP2018032788A (en) * 2016-08-25 2018-03-01 太陽誘電株式会社 Multilayer ceramic capacitor and method for manufacturing the same
WO2018220901A1 (en) * 2017-05-31 2018-12-06 株式会社村田製作所 Method for manufacturing ceramic electronic component, and ceramic electronic component
US11744156B2 (en) * 2017-08-07 2023-08-29 Taiyo Yuden Co., Ltd. Multilayer piezoelectric element, piezoelectric vibration apparatus, and electronic device
JP7131924B2 (en) * 2017-08-07 2022-09-06 太陽誘電株式会社 Laminated piezoelectric element, piezoelectric vibration device, and electronic equipment
JP7243696B2 (en) * 2020-09-09 2023-03-22 株式会社村田製作所 Laminated coil parts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312120A (en) * 1987-01-09 1988-01-19 日本電気株式会社 Manufacture of laminated ceramic capacitor
JPH04300159A (en) * 1991-03-28 1992-10-23 Nec Corp Manufacture of laminated ceramic electronic part
JP3470651B2 (en) * 1999-08-31 2003-11-25 株式会社村田製作所 Manufacturing method of ceramic electronic component
JP2010283164A (en) * 2009-06-04 2010-12-16 Tdk Corp Method of manufacturing electronic component
JP5077393B2 (en) * 2010-06-15 2012-11-21 Tdk株式会社 Ceramic electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016004885A (en) 2016-01-12

Similar Documents

Publication Publication Date Title
JP6442881B2 (en) Manufacturing method of ceramic electronic component
US10734159B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
US9552927B2 (en) Ceramic electronic component
US11495407B2 (en) Capacitor component
JP2013149939A (en) Multilayer ceramic electronic component and fabrication method thereof
US8334748B2 (en) Method for manufacturing ceramic electronic component and ceramic electronic component
JP5521695B2 (en) Electronic components
JP2019033243A (en) Multilayer ceramic capacitor and manufacturing method of the same
JP2014239139A (en) Capacitor and method of manufacturing the same
JP7166847B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR102433617B1 (en) Multilayer Electronic Component and Method for Manufacturing Multilayer Electronic Component
JP2014078674A (en) Multilayered ceramic electronic component and method of manufacturing the same
JP7283440B2 (en) LAMINATED ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING LAMINATED ELECTRONIC COMPONENT
JP2014207254A (en) Ceramic electronic part
JP2019117901A (en) Electronic component and multilayer ceramic capacitor
JP5251589B2 (en) Manufacturing method of ceramic capacitor
JP2017174945A (en) Multilayer electronic component
JP6301629B2 (en) Multilayer electronic components
JP3544569B2 (en) Multilayer ceramic capacitors
US11908626B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US11721482B2 (en) Method of producing ceramic electronic component and ceramic electronic component
KR102057040B1 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP6317119B2 (en) Multilayer electronic components
KR20220080289A (en) Multi-layer ceramic electronic component
JP6776684B2 (en) Manufacturing method of multilayer ceramic electronic components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181112

R150 Certificate of patent or registration of utility model

Ref document number: 6442881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150