JP6433966B2 - Information processing apparatus, information processing method, and program - Google Patents
Information processing apparatus, information processing method, and program Download PDFInfo
- Publication number
- JP6433966B2 JP6433966B2 JP2016234385A JP2016234385A JP6433966B2 JP 6433966 B2 JP6433966 B2 JP 6433966B2 JP 2016234385 A JP2016234385 A JP 2016234385A JP 2016234385 A JP2016234385 A JP 2016234385A JP 6433966 B2 JP6433966 B2 JP 6433966B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- processing apparatus
- bios
- processing result
- latest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 52
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000012545 processing Methods 0.000 claims description 87
- 230000015654 memory Effects 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
Description
本発明は、情報処理装置、情報処理方法、およびプログラムに関する。 The present invention relates to an information processing apparatus, an information processing method, and a program.
近年、パーソナルコンピュータ(PC)を始めとする情報処理装置では、装置そのものに音楽を録音、再生することができる機能、ゲームをすることができる機能など多種多様な機能が備えられている。また、情報処理装置のコストダウンを目的として、搭載部品自体の形状変更が進み、M/B(マザーボード)上のハードウェアの構成自体も実に多様に変化している。 In recent years, information processing apparatuses such as personal computers (PCs) are provided with various functions such as a function for recording and reproducing music and a function for playing games. In addition, for the purpose of reducing the cost of the information processing apparatus, the shape of the mounted component itself has been changed, and the hardware configuration itself on the M / B (motherboard) has also changed in various ways.
M/B上に多種多様なハードウェアを備える情報処理装置の開発試作において、新たなハードウェアをM/B上に搭載される時には、予めコンピュータに備えられているCPU(Central Processing Unit)、メモリ、キーボードやマウス等の入出力装置等との動作を制御するためのプログラムであるBIOS(Basic Input / Output System)に基づいた動作確認作業が欠かせない。この動作確認作業は、情報処理装置の電源投入時に起動されるBIOSが、接続デバイスにアクセスすることで機能の初期化をするPOST(Power On Self Test)を実行することで実現される。 In the development and prototyping of an information processing apparatus having a variety of hardware on the M / B, when new hardware is installed on the M / B, a CPU (Central Processing Unit) and memory provided in the computer in advance In addition, an operation confirmation work based on BIOS (Basic Input / Output System) which is a program for controlling operations with input / output devices such as a keyboard and a mouse is indispensable. This operation check operation is realized by executing a POST (Power On Self Test) in which the BIOS activated when the information processing apparatus is powered on initializes the function by accessing the connected device.
POSTを実行することで、ハードウェアとコンピュータの組み合わせに問題が無いかを処理内容に関連する情報としてユーザが目視できる形で出力される。この時に出力される情報をBIOS POST CODEと呼び、開発者はこのBIOS POST CODEの出力を確認することで、どのような問題が生じているかを確認することが可能となる。 By executing POST, whether or not there is a problem in the combination of hardware and computer is output in a form that can be visually recognized by the user as information related to the processing content. The information output at this time is called BIOS POST CODE, and the developer can confirm what kind of problem is occurring by confirming the output of the BIOS POST CODE.
従来、このBIOS POST CODEを確認する方法として、特許文献1に記載されているように、M/B上にCPUとチップセットとに接続された7セグメントユニットにBIOS POST CODEを出力させる方法が公開されている。更に7セグメントユニットに代わって専用のデバックカードなどを接続させてBIOS POST CODEを出力させるなどの方法も提案されており、上記2つの方法のいずれかでBIOSの処理内容を確認することが一般的であった。
Conventionally, as a method for confirming the BIOS POST CODE, as disclosed in
しかし、従来のように7セグメントユニット、もしくは専用のデバックカードなどで確認するためには、7セグメントユニット、もしくは専用のデバックカードをM/Bを配置するためのスペースの確保が必要となる。近年ではパーソナルコンピュータを始めとする情報処理装置は小型化、そして上記に記したよう機能の多様化が求められている中で、7セグメントユニット、もしくは専用のデバックカードを配置するためのスペースを確保することは難しくなっている。 However, in order to confirm with a 7-segment unit or a dedicated debug card as in the prior art, it is necessary to secure a space for arranging the M / B on the 7-segment unit or the dedicated debug card. In recent years, as information processing devices such as personal computers are required to be downsized and diversified in function as described above, a space for arranging a 7-segment unit or a dedicated debug card is secured. It's getting harder to do.
本発明は、このような実情に鑑みてなされたものであって、専用のデバイスを備えること無しに、BIOSの処理内容の確認を行うことを可能とさせる情報処理装置、および埋め込みコントローラを提供することを目的とする。 The present invention has been made in view of such circumstances, and provides an information processing apparatus and an embedded controller that enable confirmation of the processing contents of a BIOS without providing a dedicated device. For the purpose.
本発明に係る情報処理装置は、CPU(Central Processing Unit)と、CPUに接続されたチップセットと、CPUがBIOS(Basic Input / Output System)に基づいてPOST(Power On Self Test)を実行し、逐次出力される処理結果を、チップセットに接続されたバスを介して取得する埋め込みコントローラ(EC)と、埋め込みコントローラと接続されている入力デバイスと、を備え、埋め込みコントローラは、逐次出力される処理結果のうち、直近の処理結果を記憶する第1の記憶手段と、入力デバイスに対する所定の入力操作により発せられた信号を検出するトリガー検出手段と、信号の検出に基づいて、直近の処理結果を不揮発に記憶する第2の記憶手段と、を有する、ことを特徴とする。 An information processing apparatus according to the present invention includes a CPU (Central Processing Unit), a chip set connected to the CPU, and the CPU executes POST (Power On Self Test) based on BIOS (Basic Input / Output System). The embedded controller includes an embedded controller (EC) that acquires processing results that are sequentially output via a bus connected to the chipset, and an input device that is connected to the embedded controller. Of the results, the first storage means for storing the latest processing result, the trigger detection means for detecting a signal generated by a predetermined input operation on the input device, and the latest processing result based on the detection of the signal. And second storage means for storing in a nonvolatile manner.
本発明に係る情報処理を実現させるための方法は、CPU(Central Processing Unit)がBIOS(Basic Input / Output System)に基づいてPOST(Power On Self Test)を実行し、逐次出力される処理結果を取得し、逐次出力される処理結果のうち、直近の処理結果を記憶するステップと、外部の入力デバイスにより発せられた信号を検出するステップと、信号の検出に基づいて、直近の処理結果を不揮発に記憶するステップと、を有する、ことを特徴とする。 In the method for realizing information processing according to the present invention, a CPU (Central Processing Unit) executes POST (Power On Self Test) based on BIOS (Basic Input / Output System), and sequentially outputs processing results. Of the processing results obtained and sequentially output, the step of storing the latest processing result, the step of detecting a signal emitted by an external input device, and the non-volatile processing result of the latest processing based on the detection of the signal And storing the data in a memory.
本発明に係る情報処理を実現させるためのプログラムは、CPU(Central Processing Unit)がBIOS(Basic Input / Output System)に基づいてPOST(Power On Self Test)を実行し、逐次出力される処理結果を取得し、逐次出力される処理結果のうち、直近の処理結果を記憶する処理と、外部の入力デバイスにより発せられた信号を検出する処理と、信号の検出に基づいて、直近の処理結果を不揮発に記憶する処理と、をコンピュータに実行させる、ことを特徴とする。 A program for realizing information processing according to the present invention is a CPU (Central Processing Unit) that executes POST (Power On Self Test) based on BIOS (Basic Input / Output System), and displays processing results that are sequentially output. Of the processing results that are acquired and output sequentially, the most recent processing result is stored, the processing that detects the signal emitted by the external input device, and the detection of the most recent processing result based on the signal detection And storing the data in a computer.
本発明によれば、確認用のデバイスを備えること無しに、BIOSの処理内容の確認を行うことが可能となる。 According to the present invention, it is possible to confirm the processing contents of the BIOS without providing a confirmation device.
以下、本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
まず、本実施形態の情報処理装置1のハードウェア構成について図1を用いて説明する。ここでの情報処理装置とは、例えばパーソナルコンピュータ、タブレット端末、スマートフォンなどのネットワークに接続が可能な情報端末、プリンター、FAXなどの画像形成装置などM/B(マザーボード)上に制御機能を有するコンピュータ全般が対象となる。また、複数のコンピュータにネットワークを通じて処理要求を行うホストコンピュータやサーバなどであっても良い。尚、情報処理装置1の構成は、図1に示したものと必ずしも同じである必要はなく、本実施形態を実現できるハードウェアを備えていればそれで十分である。例えば、埋め込みコントローラ13に内蔵されているメモリ1301、および通信I/F17は必須の構成ではない。更にCD、もしくはDVDなどに記憶されているデータを読み書きする光学ドライブなどを追加で備えていてもよい。
First, the hardware configuration of the
情報処理装置1は、所定のプログラムを実行することにより、情報処理装置1の全体の制御を実現するためのCPU10と、情報処理装置1の電源が投入されたときにCPU10が読出すプログラムを記憶する読出専用の不揮発メモリであるマスクROM、EPROM、またはSSDなどと、CPU10がプログラムを読み出し、演算処理等により生成したデータを一時的に書き込む作業用の揮発メモリであるSRAMやDRAMなどから構成されるメインメモリ11、CPU10と接続され、コンピュータの機能の動作を制御するチップセット12、情報処理装置1固有のシーケンスや機能を制御する埋め込みコントローラ13、マウスや入力キーで構成されるキーボードなどの入力デバイス14、プロジェクター、もしくは液晶、および有機ELなどのパネルを用いたディスプレイを備えた表示装置15、情報処理装置1の電源が切断されたときに種々のデータの記録を保持することが可能なHDD16と、を備えており、これらはチップセット12と接続されている。
The
また、情報処理装置1は、通信I/F17を更に備えている。情報処理装置1は通信I/F17を介してネットワーク200に接続されている。通信I/F17は、CPU10の動作に基づいてネットワーク200経由でアクセス可能な各種情報にアクセスするものであり、通信I/F17の具体的としてUSBポートやLANポート、無線LANポートなどがあり、外部の機器とデータの送受信が行えればどのようなものでも構わない。
The
CPU10とチップセット12との接続方式の一例としてDMI
(Direct Media Interface)があるが、この限りではない。また、チップセット12の構成に関しても、ノースブリッジとサウスブリッジを有する2チップ構成に限定されず、1チップの構成であってもよい。
DMI as an example of a connection method between the
(Direct Media Interface), but not limited to this. Further, the configuration of the
不揮発メモリ18にBIOSが格納されており、CPU10の動作に基づいてBIOSが読み出される。BIOSの処理内容の一例を図3として示す。BIOSは図3のように実行処理内容にそれぞれコード(以下、BIOS POST CODEと表記)が関連付けられている。例えばBIOS POST CODEが「32」であれば、その処理内容は「CPUポストメモリー初期化が開始される。」であり、処理を実行し、問題無ければ次のコード「33」の処理を実行する。
The BIOS is stored in the
埋め込みコントローラ13は、情報処理装置1固有のシーケンスや機能の制御、および情報処理装置1に備えられている各デバイスへの電力供給制御等も行う。本実施形態では、CPU10とチップセット12によるBIOSの実行(POST)によりチップセット12から出力された処理結果を、LPC Bus20を介して取得して記憶する機能も有する。
The embedded
図2は、本発明の実施形態にかかる情報処理装置1の機能ブロック図である。図2に示すように、本発明にかかる情報処理装置1は、第1の記憶手段100と、トリガー検出手段101と、第2の記憶手段102と、を備えている。
FIG. 2 is a functional block diagram of the
情報処理装置1の第1の記憶手段100は、埋め込みコントローラ13により、チップセット12から出力されたBIOSの実行(POST)による処理結果を取得し、取得した処理結果を、一時的に記憶する。埋め込みコントローラ13は、自身が備えている制御装置(図示せず)に基づいて、CPU10とチップセット12によるBIOSの実行をモニターし、チップセット12よりBIOSの処理結果が逐次出力され、出力された処理結果をLPC Bus20を介して取得する。取得した処理結果のうち、直近の処理結果を揮発性のメモリに記憶する。揮発性のメモリは埋め込みコントローラ13自身が備えているものでもよいし、埋め込みコントローラ13がアクセス可能であればその他のメモリでもよい。データ量の都合上、直近の処理結果を記憶するために、所定の時間間隔を設け、その
時間間隔の中で取得した処理結果のうち、最新の処理結果を常時上書きするよう処理をすることが好ましい。
The
情報処理装置1の第1の記憶手段100は、埋め込みコントローラ13が取得したBIOSの実行による処理結果を、埋め込みコントローラ13が所定の揮発性メモリに記憶するよう処理することで実現が可能である。
The
情報処理装置1のトリガー検出手段101は、埋め込みコントローラ13により、入力デバイス14に対する所定の入力操作により発せられた信号を検出する。入力デバイス14は、例えばマウスや入力キーで構成されるキーボードであり、埋め込みコントローラ13と接続可能であれば、スイッチ、ゲームコントローラなどでもよい。
The
ユーザが入力デバイス14に対して所定の入力操作を行う。所定の入力操作は、入力デバイス14ごとにそれぞれ定めることができる。例えばマウスであれば「右クリック1回と左クリック2回」など、キーボードであれば「1♯4%6¥を同時に入力」などを一例として設定することができる。
The user performs a predetermined input operation on the
情報処理装置1がCPU10とチップセット12によりBIOSを実行(POST)している場合、ユーザである開発者が現在のBIOSの実行状況を確認したい時などに上記のように入力デバイス14に対して入力操作を行う。入力デバイス14に所定の入力操作が実行されると、入力デバイス14から出力された信号を埋め込みコントローラ13がトリガーとして検出する。
When the
尚、トリガーとして検出する所定の入力操作は、予め埋め込みコントローラ13の制御装置に格納されているプログラムで規定するか、もしくは情報処理装置1のメインメモリ11に格納されているプログラムで規定されていてもよい。
The predetermined input operation detected as a trigger is defined by a program stored in the control device of the embedded
情報処理装置1のトリガー検出手段101は、入力デバイス14に入力操作されることで出力された信号を、埋め込みコントローラ13が自身の入出力I/Fを介して受信することで実現が可能である。
The
情報処理装置1の第2の記憶手段102は、埋め込みコントローラ13により、入力デバイス14から受信した信号の検出に基づいて、BIOSの実行による直近の処理結果を不揮発に記憶する。ここでは、埋め込みコントローラ13が自身で備える不揮発メモリであるメモリ1301にBIOSの実行による直近の処理結果を記憶する場合を考える。
The
埋め込みコントローラ13は、チップセット12から出力されたBIOSの実行処理を取得し、取得した処理結果のうち、直近の処理結果を所定の揮発性メモリに記憶することは上述した通りである。トリガー検出手段101により、入力デバイス14から信号を検出したときに、埋め込みコントローラ13は、信号をトリガーとして検出した時点での揮発性メモリに記憶されているBIOSの直近の処理結果を読み出し、読み出した処理結果を不揮発性のメモリであるメモリ1301に記憶する。このようにBIOSの処理結果を不揮発に記憶することで、ユーザ、つまり開発者が確認を行いたいタイミングでBIOSの実行処理状況を記憶することが可能となる。
As described above, the embedded
尚、埋め込みコントローラ13は、自身がアクセス可能な不揮発性メモリを外部に備えていれば、自身がBIOSの直近の処理結果を記憶するための不揮発性メモリを備えていなくてもよい。
Note that the embedded
情報処理装置1の第2の記憶手段102は、埋め込みコントローラ13により、入力デバイス14から受信したトリガーとしての信号の検出に基づいて、BIOSの実行による直近の処理結果を所定の不揮発性メモリに記憶することで実現が可能である。
The
以上のような構成により、ユーザ、つまり開発者が、自身がBIOSの実行処理を確認したいタイミングでのBIOSの処理結果を記憶することが可能となる。不揮発に記憶されたBIOSの処理結果は、例えば一度情報処理装置1の電源を落としても記憶されているため、ユーザが確認したいタイミングで読み出して確認することが可能となる。
With the configuration as described above, the user, that is, the developer, can store the BIOS processing result at the timing at which the user wants to confirm the BIOS execution processing. Since the BIOS processing result stored in the nonvolatile manner is stored even if the
ユーザが不揮発に記憶したBIOSの直近の処理結果を読み出して確認する場合を考えてみる。BIOSの処理結果の表示は、例えば表示装置15を用いることができる。情報処理装置1が例えばパーソナルコンピュータなどの通信端末とした場合、OSに埋め込みコントローラ13を動作させるツールとしてのアプリケーションを備えておき、アプリケーションの表示画面を表示装置15などに表示し、表示画面内での操作に基づいて出力表示を実行することで、記憶したBIOSの直近の処理結果を読み出す。
Consider a case where the user reads and confirms the latest processing result of the BIOS stored in a nonvolatile manner. For example, the
表示装置15により読み出されたBIOSの処理結果を図4として示す。図4は図3と同様に、実行処理内容にそれぞれBIOS POST CODEが関連付けられたものであり、「実行フラグ」としてそれぞれ〇、×として評価したものである。ここでは、BIOS POST CODEが「33」の処理に問題があり、実行フラグが×と評価されたBIOSの直近の処理結果を読み出されたものとしている。このようにして、ユーザは問題の発生した処理内容を確認することが可能となる。尚、問題の発生したBIOS POST CODEの表記は、上記のような実行フラグによる判定に限定されず、例えばBIOS POST CODEの文字の色や形を変えて表記したり、ポップアップなどで「エラーが発生しました BIOS POST CODE「△△」」などとしてもよい。ユーザが、「どの処理でエラーが発生している」かの確認ができれば表記はどのようにしてもよい。
FIG. 4 shows a BIOS processing result read by the
図5は、本発明の実施形態にかかるフローチャートの一例である。 FIG. 5 is an example of a flowchart according to the embodiment of the present invention.
まず、チップセット12より逐次出力されるBIOSの処理結果を取得する(ステップ1)。
First, a BIOS processing result sequentially output from the
取得されたBIOSの処理結果のうち、直近の処理結果を揮発性のメモリに記憶する(ステップ2)。入力デバイス14からトリガー信号が検出されたか否かを確認する(ステップ3)。入力デバイス14からトリガー信号が検出された場合、直近の処理結果を不揮発性のメモリに記憶する(ステップ4)。入力デバイス14からトリガー信号が検出されなければステップ2からの処理を引き続き行う。
Of the obtained BIOS processing results, the latest processing results are stored in a volatile memory (step 2). It is confirmed whether or not a trigger signal is detected from the input device 14 (step 3). When a trigger signal is detected from the
以上のように、本実施形態では、予め備えられている埋め込みコントローラ13の動作に基づいて、7セグメントユニットや専用のデバックカードを備えることなく、BIOSの実行による処理結果を記憶することが可能となる。7セグメントユニットや専用のデバックカードを用いる必要が無いため、コスト面で非常にメリットがある。そして、M/B上に上記パーツを備えるスペースを必要としないため、装置自体の小型化、およびM/Bのスペースの有効活用に繋げることが可能となる。
As described above, in the present embodiment, based on the operation of the embedded
また、本実施形態では、チップセット12と埋め込みコントローラ13がLPC Bus
20を介して接続されているため、埋め込みコントローラ13以外のデバイスなどの影響による動作の不具合が発生している場合であっても、埋め込みコントローラ13がチップセット12より逐次出力されるBIOSの処理結果を、他のデバイスにより生じた動作の不具合の影響を受けることなく取得できる構成を実現している。
In this embodiment, the chip set 12 and the embedded
20, the BIOS processing result that the embedded
尚、本実施形態の他の実施形態として、埋め込みコントローラ13により不揮発に記憶されたBIOSの直近の処理結果を、自身の情報処理装置1だけでなく、ネットワーク200により接続されており、埋め込みコントローラ13にアクセスできるよう接続されていれば他の装置から読み出し出力表示するような構成も可能である。従来のように自身の装置の7セグメントユニットや専用のデバックカードなどで表示するものではなく、BIOSの処理結果をデータとして記憶するため、自装置以外の他の装置からでも確認できる点でも有用であると言える。
As another embodiment of the present embodiment, the latest processing result of the BIOS stored in a nonvolatile manner by the embedded
本願発明を実現できるような構成であれば、用いる装置の具備する内容、および装置の数量などは本実施形態に限定されない。 As long as the present invention can be realized, the content of the device used, the number of devices, and the like are not limited to the present embodiment.
100 第1の記憶手段
101 トリガー検出手段
102 第2の記憶手段
100 First storage means 101 Trigger detection means 102 Second storage means
Claims (7)
前記CPUに接続されたチップセットと、
前記CPUがBIOS(Basic Input / Output System)に基づいてPOST(Power On Self Test)を実行し、逐次出力される処理結果を、前記チップセットに接続されたバスを介して取得する埋め込みコントローラ(EC)と、
前記埋め込みコントローラと接続されている入力デバイスと、
を備え、
前記埋め込みコントローラは、
前記逐次出力される処理結果のうち、直近の処理結果を記憶する第1の記憶手段と、
前記入力デバイスに対する所定の入力操作により発せられた信号を検出するトリガー検出手段と、
前記信号の検出に基づいて、前記第1の記憶手段で記憶された前記直近の処理結果を読み出し、読み出した処理結果を不揮発に記憶する第2の記憶手段と、
を有する、
ことを特徴とする情報処理装置。 CPU (Central Processing Unit),
A chipset connected to the CPU;
The CPU executes POST (Power On Self Test) based on BIOS (Basic Input / Output System), and obtains processing results output sequentially through a bus connected to the chipset (EC )When,
An input device connected to the embedded controller;
With
The embedded controller is
A first storage means for storing the latest processing result among the processing results sequentially output;
Trigger detection means for detecting a signal emitted by a predetermined input operation on the input device;
Based on the detection of the signal, a second storage means for reading the latest processing result stored in the first storage means, and storing the read processing result in a nonvolatile manner;
Having
An information processing apparatus characterized by that.
ことを特徴とする請求項1に記載の情報処理装置。 The first storage means stores the latest processing result in a volatile first memory included in the EC itself.
The information processing apparatus according to claim 1.
ことを特徴とする請求項1、又は2に記載の情報処理装置。 The second storage means stores the most recent processing result in a nonvolatile second memory included in the EC itself based on the detection of the signal.
The information processing apparatus according to claim 1 or 2.
前記読み出された直近の処理結果を、BIOS POST CODEと共に表示する表示手段と、
を更に備える、
ことを特徴とする請求項1から3のいずれか1項に記載の情報処理装置。 Processing result output means for reading out and outputting the latest processing result stored in the nonvolatile manner based on a predetermined access;
Display means for displaying the latest processing result read out together with the BIOS POST CODE;
Further comprising
The information processing apparatus according to claim 1, wherein the information processing apparatus is an information processing apparatus.
ことを特徴とする請求項1から4のいずれか1項に記載の情報処理装置。 The input device is a mouse or a keyboard.
The information processing apparatus according to claim 1, wherein the information processing apparatus is an information processing apparatus.
前記埋め込みコントローラが、
CPU(Central Processing Unit)によりPOST(Power On Self Test)されたBIOS(Basic Input / Output System)の、逐次出力される処理結果を、バスを介して取得し、前記逐次出力される処理結果のうち、直近の処理結果を記憶する第1の記憶ステップと、
外部の入力デバイスにより発せられた信号を検出する検出ステップと、
前記信号の検出に基づいて、前記第1の記憶ステップで記憶された前記直近の処理結果を読み出し、読み出した処理結果を不揮発に記憶する第2の記憶ステップと、
を有する、
ことを特徴とする情報処理方法。 An information processing method for an information processing apparatus having an embedded controller (EC),
The embedded controller is
A serial output result of a BIOS (Basic Input / Output System) that is POST (Power On Self Test) by a CPU (Central Processing Unit) is acquired via the bus. A first storage step for storing the latest processing result;
A detection step for detecting a signal emitted by an external input device;
Based on the detection of the signal, the read out first of the last operation result stored in the storage step, a second storage step of storing the read processing result in a non-volatile,
Having
An information processing method characterized by the above.
CPU(Central Processing Unit)によりPOST(Power On Self Test)されたBIOS(Basic Input / Output System)の、逐次出力される処理結果を、バスを介して取得し、前記逐次出力される処理結果のうち、直近の処理結果を記憶する第1の記憶処理と、
外部の入力デバイスにより発せられた信号を検出する検出処理と、
前記信号の検出に基づいて、前記第1の記憶処理で記憶された前記直近の処理結果を読み出し、読み出した処理結果を不揮発に記憶する第2の記憶処理と、
をコンピュータに実行させる、
ことを特徴とするプログラム。 A program executed by an embedded controller (EC) provided in the information processing apparatus,
A serial output result of a BIOS (Basic Input / Output System) that is POST (Power On Self Test) by a CPU (Central Processing Unit) is acquired via the bus. A first storage process for storing the latest processing result;
A detection process for detecting a signal emitted by an external input device;
Based on the detection of the signal, reads out the latest processing result stored in the first storing process, a second storage process of storing the read processing result in a non-volatile,
To run on a computer,
A program characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016234385A JP6433966B2 (en) | 2016-12-01 | 2016-12-01 | Information processing apparatus, information processing method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016234385A JP6433966B2 (en) | 2016-12-01 | 2016-12-01 | Information processing apparatus, information processing method, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018092327A JP2018092327A (en) | 2018-06-14 |
JP6433966B2 true JP6433966B2 (en) | 2018-12-05 |
Family
ID=62563736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016234385A Active JP6433966B2 (en) | 2016-12-01 | 2016-12-01 | Information processing apparatus, information processing method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6433966B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7267692B2 (en) * | 2018-07-31 | 2023-05-02 | キヤノン株式会社 | Image forming device for updating firmware |
CN110825591B (en) * | 2019-10-28 | 2023-05-26 | 闻泰通讯股份有限公司 | System information reading method, reading device and electronic equipment |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6591389B1 (en) * | 1999-01-29 | 2003-07-08 | Lucent Technologies Inc. | Testing system for circuit board self-test |
JP2001331342A (en) * | 2000-05-23 | 2001-11-30 | Nec Kofu Ltd | Method for displaying information processor error and recording medium with error display program recorded thereon |
-
2016
- 2016-12-01 JP JP2016234385A patent/JP6433966B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018092327A (en) | 2018-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9081734B2 (en) | Restoring from a legacy OS environment to a UEFI pre-boot environment | |
JP4982347B2 (en) | Program, method and image processing apparatus for detecting update of image information | |
US7694193B2 (en) | Systems and methods for implementing a stride value for accessing memory | |
TWI588837B (en) | System on chip with debug controller and operating method thereof | |
US9886408B2 (en) | Data access protection for computer systems | |
JP6433966B2 (en) | Information processing apparatus, information processing method, and program | |
CN114765051A (en) | Memory test method and device, readable storage medium and electronic equipment | |
JP2016525731A (en) | Program test service | |
JP2009134565A (en) | Virtual machine system and method for controlling virtual machine system | |
KR102550886B1 (en) | System on chip and operating method thereof | |
US20150317181A1 (en) | Operating system switching method | |
KR101645341B1 (en) | Multi Computer | |
JP5277217B2 (en) | Information processing apparatus and computer program | |
JP2007148978A (en) | Test method and program | |
US11275638B1 (en) | Systems and methods for storing debug information | |
JPH0816420A (en) | Error processing method of small-sized information processor | |
JP7484301B2 (en) | Information processing device and information processing program | |
JP2008065549A (en) | Microcomputer, information processing system, electronic equipment and start control method for microcomputer | |
JP2009266117A (en) | Usb memory device and plug-in application system using the same | |
JP2008293468A (en) | Method for manufacturing motherboard | |
JP2000235484A (en) | Computer system and method for starting the system | |
JP2022126549A (en) | Information processing apparatus | |
JP2014191771A (en) | Program, information processing device, and information processing method | |
TW201337759A (en) | Electrical apparatus booting method and electrical apparatus applying the method | |
JP5447841B2 (en) | Information processing apparatus, debug information acquisition method, and debug information acquisition program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6433966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |