JP6433757B2 - Semiconductor devices, display devices, electronic equipment - Google Patents
Semiconductor devices, display devices, electronic equipment Download PDFInfo
- Publication number
- JP6433757B2 JP6433757B2 JP2014221190A JP2014221190A JP6433757B2 JP 6433757 B2 JP6433757 B2 JP 6433757B2 JP 2014221190 A JP2014221190 A JP 2014221190A JP 2014221190 A JP2014221190 A JP 2014221190A JP 6433757 B2 JP6433757 B2 JP 6433757B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- semiconductor film
- oxide
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 605
- 239000003990 capacitor Substances 0.000 claims description 139
- 230000006870 function Effects 0.000 claims description 93
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 229910052684 Cerium Inorganic materials 0.000 claims description 7
- 229910052746 lanthanum Inorganic materials 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 229910052779 Neodymium Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 79
- 238000000034 method Methods 0.000 description 69
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 68
- 239000001301 oxygen Substances 0.000 description 68
- 229910052760 oxygen Inorganic materials 0.000 description 68
- 239000011701 zinc Substances 0.000 description 64
- 239000013078 crystal Substances 0.000 description 52
- 239000001257 hydrogen Substances 0.000 description 45
- 229910052739 hydrogen Inorganic materials 0.000 description 45
- 238000004519 manufacturing process Methods 0.000 description 41
- 229910052751 metal Inorganic materials 0.000 description 38
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 35
- 239000002184 metal Substances 0.000 description 32
- 239000000463 material Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 27
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 239000012535 impurity Substances 0.000 description 24
- 125000004429 atom Chemical group 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- 239000012298 atmosphere Substances 0.000 description 13
- 238000009832 plasma treatment Methods 0.000 description 13
- 239000000203 mixture Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 150000002431 hydrogen Chemical class 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 229910001868 water Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000969 carrier Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000005477 sputtering target Methods 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000002003 electron diffraction Methods 0.000 description 5
- 230000001747 exhibiting effect Effects 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052783 alkali metal Inorganic materials 0.000 description 4
- 150000001340 alkali metals Chemical class 0.000 description 4
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920000728 polyester Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000003381 stabilizer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910018137 Al-Zn Inorganic materials 0.000 description 2
- 229910018573 Al—Zn Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 238000012916 structural analysis Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 description 1
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 description 1
- 229920000298 Cellophane Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229920000742 Cotton Polymers 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229920000297 Rayon Polymers 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 235000009120 camo Nutrition 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 235000005607 chanvre indien Nutrition 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000011487 hemp Substances 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002964 rayon Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 239000012209 synthetic fiber Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、物、方法、又は製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、又は組成物(コンポジション・オブ・マター)に関する。本発明の一態様は、半導体装置、表示装置、電子機器、それらの作製方法、又はそれらの駆動方法に関する。とくに、本発明の一態様は、例えば、トランジスタ及び容量素子を有する半導体装置に関する。 The present invention relates to an object, a method, or a manufacturing method. Alternatively, the present invention relates to a process, machine, manufacture, or composition (composition of matter). One embodiment of the present invention relates to a semiconductor device, a display device, an electronic device, a manufacturing method thereof, or a driving method thereof. In particular, one embodiment of the present invention relates to a semiconductor device including a transistor and a capacitor, for example.
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路(IC)などにも利用されている。 Transistors used in many flat panel displays typified by liquid crystal display devices and light-emitting display devices are composed of silicon semiconductors such as amorphous silicon, single crystal silicon, or polycrystalline silicon formed on a glass substrate. . In addition, a transistor including the silicon semiconductor is used for an integrated circuit (IC) or the like.
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。例えば、酸化物半導体として、酸化亜鉛、またはIn−Ga−Zn系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている(特許文献1及び特許文献2参照)。 In recent years, a technique using a metal oxide exhibiting semiconductor characteristics for a transistor instead of a silicon semiconductor has attracted attention. Note that in this specification, a metal oxide exhibiting semiconductor characteristics is referred to as an oxide semiconductor. For example, a technique is disclosed in which a transistor using zinc oxide or an In—Ga—Zn-based oxide as an oxide semiconductor is manufactured, and the transistor is used for a switching element of a pixel of a display device or the like (Patent Document 1). And Patent Document 2).
また、開口率を高めるために、トランジスタの酸化物半導体膜と同じ表面上に設けられた酸化物半導体膜と、トランジスタに接続する画素電極とが所定の距離を離れて設けられた容量素子を有する表示装置が開示されている(特許文献3参照)。 In addition, in order to increase the aperture ratio, a capacitor element in which an oxide semiconductor film provided over the same surface as the oxide semiconductor film of the transistor and a pixel electrode connected to the transistor are provided at a predetermined distance is provided. A display device is disclosed (see Patent Document 3).
容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース又はドレインなど遮光性を有する導電膜で形成されていること多い。 A capacitor element is provided with a dielectric film between a pair of electrodes, and at least one of the pair of electrodes is formed of a light-shielding conductive film such as a gate electrode, a source, or a drain constituting a transistor. There are many things.
また、容量素子の容量値を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。 In order to increase the capacitance value of the capacitor, there is a means of increasing the area occupied by the capacitor, specifically, increasing the area where the pair of electrodes overlap. However, in the display device, when the area of the light-shielding conductive film is increased in order to increase the area where the pair of electrodes overlap, the aperture ratio of the pixel is reduced and the display quality of the image is deteriorated.
そこで、上記課題に鑑みて、本発明の一態様は、開口率が高く、且つ容量値を増大させることが可能な容量素子を有する半導体装置を提供することを課題の一つとする。また、製造コストが低い半導体装置を提供することを課題の一つとする。または、新規な半導体装置などを提供することを課題の一つとする。 In view of the above problems, an object of one embodiment of the present invention is to provide a semiconductor device including a capacitor that has a high aperture ratio and can increase a capacitance value. Another object is to provide a semiconductor device with low manufacturing cost. Another object is to provide a novel semiconductor device or the like.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. Note that one embodiment of the present invention does not have to solve all of these problems. Issues other than these will be apparent from the description of the specification, drawings, claims, etc., and other issues can be extracted from the descriptions of the specification, drawings, claims, etc. It is.
本発明の一態様は、第1の酸化物半導体膜と、第2の酸化物半導体膜とを含むトランジスタと、一対の電極間に絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、第1の酸化物半導体膜と、第1の酸化物半導体膜に接して設けられたゲート絶縁膜と、ゲート絶縁膜に接して設けられ、第1の酸化物半導体膜と重畳する位置に設けられた第2の酸化物半導体膜と、第1の酸化物半導体膜に接続されたソース電極及びドレイン電極と、を有し、容量素子の一対の電極の一方が、第2の酸化物半導体膜と同一表面上に設けられることを特徴とする半導体装置である。 One embodiment of the present invention is a semiconductor device including a transistor including a first oxide semiconductor film and a second oxide semiconductor film, and a capacitor including an insulating film between a pair of electrodes. The transistor includes a first oxide semiconductor film, a gate insulating film provided in contact with the first oxide semiconductor film, a position provided in contact with the gate insulating film, and a position overlapping with the first oxide semiconductor film. And a source electrode and a drain electrode connected to the first oxide semiconductor film, and one of the pair of electrodes of the capacitor element is the second oxide semiconductor film. A semiconductor device is provided over the same surface as a semiconductor film.
また、本発明の他の一態様は、第1の酸化物半導体膜と、第2の酸化物半導体膜とを含むトランジスタと、一対の電極間に絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、第2の酸化物半導体膜を含むゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と重畳する位置の第1の酸化物半導体膜と、第1の酸化物半導体膜上のソース電極及びドレイン電極と、を有し、容量素子の一対の電極の一方が、第2の酸化物半導体膜と同一表面上に設けられることを特徴とする半導体装置である。 Another embodiment of the present invention is a semiconductor device including a transistor including a first oxide semiconductor film and a second oxide semiconductor film, and a capacitor including an insulating film between a pair of electrodes. The transistor includes a gate electrode including a second oxide semiconductor film, a gate insulating film on the gate electrode, a first oxide semiconductor film in a position overlapping with the gate electrode on the gate insulating film, A semiconductor including a source electrode and a drain electrode over the first oxide semiconductor film, wherein one of the pair of electrodes of the capacitor is provided over the same surface as the second oxide semiconductor film; Device.
また、本発明の他の一態様は、第1の酸化物半導体膜と、第2の酸化物半導体膜とを含むトランジスタと、一対の電極間に絶縁膜を含む容量素子と、を有する半導体装置であって、トランジスタは、第1の酸化物半導体膜と、第1の酸化物半導体膜上のソース電極及びドレイン電極と、第1の酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上の第1の酸化物半導体膜と重畳する位置の第2の酸化物半導体膜を含むゲート電極と、を有し、容量素子の一対の電極の一方が、第2の酸化物半導体膜と同一表面上に設けられることを特徴とする半導体装置である。 Another embodiment of the present invention is a semiconductor device including a transistor including a first oxide semiconductor film and a second oxide semiconductor film, and a capacitor including an insulating film between a pair of electrodes. The transistor includes a first oxide semiconductor film, a source electrode and a drain electrode on the first oxide semiconductor film, a gate insulating film on the first oxide semiconductor film, and a gate insulating film. A gate electrode including a second oxide semiconductor film at a position overlapping with the first oxide semiconductor film, and one of the pair of electrodes of the capacitor has the same surface as the second oxide semiconductor film A semiconductor device is provided over the semiconductor device.
また、上記各構成において、容量素子の一対の電極の他方が、第1の酸化物半導体膜と同一表面上に設けられると好ましい。また、容量素子は、可視光において透光性を有すると好ましい。 In each of the above structures, the other of the pair of electrodes of the capacitor is preferably provided over the same surface as the first oxide semiconductor film. In addition, the capacitor element preferably has a light-transmitting property in visible light.
また、上記各構成において、第1の酸化物半導体膜及び第2の酸化物半導体膜は、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表す)であると好ましい。 In each of the above structures, the first oxide semiconductor film and the second oxide semiconductor film are In-M-Zn oxides (M is Al, Ti, Ga, Y, Zr, La, Ce, Nd, Represents Sn or Hf).
また、上記各構成の半導体装置を用いる、表示装置及び電子機器も本発明の一態様に含まれる。 In addition, display devices and electronic devices using the semiconductor devices having the above structures are included in one embodiment of the present invention.
本発明の一態様により、開口率が高く、且つ容量値を増大させることが可能な容量素子を有する半導体装置を提供することができる。また、製造コストが低い半導体装置を提供することができる。または、新規な半導体装置などを提供することができる。 According to one embodiment of the present invention, a semiconductor device including a capacitor that has a high aperture ratio and can increase a capacitance value can be provided. In addition, a semiconductor device with low manufacturing cost can be provided. Alternatively, a novel semiconductor device or the like can be provided.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明の一態様は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明の一態様は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, one embodiment of the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the gist and scope of the present invention. The Therefore, one embodiment of the present invention is not construed as being limited to the description of the following embodiment modes. In the embodiments described below, the same portions or portions having similar functions are denoted by the same reference numerals or the same hatch patterns in different drawings, and description thereof is not repeated.
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。 Note that in each drawing described in this specification, the size, the film thickness, or the region of each component is exaggerated for clarity in some cases. Therefore, it is not necessarily limited to the scale.
また、本明細書等において用いる第1、第2等の序数詞は、構成要素の混合を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。 In addition, the first and second ordinal numbers used in this specification and the like are given in order to avoid mixing of constituent elements, and are not limited numerically. Therefore, for example, the description can be made by appropriately replacing “first” with “second” or “third”.
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。 Note that the functions of the “source” and “drain” of the transistor may be interchanged when a transistor with a different polarity is used or when the direction of current changes during circuit operation. Therefore, in this specification, the terms “source” and “drain” can be used interchangeably.
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置について、図1乃至図3を用いて説明する。
(Embodiment 1)
In this embodiment, a semiconductor device of one embodiment of the present invention will be described with reference to FIGS.
<半導体装置の構成例>
図1(A)は、本発明の一態様の半導体装置の上面図であり、図1(B)は、図1(A)の一点鎖線A−B間、及び一点鎖線C−D間における切断面の断面図に相当する。なお、図1(A)において、煩雑になることを避けるため、半導体装置の構成要素の一部(ゲート絶縁膜等)を省略して図示している。
<Configuration example of semiconductor device>
1A is a top view of the semiconductor device of one embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the dashed-dotted line AB in FIG. 1A and between the dashed-dotted line CD. It corresponds to a sectional view of the surface. Note that in FIG. 1A, some components (such as a gate insulating film) of the semiconductor device are not illustrated in order to avoid complexity.
図1(A)、(B)に示す半導体装置は、第1の酸化物半導体膜110aと、第2の酸化物半導体膜104aとを含むトランジスタ150と、一対の電極間に絶縁膜を含む容量素子160と、を有する。なお、容量素子160において、一対の電極の一方が第2の酸化物半導体膜104aと同一平面上の第2の酸化物半導体膜104bであり、一対の電極の他方が第1の酸化物半導体膜110aと同一平面上の第1の酸化物半導体膜110bである。
A semiconductor device illustrated in FIGS. 1A and 1B includes a
トランジスタ150は、基板102上の第2の酸化物半導体膜104aを含むゲート電極と、第2の酸化物半導体膜104aを含むゲート電極上のゲート絶縁膜として機能する絶縁膜108と、絶縁膜108上の第2の酸化物半導体膜104aを含むゲート電極と重畳する位置の第1の酸化物半導体膜110aと、第1の酸化物半導体膜110a上のソース電極112a及びドレイン電極112bとを有する。別言すると、トランジスタ150は、第1の酸化物半導体膜110aと、第1の酸化物半導体膜110aに接して設けられたゲート絶縁膜として機能する絶縁膜108と、絶縁膜108に接して設けられ、第1の酸化物半導体膜110aと重畳する位置に設けられた第2の酸化物半導体膜104aと、第1の酸化物半導体膜110aに接続されたソース電極112a及びドレイン電極112bとを有する。なお、図1(A)、(B)に示すトランジスタ150は、所謂ボトムゲート構造である。
The
なお、第1の酸化物半導体膜110aは、トランジスタ150のチャネル領域として機能する。また、第2の酸化物半導体膜104aは、トランジスタ150のゲート電極として機能する。よって、第1の酸化物半導体膜110aよりも第2の酸化物半導体膜104aの抵抗率が低い。また、第1の酸化物半導体膜110aと第2の酸化物半導体膜104aは、同一の金属元素を有すると好ましい。第1の酸化物半導体膜110aと第2の酸化物半導体膜104aを同一の金属元素を有する構成とすることで、製造装置(例えば、成膜装置、加工装置等)を共通に用いることが可能となるため、製造コストを抑制することができる。
Note that the first
したがって、トランジスタ150は、第1の酸化物半導体膜110aと、第1の酸化物半導体膜110aに接する絶縁膜108と、絶縁膜108と接し、第1の酸化物半導体膜110aと重畳する位置の第2の酸化物半導体膜104aと、を有し、第1の酸化物半導体膜110aと第2の酸化物半導体膜104aは、同一の金属元素を有し、第1の酸化物半導体膜110aよりも第2の酸化物半導体膜104aの抵抗率が低い。
Therefore, the
また、第2の酸化物半導体膜104a、104bに、別途金属膜等で形成される配線等を接続してもよい。例えば、図1に示す半導体装置を表示装置の画素部のトランジスタ及び容量素子に用いる場合、引き回し配線、またはゲート配線等を金属膜で形成し、該金属膜に第2の酸化物半導体膜104a、104bを接続させる構成を用いてもよい。引き回し配線、またはゲート配線等を金属膜で形成することによって、配線抵抗を下げることが可能となるため、信号遅延等を抑制することができる。
Alternatively, a wiring or the like formed using a metal film or the like may be connected to the second
また、トランジスタ150上、より詳しくは、第1の酸化物半導体膜110a、ソース電極112a及びドレイン電極112b上に絶縁膜114、116、118が形成されている。絶縁膜114、116、118は、トランジスタ150の保護絶縁膜としての機能を有する。
In addition, insulating
容量素子160は、基板102上の一対の電極の一方の電極としての機能を有する第2の酸化物半導体膜104bと、第2の酸化物半導体膜104b上の誘電体膜として機能する絶縁膜108と、絶縁膜108を介して第2の酸化物半導体膜104bと重畳する位置の一対の電極の他方の電極としての機能を有する第1の酸化物半導体膜110bと、を有する。また、容量素子160上、より詳しくは、第1の酸化物半導体膜110b上に保護絶縁膜としての機能を有する絶縁膜118が形成されている。
The
なお、上述のように絶縁膜108は、トランジスタ150においては、ゲート絶縁膜として機能し、容量素子160においては、誘電体膜として機能する。また、本実施の形態においては、絶縁膜108は、絶縁膜106と、絶縁膜107との積層構造である。ただし、本発明の一態様はこれに限定されず、絶縁膜108が単層構造、または3層以上の積層構造でもよい。
Note that as described above, the insulating
また、容量素子160は、透光性を有する。すなわち、容量素子160が有する、第1の酸化物半導体膜110b、第2の酸化物半導体膜104b、及び絶縁膜108は、それぞれ透光性を有する材料により構成される。このように、容量素子160が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく(大面積に)形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。また、容量素子160としては、トランジスタ150の作製工程を利用することで作製できる。したがって、製造コストが低い半導体装置を得ることができる。
Further, the
なお、トランジスタ150及び容量素子160に用いる絶縁膜106、並びにトランジスタ150及び容量素子160上に設けられる絶縁膜118としては、少なくとも水素を含む絶縁膜を用いる。また、トランジスタ150及び容量素子160に用いる絶縁膜107、並びにトランジスタ150及び容量素子160上に設けられる絶縁膜114、116としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ150及び容量素子160に用いる絶縁膜、並びにトランジスタ150及び容量素子160上に用いる絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ150及び容量素子160が有する第1の酸化物半導体膜及び第2の酸化物半導体膜の抵抗率を制御することができる。
Note that as the insulating
具体的には、トランジスタ150において、第1の酸化物半導体膜110aは、チャネル領域として用いるため、第1の酸化物半導体膜110b、第2の酸化物半導体膜104a、104bと比較し抵抗率が高い。一方で、第1の酸化物半導体膜110b、及び第2の酸化物半導体膜104a、104bは電極としての機能を有するため、第1の酸化物半導体膜110aと比較し抵抗率が低い。
Specifically, in the
ここで、第1の酸化物半導体膜110a、110b、及び第2の酸化物半導体膜104a、104bの抵抗率の制御方法について、以下説明を行う。
Here, a method for controlling the resistivity of the first
<酸化物半導体の抵抗率の制御方法>
第1の酸化物半導体膜110a、110b、及び第2の酸化物半導体膜104a、104bに用いることのできる酸化物半導体膜は、膜中の酸素欠損及び/又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、第1の酸化物半導体膜110a、110b、及び第2の酸化物半導体膜104a、104bへ酸素欠損及び/又は不純物濃度が増加する処理、または酸素欠損及び/又は不純物濃度が低減する処理を選択することによって、同一工程で形成されたそれぞれの酸化物半導体膜の抵抗率を制御することができる。
<Method for controlling resistivity of oxide semiconductor>
The oxide semiconductor films that can be used for the first
具体的には、トランジスタ150のゲート電極として機能する第2の酸化物半導体膜104a、容量素子160の電極として機能する第2の酸化物半導体膜104b、及び容量素子160の電極として機能する第1の酸化物半導体膜110bに用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および/または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。
Specifically, the second
一方、トランジスタ150のチャネル領域として機能する第1の酸化物半導体膜110aは、絶縁膜107、114、116を設けることによって、水素を含む絶縁膜106、118と接しない構成とする。絶縁膜107、114、116の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、第1の酸化物半導体膜110aに酸素を供給することができる。酸素が供給された第1の酸化物半導体膜110aは、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
On the other hand, the first
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。 In order to obtain an oxide semiconductor film with low resistivity, hydrogen, boron, phosphorus, or nitrogen is implanted into the oxide semiconductor film by an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or the like. May be.
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス(He、Ne、Ar、Kr、Xe)、水素、及び窒素の中から選ばれた一種を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ar雰囲気下でのプラズマ処理、Arと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Arとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。 Further, in order to obtain an oxide semiconductor film with low resistivity, plasma treatment may be performed on the oxide semiconductor film. For example, the plasma treatment typically includes plasma treatment using a gas containing one kind selected from a rare gas (He, Ne, Ar, Kr, Xe), hydrogen, and nitrogen. More specifically, plasma treatment in an Ar atmosphere, plasma treatment in a mixed gas atmosphere of Ar and hydrogen, plasma treatment in an ammonia atmosphere, plasma treatment in a mixed gas atmosphere of Ar and ammonia, or nitrogen For example, plasma treatment in an atmosphere.
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になり得る場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から、水素が供給されると、上記酸素欠損と水素が結合すると、キャリアである電子を生成する場合がある。 Through the above plasma treatment, the oxide semiconductor film forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). The oxygen deficiency may be a factor that generates carriers. In addition, when hydrogen is supplied from the vicinity of the oxide semiconductor film, more specifically, from the insulating film in contact with the lower side or the upper side of the oxide semiconductor film, the oxygen vacancies and hydrogen are combined to form electrons serving as carriers. May be generated.
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、1×1017個/cm3未満であること、好ましくは1×1013個/cm3未満であること、さらに好ましくは1×10−9個/cm3以上1×1011個/cm3未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。 On the other hand, an oxide semiconductor film in which oxygen vacancies are filled and the hydrogen concentration is reduced can be said to be a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film. Here, substantially intrinsic means that the carrier density of the oxide semiconductor film is less than 1 × 10 17 pieces / cm 3 , preferably less than 1 × 10 13 pieces / cm 3 , more preferably It means 1 × 10 −9 pieces / cm 3 or more and less than 1 × 10 11 pieces / cm 3 . A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources, and thus can have a low carrier density. In addition, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low defect level density; therefore, the trap level density can be reduced.
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜を用いる第1の酸化物半導体膜110aをチャネル領域に用いるトランジスタ150は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
Further, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has an extremely small off-state current, a channel width of 1 × 10 6 μm, and a channel length L of 10 μm. When the voltage between the drain electrodes (drain voltage) is in the range of 1V to 10V, it is possible to obtain a characteristic that the off-current is less than the measurement limit of the semiconductor parameter analyzer, that is, 1 × 10 −13 A or less. Therefore, the
絶縁膜106として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、第2の酸化物半導体膜104a、104bに水素を供給することができる。また、絶縁膜118としては、例えば、絶縁膜106と同様に水素を含む絶縁膜を用いることで、第1の酸化物半導体膜110bに水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が1×1022atoms/cm3以上であると好ましい。このような絶縁膜を第2の酸化物半導体膜104a、104b及び第1の酸化物半導体膜110bに接して形成することで、第2の酸化物半導体膜104a、104b及び第1の酸化物半導体膜110bに効果的に水素を含有させることができる。このように、第2の酸化物半導体膜104a、104b及び第1の酸化物半導体膜110bに接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。
As the insulating
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている絶縁膜と接して設けられた第2の酸化物半導体膜104a、104b及び第1の酸化物半導体膜110bは、第1の酸化物半導体膜110aよりもキャリア密度の高い酸化物半導体膜となる。
Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to metal atoms to become water, and forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In some cases, a part of hydrogen is bonded to oxygen bonded to a metal atom, so that an electron serving as a carrier is generated. Therefore, the second
トランジスタ150のチャネル領域が形成される第1の酸化物半導体膜110aは、水素ができる限り低減されていることが好ましい。具体的には、第1の酸化物半導体膜110aにおいて、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、5×1018atoms/cm3未満、好ましくは1×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以下とする。
In the first
一方、トランジスタ150のゲート電極及び容量素子160の電極として機能する第2の酸化物半導体膜104a、104bと、容量素子160の電極として機能する酸化物半導体膜110bは、第1の酸化物半導体膜110aよりも水素濃度及び/又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜である。
On the other hand, the second
また、第1の酸化物半導体膜110a、110bと、第2の酸化物半導体膜104a、104bは、同一の金属元素を有する。第1の酸化物半導体膜110a、110bと、第2の酸化物半導体膜104a、104bを同一の金属元素を有する構成とすることで、製造コストを低減できるため好ましい。ただし、第1の酸化物半導体膜110a、110bと、第2の酸化物半導体膜104a,104bは、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
In addition, the first
このように、本発明の一態様の半導体装置においては、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同時に形成する、別言すると、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同一表面上に形成することで、製造コストを低減することが可能となる。また、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜は、酸化物半導体膜を含む構成である。該酸化物半導体膜に適切な処理を行うことで、抵抗率が低く、且つ透光性を有する導電膜とすることができる。該導電膜を用いることで、トランジスタおよび/または容量素子に透光性を付与することができる。 As described above, in the semiconductor device of one embodiment of the present invention, the conductive film functioning as the gate electrode of the transistor and the conductive film functioning as the electrode of the capacitor are formed at the same time. In other words, the conductive film functions as the gate electrode of the transistor. The manufacturing cost can be reduced by forming the conductive film to be formed and the conductive film functioning as an electrode of the capacitor over the same surface. In addition, the conductive film functioning as the gate electrode of the transistor and the conductive film functioning as the electrode of the capacitor each include an oxide semiconductor film. By performing an appropriate treatment on the oxide semiconductor film, a conductive film having low resistivity and translucency can be obtained. By using the conductive film, the transistor and / or the capacitor can be provided with a light-transmitting property.
ここで、図1(A)、(B)に示す半導体装置のその他の構成要素の詳細について、以下説明を行う。 Here, details of other components of the semiconductor device illustrated in FIGS. 1A and 1B will be described below.
<基板>
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ150、容量素子160等を形成してもよい。
<Board>
There is no particular limitation on the material of the
これらの他にも、基板102として、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
In addition to these, a transistor can be formed using various substrates as the
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。 Note that a transistor may be formed using a certain substrate, and then the transistor may be transferred to another substrate, and the transistor may be disposed on another substrate. As an example of the substrate on which the transistor is transferred, in addition to the substrate on which the transistor can be formed, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (natural fiber (silk, cotton, hemp), There are synthetic fibers (nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, and the like. By using these substrates, it is possible to form a transistor with good characteristics, a transistor with low power consumption, manufacture a device that is not easily broken, impart heat resistance, reduce weight, or reduce thickness.
<第1の酸化物半導体膜及び第2の酸化物半導体膜>
第1の酸化物半導体膜110a、110b、及び第2の酸化物半導体膜104a、104bは、少なくともインジウム(In)、亜鉛(Zn)及びM(Al、Ti、Ga、Y、Zr、La、Ce、SnまたはHf等の金属)を含むIn−M−Zn酸化物で表記される膜を含むことが好ましい。または、InとZnの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
<First oxide semiconductor film and second oxide semiconductor film>
The first
スタビライザーとしては、上記Mで記載の金属を含め、例えば、ガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、アルミニウム(Al)、またはジルコニウム(Zr)等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等がある。 Examples of the stabilizer include gallium (Ga), tin (Sn), hafnium (Hf), aluminum (Al), zirconium (Zr), and the like, including the metals described in M above. Other stabilizers include lanthanoids such as lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb). ), Dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), lutetium (Lu), and the like.
第1の酸化物半導体膜110a、110b、及び第2の酸化物半導体膜104a、104bを構成する酸化物半導体として、例えば、In−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
Examples of oxide semiconductors included in the first
なお、ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。 Note that here, an In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as its main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.
また、第1の酸化物半導体膜110a、110bと、第2の酸化物半導体膜104a、104bは、上記酸化物のうち、同一の金属元素を有する。第1の酸化物半導体膜110a、110bと、第2の酸化物半導体膜104a、104bを同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。
The first
<絶縁膜>
トランジスタ150のゲート絶縁膜、及び容量素子160の誘電体膜として機能する絶縁膜106、107としては、プラズマCVD法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜106、107の積層構造とせずに、上述の材料から選択された単層の絶縁層を用いてもよい。
<Insulating film>
The insulating
なお、トランジスタ150のチャネル領域として機能する第1の酸化物半導体膜110aと接する絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜107は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
Note that the insulating
また、絶縁膜106、107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を10nm以下または5nm以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
In addition, when hafnium oxide is used as the insulating
なお、本実施の形態では、絶縁膜106として窒化シリコン膜を形成し、絶縁膜107として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ150のゲート絶縁膜及び容量素子160の誘電体膜として機能する絶縁膜108として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ150及び容量素子160の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ150及び容量素子160の静電破壊を抑制することができる。
Note that in this embodiment, a silicon nitride film is formed as the insulating
<ソース電極及びドレイン電極>
ソース電極112a、及びドレイン電極112bに用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。また、ソース電極112a、及びドレイン電極112bを三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、2層目には、銅、アルミニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、ソース電極112a、及びドレイン電極112bに用いることのできる材料は、例えば、スパッタリング法を用いて形成することができる。
<Source electrode and drain electrode>
As a material that can be used for the
<保護絶縁膜>
トランジスタ150の保護絶縁膜として機能する絶縁膜114、116、118及び容量素子160の保護絶縁膜として機能する絶縁膜118としては、プラズマCVD法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。
<Protective insulating film>
As the insulating
なお、容量素子160において、絶縁膜118は、容量素子160の電極として機能する第1の酸化物半導体膜110bの抵抗率を低下させる機能も有する。
Note that in the
また、トランジスタ150のチャネル領域として機能する第1の酸化物半導体膜110aと接する絶縁膜114は、酸化物絶縁膜であることが好ましく、酸素を放出することが可能な絶縁膜を用いる。酸素を放出することが可能な絶縁膜を別言すると、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有する絶縁膜である。なお、絶縁膜114に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜114を形成すればよい。または、成膜後の絶縁膜114に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
The insulating
絶縁膜114として、酸素を放出することが可能な絶縁膜を用いることで、トランジスタ150のチャネル領域として機能する第1の酸化物半導体膜110aに酸素を移動させ、第1の酸化物半導体膜110aの酸素欠損量を低減することが可能となる。例えば、膜の表面温度が100℃以上700℃以下、好ましくは100℃以上500℃以下の加熱処理で行われる、昇温脱離ガス分析(以下、TDS分析とする。)によって測定される酸素分子の放出量が、1.0×1018分子/cm3以上ある絶縁膜を用いることで、第1の酸化物半導体膜110aに含まれる酸素欠損量を低減することができる。
By using an insulating film capable of releasing oxygen as the insulating
また、絶縁膜114の厚さは、5nm以上150nm以下、好ましくは5nm以上50nm以下、好ましくは10nm以上30nm以下とすることができる。絶縁膜116の厚さは、30nm以上500nm以下、好ましくは150nm以上400nm以下とすることができる。
The thickness of the insulating
また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造、絶縁膜116の単層構造、または3層以上の積層構造としてもよい。
In addition, since the insulating
なお、ソース電極112a及びドレイン電極112bと、第1の酸化物半導体膜110aとの間に、絶縁膜122を設けてもよい。その場合の例を、図17(A)、(B)に示す。ソース電極112a及びドレイン電極112bと、第1の酸化物半導体膜110aとは、絶縁膜122に設けられたコンタクトホールを介して接続されている。絶縁膜122は、絶縁膜108で述べた内容と同様な材質や膜質を採用することが出来る。
Note that the insulating
<表示装置の作製方法>
次に、図1(A)、(B)に示す半導体装置の作製方法の一例について、図2及び図3を用いて説明する。
<Method for Manufacturing Display Device>
Next, an example of a method for manufacturing the semiconductor device illustrated in FIGS. 1A and 1B will be described with reference to FIGS.
まず、基板102上に第2の酸化物半導体膜104aを含むゲート電極と、一対の電極の一方の電極として機能する第2の酸化物半導体膜104bを形成する。その後、基板102、及び第2の酸化物半導体膜104a、104b上に絶縁膜106、107を含む絶縁膜108を形成する(図2(A)参照)。
First, the gate electrode including the second
なお、基板102、第2の酸化物半導体膜104a、104b、及び絶縁膜106、107としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、基板102としてはガラス基板を用い、第2の酸化物半導体膜104a、104bとしては、In−Ga−Zn酸化物膜(In:Ga:Zn=1:1:1の金属酸化物ターゲットを使用。)を用い、絶縁膜106としては、水素を放出することが可能な窒化シリコン膜を用い、絶縁膜107としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。
Note that the
第2の酸化物半導体膜104a、104bに水素を放出することが可能な窒化シリコン膜を接して設けることにより、第2の酸化物半導体膜104a、104bの抵抗率を下げることが可能となる。
By providing the second
また、第2の酸化物半導体膜104a、104bは、基板102上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成される。
The second
次に、絶縁膜108上の第2の酸化物半導体膜104aを含むゲート電極と重畳する位置に第1の酸化物半導体膜110aと、絶縁膜108上の第2の酸化物半導体膜104bと重畳する位置に第1の酸化物半導体膜110bと、をそれぞれ形成する(図2(B)参照)。
Next, the first
第1の酸化物半導体膜110a、110bとしては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、第1の酸化物半導体膜110a、110bとしては、In−Ga−Zn酸化物膜(In:Ga:Zn=1:1:1の金属酸化物ターゲットを使用。)を用いる。
The first
また、第1の酸化物半導体膜110a、110bは、絶縁膜108上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成される。
The first
また、第1の酸化物半導体膜110aと、第1の酸化物半導体膜110bは、同一の酸化物半導体膜より加工して形成されるため、少なくとも同一の金属元素を有する。また、第1の酸化物半導体膜110a、110bのエッチング加工の際に、オーバーエッチングによって絶縁膜107の一部(第1の酸化物半導体膜110a、110bから露出した領域)がエッチングされ膜厚が減少することがある。
In addition, since the first
第1の酸化物半導体膜110a、110bを形成後、熱処理を行うと好ましい。該熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、より好ましくは350℃以上450℃以下の温度で、不活性ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、第1の酸化物半導体膜110a、110bから脱離した酸素を補うために酸化性ガスを10ppm以上含む雰囲気で行ってもよい。ここでの熱処理によって、絶縁膜106、107、及び第1の酸化物半導体膜110a、110bの少なくとも1つから水素や水などの不純物を除去することができる。なお、該熱処理は、第1の酸化物半導体膜110a、110bを島状に加工する前に行ってもよい。
It is preferable to perform heat treatment after the formation of the first
なお、第1の酸化物半導体膜110aをチャネル領域とするトランジスタ150に安定した電気特性を付与するためには、第1の酸化物半導体膜110a中の不純物を低減し、第1の酸化物半導体膜110aを真性または実質的に真性にすることが有効である。
Note that in order to impart stable electric characteristics to the
次に、絶縁膜108、及び第1の酸化物半導体膜110a、110b上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、絶縁膜108及び第1の酸化物半導体膜110a上にソース電極112a、及びドレイン電極112bを形成する(図2(C)参照)。
Next, a conductive film is formed over the insulating
ソース電極112a、及びドレイン電極112bとしては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、ソース電極112a、及びドレイン電極112bとしては、チタン膜と、アルミニウム膜と、チタン膜との3層の積層構造を用いる。
The
次に、絶縁膜108、第1の酸化物半導体膜110a、110b、ソース電極112a、及びドレイン電極112b上に絶縁膜114、116を形成する(図2(D)参照)。
Next, insulating
絶縁膜114、116としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、絶縁膜114、116としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。
The insulating
次に、絶縁膜114、116の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口140を形成する(図3(A)参照)。
Next, patterning is performed so that desired regions of the insulating
開口140としては、第1の酸化物半導体膜110bが露出するように形成する。開口140の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口140の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口140を形成するためのエッチング工程によって、第1の酸化物半導体膜110bの膜厚が減少する場合がある。
The
この後、熱処理を行うことが好ましい。該熱処理によって、絶縁膜114、または絶縁膜116に含まれる酸素の一部を第1の酸化物半導体膜110aに移動させ、第1の酸化物半導体膜110a中の酸素欠損を補填することが可能である。この結果、第1の酸化物半導体膜110aに含まれる酸素欠損量を低減することができる。一方、絶縁膜114と接しない第1の酸化物半導体膜110bの酸素欠損量は低減されないため、第1の酸化物半導体膜110bは、第1の酸化物半導体膜110aより多くの酸素欠損を含有することとなる。熱処理の条件としては、第1の酸化物半導体膜110a、110bを形成後の熱処理と同様とすることができる。
Thereafter, it is preferable to perform a heat treatment. Through the heat treatment, part of oxygen contained in the insulating
次に、開口140を覆うように、絶縁膜116、及び第1の酸化物半導体膜110b上に絶縁膜118を形成する(図3(B)参照)。
Next, the insulating
絶縁膜118としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、絶縁膜118としては、水素を放出することが可能な窒化シリコン膜を用いる。絶縁膜118に含まれる水素が第1の酸化物半導体膜110bに拡散すると、第1の酸化物半導体膜110bの抵抗率が低下する。なお、第1の酸化物半導体膜110bの抵抗率の低下に伴い、図3(A)と図3(B)に示す第1の酸化物半導体膜110bのハッチングを変えて図示している。
The insulating
第1の酸化物半導体膜110bの抵抗率は、少なくとも第1の酸化物半導体膜110aよりも低く、好ましくは、1×10−3Ωcm以上1×104Ωcm未満、さらに好ましくは、1×10−3Ωcm以上1×10−1Ωcm未満であるとよい。なお、絶縁膜118は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジスタ150に含まれる第1の酸化物半導体膜110aへ拡散するのを防ぐ効果も奏する。
The resistivity of the first
また、本実施の形態の絶縁膜118として用いる窒化シリコン膜としては、ブロック性を高めるために、高温で成膜されることが好ましく、例えば100℃以上基板の歪み点以下、より好ましくは300℃以上400℃以下の温度で加熱して成膜することが好ましい。
In addition, the silicon nitride film used as the insulating
また、第1の酸化物半導体膜110bの形成に伴い、容量素子160が作製される。容量素子160は、一対の電極間に誘電体層が挟持された構造であり、一対の電極の一方が第2の酸化物半導体膜104bであり、一対の電極の他方が第1の酸化物半導体膜110bである。また、絶縁膜108が容量素子160の誘電体層として機能する。
Further, the
以上の工程によって、トランジスタ150と、容量素子160とを同一基板上に形成することができる。
Through the above steps, the
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 As described above, the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態2)
本実施の形態では、本発明の一態様の半導体装置について、実施の形態1に示す半導体装置の変形例について、図4乃至図6を用いて説明する。なお、実施の形態1の図1乃至図3で示した符号と同様の箇所または同様の機能を有する箇所については同様の符号を用い、その繰り返しの説明は省略する。
(Embodiment 2)
In this embodiment, a modified example of the semiconductor device described in Embodiment 1 will be described with reference to FIGS. Note that portions that are the same as those shown in FIGS. 1 to 3 of Embodiment 1 or have the same functions are denoted by the same reference numerals, and repeated description thereof is omitted.
<半導体装置の構成例(変形例1)>
図4(A)は、本発明の一態様の半導体装置の上面図であり、図4(B)は、図4(A)の一点鎖線E−F間、及び一点鎖線G−H間における切断面の断面図に相当する。なお、図4(A)において、煩雑になることを避けるため、半導体装置の構成要素の一部(ゲート絶縁膜等)を省略して図示している。
<Configuration Example of Semiconductor Device (Modification 1)>
4A is a top view of the semiconductor device of one embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along the dashed-dotted line EF and between the dashed-dotted line GH in FIG. It corresponds to a sectional view of the surface. Note that in FIG. 4A, some components (such as a gate insulating film) of the semiconductor device are omitted in order to avoid complexity.
図4(A)、(B)に示す半導体装置は、第1の酸化物半導体膜110aと、第2の酸化物半導体膜104aとを含むトランジスタ151と、一対の電極間に絶縁膜を含む容量素子161と、を有する。なお、容量素子161において、一対の電極の一方が第2の酸化物半導体膜104aと同一平面上の第1の酸化物半導体膜104bであり、一対の電極の他方が導電膜120である。
4A and 4B includes a
トランジスタ151は、基板102上の第2の酸化物半導体膜104aを含むゲート電極と、第2の酸化物半導体膜104aを含むゲート電極上のゲート絶縁膜として機能する絶縁膜108と、絶縁膜108上の第2の酸化物半導体膜104aを含むゲート電極と重畳する位置の第1の酸化物半導体膜110aと、第1の酸化物半導体膜110a上のソース電極112a及びドレイン電極112bとを有する。なお、図4(A)、(B)に示すトランジスタ151は、所謂ボトムゲート構造である。
The
また、トランジスタ151上、より詳しくは、第1の酸化物半導体膜110a、ソース電極112a及びドレイン電極112b上に絶縁膜114、116、118が形成されている。絶縁膜114、116、118は、トランジスタ151の保護絶縁膜としての機能を有する。また、絶縁膜114、116、118には、ドレイン電極112bに達する開口142が形成されており、開口142を覆うように絶縁膜118上に導電膜120が形成されている。導電膜120は、例えば、画素電極としての機能を有する。
In addition, insulating
容量素子161は、基板102上の一対の電極の一方の電極としての機能を有する第2の酸化物半導体膜104bと、第2の酸化物半導体膜104b上の誘電体膜として機能する絶縁膜108、114、116、118と、絶縁膜108、114、116、118を介して第2の酸化物半導体膜104bと重畳する位置の一対の電極の他方の電極としての機能を有する導電膜120と、を有する。すなわち、導電膜120は、画素電極としての機能と容量素子の電極としての機能を有する。
The
なお、上述のように絶縁膜108は、トランジスタ151においては、ゲート絶縁膜として機能し、容量素子161においては、誘電体膜の一部として機能する。また、絶縁膜114、116、118は、トランジスタ151においては、保護絶縁膜として機能し、容量素子161においては、誘電体膜の一部として機能する。なお、図4(A)、(B)においては、誘電体膜の一部として絶縁膜114、116、118を設ける構成について例示したが、これに限定されない。例えば、トランジスタ151の作製工程中において、開口142を形成時に容量素子161の絶縁膜114、116、118を除去してもよい。
Note that as described above, the insulating
また、容量素子161は、透光性を有する。すなわち、容量素子161が有する、第2の酸化物半導体膜104b、絶縁膜108、114、116、118、及び導電膜120は、それぞれ透光性を有する材料により構成される。このように、容量素子161が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく(大面積に)形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。また、容量素子161としては、トランジスタ151の作製工程を利用することで作製できる。したがって、製造コストが低い半導体装置を得ることができる。
Further, the
なお、絶縁膜106、118としては、少なくとも水素を含む絶縁膜を用いる。また、絶縁膜107、114、116としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ151及び容量素子161に用いる絶縁膜またはトランジスタ151及び容量素子161に接する絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ151及び容量素子161が有する第1の酸化物半導体膜及び第2の酸化物半導体膜の抵抗率を制御することができる。
Note that as the insulating
なお、第1の酸化物半導体膜110a、及び第2の酸化物半導体膜104a、104bの抵抗率については、実施の形態1の記載を参酌することで、制御することができる。
Note that the resistivity of the first
実施の形態1の図1(A)、(B)に記載の半導体装置と、図4(A)、(B)に示す半導体装置の主な違いとしては、容量素子161の他方の電極を導電膜120とした点である。このように、容量素子161の一対の電極の他方は、画素電極として機能する導電膜120としてもよい。
A main difference between the semiconductor device described in FIGS. 1A and 1B of Embodiment 1 and the semiconductor device illustrated in FIGS. 4A and 4B is that the other electrode of the
このように、本発明の一態様の半導体装置においては、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同時に形成する、別言すると、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同一表面上に形成することで、製造コストを低減することが可能となる。また、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜は、酸化物半導体膜を含む構成である。該酸化物半導体膜に適切な処理を行うことで、導電率が高く、且つ透光性を有する導電膜とすることができる。該導電膜を用いることで、トランジスタおよび/または容量素子に透光性を付与することができる。 As described above, in the semiconductor device of one embodiment of the present invention, the conductive film functioning as the gate electrode of the transistor and the conductive film functioning as the electrode of the capacitor are formed at the same time, in other words, functioning as the gate electrode of the transistor. The manufacturing cost can be reduced by forming the conductive film to be formed and the conductive film functioning as an electrode of the capacitor over the same surface. In addition, the conductive film functioning as the gate electrode of the transistor and the conductive film functioning as the electrode of the capacitor each include an oxide semiconductor film. By performing an appropriate treatment on the oxide semiconductor film, a conductive film with high conductivity and translucency can be obtained. By using the conductive film, the transistor and / or the capacitor can be provided with a light-transmitting property.
なお、ソース電極112a及びドレイン電極112bと、第1の酸化物半導体膜110aとの間に、絶縁膜122を設けてもよい。その場合の例を、図18(A)、(B)に示す。
Note that the insulating
なお、導電膜120と同時に成膜し、同時にエッチングして、同時に形成した導電膜120aをトランジスタのチャネル領域と重なるように設けてもよい。その場合の例を、図15(A)、図19(A)に示す。導電膜120aは、一例としては、導電膜120と同時に成膜し、同時にエッチングして、同時に形成するため、同じ材料を有している。そのため、プロセス工程の増加を抑制することができる。ただし、本発明の実施形態の一態様は、これに限定されない。導電膜120aは、導電膜120とは異なる工程で形成してもよい。導電膜120aは、トランジスタのチャネル領域と重なる領域を有している。したがって、導電膜120aは、トランジスタの第2のゲート電極としての機能を有している。そのため、導電膜120aは、第2の酸化物半導体膜104aと接続されていてもよい。または、導電膜120aは、第2の酸化物半導体膜104aと接続されずに、第2の酸化物半導体膜104aとは異なる信号や異なる電位が供給されていてもよい。
Note that the
ここで、図4(A)、(B)に示す半導体装置のその他の構成要素の詳細について、以下説明を行う。 Here, details of other components of the semiconductor device illustrated in FIGS. 4A and 4B will be described below.
<導電膜>
導電膜120は、画素電極としての機能を有する。導電膜120としては、例えば、可視光において、透光性を有する材料を用いればよい。具体的には、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。また、導電膜120としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜120としては、例えば、スパッタリング法を用いて形成することができる。
<Conductive film>
The
<表示装置の作製方法(変形例1)>
次に、図4(A)、(B)に示す半導体装置の作製方法の一例について、図5及び図6を用いて説明する。
<Method for Manufacturing Display Device (Modification 1)>
Next, an example of a method for manufacturing the semiconductor device illustrated in FIGS. 4A and 4B will be described with reference to FIGS.
まず、基板102上に第2の酸化物半導体膜104aを含むゲート電極と、一対の電極の一方の電極として機能する第2の酸化物半導体膜104bを形成する。その後、第2の酸化物半導体膜104a、104b上に絶縁膜106、107を含む絶縁膜108を形成する(図5(A)参照)。
First, the gate electrode including the second
次に、絶縁膜108上の第2の酸化物半導体膜104aを含むゲート電極と重畳する位置に第1の酸化物半導体膜110aを形成する(図5(B)参照)。
Next, the first
第1の酸化物半導体膜110aは、絶縁膜108上に酸化物半導体膜を成膜し、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成される。
The first
また、第1の酸化物半導体膜110aのエッチング加工の際に、オーバーエッチングによって絶縁膜107の一部(第1の酸化物半導体膜110aから露出した領域)がエッチングされ膜厚が減少することがある。
In addition, when the first
第1の酸化物半導体膜110aを形成後、熱処理を行うと好ましい。該熱処理は、実施の形態1の第1の酸化物半導体膜110a形成後の熱処理を参酌することで行うことができる。
After the first
次に、絶縁膜108、及び第1の酸化物半導体膜110a上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで第1の酸化物半導体膜110a上にソース電極112a、及びドレイン電極112bを形成する(図5(C)参照)。
Next, a conductive film is formed over the insulating
次に、絶縁膜108、第1の酸化物半導体膜110a、ソース電極112a、及びドレイン電極112b上に絶縁膜114、116、118を形成する(図5(D)参照)。
Next, insulating
次に、絶縁膜114、116、118の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口142を形成する(図6(A)参照)。
Next, patterning is performed so that a desired region of the insulating
開口142としては、ドレイン電極112bが露出するように形成する。開口142の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口142の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
The
次に、開口142を覆うように絶縁膜118上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニング及びエッチングを行い、導電膜120を形成する(図6(B)参照)。
Next, a conductive film is formed over the insulating
以上の工程によって、トランジスタ151と、容量素子161とを同一基板上に形成することができる。
Through the above steps, the
なお、絶縁膜118の上に、絶縁膜118aを配置してもよい。その場合の例を図15(B)、(C)、及び図19(B)、(C)に示す。絶縁膜118aとしては、例えば、有機樹脂材料を用いて形成することができる。絶縁膜118aに適用できる材料としては、例えば、アクリル系樹脂、ポリイミド系樹脂、ポリアミド系樹脂などが挙げられる。
Note that the insulating
なお、図15(C)、図19(C)に示すように、導電膜121を設けてもよい。導電膜121は、トランジスタのチャネル領域と重なるように設けてもよい。導電膜121は、導電膜120で述べた内容と同様な材料を用いて形成してもよい。導電膜121は、トランジスタのチャネル領域と重なる領域を有している。したがって、導電膜121は、トランジスタの第2のゲート電極としての機能を有している。そのため、導電膜121は、第2の酸化物半導体膜104aと接続されていてもよい。または、導電膜121は、第2の酸化物半導体膜104aと接続されずに、第2の酸化物半導体膜104aとは異なる信号や異なる電位が供給されていてもよい。
Note that as shown in FIGS. 15C and 19C, a
なお、導電膜121と同時に成膜し、同時にエッチングして、同時に形成した導電膜121aを容量素子の電極と重なるように設けて、容量素子を構成してもよい。その場合の例を図20(A)、(B)、(C)に示す。この結果、容量素子の容量値を大きくすることが出来る。
Note that the capacitor may be formed by forming the
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 As described above, the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態3)
本実施の形態では、本発明の一態様の半導体装置について、実施の形態1に示す半導体装置の変形例について、図7を用いて説明する。なお、実施の形態1の図1乃至図3で示した符号と同様の箇所または同様の機能を有する箇所については同様の符号を用い、その繰り返しの説明は省略する。
(Embodiment 3)
In this embodiment, a modified example of the semiconductor device described in Embodiment 1 will be described with reference to FIGS. Note that portions that are the same as those shown in FIGS. 1 to 3 of Embodiment 1 or have the same functions are denoted by the same reference numerals, and repeated description thereof is omitted.
<半導体装置の構成例(変形例2)>
図7(A)は、本発明の一態様の半導体装置の上面図であり、図7(B)は、図7(A)の一点鎖線I−J間、及び一点鎖線K−L間における切断面の断面図に相当する。なお、図7(A)において、煩雑になることを避けるため、半導体装置の構成要素の一部(ゲート絶縁膜等)を省略して図示している。
<Configuration Example of Semiconductor Device (Modification 2)>
7A is a top view of the semiconductor device of one embodiment of the present invention, and FIG. 7B is a cross-sectional view taken along the dashed-dotted line I-J and between the dashed-dotted line KL in FIG. It corresponds to a sectional view of the surface. Note that in FIG. 7A, some components (such as a gate insulating film) of the semiconductor device are omitted in order to avoid complexity.
図7(A)、(B)に示す半導体装置は、第1の酸化物半導体膜110aと、第2の酸化物半導体膜104aとを含むトランジスタ152と、一対の電極間に絶縁膜を含む容量素子162と、を有する。
A semiconductor device illustrated in FIGS. 7A and 7B includes a
トランジスタ152は、基板102上の第2の酸化物半導体膜104aを含むゲート電極と、第2の酸化物半導体膜104aを含むゲート電極上のゲート絶縁膜として機能する絶縁膜108と、絶縁膜108上の第2の酸化物半導体膜104aを含むゲート電極と重畳する位置の第1の酸化物半導体膜110aと、第1の酸化物半導体膜110a上のソース電極112a及びドレイン電極112bとを有する。なお、図7(A)、(B)に示すトランジスタ152は、所謂ボトムゲート構造である。
The
また、トランジスタ152上、より詳しくは、第1の酸化物半導体膜110a、ソース電極112a及びドレイン電極112b上に絶縁膜114、116、118が形成されている。絶縁膜114、116、118は、トランジスタ152の保護絶縁膜としての機能を有する。また、絶縁膜114、116、118には、ドレイン電極112bに達する開口142が形成されており、開口142を覆うように絶縁膜118上に導電膜120が形成されている。導電膜120は、例えば、画素電極としての機能を有する。
In addition, insulating
また、容量素子162において、一対の電極の一方が第2の酸化物半導体膜104bであり、一対の電極の他方が導電膜120である。また、容量素子162は、一対の電極間に、さらに電極を有する。該電極は、第1の酸化物半導体膜110aと同一平面上に形成された第1の酸化物半導体膜110bである。
In the
このように、一対の電極間にさらに電極を設ける構成とすることで、容量素子の面積を増加させずに、容量を大きくすることができる。容量素子162としては、例えば、以下の構造とみることができる。容量素子162は、第2の酸化物半導体膜104bと第1の酸化物半導体膜110aに挟持される絶縁膜108を誘電体膜とする第1の容量素子と、第1の酸化物半導体膜110aと導電膜120に挟持される絶縁膜118を誘電体膜とする第2の容量素子が積層して設けられる構造である。
As described above, by further providing an electrode between the pair of electrodes, the capacitance can be increased without increasing the area of the capacitor. For example, the
なお、上述のように絶縁膜108は、トランジスタ152において、ゲート絶縁膜として機能し、容量素子162において、誘電体膜の一部として機能する。また、絶縁膜114、116、118は、トランジスタ152において、保護絶縁膜として機能する。また、絶縁膜118は、容量素子162において、誘電体膜の一部として機能する。
Note that as described above, the insulating
また、容量素子162は、透光性を有する。すなわち、容量素子162が有する、第1の酸化物半導体膜110b、第2の酸化物半導体膜104b、絶縁膜108、118、及び導電膜120は、それぞれ透光性を有する材料により構成される。このように、容量素子162が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく(大面積に)形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。また、容量素子162としては、トランジスタ152の作製工程を利用することで作製できる。したがって、製造コストが低い半導体装置を得ることができる。
Further, the
なお、絶縁膜106、118としては、少なくとも水素を含む絶縁膜を用いる。また、絶縁膜107、114、116としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ152及び容量素子162に用いる絶縁膜またはトランジスタ152及び容量素子162に接する絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ152及び容量素子162が有する第1の酸化物半導体膜及び第2の酸化物半導体膜の抵抗率を制御することができる。
Note that as the insulating
なお、第1の酸化物半導体膜110a、110b及び第2の酸化物半導体膜104a、104bの抵抗率については、実施の形態1の記載を参酌することで、制御することができる。
Note that the resistivity of the first
実施の形態1の図1(A)、(B)に記載の半導体装置と、図7(A)、(B)に示す半導体装置の主な違いとしては、容量素子162の電極構造である。
A main difference between the semiconductor device illustrated in FIGS. 1A and 1B of Embodiment 1 and the semiconductor device illustrated in FIGS. 7A and 7B is an electrode structure of the
本発明の一態様の半導体装置においては、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同時に形成する、別言すると、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同一表面上に形成することで、製造コストを低減することが可能となる。また、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜は、酸化物半導体膜を含む構成である。該酸化物半導体膜に適切な処理を行うことで、導電率が高く、且つ透光性を有する導電膜とすることができる。該導電膜を用いることで、トランジスタおよび/または容量素子に透光性を付与することができる。 In the semiconductor device of one embodiment of the present invention, a conductive film functioning as a gate electrode of a transistor and a conductive film functioning as an electrode of a capacitor are formed at the same time; in other words, a conductive film functioning as a gate electrode of a transistor By forming a conductive film functioning as an electrode of a capacitor over the same surface, manufacturing cost can be reduced. In addition, the conductive film functioning as the gate electrode of the transistor and the conductive film functioning as the electrode of the capacitor each include an oxide semiconductor film. By performing an appropriate treatment on the oxide semiconductor film, a conductive film with high conductivity and translucency can be obtained. By using the conductive film, the transistor and / or the capacitor can be provided with a light-transmitting property.
なお、図7(A)、(B)に示す半導体装置の作製方法としては、図1(A)、(B)に示す半導体装置、及び図4(A)、(B)に示す半導体装置の作製方法を組み合わせることで、形成することができる。 Note that as a method for manufacturing the semiconductor device illustrated in FIGS. 7A and 7B, the semiconductor device illustrated in FIGS. 1A and 1B and the semiconductor device illustrated in FIGS. It can be formed by combining manufacturing methods.
なお、図15(A)と同様に、導電膜120aをトランジスタのチャネル領域と重なるように設けてもよい。その場合の例を図16(A)、及び図19(A)に示す。
Note that as in FIG. 15A, the
また、図15(B)、(C)と同様に、絶縁膜118の上に、絶縁膜118aを配置してもよい。その場合の例を図16(B)、(C)、及び図19(B)、(C)に示す。
Further, as in FIGS. 15B and 15C, the insulating
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 As described above, the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態4)
本実施の形態では、本発明の一態様の半導体装置について、実施の形態1に示す半導体装置の変形例について、図8乃至図10を用いて説明する。なお、実施の形態1の図1乃至図3で示した符号と同様の箇所または同様の機能を有する箇所については同様の符号を用い、その繰り返しの説明は省略する。
(Embodiment 4)
In this embodiment, a modified example of the semiconductor device described in Embodiment 1 will be described with reference to FIGS. Note that portions that are the same as those shown in FIGS. 1 to 3 of Embodiment 1 or have the same functions are denoted by the same reference numerals, and repeated description thereof is omitted.
<半導体装置の構成例(変形例3)>
図8(A)は、本発明の一態様の半導体装置の上面図であり、図8(B)は、図8(A)の一点鎖線M−N間、及び一点鎖線O−P間における切断面の断面図に相当する。なお、図8(A)において、煩雑になることを避けるため、半導体装置の構成要素の一部(ゲート絶縁膜等)を省略して図示している。
<Configuration Example of Semiconductor Device (Modification 3)>
8A is a top view of the semiconductor device of one embodiment of the present invention, and FIG. 8B is a cross-sectional view taken along the dashed-dotted line MN and between the dashed-dotted line OP in FIG. It corresponds to a sectional view of the surface. Note that in FIG. 8A, some components (such as a gate insulating film) of the semiconductor device are omitted in order to avoid complexity.
図8(A)、(B)に示す半導体装置は、第1の酸化物半導体膜210と、第2の酸化物半導体膜204aとを含むトランジスタ250と、一対の電極間に絶縁膜を含む容量素子260と、を有する。なお、容量素子260において、一対の電極の一方が第2の酸化物半導体膜204aと同一平面上の第2の酸化物半導体膜204bであり、一対の電極の他方が導電膜220である。
8A and 8B includes a
トランジスタ250は、基板202上の絶縁膜216と、絶縁膜216上の第1の酸化物半導体膜210と、第1の酸化物半導体膜210上のソース電極212a及びドレイン電極212bと、第1の酸化物半導体膜210上のゲート絶縁膜として機能する絶縁膜208と、絶縁膜208上の第1の酸化物半導体膜210と重畳する位置の第2の酸化物半導体膜204aを含むゲート電極と、を有する。なお、図8(A)、(B)に示すトランジスタ250は、所謂トップゲート構造である。
The
また、トランジスタ250上、より詳しくは、第2の酸化物半導体膜204aを含むゲート電極、ソース電極212a、及びドレイン電極212b上に絶縁膜218、217が形成されている。絶縁膜218、217は、トランジスタ250の保護絶縁膜としての機能を有する。また、絶縁膜218、217にはドレイン電極212bに達する開口240が形成されており、開口240を覆うように絶縁膜217上に導電膜220が形成されている。導電膜220は、例えば、画素電極としての機能を有する。
In addition, insulating
容量素子260は、基板202上の絶縁膜216と、絶縁膜216上の絶縁膜208と、絶縁膜208上の一対の電極の一方としての機能を有する第2の酸化物半導体膜204bと、第2の酸化物半導体膜204b上の誘電体膜として機能する絶縁膜218、217と、絶縁膜218、217を介して第2の酸化物半導体膜204bと重畳する位置の一対の電極の他方としての機能を有する導電膜220と、を有する。すなわち、導電膜220は、画素電極としての機能と容量素子の電極としての機能を有する。
The
なお、上述のように絶縁膜208は、トランジスタ250においては、ゲート絶縁膜として機能し、容量素子260においては、誘電体膜の一部として機能する。また、絶縁膜218、217は、トランジスタ250においては、保護絶縁膜として機能し、容量素子260においては、誘電体膜の一部として機能する。なお、図8(A)、(B)においては、誘電体膜の一部として絶縁膜218、217を設ける構成について例示したが、これに限定されない。例えば、トランジスタ250の作製工程中において、容量素子260の絶縁膜218、217の一部を除去してもよい。
Note that as described above, the insulating
また、容量素子260は、透光性を有する。すなわち、容量素子260が有する、絶縁膜216、206、207、218、217は、それぞれ透光性を有する材料により構成される。このように、容量素子260が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく(大面積に)形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。また、容量素子260としては、トランジスタ250の作製工程を利用することで作製できる。したがって、製造コストが低い半導体装置を得ることができる。
Further, the
なお、絶縁膜207、218としては、少なくとも水素を含む絶縁膜を用いる。また、絶縁膜216、206、217としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ250及び容量素子260に用いる絶縁膜またはトランジスタ250及び容量素子260に接する絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ250及び容量素子260が有する第1の酸化物半導体膜及び第2の酸化物半導体膜の抵抗率を制御することができる。
Note that as the insulating
具体的には、トランジスタ250において、第1の酸化物半導体膜210は、チャネル形成領域として用いるため、第2の酸化物半導体膜204a、204bと比較し抵抗率が高い。一方で、第2の酸化物半導体膜204a、204bは電極としての機能を有するため、抵抗率が低い。
Specifically, in the
ここで、第1の酸化物半導体膜210、及び第2の酸化物半導体膜204a、204bの抵抗率の制御方法について、以下説明を行う。
Here, a method for controlling the resistivity of the first
<酸化物半導体の抵抗率の制御方法2>
第1の酸化物半導体膜210、及び第2の酸化物半導体膜204a、204bに用いることのできる酸化物半導体は、膜中の酸素欠損及び/又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、第1の酸化物半導体膜210、及び第2の酸化物半導体膜204a、204bへ酸素欠損及び/又は不純物濃度が増加する処理、または酸素欠損及び/又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体の有する抵抗率を制御することができる。
<Method 2 for controlling resistivity of oxide semiconductor>
The oxide semiconductor that can be used for the first
具体的には、トランジスタ250のゲート電極として機能する第2の酸化物半導体膜204a、容量素子260の電極として機能する第2の酸化物半導体膜204bに用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および/または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、低抵抗な酸化物半導体とすることができる。また、酸化物半導体に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜から酸化物半導体に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体とすることができる。
Specifically, plasma treatment is performed on the oxide semiconductor film used for the second
一方、トランジスタ250のチャネル形成領域として機能する第1の酸化物半導体膜210は、絶縁膜216、206を設けることによって、水素を含む絶縁膜218と接しない構成とする。また、絶縁膜216、206の少なくとも一方は、酸素を放出することが可能な絶縁膜とすることで、第1の酸化物半導体膜210に酸素を供給することができる。酸素が供給された第1の酸化物半導体膜210は、膜中または界面の酸素欠損が補填され高抵抗な酸化物半導体となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
On the other hand, the first
このように、本発明の一態様の半導体装置においては、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同時に形成する、別言すると、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜を同一表面上に形成することで、製造コストを低減することが可能となる。また、トランジスタのゲート電極として機能する導電膜と、容量素子の電極として機能する導電膜は、酸化物半導体膜を含む構成である。該酸化物半導体膜に適切な処理を行うことで、導電率が高く、且つ透光性を有する導電膜とすることができる。該導電膜を用いることで、トランジスタおよび/または容量素子に透光性を付与することができる。 As described above, in the semiconductor device of one embodiment of the present invention, the conductive film functioning as the gate electrode of the transistor and the conductive film functioning as the electrode of the capacitor are formed at the same time, in other words, functioning as the gate electrode of the transistor. The manufacturing cost can be reduced by forming the conductive film to be formed and the conductive film functioning as an electrode of the capacitor over the same surface. In addition, the conductive film functioning as the gate electrode of the transistor and the conductive film functioning as the electrode of the capacitor each include an oxide semiconductor film. By performing an appropriate treatment on the oxide semiconductor film, a conductive film with high conductivity and translucency can be obtained. By using the conductive film, the transistor and / or the capacitor can be provided with a light-transmitting property.
ここで、図8(A)、(B)に示す半導体装置のその他の構成要素の詳細について、以下説明を行う。 Here, details of other components of the semiconductor device illustrated in FIGS. 8A and 8B will be described below.
<絶縁膜>
絶縁膜216としては、実施の形態1の絶縁膜116に列挙した材料を援用することで形成することができる。また、絶縁膜206、207としては、それぞれ実施の形態1の絶縁膜106、107に列挙した材料を援用することで形成することができる。
<Insulating film>
The insulating
<第1の酸化物半導体膜及び第2の酸化物半導体膜>
第1の酸化物半導体膜210としては、実施の形態1の第1の酸化物半導体膜110aに列挙した材料を援用することで形成することができる。また、第2の酸化物半導体膜204a、204bとしては、実施の形態1の第2の酸化物半導体膜104a、104bに列挙した材料を援用することで形成することができる。
<First oxide semiconductor film and second oxide semiconductor film>
The first
<ソース電極及びドレイン電極>
ソース電極212a及びドレイン電極212bとしては、実施の形態1のソース電極112a及びドレイン電極112bに列挙した材料を援用することで形成することができる。
<Source electrode and drain electrode>
The
<導電膜>
導電膜220としては、実施の形態2の導電膜120に列挙した材料を援用することで形成することができる。
<Conductive film>
The
<表示装置の作製方法(変形例2)>
次に、図8(A)、(B)に示す半導体装置の作製方法の一例について、図9及び図10を用いて説明する。
<Method for Manufacturing Display Device (Modification 2)>
Next, an example of a method for manufacturing the semiconductor device illustrated in FIGS. 8A and 8B will be described with reference to FIGS.
まず、基板202上に絶縁膜216を形成し、絶縁膜216上に酸化物半導体膜を成膜する。その後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで第1の酸化物半導体膜210を形成する(図9(A)参照)。
First, the insulating
次に、絶縁膜216、及び第1の酸化物半導体膜210上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることでソース電極212a、及びドレイン電極212bを形成する(図9(B)参照)。
Next, a conductive film is formed over the insulating
次に、絶縁膜216、第1の酸化物半導体膜210、ソース電極212a、及びドレイン電極212b上に絶縁膜206、207を含む絶縁膜208と、第2の酸化物半導体膜204を成膜する(図9(C)参照)。
Next, the insulating
次に、第2の酸化物半導体膜204上にレジストマスクを形成し、第2の酸化物半導体膜204の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、第2の酸化物半導体膜204a、204bを形成する。この時、第2の酸化物半導体膜204a、204b下方の絶縁膜206、207も同時にエッチングし、島状に分離された絶縁膜206、207とする(図9(D)参照)。
Next, a resist mask is formed over the second
次に、絶縁膜216、ソース電極212a、ドレイン電極212b、及び第2の酸化物半導体膜204a、204b上に絶縁膜218、217を形成する(図10(A)参照)。
Next, insulating
次に、絶縁膜217上にレジストマスクを形成し、絶縁膜218、217の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、開口240を形成する。なお、開口240としては、ドレイン電極212bに達するように形成する(図10(B)参照)。
Next, a resist mask is formed over the insulating
次に、開口240を覆うように絶縁膜217上に導電膜を成膜し、該導電膜上にレジストマスクを形成し、導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで導電膜220を形成する(図10(C)参照)。
Next, a conductive film is formed over the insulating
以上の工程によって、トランジスタ250と、容量素子260とを同一基板上に形成することができる。
Through the above steps, the
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 As described above, the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態5)
本実施の形態では、本発明の一態様の半導体装置について、実施の形態1に示す半導体装置の変形例について、図11を用いて説明する。
(Embodiment 5)
In this embodiment, a modified example of the semiconductor device described in Embodiment 1 will be described with reference to FIGS.
<半導体装置の構成例(変形例4)>
図11(A)に示す半導体装置は、実施の形態1に示すトランジスタ150及び容量素子160の第1の酸化物半導体膜110a、110bを、酸化物積層膜410a、410bとする構成である。したがって、その他の構成は、トランジスタ150及び容量素子160と同じであり、その詳細な説明は省略する。
<Configuration Example of Semiconductor Device (Modification 4)>
The semiconductor device illustrated in FIG. 11A has a structure in which the first
酸化物積層膜410a、410bの詳細について、以下説明する。
Details of the oxide stacked
酸化物積層膜410a、410bは、酸化物半導体膜420a、420bと、酸化物膜422a、422bと、を有する。なお、以下の説明においては、酸化物半導体膜420a、420bを酸化物半導体膜420、酸化物膜422a、422bを酸化物膜422とそれぞれ表記して説明する。
The oxide stacked
酸化物半導体膜420と酸化物膜422としては、少なくとも1つの同じ構成元素を有する金属酸化物を用いることが好ましい。または、酸化物半導体膜420と酸化物膜422の構成元素を同一とし、両者の組成を異ならせてもよい。
As the
酸化物半導体膜420がIn−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表す)の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=5:5:6(1:1:1.2)、In:M:Zn=3:1:2等が好ましい。なお、成膜される酸化物半導体膜420の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス20%の変動を含む。
In the case where the
なお、酸化物半導体膜420がIn−M−Zn酸化物であるとき、InおよびMの和を100atomic%としたとき、InとMの原子数比率は、好ましくはInが25atomic%以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが66atomic%未満とする。
Note that when the
酸化物半導体膜420は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
The
酸化物半導体膜420の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
The thickness of the
酸化物膜422は、代表的には、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表す)であり、且つ酸化物半導体膜420よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜422の伝導帯の下端のエネルギーと、酸化物半導体膜420の伝導帯の下端のエネルギーとの差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。即ち、酸化物膜422の電子親和力と、酸化物半導体膜420の電子親和力との差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。
The
酸化物膜422が、上記の元素MをInより高い原子数比で有することで、以下の効果を有する場合がある。(1)酸化物膜422のエネルギーギャップを大きくする。(2)酸化物膜422の電子親和力を小さくする。(3)外部からの不純物を遮蔽する。(4)酸化物半導体膜420と比較して、絶縁性が高くなる。また、元素Mは酸素との結合力が強い金属元素であるため、MをInより高い原子数比で有することで、酸素欠損が生じにくくなる。
The
酸化物膜422がIn−M−Zn酸化物であるとき、InおよびMの和を100atomic%としたとき、InとMの原子数比率は、好ましくは、Inが50atomic%未満、Mが50atomic%以上、さらに好ましくは、Inが25atomic%未満、Mが75atomic%以上とする。
In the case where the
また、酸化物半導体膜420、及び酸化物膜422がIn−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表す)の場合、酸化物半導体膜420と比較して、酸化物膜422に含まれるMの原子数比が大きく、代表的には、酸化物半導体膜420に含まれる上記原子と比較して、1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比である。
In the case where the
また、酸化物膜422をIn:M:Zn=x1:y1:z1[原子数比]、酸化物半導体膜420をIn:M:Zn=x2:y2:z2[原子数比]とすると、y1/x1がy2/x2よりも大きく、好ましくは、y1/x1がy2/x2よりも1.5倍以上である。さらに好ましくは、y1/x1がy2/x2よりも2倍以上大きく、より好ましくは、y1/x1がy2/x2よりも3倍以上大きい。このとき、酸化物半導体膜420において、y2がx2以上であると、酸化物半導体を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、y2がx2の3倍以上になると、酸化物半導体を用いたトランジスタの電界効果移動度が低下してしまうため、y2はx2の3倍未満であると好ましい。
The
酸化物半導体膜420及び酸化物膜422がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、M>In、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:Ga:Zn=1:3:2、In:Ga:Zn=1:3:3、In:Ga:Zn=1:3:4、In:Ga:Zn=1:3:5、In:Ga:Zn=1:3:6、In:Ga:Zn=1:3:7、In:Ga:Zn=1:3:8、In:Ga:Zn=1:3:9、In:Ga:Zn=1:3:10、In:Ga:Zn=1:6:4、In:Ga:Zn=1:6:5、In:Ga:Zn=1:6:6、In:Ga:Zn=1:6:7、In:Ga:Zn=1:6:8、In:Ga:Zn=1:6:9、In:Ga:Zn=1:6:10が好ましい。なお、上記スパッタリングターゲットを用いて成膜された酸化物半導体膜420及び酸化物膜422に含まれる金属元素の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス20%の変動を含む。
In the case where the oxide semiconductor film 420 and the oxide film 422 are In-M-Zn oxide, the atomic ratio of the metal element of the sputtering target used for forming the In-M-Zn oxide is M> In, It is preferable to satisfy Zn ≧ M. As the atomic ratio of the metal elements of such a sputtering target, In: Ga: Zn = 1: 3: 2, In: Ga: Zn = 1: 3: 3, In: Ga: Zn = 1: 3: 4, In: Ga: Zn = 1: 3: 5, In: Ga: Zn = 1: 3: 6, In: Ga: Zn = 1: 3: 7, In: Ga: Zn = 1: 3: 8, In: Ga: Zn = 1: 3: 9, In: Ga: Zn = 1: 3: 10, In: Ga: Zn = 1: 6: 4, In: Ga: Zn = 1: 6: 5, In: Ga: Zn = 1: 6: 6, In: Ga: Zn = 1: 6: 7, In: Ga: Zn = 1: 6: 8, In: Ga: Zn = 1: 6: 9, In: Ga: Zn = 1: 6: 10 is preferred. Note that the atomic ratio of the metal elements contained in the
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜420のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
Note that the composition is not limited thereto, and a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (field-effect mobility, threshold voltage, and the like) of the transistor. In addition, in order to obtain necessary semiconductor characteristics of the transistor, the carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, and the like of the
酸化物膜422は、後に形成する絶縁膜114または絶縁膜116を形成する際の、酸化物半導体膜420へのダメージ緩和膜としても機能する。酸化物膜422の厚さは、3nm以上100nm以下、好ましくは3nm以上50nmとする。
The
酸化物半導体膜420において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜420において酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜420におけるシリコンや炭素の濃度、または酸化物膜422と、酸化物半導体膜420との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
When silicon or carbon which is one of Group 14 elements is included in the
また、酸化物半導体膜420において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜420のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
In the
また、酸化物半導体膜420に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜420において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
Further, when nitrogen is contained in the
なお、酸化物半導体膜420及び酸化物膜422は、各層を単に積層するのではなく連続接合(ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造)が形成されるように作製する。すなわち、各膜の界面において、酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜420及び酸化物膜422の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
Note that the
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(5×10−7Pa〜1×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。 In order to form a continuous bond, it is necessary to use a multi-chamber type film forming apparatus (sputtering apparatus) provided with a load lock chamber to continuously laminate each film without exposure to the atmosphere. Each chamber in the sputtering apparatus is evacuated (5 × 10 −7 Pa to 1 × 1) using an adsorption-type evacuation pump such as a cryopump in order to remove as much water as possible from the oxide semiconductor film. X10 −4 Pa) is preferable. Alternatively, it is preferable to combine a turbo molecular pump and a cold trap so that a gas, particularly a gas containing carbon or hydrogen, does not flow backward from the exhaust system into the chamber.
ここで、酸化物積層膜のバンド構造について、図11(B)を用いて説明する。 Here, a band structure of the oxide stacked film will be described with reference to FIG.
図11(B)は、酸化物積層膜と該酸化物積層膜に接する絶縁膜のバンド構造の一部を模式的に示している。ここでは、絶縁膜107及び絶縁膜114として酸化シリコン膜を設けた場合について説明する。なお、図11(B)に表すEcI1は絶縁膜107として用いる酸化シリコン膜の伝導帯下端のエネルギーを示し、EcS1は酸化物半導体膜420の伝導帯下端のエネルギーを示し、EcS2は酸化物膜422の伝導帯下端のエネルギーを示し、EcI2は絶縁膜114として用いる酸化シリコン膜の伝導帯下端のエネルギーを示す。
FIG. 11B schematically illustrates part of a band structure of an oxide stacked film and an insulating film in contact with the oxide stacked film. Here, the case where a silicon oxide film is provided as the insulating
図11(B)に示すように、酸化物半導体膜420及び酸化物膜422において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、酸化物半導体膜420と酸化物膜422が共通の元素を含み、酸化物半導体膜420及び酸化物膜422の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
As shown in FIG. 11B, in the
図11(B)より、酸化物半導体膜420がウェル(井戸)となり、チャネル領域が酸化物半導体膜420に形成されることがわかる。なお、酸化物半導体膜420及び酸化物膜422は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜420と酸化物膜422が連続接合している、ともいえる。
FIG. 11B shows that the
なお、図11(B)に示すように、酸化物膜422と、絶縁膜114との界面近傍には、絶縁膜114の構成元素であるシリコンまたは炭素等の不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物膜422が設けられることにより、酸化物半導体膜420と該トラップ準位とを遠ざけることができる。ただし、EcS1とEcS2とのエネルギー差が小さい場合、酸化物半導体膜420の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、EcS1とEcS2とのエネルギー差を、0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
Note that as shown in FIG. 11B, in the vicinity of the interface between the
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 As described above, the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態6)
本実施の形態では、本発明の一態様の半導体装置のトランジスタ及び容量素子に適用可能な酸化物半導体膜の一例について説明する。
(Embodiment 6)
In this embodiment, an example of an oxide semiconductor film that can be used for a transistor and a capacitor of the semiconductor device of one embodiment of the present invention will be described.
<酸化物半導体膜の結晶性>
以下では、酸化物半導体膜の構造について説明する。
<Crystallinity of oxide semiconductor film>
Hereinafter, the structure of the oxide semiconductor film is described.
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。 An oxide semiconductor film is roughly classified into a non-single-crystal oxide semiconductor film and a single-crystal oxide semiconductor film. The non-single-crystal oxide semiconductor film refers to a CAAC-OS (C Axis Crystalline Oxide Semiconductor) film, a polycrystalline oxide semiconductor film, a microcrystalline oxide semiconductor film, an amorphous oxide semiconductor film, or the like.
まずは、CAAC−OS膜について説明する。 First, the CAAC-OS film is described.
CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。 The CAAC-OS film is one of oxide semiconductor films having a plurality of c-axis aligned crystal parts.
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、明確な結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。 When the CAAC-OS film is observed with a transmission electron microscope (TEM), a clear boundary between crystal parts, that is, a grain boundary (also referred to as a grain boundary) cannot be confirmed. Therefore, it can be said that the CAAC-OS film is unlikely to decrease in electron mobility due to crystal grain boundaries.
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。 When the CAAC-OS film is observed by TEM (cross-sectional TEM observation) from a direction substantially parallel to the sample surface, it can be confirmed that metal atoms are arranged in layers in the crystal part. Each layer of metal atoms has a shape reflecting unevenness of a surface (also referred to as a formation surface) or an upper surface on which the CAAC-OS film is formed, and is arranged in parallel with the formation surface or the upper surface of the CAAC-OS film. .
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。 On the other hand, when the CAAC-OS film is observed by TEM (planar TEM observation) from a direction substantially perpendicular to the sample surface, it can be confirmed that metal atoms are arranged in a triangular shape or a hexagonal shape in the crystal part. However, there is no regularity in the arrangement of metal atoms between different crystal parts.
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。 From the cross-sectional TEM observation and the planar TEM observation, it is found that the crystal part of the CAAC-OS film has orientation.
なお、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。 In this specification, “parallel” refers to a state in which two straight lines are arranged at an angle of −10 ° to 10 °. Therefore, the case of −5 ° to 5 ° is also included. “Vertical” refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
また、CAAC−OS膜に含まれるほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。ただし、CAAC−OS膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面TEM像において、2500nm2以上、5μm2以上または1000μm2以上となる結晶領域が観察される場合がある。 In addition, most crystal parts included in the CAAC-OS film fit in a cube whose one side is less than 100 nm. Therefore, the case where a crystal part included in the CAAC-OS film fits in a cube whose one side is less than 10 nm, less than 5 nm, or less than 3 nm is included. Note that a plurality of crystal parts included in the CAAC-OS film may be connected to form one large crystal region. For example, in a planar TEM image, a crystal region that is 2500 nm 2 or more, 5 μm 2 or more, or 1000 μm 2 or more may be observed.
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。 When structural analysis is performed on a CAAC-OS film using an X-ray diffraction (XRD) apparatus, for example, in the analysis of a CAAC-OS film having an InGaZnO 4 crystal by an out-of-plane method, A peak may appear when the diffraction angle (2θ) is around 31 °. Since this peak is attributed to the (009) plane of the InGaZnO 4 crystal, the CAAC-OS film crystal has c-axis orientation, and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface. Can be confirmed.
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。 On the other hand, when the CAAC-OS film is analyzed by an in-plane method in which X-rays are incident from a direction substantially perpendicular to the c-axis, a peak may appear when 2θ is around 56 °. This peak is attributed to the (110) plane of the InGaZnO 4 crystal. In the case of a single crystal oxide semiconductor film of InGaZnO 4 , when 2θ is fixed in the vicinity of 56 ° and analysis (φ scan) is performed while rotating the sample with the normal vector of the sample surface as the axis (φ axis), Six peaks attributed to the crystal plane equivalent to the (110) plane are observed. On the other hand, in the case of a CAAC-OS film, a peak is not clearly observed even when φ scan is performed with 2θ fixed at around 56 °.
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。 From the above, in the CAAC-OS film, the orientation of the a-axis and the b-axis is irregular between different crystal parts, but the c-axis is aligned, and the c-axis is a normal line of the formation surface or the top surface. It can be seen that the direction is parallel to the vector. Therefore, each layer of metal atoms arranged in a layer shape confirmed by the above-mentioned cross-sectional TEM observation is a plane parallel to the ab plane of the crystal.
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。 Note that the crystal part is formed when a CAAC-OS film is formed or when crystallization treatment such as heat treatment is performed. As described above, the c-axis of the crystal is oriented in a direction parallel to the normal vector of the formation surface or the top surface of the CAAC-OS film. Therefore, for example, when the shape of the CAAC-OS film is changed by etching or the like, the c-axis of the crystal may not be parallel to the normal vector of the formation surface or the top surface of the CAAC-OS film.
また、CAAC−OS膜中において、c軸配向した結晶部の分布が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶部の割合が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にc軸配向した結晶部の割合の異なる領域が形成されることもある。 In the CAAC-OS film, the distribution of c-axis aligned crystal parts is not necessarily uniform. For example, in the case where the crystal part of the CAAC-OS film is formed by crystal growth from the vicinity of the upper surface of the CAAC-OS film, the ratio of the crystal part in which the region near the upper surface is c-axis aligned than the region near the formation surface May be higher. In addition, in the case where an impurity is added to the CAAC-OS film, the region to which the impurity is added may be changed, and a region having a different ratio of partially c-axis aligned crystal parts may be formed.
なお、InGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。 Note that when the CAAC-OS film including an InGaZnO 4 crystal is analyzed by an out-of-plane method, a peak may also appear when 2θ is around 36 ° in addition to the peak where 2θ is around 31 °. A peak at 2θ of around 36 ° indicates that a crystal having no c-axis alignment is included in part of the CAAC-OS film. The CAAC-OS film preferably has a peak at 2θ of around 31 ° and no peak at 2θ of around 36 °.
CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。 The CAAC-OS film is an oxide semiconductor film with a low impurity concentration. The impurity is an element other than the main component of the oxide semiconductor film, such as hydrogen, carbon, silicon, or a transition metal element. In particular, an element such as silicon, which has a stronger bonding force with oxygen than the metal element included in the oxide semiconductor film, disturbs the atomic arrangement of the oxide semiconductor film by depriving the oxide semiconductor film of oxygen, and has crystallinity. It becomes a factor to reduce. In addition, heavy metals such as iron and nickel, argon, carbon dioxide, and the like have large atomic radii (or molecular radii). Therefore, if they are contained inside an oxide semiconductor film, the atomic arrangement of the oxide semiconductor film is disturbed, resulting in crystallinity. It becomes a factor to reduce. Note that the impurity contained in the oxide semiconductor film might serve as a carrier trap or a carrier generation source.
また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。 The CAAC-OS film is an oxide semiconductor film with a low density of defect states. For example, oxygen vacancies in the oxide semiconductor film can serve as carrier traps or can generate carriers by capturing hydrogen.
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。 A low impurity concentration and a low density of defect states (small number of oxygen vacancies) is called high purity intrinsic or substantially high purity intrinsic. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources, and thus can have a low carrier density. Therefore, a transistor including the oxide semiconductor film rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier traps. Therefore, a transistor including the oxide semiconductor film has a small change in electrical characteristics and has high reliability. Note that the charge trapped in the carrier trap of the oxide semiconductor film takes a long time to be released, and may behave as if it were a fixed charge. Therefore, a transistor including an oxide semiconductor film with a high impurity concentration and a high density of defect states may have unstable electrical characteristics.
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。 In addition, a transistor including a CAAC-OS film has little variation in electrical characteristics due to irradiation with visible light or ultraviolet light.
次に、微結晶酸化物半導体膜について説明する。 Next, a microcrystalline oxide semiconductor film is described.
微結晶酸化物半導体膜は、TEMによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc−OS(nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、TEMによる観察像では、結晶粒界を明確に確認できない場合がある。 In the microcrystalline oxide semiconductor film, there is a case where a crystal part cannot be clearly confirmed in an observation image using a TEM. In most cases, a crystal part included in the microcrystalline oxide semiconductor film has a size of 1 nm to 100 nm, or 1 nm to 10 nm. In particular, an oxide semiconductor film including a nanocrystal (nc) that is a microcrystal of 1 nm to 10 nm, or 1 nm to 3 nm is referred to as an nc-OS (nanocrystalline Oxide Semiconductor) film. In the nc-OS film, for example, a crystal grain boundary may not be clearly confirmed in an observation image using a TEM.
nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折(制限視野電子線回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径(例えば1nm以上30nm以下)の電子線を用いる電子線回折(ナノビーム電子線回折ともいう。)を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子線回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc−OS膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。 The nc-OS film has periodicity in atomic arrangement in a very small region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm). In addition, the nc-OS film does not have regularity in crystal orientation between different crystal parts. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS film may not be distinguished from an amorphous oxide semiconductor film depending on an analysis method. For example, when structural analysis is performed on the nc-OS film using an XRD apparatus using X-rays having a diameter larger than that of the crystal part, a peak indicating a crystal plane is not detected in the analysis by the out-of-plane method. Further, when electron beam diffraction (also referred to as limited-field electron diffraction) using an electron beam with a probe diameter (for example, 50 nm or more) larger than that of the crystal part is performed on the nc-OS film, a diffraction pattern such as a halo pattern is obtained. Is observed. On the other hand, when nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter (for example, 1 nm to 30 nm) that is close to the crystal part or smaller than the crystal part. Spots are observed. In addition, when nanobeam electron diffraction is performed on the nc-OS film, a region with high luminance may be observed so as to draw a circle (in a ring shape). Further, when nanobeam electron diffraction is performed on the nc-OS film, a plurality of spots may be observed in the ring-shaped region.
nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。 The nc-OS film is an oxide semiconductor film that has higher regularity than an amorphous oxide semiconductor film. Therefore, the nc-OS film has a lower density of defect states than the amorphous oxide semiconductor film. Note that the nc-OS film does not have regularity in crystal orientation between different crystal parts. Therefore, the nc-OS film has a higher density of defect states than the CAAC-OS film.
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。 Note that the oxide semiconductor film may be a stacked film including two or more of an amorphous oxide semiconductor film, a microcrystalline oxide semiconductor film, and a CAAC-OS film, for example.
本発明の一態様の半導体装置のトランジスタ及び容量素子に含まれる酸化物半導体膜は、上述のいずれの結晶状態の酸化物半導体膜を適用してもよい。また、積層構造の酸化物半導体膜を含む場合、各酸化物半導体膜の結晶状態が異なっていてもよい。但し、トランジスタのチャネル領域として機能する酸化物半導体膜には、CAAC−OS膜を適用することが好ましい。また、容量素子の電極として機能する酸化物半導体膜は、トランジスタに含まれる酸化物半導体膜よりも不純物濃度が高いため、結晶性が低減する場合がある。 As the oxide semiconductor film included in the transistor and the capacitor in the semiconductor device of one embodiment of the present invention, any of the above-described crystalline oxide semiconductor films may be applied. In the case of including an oxide semiconductor film having a stacked structure, the crystal states of the oxide semiconductor films may be different. Note that a CAAC-OS film is preferably used as the oxide semiconductor film functioning as a channel region of the transistor. In addition, since the oxide semiconductor film functioning as an electrode of the capacitor has a higher impurity concentration than the oxide semiconductor film included in the transistor, crystallinity may be reduced.
以上、本実施の形態で示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 As described above, the structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
(実施の形態7)
本実施の形態では、本発明の一態様の半導体装置を用いる表示装置について、図12を用いて説明を行う。なお、実施の形態1に示す機能と同様の箇所については、同様の符号を付し、その詳細な説明は省略する。
(Embodiment 7)
In this embodiment, a display device using the semiconductor device of one embodiment of the present invention will be described with reference to FIGS. Note that portions similar to those shown in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
図12(A)に示す表示装置は、表示素子の画素を有する領域(以下、画素部302という)と、画素部302の外側に配置され、画素を駆動するための回路を有する回路部(以下、駆動回路部304という)と、素子の保護機能を有する回路(以下、保護回路306という)と、端子部307と、を有する。なお、保護回路306は、設けない構成としてもよい。
A display device illustrated in FIG. 12A includes a region having a pixel of a display element (hereinafter referred to as a pixel portion 302) and a circuit portion (hereinafter referred to as a pixel portion 302) that is disposed outside the
駆動回路部304の一部、または全部は、画素部302と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部304の一部、または全部が、画素部302と同一基板上に形成されていない場合には、駆動回路部304の一部、または全部は、COG(Chip On Glass)やTAB(Tape Automated Bonding)によって、実装することができる。
Part or all of the
画素部302は、X行(Xは2以上の自然数)Y列(Yは2以上の自然数)に配置された複数の表示素子を駆動するための回路(以下、画素回路301という)を有し、駆動回路部304は、画素を選択する信号(走査信号)を出力する回路(以下、ゲートドライバ304aという)、画素の表示素子を駆動するための信号(データ信号)を供給するための回路(以下、ソースドライバ304b)などの駆動回路を有する。
The
ゲートドライバ304aは、シフトレジスタ等を有する。ゲートドライバ304aは、端子部307を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ304aは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ304aは、走査信号が与えられる配線(以下、走査線GL_1乃至GL_Xという)の電位を制御する機能を有する。なお、ゲートドライバ304aを複数設け、複数のゲートドライバ304aにより、走査線GL_1乃至GL_Xを分割して制御してもよい。または、ゲートドライバ304aは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ304aは、別の信号を供給することも可能である。
The
ソースドライバ304bは、シフトレジスタ等を有する。ソースドライバ304bは、端子部307を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号(画像信号)が入力される。ソースドライバ304bは、画像信号を元に画素回路301に書き込むデータ信号を生成する機能を有する。また、ソースドライバ304bは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ304bは、データ信号が与えられる配線(以下、データ線DL_1乃至DL_Yという)の電位を制御する機能を有する。または、ソースドライバ304bは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ304bは、別の信号を供給することも可能である。
The
ソースドライバ304bは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ304bは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ304bを構成してもよい。
The
複数の画素回路301のそれぞれは、走査信号が与えられる複数の走査線GLの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線DLの一つを介してデータ信号が入力される。また。複数の画素回路301のそれぞれは、ゲートドライバ304aによりデータ信号のデータの書き込み及び保持が制御される。例えば、m行n列目の画素回路301は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ304aからパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(nはY以下の自然数)を介してソースドライバ304bからデータ信号が入力される。
Each of the plurality of
図12(A)に示す保護回路306は、例えば、ゲートドライバ304aと画素回路301の間の配線である走査線GLに接続される。または、保護回路306は、ソースドライバ304bと画素回路301の間の配線であるデータ線DLに接続される。または、保護回路306は、ゲートドライバ304aと端子部307との間の配線に接続することができる。または、保護回路306は、ソースドライバ304bと端子部307との間の配線に接続することができる。なお、端子部307は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
The protection circuit 306 illustrated in FIG. 12A is connected to, for example, the scanning line GL which is a wiring between the
保護回路306は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。 The protection circuit 306 is a circuit that brings a wiring into a conductive state when a potential outside a certain range is applied to the wiring to which the protection circuit 306 is connected.
図12(A)に示すように、画素部302と駆動回路部304にそれぞれ保護回路306を設けることにより、ESD(Electro Static Discharge:静電気放電)などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路306の構成はこれに限定されず、例えば、ゲートドライバ304aに保護回路306を接続した構成、またはソースドライバ304bに保護回路306を接続した構成とすることもできる。あるいは、端子部307に保護回路306を接続した構成とすることもできる。
As shown in FIG. 12A, by providing a protection circuit 306 in each of the
また、図12(A)においては、ゲートドライバ304aとソースドライバ304bによって駆動回路部304を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ304aのみを形成し、別途用意されたソースドライバ回路が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を実装する構成としても良い。
12A illustrates an example in which the
また、図12(A)に示す複数の画素回路301は、例えば、図12(B)に示す構成とすることができる。
A plurality of
図12(B)に示す画素回路301は、液晶素子370と、トランジスタ150と、容量素子160と、を有する。なお、トランジスタ150、及び容量素子160は、実施の形態1に示す図1の構成の半導体装置を用いることができる。
A
液晶素子370の一対の電極の一方の電位は、画素回路301の仕様に応じて適宜設定される。液晶素子370は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路301のそれぞれが有する液晶素子370の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路301の液晶素子370の一対の電極の一方に異なる電位を与えてもよい。
One potential of the pair of electrodes of the
例えば、液晶素子370を備える表示装置の駆動方法としては、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、又はTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
For example, as a method for driving a display device including the
また、ブルー相(Blue Phase)を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が1msec以下と短い。また、ブルー相を示す液晶は、光学的等方性であるため、配向処理が不要であり、且つ視野角依存性が小さい。 In addition, a liquid crystal element may be formed using a liquid crystal composition including a liquid crystal exhibiting a blue phase and a chiral agent. A liquid crystal exhibiting a blue phase has a short response speed of 1 msec or less. In addition, a liquid crystal exhibiting a blue phase is optically isotropic, so that alignment treatment is unnecessary and viewing angle dependency is small.
m行n列目の画素回路301において、トランジスタ150のソース電極またはドレイン電極の一方は、データ線DL_nに電気的に接続され、他方は液晶素子370の一対の電極の他方に電気的に接続される。また、トランジスタ150のゲート電極は、走査線GL_mに電気的に接続される。トランジスタ150は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
In the
容量素子160の一対の電極の一方は、電位が供給される配線(以下、電位供給線VL)に電気的に接続され、他方は、液晶素子370の一対の電極の他方に電気的に接続される。なお、電位供給線VLの電位の値は、画素回路301の仕様に応じて適宜設定される。容量素子160は、書き込まれたデータを保持する保持容量としての機能を有する。
One of the pair of electrodes of the
例えば、図12(A)の画素回路301を有する表示装置では、ゲートドライバ304aにより各行の画素回路301を順次選択し、トランジスタ150をオン状態にしてデータ信号のデータを書き込む。
For example, in the display device including the
データが書き込まれた画素回路301は、トランジスタ150がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
The
なお、表示素子として、液晶素子370を用いた場合の例を示したが、本発明の実施形態の一態様は、これに限定されない。
Note that although the example in which the
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、IMOD(インターフェアレンス・モジュレーション)素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。 For example, in this specification and the like, a display element, a display device that is a device including a display element, a light-emitting element, and a light-emitting device that is a device including a light-emitting element have various forms or have various elements. I can do it. As an example of a display element, a display device, a light emitting element, or a light emitting device, an EL (electroluminescence) element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element), an LED (white LED, red LED, green LED) , Blue LED, etc.), transistor (transistor that emits light in response to current), electron-emitting device, liquid crystal device, electronic ink, electrophoretic device, grating light valve (GLV), plasma display (PDP), MEMS (micro electro Mechanical system), digital micromirror device (DMD), DMS (digital micro shutter), IMOD (interference modulation) element, electrowetting element, piezoelectric ceramic display, carbon nanotube, etc. , By an electric magnetic action, those having contrast, brightness, reflectance, a display medium such as transmittance changes. An example of a display device using an EL element is an EL display. As an example of a display device using an electron-emitting device, there is a field emission display (FED), a SED type flat display (SED: Surface-Conduction Electron-Emitter Display), or the like. As an example of a display device using a liquid crystal element, there is a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display) and the like. An example of a display device using electronic ink or an electrophoretic element is electronic paper.
表示素子として液晶素子を用いた場合の例を図21に示す。基板102aには、共通電極124が設けられている。そして、共通電極124と導電膜120との間には、液晶層123が設けられている。
An example in which a liquid crystal element is used as the display element is shown in FIG. A
または、表示素子として発光素子を用いた場合の例を図22に示す。導電膜120の上に絶縁膜132、発光層125、共通電極124が設けられている。
Alternatively, an example in which a light-emitting element is used as a display element is illustrated in FIG. An insulating
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 The structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
(実施の形態8)
本実施の形態では、本発明の一態様の半導体装置を用いる表示モジュール及び電子機器について、図13及び図14を用いて説明を行う。
(Embodiment 8)
In this embodiment, a display module and an electronic device each using the semiconductor device of one embodiment of the present invention will be described with reference to FIGS.
図13に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライトユニット8007、フレーム8009、プリント基板8010、バッテリー8011を有する。
A
本発明の一態様の半導体装置は、例えば、表示パネル8006に用いることができる。
The semiconductor device of one embodiment of the present invention can be used for the
上部カバー8001及び下部カバー8002は、タッチパネル8004及び表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。
The shapes and dimensions of the
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
As the
バックライトユニット8007は、光源8008を有する。光源8008は、バックライトユニット8007の端部に設け、光拡散板を用いる構成としてもよい。
The
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
The
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー8011による電源であってもよい。バッテリー8011は、商用電源を用いる場合には、省略可能である。
The printed
また、表示モジュール8000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
The
図14(A)乃至図14(H)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。
FIG. 14A to FIG. 14H illustrate electronic devices. These electronic devices include a
図14(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図14(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図14(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図14(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図14(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。図14(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図14(G)はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図14(H)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。
FIG. 14A illustrates a mobile computer which can include a
図14(A)乃至図14(H)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図14(A)乃至図14(H)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。 The electronic devices illustrated in FIGS. 14A to 14H can have a variety of functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying programs or data recorded on the recording medium It can have a function of displaying on the section. Further, in an electronic device having a plurality of display units, one display unit mainly displays image information and another one display unit mainly displays character information, or the plurality of display units consider parallax. It is possible to have a function of displaying a three-dimensional image, etc. by displaying the obtained image. Furthermore, in an electronic device having an image receiving unit, a function for capturing a still image, a function for capturing a moving image, a function for correcting a captured image automatically or manually, and a captured image on a recording medium (externally or incorporated in a camera) A function of saving, a function of displaying a photographed image on a display portion, and the like can be provided. Note that the functions of the electronic devices illustrated in FIGS. 14A to 14H are not limited to these, and can have various functions.
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。 The electronic device described in this embodiment includes a display portion for displaying some information.
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 The structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
102 基板
102a 基板
104a 酸化物半導体膜
104b 酸化物半導体膜
106 絶縁膜
107 絶縁膜
108 絶縁膜
110a 酸化物半導体膜
110b 酸化物半導体膜
112a ソース電極
112b ドレイン電極
114 絶縁膜
116 絶縁膜
118 絶縁膜
118a 絶縁膜
120 導電膜
120a 導電膜
121 導電膜
121a 導電膜
122 絶縁膜
132 絶縁膜
140 開口
142 開口
150 トランジスタ
151 トランジスタ
152 トランジスタ
160 容量素子
161 容量素子
162 容量素子
202 基板
204 酸化物半導体膜
204a 酸化物半導体膜
204b 酸化物半導体膜
206 絶縁膜
207 絶縁膜
208 絶縁膜
210 酸化物半導体膜
212a ソース電極
212b ドレイン電極
216 絶縁膜
217 絶縁膜
218 絶縁膜
220 導電膜
240 開口
250 トランジスタ
260 容量素子
301 画素回路
302 画素部
304 駆動回路部
304a ゲートドライバ
304b ソースドライバ
306 保護回路
307 端子部
370 液晶素子
410a 酸化物積層膜
410b 酸化物積層膜
420 酸化物半導体膜
420a 酸化物半導体膜
420b 酸化物半導体膜
422 酸化物膜
422a 酸化物膜
422b 酸化物膜
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 表示パネル
8007 バックライトユニット
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリー
102 substrate 102a substrate 104a oxide semiconductor film 104b oxide semiconductor film 106 insulating film 107 insulating film 108 insulating film 110a oxide semiconductor film 110b oxide semiconductor film 112a source electrode 112b drain electrode 114 insulating film 116 insulating film 118 insulating film 118a insulating Film 120 conductive film 120a conductive film 121 conductive film 121a conductive film 122 insulating film 132 insulating film 140 opening 142 opening 150 transistor 151 transistor 152 transistor 160 capacitor element 161 capacitor element 162 capacitor element 202 substrate 204 oxide semiconductor film 204a oxide semiconductor film 204b Oxide semiconductor film 206 Insulating film 207 Insulating film 208 Insulating film 210 Oxide semiconductor film 212a Source electrode 212b Drain electrode 216 Insulating film 217 Insulating film 218 Insulating film 220 Conduction Electrode film 240 Opening 250 Transistor 260 Capacitor element 301 Pixel circuit 302 Pixel part 304 Driver circuit part 304a Gate driver 304b Source driver 306 Protection circuit 307 Terminal part 370 Liquid crystal element 410a Oxide laminated film 410b Oxide laminated film 420 Oxide semiconductor film 420a Oxide semiconductor film 420b Oxide semiconductor film 422 Oxide film 422a Oxide film 422b Oxide film 5000 Housing 5001 Display unit 5002 Display unit 5003 Speaker 5004 LED lamp 5005 Operation key 5006 Connection terminal 5007 Sensor 5008 Microphone 5009 Switch 5010 Infrared port 5011 Recording medium reading unit 5012 Support unit 5013 Earphone 5014 Antenna 5015 Shutter button 5016 Image receiving unit 5017 Battery charger 8000 Display module Le 8001 top cover 8002 bottom cover 8003 FPC
8004
8006
Claims (7)
前記第1の酸化物半導体膜と同一平面上の第2の酸化物半導体膜と、A second oxide semiconductor film on the same plane as the first oxide semiconductor film;
前記第1の酸化物半導体膜上及び前記第2の酸化物半導体膜上の第1の窒化シリコン膜と、A first silicon nitride film on the first oxide semiconductor film and on the second oxide semiconductor film;
前記第1の窒化シリコン膜上の第1の酸化シリコン膜と、A first silicon oxide film on the first silicon nitride film;
前記第1の酸化シリコン膜上の第3の酸化物半導体膜及び第4の酸化物半導体膜と、A third oxide semiconductor film and a fourth oxide semiconductor film on the first silicon oxide film;
前記第3の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、A source electrode and a drain electrode electrically connected to the third oxide semiconductor film;
前記第3の酸化物半導体膜上及び前記第4の酸化物半導体膜上の第2の酸化シリコン膜と、A second silicon oxide film on the third oxide semiconductor film and the fourth oxide semiconductor film;
前記第2の酸化シリコン膜上の第2の窒化シリコン膜と、を有し、A second silicon nitride film on the second silicon oxide film,
前記第1の酸化物半導体膜は、前記第1の窒化シリコン膜及び前記第1の酸化シリコン膜を介して前記第3の酸化物半導体膜と重なる領域を有し、The first oxide semiconductor film has a region overlapping with the third oxide semiconductor film through the first silicon nitride film and the first silicon oxide film,
前記第1の窒化シリコン膜は、前記第1の酸化物半導体膜と接する領域を有し、The first silicon nitride film has a region in contact with the first oxide semiconductor film;
前記第1の窒化シリコン膜は、前記第2の酸化物半導体膜と接する領域を有し、The first silicon nitride film has a region in contact with the second oxide semiconductor film;
前記第2の酸化シリコン膜は、開口部を有し、The second silicon oxide film has an opening,
前記第2の窒化シリコン膜は、前記開口部において前記第4の酸化物半導体膜と接する領域を有し、The second silicon nitride film has a region in contact with the fourth oxide semiconductor film in the opening;
前記第1の酸化物半導体膜は、トランジスタのゲート電極としての機能を有し、The first oxide semiconductor film functions as a gate electrode of a transistor,
前記第2の酸化物半導体膜は、容量素子の第1の電極としての機能を有し、The second oxide semiconductor film has a function as a first electrode of a capacitor,
前記第4の酸化物半導体膜は、前記容量素子の第2の電極としての機能を有する半導体装置。The fourth oxide semiconductor film is a semiconductor device having a function as a second electrode of the capacitor.
第2の酸化物半導体膜と、A second oxide semiconductor film;
前記第1の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、A source electrode and a drain electrode electrically connected to the first oxide semiconductor film;
前記第1の酸化物半導体膜上の第1の酸化シリコン膜と、A first silicon oxide film on the first oxide semiconductor film;
前記第1の酸化シリコン膜上の第1の窒化シリコン膜と、A first silicon nitride film on the first silicon oxide film;
前記第1の窒化シリコン膜上の第3の酸化物半導体膜と、A third oxide semiconductor film on the first silicon nitride film;
前記第2の酸化物半導体膜上及び前記第3の酸化物半導体膜上の第2の窒化シリコン膜と、A second silicon nitride film on the second oxide semiconductor film and the third oxide semiconductor film;
前記第2の窒化シリコン膜上の第2の酸化シリコン膜と、A second silicon oxide film on the second silicon nitride film;
前記第2の酸化シリコン膜上の導電膜と、を有し、A conductive film on the second silicon oxide film,
前記第3の酸化物半導体膜は、前記第1の窒化シリコン膜及び前記第1の酸化シリコン膜を介して前記第1の酸化物半導体膜と重なる領域を有し、The third oxide semiconductor film has a region overlapping with the first oxide semiconductor film through the first silicon nitride film and the first silicon oxide film,
前記第1の窒化シリコン膜は、前記第3の酸化物半導体膜と接する領域を有し、The first silicon nitride film has a region in contact with the third oxide semiconductor film;
前記第2の窒化シリコン膜は、前記第3の酸化物半導体膜と接する領域を有し、The second silicon nitride film has a region in contact with the third oxide semiconductor film;
前記第2の窒化シリコン膜は、前記第2の酸化物半導体膜と接する領域を有し、The second silicon nitride film has a region in contact with the second oxide semiconductor film;
前記第3の酸化物半導体膜は、トランジスタのゲート電極としての機能を有し、The third oxide semiconductor film has a function as a gate electrode of a transistor;
前記第2の酸化物半導体膜は、容量素子の第1の電極としての機能を有し、The second oxide semiconductor film has a function as a first electrode of a capacitor,
前記導電膜は、前記容量素子の第2の電極としての機能を有する半導体装置。The conductive film is a semiconductor device having a function as a second electrode of the capacitor.
前記導電膜は、画素電極としての機能を有する半導体装置。The conductive film is a semiconductor device having a function as a pixel electrode.
前記容量素子は、可視光において透光性を有する半導体装置。 In any one of Claims 1 to 3,
The capacitive element, the semi-conductor device that having a transmissive in visible light.
前記第1の酸化物半導体膜乃至前記第3の酸化物半導体膜は、
In、M、Znを含む金属酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表す)である半導体装置。 In any one of Claim 1 thru | or 4 ,
The first oxide semiconductor film to the third oxide semiconductor film,
An In, M, a metal oxide containing Zn (M is Al, Ti, Ga, Y, Zr, La, representing the Ce, Nd, Sn or Hf) der Ru semiconductors devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014221190A JP6433757B2 (en) | 2013-10-31 | 2014-10-30 | Semiconductor devices, display devices, electronic equipment |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226963 | 2013-10-31 | ||
JP2013226963 | 2013-10-31 | ||
JP2014221190A JP6433757B2 (en) | 2013-10-31 | 2014-10-30 | Semiconductor devices, display devices, electronic equipment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018209722A Division JP2019050405A (en) | 2013-10-31 | 2018-11-07 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015111662A JP2015111662A (en) | 2015-06-18 |
JP2015111662A5 JP2015111662A5 (en) | 2017-12-07 |
JP6433757B2 true JP6433757B2 (en) | 2018-12-05 |
Family
ID=53526285
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014221190A Active JP6433757B2 (en) | 2013-10-31 | 2014-10-30 | Semiconductor devices, display devices, electronic equipment |
JP2018209722A Withdrawn JP2019050405A (en) | 2013-10-31 | 2018-11-07 | Semiconductor device |
JP2020020553A Active JP7015855B2 (en) | 2013-10-31 | 2020-02-10 | Semiconductor device |
JP2022008373A Withdrawn JP2022070860A (en) | 2013-10-31 | 2022-01-24 | Semiconductor device |
JP2023195731A Pending JP2024023327A (en) | 2013-10-31 | 2023-11-17 | Semiconductor device |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018209722A Withdrawn JP2019050405A (en) | 2013-10-31 | 2018-11-07 | Semiconductor device |
JP2020020553A Active JP7015855B2 (en) | 2013-10-31 | 2020-02-10 | Semiconductor device |
JP2022008373A Withdrawn JP2022070860A (en) | 2013-10-31 | 2022-01-24 | Semiconductor device |
JP2023195731A Pending JP2024023327A (en) | 2013-10-31 | 2023-11-17 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (5) | JP6433757B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170288062A1 (en) * | 2014-09-02 | 2017-10-05 | Sharp Kabushiki Kaisha | Semiconductor device and method of producing semiconductor device |
US9837547B2 (en) | 2015-05-22 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide conductor and display device including the semiconductor device |
US11024725B2 (en) | 2015-07-24 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including metal oxide film |
CN106409919A (en) | 2015-07-30 | 2017-02-15 | 株式会社半导体能源研究所 | Semiconductor device and display device including the semiconductor device |
WO2017029576A1 (en) | 2015-08-19 | 2017-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
WO2017085591A1 (en) | 2015-11-20 | 2017-05-26 | 株式会社半導体エネルギー研究所 | Semiconductor device, display device provided with said semiconductor device and electronic device provided with said semiconductor device |
US10181424B2 (en) * | 2016-04-12 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and manufacturing method of flexible device |
JP7066672B2 (en) * | 2019-12-19 | 2022-05-13 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001324725A (en) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | Liquid crystal display device and method of manufacture |
JP5491833B2 (en) * | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP5387950B2 (en) * | 2009-03-05 | 2014-01-15 | Nltテクノロジー株式会社 | Liquid crystal display element and image display apparatus using the same |
JP5685805B2 (en) * | 2009-07-23 | 2015-03-18 | セイコーエプソン株式会社 | SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
KR102097932B1 (en) * | 2009-07-31 | 2020-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR101746198B1 (en) * | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and electronic device |
KR20120071398A (en) * | 2009-09-16 | 2012-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR102484475B1 (en) * | 2009-11-06 | 2023-01-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR101370301B1 (en) * | 2009-11-20 | 2014-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
BR112012013851A2 (en) * | 2009-12-09 | 2019-09-24 | Sharp Kk | semiconductor device and method to produce the same |
US9230994B2 (en) * | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
TWI432865B (en) * | 2010-12-01 | 2014-04-01 | Au Optronics Corp | Pixel structure and manufactrung method thereof |
EP2657974B1 (en) * | 2010-12-20 | 2017-02-08 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
JP6226518B2 (en) * | 2011-10-24 | 2017-11-08 | 株式会社半導体エネルギー研究所 | Semiconductor device |
TWI497689B (en) * | 2011-12-02 | 2015-08-21 | Ind Tech Res Inst | Semiconductor device and manufacturing method thereof |
-
2014
- 2014-10-30 JP JP2014221190A patent/JP6433757B2/en active Active
-
2018
- 2018-11-07 JP JP2018209722A patent/JP2019050405A/en not_active Withdrawn
-
2020
- 2020-02-10 JP JP2020020553A patent/JP7015855B2/en active Active
-
2022
- 2022-01-24 JP JP2022008373A patent/JP2022070860A/en not_active Withdrawn
-
2023
- 2023-11-17 JP JP2023195731A patent/JP2024023327A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2022070860A (en) | 2022-05-13 |
JP2015111662A (en) | 2015-06-18 |
JP2020077887A (en) | 2020-05-21 |
JP2019050405A (en) | 2019-03-28 |
JP7015855B2 (en) | 2022-02-03 |
JP2024023327A (en) | 2024-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7015855B2 (en) | Semiconductor device | |
JP7113127B2 (en) | How to use the linear beam irradiation device | |
JP6726708B2 (en) | How to make a protection circuit | |
JP6778776B2 (en) | Display device | |
JP7364721B2 (en) | semiconductor equipment | |
JP6460589B2 (en) | Semiconductor device and display device using the semiconductor device | |
JP6329815B2 (en) | Display device | |
KR102259916B1 (en) | Display device | |
JP7458536B2 (en) | display device | |
JP2020115580A (en) | Semiconductor device | |
JP6407554B2 (en) | Display device | |
JP2023052283A (en) | Method for manufacturing semiconductor device | |
JP6562666B2 (en) | Method for manufacturing transistor | |
JP6382566B2 (en) | Semiconductor device, display device and electronic apparatus | |
JP2014220492A (en) | Semiconductor device | |
JP2014212309A (en) | Semiconductor device | |
JP2015109424A (en) | Semiconductor device, method for manufacturing semiconductor device and etchant used for semiconductor device | |
JP6532660B2 (en) | Test method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6433757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |