JP6430551B2 - デイジーチェーンされたマルチノードネットワークにおけるｇｐｉｏ対ｇｐｉｏ通信 - Google Patents

デイジーチェーンされたマルチノードネットワークにおけるｇｐｉｏ対ｇｐｉｏ通信 Download PDF

Info

Publication number
JP6430551B2
JP6430551B2 JP2017012657A JP2017012657A JP6430551B2 JP 6430551 B2 JP6430551 B2 JP 6430551B2 JP 2017012657 A JP2017012657 A JP 2017012657A JP 2017012657 A JP2017012657 A JP 2017012657A JP 6430551 B2 JP6430551 B2 JP 6430551B2
Authority
JP
Japan
Prior art keywords
transceiver
data
bus
node
slave node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017012657A
Other languages
English (en)
Other versions
JP2017135709A (ja
Inventor
ケスラー，マーティン
フーパー，ウィリアム
エフ． ラール，ルイス
エフ． ラール，ルイス
Original Assignee
アナログ ディヴァイスィズ インク
アナログ ディヴァイスィズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ ディヴァイスィズ インク, アナログ ディヴァイスィズ インク filed Critical アナログ ディヴァイスィズ インク
Publication of JP2017135709A publication Critical patent/JP2017135709A/ja
Application granted granted Critical
Publication of JP6430551B2 publication Critical patent/JP6430551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H04L12/40156—Bus networks involving priority mechanisms by using dedicated slots associated with a priority level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

関連出願の相互参照
本出願は、２０１６年１月２９日に出願され、「ＧＰＩＯ−ＴＯ−ＧＰＩＯ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＯＮ Ａ ＭＵＬＴＩ−ＮＯＤＥ ＤＡＩＳＹ−ＣＨＡＩＮＥＤ ＮＥＴＷＯＲＫ」と題された米国仮特許出願第６２／２８９，０６６号に対する優先権を主張する。この優先権出願は、その全体が参照により本明細書に組み込まれる。
電子コンポーネントのサイズが減少し、性能に対する期待が増大するにつれて、以前は計装化されていなかったか、またはそれほど計装化されていなかったデバイスに、より多くのコンポーネントが含められている。いくつかの設定では、これらのコンポーネント間で（例えば、車両において）信号をやりとりするために使用される通信インフラストラクチャは、太くて重いケーブルの束を必要としてきた。
実施形態は、添付図面と併せて以下の詳細な説明によって容易に理解されるであろう。この説明を容易にするために、同様の参照番号は同様の構造的要素を指している。添付図面の図において、実施形態は、限定としてではなく、実施例として図示されている。
図１は、様々な実施形態による例証的な２線式通信システムのブロック図である。
図２は、様々な実施形態による、図１のシステムのノード内に含まれ得るノード送受信器のブロック図である。
図３は、様々な実施形態による、図１のシステムにおいて通信に使用される同期制御フレームの一部の図である。
図４は、様々な実施形態による、図１のシステムにおいて通信に使用されるスーパーフレームの図である。
図５は、様々な実施形態による、図１のシステムの異なる動作モードにおける同期制御フレームの例示的なフォーマットを図示する。
図６は、様々な実施形態による、図１のシステムの異なる動作モードにおける同期応答フレームの例示的なフォーマットを図示する。
図７は、様々な実施形態による、図２のバスプロトコル回路の様々なコンポーネントのブロック図である。
図８は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報のやりとりの実施例を図示する。 図９は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報のやりとりの実施例を図示する。 図１０は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報のやりとりの実施例を図示する。 図１１は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報のやりとりの実施例を図示する。
図１２は、様々な実施形態による、２線式バスのリングトポロジーおよびそこにおける一方向性通信スキームを図示する。
図１３は、様々な実施形態による、図１のシステムにおいてノードまたはホストとして機能し得るデバイスを概略的に図示する。
図１４は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バスに沿った情報のやりとりの実施例を図示する。
図１５は、様々な実施形態による、スレーブノードがエネルギー蓄積装置および周辺デバイスに連結されている配置のブロック図である。
図１６は、図１のシステムの実施形態を、システムにわたってオーディオを選択的にルーティングするホストによって実行され得る方法の流れ図と共に描く。
図１７は、様々な実施形態による、図１６に描かれるシステムにわたってのオーディオの選択的ルーティングの間にスレーブノードによって実行され得る方法の流れ図である。
図１８は、スレーブノードが無線送受信器を周辺デバイスとして有する図１のシステムの実施形態を描く。
図１９は、ホストが無線送受信器に連結されている図１のシステムの実施形態を描く。
図２０は、様々な実施形態による、図１のシステムに含まれ得るマイクロホン、マイクロホンケーブル、およびオーディオ受信デバイスの例示的な配置を描く。 図２１は、様々な実施形態による、図１のシステムに含まれ得るマイクロホン、マイクロホンケーブル、およびオーディオ受信デバイスの例示的な配置を描く。 図２２は、様々な実施形態による、図１のシステムに含まれ得るマイクロホン、マイクロホンケーブル、およびオーディオ受信デバイスの例示的な配置を描く。 図２３は、様々な実施形態による、図１のシステムに含まれ得るマイクロホン、マイクロホンケーブル、およびオーディオ受信デバイスの例示的な配置を描く。
図２４は、様々な実施形態による、スレーブノードが車両の屋根に連結されたアンテナに近接している配置を図示する。
図２５は、様々な実施形態による、図１のシステムにおけるスレーブノードとしての複数の種類のオーディオビジュアル機器の配置を図示する。
図２６は、様々な実施形態による、ロボット四肢と、ロボット四肢のセンサおよびアクチュエータ間の通信を可能にする図１のシステムの配置とを図示する。
図２７は、様々な実施形態による、送信メールボックスおよび受信メールボックスを含むシステム１００のコンポーネントの配置のブロック図である。
図２８は、様々な実施形態による、車両内のスレーブノードと、関連付けられた周辺デバイスとの配置を図示する。
図２９は、様々な実施形態による、図１のシステムの要素とバスモニターとの配置のブロック図である。
図３０は、様々な実施形態による、バスモニターの動作を開始するための方法の流れ図である。
図３１は、様々な実施形態による、ＧＰＩＯ対ＧＰＩＯ通信をサポートするために使用され得る様々なレジスタを図示する。 図３２は、様々な実施形態による、ＧＰＩＯ対ＧＰＩＯ通信をサポートするために使用され得る様々なレジスタを図示する。 図３３は、様々な実施形態による、ＧＰＩＯ対ＧＰＩＯ通信をサポートするために使用され得る様々なレジスタを図示する。 図３４は、様々な実施形態による、ＧＰＩＯ対ＧＰＩＯ通信をサポートするために使用され得る様々なレジスタを図示する。
図３５は、様々な実施形態による、ＧＰＩＯデータの更新を管理するためのマスタノード内の例示的なステートマシンを描く。
図３６は、様々な実施形態による、複数のスレーブノードが仮想ポートに対する入力としてマッピングされ、マスタノードが仮想ポートからの出力としてマッピングされているシステム挙動の実施例を図示する。 図３７は、様々な実施形態による、複数のスレーブノードが仮想ポートに対する入力としてマッピングされ、マスタノードが仮想ポートからの出力としてマッピングされているシステム挙動の実施例を図示する。
図３８は、様々な実施形態による、遠隔ＧＰＩＯロジックのシステムレベルの可視化を提供する。
図３９は、様々な実施形態による、遠隔ＧＰＩＯの入力ピンおよび出力ピンに関する例示的なＧＰＩＯＤｎＭＳＫクロスバーを示す。 図４０は、様々な実施形態による、遠隔ＧＰＩＯの入力ピンおよび出力ピンに関する例示的なＧＰＩＯＤｎＭＳＫクロスバーを示す。
図４１は、様々な実施形態による、マスタノードおよびスレーブノードの例示的な配置における例示的な遠隔ＧＰＩＯ機能を図示する。
図４２は、スレーブノードからの異なる寄与について、様々な実施形態による、異なるＧＰＩＯＤｎＭＳＫ設定およびＧＰＩＯＤＩＮＶ設定、ならびにそれらのＧＰＩＯＯＥＮの値に対する影響を図示する。 図４３は、スレーブノードからの異なる寄与について、様々な実施形態による、異なるＧＰＩＯＤｎＭＳＫ設定およびＧＰＩＯＤＩＮＶ設定、ならびにそれらのＧＰＩＯＯＥＮの値に対する影響を図示する。
電子コンポーネントのサイズが減少し、性能に対する期待が増大するにつれて、以前は計装化されていなかったか、またはそれほど計装化されていなかったデバイスに、より多くのコンポーネントが含められている。このような増大する計装化に向けての努力は、従来は、コンポーネント間で信号をやりとりするために使用される通信インフラストラクチャによって制限されてきた。例えば、自動車（ならびにロボットシステム等の、他の閉鎖系システムおよび／またはモバイルシステム）におけるマイクロホン、カメラ等のセンサの増殖は、コンポーネント間の過剰な量の配線をもたらした。このような過剰な配線は、システムの複雑性および重量の増大、ならびに性能および信頼性の減少を伴っている。
本明細書では、２線式バス（例えば、対撚り線）を介して低レイテンシの時分割多重化（ＴＤＭ）通信を提供する通信システムが説明される。これらのシステムでは、双方向性同期データ（例えば、デジタルオーディオ）、クロック、および同期信号が２線式バスによって提供され得、バス上のノード間のポイントツーポイント直接接続をサポートし、異なる場所にある複数のデイジーチェーンされたノードがＴＤＭチャネルコンテンツに寄与し、またはそれを消費することを可能にする。これらの通信システムは、同じ２線式バスを介して、下流トラフィック（例えば、マスタノードから最後のスレーブノードへ）、上流トラフィック（例えば、スレーブノードからマスタノードへ）、および配電を可能にする。
以下の詳細な説明において、本明細書の一部を形成する添付図面を参照する。添付図面において、同様の数字は全体にわたって同様の部分を指し、実施可能な実施形態が例証として示されている。他の実施形態が利用され得、本開示の範囲から逸脱することなしに構造的または論理的変更がなされ得ることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で受け取られるべきではない。
様々な動作は、請求対象の主題を理解する上で最も役立つ様式で、複数の別々の動作として順番に説明されることがある。しかしながら、説明の順序は、これらの動作が必然的に順序に依存することを暗示するものとして解釈されるべきではない。特に、これらの動作は、提示の順序で実行されなくてもよい。説明する動作は、説明する実施形態とは異なる順序で実行され得る。様々な更なる動作が実行されてもよく、かつ／または説明する動作は、更なる実施形態では省略されてもよい。
本開示において、「Ａおよび／またはＢ」という文言は、（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味する。本開示において、「Ａ、Ｂ、および／またはＣ」という文言は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、Ｂ、およびＣ）を意味する。
本明細書では様々なコンポーネントが単数形で（例えば、「プロセッサ」、「周辺デバイス」等）言及または例示されることがあるが、これは、単純に論述の容易性のためであり、単数形で言及されるいかなる要素も、本明細書の教示による複数のそのような要素を含み得る。
説明では、「一実施形態では（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」または「実施形態では（ｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」という文言を使用するが、これらは各々、１つまたは２つ以上の同じまたは異なる実施形態を指すことがある。更に、本開示の実施形態に関して使用される「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」等の用語は、同義である。本明細書で使用する場合、「回路」という用語は、１つまたは２つ以上のソフトウェアプログラムもしくはファームウェアプログラムを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、および光回路、プロセッサ（共有、専用、もしくは群）、ならびに／もしくはメモリ（共有、専用、もしくは群）、論理回路の組み合わせ、ならびに／または説明する機能を提供する他の好適なハードウェアを指し得、それらの一部であり得、またはそれらを含み得る。マスタノードは、本明細書においてマスタ「デバイス」とも呼ばれ得る。同様に、スレーブノードは、本明細書においてスレーブ「デバイス」とも呼ばれ得る。
本明細書に記載のいずれの実施形態も、本出願が優先権を主張する任意の先行特許出願に開示されている任意の好適な関連実施形態に従って実行され得る。特に、任意の優先権出願に開示されている車載オーディオバス（Ａ２Ｂ）システムの任意の実施形態が、本明細書に記載の実施形態との任意の組み合わせにおいて実装され得る。例えば、２０１３年７月１２日に出願された米国仮出願第６１／８４５，５４２号で論じられているように、動力切替および診断が本明細書に記載の２線式通信システムに含まれてもよい。別の実施例では、２０１３年７月８日に出願された米国仮出願第６１／８４３，９０２号で論じられているように、復号器が、本明細書に記載の２線式通信システムに含まれてもよい。別の実施例では、２０１３年７月８日に出願された米国仮出願第６１／８４３，８９６号で論じられているように、デジタル位相検出器が、本明細書に記載の２線式通信システムに含まれてもよい。別の実施例では、本明細書に記載の２線式通信システムは、２０１３年７月８日に出願された米国仮出願第６１／８４３，８９１号で論じられているステートマシン機能を含んでもよい。
図１は、様々な実施形態による、例証的な半二重２線式通信システム１００のブロック図である。システム１００は、ホスト１１０、マスタノード１０２、および少なくとも１つのスレーブノード１０４を含む。図１では、３つのスレーブノード（０、１、および２）が図示されている。図１における３つのスレーブノード１０４の描写は、単純に例証的なものであり、システム１００は、所望により、１つまたは２つ以上のスレーブノード１０４を含んでもよい。
マスタノード１０２は、２線式バス１０６を介してスレーブノード１０４と通信し得る。バス１０６は、バス１０６沿いのノードをデイジーチェーン方式で接続する、バス１０６沿いの隣接するノード間の異なる２線式バスリンクを含んでもよい。例えば、図１に図示されるように、バス１０６は、マスタノード１０２をスレーブノード０に連結するリンク、スレーブノード０をスレーブノード１に連結するリンク、およびスレーブノード１をスレーブノード２に連結するリンクを含んでもよい。バス１０６のリンクは各々、単一の対撚り線（例えば、非シールド対撚り線）から形成されてもよい。
ホスト１１０は、マスタノード１０２をプログラムし、バス１０６に沿って送信される様々なペイロードの発信者および受信者として機能するプロセッサを含んでもよい。特に、ホスト１１０は、バス１０６に沿って生起するアイ・スクエアド・シー・サウンド（Ｉ２Ｓ）通信のマスタであってもよい。ホスト１１０は、Ｉ２Ｓ／時分割多重化（ＴＤＭ）バスおよび／またはアイ・スクエアド・シー（Ｉ２Ｃ）バスを介してマスタノード１０２と通信してもよい。いくつかの実施形態では、マスタノード１０２は、ホスト１１０のハウジング内に位置付けられた送受信器（例えば、図２に関連して以下で論じるノード送受信器１２０）であってもよい。マスタノード１０２は、構成およびリードバックのためにＩ２Ｃバスを介してホスト１１０によってプログラム可能であってもよく、スレーブノード１０４の全てのクロック、同期、およびフレームを生成するように構成されてもよい。いくつかの実施形態では、マスタノード１０２内のホスト１１０との間のＩ２Ｃ制御バスの拡張部分は、バス１０６を介して送信されるデータストリームに埋め込まれてもよく、ホスト１１０に１つまたは２つ以上のスレーブノード１０４のレジスタおよびステータス情報への直接アクセスを許可し、Ｉ２Ｃ対Ｉ２Ｃ遠隔通信を可能にしてホスト１１０が周辺装置１０８を制御することを可能にする。
マスタノード１０２は、「下流」信号（例えば、バス１０６に沿ってマスタノード１０２から離れたところへ送信されるデータ信号、電力信号等）を生成し、「上流」信号（例えば、バス１０６に沿ってマスタノード１０２に向けて送信される）を受信し得る。マスタノード１０２は、バス１０６を介して同期データ送信のためのクロック信号を提供してもよい。本明細書で使用する場合、「同期データ」は、バス１０６沿いの同じノードとの間を往復する２つの相続く送信の間に一定の時間間隔がある、連続的にストリーム配信されるデータ（例えば、オーディオ信号）を含み得る。いくつかの実施形態では、マスタノード１０２によって提供されるクロック信号は、ホスト１１０によってマスタノード１０２に提供されるＩ２Ｓ入力から得られてもよい。スレーブノード１０４は、バス１０６上で下流に、またはバス１０６上で上流に送信されるデータフレームの可能な宛先を表すアドレス可能なネットワーク接続点であってもよい。スレーブノード１０４は、下流データフレームまたは上流データフレームの可能な発信元も表し得る。システム１００は、制御情報および他のデータがバス１０６を介してあるノードから次のノードに両方向に送信されることを可能にしてもよい。１つまたは２つ以上のスレーブノード１０４は、バス１０６を介して送信される信号によって電力供給されてもよい。
特に、マスタノード１０２とスレーブノード１０４との各々は、正極上流端末（「ＡＰ」として表示される）、負極上流端末（「ＡＮ」として表示される）、正極下流端末（「ＢＰ」として表示される）、および負極下流端末（「ＢＮ」として表示される）を含んでもよい。ノードの正極下流端末および負極下流端末はそれぞれ、隣接する下流ノードの正極上流端末および負極上流端末に連結されてもよい。図１に示されるように、マスタノード１０２は、正極上流端末および負極上流端末を含んでもよいが、これらの端末は、使用されなくてもよい。他の実施形態では、マスタノード１０２は、正極上流端末および負極上流端末を含まなくてもよい。バス１０６沿いの最後のスレーブノード１０４（図１のスレーブノード２）は、正極下流端末および負極下流端末を含んでも良いが、これらの端末は、使用されなくてもよい。他の実施形態では、バス沿いの最後のスレーブノード１０４は、正極下流端末および負極下流端末を含まなくてもよい。
以下で詳細に論じるように、マスタノード１０２は、同期制御フレームを、任意追加的に１つまたは２つ以上のスレーブノード１０４向けのデータと共に、周期的に下流に送出してもよい。例えば、マスタノード１０２は、同期制御フレームを１０２４ビット（スーパーフレームを表す）ごとに４８ｋＨｚの周波数で送信してもよく、バス１０６上の実効ビットレートは４９．１５２Ｍｂｐｓになる。例えば４４．１ｋＨｚを含む他のレートがサポートされてもよい。同期制御フレームは、スレーブノード１０４が各スーパーフレームの始まりを識別することを可能にしてもよく、また物理層の符号化／信号伝送と組み合わせて、各スレーブノード１０４がその内部動作クロックをバス１０６から得ることを可能にしてもよい。同期制御フレームは、同期の開始を信号伝送するためのプリアンブル、ならびに様々なアドレス指定モード（例えば、通常、ブロードキャスト、発見）、構成情報（例えば、スレーブノード１０４のレジスタへの書き込み）、Ｉ２Ｃ情報の伝達、スレーブノード１０４における特定の汎用入出力（ＧＰＩＯ）ピンの遠隔制御、および他のサービスを可能にする制御フィールドを含んでもよい。プリアンブルおよびペイロードデータに続く同期制御フレームの一部は、同期制御フレーム内の情報が新しいプリアンブルと間違われる可能性を低減し、関連する電磁放射のスペクトルを平坦化するために、スクランブル化されてもよい。
同期制御フレームは、マスタノード１０２によって最後のスレーブノード１０４として構成されたか、またはそれ自身が最後のスレーブノード１０４として自己識別した最後のスレーブノード１０４（すなわち、図１のスレーブノード２）に到達するまで、（任意追加的に、マスタノード１０２から到来し得るが、追加的もしくは代替的に１つまたは２つ以上の上流スレーブノード１０４もしくはスレーブノード１０４自体から到来し得る他のデータと共に）スレーブノード１０４の間を通されてもよい。同期制御フレームを受信すると、最後のスレーブノード１０４は、同期応答フレームと、それに続いて最後のスレーブノード１０４が送信することを許可されている任意のデータ（例えば、指定されたタイムスロットにおける２４ビットのオーディオサンプル）を送信してもよい。同期応答フレームは、（任意追加的に下流スレーブノード１０４からのデータと共に）スレーブノード１０４の間を上流に通されてもよく、各スレーブノード１０４は、同期応答フレームに基づいて、スレーブノード１０４が送信することを許可されるタイムスロット（もしあれば）を識別することができてもよい。
いくつかの実施形態では、システム１００内の１つまたは２つ以上のスレーブノード１０４が、周辺デバイス１０８に連結され、それと通信してもよい。例えば、以下で論じるように、スレーブノード１０４は、Ｉ２Ｓ、パルス密度変調（ＰＤＭ）、ＴＤＭ、および／またはＩ２Ｃプロトコルを使用して関連付けられた周辺デバイス１０８からデータを読み出し、かつ／またはそれにデータを書き込むように構成されてもよい。本明細書では「周辺デバイス１０８」は単数形で言及されることがあるものの、これは、単純に論述の容易性のためであり、単一のスレーブノード１０４は、周辺デバイスに連結されなくてもよく、または１つもしくは２つ以上の周辺デバイスに連結されてもよい。周辺デバイス１０８に含まれ得る周辺デバイスの例としては、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、アナログ−デジタル変換器（ＡＤＣ）、デジタル−アナログ変換器（ＤＡＣ）、コーデック、マイクロホン、マイクロホンアレイ、スピーカ、オーディオ増幅器、プロトコルアナライザ、加速度計もしくは他の運動センサ、環境条件センサ（例えば、温度センサ、湿度センサ、および／もしくはガスセンサ）、有線通信送受信器もしくは無線通信送受信器、表示デバイス（例えば、タッチスクリーン表示器）、ユーザインターフェースコンポーネント（例えば、ボタン、ダイアル、もしくは他の調整つまみ）、カメラ（例えば、ビデオカメラ）、メモリデバイス、またはデータを送信および／もしくは受信する任意の他の好適なデバイスが挙げられる。本明細書では、異なる周辺デバイス構成のいくつかの例を詳細に論じる。
いくつかの実施形態では、周辺デバイス１０８は、アイ・スクエアド・シー・サウンド（Ｉ２Ｓ）通信のために構成された任意のデバイスを含んでもよい。周辺デバイス１０８は、Ｉ２Ｓプロトコルを介して関連付けられたスレーブノード１０４と通信してもよい。いくつかの実施形態では、周辺デバイス１０８は、アイ・スクエアド・シー（Ｉ２Ｃ）通信のために構成された任意のデバイスを含んでもよい。周辺デバイス１０８は、Ｉ２Ｃプロトコルを介して関連付けられたスレーブノード１０４と通信してもよい。いくつかの実施形態では、スレーブノード１０４は、いずれの周辺デバイス１０８にも連結されなくてもよい。
スレーブノード１０４およびその関連付けられた周辺デバイス１０８は、別々のハウジング内に収容され、有線通信接続もしくは無線通信接続を通じて連結されてもよく、または共通のハウジング内に収容されてもよい。例えば、周辺デバイス１０８として接続されるスピーカは、関連付けられたスレーブノード１０４のためのハードウェアが他のスピーカコンポーネントを含むハウジング内に収容されるように、関連付けられたスレーブノード１０４（例えば、図２に関連して以下で論じるノード送受信器１２０）のためのハードウェアと共にパッケージ化されてもよい。同じことは、任意の種類の周辺デバイス１０８にも当てはまり得る。
上記で論じたように、ホスト１１０は、多チャネルのＩ２Ｓ通信プロトコルおよびＩ２Ｃ通信プロトコルを使用してマスタノード１０２と通信し、それを制御してもよい。特に、ホスト１１０は、Ｉ２Ｓを介してマスタノード１０２内のフレームバッファ（図示せず）にデータを送信してもよく、マスタノード１０２は、フレームバッファからデータを読み出し、データをバス１０６に沿って送信してもよい。類似的に、マスタノード１０２は、バス１０６を介して受信したデータをフレームバッファ内に記憶してもよく、次いで、Ｉ２Ｓを介してホスト１１０にデータを送信してもよい。
各スレーブノード１０４は、マスタノード１０２からの通信によって構成され得る内部制御レジスタを有してもよい。いくつかのこのようなレジスタを以下で詳細に論じる。各スレーブノード１０４は、下流データを受信してもよく、データを更に下流に再送信してもよい。各スレーブノード１０４は、上流データを受信および／もしくは生成し、かつ／もしくはデータを上流に再送信し、かつ／またはデータをおよび上流トランザクションに追加してもよい。
バス１０６沿いの通信は、周期的なスーパーフレーム内で発生してもよい。各スーパーフレームは、下流同期制御フレームと共に開始し、下流送信の期間（「下流部分」とも呼ばれる）、上流送信の期間（「上流部分」とも呼ばれる）、および無送信の期間（バス１０６は駆動されない）に分割され、別の下流同期制御フレームの送信の直前に終了してもよい。マスタノード１０２は、１つまたは２つ以上のスレーブノード１０４に送信するいくつかの下流部分および１つまたは２つ以上のスレーブノード１０４から受信するいくつかの上流部分と共に、（ホスト１１０によって）プログラムされてもよい。各スレーブノード１０４は、バス１０６の下方へ再送信するいくつかの下流部分、消費するいくつかの下流部分、バス１０６の上方へ再送信するいくつかの上流部分、およびスレーブノード１０４がスレーブノード１０４から受信したデータを関連付けられた周辺デバイス１０８から送信し得るいくつかの上流部分と共に、（マスタノード１０２によって）プログラムされてもよい。バス１０６沿いの通信は、図２〜１２に関連して以下で更に詳細に論じる。
マスタノード１０２およびスレーブノード１０４の各々は、システム１００のコンポーネント間の通信を管理する送受信器を含んでもよい。図２は、様々な実施形態による、図１のシステム１００のノード（例えば、マスタノード１０２またはスレーブノード１０４）に含まれ得るノード送受信器１２０のブロック図である。いくつかの実施形態では、ノード送受信器１２０は、システム１００のノードの各々に含まれてもよく、ノード送受信器１２０がマスタ（例えば、ＭＳＴＲピンがハイのとき）として機能すべきか、またはスレーブ（例えば、ＭＳＴＲピンがローのとき）として機能すべきかを示す制御信号がマスタ（ＭＳＴＲ）ピンを介してノード送受信器１２０に提供されてもよい。
ノード送受信器１２０は、上流送受信器１２２および下流送受信器１２４を含んでもよい。上流送受信器１２２は、図１に関連して上記で論じた正極上流端末および負極上流端末に連結されてもよく、下流送受信器１２４は、図１に関連して上記で論じた正極下流端末および負極下流端末に連結されてもよい。いくつかの実施形態では、上流送受信器１２２および下流送受信器１２４は各々、差動信号（ＤＳ）送受信器であってもよい。いくつかの実施形態では、上流送受信器１２２は、低電圧ＤＳ（ＬＶＤＳ）送受信器であってもよく、下流送受信器１２４は、ＬＶＤＳ送受信器であってもよい。システム１００内の各ノードは、バス１０６に交流結合されてもよく、データ信号は、所定の形態のＤＳ（例えば、ＬＶＤＳもしくはマルチポイントＬＶＤＳ（ＭＬＶＤＳ）または類似の信号伝送）を使用して、バス１０６を介してタイミング情報を提供するための適切な符号化（例えば、差動マンチェスター符号化、バイフェーズマーク符号化、マンチェスター符号化、ラン長制限のある非ゼロ復帰反転（ＮＲＺＩ）符号化、または任意の他の好適な符号化）と共に、バス１０６に沿って（例えば、上流送受信器１２２および／または下流送受信器１２４を介して）伝達されてもよい。いくつかの実施形態では、バス１０６は、同軸ケーブルによって提供されてもよく、上流信号および下流信号は、同軸ケーブルを駆動するシングルエンド信号であってもよい。
上流送受信器１２２および下流送受信器１２４は、バスプロトコル回路１２６と通信してもよく、バスプロトコル回路１２６は、数ある他のコンポーネントの中でも、位相同期ループ（ＰＬＬ）１２８および電圧レギュレータ回路１３０と通信してもよい。ノード送受信器１２０が電源投入されると、電圧レギュレータ回路１３０は、ＰＬＬ１２８によって電源投入リセットとして使用される「電源良好」信号を出してもよい。
上述のように、システム１００内の１つまたは２つ以上のスレーブノード１０４は、バス１０６を介して送信される電力をデータと同時に受信してもよい。配電のため（スレーブノード１０４のうちいくつかはそれらに提供されるローカル電力を専ら有するように構成されてもよいため、これは任意追加的である）、マスタノード１０２は、マスタノード１０２とスレーブノード０との間のバスリンクに直流バイアスをかけてもよい（例えば、下流端末のうちの１つを電圧レギュレータによって提供される電圧源に、他の下流端末をグランドに、接続することによって）。直流バイアスは、５Ｖ、８Ｖ、自動車バッテリーの電圧、またはより高い電圧等の所定の電圧であってもよい。相続く各スレーブノード１０４は、その上流バスリンクを選択的に利用して電力を回収してもよい（例えば、電圧レギュレータ回路１３０を使用して）。この電力を使用して、スレーブノード１０４自体（および、任意追加的に、スレーブノード１０４に連結された１つまたは２つ以上の周辺デバイス１０８）に動力供給してもよい。スレーブノード１０４はまた、上流バスリンクまたはローカル電源のいずれかから回収された電力によって、次に続くスレーブノード１０４のために、下流バスリンクに選択的にバイアスをかけてもよい。例えば、スレーブノード０は、上流バスリンク１０６に対する直流バイアスを使用して、スレーブノード０自体および／または１つもしくは２つ以上の関連付けられた周辺デバイス１０８のための電力を回収してもよく、かつ／またはスレーブノード０は、その上流バスリンク１０６から電力を回収して、その下流バスリンク１０６にバイアスをかけてもよい。
よって、いくつかの実施形態では、システム１００内の各ノードは、下流バスリンクを介して次の下流ノードに電力を提供してもよい。ノードへの電力供給は、シーケンス化された様式で実行されてもよい。例えば、バス１０６を介してスレーブノード０を発見および構成した後、マスタノード１０２は、スレーブノード１に電力を提供するため、スレーブノード０に、その下流バスリンク１０６に電力を提供するように命令してもよい。スレーブノード１が発見および構成された後、マスタノード１０２は、スレーブノード２に（および同様にバス１０６に連結された更なるスレーブノード１０４に電力を提供するため、スレーブノード１に、その下流バスリンク１０６に電力を提供するように命令してもよい。いくつかの実施形態では、１つまたは２つ以上のスレーブノード１０４は、その上流バスリンクから電力供給される代わりに、またはそれに追加して、ローカルで電力供給されてもよい。いくつかのこのような実施形態では、所与のスレーブノード１０４のローカル電源を使用して、１つまたは２つ以上の下流スレーブノードに電力を提供してもよい。
いくつかの実施形態では、上流フィルタリング回路１３２が、上流送受信器１２２と電圧レギュレータ回路１３０との間に配されてもよく、下流フィルタリング回路１３１が、下流送受信器１２４と電圧レギュレータ回路１３０との間に配されてもよい。バス１０６の各リンクは交流（信号）コンポーネントおよび直流（電力）コンポーネントを有していてもよいため、上流フィルタリング回路１３２および下流フィルタリング回路１３１は、交流コンポーネントおよび直流コンポーネントを分離し、交流コンポーネントを上流送受信器１２２および下流送受信器１２４に提供し、直流コンポーネントを電圧レギュレータ１３０に提供してもよい。上流送受信器１２２および下流送受信器１２４のライン側の交流結合は、送受信器１２２および１２４をライン上の直流コンポーネントから実質的に隔離し、高速双方向通信を可能にする。上記で論じたように、直流コンポーネントは、電力供給のために利用されてもよく、上流フィルタリング回路１３２および下流フィルタリング回路１３１は、電圧レギュレータ回路１３０に提供される交流コンポーネントを低減するために、例えばフェライト、コモンモードチョーク、またはインダクタを含んでもよい。いくつかの実施形態では、上流フィルタリング回路１３２は、上流送受信器１２２に含まれてもよく、かつ／または下流フィルタリング回路１３１は、下流送受信器１２４に含まれてもよい。他の実施形態では、フィルタリング回路は、送受信器１２２および１２４の外部にあってもよい。上流フィルタリング回路１３２および下流フィルタリング回路１３１からＶＳＳＮ端末を通じてリターン電流が提供されてもよく、ＶＳＳＮ端末は、ノード送受信器１２０を通じてＶＳＳ（例えば、グランド）に接続してもよい。上流フィルタリング回路１３２および下流フィルタリング回路１３１は、電流接続およびリターン電流接続のための直流電圧端末を含んでもよい。
ノード送受信器１２０は、ノード送受信器１２０と外部デバイス１５５との間のＩ２Ｓ、ＴＤＭ、およびＰＤＭ通信のための送受信器１２７を含んでもよい。本明細書では「外部デバイス１５５」は単数形で言及されることがあるものの、これは、単純に例証の容易性のためであり、複数の外部デバイスが、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７を介してノード送受信器１２０と通信してもよい。当技術分野において公知のように、Ｉ２Ｓプロトコルは、（例えば、プリント回路基板上のオーディオチップ間で）パルス符号変調（ＰＣＭ）情報を運ぶためのものである。本明細書で使用する場合、「Ｉ２Ｓ／ＴＤＭ」は、ＴＤＭを使用してＩ２Ｓステレオ（２チャネル）コンテンツを複数チャネルへ拡張することを指し得る。当技術分野において公知のように、ＰＤＭは、シグマデルタ変換器で使用されてもよく、特にＰＤＭフォーマットは、オーバーサンプリングされたデシメーション前の１ビットのシグマデルタＡＤＣ信号を表し得る。ＰＤＭフォーマットは、デジタルマイクロホンの出力フォーマットとしてしばしば使用される。Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７は、バスプロトコル回路１２６および外部デバイス１５５との通信のためのピンと連通していてもよい。ＢＣＬＫ、ＳＹＮＣ、ＤＴＸ［１：０］、およびＤＲＸ［１：０］の６つのピンが、図２に図示されている。ＢＣＬＫピンは、Ｉ２Ｓビットクロックのために使用されてもよく、ＳＹＮＣピンは、Ｉ２Ｓフレーム同期信号のために使用されてもよく、ＤＴＸ［１：０］ピンおよびＤＲＸ［１：０］ピンはそれぞれ、データチャネルを送信および受信するために使用される。２つの送信ピン（ＤＴＸ［１：０］）および２つの受信ピン（ＤＲＸ［１：０］）が図２に図示されているものの、任意の所望の数の受信ピンおよび／または送信ピンが使用されてもよい。
ノード送受信器１２０がマスタノード１０２に含まれる場合、外部デバイス１５５は、ホスト１１０を含んでもよく、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７は、ホスト１１０のＩ２Ｓインターフェースクロックと同期してホスト１１０からデータを受信し、データをホスト１１０に送出できるＩ２Ｓスレーブ（ＢＣＬＫおよびＳＹＮＣに関して）を提供してもよい。特に、Ｉ２Ｓフレーム同期信号は、ＳＹＮＣピンにおいてホスト１１０からの入力として受信されてもよく、ＰＬＬ１２８は、その信号を使用してクロックを生成してもよい。ノード送受信器１２０がスレーブノード１０４に含まれる場合、外部デバイス１５５は、１つまたは２つ以上の周辺デバイス１０８を含んでもよく、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７は、周辺デバイス１０８とのＩ２Ｓ通信を制御できるＩ２Ｓクロックマスタ（ＢＣＬＫおよびＳＹＮＣに関して）を提供してもよい。特に、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７は、Ｉ２Ｓフレーム同期信号をＳＹＮＣピンにおいて出力として提供してもよい。ノード送受信器１２０内のレジスタは、どのＩ２Ｓ／ＴＤＭチャネルがデータスロットとしてバス１０６を介して送信されているか、およびいくつのＩ２Ｓ／ＴＤＭチャネルがデータスロットとしてバス１０６を介して送信されているかを決定し得る。ノード送受信器１２０内のＴＤＭモード（ＴＤＭＭＯＤＥ）レジスタは、いくつのＴＤＭチャネルが連続するＳＹＮＣパルスの間に収まるかの値をＴＤＭ送信ピンまたはＴＤＭ受信ピンに記憶させてもよい。チャネルサイズの知識と共に、ノード送受信器１２０は、サンプリング時間（例えば、４８ｋＨｚ）内のビット量に合致するように、ＢＣＬＫレートを自動的に設定してもよい。
ノード送受信器１２０は、ノード送受信器１２０と外部デバイス１５７との間のＩ２Ｃ通信のための送受信器１２９を含んでもよい。本明細書では「外部デバイス１５７」は単数形で言及されることがあるものの、これは、単純に例証の容易性のためであり、複数の外部デバイスが、Ｉ２Ｃ送受信器１２９を介してノード送受信器１２０と通信してもよい。当技術分野において公知のように、Ｉ２Ｃプロトコルは、クロック（ＳＣＬ）ラインおよびデータライン（ＳＤＡ）を使用してデータ転送を提供する。Ｉ２Ｃ送受信器１２９は、バスプロトコル回路１２６および外部デバイス１５７との通信のためのピンと連通していてもよい。ＡＤＲ１、ＡＤＲ２、ＳＤＡ、およびＳＣＬの４つのピンが、図２に図示されている。ＡＤＲ１およびＡＤＲ２は、ノード送受信器１２０がＩ２Ｃスレーブとして機能する場合（例えば、ノード送受信器１２０がマスタノード１０２に含まれる場合）、ノード送受信器１２０によって使用されるＩ２Ｃアドレスを修正するために使用され得、ＳＤＡおよびＳＣＬはそれぞれ、Ｉ２Ｃシリアルデータおよびシリアルクロック信号のために使用される。ノード送受信器１２０がマスタノード１０２に含まれる場合、外部デバイス１５７は、ホスト１１０を含んでもよく、Ｉ２Ｃ送受信器１２９は、ホスト１１０からプログラミング命令を受信することができるＩ２Ｃスレーブを提供してもよい。特に、Ｉ２Ｃシリアルクロック信号は、ＳＣＬピンにおいてレジスタアクセスのためのホスト１１０からの入力として受信されてもよい。。ノード送受信器１２０がスレーブノード１０４に含まれる場合、外部デバイス１５７は、周辺デバイス１０８を含んでもよく、Ｉ２Ｃ送受信器１２９は、バス１０６を介してホスト１１０によって提供され、ノード送受信器１２０に送信される命令に従ってＩ２Ｃ送受信器が１つまたは２つ以上の周辺デバイスをプログラムすることを可能にするＩ２Ｃマスタを提供してもよい。特に、Ｉ２Ｃ送受信器１２９は、Ｉ２Ｃシリアルクロック信号をＳＣＬピンにおいて出力として提供してもよい。
ノード送受信器１２０は、バスプロトコル回路１２６と連通している割込み要求（ＩＲＱ）ピンを含んでもよい。ノード送受信器１２０がＩ２Ｃ送受信器１２９を介してマスタノード１０２に含まれる場合、バスプロトコル回路１２６は、イベント駆動型割込み要求をＩＲＱピンを介してホスト１１０に向けて提供してもよい。ノード送受信器１２０がスレーブノード１０４に含まれる場合（例えば、ＭＳＴＲピンがローの場合）、ＩＲＱピンは、割込み要求能力を有するＧＰＩＯピンとして機能し得る。
システム１００は、いくつかの異なる動作モードで動作し得る。バス１０６上のノードは各々、どの動作モードが現在有効化されているかを示すレジスタを有してもよい。実装され得る様々な動作モードの例の説明が以下に続く。スタンバイ動作モードでは、バス活動は、グローバルな省力化を有効化するために低減される。必要とされる唯一のトラフィックは、各ノードのＰＬＬ（例えば、ＰＬＬ１２８）を同期された状態に保つための最低限の下流プリアンブルである。スタンバイ動作モードでは、バス１０６を介した読み出しおよび書き込みはサポートされない。発見動作モードでは、マスタノード１０２は、バス１０６に沿って所定の信号を送出し、バス１０６に沿って分散するスレーブノード１０４のトポロジーをマップ化するために好適な応答を待ってもよい。通常動作モードでは、スレーブノード１０４への完全なレジスタアクセスおよびスレーブノード１０４からの完全なレジスタアクセス、ならびにバス１０６を介した周辺デバイス１０８へのアクセスおよび周辺デバイス１０８からのアクセスが利用可能である。通常モードは、同期上流データの有無を問わず、かつ同期下流データの有無を問わず、ホスト１１０によってグローバルに構成されてもよい。
図３は、様々な実施形態による、システム１００において通信に使用される同期制御フレーム１８０の一部の図である。特に、同期制御フレーム１８０は、以下で論じるように、データクロック回復およびＰＬＬ同期に使用され得る。上述のように、バス１０６を介した通信は、両方向で発生し得るため、通信は、下流部分と上流部分とに時分割多重化（ｔｉｍｅ―ｍｕｌｔｉｐｌｅｘｅｄ）され得る。下流部分では、同期制御フレームおよび下流データが、マスタノード１０２から送信され得る一方、上流部分では、同期応答フレームおよび上流データが、スレーブノード１０４の各々からマスタノード１０２に送信され得る。同期制御フレーム１８０は、プリアンブル１８２および制御データ１８４を含んでもよい。各スレーブノード１０４は、受信した同期制御フレーム１８０のプリアンブル１８２を、ＰＬＬ１２８にフィードするためのタイムベースとして使用するように構成されてもよい。これを促進するため、プリアンブル１８２は、正当な制御データ１８４の「規則」に従わず、よって、制御データ１８４から容易に区別され得る。
例えば、いくつかの実施形態では、バス１０６にそった通信は、最初にクロック、ゼロで遷移の差動マンチェスター符号化スキームを使用して符号化されてもよい。このような符号化スキームによれば、各ビットタイムは、クロック遷移と共に始まる。データ値が０である場合、符号化された信号は、ビットタイムの中間で再び遷移する。データ値が１である場合、符号化された信号は、再び遷移することはない。図５に図示されるプリアンブル１８２は、符号化プロトコルに違反していることがあり（例えば、ビットタイム５、７、および８の始めに発生しないクロック遷移を有することによって）、これは、プリアンブル１８２が、制御データ１８４のいかなる適法な（例えば、正確に符号化された）パターンにも合致しないことがあることを意味する。加えて、プリアンブル１８２は、制御データ１８４のために適法なパターンをとり、単一のビットタイムまたは複数のビットタイムの期間バス１０６を強制的にハイまたはローにすることによっては、再生することはできない。図５に図示されるプリアンブル１８２は、単純に例証的なものであり、同期制御フレーム１８０は、任意の好適な様式で制御データ１８４によって使用される符号化に違反し得る異なるプリアンブル１８２を含んでもよい。
バスプロトコル回路１２６は、バス１０６から回復されたクロックで動作し、フレーム同期インジケータをＰＬＬ１２８に送出する同期制御フレーム１８０を検出する差動マンチェスター復号器回路を含んでもよい。このような様式で、同期制御フレーム１８０は、システムクロックまたはより高速なオーバーサンプリングクロックを使用することなしに検出され得る。結果として、スレーブノード１０４は、スレーブノード１０４に水晶クロックソースを必要とすることなしにバス１０６からＰＬＬ同期信号を受信することができる。
上述のように、バス１０６に沿った通信は、周期的なスーパーフレーム内で発生してもよい。図４は、様々な実施形態による、スーパーフレーム１９０の図である。図６に示されるように、スーパーフレームは、同期制御フレーム１８０と共に始まってもよい。同期制御フレーム１８０がＰＬＬ１２８のタイミングソースとして使用される場合、スーパーフレームが通信される頻度（「スーパーフレーム周波数」）は、同期信号周波数と同じであってもよい。オーディオデータがバス１０６に沿って送信されるいくつかの実施形態では、スーパーフレーム周波数は、システム１００で使用されるオーディオサンプリング周波数（例えば、４８ｋＨｚまたは４４．１ｋＨｚのいずれか）と同じであってもよいが、任意の好適なスーパーフレーム周波数が使用され得る。各スーパーフレーム１９０は、下流送信期間１９２、上流送信期間１９４、および無送信期間１９６（例えば、バス１０６が駆動されないとき）に分割され得る。
図４では、スーパーフレーム１９０は、初期下流送信期間１９２および後の上流送信期間１９４と共に示されている。下流送信期間１９２は、同期制御フレーム１８０およびＸ個の下流データスロット１９８を含んでもよく、ここでＸは０であってもよい。上記で論じたように、バス１０６上の実質的に全ての信号は、ライン符号化されてもよく、同期信号は、同期制御フレーム１８０の同期プリアンブル１８２の形態で、マスタノード１０２から最後のスレーブノード１０４（例えば、スレーブノード１０４Ｃ）へ下流に転送されてもよい。下流へのＴＤＭ同期データは、同期制御フレーム１８０の後のＸ個の下流データスロット１９８に含まれていてもよい。下流データスロット１９８は、等しい幅を有してもよい。上記で論じたように、ＰＬＬ１２８は、バス１０６を介した通信のタイミングを決定するためにノードが使用するクロックを提供してもよい。バス１０６がオーディオデータを送信するために使用されるいくつかの実施形態では、ＰＬＬ１２８は、オーディオサンプリング周波数の倍数（例えば、オーディオサンプリング周波数の１０２４倍で、各スーパーフレームでは１０２４ビットクロックとなる）で動作してもよい。
上流送信期間１９４は、同期応答フレーム１９７およびＹ個の上流データスロット１９９を含んでもよく、ここでＹは０であってもよい。いくつかの実施形態では、各スレーブノード１０４は、下流データスロット１９８の一部を消費してもよい。最後のスレーブノード（例えば、図１のスレーブノード２）は、（最後のスレーブノードのレジスタに記憶された所定の応答時間後に）同期応答フレーム１９７によって応答してもよい。上流へのＴＤＭ同期データは、同期応答フレーム１９７の直後に各スレーブノード１０４によって上流データスロット１９９に追加されてもよい。上流データスロット１９９は、等しい幅を有してもよい。最後のスレーブノードではないスレーブノード１０４（例えば、図１のスレーブノード０および１）は、そのレジスタのうちの１つの読み出しがスーパーフレーム１９０の同期制御フレーム１８０においてリクエストされた場合、または遠隔のＩ２Ｃ読み出しがスーパーフレーム１９０の同期制御フレーム１８０においてリクエストされた場合、受信した同期応答フレーム１９７をそれ自身の上流応答で置き換えてもよい。
上記で論じたように、同期制御フレーム１８０は、各下流送信を開始してもよい。いくつかの実施形態では、同期制御フレーム１８０は、長さ６４ビットであってもよいが、任意の他の好適な長さが使用されてもよい。上述のように、同期制御フレーム１８０は、プリアンブル１８２と共に始まってもよい。いくつかの実施形態では、同期制御フレーム１８０がスレーブノード１０４によって下流スレーブノード１０４に再送信されるとき、プリアンブル１８２は、再送信されるのではなく、送信するスレーブノード１０４によって生成されてもよい。
同期制御フレーム１８０の制御データ１８４は、バス１０６を介したトランザクションを制御するために使用されるデータを含むフィールドを含んでもよい。これらのフィールドの例を以下で論じる。いくつかの実施形態は、図５に図示されている。特に図５は、様々な実施形態による、通常モード、Ｉ２Ｃモード、および発見モードにおける同期制御フレーム１８０の例示的なフォーマットを図示している。いくつかの実施形態では、スタンバイモードでは、通常モードへの遷移が送出されるまでスレーブノード１０４が同期制御フレーム１８０を全て受信する必要がないように、完全に異なるプリアンブル１８２または同期制御フレーム１８０が使用されてもよい。
いくつかの実施形態では、同期制御フレーム１８０は、計数（ＣＮＴ）フィールドを含んでもよい。ＣＮＴフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、その前のスーパーフレームで使用された値からインクリメントされてもよい（フィールド長を除いて）。予期しないＣＮＴ値を受信したスレーブノード１０４は割込みを返すようにプログラムされてもよい。
いくつかの実施形態では、同期制御フレーム１８０は、ノードアドレス指定モード（ＮＡＭ）フィールドを含んでもよい。ＮＡＭフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、バス１０６を介したスレーブノード１０４のレジスタへのアクセスを制御するために使用されてもよい。通常モードでは、スレーブノード１０４のレジスタは、スレーブノード１０４のＩＤおよびレジスタのアドレスに基づいて読み出され、かつ／または書き込まれてもよい。ブロードキャストトランザクションは、各スレーブノード１０４によって受け取られるべき書き込みである。いくつかの実施形態では、ＮＡＭフィールドは、「なし」（例えば、いかなる特定のスレーブノード１０４宛てでもないデータ）、「通常」（例えば、以下で論じるアドレスフィールドで指定された特定のスレーブノード１０４へのユニキャストデータ）、「ブロードキャスト」（例えば、全てのスレーブノード１０４宛て）、および「発見」を含む４つのノードアドレス指定モードを提供してもよい。
いくつかの実施形態では、同期制御フレーム１８０は、Ｉ２Ｃフィールドを含んでもよい。Ｉ２Ｃフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、下流送信期間１９２がＩ２Ｃトランザクションを含むことを示すために使用され得る。Ｉ２Ｃフィールドは、関連付けられたスレーブノード１０４に対してＩ２Ｃスレーブとして機能する周辺デバイス１０８に遠隔アクセスする命令をホスト１１０が提供したことを示し得る。
いくつかの実施形態では、同期制御フレーム１８０は、ノードフィールドを含んでもよい。ノードフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、どのスレーブノードが通常アクセスおよびＩ２Ｃアクセスのためにアドレス指定されていることを示すために使用され得る。発見モードでは、このフィールドは、スレーブノード１０４のノードＩＤレジスタ内に、新たに発見されたスレーブノード１０４の識別子をプログラムするために使用され得る。以下で論じるように、システム１００内の各スレーブノード１０４には、該スレーブノード１０４がマスタノード１０２によって発見されたとき、一意的なＩＤが割り当てられ得る。いくつかの実施形態ではマスタノード１０２はノードＩＤを有さない一方、他の実施形態ではマスタノード１０２はノードＩＤを有し得る。いくつかの実施形態では、バス１０６（例えば、図１のスレーブノード０）上のマスタノード１０２にアタッチされたスレーブノード１０４は、スレーブノード０となり、相続く各スレーブノード１０４は、その前のスレーブノードよりも１高い数を有する。しかしながら、これは単純に例証的なものであり、任意の好適なスレーブノード識別システムが使用され得る。
いくつかの実施形態では、同期制御フレーム１８０は、読み出し／書き込み（ＲＷ）フィールドを含んでもよい。ＲＷフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、通常アクセスが読み出し（例えば、ＲＷ＝＝１）であるか、または書き込み（例えば、ＲＷ＝＝０）であるかを制御するために使用され得る。
いくつかの実施形態では、同期制御フレーム１８０は、アドレスフィールドを含んでもよい。アドレスフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、バス１０６を通じてスレーブノード１０４の特定のレジスタをアドレス指定するために使用され得る。Ｉ２Ｃトランザクションの場合、アドレスフィールドは、開始／停止、待機、ＲＷ、およびデータＶＬＤ等のＩ２Ｃ制御値によって置き換えられ得る。発見トランザクションの場合、アドレスフィールドは、所定の値（例えば、図５に図示されているような）を有し得る。
いくつかの実施形態では、同期制御フレーム１８０は、データフィールドを含んでもよい。データフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、通常書き込み、Ｉ２Ｃ書き込み、およびブロードキャスト書き込みのために使用され得る。４で乗算されたＲＥＳＰＣＹＣＳ値は、新たに発見されたノードが、受信した同期制御フレーム１８０の開始と送信する同期応答フレーム１９７の開始との間にいくつのサイクルが経過するのを許容すべきかを決定するために使用され得る。ＮＡＭフィールドが発見モードを示している場合、以下で論じるノードアドレスおよびデータフィールドは、好適な任意追加的な乗数（例えば、４）によって乗算されると、同期制御フレーム１８０の終了から同期応答フレーム１９７の開始までの時間をビットで示すＲＥＳＰＣＹＣＳ値として符号化され得る。これは、新たに発見されたスレーブノード１０４が、上流送信のための適切なタイムスロットを決定することを可能にする。
いくつかの実施形態では、同期制御フレーム１８０は、巡回冗長検査（ＣＲＣ）フィールドを含んでもよい。ＣＲＣフィールドは、任意の好適な長さ（例えば、１６ビット）を有し得、プリアンブル１８２に続いて同期制御フレーム１８０の制御データ１８４のＣＲＣ値を送信するために使用され得る。いくつかの実施形態では、ＣＲＣは、ＣＣＩＴＴ−ＣＲＣエラー検出スキームに従って計算され得る。
いくつかの実施形態では、プリアンブル１８２とＣＲＣフィールドとの間の同期制御フレーム１８０の少なくとも一部は、この間隔内のビットシーケンスが周期的にプリアンブル１８２に合致する（よって、新たなスーパーフレーム１９０の開始としてスレーブノード１０４によって誤解され得る）可能性を低減させるために、かつ上述のような電磁放射を低減させるために、スクランブル化され得る。いくつかのこのような実施形態では、同期制御フレーム１８０のＣＮＴフィールドは、スクランブル化されるフィールドが、あるスーパーフレームと次のスーパーフレームとの間で異なってスクランブル化されることを確保するスクランブル化ロジックによって使用され得る。本明細書に記載のシステム１００の様々な実施形態は、スクランブル化を省略し得る。
プリアンブル１８２がスレーブノード１０４によって一意的に識別され得ることを確保するために、またはプリアンブル１８２が同期制御フレーム１８０内の別の箇所に現れる可能性を低減するために、上記で論じたようなスクランブル化および／またはエラー符号化等の技法に加えて、またはそれらの代わりに、他の技法が使用され得る。例えば、より長い同期シーケンスが、同期制御フレーム１８０の残部の特定の符号化がそれに合致する可能性を低減させるように、使用されてもよい。追加的または代替的に、同期制御フレームの残部は、「０」または「１」の固定値を適切なビットに置くこと等によって、同期シーケンスが発生しないように構造化され得る。
マスタノード１０２は、バス１０６上の通信に固有のリクエストとＩ２Ｃリクエストとの両方を含め、読み出しリクエストおよび書き込みリクエストをスレーブノード１０４に送出し得る。例えば、マスタノード１０２は、読み出しリクエストおよび書き込みリクエスト（ＲＷフィールドを使用して示される）を１つまたは２つ以上の指定されたスレーブノード１０４に送出し得（ＮＡＭフィールドおよびノードフィールドを使用して）、該リクエストがバス１０６に固有のスレーブノード１０４に対するリクエストであるか、スレーブノード１０４に対するＩ２Ｃリクエストであるか、またはスレーブノード１０４の１つもしくは２つ以上のＩ２Ｃポートにおいてスレーブノード１０４に連結されたＩ２Ｃ対応周辺デバイス１０８に渡されるべきＩ２Ｃリクエストであるかを示し得る。
上流通信に目を転じると、同期応答フレーム１９７は、各上流送信を開始し得る。いくつかの実施形態では、同期応答フレーム１９７は、長さ６４ビットであってもよいが、任意の他の好適な長さが使用されてもよい。同期応答フレーム１９７はまた、同期制御フレーム１８０のプリアンブル１８２に関連して上記で論じたように、プリアンブルと、それに続いてデータ部分を含んでもよい。下流送信の終了時に、バス１０６上の最後のスレーブノード１０４は、ＲＥＳＰＣＹＣＳカウンタが満了するまで待機し、次いで、同期応答フレーム１９７を上流に送信し始めてもよい。上流スレーブノード１０４が通常の読み出しトランザクションまたは書き込みトランザクションの対象である場合、スレーブノード１０４は、それ自身の同期応答フレーム１９７を生成し、下流から受信した同期応答フレーム１９７を置き換えてもよい。いずれかのスレーブノード１０４が予想される時間に下流スレーブノード１０４からの同期応答フレーム１９７に遭遇しない場合、該スレーブノード１０４は、それ自身の同期応答フレーム１９７を生成し、それを上流に送信し始める。
同期応答フレーム１９７のデータ部分は、応答情報をマスタノード１０２に通信するために使用されるデータを含むフィールドを含んでもよい。これらのフィールドの例を以下で論じる。いくつかの実施形態は、図６に図示されている。特に、図６は、様々な実施形態による、通常モード、Ｉ２Ｃモード、および発見モードにおける同期応答フレーム１９７の例示的なフォーマットを図示している。
いくつかの実施形態では、同期応答フレーム１９７は、計数（ＣＮＴ）フィールドを含んでもよい。ＣＮＴフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、その前に受信した同期制御フレーム１８０内のＣＮＴフィールドの値を送信するために使用され得る。
いくつかの実施形態では、同期応答フレーム１９７は、肯定応答（ＡＣＫ）フィールドを含んでもよい。ＡＣＫフィールドは、任意の好適な長さ（例えば、２ビット）を有し得、スレーブノード１０４が同期応答フレーム１９７を生成する際、該スレーブノード１０４によって、その前の同期制御フレーム１８０で受信したコマンドに対して肯定応答を行うために挿入され得る。ＡＣＫフィールド内で通信され得る例示的なインジケータの例としては、待機、肯定応答、否定応答（ＮＡＣＫ）、および再試行が挙げられる。いくつかの実施形態では、ＡＣＫフィールドは、それを受信し、ブロードキャストメッセージを処理した（例えば、マスタノード１０２にブロードキャスト肯定応答を送信することによって）スレーブノード１０４によって肯定応答を送信するためにサイズ決定され得る。いくつかのこのような実施形態では、スレーブノード１０４はまた、該スレーブノード１０４が送信すべきデータを有するかどうか（これは、例えば、キーパッドもしくはタッチスクリーンからの非ＴＤＭ入力等の要求に基づく上流送信のために、もしくはスレーブノード１０４がエラー条件もしくは緊急条件を報告することを希望する場合等の優先的な上流送信のために、使用され得る）を示し得る。
いくつかの実施形態では、同期応答フレーム１９７は、Ｉ２Ｃフィールドを含んでもよい。Ｉ２Ｃフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、その前に受信した同期制御フレーム１８０内のＩ２Ｃフィールドの値を送信するために使用され得る。
いくつかの実施形態では、同期応答フレーム１９７は、ノードフィールドを含んでもよい。ノードフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、同期応答フレーム１９７を生成するスレーブノード１０４のＩＤを送信するために使用され得る。
いくつかの実施形態では、同期応答フレーム１９７は、データフィールドを含んでもよい。データフィールドは、任意の好適な長さ（例えば、８ビット）を有し得、その値は、トランザクションの種類および同期応答フレーム１９７を生成するスレーブノード１０４のＡＣＫ応答に依存し得る。発見トランザクションの場合、データフィールドは、その前に受信した同期制御フレーム１８０内のＲＥＳＰＣＹＣＳフィールドの値を含んでもよい。ＡＣＫフィールドがＮＡＣＫを示す場合、または同期応答フレーム１９７がブロードキャストトランザクションに応答する場合、データフィールドは、ブロードキャスト肯定応答（ＢＡ）インジケータ（最後のスレーブノード１０４は、ブロードキャスト書き込みがエラーなしに受信されたか示し得る）、発見エラー（ＤＥＲ）インジケータ（発見トランザクションにおいて新たに発見されたスレーブノード１０４が既存のスレーブノード１０４に合致するかどうか示す）、およびＣＲＣエラー（ＣＥＲ）インジケータ（ＣＲＣエラーによってＮＡＣＫが引き起こされたかどうか示す）を含んでもよい。
いくつかの実施形態では、同期応答フレーム１９７は、ＣＲＣフィールドを含んでもよい。ＣＲＣフィールドは、任意の好適な長さ（例えば、１６ビット）を有し得、プリアンブルとＣＲＣフィールドとの間の同期応答フレーム１９７の部分のＣＲＣ値を送信するために使用され得る。
いくつかの実施形態では、同期応答フレーム１９７は、割込み要求（ＩＲＱ）フィールドを含んでもよい。ＩＲＱフィールドは、任意の好適な長さ（例えば、１ビット）を有し得、スレーブノード１０４から割込みが信号伝送されたことを示すために使用され得る。
いくつかの実施形態では、同期応答フレーム１９７は、ＩＲＱノード（ＩＲＱＮＯＤＥ）フィールドを含んでもよい。ＩＲＱＮＯＤＥフィールドは、任意の好適な長さ（例えば、４ビット）を有し得、ＩＲＱフィールドによって提出された割込みを信号伝送したスレーブノード１０４のＩＤを送信するために使用され得る。いくつかの実施形態では、ＩＲＱフィールドを生成するためのスレーブノード１０４は、それ自身のＩＤをＩＲＱＮＯＤＥフィールドに挿入する。
いくつかの実施形態では、同期応答フレーム１９７は、第２のＣＲＣ（ＣＲＣ−４）フィールドを含んでもよい。ＣＲＣ−４フィールドは、任意の好適な長さ（例えば、４ビット）を有し得、ＩＲＱフィールドおよびＩＲＱＮＯＤＥフィールドのＣＲＣ値を送信するために使用され得る。
いくつかの実施形態では、同期応答フレーム１９７は、ＩＲＱフィールド、ＩＲＱＮＯＤＥフィールド、およびＣＲＣ−４フィールドを同期応答フレーム１９７の最後のビット（例えば、最後の１０ビット）として含んでもよい。上記で論じたように、これらの割込み関連フィールドは、それら自身のＣＲＣ保護を、ＣＲＣ−４の形態で有し得る（よって、その前のＣＲＣフィールドによって保護されない）。割込みをマスタノード１０２に信号伝送する必要があるいずれのスレーブノード１０４も、その割込み情報をこれらのフィールド内に挿入する。いくつかの実施形態では、未解決の割込みを有するスレーブノード１０４は、同様に未解決の割込みを有する更に下流のいずれのスレーブノード１０４よりも高い優先順位を有し得る。バス１０６沿いの最後のスレーブノード１０４（例えば、図１のスレーブノード２）は、常にこれらの割込みフィールドを事前設定してもよい。最後のスレーブノード１０４が未解決の割込みを有さない場合、最後のスレーブノード１０４は、ＩＲＱビットを０に設定し、ＩＲＱＮＯＤＥフィールドをそのノードＩＤに設定し、正しいＣＲＣ−４値を提供し得る。便宜上、割込みを伝達する同期応答フレーム１９７は、本明細書において「割込みフレーム」と呼ばれ得る。
いくつかの実施形態では、プリアンブル１８２とＣＲＣフィールドとの間の同期応答フレーム１９７の少なくとも一部は、放射を低減させるためにスクランブル化され得る。いくつかのこのような実施形態では、同期応答フレーム１９７のＣＮＴフィールドは、スクランブル化されるフィールドが、あるスーパーフレームと次のスーパーフレームとの間で異なってスクランブル化されることを確保するスクランブル化ロジックによって使用され得る。本明細書に記載のシステム１００の様々な実施形態は、スクランブル化を省略し得る。
プリアンブル１８２がスレーブノード１０４によって一意的に識別され得ることを確保するために、またはプリアンブル１８２が同期応答フレーム１９７内の別の箇所に現れる可能性を低減するために、上記で論じたようなスクランブル化および／またはエラー符号化等の技法に加えて、またはそれらの代わりに、他の技法が使用され得る。例えば、より長い同期シーケンスが、同期応答フレーム１８０の残部の特定の符号化がそれに合致する可能性を低減させるように、使用されてもよい。追加的または代替的に、同期応答フレームの残部は、「０」または「１」の固定値を適切なビットに置くこと等によって、同期シーケンスが発生しないように構造化され得る。
図７は、様々な実施形態による、図２のバスプロトコル回路１２６のブロック図である。バスプロトコル回路１２６は、本明細書に記載のバス１０６のプロトコルに従ってノード送受信器１２０の動作を制御する制御回路１５４を含んでもよい。特に、制御回路１５４は、送信用の同期フレーム（例えば、上記で論じたような同期制御フレームまたは同期応答フレーム）の生成、受信した同期フレームの処理、および受信した同期制御フレームで指定されている制御動作の実行を制御し得る。制御回路１５４は、以下で論じるように、プログラマブルなレジスタを含んでもよい。制御回路１５４は、同期制御フレームを生成および受信し、受信したメッセージ（例えば、バスプロトコル回路１２６がスレーブノード１０４に含まれる場合は、同期制御フレームに関連付けられたメッセージ、またはバスプロトコル回路１２６がマスタノード１０２に含まれる場合は、Ｉ２Ｃデバイスからのメッセージ）に適切に反応し、異なる動作モード（例えば、通常、発見、スタンバイ等）に対してフレーム形成を調節し得る。
ノード送受信器１２０がバス１０６に沿った送信用のデータを準備しているとき、プリアンブル回路１５６は、送信用の同期フレームのプリアンブルを生成し、受信した同期フレームからプリアンブルを受信するように構成され得る。いくつかの実施形態では、下流同期制御フレームのプリアンブルは、１０２４ビットごとにマスタノード１０２によって送出され得る。上記で論じたように、１つまたは２つ以上のスレーブノード１０４は、下流同期制御フレームのプリアンブルに同期し、該プリアンブルから位相の揃ったローカルのマスタクロックを生成し得る。
巡回冗長検査（ＣＲＣ）挿入回路１５８は、送信用の同期フレームの１つまたは２つ以上のＣＲＣを生成するように構成され得る。フレーム形成／圧縮回路１６０は、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７（例えば、送受信器１２７に関連付けられたフレームバッファから）および／またはＩ２Ｃ送受信器１２９からの着信データを受け取り、任意追加的に該データを圧縮し、任意追加的に該データのパリティ検査ビットまたは誤り訂正符号（ＥＣＣ）を生成するように構成され得る。多重化器（ＭＵＸ）１６２は、プリアンブル回路１５６からのプリアンブル、同期フレーム、およびデータを多重化し、送信用のストリームに入れ得る。いくつかの実施形態では、送信ストリームは、スクランブル化回路１６４によって送信前にスクランブル化され得る。
例えば、いくつかの実施形態では、フレーム形成／圧縮回路１６０は、浮動小数点圧縮スキームを適用し得る。このような実施形態では、制御回路１５４は、数のなかにいくつの繰り返し符号ビットがあるか示す３つのビットと、それに続いて符号ビットおよびＮ−４ビットのデータを送信し得、ここで、Ｎは、バス１０６を介して送信されるデータのサイズである。データ圧縮の使用は、所望の場合、マスタノード１０２によって構成され得る。
いくつかの実施形態では、ノード送受信器１２０に入来する受信ストリームは、スクランブル化解除回路１６６によってスクランブル化解除され得る。多重化解除器（ＤＥＭＵＸ）１６８は、受信ストリームからのプリアンブル、同期フレーム、およびデータを多重化解除し得る。受信側のＣＲＣ検査回路１５９は、受信した同期フレームを検査して正しいＣＲＣを見出し得る。ＣＲＣ検査回路１５９が着信同期制御フレーム１８０内にＣＲＣ失敗を発見すると、制御回路１５４は、該失敗について通知され得、同期制御フレーム１８０の制御データ１８４内のいずれの制御コマンドも実行しない。ＣＲＣ検査回路１５９が着信同期応答フレーム１９７内にＣＲＣ失敗を発見すると、制御回路１５４は、該失敗について通知され得、割込みフレームでホスト１１０に送信するために割込みを生成し得る。フレーム形成解除／圧縮解除回路１７０は、受信データを受け入れ、任意追加的にそのパリティを検査し、任意追加的にエラー検出および訂正を実行し（例えば、単一エラー訂正〜二重誤り検出（ＳＥＣＤＥＤ）、任意追加的にデータを圧縮解除し得、かつＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７（例えば、送受信器１２７に関連付けられたフレームバッファ）および／またはＩ２Ｃ送受信器１２９に受信データを書き込み得る。
上記で論じたように、上流データおよび下流データは、スーパーフレーム１９０内のＴＤＭデータスロットにおいてバス１０６に沿って送信され得る。制御回路１５４は、バス１０６上のこれらのデータスロットを管理するための専用のレジスタを含んでもよく、そのいくつかの例を以下で論じる。制御回路１５４がマスタノード１０２に含まれる場合、これらのレジスタの値は、ホスト１１０によって制御回路１５４内にプログラムされ得る。制御回路１５４がスレーブノード１０４に含まれる場合、これらのレジスタの値は、マスタノード１０２によって制御回路１５４内にプログラムされ得る。
いくつかの実施形態では、制御回路１５４は、下流スロット（ＤＮＳＬＯＴＳ）レジスタを含んでもよい。ノード送受信器１２０がマスタノード１０２に含まれる場合、このレジスタは、下流データスロットの総数の値を保持し得る。このレジスタはまた、マスタノード１０２内のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７によるＩ２Ｓ／ＴＤＭ／ＰＤＭの組み合わせの受信のために使用されるデータスロットの数を定義し得る。スレーブノード１０４では、ＬＤＮＳＬＯＴＳに関連して以下で更に詳細に論じるように、このレジスタは、ローカルで生成された下流スロットの追加前または追加後に下流の次のスレーブノード１０４に渡されるデータスロットの数を定義し得る。
いくつかの実施形態では、制御回路１５４は、ローカルの下流スロット（ＬＤＮＳＬＯＴＳ）レジスタを含んでもよい。このレジスタは、マスタノード１０２内で未使用であってもよい。スレーブノード１０４では、このレジスタは、スレーブノード１０４が使用し、再送信しないデータスロットの数を定義し得る。あるいは、このレジスタは、スレーブノード１０４が下流データリンク１０６に寄与し得るスロットの数を定義し得る。
いくつかの実施形態では、制御回路１５４は、上流スロット（ＵＰＳＬＯＴＳ）レジスタを含んでもよい。マスタノード１０２では、このレジスタは、上流データスロットの総数の値を保持し得る。このレジスタはまた、マスタノード１０２内のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７によるＩ２Ｓ／ＴＤＭ送信のために使用されるスロットの数を定義し得る。スレーブノード１０４では、このレジスタは、スレーブノード１０４がそれ自身のデータを追加し始める前に上流に渡されるデータスロットの数を定義し得る。
いくつかの実施形態では、制御回路１５４は、ローカルの上流スロット（ＬＵＰＳＬＯＴＳ）レジスタを含んでもよい。このレジスタは、マスタノード１０２内で未使用であってもよい。スレーブノード１０４では、このレジスタは、スレーブノード１０４が下流から受信したデータに、該データが上流に送出される前に、追加するデータスロットの数を定義し得る。このレジスタはまた、スレーブノード１０４内のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７によるＩ２Ｓ／ＴＤＭ／ＰＤＭの組み合わせの受信のために使用されるデータスロットの数を定義し得る。
いくつかの実施形態では、制御回路１５４は、ブロードキャスト下流スロット（ＢＣＤＮＳＬＯＴＳ）レジスタを含んでもよい。このレジスタは、マスタノード１０２内で未使用であってもよい。スレーブノード１０４では、このレジスタは、ブロードキャストデータスロットの数を定義し得る。いくつかの実施形態では、ブロードキャストデータスロットは、常にデータフィールドの始まりに位置し得る。ブロードキャストデータスロットのデータは、複数のスレーブノード１０４によって使用され得、それらが使用されるか否かにかかわらず、全てのスレーブノード１０４によって下流に渡され得る。
いくつかの実施形態では、制御回路１５４は、スロットフォーマット（ＳＬＯＴＦＭＴ）レジスタを含んでもよい。このレジスタは、上流送信用または下流送信用のデータのフォーマットを定義し得る。Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７のデータサイズはまた、このレジスタによって決定され得る。いくつかの実施形態では、正当なデータサイズには、８、１２、１６、２０、２４、２８、および３２ビットが含まれる。このレジスタはまた、下流トラフィック用または上流トラフィック用に浮動小数点圧縮を有効化するビットを含んでもよい。浮動小数点圧縮が有効化されると、Ｉ２Ｓ／ＴＤＭのデータサイズは、バス１０６を介したデータサイズよりも４ビット大きくなり得る。システム１００内の全てのノードは、データスロットが有効化される場合、同じＳＬＯＴＦＭＴ値を有し得、全てのノードは、全てのノードが同じ値で更新されるように、ブロードキャスト書き込みによってプログラムされ得る。
図８〜１１は、本明細書に記載のバスプロトコルの様々な実施形態による、バス１０６に沿った情報のやりとりの例を図示する。特に、図８〜１１は、各スレーブノード１０４が周辺デバイス１０８として１つもしくは２つ以上のスピーカおよび／または１つもしくは２つ以上のマイクロホンに連結される実施形態を図示している。周辺デバイス１０８の任意の所望の配置は、本明細書に記載の技法に従って、任意の特定のスレーブノード１０４に連結され得るため、これは単純に例証的なものである。
第一に、図８は、様々な実施形態による、バス１０６上の双方向通信のための信号伝送およびタイミングの考慮事項を図示する。図８に描かれるスレーブノード１０４は、様々な数のセンサ／アクチュエータ要素を有し、ゆえに異なる量のデータが様々なスレーブノード１０４に送出され得、または様々なスレーブノード１０４から受信され得る。具体的には、スレーブノード１は２つの要素を有し、スレーブノード４は４つの要素を有し、スレーブノード５は３つの要素を有する。ゆえに、マスタノード１０２によって送信されるデータは、スレーブノード１のための２つのタイムスロット、スレーブノード４のための４つのタイムスロット、およびスレーブノード５のための３つのタイムスロットを含む。同様に、スレーブノード０は３つの要素を有し、スレーブノード２は３つの要素を有し、スレーブノード３は３つの要素を有し、スレーブノード６は１つの要素を有し、スレーブノード７は４つの要素を有する。ゆえに、それらのスレーブノード１０４によって上流に送信されるデータは、対応する数のタイムスロットを含む。要素とタイムスロットとの間に１対１の相関が存在しなくてもよいことに留意されたい。例えば、周辺デバイス１０８に含まれる３つのマイクロホンを有するマイクロホンアレイは、３つのマイクロホンからの信号（およびことによると、マスタノード１０２または他のスレーブノード１０４から受信した情報も）を組み合わせて、処理の種類に応じて単一のタイムスロットまたは複数のタイムスロットに対応し得る単一のデータサンプルを生成するデジタル信号プロセッサを含んでもよい。
図８では、マスタノード１０２は、同期制御フレーム（ＳＣＦ）と、それに続いて特定のスレーブノード１０４（ＳＤ）に連結されたスピーカのためのデータを送信する。相続く各スレーブノード１０４は、同期制御フレームを転送し、また少なくとも下流スレーブノード１０４宛てのいずれのデータも転送する。特定のスレーブノード１０４は、全てのデータを転送してもよく、またはそのスレーブノード１０４宛てのデータを除去してもよい。最後のスレーブノード１０４が同期制御フレームを受信すると、そのスレーブノード１０４は、同期応答フレーム（ＳＲＦ）と、任意追加的にそれに続いてスレーブノード１０４が送信することが許容されている任意のデータを送信する。相続く各スレーブノード１０４は、同期応答フレームを下流スレーブノード１０４からの任意のデータと共に転送し、任意追加的に該特定のスレーブノード１０４（ＭＤ）に連結された１つまたは２つ以上のマイクロホンからのデータを挿入する。図８の実施例では、マスタノード１０２は、データをスレーブノード１、４、および５（図８にアクティブスピーカとして描かれている）に送出し、スレーブノード７、６、３、２、および０（図８にマイクロホンアレイとして描かれている）からデータを受信する。
図９〜１１は、システム１００における様々な例示的なデータ送信動作を図示する。図９〜１１では、ＳＣＦは、隣接するノード間でタイミングの揃ったものとして図示されている一方、ＳＲＦは、隣接するノード間でタイミングの遅延したものとして図示されている。これは、単純に図示する容易性のためであり、ＳＣＦおよびＳＲＦの両方は、ノードごとに同様のタイミング遅延を有し得る。スロット「Ｙ」は、下流データの一部であってもよい。
図９は、下流送受信器１２４の見地から、様々な実施形態による、動的な下流送信からのデータ除去および上流送信へのデータ挿入を概略的に図示する。図９では、図８と同様に、マスタノード１０２は、同期制御フレーム（ＳＣＦ）と、それに続いてスレーブノード１、４、および５（ＳＤ）のためのデータを逆の順序で（例えば、スレーブノード５のためのデータ、それに続いてスレーブノード４のためのデータ、それに続いてスレーブノード１のためのデータ等）（マスタとラベル付けされた列を参照されたい）送信する。スレーブノード１がこの送信を受信すると、スレーブノード１は、それ自身のデータを除去し、同期制御フレームと、それに続いてスレーブノード５および４のためのデータのみをスレーブノード２に転送する。スレーブノード２および３は、スレーブノード１によって転送されたデータがスレーブノード４（スレーブ３とラベル付けされた列を参照されたい）によって受信されるように、データを変更せずに転送する（スレーブ２とラベル付けされた列を参照されたい）。スレーブノード４は、それ自身のデータを除去し、同期制御フレームと、それに続いてスレーブノード５のためのデータのみをスレーブノード５に転送する。同様に、スレーブノード５は、それ自身のデータを除去し、同期制御フレームのみをスレーブノード６に転送する。スレーブノード６は、同期制御フレームをスレーブノード７に転送する（スレーブ６とラベル付けされた列を参照されたい）。
この時点で、スレーブノード７は、同期応答フレーム（ＳＲＦ）と、それに続いてそれ自身のデータをスレーブノード６に送信する（スレーブ６とラベル付けされた列を参照されたい）。スレーブノード６は、同期応答フレームをスレーブノード７からのデータおよびそれ自身のデータと共にスレーブノード５に転送し、次いで、スレーブノード５は、同期応答フレームをスレーブノード７および６からのデータと共にスレーブノード４に転送する。スレーブノード４は、追加すべきデータを有さず、ゆえに単純に該データをスレーブノード３（スレーブ３とラベル付けされた列を参照されたい）に転送し、スレーブノード３は、該データをそれ自身のデータと共にスレーブノード２（スレーブ２とラベル付けされた列を参照されたい）に転送し、次いで、スレーブノード２は、該データをそれ自身のデータと共にスレーブノード１に転送する。スレーブノード１は、追加すべきデータを有さず、ゆえに該データをスレーブノード０に転送し、スレーブノード０は、該データをそれ自身のデータと共に転送する。結果として、マスタノード１０２は、同期応答フレームと、それに続いてスレーブノード７、６、３、２、および０からのデータを受信する（マスタとラベル付けされた列を参照されたい）。
図１０は、図９と同様に、下流送受信器１２４の見地から、動的な下流送信からのデータ除去および上流送信へのデータ挿入を図示するものの、図１０では、スレーブノード１０４は、マスタノード１０２がデータを下流へ、全てのスレーブノード１０４へ送出し、全てのスレーブノード１０４から戻るデータを受信するように、周辺デバイス１０８としてのセンサおよびアクチュエータの両方と連結されている。また図１０では、データは、その宛先またはその発信元のノードアドレスに基づいて順序付けられる。「Ｙ」とラベル付けされたデータスロットは、データ整合性検査またはデータ訂正のために使用され得る。いくつかの実施形態では、「Ｙ」とラベル付けされたデータスロットは、追加的または代替的に下流データに含まれ得る。
図１１は、図９と同様に、下流送受信器１２４の見地から、動的な下流送信からのデータ除去および上流送信へのデータ挿入の別の実施例を図示するものの、図１１では、データは、逆の順序ではなく逐次的順序で下流および上流に伝達される。各スレーブノード１０４におけるバッファリングは、データを選択的に追加、除去、および／または転送することを可能にする。
上記で論じたように、各スレーブノード１０４は、下流送信もしくは上流送信からデータを除去し得、かつ／または下流送信もしくは上流送信にデータを追加し得る。よって、例えば、マスタノード１０２は、別々のデータサンプルをいくつかのスレーブノード１０４の各々に送信し得、このような各スレーブノード１０４は、それ自身のデータサンプルを除去し、下流スレーブ向けのデータのみを転送し得る。一方、スレーブノード１０４は、下流スレーブノード１０４からデータを受信し、該データを更なるデータと共に転送し得る。できるだけ少ない必要なデータを送信することの１つの利点は、システム１００によって全体として消費される電力量を低減させることである。
システム１００は、具体的にはスレーブノード１０４の下流スロットの使用法の構成を通じて、マスタノード１０２からスレーブノード１０４へのブロードキャスト送信（およびマルチキャスト送信）もサポートし得る。各スレーブノード１０４は、ブロードキャスト送信を処理し、それを次のスレーブノード１０４に渡し得るものの、特定のスレーブノード１０４は、該ブロードキャストメッセージを「消費」し得る（すなわち、該ブロードキャスト送信を次のスレーブノード１０４に渡さない）。
システム１００は、上流送信（例えば、特定のスレーブノード１０４から１つまたは２つ以上の他のスレーブノード１０４へ）もサポートし得る。このような上流送信は、ユニキャスト上流送信、マルチキャスト上流送信、および／またはブロードキャスト上流送信を含んでもよい。上流へのアドレス指定の場合、下流送信に関連して上記で論じたように、スレーブノード１０４は、スレーブノード１０４の上流スロットの使用法の構成に基づいて、データを上流送信から除去するか否かおよび／または上流送信を次の上流スレーブノード１０４に渡すべきか否かを決定し得る。よって、例えば、データは、特定のスレーブノード１０４によって、該データをマスタノード１０２に渡すことに加えて、またはその代わりに、１つまたは２つ以上の他のスレーブノード１０４に渡され得る。このようなスレーブ対スレーブ関係は、例えば、マスタノード１０２を介して構成され得る。
よって、様々な実施形態では、スレーブノード１０４は、情報を選択的に転送、削除、および追加する能力を有するアクティブ／インテリジェントな中継ノードとして動作し得る。各スレーブノード１０４は、それが中でデータを受信／送信する関係するタイムスロット（複数可）を知っているため、スレーブノード１０４は、必ずしもデータの全てを復号／検討することなしにこのような機能をおおむね実行し得、よって、タイムスロットからデータを削除し、またはタイムスロットにデータを追加し得る。スレーブノード１０４は全てのデータを復号／吟味しなくてもよいことがあるにもかかわらず、スレーブノード１０４は、典型的に、それが送信／転送するデータを再クロックする。これは、システム１００の堅牢性を改善し得る。
いくつかの実施形態では、バス１０６は、リングトポロジーにおける一方向性通信のために構成され得る。例えば、図１２は、リングトポロジーにおけるマスタノード１０２および４つのスレーブノード１０４の配置１２００を図示し、様々な実施形態による、配置１２００における一方向性通信のための信号伝送およびタイミングの考慮事項を図示する。このような実施形態では、ノード内の送受信器１２０は、上流通信および下流通信のための２つの双方向性送受信器ではなく、受信専用送受信器（マスタＩＮ）および送信専用送受信器（マスタＯＵＴ）を有し得る。図１２に図示されるリンク層同期スキームでは、マスタノード１０２は、同期制御フレーム（ＳＣＦ）１８０と、任意追加的にそれに続いて様々なスレーブノード１０４に連結された３つのスピーカのための「下流」データ１２０２を送信し（図８〜１１に関連して上記で論じたように、異なるスピーカのためのデータは、任意の好適な順序で配置され得る）、相続く各スレーブノード１０４は、同期制御フレーム１８０を先行するスレーブノード１０４からのあらゆる「上流」データおよびそれ自身の「上流」データと共に転送して、「上流」データ１２０４を提供する（図８〜１１に関連して上記で論じたように、例えば、８つの異なるマイクロホンからのデータは、任意の好適な順序で配置され得る）。
本明細書に記載のように、データは、システム１００の要素間でいくつかの方法のうちのいずれでも通信され得る。いくつかの実施形態では、データは、一連の同期データスロットの一部として、スレーブノード１０４によって上流に（例えば、データスロット１９９を使用して）、またはスレーブノード１０４もしくはマスタノード１０２によって下流に（例えば、データスロット１９８を使用して）、送出され得る。このようなデータの量は、データスロット内のビット数を変更することによって、または特別なデータスロットを含めることによって、調節され得る。システム１００では、データはまた、同期制御フレーム１８０または同期応答フレーム１９７に含めることによって通信され得る。このようにして通信されるデータとしては、ホスト１１０からのＩ２Ｃ制御データ（スレーブノード１０４に関連付けられた周辺デバイス１０８からの応答を含む）、ホスト１１０／マスタノード１０２からスレーブノード１０４への書き込みアクセスおよびスレーブノード１０４からホスト１１０／マスタノード１０２への読み出しアクセスを含み得るスレーブノード１０４のレジスタへのアクセス（例えば、スロットおよびインターフェースの発見および構成のための）、ならびに周辺デバイス１０８からホスト１１０への割込みを介したイベント信号伝送が挙げられる。いくつかの実施形態では、ＧＰＩＯピンは、スレーブノード１０４からマスタノード１０２に情報を伝達するために使用され得る（例えば、マスタノード１０２にＩ２Ｃを介してＧＰＩＯピンをポーリングさせることによって、またはスレーブノード１０４のノード送受信器１２０に割込み要求ピンで割込みを生成させることによって）。例えば、いくつかのこのような実施形態では、ホスト１１０は、情報をＩ２Ｃを介してマスタノード１０２に送出し得、次いで、マスタノード１０２は、その情報をＧＰＩＯピンを介してスレーブに送出し得る。バス１０６を介して送信されるとして本明細書に記載のいずれの種類のデータも、これらの通信経路のうちの任意の１つまたは２つ以上を使用して送信され得る。システム１００内の他の種類のデータおよびデータ通信技法が、本明細書で開示され得る。
本開示の実施形態は、所望のように構成するために、任意の好適なハードウェアおよび／またはソフトウェアを使用してシステム内に実装され得る。図１３は、様々な実施形態による、システム１００においてホストまたはノード（例えば、ホスト１１０、マスタノード１０２、またはスレーブノード１０４）として機能し得るデバイス１３００を概略的に図示する。いくつかのコンポーネントが、デバイス１３００に含まれるとして図１３に図示されているが、これらのコンポーネントのうちの任意の１つまたは２つ以上は、用途に好適なように、省略または複製され得る。
なお、様々な実施形態では、デバイス１３００は、図１３に図示されるコンポーネントのうちの１つまたは２つ以上を含まないことがあるが、デバイス１３００は、該１つまたは２つ以上のコンポーネントを連結するためのインターフェース回路を含んでもよい。例えば、デバイス１３００は、表示デバイス１３０６を含まないことがあるが、表示デバイス１３０６が連結され得る表示デバイスインターフェース回路（例えば、コネクタおよび駆動回路）を含んでもよい。別の一連の実施例では、デバイス１３００は、オーディオ入力デバイス１３２４またはオーディオ出力デバイス１３０８を含まないことがあるが、オーディオ入力デバイス１３２４またはオーディオ出力デバイス１３０８が連結され得るオーディオ入力デバイスインターフェース回路またはオーディオ出力デバイスインターフェース回路（例えば、コネクタおよび支援回路）を含んでもよい。
デバイス１３００は、本明細書に記載の実施形態のうちのいずれかによる、デバイス１３００がバス１０６に連結されるときバス１０６沿いの通信を管理するためのノード送受信器１２０を含んでもよい。デバイス１３００は、ノード送受信器１２０に含まれるか、またはノード送受信器１２０とは別個であり得る処理デバイス１３０２（例えば、１つまたは２つ以上の処理デバイス）を含んでもよい。本明細書で使用する場合、「処理デバイス」という用語は、レジスタおよび／またはメモリからの電子データを処理し、その電子データをレジスタおよび／またはメモリに記憶され得る他の電子データに変換するデバイスの任意のデバイスまたは部分を指し得る。処理デバイス１３０２としては、１つまたは２つ以上のデジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、中央処理装置（ＣＰＵ）、グラフィック処理装置（ＧＰＵ）、暗号プロセッサ、または任意の他の好適な処理デバイスが挙げられる。デバイス１３００は、メモリ１３０４を含んでもよく、メモリ１３０４はそれ自身、揮発性メモリ（例えば、動的ランダムアクセスメモリ（ＤＲＡＭ））、非揮発性メモリ（例えば、読み出し専用メモリ（ＲＯＭ））、フラッシュメモリ、ソリッドステートメモリ、および／またはハードディスクドライブ等の１つまたは２つ以上のメモリデバイスを含んでもよい。
いくつかの実施形態では、メモリ１３０４は、デバイス１３００に本明細書に開示の技法のうちの任意の好適なものを実行させるプログラミング命令の作業用コピーまたは永続的コピーを記憶するために用いられ得る。いくつかの実施形態では、上記に記載の技法を実行するための機械アクセス可能な媒体（非一時的なコンピュータ可読記憶媒体を含む）、方法、システム、およびデバイスは、２線式バスを介した通信のための本明細書に開示の実施形態の例証的な実施例である。例えば、コンピュータ可読媒体（例えば、メモリ１３０４）には、処理デバイス１３０２に含まれる処理デバイスのうちの１つまたは２つ以上によって実行されると、デバイス１３００に本明細書に開示の技法のうちのいずれかを実行させる命令が記憶され得る。
いくつかの実施形態では、デバイス１３００は、別の通信チップ１３１２（例えば、１つまたは２つ以上の他の通信チップ）を含んでもよい。例えば、通信チップ１３１２は、デバイス１３００へのデータ転送およびデバイス１３００からのデータ転送のための無線通信を管理するために構成され得る。「無線」という用語およびその派生語は、変調される電磁放射の使用によって非ソリッド媒体を通じてデータを通信し得る回路、デバイス、システム、方法、技法、通信チャネル等を説明するために使用され得る。該用語は、関連するデバイスがいかなる配線も含まないことは暗示しないものの、いくつかの実施形態では含まないことがある。
通信チップ１３１２は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５年修正）、Ｌｏｎｇ−Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）プロジェクトならびにあらゆる修正、更新、および／または改訂（例えば、Ａｄｖａｎｃｅｄ ＬＴＥプロジェクト、ウルトラ・モバイル・ブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも呼ばれる）等）を含む米国電気電子学会（ＩＥＥＥ）規格を含むが、これらに限定されない、いくつかの無線規格またはプロトコルのうちの任意のものを実装し得る。ＩＥＥＥ８０２．１６準拠の広帯域無線接続（ＢＷＡ）ネットワークは、一般にＷｉＭＡＸネットワークと呼ばれ、ＩＥＥＥ８０２．１６規格の適合性試験および相互運用性試験に合格した製品に対する認証マークであるＷｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを表す頭字語である。１つまたは２つ以上の通信チップ１３１２は、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ（ＧＳＭ（登録商標））、Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ（ＧＰＲＳ）、Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ（ＵＭＴＳ）、Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ（ＨＳＰＡ）、Ｅｖｏｌｖｅｄ ＨＳＰＡ（Ｅ−ＨＳＰＡ）、またはＬＴＥネットワークに従って動作し得る。該１つまたは２つ以上の通信チップ１３１２は、Ｅｎｈａｎｃｅｄ Ｄａｔａ ｆｏｒ ＧＳＭ（登録商標） Ｅｖｏｌｕｔｉｏｎ（ＥＤＧＥ）、ＧＳＭ（登録商標） ＥＤＧＥ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ（ＧＥＲＡＮ）、Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ（ＵＴＲＡＮ）、またはＥｖｏｌｖｅｄ ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作し得る。該１つまたは２つ以上の通信チップ１３１２は、符号分割多重接続（ＣＤＭＡ）、時分割多重接続（ＴＤＭＡ）、Ｄｉｇｉｔａｌ Ｅｎｈａｎｃｅｄ Ｃｏｒｄｌｅｓｓ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＤＥＣＴ）、Ｅｖｏｌｕｔｉｏｎ−Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、およびそれらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ、およびそれ以降と呼ばれる任意の他の無線プロトコルに従って動作し得る。他の実施形態では、通信チップ１３１２は、他の無線プロトコルに従って動作し得る。デバイス１３００は、無線通信を促進し、かつ／または他の無線通信（ＡＭもしくはＦＭ無線送信等の）を受信するアンテナ１３２２を含んでもよい。
いくつかの実施形態では、通信チップ１３１２は、本明細書に記載のバス１０６のためのプロトコル以外のプロトコルを使用して有線通信を管理し得る。有線通信としては、電気通信プロトコル、光通信プロトコル、または任意の他の好適な通信プロトコルが挙げられる。通信チップ１３１２によって有効化され得る有線通信プロトコルの例としては、イーサネット（登録商標）、コントローラエリアネットワーク（ＣＡＮ）、Ｉ２Ｃ、Ｍｅｄｉａ−Ｏｒｉｅｎｔｅｄ Ｓｙｓｔｅｍｓ Ｔｒａｎｓｐｏｒｔ（ＭＯＳＴ）、または任意の他の好適な有線通信プロトコルが挙げられる。
上述のように、通信チップ１３１２は、複数の通信チップを含んでもよい。例えば、第１の通信チップ１３１２は、Ｗｉ−ＦｉまたはＢｌｕｅｔｏｏｔｈ（登録商標）等の近距離無線通信専用であってもよく、第２の通信チップ１３１２は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ−ＤＯその他の長距離無線通信専用であってもよい。いくつかの実施形態では、第１の通信チップ１３１２は、無線通信専用であってもよく、第２の通信チップ１３１２は、有線通信専用であってもよい。
デバイス１３００は、バッテリー／電源回路１３１４を含んでもよい。バッテリー／電源回路１３１４は、１つもしくは２つ以上のエネルギー蓄積装置（例えば、バッテリーもしくはキャパシタ）および／またはデバイス１３００のコンポーネントをデバイス１３００とは別個のエネルギー源（例えば、交流ライン電源、自動車バッテリーによって提供される電圧等）に連結するための回路を含んでもよい。例えば、バッテリー／電源回路１３１４は、図２に関連して上記で論じた上流フィルタリング回路１３２および下流フィルタリング回路１３１を含んでもよく、バス１０６上でバイアスによって充電され得る。
デバイス１３００は、表示デバイス１３０６（または上記で論じたような対応するインターフェース回路）を含んでもよい。表示デバイス１３０６は、例えば、ヘッドアップ表示装置、コンピュータモニタ、プロジェクタ、タッチスクリーン表示装置、液晶表示装置（ＬＣＤ）、発光ダイオード表示装置、またはフラットパネル表示装置等の任意の視覚的インジケータを含んでもよい。
デバイス１３００は、オーディオ出力デバイス１３０８（または上記で論じたような対応するインターフェース回路）を含んでもよい。オーディオ出力デバイス１３０８は、例えば、スピーカ、ヘッドホン、またはイヤホン等の、可聴インジケータを生成する任意のデバイスを含んでもよい。
デバイス１３００は、オーディオ入力デバイス１３２４（または上記で論じたような対応するインターフェース回路）を含んでもよい。オーディオ入力デバイス１３２４は、マイクロホン、マイクロホンアレイ、またはデジタル楽器（例えば、電子楽器デジタルインターフェース（ＭＩＤＩ）出力を有する楽器）等の、音を表す信号を生成する任意のデバイスを含んでもよい。
デバイス１３００は、全地球測位システム（ＧＰＳ）デバイス１３１８（または上記で論じたような対応するインターフェース回路）を含んでもよい。ＧＰＳデバイス１３１８は、当技術分野において公知のように、衛星系システムと連通していてもよく、デバイス１３００の位置を受信し得る。
デバイス１３００は、別の出力デバイス１３１０（または上記で論じたような対応するインターフェース回路）を含んでもよい。該別の出力デバイス１３１０の例としては、オーディオコーデック、ビデオコーデック、プリンタ、他のデバイスに情報を提供するための有線送信器もしくは無線送信器、または更なる記憶デバイスが挙げられる。なお、本明細書に記載の周辺デバイス１０８のうちの任意の好適なものが、該別の出力デバイス１３１０に含まれてもよい。
デバイス１３００は、別の入力デバイス１３２０（または上記で論じたような対応するインターフェース回路）を含んでもよい。該別の入力デバイス１３２０の例としては、加速度計、回転儀、画像取込デバイス、キーボード、マウス、スタイラス、タッチパッド等のカーソル制御デバイス、バーコード読取り機、クイックレスポンス（ＱＲ）コード読取り機、または無線周波数識別（ＲＦＩＤ）読取り機が挙げられる。なお、本明細書に記載のセンサまたは周辺デバイス１０８のうちの任意の好適なものが、該別の入力デバイス１３２０に含まれてもよい。
デバイス１３００に関連して上記に記載した表示装置、入力デバイス、出力デバイス、通信デバイス、またはメモリデバイスのうちの任意の好適なものが、システム１００の周辺デバイス１０８として機能してもよい。代替的または追加的に、デバイス１３００に関連して上記に記載した表示装置、入力デバイス、出力デバイス、通信デバイス、またはメモリデバイスのうちの好適なものは、ホスト（例えば、ホスト１１０）またはノード（例えば、マスタノード１０２もしくはスレーブノード１０４）に含まれ得る。
より低いサンプルレートをサポートするためのデシメーションおよびより高いサンプルレートをサポートするための複数のスロットの使用
いくつかの実施形態では、バス１０６のノードは、単一の高帯域オーディオサンプルレート（例えば、４４．１ｋＨｚ〜４８ｋＨｚ）をサポートし得る。しかしながら、多くのデジタルオーディオ信号は、バス１０６によってサポートされる全オーディオスペクトルを必ずしも常に必要とするわけではない。例えば、いくつかのオーディオ雑音除去用途は、バス１０６を介して送信されているオーディオ信号のうちのいくつかについては、全帯域を必要とはしないことがある。全帯域を必要としない信号をデシメートすることによって、複数のチャネルが、単一のオーディオストリーム内に「詰め込まれ」得、バス１０６沿いの異なるスレーブノード１０４に独立して分配され得る。例えば、デシメートされたオーディオストリームとしては、マルチチャネルの雑音除去ストリーム、マルチチャネルのアクティブサウンドオーディオ、または他のより低帯域ストリームが挙げられる。４０ｋＨｚよりも低いサンプリングレートは、例えば、人の音声、低品質オーディオ、およびＦＭラジオの送信用には十分であり得る。
等時性デジタルオーディオネットワーク（例えば、バス１０６）内では、複数のオーディオストリームを提供するための従来の手法は、通常、最も高いオーディオ帯域のチャネルのニーズによって選択されるサンプルレートで全てのストリームが提供されることを必要とする。他の全てのチャネルは、その同じ高サンプルオーディオレートを維持するように強制され得、したがって、その高サンプルオーディオレートが必要でない場合はデジタルスループットが浪費され得る。デジタルバスの全スループットに限りがある以上、この従来の冗長性は、可能な送信チャネル数を低下させ得る。
そうではなくて、オーディオがデシメートされる場合、バス１０６は、マスタノード１０２においてストリームを多重化しスレーブノード１０４において１つまたは２つ以上のチャネルを選択的に聴取または受信することによって、複数のオーディオチャネルが単一のオーディオスロット内で送信されることを可能にし得る。
デジタルオーディオ信号がバス１０６のスーパーフレームレートよりも高いサンプルレートを必要とする場合、オーディオ信号を複数のチャネルを介して（例えば、単一のスーパーフレーム１９０内の複数のデータスロットにおいて）送信することによって、バス１０６を使用してより高いサンプルレートをサポートすることも可能である。例えば、スレーブノード１０４は、複数のデータスロットを使用してスーパーフレームレートよりも高いサンプルレートで送信し得る（例えば、２つのデータスロットでスーパーフレームレートを二倍にする、４つのデータスロットでスーパーフレームレートを四倍にする等）。４８ｋＨｚよりも高いサンプリングレートは、例えば、より高品質のオーディオ（例えば、プロフェッショナルオーディオ）およびＤＶＤオーディオに望ましいことがある。
スレーブノード１０４において２倍および４倍のサンプリングレートをサポートするため、マスタノード１０２は、そのホスト１１０へのサンプリング周波数インターフェースにおいて、２倍および４倍のＴＤＭデータチャネル数を使用し得る。サンプルレートを増大させるため、複数のチャネルの全体および／またはチャネルの一部が使用され得る。
いくつかの実施形態では、単一の周辺デバイス１０８（スレーブノード１０４に関連付けられた）のためのデータが、下流データスロット１９８のうちの複数を占有し得る。このデータは、例えば、オーディオデータであってもよい。いくつかの実施形態では、単一の周辺デバイス１０８（スレーブノード１０４に関連付けられた）からのデータが、上流データスロット１９９のうちの複数を占有し得る。例えば、図１４は、本明細書に記載のバスプロトコルの様々な実施形態による、２線式バス１０６に沿った情報のやりとりの例を図示する。図１４の「マスタ送信」列に示されるように、１つの下流データスロットは、スレーブノード１に関連付けられたスピーカ宛てのスピーカデータによって占有され得、２つの下流データスロット（ＳＤ２（１）およびＳＤ２（２））は、スレーブノード２に関連付けられたスピーカ宛てのスピーカデータによって占有され得る。よって、スレーブノード２に関連付けられたスピーカは、スレーブノード１に関連付けられたスピーカのレートの２倍でデータを受信し得る。複数のデータスロットの類似的な使用は、上流データスロット１９９において発生してもよい。
いくつかの実施形態では、第１のスーパーフレーム１９０の上流データスロット１９９内の特定のデータスロットが第１の周辺デバイスからのデータを含んでもよい一方、第２のスーパーフレーム１９０の上流データスロット１９９内のその特定のデータスロットは第２の異なる周辺デバイスからのデータを含んでもよい。例えば、図１４の「マスタ受信」列内の第１の同期応答フレームの後に示されるように、第１の上流データスロットはスレーブノード１に関連付けられたマイクロホンからのマイクロホンデータによって占有され得、第２の上流データスロットはスレーブノード０（ＭＤ０Ａ）に関連付けられたマイクロホンＡからのマイクロホンデータによって占有され得る。図１４の「マスタ受信」列内の第２の同期応答フレームの後に示されるように、第１の上流データスロットはスレーブノード１に関連付けられたマイクロホンからのマイクロホンデータによって占有され得るが、第２の上流データスロットはスレーブノード０（ＭＤ０Ｂ）に関連付けられたマイクロホンＢからのマイクロホンデータによって占有され得る。よって、スレーブノード１に関連付けられたマイクロホンは、スレーブノード１０４に関連付けられたマイクロホンのレートの２倍でバス１０６上でデータを提供し得る。複数のデータスロットの類似的な使用は、下流データスロット１９８において発生してもよい。図１４は同じスレーブノードに関連付けられた複数の周辺デバイスが特定の上流データスロットを共有する実施例を図示しているものの、いくつかの実施形態では、異なるスレーブノードに関連付けられた複数の周辺デバイスが特定の上流データスロットを共有し得る。
上述のように、スレーブノード１０４は、Ｉ２Ｓ／ＴＤＭバスを介して（例えば、ノード送受信器１２０のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７を使用して）周辺デバイス１０８と連結され、スーパーフレームレートよりも低いレートで周辺デバイス１０８と通信し得る。スレーブノード１０４における設定は、スレーブ対周辺装置の通信がスーパーフレームレートに対してどの係数で低減されるか（例えば、２の係数、４の係数等）を決定し得、スレーブノード１０４に連結された複数の周辺デバイス１０８（または単一の周辺デバイス１０８への複数のチャネル）は、時分割多重化によってスレーブノード１０４とマスタノード１０２との間の通信スロットを共有し得る（例えば、２つの周辺デバイス１０８がマスタノード１０２とスレーブノード１０４との間の所与の通信スロットに交互にデータを載せ得る）。いくつかの実施形態では、データレートが低減されるときに「低減データレート」の周辺デバイス１０８がデータをスレーブノード１０４に送り返すのに長時間かかる場合、スレーブノード１０４は、データがマスタノード１０２に送信されるべき時間に先立って整数の数のスーパーフレームにおいてＳＹＮＣ信号を周辺デバイス１０８に送信し得る（該整数は、スレーブノード１０４に記憶される）。
いくつかの実施形態では、ノード送受信器１２０のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７は、スーパーフレームレートに対して低減レートで動作し得る。例えば、４８ｋＨｚのスーパーフレームレートにおける許容可能な低減レートとしては、２４ｋＨｚ、１２ｋＨｚ、６ｋＨｚ、４ｋＨｚ、３ｋＨｚ、２．４ｋＨｚ、２ｋＨｚ、１．７１ｋＨｚ、および１．５ｋＨｚが挙げられる。ノード送受信器１２７は、上流または下流のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７によって受信されるデータを送出し得る。異なるスレーブノード１０４のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７は、異なるレートで動作し得る。いくつかの実施形態では、マスタノード１０２のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７は、システム１００内の最も高いデータレートで動作し得る。
いくつかの実施形態では、バス１０６上のデータスロットは、連続的なフルオーディオレート（例えば、４８ｋＨｚ）で駆動されるように、またはデータを含まないスーパーフレーム１９０のデータスロットを飛ばすことによって低減レートで駆動されるように（例えば、システム１００内の周辺デバイス１０８として「低減サンプリングレート」のマイクロホンノードしか存在しない場合）、構成され得る。この手法は、バス１０６上のチャネル帯域を増大させることなしにバス１０６上の活動レベルを低減させることによって、電力を節約し得る。
いくつかの実施形態では、バス１０６上のデータスロットは、連続的なフルオーディオレートで駆動されるように、またはスーパーフレーム１９０のデータスロットを飛ばすことなしに特定のスレーブノード１０４のバスデータスロットを複数のＩ２Ｓ／ＴＤＭチャネルに時分割することによって低減レートで駆動されるように、構成され得る。この手法は、異なる種類の周辺デバイス１０８がバス１０６に沿ってスレーブノード１０４に連結されているとき有利であり得る（例えば、スレーブノード１０４に連結された多軸加速度計、別のスレーブノード１０４に連結されたマイクロホンノードまたは増幅器ノード等）。この手法は、バス１０６上のチャネル帯域を増大させ、いくらかの電力を節約し得る。
バス１０６上のノードは、低減レート動作に関する構成情報を記憶するために、１つまたは２つ以上のレジスタを含んでもよい（例えば、メモリ１３０４内に）。例えば、Ｉ２ＳＲＲＡＴＥレジスタは、スーパーフレームレートを低減Ｉ２Ｓレートに分割するために使用され得るフィールドＲＲＤＩＶを定義し得る。例えば、上記で論じたように、４８ｋＨｚのスーパーフレームレートの場合、ＲＲＤＩＶは、いくつかの実施形態では、２４ｋＨｚ、１２ｋＨｚ、６ｋＨｚ、４ｋＨｚ、３ｋＨｚ、２．４ｋＨｚ、２ｋＨｚ、１．７１ｋＨｚ、または１．５ｋＨｚの低減レートに設定され得る。Ｉ２ＳＲＲＡＴＥレジスタは、バス１０６上で低減レートデータスロットを有効化させるために使用され得る制御ビットＲＢＵＳも含んでもよい。いくつかの実施形態では、Ｉ２ＳＲＲＡＴＥレジスタは、その値がバスの全てのノード内で必ず同じになるようにするためにマスタ専用、自動ブロードキャストとして定義され得る一方、他の実施形態では、このようである必要はない。
Ｉ２ＳＲＡＴＥレジスタは、スレーブノードのＩ２Ｓ／ＴＤＭレートをスーパーフレームレートの整数倍として選択するために使用されるフィールド（例えば、３ビットフィード）を含んでもよく、またはスーパーフレームレートの分数である。Ｉ２ＳＲＡＴＥレジスタは、スーパーフレームレートを満たすためにＩ２Ｓ／ＴＤＭデータの低減または複製を確実化することによって増大レートのスレーブノード１０４におけるＲＸデータの取扱いを制御するために使用されるＲＥＤＵＣＥビットも含んでもよい。共有フィールドは、バス１０６上のデータスロットの共有の有効化を可能にし得る。
Ｉ２ＳＲＲＣＴＬレジスタは、ノードの処理デバイス１３０２が、新しい低減レートのサンプルを含むフルレートフレームを追跡することを許可するために使用されるビットを提供し得る。Ｉ２ＳＲＲＣＴＬレジスタ内のＥＮＶＬＳＢビットを設定すると、新しくサンプルが送信されるときに各データチャネルの最下位ビット（ＬＳＢ）が設定され、さもなければクリアされる結果となり得る。Ｉ２ＳＲＲＣＴＬ内のＥＮＸＢＩＴビットを設定すると、各データチャネルのデータワードのＬＳＢの後の特別なビットが利用される結果となり得る。この特別なビットは、新しくサンプルが送信されるとき設定され、さもなければクリアされ得る。いくつかの実施形態では、データワード長は、チャネル幅より小さくてもよく（例えば、３２ビットのＩ２Ｓチャネルにおいて２４ビットデータワード）、この特別なビットは、新しいサンプルを指示し得る（一方、チャネル内の残りのビットは、依然としてエラーデータを指示し得る）。Ｉ２ＳＲＲＣＴＬレジスタ内のＥＮＳＴＲＢビットを設定すると、ＡＤＲ１ピンを、低減レートデータが更新されたフレームを指示するストロボとして構成し得る。Ｉ２ＳＲＲＣＴＬレジスタ内のＥＮＣＨＡＮビットを設定すると、「フルレート」ノードの場合、該ノードを、低減レートデータが更新されたフレームを指示する特別なＩ２Ｓ／ＴＤＭデータチャネルを生成するように構成し得る。
Ｉ２ＳＲＲＳＯＦＦＳレジスタは、低減レートのスレーブノード１０４内のＳＹＮＣエッジをスーパーフレームのインクリメントによって移動させるために使用されるフィールドを提供し得る。Ｉ２ＳＲＲＳＯＦＦＳレジスタのＲＲＳＯＦＦＳＥＴフィールドは、低減レートのスレーブノード１０４のＳＹＮＣエッジをいくつかのスーパーフレームの分早く移動させるために使用される値を記憶し得る。このレジスタは、Ｉ２Ｓ／ＴＤＭ受信データがアクセス時間の２つ以上のスーパーフレーム１９０を必要とするとき、バス１０６を介して転送されている低減レートデータのレイテンシを最小化するために使用され得る。いくつかの実施形態では、低減レートのスレーブノード１０４において、アクティブなＳＹＮＣエッジは、データがホスト１１０または他のプロセッサに送信されるべきよりも２個のスーパーフレーム１９０の分前に発生し得る。ＲＲＳＯＦＦＳＥＴをＮに設定すると、ＳＹＮＣエッジをＮ個のスーパーフレームの分早く発生させ得る。受信データは、ＲＲＳＯＦＦＳＥＴの値にかかわらず、依然として同じスーパーフレーム１９０内でバス１０６上を送信され得る。
補助電力およびバッテリー電力の送信
上記で論じたように、スレーブノード１０４は、それら自身の電源によってローカルで電力供給され得、かつ／またはバス１０６から電力を取り出し得る。いくつかの実施形態では、スレーブノード１０４は、周辺デバイス１０８としてスレーブノード１０４に関連付けられた増幅器に電力供給するための補助出力電力を取り出し、十分なオーディオを増幅器によって（およびことによると、同じまたは異なるスレーブノード１０４に接続された他の増幅器との組み合わせにおいて）生成し、スピーカに電力供給し得る。増幅器は、「インテリジェント」であってもよく（例えば、それ自身のデジタル信号処理能力を有する）、またはそうでなくてもよい（例えば、デジタル信号処理なし）。
バス１０６を介して補助電力を送信することは、スレーブノード１０４の主要ローカル電源が停電する緊急状態において特に有利であり得る。車両では、例えば、警告メッセージおよび他のアラートが依然としてオーディオシステムを介して送信され得る。バス１０６から補助電力を取り出すことは、ローカル電源の（例えば、アクティブスピーカと関連付けられた）スレーブノード１０４への接続および配線に関連するコストも排除し得る。
なお、バス１０６が電力をスレーブノード１０４に供給する実施形態では、バス１０６は、ローカル蓄電をサポートする電流を提供し得（例えば、１つまたは２つ以上のバッテリー、キャパシタ、スーパーキャパシタを充電するため）、それによって、スレーブノード１０４（例えば、オーディオ増幅器）に関連付けられた周辺デバイス１０８に電力供給するための更なるローカル電力またはファントム電源の必要性を低減または排除する。いくつかの実施形態では、バス１０６から到来する限られた電力は、ローカルエネルギー蓄積装置を有するスレーブノード１０６にフィードするために使用され得、エネルギー蓄積装置は、ピーク電力需要時には必要なエネルギーを提供する一方、低電力需要時に充電される。これは、高い波高率を有するオーディオ信号に応用される場合、特に有利であり得る。いくつかの実施形態では、ローカルバッテリーは、ローカルで電力供給されるスレーブノード１０４においても有用であり得る（例えば、ローカル電源の線径を低減させるために）。
図１５は、スレーブノード１０４がエネルギー蓄積装置１５０２および周辺デバイス１０８（例えば、スピーカ）に連結されている配置１５００のブロック図である。いくつかの実施形態では、スレーブノード１０４は、バス１０６から電力を取り出し得（例えば、図１および２に関連して上記で論じたように）、少なくとも部分的にエネルギーをエネルギー蓄積装置１５０２に蓄積するためにその電力を使用し得る。エネルギー蓄積装置１５０２は、キャパシタまたはバッテリー等の任意の好適なエネルギー蓄積装置を含んでもよい。特に、スレーブノード１０４のノード送受信器１２０（図示せず）は、バス１０６を介して電圧バイアスを受信する電源回路１３１４を含み、電圧バイアスからのエネルギーをエネルギー蓄積装置１５０２に提供し得る。スレーブノード１０４は、スピーカ１０８を駆動するためにエネルギー蓄積装置１５０２を選択的に使用し得る。いくつかの実施形態では、スレーブノード１０４は、バス１０６上に電力を運び、別のスレーブノード１０４に電力を供給するために、エネルギー蓄積装置１５０２を選択的に使用し得る。エネルギー蓄積装置１５０２は、増幅器、送受信器、および／もしくは他のコンポーネントまたは周辺デバイス１０８（例えば、デジタル信号プロセッサ、ＡＤＣ、ＤＡＣ、バッテリー管理回路等）に接続し得る。
スピーカとマイクロホンの両方を周辺デバイスとして有するノード
いくつかの実施形態では、スレーブノード１０４は、周辺デバイス１０８としてのスピーカと関連付けられ得（主に下流通信を使用して）、周辺デバイス１０８としてのマイクロホンと関連付けられ得（主に上流通信を使用して）、またはスピーカおよびマイクロホンの組み合わせと関連付けられ得る（バス１０６によってサポートされる上流通信および下流通信の両方を使用して）。スレーブノード１０４のスピーカおよびマイクロホンの数は、用途に応じて変動し得、任意の好適な組み合わせであってよい。周辺デバイスとしてのスピーカおよびマイクロホンの両方に関連付けられたスレーブノード１０４のいくつかの実施例を本明細書に記載する。これらの実施形態のうちのいくつかでは、スレーブノード１０４のノード送受信器１２０の周辺デバイス通信回路（Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７、Ｉ２Ｃ送受信器１２９、または１つもしくは２つ以上の割込み要求能力を有するＧＰＩＯピン等）は、少なくとも１つのスピーカおよび少なくとも１つのマイクロホンと通信し得る。ホスト１１０は、（マスタノード１０２を介して）データをバス１０６上にプッシュして、これらのデバイスと通信し、かつ／またはこれらのデバイスから（マスタノード１０２を介して）バス１０６からのデータを受信し得る。
衝突時におけるセンシング
システム１００が車両に含まれるいくつかの実施形態では、バス１０６は、衝突時に車両の保全性および事故のレベルを理解する助けとして、デジタルネットワークを提供し得る。マイクロホンおよび／または他のセンサ（周辺デバイス１０８内に含まれる）は、関連付けられたスレーブノード１０４付近の環境状態を感知するために使用され得、感知された情報は、車両の安全性および保全性に関する情報を収集することを希望するアプリケーションへと上流または下流に送信され得る。他の感知の例としては、数あるなかでも、超音波センサ、視覚センサ、または電気機械センサ（例えば、加速度計および回転儀）が挙げられる。
会議システム
いくつかの実施形態では、システム１００は、あるスレーブノード１０４（または複数のスレーブノード１０６）に関連付けられたマイクロホンによってサンプリングされたオーディオを、別のスレーブノード１０４（または複数の他のスレーブノード１０４）に関連付けられたスピーカに分散し得る。例えば、バス１０６は、オーディオ通信が乗客と運転手との間で、運転手から後部座席へ、または任意の一対の場所の間で提供され得るように、車両（例えば、自動車、リムジン、バス、ミニバン、航空機等）周辺で取得したローカルなマイクロホン情報を分配し得る。システム１００のいくつかの実施形態は、スレーブノード１０４のうちの任意の１つに関連付けられたマイクロホンによってサンプリングされたオーディオを、バス１０６によって提供されるオーディオネットワーク内の多くの他のスレーブノード１０４に、ブロードキャストし得る。バス１０６は、任意の好適な２点間で任意の他のデータも送信し得る（例えば、メッセージ、データファイル、コンテンツストリーム等）。
いくつかの実施形態では、スレーブノード１０４は、マイクロホンおよび会議ユーザインターフェース要素と通信する周辺デバイス通信回路（ノード送受信器１２０のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７、Ｉ２Ｃ送受信器１２９、または割込み要求能力を有する１つもしくは２つ以上のＧＰＩＯピン等）を含んでもよい（例えば、周辺デバイス１０８として）。ユーザは、マイクロホンからのオーディオをバス１０６に連結された別のデバイスに提供することを希望するとき、会議ユーザインターフェース要素を作動させ得る。会議ユーザインターフェース要素は、例えば、ボタン、身振り認識デバイス、（例えば、会議を開始および終了するコマンドを認識する音声認識タスクを実行し得る処理デバイスに連結された）マイクロホン、またはタッチスクリーン表示器の指定された部分であってもよい。会議ユーザインターフェース要素がユーザによって作動されると、スレーブノード１０４は、マイクロホンからのデータを、１つまたは２つ以上の他のデバイス（例えば、ノードまたはホスト１１０）による受信および／または再生のために、バス１０４上の上流および／または下流に提供し得る。いくつかの実施形態では、ホスト１１０は、マイクロホンデータを受信し得、それを再生のためにバス１０６上の別のスレーブノード１０４にルーティングし得る。スレーブノード１０４は、会議ユーザインターフェース要素の作動に応答して、マイクロホンデータの発信元および／またはマイクロホンデータの所望の宛先（ａ）を示すルーティングデータも提供し得る。
例えば、図１６は、ホスト１１０、マスタノード１０２、および２つのスレーブノード１０４、ならびにそれらに関連付けられた周辺デバイス１０８の配置１６００を、配置１６００のホスト１１０によって実行され得る、配置１６００にわたってオーディオを選択的にルーティングする方法１６０２の流れ図と共に、描く。配置１６００では、スレーブノード０は、単一のスピーカと関連付けられ得る一方、スレーブノード１は、スピーカ、マイクロホン、および上記で論じた会議ユーザインターフェース要素として機能するボタンと関連付けられ得る。方法１６０２は、配置１６００内のデータのルーティングに対する「ホスト中心型」手法を表し得る。
１６０４において、ホスト１１０は、音楽０をスレーブノード０に提供し得る。音楽０は、「通常」動作中にスレーブノード０にルーティングされる任意の所望のデータストリームを表す。いくつかの実施形態では、音楽０は、ビデオデータ、音声データ、または任意の他の好適なデータであってもよい。ホスト１１０は、１６０４において、本明細書に開示の任意のバスプロトコルを使用して、マスタノード１０２を介してバス１０６を介して音楽０をスレーブノード０に提供し得る。
１６０６において、ホスト１１０は、音楽１をスレーブノード１に提供し得る。音楽１は、「通常」動作中にスレーブノード１にルーティングされる任意の所望のデータストリームを表す。いくつかの実施形態では、音楽１は、ビデオデータ、音声データ、または任意の他の好適なデータであってもよい。ホスト１１０は、１６０６において、本明細書に開示の任意のバスプロトコルを使用して、マスタノード１０２を介してバス１０６を介して音楽１をスレーブノード１に提供し得る。
１６０８において、ホスト１１０は、スレーブノード１からボタンデータを受信し得る。ボタンデータは、ボタンの状態（例えば、ボタンがユーザによって押下されたかどうか）を示し得る。ホスト１１０は、１６０８において、本明細書に開示の任意のバスプロトコルを使用して、マスタノード１０２を介してバス１０６を介してスレーブノード１からボタンデータを受信し得る。
１６１０において、ホスト１１０は、スレーブノード１からマイクロホンデータを受信し得る。マイクロホンデータは、スレーブノード１に関連付けられた周辺デバイス１０８としてのマイクロホンによって取り込まれたオーディオデータであってもよい。ホスト１１０は、１６１０において、本明細書に開示の任意のバスプロトコルを使用して、マスタノード１０２を介してバス１０６を介してスレーブノード１からマイクロホンデータを受信し得る。
１６１２において、ホスト１１０は、１６０８において受信したボタンデータが、ボタンがユーザによって押されたことを示しているかどうか決定し得る。１６１２において、ホスト１１０がボタンは押されていないと決定すると、ホスト１１０は、１６０４に戻り、音楽０をスレーブノード０に提供し続け得る。
１６１２において、ホスト１１０がボタンが押されたと決定すると、ホスト１１０は、１６１４に進み、スレーブノード１からのマイクロホンデータをスレーブノード０に提供し得る。ホスト１１０は、音楽１の代わりにマイクロホンデータをスレーブノード１に提供し、マイクロホンデータのために音楽１を中断し得る。スレーブノード１は、マイクロホンデータをそれに関連付けられたスピーカに提供し、よって、スレーブノード１に関連付けられたマイクロホンによって収集されたオーディオをスレーブノード０に関連付けられたスピーカに提供し得る。１６１４において、ホスト１１０は、本明細書に開示の任意のバスプロトコルを使用して、マスタノード１０２を介してバス１０６を介してマイクロホンデータをスレーブノード１に提供し得る。
１６１６において、ホスト１１０は、音楽１をスレーブノード１に提供することを中断し得（スレーブノード１に関連付けられたマイクロホンがそのデータをバス上の他のデバイスに送信している間、スレーブノード１に関連付けられたスピーカを静かにするため）、次いで１６１２に戻り、ボタンが依然として押されているかどうか決定し得る。いくつかの実施形態では、１６１６において、ホスト１１０は、音楽１のボリュームを、その提供を中断する代わりに、低減させ得る。いくつかの実施形態では、１６１６において、ホスト１１０は、音楽１のボリュームを、その提供を中断する代わりに、消音し得る。
図１７は、様々な実施形態による、配置１５００にわたってのオーディオの選択的ルーティングの間に、図１６の配置１６００のスレーブノード０によって実行され得る方法１７００の流れ図である。方法１７００は、配置１６００内のデータのルーティングに対する「スレーブ中心型」手法を表し得る。
１７０２において、スレーブノード０は、ホスト１１０から音楽０を受信し得る。１６０４に関連して上記で論じたように、音楽０は、「通常」動作中にスレーブノード０にルーティングされる任意の所望のデータストリームを表す。いくつかの実施形態では、音楽０は、ビデオデータ、音声データ、または任意の他の好適なデータであってもよい。１７０２において、ホスト１１０は、本明細書に開示の任意のバスプロトコルを使用して、マスタノード１０２を介してバス１０６を介して音楽０をスレーブノード０に提供し得る。
１７０４において、スレーブノード０は、スレーブノード０に関連付けられた周辺デバイス１０８としてのスピーカに音楽０を提供し得る。応答して、スピーカは、音楽０を可聴信号として出力し得る。
１７０６において、スレーブノード０は、スレーブノード１からボタンデータを受信し得る。ボタンデータは、スレーブノード１に関連付けられたボタンの状態（例えば、ボタンがユーザによって押下されたかどうか）を示し得る。いくつかの実施形態では、スレーブノード０は、バス１０６を介して直接スレーブノード１からボタンデータを受信し得る（例えば、データが先ずマスタノード１０２に行く必要なしに）。いくつかの実施形態では、スレーブノード０は、マスタノード１０２を介して、かつ／またはホスト１１０を介してスレーブノード１からボタンデータを受信し得る。一般に、１７０６において、スレーブノード０は、本明細書に開示の任意のバスプロトコルを使用して、スレーブノード１からボタンデータを受信し得る。
１７０８において、スレーブノード０は、スレーブノード１からマイクロホンデータを受信し得る。マイクロホンデータは、スレーブノード１に関連付けられた周辺デバイス１０８としてのマイクロホンによって取り込まれたオーディオデータであってもよい。いくつかの実施形態では、スレーブノード０は、バス１０６を介して直接スレーブノード１からマイクロホンデータを受信し得る（例えば、データが先ずマスタノード１０２に行く必要なしに）。いくつかの実施形態では、スレーブノード０は、マスタノード１０２を介して、かつ／またはホスト１１０を介してスレーブノード１からマイクロホンデータを受信し得る。一般に、１７０８において、スレーブノード０は、本明細書に開示の任意のバスプロトコルを使用して、スレーブノード１からマイクロホンデータを受信し得る。
１７１０において、スレーブノード０は、１７０６において受信したボタンデータが、ボタンがユーザによって押されたことを示しているかどうか決定し得る。１７１０において、スレーブノード０がボタンは押されていないと決定すると、スレーブノード０は、１７０２に戻り、ホスト１１０から音楽０を受信し続ける。
１７１０において、スレーブノード０がボタンが押されたと決定すると、スレーブノード０は、１７１２に進み、マイクロホンデータをスレーブノード０に関連付けられたスピーカに提供し得る。スレーブノード０は、音楽０の代わりにマイクロホンデータをスピーカに提供し、マイクロホンデータのために音楽０を中断し得る。スレーブノード０は、次いで、１７１０に戻り、ボタンが依然として押されているかどうか決定し得る。
音声通話のルーティング
いくつかの実施形態では、システム１００は、単一の受信器からの着信音声通話および発信音声通話をルーティングする（例えば、車両内の異なる位置にわたって通話をルーティングする）ためのデジタルオーディオネットワークを提供し得る。低レイテンシの下流チャネルおよび上流チャネルを活かして、高品質の音声通話が、車両全体にわたって多くの興味深い方法でルーティングされ得る。
いくつかの実施形態では、スレーブノード１０４は、無線送受信器と連結された周辺デバイス通信回路（ノード送受信器１２０のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７、Ｉ２Ｃ送受信器１２９、または割込み要求能力を有する１つもしくは２つ以上のＧＰＩＯピン等）を周辺デバイス１０８として含んでもよい。無線送受信器は、音声通話を受信し得、スレーブノード１０４は、音声通話を表すデータをバス１０６上に載せ得る（例えば、上流または下流へ）。
例えば、図１８は、無線送受信器がスレーブノード１に関連付けられた周辺デバイス１０８内に含まれるシステム１００の実施形態を描く。スレーブノード１は、本明細書に開示の任意のバスプロトコルに従って、無線送受信器から音声通話データを受信し得、それをシステム１００内の（上流および／または下流の）他のデバイスに提供し得る。スレーブノード１はまた、本明細書に開示の任意のバスプロトコルに従って、システム１００内の任意の他のデバイスからデータを受信し、発信音声送信に含めるためにそれを無線送受信器に提供し得る。
別の実施例では、図１９は、無線送受信器１９０２がホスト１１０に連結されている（例えば、任意の好適な通信プロトコルを使用して）システム１００の実施形態を描く。ホスト１１０は、本明細書に開示の任意のバスプロトコルに従って、無線送受信器１９０２からデータを受信し、それをシステム１００内の他のデバイスに提供し得る。ホスト１１０はまた、本明細書に開示の任意のバスプロトコルに従って、システム１００内の任意の他のデバイスからデータを受信し、発信音声送信に含めるためにそれを無線送受信器１９０２に提供し得る。
通信受信器および通信送信器
音声通話から無線送受信器に関連して上記で論じたように、バス１０６に接続されたスレーブノード１０４の周辺デバイス１０８としてスピーカおよびマイクロホンを提供する代わりに、またはそれに加えて、スレーブノード１０４は、周辺デバイス１０８として、１つまたは２つ以上の通信送受信器に関連付けられ得る。このような送受信器の例としては、Ｂｌｕｅｔｏｏｔｈ（登録商標）モジュール、ニアフィールド送受信器、無線インターネット送受信器、イーサネット（登録商標）送受信器、イーサネット（登録商標）オーディオビデオブリッジング（ＥＡＶＢ）送受信器、モノのインターネット（ＩｏＴ）アプリケーションにおいてデータを送信するために使用される送受信器等が挙げられる。システム１００は、下流オーディオ通信および上流オーディオ通信だけでなくストリーミング通信も提供するようにバス１０６を拡張する物理層通信リンクを事実上提供し得る。オーディオ情報、ビデオ情報、および任意の好適な情報が、バスを使用して同期的に送信され得る（Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７およびＩ２Ｃ送受信器１２９に関連して上記で論じたように、データは、オーディオＩ２Ｓ／ＴＤＭ、Ｉ２Ｃ、ＩＲＱ等と同時に送信される）。この機能は、時間符号化された媒体を供給および受信するために、または異なるデータストリーム間のタイミングが重要である用途において、特に有利であり得る。図１８および１９を参照して上記で論じた実施形態は、任意の好適な通信受信器および通信送信器にも当てはまり得る。
例えば、いくつかの実施形態では、スレーブノード１０４に関連付けられたＢｌｕｅｔｏｏｔｈ（登録商標）モジュールは、信号がシステム１００内の他のデバイスに供給され得るように、モバイルデバイスと通信し、Ｂｌｕｅｔｏｏｔｈ（登録商標）を介してバス１０６に（例えば、スレーブノード１０４またはマスタノード１０２に）信号を送信し得る（例えば、オーディオ信号は、バス１０６に接続されたスレーブノード１０４に関連付けられたスピーカによって再生され得る）。より一般には、本明細書に開示のバスプロトコルは、他の通信システムへのブリッジとして、かつ／または複数の通信システムをブリッジするために、使用され得る。
コンテンツのルーティング
いくつかの実施形態では、システム１００は、オーディオコンテンツが任意の１つまたは２つ以上のスレーブノード１０４にローカルで送信されることを可能にするデジタルオーディオネットワークを提供し得る。例えば、システム１００は、デジタルオーディオネットワークの異なる部分（例えば、リアチャネル、フロントチャネル、車両の特定の座席にあるスピーカ等）にオーディオを選択的にルーティングするように構成され得る。この機能の例は、図１６および１７を参照して上記で論じた。オーディオに加えて、このような選択的なルーティングは、任意の他の好適な種類のストリーミングコンテンツに応用され得る。
自動ミキシング
いくつかの実施形態では、システム１００によって有効化されるノード間通信は、周辺デバイス１０８に含まれる多くのマイクロホンからオーディオ信号を収集し、システム１００によって実装されるデジタル分散オーディオネットワーク内のダブルトークおよび／またはエコーを防止するために使用され得る。特に、バス１０６上の異なるスレーブノード１０４は、バス１０６上で送信されているオーディオ信号の存在を認識してもよく、応答してオーディオ出力を調節することによって調整してもよい。図１６および１７に関連して上記で示したように、複数のオーディオソースをどのように適切に調整するかに関する制御上の意思決定は、分散方式で（例えば、１つまたは２つ以上のスレーブノード１０４に含まれる処理デバイス１３０２によって）、または中央集中方式で（例えば、マスタノード１０２に含まれる処理デバイス１３０２もしくはホスト１１０によって）なされ得る。
ビームフォーミング
いくつかの実施形態では、バス１０６上の複数のスレーブノード１０４に同期オーディオコンテンツを供給および収集するシステム１００の能力は、ビームフォーミング用途をサポートし得る。このような用途としては、スピーカがどこに位置するか検出すること、および／または出力オーディオが必ず特定の区域に焦点化されるように（ただし、該区域外では低減した可聴度もしくは不可聴な状態で）ビームフォーミングすることが挙げられる。任意の好適なオーディオ焦点化送信または受信の用途も、システム１００を活用し得る。
マイクロホンの接続性
いくつかの実施形態では、システム１００は、既存のアナログマイクロホン、コネクタ、および前置増幅器と互換性があり、標準３心シールドマイクロホンケーブル配線を使用して動作する、マイクロホンデジタル相互接続を提供するために使用され得る。
デジタルマイクロホンをプロフェッショナルオーディオおよび拡声に導入する試みは、以前からなされてきた。これらの試みにおいて、オーディオ信号は、カプセルで直接アナログからデジタルに変換され、次いでデジタルで送信されてきた。この手法は、カスタムマイクロホン、特殊なデジタルケーブル配線、およびデジタル受信器を必要とし、よって、プロフェッショナルオーディオエコシステムの残部とは互換性がなかった。
システム１００は、標準マイクロホンオスＸＬＲコネクタ（またはマイクロホンに接続された他のカバー）に含まれるＡＤＣを、ノード送受信器１２０を使用してバス１０６に接続することによって、デジタル相互接続システムを提供するために使用され得る。ＡＤＣは、任意の既存のアナログダイナミック型マイクロホン、エレクトレットコンデンサ型マイクロホン、またはコンデンサ型マイクロホンの出力に直接連結され得、標準マイクロホンのバイアス４８Ｖの「ファントム電源」を介して電力供給され得る。ＡＤＣは、アナログマイクロホン信号をデジタル信号に変換し得、そのデジタル信号は、標準マイクロホンケーブル配線を使用して、バス１０６を介して（ノード送受信器１２０を介して）送信され得る。ほとんどの実施形態では、バス１０６を介した通信の特徴である高周波信号は、一組の共有導体上で相互に干渉することなしに低周波アナログマイクロホン信号と組み合わされ得、両者は、同じケーブル上で送信され、所望に応じて容易に分離され得る。バス１０６は２線式リンクから形成されるため、リンクは、標準マイクロホンケーブル配線によって提供され得る。また、バス１０６を介した通信は典型的に標準オーディオよりもはるかに高い周波数で行われるため、バス１０６を介した通信は、マイクロホンケーブル配線上で後方互換性／前方互換性のために既存のアナログマイクロホン信号と組み合わされ得る。
マイクロホンの受信側では、いくつかの異なる相互接続配置が使用され得る。いくつかの実施形態では、相互接続は、ノード送受信器１２０およびデジタル出力を含んでもよく、デジタル出力は、標準Ｓ／ＰＤＩＦ、ＡＥＳ／ＥＢＵ、ＡＥＳ４２、またはオーディオ受信デバイス（例えば、ミキサーもしくはオーディオ入力デバイス）への接続のための別のデジタルフォーマットに変換され得る。いくつかの実施形態では、相互接続は、ノード送受信器およびＤＡＣを含んでもよく、アナログ信号を標準マイクロホン入力に送出し得る。このような手法の利点としては、アナログ相互接続ではなく低雑音のデジタル相互接続を使用することが挙げられる。いくつかの実施形態では、相互接続はアナログマイクロホン入力に接続し得、ノード送受信器１２０を介して送信されている信号はオーディオ帯域外であり、よってアナログ機器と後方互換である。いくつかの実施形態では、相互接続は、デジタル出力およびアナログ信号の両方のための二重の受信器接続部を含んでもよく、異なる用途のためにデジタル信号とアナログ信号との間で選択を行う選択肢をユーザに提供する（例えば、二次プリアンプおよび変換のためのアナログ信号）。
いくつかの実施形態では、ノード送受信器１２０およびＤＡＣが、ＸＬＲコネクタまたは４８Ｖの「ファントム電源」を使用して電力供給される相互接続ボックス内に直接内蔵されてもよい。配置全体は、ノード送受信器１２０および変換器をマイクロホンコネクタの内側に有する標準マイクロホンケーブルを含んでもよい。
これらの実施形態は、複数のマイクロホン設定に応用され、「デジタルスネーク」を構築するために使用され得る。このような実施形態では、いかなる大きな多心ケーブル配線または特殊なデジタルケーブル配線も必要とされることなしに、複数のマイクロホン信号（アナログまたはデジタルのいずれか）が組み合わされ、１本の標準マイクロホンケーブルを介してバス１０６を介して送信され得る。受信側では、上記に記載したように、ノード送受信器１２０は、標準オーディオハードウェアへの相互接続のために各オーディオ入力チャネルを分離し得る。
図２０〜２３は、様々な実施形態による、システム１００に含まれ得るマイクロホン２００２、マイクロホンケーブル２０１０、およびオーディオ受信デバイス２０２０の例示的な配置を描く。これらの配置の各々において、マイクロホン２００２は、ケーブルコネクタ２００４を有する。マイクロホンケーブル２０１０は、ケーブルコネクタ２００４に連結する第１のコネクタ２００６と、オーディオ受信デバイス２０２０に連結する第２のコネクタ２０１２とを有する。１つまたは２つ以上の導体が、第１のコネクタ２００６と第２のコネクタ２０１２とを連結し、その間でデータを送信する。１つまたは２つ以上の導体は、例えば、標準マイクロホンケーブル配線であってもよい。オーディオ受信デバイス２０２０は、マイクロホンケーブル２０１０の第２のコネクタ２０１２に連結するケーブルコネクタ２０１８を有し得る。いくつかの実施形態では、ケーブルコネクタ２００４、第１のコネクタ２００６、第２のコネクタ２０１２、およびケーブルコネクタ２０１８は、ＸＬＲコネクタであってもよく、または任意の他の好適な幾何形状を有してもよい。
図２０は、ＡＤＣ２００８が、第１のコネクタ２００６内またはそれに近接して配され、第２のコネクタ２０１２内またはそれに近接して配されたノード送受信器１２０に提供されるアナログマイクロホン信号からデジタル出力を生成する、配置２０００を描く。ノード送受信器１２０の出力は、上流の４本のワイヤ対上の送信のための上流信号および／または下流の４本のワイヤ対上の送信のための下流信号を提供する４本のワイヤを含んでもよい。ＡＤＣ２００８のデジタル出力は、ノード送受信器１２０の出力に並行して提供され得る（例えば、それ自身のワイヤ（複数可）上で）。オーディオ受信デバイス２０２０のケーブルコネクタ２０１８は、ノード送受信器１２０の出力を通信する４本のワイヤを受け入れ、それら４本のワイヤ上の信号をバス１０６にルーティングし得、ＡＤＣ２００８のデジタル出力を通信するワイヤを受け入れ、そのデジタル出力を任意の好適なデジタルオーディオ入力にルーティングし得る。
図２１は、ＡＤＣ２００８が、第１のコネクタ２００６内またはそれに近接して配され、アナログマイクロホン信号からデジタル出力を生成する、配置２１００を描く。このデジタル出力は、第２のコネクタ２０１２内またはそれに近接して配されたノード送受信器１２０に提供される。図２０に関連して上記で論じたように、ノード送受信器１２０の出力は、上流の４本のワイヤ対上の送信のための上流信号および／または下流の４本のワイヤ対上の送信のための下流信号を提供する４本のワイヤを含んでもよい。ＡＤＣ２００８のデジタル出力は、第２のコネクタ２０１２内またはそれに近接して配されたＤＡＣ２０１６に並行して提供され得る。ＤＡＣ２０１６のアナログ出力は、ノード送受信器１２０の出力に並行して提供され得る（例えば、それ自身のワイヤ（複数可）上で）。オーディオ受信デバイス２０２０のケーブルコネクタ２０１８は、ノード送受信器１２０の出力を通信する４本のワイヤを受け入れ、それら４本のワイヤ上の信号をバス１０６にルーティングし得、ＤＡＣ２０１６のアナログ出力を通信するワイヤを受け入れ、そのアナログ出力を任意の好適なアナログオーディオ入力にルーティングし得る。
図２２は、ＡＤＣ２００８が、第１のコネクタ２００６内またはそれに近接して配され、同じく第１のコネクタ２００６内またはそれに近接して配されたノード送受信器１２０に提供されるアナログマイクロホン信号からデジタル出力を生成する、配置２２００を描く。ノード送受信器１２０の出力は、上流の４本のワイヤ対上の送信のための上流信号および／または下流の４本のワイヤ対上の送信のための下流信号を提供する４本のワイヤを含んでもよい。マイクロホン２００２のアナログ出力は、ノード送受信器１２０の出力と組み合わされ得る（例えば、一組の少なくとも４本の共有ワイヤ上で）。オーディオ受信デバイス２０２０のケーブルコネクタ２０１８は、マイクロホン２００２のアナログ出力と組み合わされたノード送受信器１２０の出力を通信する４本のワイヤを受け入れ、それらの４本のワイヤをバス１０６および任意の好適なアナログオーディオ入力にルーティングし得る。上記で論じたように、バス１０６を介して通信される信号は、一般にアナログオーディオ信号とは周波数が重複しないため、信号は、同じ一組の導体上を送信され得、所望の信号が取り出され得る（例えば、フィルタリングによって、または最終的な受信デバイスが他の周波数帯域内の信号を認識できないことによって）。
図２３は、ＡＤＣ２００８が、第１のコネクタ２００６内またはそれに近接して配され、アナログマイクロホン信号からデジタル出力を生成する、配置２３００を描く。このデジタル出力は、第２のコネクタ２０１２内またはそれに近接して配されたノード送受信器１２０に提供される。図２０に関連して上記で論じたように、ノード送受信器１２０の出力は、上流の４本のワイヤ対上の送信のための上流信号および／または下流の４本のワイヤ対上の送信のための下流信号を提供する４本のワイヤを含んでもよい。ＡＤＣ２００８のデジタル出力は、第２のコネクタ２０１２内でノード送受信器１２０の出力に並行して提供され得（例えば、それ自身のワイヤ（複数可）上で）、マイクロホン２００２からのアナログマイクロホン信号は、第２のコネクタ２０１２内で両者に並行して提供され得る（例えば、それ自身のワイヤ（複数可）上で）。オーディオ受信デバイス２０２０のケーブルコネクタ２０１８は、ノード送受信器１２０の出力を通信する４本のワイヤを受け入れ、それら４本のワイヤ上の信号をバス１０６にルーティングし、アナログマイクロホン信号を通信するワイヤを受け入れ、そのアナログ信号を任意の好適なアナログオーディオ入力にルーティングし、ＡＤＣ２００８のデジタル出力を通信するワイヤを受け入れ、そのデジタル信号を任意の好適なデジタルオーディオ入力にルーティングし得る。
図２０〜２３はマイクロホンケーブル２０１０内の様々な位置における様々なコンポーネントを図示しているものの、これらの配置は、単純に例証的なものであり、コンポーネントは、好適なように再配置され得る。例えば、いくつかの実施形態では、コンポーネントのうちのいくつかまたは全て（例えば、ＡＤＣ２００８、ノード送受信器１２０、および／またはＤＡＣ２０１６）は、ケーブルコネクタ２００４またはケーブルコネクタ２０１８内に位置付けられ得る。上記で論じたように、いくつかの実施形態では、アナログマイクロホン信号は、ノード送受信器１２０によって生成されるバス１０６上のトラフィックおよび／またはＡＤＣ２００８によって生成されるアナログマイクロホン信号のデジタル表現と導体を共有し得る。
バス上のノードとしての無線受信機
音声通話から無線送受信器に関連して上記で論じたように、バス１０６に接続されたスレーブノード１０４の周辺デバイス１０８としてスピーカおよびマイクロホンを提供する代わりに、またはそれに追加して、スレーブノード１０４はまた、周辺デバイス１０８として、ＦＭ（周波数変調）受信器、ＡＭ（振幅変調）受信器、衛星無線受信機、テレビ／メディア受信器、または他の無線通信信号受信器等の１つまたは２つ以上の無線受信機と関連付けられ得る。従来の車両環境では、受信器は、屋根、後方窓、後方スポイラー、または車両の他の部分に装着されたアンテナを有し、長尺ワイヤが、アンテナを車両の前方のヘッド無線ユニットに接続する。この従来型の手法は長尺ワイヤによる電磁干渉を被り得、このことは、長尺ワイヤにわたって運ばれている信号の周波数に干渉しないように、他の車載エレクトロニクスが注意深く設計および制御されなければならないことを必要とし得る。
これらの問題を軽減し、設計の柔軟性および性能を改善するため、システム１００のいくつかの実施形態では、ノード送受信器１２０（例えば、スレーブノード１０４に含まれる）は、車両の屋根または他の部分に連結されたアンテナと連通している周辺デバイス通信回路を含んでもよく、周辺デバイス通信回路は、有線接続を介してアンテナと通信し得る。ノード送受信器１２０は、アンテナの近くに位置付けられ得、アンテナによって受信されるデータは、アンテナをヘッドユニットに連結する単一の長尺導体を介してではなく、バス１０６を介してヘッドユニット（例えば、ヘッドユニットに含まれるマスタノード１０２またはホスト１１０）に通信され得る。これは、受信したデータを他の車載エレクトロニクスからの干渉にそれほど影響されやすくない周波数帯域においてデジタル的に送信することによって、電磁干渉の問題を低減または排除し得る。
図２４は、様々な実施形態による、車両の屋根に連結されたアンテナ２４０４にスレーブノード１０４が近接している配置２４００を図示する。アンテナ２４０４（およびあらゆる関連付けられた無線受信機回路）は、スレーブノード１０４の周辺デバイス１０８であってもよく、受信した無線データを任意の好適な周辺デバイス通信回路を介してスレーブノード１０４に提供し得る。スレーブノード１０４は、受信した無線データを（例えば、未処理または処理された形態で）バス１０６を介して車両のヘッドユニット２４０２内のマスタノード１０２に提供し得る。
アンテナと通信する周辺デバイス通信回路（例えば、ノード送受信器１２０のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７、Ｉ２Ｃ送受信器１２９、および／または１つもしくは２つ以上の割込み要求能力を有するＧＰＩＯピン）は、アンテナに関連付けられた無線受信機のための既存のＩ２Ｓおよび／またはＩ２Ｃインターフェースとインターフェース接続し得、よって、ノード送受信器１２０は、無線受信機と容易にインターフェース接続し得る。いくつかの実施形態では、ノード送受信器１２０は、受信した無線信号（通常、好適なキャリア周波数に固定されている）を処理してから受信した無線信号をバス１０６を介して（例えば、スーパーフレームレートに対応するオーディオサンプリング周波数で）送信するサンプルレート変換器（例えば、内蔵型）も提供し得る。次いで、無線受信機から受信されたデータは、バス１０６上のスレーブノード１０４へと（例えば、スピーカへ、またはユーザへの別の供給のために）上流または下流に送信され得る。
圧縮ビデオのトランスポート
上記で論じたように、オーディオをバス１０６を介して送信することに加えて、またはその代わりに、ビデオがバス１０６を介して送信され得る。いくつかの実施形態では、適切なデータレートを有する圧縮ビデオ（または、後方視認カメラまたは後部座席のビデオモニタ等の低品質ビデオ）は、バス１０６を介しても送信され得る。例えば、カメラからの圧縮ビデオが送信され得、またはビデオ表示器のための圧縮ビデオが送信され得る。
ユーザインターフェースの調整つまみ
マイクロホンおよび任意の好適なセンサは、ユーザインターフェースを提供し、オーディオ用途を改善する周辺デバイス１０８として、システム１０６内に含められ得る。車両環境におけるマイクロホンおよび／またはセンサの用途としては、ハンドフリーのユーザインターフェース、（例えば、音声制御／コマンド）、テレマティクス、運転者の監視、緊急時支援／ロードサービス、および身振り認識用途が挙げられる。例えば、マイクロホンは、シートベルトまたは車両内の任意の好適な位置に組込まれ得る。バス１０６は、マイクロホンおよび任意の好適なセンサによって収集されたオーディオデータを送信するための効率的な通信チャネルを提供し得る。いくつかの実施形態では、身振り認識センサ、押しボタン、メモリデバイス、表示器等の任意の好適なＩ２Ｃデバイスも、システム１００に含まれ得る（例えば、周辺デバイス１０８として、ノード送受信器１２０に含まれるＩ２Ｃ送受信器１２９と通信し得る）。
バックプレーンの接続性
いくつかの実施形態では、システム１００は、異なるサブシステム（例えば、異なる制御ボードに含まれるか、または同じボード上にある）を低レイテンシで相互接続するために使用され得る。特に、システム１００は、複数のボードをデイジーチェーンしてはるかに大きいシステムを構築するために使用され得る。システム１００はまた、より小さいデバイスを有するボードを同じバス１０６を介して相互接続し得る。数あるなかでも、会議室、娯楽システム、インターホンシステム、スマートホーム、監視システム、および緊急時システムは、バス１０６を活用してサブシステムを相互接続し得る。
いくつかの実施形態では、システム１００は、興行舞台、録音スタジオ、または任意の他の好適な娯楽環境のためのオーディオビジュアル機器を相互接続するために使用され得る。オーディオビジュアル機器を相互接続するために必要とされる配線は、２線式バス１０６を使用することによって、従来の太いケーブルの技法と比較すると有利に低減され得る。オーディオビジュアル機器としては、スピーカ、ミキシングコンソール、楽器、タイムコード生成機器、照明機器、増幅器、ビデオ表示器、花火、および任意の他の好適な機器が挙げられる。例えば、図２５は、複数の種類のオーディオビジュアル機器が、ノード送受信器１２０を含み、よってスレーブノード１０４として機能し、バス１０６に沿って通信し得る配置２５００を図示する。特に、マスタコンサルト２５０２は、ホスト１１０およびマスタノード１０２を含んでもよく、ノード送受信器１２０は、ミキシングコンソール２５０４、楽器２５０６、照明機器２５０８、増幅器２５１０、スピーカ２５１２、および花火コンソール２５１４内に含まれてもよく、またはそれらに連結されてもよい。これらの機器の各々は、周辺デバイス１０８として機能し得、それに関連付けられたノード送受信器１２０と、任意の好適な周辺デバイス通信回路（例えば、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７、Ｉ２Ｃ送受信器１２９、および／または割込み要求能力を有する１つもしくは２つ以上のＧＰＩＯピン）を使用して、通信し得る。これらの機器からのデータは、本明細書に開示の任意のバスプロトコルに従って、ノード送受信器１２０によってバス１０６沿いの他の機器に提供され得る。
システム１００は、任意の好適な環境において機器を相互接続するために使用され得る。例えば、システム１００は、多くのセンサおよびサブシステムを有する医療機器（例えば、患者モニタリング用途のための）を、図２５に関連して上記で論じた様式において相互接続するために使用され得る。２線式バス１０６の使用は、これらのセンサおよびシステムを接続する配線を従来の手法と比較して低減させ得る。
振動計測
いくつかの実施形態では、システム１００は、炭素繊維材料等の、材料が応力試験を受ける際または使用中に、該材料の多くの部分を監視するように配置されたマイクロホンおよび他のセンサを相互接続するために使用され得る。材料としては、例えば、シート状材料、物体、鉄道線路、橋、車両、または建物が挙げられる。これらのマイクロホンおよび他のセンサ、ならびに／または材料もしくは物体の構造試験のための刺激を生成するデバイスも、本明細書に開示の任意のバスプロトコルに従って、システム１００内のバス１０６を使用して効果的に接続され得る。
制御システム
いくつかの実施形態では、上記で論じたように、システム１００は、低レイテンシのデイジーチェーンされた通信アーキテクチャを提供し得る。システム１００のデータ転送における低レイテンシおよび同期性のため、システム１００は、制御システム、とりわけ配線の低減による恩恵を受け得る制御システムおよび／またはバス１０６によって供給される電力で動作し得る制御システムのための効果的な通信チャネルを提供し得る。制御システムは、システム１００を有利に使用して、制御機能を達成するためにバス１０６上のノード間でコマンドを通信、またはバス１０６上のノードの状態に関連付けられたデータを通信し得る。
システム１００が耐障害性要件を有するシステム内に実装される場合、スレーブノード１０４は、スレーブノード１０４のうちの任意の１つが最後のスレーブノード１０４としてプロビジョニングされ得るリング構成のバス上に接続され得る。リング構成の例は、図１２に関連して上記で論じた。リング内のバスリンクが故障しても、リング構成は、ノード間接続を維持するための耐故障性構成を提供し得る。バス１０６はまた、リング内の適切な最後のスレーブノード１０４を発見し障害から復旧するために、本明細書で論じたノード発見メカニズムを活用し得る。
低レイテンシ通信リンクを介した分散処理
システム１００は、異なるスレーブノード１０４間で処理作業を分散するために使用され得る。上記で論じたように、これは、低レイテンシ通信リンクが依然としてノードを相互接続している状態で、ノードにおいてローカル処理を実行することが望ましい制御システムにとって、有利であり得る。例えば、セキュリティ機能／安全機能が、複数のスレーブノード１０４間で分散され得る。スレーブノード１０４は、そのスレーブノード１０４に関連付けられた１つまたは２つ以上の周辺デバイス１０８（例えば、ロボット四肢を監視および制御するデバイス）が力を過剰行使するのを、またはローカルで検出された問題に性急に反応するのを、防止するためのメカニズムを実装し得る。システム１００は、情報をスレーブノード１０４から中央集中型プロセッサにただちに送信する必要性（これは、システムを危うくする可能性を有する）を軽減または防止し得る分散ローカル処理を有効化し得る。
いくつかの実施形態では、システム１００のブロードキャスト機能は、スレーブノード１０４によって、他のスレーブノード１０４の周辺デバイス１０８として機能する他のセンサ／サーボ／アクチュエータに注意を向けるために、かつ中央プロセッサ（例えば、ホスト１１０における）に依存することなしに適宜反応するために、用いられ得る。
システム１００によって有効化される分散処理を活用すると、義肢および他のロボット用途は、マッスルメモリと同等の処理を付与され得、スレーブノード１０４は、マスタノード１０２および／またはホスト１１０の干渉なしに、それら自身の環境および状態を独立して処理し、それらに反応し得る。
義肢
システム１００の様々な実施形態は、義肢／ロボット四肢、およびロボット一般にしばしば見出される制御システムに有利に応用され得る。センサおよびアクチュエータ、ならびにロボットシステムを使用するこのようなセンサおよびアクチュエータは、スレーブノード１０４の周辺デバイス１０８としてバス１０６上で機能し得る。上記で論じたように、いくつかの実施形態では、これらのセンサおよびアクチュエータは、バス１０６によっても電力供給され得る。有利には、配線は、大きなワイヤの束ではなく、デイジーチェーンされた２線式システムにまとめられ得、よってロボットのフォームファクタ上の利点を提供する。
１つの例が、膝関節が１つまたは２つ以上の足センサからの情報を必要とし、足関節が１つまたは２つ以上の膝センサからの情報を必要とするロボット脚である。従来、中央集中型プロセッサは、多くのワイヤを使用してセンサおよびアクチュエータに接続されていた。システム１００を利用すると、ワイヤの数はこの従来の手法から低減され得、よって情報が、本明細書に開示の任意のバスプロトコル技法に従って、バス１０６を介してグローバルに分配されるため、より高速なローカル処理を可能にする。
例えば、図２６は、膝関節２６０２、足首関節２６０４、および足関節２６０６を有するロボット四肢２６００を図示する。図２６は、ロボット四肢２６００のセンサおよびアクチュエータがロボット四肢２６００に沿ってデータを通信することを可能にするために使用され得る、システム１００の配置２６０８も図示する。特に、配置２６０８は、膝センサを含む周辺デバイス１０８を有するスレーブノード０、膝アクチュエータを含む周辺デバイス１０８を有するスレーブノード１、足首センサを含む周辺デバイス１０８を有するスレーブノード２、足首アクチュエータを含む周辺デバイス１０８を有するスレーブノード３、足センサを含む周辺デバイス１０８を有するスレーブノード４、および足アクチュエータを含む周辺デバイス１０８を有するスレーブノード５を含んでもよい。周辺デバイス１０８に含まれるセンサのうちのいずれかによって生成されるデータは、関連付けられたスレーブノード１０４に通信され得、次いで、他のスレーブノード１０４のうちの１つまたは２つ以上に最終的に到達するように（例えば、周辺デバイス１０８に含まれるアクチュエータのうちのいずれかを駆動する際の使用のために）、上流および／または下流に通信され得る。
ロボット四肢に関連して上記で論じたのと同じ利点はまた、多くのより小さいエレクトロニクスサブシステム（各々がサブシステムのための何らかのローカル処理を実行する）を必要とするいかなるロボットシステムにも当てはまり得る。センサおよびサーボを接続するシステム１００のロボットにおける使用は、センサおよびアクチュエータを接続することに限定されず、システム１００は、メモリ、プロセッサ、スピーカ、マイクロホン、照明、無線受信機等の任意の好適な電子デバイスを接続するために使用され得る。例えば、システム１００は、ゲームアプリケーションにおける身体センサのネットワーク、体動の研究、または体動によって他の機械類を制御することに応用され得る。
センサネットワークまたはデバイスネットワーク
システム１００は、低レイテンシ通信リンクを提供しつつ配線を低減させる任意の好適な制御システムを実装するために使用され得る。これらの制御システムには、機械類（大規模工業用重機械類）、組立てライン機器（多くのコントローラおよびセンサを有する）、ドローン（自動飛行ロボット）、自動制御システム、動力付き制御システム等が含まれる。これらの制御システムのうちの多くでは、センサ（もしくはセンサブロック）、コントローラ、および／またはアクチュエータ（例えば、小型アクチュエータ）等のデバイスは、同調して動いてそれらのそれぞれの機能を提供し得、システム１００は、これらのデバイスに電力を供給しつつ過度の配線量（および重量）なしに、これらのデバイス間の効果的な低レイテンシ通信リンクを提供し得る。センサネットワークは、一般に、システム１００の特長を活かして配線を低減し得、バス１０６をセンサのための電力供給ネットワークとしても使用し得る。
分散知能サポート
いくつかの実施形態では、スレーブノード１０４およびホスト１１０は各々、それらの間の通信のためのメールボックスを含み、受信し、かつ送信し得る。いくつかの実施形態は、メールボックス通信にＩ２Ｃを使用し得る。スレーブノード１０４のＩ２Ｃインターフェース（例えば、Ｉ２Ｃ送受信器１２９によって管理される）は、処理デバイスがＩ２Ｃを介してスレーブノード１０４をプログラムし、メールボックスへの読み出しおよび／または書き込みを開始できるように、Ｉ２Ｃスレーブとして構成され得る。
いくつかの実施形態では、スレーブノード１０４のノード送受信器１２０は、ホスト１１０の処理デバイス１３０２とスレーブノード１０４の処理デバイス１３０２（例えば、ノード送受信器１２０とは別の処理デバイス）との間の通信のための入力「メールボックス」および出力「メールボックス」として使用され得るレジスタを含み、受信し、かつ送信し得る。ホスト１１０およびスレーブノード１０４は、メールボックスへのデータ書き込みの完了時にトリガされる割込みによって、それらのそれぞれのメールボックス内のデータについて通知され得る。ノード送受信器１２０は、関係するメールボックスへのデータ書き込みの完了時に、スレーブノード１０４に含まれる処理デバイス１３０２への割込みを生成するように構成され得る。
図２７は、スレーブノード０が、（マスタノード１０２を介して）ホスト１１０の受信メールボックス２７０４および送信メールボックス２７０８と通信するために使用され得る受信メールボックス２７１０および送信メールボックス２７１２を有するノード送受信器１２０を含む、配置２７００のブロック図である。特に、受信メールボックス２７１０に提供されるデータは、ノード送受信器１２０によって生成される割込みを介してスレーブノード０の処理デバイス１３０２に通信され得、スレーブノード０の処理デバイス１３０２は、ホスト１１０に送信するためのデータが送信メールボックス２７１２内にあることをノード送受信器１２０に通知し得る。
ノード送受信器１２０は、これらのメールボックスの制御のためのいくつかのレジスタを含んでもよい。いくつかの実施形態では、ＭＢＯＸ０ＣＴＬレジスタおよびＭＢＯＸ１ＣＴＬレジスタは、これらのメールボックスを有効化し、メールボックスの方向、メッセージ長、および割込み有効化を制御するフィールドを提供し得る。
メールボックス０は、既定では受信メールボックス（例えば、ホスト１１０によって書き込まれ、スレーブノード１０４の処理デバイス１３０２によって読み出される受信メールボックス２７１０）として構成され得る。メールボックス１は、既定では送信メールボックス（例えば、スレーブノード１０４の処理デバイス１３０２によって書き込まれ、ホスト１１０によって読み出される送信メールボックス２７１２）として構成され得る。
ＭＢＯＸｘＣＴＬレジスタのＭＢｘＬＥＮフィールドは、関連付けられたメールボックスの長さを定義し得る。このフィールドが０である場合、ＭＢＯＸｘＢ０がメールボックスの終端バイトであってもよい。このフィールドが１である場合、ＭＢＯＸｘＢ１がメールボックスの終端バイトであってもよい。このフィールドが２である場合、ＭＢＯＸｘＢ２がメールボックスの終端バイトであってもよい。このフィールドが３である場合、ＭＢＯＸｘＢ３がメールボックスの終端バイトであってもよい。
有効化された受信メールボックスについては、ＭＢＯＸｘＣＴＬレジスタのＭＢｘＦＩＥＮビットが設定されている場合、関連付けられたメールボックスの終端バイトがホスト１１０によって書き込まれ、ノード送受信器１２０がバス再試行は必要ではないと決定した後で、スレーブノード１０４の処理デバイス１３０２への割込みが発生し得る。ＭＢＯＸｘＣＴＬレジスタのＭＢｘＥＩＥＮフィールドが設定されている場合、関連付けられたメールボックスの終端バイトがスレーブノード１０４の処理デバイス１３０２によって読み出された後で、ホスト１１０への割込みが発生し得る。
有効化された送信メールボックスについては、ＭＢｘＦＩＥＮフィールドが設定されている場合、関連付けられたメールボックスの終端バイトがスレーブノード１０４の処理デバイス１３０２によって書き込まれた後で、ホスト１１０への割込みが発生し得る。ＭＢｘＥＩＥＮ失敗が設定されている場合、関連付けられたメールボックスの終端バイトがホスト１１０によって読み取られ、ノード送受信器１２０がバス再試行は必要ではないと決定した後で、スレーブノード１０４の処理デバイス１３０２への割込みが発生し得る。
いくつかの実施形態では、ＭＢＯＸ０ＳＴＡＴレジスタおよびＭＢＯＸ１ＳＴＡＴレジスタは、メールボックスのステータス情報を提供し得る。メールボックスが満杯になると、ＭＢＯＸｘＳＴＡＴレジスタの関連付けられたＭＢｘＦＵＬＬビットはハイに移行し得、ＭＢｘＥＭＰＴＹビットはローに移行し得る。メールボックスが空になると、ＭＢＯＸｘＳＴＡＴレジスタの関連付けられたＭＢｘＥＭＰＴＹビットはハイに遷移し得、ＭＢｘＦＵＬＬビットはローに遷移し得る。ＭＢＯＸｘＳＴＡＴレジスタに含まれるＭＢｘＥＩＲＱビットおよびＭＢｘＦＩＲＱビットは、関連付けられたメールボックスがホスト１１０またはローカルプロセッサ（例えば、スレーブノード１０４の処理デバイス１３０２）への割込みを信号で送るとハイに遷移し得、割込みがホスト１１０またはローカルプロセッサによって処理されるとローに遷移し得る。
いくつかの実施形態では、ＭＢＯＸ０ＢｎレジスタおよびＭＢＯＸ１Ｂｎレジスタは、メールボックスデータを含んでもよい。いくつかの実施例では、各メールボックスは、最大３２ビットのデータを保持し得る。ＭＢＯＸｘＢｎレジスタ内のＭＢｘＬＥＮフィールドは、メールボックス内のアクティブなバイト数を定義し得る。いくつかの実施形態では、各メールボックスは、８ビット、１６ビット、２４ビット、または３２ビットメッセージをサポートし得る。
センササポート
いくつかの車両用途では、システム１００は、車室の左側および右側にそれぞれ位置付けられた２つのマイクロホンを相互接続するバス１０６上のスレーブノード１０４の配置と、バス１０６上でスレーブノード１０４に連結され、マイクロホンの間に、かつフロントガラスの近くに位置決めされた環境センサとを含んでもよい。環境センサは、温度および湿度（例えば、防曇機能および気候制御機能のために）ならびに／または環境ガス（例えば、アンモニア、一酸化炭素、二酸化窒素）を、乗客の快適性を改善するための空気の再ルーティングを行うために、計測し得る。マイクロホンは、例えば、微小電気機械システム（ＭＥＭＳ）マイクロホンアレイであってもよい。
いくつかの実施形態では、スレーブノード１０４のノード送受信器１２０は、車両内の環境センサ（湿度センサ、温度センサ、および／またはガスセンサ等）と連通している周辺デバイス通信回路（例えば、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７、Ｉ２Ｃ送受信器１２９、および／または割込み要求能力を有する１つもしくは２つ以上のＧＰＩＯピン）を含む。いくつかの実施形態では、ホスト１１０は、スレーブノード１０４、バス１０６、およびマスタノード１０２を介してホスト１１０に送信される環境センサからのデータに基づいて、車両内の気候制御システムのための制御命令を生成し得る。例えば、図２８は、スレーブノード０（車室の左側）がマイクロホンおよびスピーカを含む周辺デバイス１０８を有し、スレーブノード１（フロントガラス２８０２に近接する）が湿度センサおよび／または温度センサを含む周辺デバイス１０８を有し、スレーブノード２がガスセンサを含む周辺デバイス１０８を有し、スレーブノード３（車室の右側）がマイクロホンおよびスピーカを含む周辺デバイス１０８を有する、システム１００の配置２８００を図示する。
マイクロホンが車室の左側および右側で車両内に含まれる場合（例えば、雑音低減および／またはビームフォーミングのために）、これらのマイクロホンを連結するために使用されるケーブル配線は、フロントガラス区域に近接して気候制御機能（暖房、換気および空調（ＨＶＡＣ）ならびに／または空気監視の機能）を実行する周辺デバイスに連結された中間スレーブノード１０４によって区切られ得る。いくつかのシナリオでは、スレーブノード１０４の周辺デバイスは、車両内のＨＶＡＣシステムが「ジャストインタイム」で曇りを防止するように動作し得るように、湿度情報および／または温度情報を提供し得、フロントガラス面における露点の計測を許容し、フロントガラスの曇りの予測を可能にする、湿度センサおよび／または温度センサを含んでもよい。このようなシステムは、「常時オン」または手動制御のＨＶＡＣシステムよりもエネルギーを節約し得ると共に、フロントガラスの曇りを防止することによって車両動作時の安全性を改善し得る。いくつかの実施形態において使用され得る湿度センサおよび／または温度センサの例は、Ｍｅａｓｕｒｅｍｅｎｔ Ｓｐｅｃｉａｌｔｉｅｓ（ハンプトン、バージニア州）によって製造されているＨＴＵ２１Ｄセンサである。同様に、車両車室の空気内の不要な化学物質の存在を検出するガスセンサによって生成されるデータは、車両内のＨＶＡＣシステムの動作をトリガし、換気を改善し、化学物質の濃度を低減させるために使用され得る。いくつかの実施形態において使用され得るガスセンサの例は、ＳＧＸ Ｓｅｎｓｏｒｔｅｃｈ（スイス）によって製造されているＭｉＣＳ−６８１４センサである。
一体型加速度計
いくつかの実施形態では、スレーブノード１０４は、ノード送受信器１２０と同じボード（例えば、上流送受信器１２２および／または下流送受信器１２４）内に一体化された加速度計（例えば、多軸加速度計）を含む周辺デバイス１０８に関連付けられ得る。マイクロホンおよびスピーカなどのオーディオ入力およびオーディオ出力も、同じボードに連結され得る。このような実施形態の１つの用途は、車台の振動が計測され、オーディオ成分が除去される道路雑音除去であってもよい。
試験機器サポート
いくつかの実施形態では、ノード送受信器１２０は、ノード送受信器１２０が、マスタノード挙動およびスレーブノード挙動の両方（例えば、どの信号がマスタおよび／もしくはスレーブから到来し、かつ／またはマスタおよび／もしくはスレーブに行くのか）に関してバス１０６の一部分において上流および／または下流の活動を監視する、「バスモニターモード」すなわち「ＢＭＭ」で構成され得る。いくつかの実施形態では、ノード送受信器１２０の上流送受信器１２２は、下流に来るデータを監視し、それをプロトコルアナライザに提供する（例えば、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７を使用するＩ２Ｓバスを介して）。バスモニターモードで動作するノード送受信器１２０は、本明細書において「バスモニター」または「ＢＭ」と呼ばれ得る。このモードでは、ノード送受信器１２０の下流送受信器１２４は、無効化され得る。バスモニターは、他のスレーブノード１０４とデイジーチェーンされないことがあるが、監視対象のスレーブノード１０４のすぐ上流の一対のワイヤを傍受し得、典型的なスレーブノード１０４におけるノード送受信器１２０の全ての機能を有するわけではないものの、マスタノード１０２によって発見され得る。バスモニターは、バスモニターと通信するプロセッサによって初期構成され得る（例えば、Ｉ２Ｃプロトコルを介して）。
よって、いくつかの実施形態では、バスモニターとして機能するノード送受信器１２０は、バス１０６を介して上流デバイスから受信した信号をプロトコルアナライザに提供する周辺デバイス通信回路（例えば、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７、Ｉ２Ｃ送受信器１２９、および／または割込み要求能力を有する１つもしくは２つ以上のＧＰＩＯピン）を含んでもよい。いくつかの実施形態では、バスモニターモードで動作するノード送受信器１２０は、その下流送受信器１２４が無効化され得る。上流送受信器１２２は、専らデータを受信し、送信しないように構成され得る。
図２９は、様々な実施形態による、システム１００およびバスモニターの要素の配置２９００のブロック図である。配置２９００において、バスモニターデバイス２９０２は、Ｉ２Ｃおよび／またはＩ２Ｓを介してバスモニター２９０６と連通している（例えば、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７および／またはバスモニターのＩ２Ｃ送受信器１２９を使用して）バスモニター２９０６および処理デバイス２９０８を含んでもよい。処理デバイス２９０８は、図１３に関連して上記で論じた処理デバイス１３０２のうちのいずれかの形態をとり得る。ＢＭＭ２９０６は、スレーブノード１のすぐ上流のバス１０６の２線を傍受し得、分離回路２９０４が、ＢＭＭ２９０６とバス１０６との間に配され得る。分離回路２９０４は、バス１０６をＢＭＭ２９０６の負荷から分離するアナログ回路を含んでもよい。
いくつかの実施形態では、バスモニターモードは、ノード送受信器１２０がスニファとも呼ばれる受動ＢＭとして機能することを可能にし得る。ＢＭは、そのＩ２Ｓポートを使用してトラフィックをバス１０６からプロトコルアナライザに送信し得る。ＢＭは、バス同期制御フレーム１８０の制御書き込みをスヌープし、そのバス特性をＢＭが監視しているスレーブノード１０４のバス特性に合致するように構成するという意味でシステム１００内において受動的であってもよいが、同期制御フレーム１８０には応答しない。
ＢＭはデイジーチェーンされないため、上流送受信器１２２は、上流データおよび下流データの両方を見ることができる。いくつかの実施形態では、上流送受信器１２２を介して下流データを受信すると、ＢＭは、受信した同期制御フレーム１８０およびその対応する下流データスロット１９８を下流フレームバッファ内にロードし得る。いくつかの実施形態では、上流送受信器１２２を介して上流データを受信すると、ＢＭは、受信した同期応答フレームおよびその対応する上流データスロットを上流フレームバッファ内にロードし得る。ＢＭは、下流データおよび上流データの両方を、プロトコルアナライザ（例えば、処理デバイス２９０８）への提供のために、Ｉ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７に提供し得る。
ノード送受信器１２０は、ＢＭＭをサポートする１つまたは２つ以上のレジスタを含んでもよい。いくつかの実施形態では、ノード送受信器１２０は、ＢＭＭＣＦＧレジスタを含んでもよい。ＢＭＭＣＦＧレジスタは、ＢＭＭＥＮビット（ノード送受信器１２０がＢＭＭで動作すべきか否かを示す）、ＢＭＭＲＸＥＮビット（ノード送受信器がＢＭＭである場合に上流送受信器１２２を有効化または無効化する）、およびＢＭＭＮＤＳＣノード（システム１００の始動プロセスおよび発見プロセスが、ＢＭがアタッチおよび有効化される前に発生すべきか、または後に発生すべきかを示す）を含んでもよい。
図３０は、様々な実施形態による、ＢＭの動作を開始するための方法３０００の流れ図である。方法３０００は、バスモニターデバイス２９０２内の処理デバイス２９０８によって実行され得、ＢＭ２９０６に関連して実行されたように記載され得る。
３００２において、処理デバイス２９０８は、ＢＭ２９０６においてＢＭＭを有効化し得る。ＢＭＭを有効化する前に、ＢＭ２９０６は、ノード送受信器１２０の既定の標準構成に戻り得る。３００２においてＢＭＭを有効化することは、上記で論じたＢＭＭＥＮビットを設定することを含んでもよい。
３００４において、処理デバイス２９０８は、監視対象のスレーブノード１０４（例えば、図２９のスレーブノード１）の上流のバス１０６のリンクにＢＭをアタッチした後、ＢＭ２９０６内の上流送受信器１２２を有効化し得る。３００４において上流送受信器１２２を有効化することは、上記で論じたＢＭＭＲＸＥＮビットを設定することを含んでもよい。
３００６において、処理デバイス２９０８は、Ｉ２Ｃ送受信器１２９を介して送出したコマンドを使用して、ＢＭ２９０６のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７を送信用に構成し得る。
３００８において、ＢＭ２９０６がホスト１１０によって発見され、ＢＭ２９０６のＰＬＬ１２８がロックした後、処理デバイス２９０８は、ＢＭ２９０６のＩ２Ｓ／ＴＤＭ／ＰＤＭ送受信器１２７を介してバス１０６からデータを受信し得る。上述のように、ＢＭ２９０６は、バス同期制御フレーム１８０の制御書き込みをスヌープし、そのバス特性（例えば、ＤＮＳＬＯＴＳおよびＵＰＳＬＯＴＳの値）を、監視されているスレーブノード１０４（例えば、図２９のスレーブノード１）のバス特性に合致するように、構成し得る。
ＢＭは、ＢＭがアタッチされているバス１０６の一部を盗聴し得、発見中にＢＭがバス１０６を監視することが許可される場合、下流スレーブノード１０４の構成も学習し得る。いくつかの監視されるパラメータは、バス１０６全体（例えば、全てのスレーブノード１０４）に、いくつかは、すぐ下流のスレーブノード１０４に、更にいくつかは、更に下流のスレーブノード１０４に、当てはまり得る。ＢＭは、発見を監視し、最近の発見からのパラメータを記憶し、既知の設定を使用し、または復号が首尾よく達成される（例えば、音楽データが首尾よく復号される）まで異なるパラメータ変動を試行し得る。
いくつかの実施形態では、バス１０６上を下流に送信されるペイロードは、ＢＭとして機能するスレーブノード１０４にマスタノード１０２を通じてリレーされる制御命令によってホスト１１０がこの機能を有効化する場合にのみ、盗聴され得る。いくつかのこのような実施形態では、ＢＭがマスタノード１０２を通じてその通りに構成されない場合、ＢＭは、同期制御フレームデータおよび応答フレームデータのみ出力（「盗聴」）し得るが、データスロット内のペイロードは出力（「盗聴」）できない。データはスクランブル化され、ＢＭはホスト１１０が許可する場合にのみペイロードデータにアクセスし得るため、これは、一定レベルのコンテンツ保護を提供し得る。
ＧＰＩＯ対ＧＰＩＯ通信
いくつかの実施形態では、ノード送受信器１２０は、初期プログラミング後のホスト１１０の介入なしに、複数のノード送受信器１２０間で汎用入出力（ＧＰＩＯ）をサポートし得る。いくつかのこのような実施形態では、ホスト１１０は、ノード送受信器１２０の仮想ポートの初期設定のためにのみ必要とされ得る。
いくつかの実施形態では、いくつかの仮想ポート（例えば、８個の仮想ポート）が使用され得る。マスタノード１０２は、仮想ポート（「ＧＰＩＯバスポート」、「仮想ポートイメージ」、または「仮想ポートミラー」とも呼ばれ得る）を管理し得、状態は、マスタノード１０２からＧＰＩＯＤＤＡＴレジスタ（以下で論じる）を読み出すことによって理解され得る。いくつかのレジスタ（例えば、１０または１１個のレジスタ）は、各ノード送受信器１２０（例えば、スレーブノード１０４の）がＧＰＩＯピンを仮想ポートにマッピングするのを可能にするために使用され得る。いくつかの実施形態では、ＧＰＩＯピンは、入力（これは、仮想ポートを変更し得る）であっても、または出力（これは、仮想ポートを反映し得る）であってもよい。いくつかの実施形態では、複数の仮想ポートが１つのＧＰＩＯ出力ピンにマッピングされてもよい（例えば、値は、合せてＯＲ演算される）。いくつかの実施形態では、複数のＧＰＩＯ入力ピンが、１つの仮想ポートにマッピングされてもよい。例えば、複数のＧＰＩＯ入力ピン値が、たとえそれらが複数のノード送受信器１２０から到来するとしても、合せてＯＲ演算され得る。
図３１〜４３は、ＧＰＩＯ対ＧＰＩＯ通信のシステムおよび技法の様々な実施例を図示する。これらの図に図示されているか、またはこれらの図に関連して以下で論じるいずれの実施形態も、本明細書に開示のいずれの他の実施形態とも組み合わせられ得る。これらの図における具体的な数の要素の使用または図示（例えば、図３１に図示されるような、ＧＰＩＯＤＥＮレジスタの８ビット）は、単純に例であり、システムおよび技法は、いずれの要素についても、任意の所望の適切な数に応用され得、またはそれらを組み込み得る。なお、レジスタ、変数、データスロット等の具体的な名称は、本明細書において例証の明快性のために使用されていることがあるが、本明細書に記載の使用されるいずれのデータ構造も、任意の好適な名称または他の識別子を有し得る。
いくつかの実施形態では、レジスタまたは他のデータ構造は、ＧＰＩＯ対ＧＰＩＯ機能に関するデータを記憶するために使用され得る。様々な例示的なレジスタおよびそれらの動作を、図３１〜３４に関連して以下で論じる。例えば、図３１は、ノード送受信器１２０の各ＧＰＩＯピンのための有効化ビットを提供し得る遠隔ＧＰＩＯ有効化（ＧＰＩＯＤＥＮ）レジスタの実施例を描く。これらのビットのうちの１つを設定することは、ローカルノード送受信器１２０がＧＰＩＯピンを１つまたは２つ以上の仮想ポートにマッピングすることを可能にし得る。いくつかの実施形態では、ピンは、以下の表１に従ってＧＰＩＯから利用可能でなければならない。いくつかの実施形態では、ＧＰＩＯＤＥＮレジスタ内のＩＯＤｘＥＮ（各汎用ＩＯピンｘに対応する１つのビットＩＯＤｘＥＮを有する）が設定される場合、該ピンは、遠隔ＧＰＩＯのための出力になる。さもなければ、該ピンは、遠隔ＧＰＩＯに対する入力になる。いくつかの実施形態では、ＩＯｘＩＥＮを設定する必要がないことがある（ＧＰＩＯＤＥＮレジスタに類似的に構成されたＧＰＩＯＩＥＮレジスタ内に）。
表１．ＧＰＩＯからのピン利用可能性を決定する
図３２は、ノード送受信器１２０におけるＧＰＩＯピンと仮想ポートとの間のマッピング機能を制御し得る遠隔ＧＰＩＯマスク（ＧＰＩＯＤｎＭＳＫ）レジスタの実施例を描く。いくつかの実施形態では、ＧＰＩＯピンが入力である場合、ローカルのノード送受信器１２０は、ハイであるＩＯＤｎＭＳＫビットに対応する仮想ポートを更新する。ＧＰＩＯピンが出力である場合、ハイであるＩＯＤｎＭＳＫビットに対応する仮想ポートを合せてＯＲ演算し、ＧＰＩＯ出力値を生成することができる。
図３３は、ノード送受信器１２０の仮想ポートの値を提供し得る遠隔ＧＰＩＯデータ（ＧＰＩＯＤＤＡＴ）レジスタの実施例を描く。いくつかの実施形態では、このレジスタは、読み出し専用であってもよい。いくつかの実施形態では、ホスト１１０は、常にこのレジスタをマスタノード１０２から読み出し得る。
図３４は、ＧＰＩＯピンの入力または出力への反転を有効化し得る遠隔ＧＰＩＯ反転（ＧＰＩＯＤＩＮＶ）レジスタの実施例を描く。ＧＰＩＯピンが仮想ポートに対する入力である場合、反転は、該ピンからの入口において適用され得る。ＧＰＩＯピンが仮想ポートからの出力である場合、反転は、該ピンへの出口において適用され得る。複数のノード送受信器１２０が同じ仮想ポートを更新している場合、ＧＰＩＯＤＩＮＶレジスタ設定を使用して、挙動をワイヤードＯＲからワイヤードＡＮＤに変更することができる。例えば、複数のハイアクティブＧＰＩＯビットのワイヤードＡＮＤを構築するためには、ＧＰＩＯ入力とＧＰＩＯ出力が反転されるべきである。
いくつかの実施形態では、２つ以上のノード送受信器１２０が同じ仮想ポートにマッピングされたＧＰＩＯ入力を有する場合、入力ピンは、仮想ポートへのワイヤードＯＲとして取り扱うことができる。仮想ポートがロー（非アクティブ）のとき、仮想ポートを設定するいかなるリクエストも、システム内のスレーブノード１０４のノード送受信器１２０にわたって全てのＧＰＩＯＤＤＡＴレジスタを更新するブロードキャスト書き込みをマスタノード１０２から生じさせる結果となり得る。仮想ポートがハイ（アクティブ）のとき、仮想ポートをクリアするいかなるリクエストも、全てのスレーブノード１０４が該リクエストについて投票できるようにする特別なコマンドをマスタノード１０２から生じさせる。スレーブノード１０４のうちのいずれかが該リクエストを拒絶すると、マスタノード１０２は該リクエストの拒絶を理解し、ＧＰＩＯＤＤＡＴレジスタはそれらの値を保持する。いずれのスレーブノード１０４も該リクエストを拒絶しないと、マスタノード１０２は該リクエストの受け入れを理解し、引き続いてＧＰＩＯＤＤＡＴ値を更新する。
図３５は、ＧＰＩＯＤＤＡＴの更新を管理するための例示的なステートマシンを描く。いくつかの実施形態では、ステートマシンは、マスタノード１０２によって、またはシステム１００内の任意の他の好適なデバイスによって実行され得る。例証の明快性のため、マスタノード１０２によって実行される図３５のステートマシンを以下で論じる。マスタノード１０２がバスのＧＰＩＯポートをクリアすることを決定するか、またはマスタノード１０２がバスのＧＰＩＯポートをクリアするリクエストと共にＳＲＦを受信すると、マスタノード１０２は、アイドル状態３５０２から検査状態３５０４に遷移し得る。マスタノード１０２は、肯定応答（ＡＣＫ）または否定応答（ＮＡＣＫ）が受信されるまで検査状態３５０４にとどまり得る。ＮＡＣＫが受信された場合（バスのＧＰＩＯポートをクリアすることに少なくとも１つのスレーブノード１０４が「同意」しなかったことを意味する）、マスタノード１０２は、バスのＧＰＩＯポートを変更することなしにアイドル状態３５０２に戻り得る。マスタノード１０２が検査状態にある間にＮＡＣＫが受信されないと、マスタノード１０２は、更新状態３５０６に遷移し、新しい値のブロードキャスト書き込みを行い得る。マスタノード１０２は、更新に対して肯定応答が行われるまで、更新状態３５０６にとどまり得る。ひとたび更新に対して肯定応答がなされると、マスタノード１０２は、アイドル状態３５０２に戻り得る。マスタノード１０２がバスのＧＰＩＯポートを設定することを決定するか、またはマスタノード１０２がバスのＧＰＩＯポートを設定するリクエストと共にＳＲＦを受信すると（検査状態３５０４を通過することなしに）、マスタノード１０２は、アイドル状態３５０２から更新状態３５０６に直接遷移し得る。
以下の実施例は、本明細書に記載の遠隔ＧＰＩＯ機能に関する１つの具体的な使用シナリオを例証する。マスタノードのＤＲＸ１ピンからスレーブノード２のＡＤＲ１／ＩＯ１ピンへ：
・０ｘ０４をマスタノードのＧＰＩＯＤ６ＭＳＫに書き込み、ＤＲＸ１を仮想ポート２にマッピングする
・０ｘ４０をマスタノードのＧＰＩＯＤＥＮに書き込み、ＤＲＸ１に対する遠隔ＧＰＩＯアクセスを有効化する
・０ｘ０２をスレーブノード２のＧＰＩＯＯＥＮに書き込み、ＡＤＲ１／ＩＯ１のためのＧＰＩＯ出力を有効化する
・０ｘ０４をスレーブノード２のＧＰＩＯＤ２ＭＳＫに書き込み、仮想ポート２をＡＤＲ１／ＩＯ１にマップする
・０ｘ０２をスレーブノード２のＧＰＩＯＤＥＮに書き込み、ＡＤＲ１／ＩＯ１に対する遠隔ＧＰＩＯアクセスを有効化する
・マスタノード１０２上のＤＲＸ１が遷移する都度、マスタノード１０２は、図３５のステートマシンを通過し得る
・スレーブノード２がＧＰＩＯＤＤＡＴへのブロードキャスト書き込みに遭遇する都度、ＧＰＩＯＤＤＡＴのビット２の値は、ＡＤＲ１／ＩＯ１ピン上で駆動される
スレーブノード１のＤＴＸ１ピンからマスタノード１０２のＡＤＲ１／ＩＯ１ピンへ：
・０ｘ１０をスレーブノード１のＧＰＩＯＤ４ＭＳＫに書き込み、ＤＴＸ１を仮想ポート４にマッピングする
・０ｘ１０をスレーブノード１のＧＰＩＯＤＥＮに書き込み、ＤＴＸ１に対する遠隔ＧＰＩＯアクセスを有効化する
・０ｘ０２をマスタノード１０２のＧＰＩＯＯＥＮに書き込み、ＡＤＲ１／ＩＯ１のためのＧＰＩＯ出力を有効化する
・０ｘ１０をマスタノード１０２のＧＰＩＯＤ２ＭＳＫに書き込み、仮想ポート４をＡＤＲ１／ＩＯ１にマッピングする
・０ｘ０２をマスタノード１０２のＧＰＩＯＤＥＮに書き込み、ＡＤＲ１／ＩＯ１に対する遠隔ＧＰＩＯアクセスを有効化する
・スレーブノード１上のＤＴＸ１が遷移する都度、スレーブノード１は、仮想ポート４における変更および変更の方向（設定またはクリア）を示す特別なＳＲＦを送出し得る
・マスタノードがこの特別なＳＲＦを受信する都度、マスタノードは、図３５のステートマシンを通過し得る
・スレーブノード１がＧＰＩＯＤＤＡＴの更新値の検査を受信すると、スレーブノード１は、仮想ポート４に対する変更を受諾としてマークし得る
スレーブノード０〜２上のＡＤＲ１／ＩＯ１ピンからマスタノード１０２のＡＤＲ１／ＩＯ１ピンへ：
・０ｘ０１をスレーブノード２のＧＰＩＯＤ２ＭＳＫに書き込み、ＡＤＲ１／ＩＯ１を仮想ポート０にマッピングする
・０ｘ０２をスレーブノード２のＧＰＩＯＤＥＮに書き込み、ＡＤＲ１／ＩＯ１に対する遠隔ＧＰＩＯアクセスを有効化する
・０ｘ０１をスレーブノード１のＧＰＩＯＤ２ＭＳＫに書き込み、ＡＤＲ１／ＩＯ１を仮想ポート０にマッピングする
・０ｘ０２をスレーブノード１のＧＰＩＯＤＥＮに書き込み、ＡＤＲ１／ＩＯ１に対する遠隔ＧＰＩＯアクセスを有効化する
・０ｘ０１をスレーブノード０のＧＰＩＯＤ２ＭＳＫに書き込み、ＡＤＲ１／ＩＯ１を仮想ポート０にマッピングする
・０ｘ０２をスレーブノード０のＧＰＩＯＤＥＮに書き込み、ＡＤＲ１／ＩＯ１に対する遠隔ＧＰＩＯアクセスを有効化する
・０ｘ０２をマスタノード１０２のＧＰＩＯＯＥＮに書き込み、ＡＤＲ１／ＩＯ１のためのＧＰＩＯ出力を有効化する
・０ｘ０１をマスタノード１０２のＧＰＩＯＤ２ＭＳＫに書き込み、仮想ポート０をＡＤＲ１／ＩＯ１にマッピングする
・０ｘ０２をマスタノード１０２のＧＰＩＯＤＥＮに書き込み、ＡＤＲ１／ＩＯ１に対する遠隔ＧＰＩＯアクセスを有効化する
・マスタノード１０２が仮想ポートに対する変更を示すＳＲＦに遭遇する都度、マスタノード１０２は、図３５のステートマシンを通過し得る
・ＧＰＩＯＤＤＡＴに対するブロードキャスト書き込みがＡＣＫによって終了すると、マスタノード１０２内のＧＰＩＯＤＤＡＴの値は更新され得、ビット０の値はＡＤＲ１／ＩＯ１ピンに反映され得る
図３６および３７は、複数のスレーブノード１０４が仮想ポート０に対する入力としてマッピングされ、マスタノード１０２が仮想ポート０からの出力としてマッピングされているシステム挙動の実施例を図示する。図３６において、スレーブノード０は仮想ポート０のクリアをリクエストし、これは拒絶される。特に、ＧＰＩＯピンは、スレーブノード０上でハイからローに遷移し、クリアリクエストを含むＳＲＦがスレーブノード０によって生成される。マスタノード１０２は、検査状態に移行し（図３５に図示されるステートマシンにより）、ポート０をクリアできるか検査するＳＣＦを送出する。このリクエストは、ＧＰＩＯ入力ピンがハイであるため、スレーブノード２によって拒絶される。
図３７において、スレーブノード２は仮想ポート０のクリアをリクエストし、これは受け入れられる。スレーブノード２上でＧＰＩＯピンがハイからローに遷移した後、クリアリクエストを含むＳＲＦがスレーブノード２によって生成される。マスタノード１０２は、検査状態に移行し（図３５に図示されるステートマシンにより）、ポート０をクリアできるか検査するＳＣＦを送出する。このリクエストは受け入れられ、マスタノード１０２は更新状態に移行する。ひとたびＧＰＩＯＤＤＡＴのブロードキャスト書き込みが終了すると、マスタノード１０２上の出力ＧＰＩＯピンはハイからローに遷移する。
遠隔ＧＰＩＯ機能の様々な実施形態を支えるロジックは、いくつかの形態のうちのいずれをとってもよい。例えば、図３８は、本明細書に記載のような、遠隔ＧＰＩＯロジックのシステムレベルの可視化を提供する。図３９および４０は、それぞれ、本明細書に記載のような、遠隔ＧＰＩＯの入力ピンおよび出力ピンに関する例示的なＧＰＩＯＤｎＭＳＫクロスバーを示す。
上記で論じたように、遠隔ＧＰＩＯ機能は、異なるスレーブノード１０４からの入力ピンを仮想ポート（例えば、仮想８ビットポート）に組み合わせるＯＲ論理を含んでもよい。各スレーブノード１０４内の各出力ピンに対して、仮想ポートから１ビットが選択され得る。上記で論じたように、ＡＮＤ論理は、入力および出力を反転することによって達成され得る。図４１は、マスタノード１０２およびスレーブノード１０４の例示的な配置における例示的な遠隔ＧＰＩＯ機能を図示する。図４１の配置において、スレーブノード０、１、および２の各々は、それに関連付けられた周辺デバイス１０８の一部としてスピーカを有する。スレーブノード０、１、および２は、別々に遠隔ＧＰＩＯを介してそれらのスピーカからホスト１１０（例えば、ＤＳＰ）にオーバードライブ信号を送出し得、ホスト１１０は、スレーブノード０、１、および２の全てのスピーカに消音信号を同時に送出し得る。いくつかの実施形態では、ＧＰＩＯ対ＧＰＩＯのレイテンシは、３オーディオクロックサイクル以下（例えば、６２．５マイクロ秒以下）であってもよい。
図４２および４３は、スレーブノード１０４からの異なる寄与について、異なるＧＰＩＯＤｎＭＳＫ設定およびＧＰＩＯＤＩＮＶ設定、ならびにそれらのＧＰＩＯＯＥＮの値に対する影響を図示する。図４２において、仮想ポートビット０における「０」は、ＧＰＩＯピン２における「ロー」の入力、ＧＰＩＯＤＩＮＶの位置２における非反転ビット「０」、ＧＰＩＯＯＥＮの位置２における入力有効化の「０」、およびＧＰＩＯＤ２ＭＳＫの位置０における「１」の結果である。仮想ポートビット１における「１」は、ＧＰＩＯ入力ピン４における「ハイ」の入力、ＧＰＩＯＤＩＮＶの位置４における反転ビット「１」、ＧＰＩＯＯＥＮの位置４における入力有効化の「０」、およびＧＰＩＯＤ４ＭＳＫの位置１における「１」の結果である。仮想ポートビット２における「１」は、ＧＰＩＯ入力ピン７における「ロー」の入力、ＧＰＩＯＤＩＮＶの位置７における反転ビット「１」、ＧＰＩＯＯＥＮの位置７における入力有効化の「０」、およびＧＰＩＯＤ７ＭＳＫの位置２における「１」の結果である。
図４３は、図４２の入力ピン設定に出力ピンを追加している。特に、ＧＰＩＯピン０における「ロー」の出力は、仮想ポートビット３における「０」、ＧＰＩＯＤ０ＭＳＫの位置３における「１」、ＧＰＩＯＯＥＮの位置０における出力有効化の「１」、およびＧＰＩＯＤＩＮＶの位置０における非反転の「０」の結果である。ＧＰＩＯピン３における「ハイ」の出力は、仮想ポートビット４における「１」、ＧＰＩＯＤ３ＭＳＫの位置４における「１」、ＧＰＩＯＯＥＮの位置３における出力有効化の「１」、およびＧＰＩＯＤＩＮＶの位置３における非反転の「０」の結果である。ＧＰＩＯピン５における「ロー」の出力は、仮想ポートビット４における「１」、ＧＰＩＯＤ５ＭＳＫの位置４における「１」、ＧＰＩＯＯＥＮの位置５における出力有効化の「１」、およびＧＰＩＯＤＩＮＶの位置５における反転の「１」の結果である。ＧＰＩＯＤｎＭＳＫのいくつかの実施形態では、ピンは、ＧＰＩＯから利用可能でなければならない（例えば、Ｉ２Ｓ／ＴＤＭまたはＰＤＭのために使用されるのではなく）。
本明細書に記載のいずれの実施形態も、本明細書に記載のいずれかの実施形態に従って、任意の所望の組み合わせにおいて、ＧＰＩＯ対ＧＰＩＯ通信機能と組み合わせることができる。
以下の段落は、本明細書に開示の様々な実施形態の実施例を提供する。
実施例Ａ１は、低レイテンシ通信のためのスレーブノード送受信器であって、２線式バスを介して上流デバイスから送信された第１の信号を受信し、第２の信号を２線式バスを介して上流デバイスに送信する上流送受信器回路と、第３の信号を下流に、２線式バスを介して下流デバイスに提供し、第４の信号を２線式バスを介して下流デバイスから受信する下流送受信器回路と、スレーブノード送受信器において第１の信号内の同期制御フレームのプリアンブルに基づいてクロック信号を生成するクロック回路と、を含み、スレーブノード送受信器による２線式バスを介した信号の受信および提供のタイミングがクロック信号に基づいている、スレーブノード送受信器である。
実施例Ａ２は、実施例Ａ１の主題を含んでもよく、同期制御フレームは第１の信号のスーパーフレーム内の下流データに関連付けられ、下流データは複数のデータスロットを含み、スレーブノード送受信器と連通している単一の周辺デバイスのためのデータは複数のデータスロットのうちの２つ以上を占有すると更に指定し得る。
実施例Ａ３は、実施例Ａ２の主題を含んでもよく、単一の周辺デバイスのためのデータはオーディオデータであると更に指定し得る。
実施例Ａ４は、実施例Ａ１〜Ａ３のうちのいずれかの主題を含んでもよく、第１の信号は第１の同期制御フレームおよび関連付けられた第１の下流データならびに第２の同期制御フレームおよび関連付けられた第２の下流データを含み、第１の下流データは特定のインデックスを有し、スレーブノード送受信器と連通している第１の周辺デバイスのためのデータを含むデータスロットを含み、第２の下流データは特定のインデックスを有し、第１の周辺デバイスとは異なるスレーブノード送受信器と連通している第２の周辺デバイスのためのデータを含むデータスロットを含むと更に指定し得る。
実施例Ａ５は、実施例Ａ４の主題を含んでもよく、第１の周辺デバイスおよび第２の周辺デバイスは異なるマイクロホンであると更に指定し得る。
実施例Ａ６は、実施例Ａ１〜Ａ５のうちのいずれかの主題を含んでもよく、第２の信号は同期応答フレームを含み、同期応答フレームは第２の信号のスーパーフレーム内の上流データに関連付けられ、上流データは複数のデータスロットを含み、スレーブノード送受信器と連通している単一の周辺デバイスに発するデータは複数のデータスロットのうちの２つ以上を占有すると更に指定し得る。
実施例Ａ７は、実施例Ａ６の主題を含んでもよく、単一の周辺デバイスに発するデータはオーディオデータであると更に指定し得る。
実施例Ａ８は、実施例Ａ１〜Ａ７のうちのいずれかの主題を含んでもよく、第２の信号は第１の同期応答フレームおよび関連付けられた第１の上流データならびに第２の同期応答フレームおよび関連付けられた第２の上流データを含み、
第１の上流データは特定のインデックスを有し、スレーブノード送受信器と連通している第１の周辺デバイスに発するデータを含むデータスロットを含み、第２の上流データは特定のインデックスを有し、第１の周辺デバイスとは異なるスレーブノード送受信器と連通している第２の周辺デバイスに発するデータを含むデータスロットを含むと更に指定し得る。
実施例Ａ９は、実施例Ａ８の主題を含んでもよく、第１の周辺デバイスおよび第２の周辺デバイスは異なるマイクロホンであると更に指定し得る。
実施例Ａ１０は、実施例Ａ１〜Ａ９のうちのいずれかの主題を含んでもよく、電圧バイアスを２線式バスを介して上流デバイスから受電し、電圧バイアスからのエネルギーをスレーブノード送受信器に連結されたエネルギー蓄積装置に提供する電源回路を更に含んでもよい。
実施例Ａ１１は、実施例Ａ１〜Ａ１０のうちのいずれかの主題を含んでもよく、少なくとも１つのスピーカおよび少なくとも１つのマイクロホンと通信する周辺デバイス通信回路を更に含んでもよい。
実施例Ａ１２は、実施例Ａ１１の主題を含んでもよく、周辺デバイス通信回路はアイ・スクエアド・シー・サウンド（Ｉ２Ｓ）送受信器、時分割多重（ＴＤＭ）送受信器、パルス密度変調（ＰＤＭ）送受信器、アイ・スクエアド・シー（Ｉ２Ｃ）送受信器、または汎用入出力（ＧＰＩＯ）ピンを備えることを更に指定し得る。
実施例Ａ１３は、実施例Ａ１〜Ａ１２のうちのいずれかの主題を含んでもよく、マイクロホンおよび会議ユーザインターフェース要素と通信する周辺デバイス通信回路であって、ユーザがマイクロホンからのオーディオを２線式バスに連結された別のデバイスに提供することを希望する場合、ユーザは会議ユーザインターフェース要素を作動させ、会議ユーザインターフェース要素が作動される場合、第２の信号はマイクロホンに発するデータを含む、周辺デバイス通信回路、を更に含んでもよい。
実施例Ａ１４は、実施例Ａ１〜Ａ１３のうちのいずれかの主題を含んでもよく、無線送受信器と通信する周辺デバイス通信回路であって、無線送受信器が音声通話を受信し、上流送受信器回路が第２の信号内に音声通話を表すデータを含める、周辺デバイス通信回路、を更に含んでもよい。
実施例Ａ１５は、実施例Ａ１〜Ａ１４のうちのいずれかの主題を含んでもよく、上流デバイスは無線送受信器に連結され、無線送受信器は音声通話を受信し、上流送受信器回路は第１の信号内の音声通話を表すデータを受信すると更に指定し得る。
実施例Ａ１６は、実施例Ａ１〜Ａ１５のうちのいずれかの主題を含んでもよく、ホストデバイスは２線式バスのマスタデバイスに連結され、ホストデバイスは無線送受信器に連結され、無線送受信器は音声通話を受信し、上流送受信器回路は第１の信号内の音声通話を表すデータを受信すると更に指定し得る。
実施例Ａ１７は、実施例Ａ１〜Ａ１６のうちのいずれかの主題を含んでもよく、車両の屋根または他の部分に連結されたアンテナと連通し、有線接続を介してアンテナと通信する周辺デバイス通信回路を更に含んでもよい。
実施例Ａ１８は、実施例Ａ１７の主題を含んでもよく、上流デバイスは車両のヘッドユニットに位置付けられたマスタデバイスであると更に指定し得る。
実施例Ａ１９は、実施例Ａ１〜Ａ１８のうちのいずれかの主題を含んでもよく、スレーブノード送受信器はスピーカ、ミキシングコンソール、楽器、タイムコード生成機器、増幅器、ビデオ表示器、または花火コンソール内に含まれることを更に指定し得る。
実施例Ａ２０は、実施例Ａ１〜Ａ１９のうちのいずれかの主題を含んでもよく、ロボット四肢の関節におけるセンサまたはアクチュエータと連通している周辺デバイス通信回路を更に含んでもよい。
実施例Ａ２１は、実施例Ａ１〜Ａ２０のうちのいずれかの主題を含んでもよく、受信メールボックスおよび送信メールボックスであって、データが送信メールボックスに提供されるとき、ホストデバイスが下流デバイスへの送信のための割込みを生成し、データが受信メールボックスに提供されるとき、下流デバイスがホストデバイスへの送信のための割込みを生成する、受信メールボックスおよび送信メールボックス、を更に含んでもよい。
実施例Ａ２２は、実施例Ａ１〜Ａ２１のうちのいずれかの主題を含んでもよく、車両内の湿度センサまたは温度センサと連通している周辺デバイス通信回路を更に含んでもよい。
実施例Ａ２３は、実施例Ａ１〜Ａ２２のうちのいずれかの主題を含んでもよく、車両内のガスセンサと連通している周辺デバイス通信回路を更に含んでもよい。
実施例Ａ２４は、実施例Ａ１〜Ａ２３のうちのいずれかの主題を含んでもよく、第１の信号または第２の信号をプロトコルアナライザに提供する周辺デバイス通信回路を更に含んでもよく、下流送受信器回路は無効化されている。
実施例Ａ２５は、実施例Ａ１〜Ａ２４のうちのいずれかの主題を含んでもよく、データは同期制御フレーム内で下流に送信されることを更に指定し得る。
実施例Ａ２６は、実施例Ａ１〜Ａ２５のうちのいずれかの主題を含んでもよく、データは同期応答フレーム内で上流に送信されることを更に指定し得る。
実施例Ｂ１は、低レイテンシ通信のためのマスタノード送受信器であって、ホストデバイスからクロック情報を提供するＩ２Ｓ信号を受信するアイ・スクエアド・シー・サウンド（Ｉ２Ｓ）受信器と、クロック情報に基づいてクロック信号を生成するクロック回路と、第１の信号を下流に、２線式バスを介して下流デバイスに提供し、第２の信号を２線式バスを介して下流デバイスから受信する下流送受信器回路とを含み、第１の信号の同期制御フレームのプリアンブルはクロック信号に基づいており、下流デバイスはプリアンブルに基づいてそれ自身のクロック信号を生成する、マスタノード送受信器、である。
実施例Ｂ２は、実施例Ｂ１の主題を含んでもよく、同期制御フレームは第１の信号のスーパーフレーム内の下流データに関連付けられ、下流データは複数のデータスロットを含み、下流デバイスに連結された単一の周辺デバイスのためのデータは複数のデータスロットのうちの２つ以上を占有すると更に指定し得る。
実施例Ｂ３は、実施例Ｂ２の主題を含んでもよく、単一の周辺デバイスのためのデータはオーディオデータであると更に指定し得る。
実施例Ｂ４は、実施例Ｂ１〜Ｂ３のうちのいずれかの主題を含んでもよく、第１の信号は第１の同期制御フレームおよび関連付けられた第１の下流データならびに第２の同期制御フレームおよび関連付けられた第２の下流データを含み、第１の下流データは特定のインデックスを有し、下流デバイスに連結された第１の周辺デバイスのためのデータを含むデータスロットを含み、第２の下流データは特定のインデックスを有し、第１の周辺デバイスとは異なる下流デバイスに連結された第２の周辺デバイスのためのデータを含むデータスロットを含むと更に指定し得る。
実施例Ｂ５は、実施例Ｂ４の主題を含んでもよく、第１の周辺デバイスおよび第２の周辺デバイスは異なるマイクロホンであると更に指定し得る。
実施例Ｂ６は、実施例Ｂ１〜Ｂ５のうちのいずれかの主題を含んでもよく、第２の信号は同期応答フレームを含み、同期応答フレームは第２の信号のスーパーフレーム内の上流データに関連付けられ、上流データは複数のデータスロットを含み、下流デバイスに連結された単一の周辺デバイスに発するデータは複数のデータスロットのうちの２つ以上を占有すると更に指定し得る。
実施例Ｂ７は、実施例Ｂ６の主題を含んでもよく、単一の周辺デバイスに発するデータはオーディオデータであると更に指定し得る。
実施例Ｂ８は、実施例Ｂ１〜Ｂ７のうちのいずれかの主題を含んでもよく、第２の信号は第１の同期応答フレームおよび関連付けられた第１の上流データならびに第２の同期応答フレームおよび関連付けられた第２の上流データを含み、第１の上流データは特定のインデックスを有し、下流デバイスに連結された第１の周辺デバイスに発するデータを含むデータスロットを含み、第２の上流データは特定のインデックスを有し、第１の周辺デバイスとは異なる下流デバイスに連結された第２の周辺デバイスに発するデータを含むデータスロットを含むと更に指定し得る。
実施例Ｂ９は、実施例Ｂ８の主題を含んでもよく、第１の周辺デバイスおよび第２の周辺デバイスは異なるマイクロホンであると更に指定し得る。
実施例Ｂ１０は、実施例Ｂ１〜Ｂ９のうちのいずれかの主題を含んでもよく、第１の信号は下流デバイスに連結された少なくとも１つのスピーカのためのデータを含み、第２の信号は下流デバイスに連結された少なくとも１つのマイクロホンに発するデータを含むと更に指定し得る。
実施例Ｂ１１は、実施例Ｂ１〜Ｂ１０のうちのいずれかの主題を含んでもよく、無線送受信器と通信する周辺デバイス通信回路であって、無線送受信器が音声通話を受信し、下流送受信器回路が音声通話を表すデータを第１の信号内に含める、周辺デバイス通信回路、を更に含んでもよい。
実施例Ｂ１２は、実施例Ｂ１〜Ｂ１１のうちのいずれかの主題を含んでもよく、下流デバイスは無線送受信器に連結され、無線送受信器は音声通話を受信し、下流送受信器回路は第２の信号内の音声通話を表すデータを受信すると更に指定し得る。
実施例Ｃ１は、Ｉ２Ｓ信号をマスタノード送受信器に提供するアイ・スクエアド・シー・サウンド（Ｉ２Ｓ）送受信器回路であって、マスタノード送受信器が２線式バスのマスタであり、Ｉ２Ｓ信号がクロック情報を提供し、マスタノード送受信器がクロック情報に基づいてクロック信号を生成し、マスタノード送受信器が第１の信号を下流に、２線式バスを介して下流デバイスに向けて提供し、第１の信号の同期制御フレームのプリアンブルがクロック信号に基づいており、下流デバイスがプリアンブルに基づいてそれ自身のクロック信号を生成する、アイ・スクエアド・シー・サウンド（Ｉ２Ｓ）送受信器回路と、第１のＩ２Ｃ信号をマスタノード送受信器から受信し、第２のＩ２Ｃ信号をマスタノード送受信器に提供するアイ・スクエアド・シー（Ｉ２Ｃ）送受信器回路と、第１のＩ２Ｃ信号に基づいて下流デバイスのためのデータを生成する処理回路と、を含み、下流デバイスのためのデータが第２のＩ２Ｃ信号内に含められ、マスタノード送受信器によって２線式バスを介して下流デバイスに送信される、ホストデバイスである。
実施例Ｃ２は、実施例Ｃ１の主題を含んでもよく、第１の信号は下流デバイスに連結された少なくとも１つのスピーカのためのデータを含むと更に指定し得る。
実施例Ｃ３は、実施例Ｃ１〜Ｃ２のうちのいずれかの主題を含んでもよく、Ｉ２Ｓ送受信器回路は２線式バスおよびマスタノード送受信器を介して、下流デバイスに連結されたマイクロホンからオーディオを受信し、Ｉ２Ｃ送受信器回路は２線式バスおよびマスタノード送受信器を介して、下流デバイスに連結された会議ユーザインターフェース要素をユーザが作動させたという表示を受信し、Ｉ２Ｓ送受信器回路は該表示に応答して、かつ２線式バスおよびマスタノード送受信器を介して、２線式バス上の別の下流デバイスにオーディオを提供すると更に指定し得る。
実施例Ｃ４は、実施例Ｃ１〜Ｃ３のうちのいずれかの主題を含んでもよく、下流デバイスは無線送受信器に連結され、無線送受信器は音声通話を受信し、Ｉ２Ｃ送受信器回路はマスタノード送受信器および２線式バスを介して音声通話を表すデータを受信すると更に指定し得る。
実施例Ｃ５は、実施例Ｃ１〜Ｃ４のうちのいずれかの主題を含んでもよく、下流デバイスは車両の屋根または他の部分に連結されたアンテナに配線され、マスタノード送受信器は車両のヘッドユニットに位置付けられると更に指定し得る。
実施例Ｃ６は、実施例Ｃ１〜Ｃ５のうちのいずれかの主題を含んでもよく、ホストデバイスは受信メールボックスおよび送信メールボックスであって、データが送信メールボックスに提供されるとき、ホストデバイスが下流デバイスへの送信のための割込みを生成する、受信メールボックスおよび送信メールボックス、を含むと更に指定し得る。
実施例Ｃ７は、実施例Ｃ１〜Ｃ６のうちのいずれかの主題を含んでもよく、下流デバイスは車両内の環境センサに連結され、処理回路はマスタノード送受信器および２線式バスを介してホストデバイスに送信されるセンサからのデータに基づいて車両内の気候制御システムのための制御命令を生成すると更に指定し得る。
実施例Ｄ１は、マイクロホンに連結する第１のコネクタと；オーディオ受信デバイスに連結する第２のコネクタと；第１のコネクタと第２のコネクタとの間でデータを送信する導体と；スレーブノード送受信器であって、２線式バスを介して上流デバイスから送信される第１の信号を受信し、第２の信号を２線式バスを介して上流デバイスに提供する上流送受信器回路と、第１の信号内の同期制御フレームのプリアンブルに基づいてスレーブノード送受信器でクロック信号を生成するクロック回路であって、ノード送受信器による２線式バスを介した信号の受信および提供のタイミングがクロック信号に基づく、クロック回路と、第１のコネクタと第２のコネクタとの間で送信されるデータを受信する導体に連結された周辺デバイス通信回路と、を含み、データが第２の信号に含まれる、スレーブノード送受信器と；を含むマイクロホンケーブルである。
実施例Ｄ２は、実施例Ｄ１の主題を含んでもよく、スレーブノード送受信器は第１のコネクタ内に含まれると更に指定し得る。
実施例Ｄ３は、実施例Ｄ１〜Ｄ２のうちのいずれかの主題を含んでもよく、スレーブノード送受信器は第２のコネクタ内に含まれると更に指定し得る。
実施例Ｄ４は、実施例Ｄ１〜Ｄ３のうちのいずれかの主題を含んでもよく、スレーブノード送受信器は第１のコネクタと第２のコネクタとの間に配されると更に指定し得る。
実施例Ｄ５は、実施例Ｄ１〜Ｄ４のうちのいずれかの主題を含んでもよく、第１のコネクタで受信されたアナログマイクロホン入力をデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）を更に含んでもよく、第２のコネクタの第１のコネクタの間で送信されるデータはデジタル信号を含むと更に指定し得る。
実施例Ｄ６は、実施例Ｄ５の主題を含んでもよく、第２のコネクタは第２の信号およびデジタル信号をオーディオ受信デバイスに提供すると更に指定し得る。
実施例Ｄ７は、実施例Ｄ５〜Ｄ６のうちのいずれかの主題を含んでもよく、第２のコネクタは第２の信号およびアナログマイクロホン入力をオーディオ受信デバイスに提供すると更に指定し得る。
実施例Ｄ８は、実施例Ｄ７の主題を含んでもよく、第２の信号およびアナログマイクロホン入力を提供するは第２の信号とアナログマイクロホン入力との和を提供するを含むと更に指定し得る。
実施例Ｄ９は、実施例Ｄ７〜Ｄ８のうちのいずれかの主題を含んでもよく、第２のコネクタはデジタル信号をオーディオ受信デバイスに更に提供すると更に指定し得る。
実施例Ｄ１０は、実施例Ｄ５〜Ｄ９のうちのいずれかの主題を含んでもよく、デジタル信号をアナログ信号に変換するデジタル−アナログ変換器を更に含んでもよい。
実施例Ｄ１１は、実施例Ｄ１０の主題を含んでもよく、第２のコネクタは第２の信号およびアナログ信号をオーディオ受信デバイスに提供すると更に指定し得る。
実施例Ｅ１は、２線式バスリンクを介して実施例Ｂのうちのいずれかのマスタノード送受信器に連結された、実施例Ａのうちのいずれかのスレーブノード送受信器のうちの１つまたは２つ以上を含むシステムである。
実施例Ｅ２は、実施例Ｅ１の主題を含んでもよく、マスタノード送受信器に連結された実施例Ｃのうちのいずれかのホストデバイスを更に含んでもよい。
実施例Ｅ３は、本明細書に開示の技法のうちのいずれかによる方法である。
実施例Ｅ４は、本明細書に開示の技法のうちのいずれかを実行するための手段を含むデバイスである。
実施例Ｅ５は、システムの１つまたは２つ以上の処理デバイスによる実行に応答して本明細書に開示の技法のうちのいずれかをシステムに実行させる命令を有する、１つまたは２つ以上の非一時的なコンピュータ可読媒体である。
実施例Ｆ１は、本明細書に開示のＧＰＩＯ対ＧＰＩＯ通信機能のいずれかの実施形態を含んでもよい。
実施例Ｆ２は、上記の実施例Ａ〜Ｅのうちのいずれかの主題を含んでもよく、本明細書に開示のＧＰＩＯ対ＧＰＩＯ通信機能のいずれかの実施形態を更に含んでもよい。
実施例Ｇ１は、低レイテンシ通信システムにおけるマスタノード送受信器であって、下流デバイスへのバスを介して、仮想ポートを識別する仮想ポート識別子を下流デバイスの汎用入出力（ＧＰＩＯ）ピンに割り当て、下流デバイスへのバスを介して、入力ピンまたは出力ピンになるＧＰＩＯピンを割り当てる下流送受信器回路を含む、マスタノード送受信器である。
実施例Ｇ２は、実施例Ｇ１の主題を含んでもよく、仮想ポート識別子はＧＰＩＯピンに関連付けられた仮想ポート番号の表示を含むと更に指定し得る。
実施例Ｇ３は、実施例Ｇ２の主題を含んでもよく、下流デバイスは第１の下流デバイスであり、第１の下流デバイスのＧＰＩＯピンは第１のＧＰＩＯピンであり、下流送受信器回路は、第１の下流デバイスとは異なる第２の下流デバイスへのバスを介して、仮想ポート識別子を第２の下流デバイスの第２のＧＰＩＯピンに割り当てると更に指定し得る。
実施例Ｇ４は、実施例Ｇ３の主題を含んでもよく、第１のＧＰＩＯピンが入力ピンであり、第２のＧＰＩＯピンが入力ピンであるとき、第１のＧＰＩＯピンの値と第２のＧＰＩＯピンの値についてＯＲ論理演算を実行し仮想ポートの値を決定するＧＰＩＯデータ回路を更に含んでもよい。
実施例Ｇ５は、実施例Ｇ２〜４のうちのいずれかの主題を含んでもよく、仮想ポートは第１の仮想ポートであり、仮想ポート番号は第１の仮想ポート番号であり、下流送受信器回路は、下流デバイスへのバスを介して、第２の仮想ポート識別子を下流デバイスのＧＰＩＯピンに更に割り当て、第２の仮想ポート識別子は第１の仮想ポート番号とは異なる第２の仮想ポート番号を含み、第２の仮想ポート識別子は第１の仮想ポートとは異なる第２の仮想ポートを識別すると更に指定し得る。
実施例Ｇ６は、実施例Ｇ５の主題を含んでもよく、ＧＰＩＯピンが出力ピンであるとき、下流デバイスは第１の仮想ポートの値と第２の仮想ポートの値についてＯＲ論理演算を実行しＧＰＩＯピンの値を決定すると更に指定し得る。
実施例Ｇ７は、実施例Ｇ１〜６のうちのいずれかの主題を含んでもよく、下流送受信器回路は、下流デバイスへのバスを介して、仮想ポートを設定またはクリアする命令を更に送信すると更に指定し得る。
実施例Ｇ８は、実施例Ｇ７の主題を含んでもよく、下流デバイスは第１の下流デバイスであり、下流送受信器回路は、第２の下流デバイスからバスを介して、仮想ポートを設定またはクリアするリクエストを更に受信し、下流送受信器回路は仮想ポートを設定またはクリアするリクエストの受信に応答して仮想ポートを設定またはクリアする命令を送信すると更に指定し得る。
実施例Ｇ９は、実施例Ｇ７の主題を含んでもよく、命令は仮想ポートをクリアするものであり、マスタノード送受信器はバス上のマスタノード送受信器の下流の少なくとも１つのデバイスが命令を拒絶していることを決定し、決定に応答して、仮想ポートをマスタノード送受信器のメモリ内に設定されているように維持するＧＰＩＯデータ回路を更に含むと更に指定し得る。
実施例Ｇ１０は、実施例Ｇ９の主題を含んでもよく、決定は少なくとも１つの下流のデバイスから受信した否定応答を識別することを含むと更に指定し得る。
実施例Ｇ１１は、実施例Ｇ７の主題を含んでもよく、命令は仮想ポートを設定するものであり、マスタノード送受信器は仮想ポートをマスタノード送受信器のメモリ内に設定するＧＰＩＯデータ回路を更に含むと更に指定し得る。
実施例Ｇ１２は、実施例Ｇ１〜１１のうちのいずれかの主題を含んでもよく、マスタノード送受信器をホストデバイスに通信可能に連結するホストインターフェース回路を更に含んでもよい。
実施例Ｇ１３は、実施例Ｇ１２の主題を含んでもよく、ホストインターフェース回路はアイ・スクエアド・シー（Ｉ２Ｃ）回路を含むと更に指定し得る。
実施例Ｇ１４は、実施例Ｇ１〜１３のうちのいずれかの主題を含んでもよく、バスは２線式バスであると更に指定し得る。
実施例Ｈ１は、低レイテンシ通信システムにおけるスレーブノード送受信器であって、マスタノード送受信器からバスを介して、仮想ポートを識別する仮想ポート識別子の、スレーブノード送受信器の汎用入出力（ＧＰＩＯ）ピンへの割り当てを受信し、マスタノード送受信器からバスを介して、入力ピンまたは出力ピンとしてのＧＰＩＯピンの割り当てを受信する、上流送受信器回路を含む。
実施例Ｈ２は、実施例Ｈ１の主題を含んでもよく、仮想ポート識別子はＧＰＩＯピンに関連付けられた仮想ポート番号の表示を含み、ＧＰＩＯピンは第１のＧＰＩＯピンであり、上流送受信器回路は、マスタノード送受信器からバスを介して、下流デバイスの第２のＧＰＩＯピンへの仮想ポート識別子の割り当てを更に受信し、下流デバイスはバス上でスレーブノード送受信器から下流にあると更に指定し得る。
実施例Ｈ３は、実施例Ｈ２の主題を含んでもよく、バスを介して下流に、下流デバイスの第２のＧＰＩＯピンへの仮想ポート識別子の割り当てを送信する下流送受信器回路を更に含んでもよい。
実施例Ｈ４は、実施例Ｈ１〜３のうちのいずれかの主題を含んでもよく、ＧＰＩＯピンの値を反転させるＧＰＩＯデータ回路を更に含んでもよい。
実施例Ｈ５は、実施例Ｈ１〜４のうちのいずれかの主題を含んでもよく、上流送受信器回路は、マスタノード送受信器からバスを介して、ＧＰＩＯピンの値を変更する命令を更に受信すると更に指定し得る。
実施例Ｈ６は、実施例Ｈ１〜５のうちのいずれかの主題を含んでもよく、ＧＰＩＯピンはスレーブノード送受信器の複数のＧＰＩＯピンのうちの１つであると更に指定し得る。

Claims (20)

  1. 低レイテンシ通信システムにおけるマスタノード送受信器であって、
    下流送受信器回路であって、
    下流デバイスへのバスを介して前記下流デバイス内の第１のレジスタに対する設定値を送信することによって、前記下流デバイス内の仮想ポート番号を識別する仮想ポート識別子を前記下流デバイスの汎用入出力（ＧＰＩＯ）ピンに割り当て、
    前記下流デバイスへの前記バスを介して前記下流デバイス内の第２のレジスタに対する設定値を送信することによって、前記ＧＰＩＯピンの機能を入力ピンまたは出力ピンに設定する、下流送受信器回路、を備え、
    前記ＧＰＩＯピンは、前記下流デバイスに接続された周辺デバイスを制御するために使用される、マスタノード送受信器。
  2. 前記仮想ポート識別子が、前記ＧＰＩＯピンに関連付けられた仮想ポート番号の表示を含んでいる、請求項１に記載のマスタノード送受信器。
  3. 前記下流デバイスが第１の下流デバイスであり、前記第１の下流デバイスの前記ＧＰＩＯピンが第１のＧＰＩＯピンであり、前記下流送受信器回路が、
    前記第１の下流デバイスとは異なる第２の下流デバイスへのバスを介して前記第２の下流デバイス内の第１のレジスタに対する設定値を送信することによって、前記仮想ポート識別子を前記第２の下流デバイスの第２のＧＰＩＯピンに更に割り当てる、請求項２に記載のマスタノード送受信器。
  4. 前記第１のＧＰＩＯピンが入力ピンであり、前記第２のＧＰＩＯピンが入力ピンであるとき、前記第１のＧＰＩＯピンの値と前記第２のＧＰＩＯピンの値についてＯＲ論理演算を実行し前記仮想ポートの値を決定する、ＧＰＩＯデータ回路を更に備えている、請求項３に記載のマスタノード送受信器。
  5. 前記仮想ポートが第１の仮想ポートであり、仮想ポート番号が第１の仮想ポート番号であり、前記下流送受信器回路が、
    前記下流デバイスに対する前記バスを介して前記下流デバイス内の前記第１のレジスタに対する設定値を送信することによって、第２の仮想ポート識別子を前記下流デバイスの前記ＧＰＩＯピンに更に割り当て、前記第２の仮想ポート識別子が、前記第１の仮想ポート番号とは異なる第２の仮想ポート番号を含み、前記第１の仮想ポートとは異なる第２の仮想ポートを識別する、請求項２に記載のマスタノード送受信器。
  6. 前記ＧＰＩＯピンが出力ピンであるとき、前記下流デバイスが、前記第１の仮想ポートと前記第２の仮想ポートの値についてＯＲ論理演算を実行し前記ＧＰＩＯピンの値を決定する、請求項５に記載のマスタノード送受信器。
  7. 前記下流送受信器回路が、
    前記下流デバイスへの前記バスを介して、前記仮想ポートを設定またはクリアする命令を更に送信する、請求項１に記載のマスタノード送受信器。
  8. 前記下流デバイスが第１の下流デバイスであり、前記下流送受信器回路が、
    第２の下流デバイスから前記バスを介して、前記仮想ポートを設定またはクリアするリクエストを更に受信し、
    前記下流送受信器回路が、前記仮想ポートを設定またはクリアする前記リクエストの受信に応答して、前記仮想ポートを設定またはクリアする前記命令を送信する、請求項７に記載のマスタノード送受信器。
  9. 前記命令が前記仮想ポートをクリアするものであり、前記マスタノード送受信器が、
    前記バス上の前記マスタノード送受信器の下流の少なくとも１つのデバイスが前記命令を拒絶していることを決定し、前記決定に応答して、前記仮想ポートを前記マスタノード送受信器のメモリ内に設定されているように維持する、ＧＰＩＯデータ回路を更に含んでいる、請求項７に記載のマスタノード送受信器。
  10. 前記決定が、前記少なくとも１つの下流のデバイスから受信した否定応答を識別することを含んでいる、請求項９に記載のマスタノード送受信器。
  11. 前記命令が前記仮想ポートを設定するものであり、前記マスタノード送受信器が、
    前記仮想ポートを前記マスタノード送受信器のメモリ内に設定するＧＰＩＯデータ回路を更に含んでいる、請求項７に記載のマスタノード送受信器。
  12. 前記マスタノード送受信器をホストデバイスに通信可能に連結するホストインターフェース回路を更に備えている、請求項１に記載のマスタノード送受信器。
  13. 前記ホストインターフェース回路が、アイ・スクエアド・シー（Ｉ２Ｃ）回路を含んでいる、請求項１２に記載のマスタノード送受信器。
  14. 前記バスが、２線式バスである、請求項１に記載のマスタノード送受信器。
  15. 低レイテンシ通信システムにおけるスレーブノード送受信器であって、
    上流送受信器回路であって、
    マスタノード送受信器からバスを介して前記スレーブノード送受信器内の第１のレジスタに対する設定値を受信することによって、前記スレーブノード送受信器内の仮想ポート番号を識別する仮想ポート識別子を、前記スレーブノード送受信器の汎用入出力（ＧＰＩＯ）ピンへ割り当て、
    前記マスタノード送受信器から前記バスを介して前記スレーブノード送受信器内の第２のレジスタに対する設定値を受信することによって、前記ＧＰＩＯピンの機能を入力ピンまたは出力ピンに設定する、上流送受信器回路、を備え、前記ＧＰＩＯピンは、前記スレーブノード送受信器に接続された周辺デバイスを制御するために使用される、スレーブノード送受信器。
  16. 前記仮想ポート識別子が、前記ＧＰＩＯピンに関連付けられた仮想ポート番号の表示を含み、前記ＧＰＩＯピンが第１のＧＰＩＯピンであり、前記上流送受信器回路が、
    前記マスタノード送受信器から前記バスを介して下流デバイス内の第１のレジスタに対する設定値を受信し、該設定値を前記下流デバイスに送信することによって、前記下流デバイスの第２のＧＰＩＯピンへ前記仮想ポート識別子を割り当て、前記下流デバイスが、前記バス上で前記スレーブノード送受信器から下流にある、請求項１５に記載のスレーブノード送受信器。
  17. 前記バスを介して下流に、前記下流デバイスの前記第２のＧＰＩＯピンへの前記仮想ポート識別子の前記割り当てを送信する、下流送受信器回路を更に備えている、請求項１６に記載のスレーブノード送受信器。
  18. 前記ＧＰＩＯピンの値を反転させるＧＰＩＯデータ回路を更に備えている、請求項１５に記載のスレーブノード送受信器。
  19. 前記上流送受信器回路が、前記マスタノード送受信器から前記バスを介して、前記ＧＰＩＯピンの値を変更する命令を更に受信する、請求項１５に記載のスレーブノード送受信器。
  20. 前記ＧＰＩＯピンが、前記スレーブノード送受信器の複数のＧＰＩＯピンのうちの１つである、請求項１５に記載のスレーブノード送受信器。
JP2017012657A 2016-01-29 2017-01-27 デイジーチェーンされたマルチノードネットワークにおけるｇｐｉｏ対ｇｐｉｏ通信 Active JP6430551B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662289066P 2016-01-29 2016-01-29
US62/289,066 2016-01-29
US15/411,846 US10872049B2 (en) 2016-01-29 2017-01-20 GPIO-to-GPIO communication on a multi-node daisy-chained network
US15/411,846 2017-01-20

Publications (2)

Publication Number Publication Date
JP2017135709A JP2017135709A (ja) 2017-08-03
JP6430551B2 true JP6430551B2 (ja) 2018-11-28

Family

ID=59386980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017012657A Active JP6430551B2 (ja) 2016-01-29 2017-01-27 デイジーチェーンされたマルチノードネットワークにおけるｇｐｉｏ対ｇｐｉｏ通信

Country Status (4)

Country Link
US (1) US10872049B2 (ja)
JP (1) JP6430551B2 (ja)
KR (1) KR101932686B1 (ja)
CN (1) CN107025200B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9860072B2 (en) * 2015-05-12 2018-01-02 Linear Technology Corporation System with sleep and wake up control over DC path
AU2017319719B2 (en) * 2016-09-05 2022-09-22 IOT.nxt BV Software-defined device interface system and method
US11132323B2 (en) 2017-06-20 2021-09-28 Intel Corporation System, apparatus and method for extended communication modes for a multi-drop interconnect
EP3653530A4 (en) 2017-07-11 2020-10-07 Mitsubishi Chemical Corporation STORAGE PACKAGING FOR SILICA POWDER AND TEST KIT WITH IT
CN107734431B (zh) * 2017-11-15 2020-02-07 郭思明 一种共享录音控制系统及实现方法
CN109859749A (zh) * 2017-11-30 2019-06-07 阿里巴巴集团控股有限公司 一种语音信号识别方法和装置
CN108322407B (zh) * 2017-12-25 2021-08-13 康威通信技术股份有限公司 基于高速差分通信的多点链式通信系统及方法
US10374583B1 (en) 2018-04-02 2019-08-06 Analog Devices, Inc. Dynamic hysteresis circuit
US10931476B2 (en) 2018-10-29 2021-02-23 Analog Devices Global Unlimited Company Content protection over synchronous data networks
US10649945B1 (en) 2018-12-10 2020-05-12 Analog Devices International Unlimited Company Non-native digital interface support over a two-wire communication bus
TWI699656B (zh) * 2018-12-27 2020-07-21 新唐科技股份有限公司 可切換的i2s介面
US10856199B2 (en) 2019-01-04 2020-12-01 Analog Devices, Inc. Communication systems with auxiliary master and auxiliary call support functionality
TWI695313B (zh) * 2019-02-15 2020-06-01 矽統科技股份有限公司 音訊介面偵測裝置及方法
CN111586531B (zh) * 2019-02-15 2021-11-02 矽统科技股份有限公司 音讯介面侦测装置及方法
US11097834B2 (en) * 2019-02-19 2021-08-24 Honeywell International Inc. Fly-by-wire systems and related operating methods
JP7155042B2 (ja) * 2019-02-22 2022-10-18 ホシデン株式会社 センサ制御装置
US11882420B2 (en) 2019-02-26 2024-01-23 Sony Semiconductor Solutions Corporation Audio signal synchronization control device and audio device
US10884972B2 (en) 2019-05-08 2021-01-05 Analog Devices, Inc. Communication systems with serial peripheral interface functionality
DE102019207174A1 (de) * 2019-05-16 2020-11-19 Robert Bosch Gmbh Sende-/Empfangseinrichtung und Kommunikationssteuereinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem
US11379398B2 (en) * 2019-06-04 2022-07-05 Microchip Technology Incorporated Virtual ports for connecting core independent peripherals
US20220266773A1 (en) * 2019-07-09 2022-08-25 Hosiden Corporation Control apparatus
WO2021046219A1 (en) * 2019-09-05 2021-03-11 Barksdale, Inc. Subsidiary interaction of controllers
CN111093220B (zh) * 2019-11-14 2020-10-02 中国人民解放军军事科学院国防科技创新研究院 一种自主无人集群动态管理方法及管理平台
WO2021101506A1 (en) 2019-11-18 2021-05-27 Google Llc Synchronization of sensor output samples
US11521542B2 (en) 2019-11-20 2022-12-06 Novatek Microelectronics Corp. Method for display driver system and display driver system
CN112929789B (zh) * 2019-12-05 2022-12-13 矽统科技股份有限公司 音讯数据处理电路及音讯数据处理方法
TWI756593B (zh) 2019-12-05 2022-03-01 矽統科技股份有限公司 音訊資料處理電路及音訊資料處理方法
JP7430795B2 (ja) 2019-12-16 2024-02-13 華為技術有限公司 緊急呼方法及び装置、及び、システム
US11411607B2 (en) 2020-01-07 2022-08-09 Analog Devices, Inc. Audio and lighting control via a communication bus
US20230089105A1 (en) 2020-02-21 2023-03-23 Harman Becker Automotive Systems Gmbh Method and system of real-time data monitoring for vehcile
KR102471426B1 (ko) 2020-03-16 2022-11-25 이광희 Ble 메쉬 그룹 설정이 가능한 스마트 조명 장치 및 이를 이용한 조명 제어 방법
JP7448427B2 (ja) 2020-06-19 2024-03-12 株式会社キーエンス データ収集装置
US11513991B2 (en) * 2020-10-01 2022-11-29 Qualcomm Incorporated Batch operation across an interface
US11321513B1 (en) * 2020-11-10 2022-05-03 Ansys, Inc. DVD analysis that accounts for delays
CN112291130B (zh) * 2020-12-03 2022-04-01 国创移动能源创新中心(江苏)有限公司 一种现场总线的组网系统及方法
CN112817895B (zh) * 2021-01-28 2022-04-19 广州安凯微电子股份有限公司 一种基于gpio的通信方法
CN113985785B (zh) * 2021-10-28 2024-04-23 中国计量大学现代科技学院 分布式电气设备运行状态监测方法
US11888498B2 (en) 2022-01-18 2024-01-30 Analog Devices International Unlimited Company Elimination of probability of bit errors in successive approximation register (SAR) analog-to-digital converter (ADC) logic
EP4231163A1 (en) * 2022-02-16 2023-08-23 Infineon Technologies AG Direct memory access system, system for processing sensor data and method for direct memory access
JP2023129104A (ja) * 2022-03-04 2023-09-14 ラピステクノロジー株式会社 バス制御方法
US20230344673A1 (en) * 2022-04-22 2023-10-26 Analog Devices International Unlimited Company Asynchronous data networking over a network bus
EP4369117A1 (de) * 2022-11-14 2024-05-15 Leuze electronic GmbH + Co. KG Sicherheitsanordnung
CN117891771B (zh) * 2024-03-14 2024-05-28 艾德克斯电子（南京）有限公司 一种多模组数据交互设备

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1033908A (en) 1911-07-06 1912-07-30 Miller Du Brul & Peters Mfg Co Knife-cleaning machine.
US5819051A (en) 1995-12-29 1998-10-06 Compaq Computer Corporation Low speed serial bus protocol and circuitry
JP4204226B2 (ja) 2001-12-28 2009-01-07 日本テキサス・インスツルメンツ株式会社 デバイス識別方法、データ伝送方法、デバイス識別子付与装置、並びにデバイス
US7315551B2 (en) 2002-03-15 2008-01-01 Lockheed Martin Corporation Synchronous low voltage differential I/O buss
US7158596B2 (en) 2002-08-14 2007-01-02 Standard Microsystems Corp. Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop
US7272202B2 (en) 2002-08-14 2007-09-18 Standard Microsystems Corp. Communication system and method for generating slave clocks and sample clocks at the source and destination ports of a synchronous network using the network frame rate
US8321650B2 (en) * 2003-01-13 2012-11-27 Emulex Design & Manufacturing Corporation Alignment-unit-based virtual formatting methods and devices employing the methods
US7167929B2 (en) * 2003-01-13 2007-01-23 Sierra Logic Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays, and a storage-shelf-interface tunneling method and system
US8667194B2 (en) 2003-12-15 2014-03-04 Finisar Corporation Two-wire interface in which a master component monitors the data line during the preamble generation phase for synchronization with one or more slave components
US8396061B2 (en) * 2004-08-12 2013-03-12 Broadcom Corporation Apparatus and system for coupling and decoupling initiator devices to a network without disrupting the network
US7650275B2 (en) * 2005-01-20 2010-01-19 Hewlett-Packard Development Company, L.P. Virtualization of a parition based on addresses of an I/O adapter within an external emulation unit
JP4398386B2 (ja) * 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
EP1713007B1 (en) * 2005-04-11 2008-09-17 STMicroelectronics S.r.l. A dynamically reconfigurable System-on-Chip comprising a plurality of reconfigurable gate array devices
US8127059B1 (en) * 2005-09-02 2012-02-28 Pmc-Sierra Us, Inc. Apparatus for interconnecting hosts with storage devices
US7395362B2 (en) 2006-02-03 2008-07-01 Standard Microsystems Corporation Method for a slave device to convey an interrupt and interrupt source information to a master device
JP2007215102A (ja) 2006-02-13 2007-08-23 Denso Corp 通信装置
JP4918866B2 (ja) 2006-03-13 2012-04-18 ミツミ電機株式会社 通信装置、半導体集積回路装置及び通信システム
US7707437B2 (en) 2006-05-03 2010-04-27 Standard Microsystems Corporation Method, system, and apparatus for a plurality of slave devices determining whether to adjust their power state based on broadcasted power state data
US7966379B2 (en) 2006-05-05 2011-06-21 Standard Microsystems Corporation In-band event polling
US7802036B2 (en) 2007-02-06 2010-09-21 Seiko Epson Corporation Serial communication system using an I2C bus as a serial bus
US8806083B2 (en) 2007-05-15 2014-08-12 Texas Instruments Incorporated Identification address configuration circuit and method without use of dedicated address pins
AU2008221607A1 (en) 2007-09-25 2009-04-09 Acei Ab A gaming network
US8700830B2 (en) 2007-11-20 2014-04-15 Spansion Llc Memory buffering system that improves read/write performance and provides low latency for mobile systems
FR2927308B1 (fr) 2008-02-08 2010-10-22 Airbus France Systeme distribue de commande de vol.
US8195774B2 (en) 2008-05-23 2012-06-05 Vmware, Inc. Distributed virtual switch for virtualized computer systems
US8185759B1 (en) 2008-11-06 2012-05-22 Smsc Holdings S.A.R.L. Methods and systems for interfacing bus powered devices with host devices providing limited power levels
US8156274B2 (en) 2009-02-02 2012-04-10 Standard Microsystems Corporation Direct slave-to-slave data transfer on a master-slave bus
WO2011054006A2 (en) * 2009-11-02 2011-05-05 Adaptive Spectrum And Signal Alignment, Inc. Device abstraction proxy
US8615091B2 (en) 2010-09-23 2013-12-24 Bose Corporation System for accomplishing bi-directional audio data and control communications
EP2442587A1 (en) 2010-10-14 2012-04-18 Harman Becker Automotive Systems GmbH Microphone link system
JP5655562B2 (ja) 2010-12-28 2015-01-21 ソニー株式会社 電子機器、電子機器の制御方法、送信装置および受信装置
US9904646B2 (en) 2011-09-27 2018-02-27 Microchip Technology Incorporated Virtual general purpose input/output for a microcontroller
US9946679B2 (en) 2011-10-05 2018-04-17 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
US9448959B2 (en) 2012-10-05 2016-09-20 Analog Devices, Inc. Two-wire communication protocol engine
EP3048536B1 (en) 2011-10-05 2020-02-19 Analog Devices, Inc. Two-wire communication system for high-speed data and power distribution
CN103092810B (zh) 2011-11-02 2017-03-01 飞思卡尔半导体公司 处理器、对处理器编程的方法以及电子设备
US8954620B2 (en) * 2012-03-29 2015-02-10 Intel Corporation Techniques for using an assigned switch identification at an input/output device
US8987933B2 (en) 2012-04-30 2015-03-24 Broadcom Corporation Power over one-pair Ethernet approach
FR2996322A1 (fr) 2012-10-02 2014-04-04 St Microelectronics Rousset Procede de gestion du fonctionnement d'un circuit connecte sur un bus a deux fils, en particulier un bus i²c, et circuit correspondant
US9772665B2 (en) 2012-10-05 2017-09-26 Analog Devices, Inc. Power switching in a two-wire conductor system
US8873659B2 (en) 2012-10-19 2014-10-28 Broadcom Corporation Reduced pair Ethernet transmission system
DE102013001385A1 (de) 2013-01-26 2014-07-31 Audi Ag Kraftfahrzeug und Mikrofon für eine Mikrofonanordnung in dem Kraftfahrzeug
US9514086B2 (en) 2013-03-13 2016-12-06 Atieva, Inc. Configuration switch for a broadcast bus
US9229889B2 (en) 2013-03-13 2016-01-05 Atieva, Inc. Dual voltage communication bus
US9946675B2 (en) 2013-03-13 2018-04-17 Atieva, Inc. Fault-tolerant loop for a communication bus
CN203219503U (zh) 2013-04-15 2013-09-25 新发展集团有限公司 无线传感器网络系统
US9225556B2 (en) 2013-06-07 2015-12-29 Broadcom Corporation Multiplexed packet local area networking using an Ethernet physical layer device
US9197226B2 (en) 2013-07-08 2015-11-24 Analog Devices, Inc. Digital phase detector
US9059724B2 (en) 2013-07-08 2015-06-16 Analog Devices, Inc. Differential decoder
US20150032599A1 (en) 2013-07-23 2015-01-29 Xsolla ( USA) Inc. Computer-based method for sorting payment systems
CN105453169B (zh) 2013-08-12 2020-03-17 美国亚德诺半导体公司 噪声消除的系统和方法
GB2542220A (en) * 2013-09-13 2017-03-15 Smg Holdings-Anova Tech Llc Packet sharing data transmission system and relay to lower latency
US9727520B2 (en) * 2014-07-23 2017-08-08 Aspeed Technology Inc. Systems with virtual universal asynchronous receiver transmitter and methods therefor
US9563398B2 (en) * 2015-03-06 2017-02-07 Qualcomm Incorporated Impedance-based flow control for a two-wire interface system with variable frame length
US10241953B2 (en) * 2015-08-07 2019-03-26 Qualcomm Incorporated Dynamic data-link selection over common physical interface
US10140242B2 (en) * 2015-09-10 2018-11-27 Qualcomm Incorporated General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US10250376B2 (en) * 2016-01-29 2019-04-02 Analog Devices, Inc. Clock sustain in the absence of a reference clock in a communication system
US10397021B2 (en) * 2016-01-29 2019-08-27 Analog Devices, Inc. Synchronous slave-to-slave communications
US20180359117A1 (en) * 2017-06-12 2018-12-13 Qualcomm Incorporated Virtual channel instantiation over vgi/vgmi

Also Published As

Publication number Publication date
JP2017135709A (ja) 2017-08-03
CN107025200A (zh) 2017-08-08
US20170220502A1 (en) 2017-08-03
CN107025200B (zh) 2021-03-12
KR101932686B1 (ko) 2018-12-27
KR20170091048A (ko) 2017-08-08
US10872049B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
JP6430551B2 (ja) デイジーチェーンされたマルチノードネットワークにおけるｇｐｉｏ対ｇｐｉｏ通信
JP6466487B2 (ja) 通信システムにおける基準クロック不在下でのクロック維持
JP6908665B2 (ja) スレーブ対スレーブ同期通信
CN106878125B (zh) 从节点收发器、主节点收发器、主机设备及麦克风电缆
US11874791B2 (en) Two-wire communication systems and applications
KR102535076B1 (ko) 원격 버스 활성화를 위한 시스템들 및 기술들
US9851938B2 (en) Microphone arrays and communication systems for directional reception
US10649945B1 (en) Non-native digital interface support over a two-wire communication bus
US10852799B2 (en) Adaptive use of multiple power supplies in communication systems
US10856199B2 (en) Communication systems with auxiliary master and auxiliary call support functionality
CN109257260B (zh) 通信系统中多个电源的适应性应用
DE102017101471A1 (de) Synchrone kommunikation von slave zu slave
US20230370311A1 (en) Auxiliary communication over a pulse density modulated interface
DE102017101470B4 (de) Kommunikation von gpio zu gpio in einem verketteten netzwerk mit mehreren knoten
DE102017101463A1 (de) Taktaufrechterhaltung bei abwesenheit eines referenztakts in einem kommunikationssystem

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170726

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181031

R150 Certificate of patent or registration of utility model

Ref document number: 6430551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250