JP6428859B1 - マルチレベル電力変換装置 - Google Patents

Abstract

【課題】直流リンクコンデンサの分割数を２以下とし、５レベル以上の電圧レベル数のマルチレベル電力変換装置を提供する。【解決手段】各相共通の直流リンクコンデンサＤＣＣに各相共通の第１〜第Ｎ共通部１１〜１Ｎ（Ｎ＝２以上の整数）を接続する。第Ｎ共通部にＭ相（Ｍ＝２以上の整数）の相モジュール３１〜３Ｍを接続する。第１〜第Ｎ共通部１１〜１Ｎには、それぞれ２1-1〜２N-1個の基本セルが接続される。【選択図】図４

Description

本発明は、マルチレベル電力変換装置に係り、特に、各相共通の基本セルを用いた回路構成に関する。

図７は特許文献１の実施形態４に記載されている出力相電圧のレベル数が５以上となるマルチレベル電力変換装置の回路構成である。また、図８に、図７における相モジュールの構成例を示す。図８において、直流電圧群数Ｐ＝２のときに、５レベル電力変換装置の相モジュールとなる。

例として、直流電圧群数Ｐ＝２の回路での動作を説明する。直流リンクコンデンサＤＣＣ１、ＤＣＣ２の電圧を２Ｅ、フライングキャパシタＦＣ１，ＦＣ２の電圧をＥに制御し、電力変換装置内の半導体デバイス（ＩＧＢＴなど）を適正にオンオフ制御することによって、＋２Ｅ，＋Ｅ，０、−Ｅ、−２Ｅの５レベルの出力相電圧（出力端子ＯＵＴ１，…，ＯＵＴＭの相電圧）を生成する。なお、直流リンクコンデンサＤＣＣ１、ＤＣＣ２の共通接続点を出力相電圧の基準点とする。

直流電圧群数Ｐが３以上の場合でも、同様の動作によって、２Ｐ＋１レベルの出力相電圧を生成する

特開２０１５−０４７０５６号公報

小笠原悟司，沢田直，赤木泰文，「中性点クランプ電圧形ＰＷＭインバータの中性点電位変動の解析」，電気学会論文誌Ｄ，１１３巻１号，平成５年

しかしながら、特許文献１の実施形態４を用いて５レベルより上の多レベル化を実現しようとする場合、直流電圧群数Ｐが３以上となり、直流リンクコンデンサ（ＤＣＣ１，…，ＤＣＣＰ）を３つ以上直列に接続する必要がある。

直流リンクコンデンサは２つまでであれば、非特許文献１に示すような制御方法で直流リンクコンデンサの電圧のバランスをとることが可能である。しかし、直流リンクコンデンサを３つ以上に分割すると、分割した直流リンクコンデンサの電圧のバランスを制御することが難しい。そのため、電圧を維持するために外部回路を接続しないと直流リンクコンデンサの電圧のバランスが取れないという問題があった。

これは回路の原理上生じる問題である。電圧指令値の大きさに応じて接続されるコンデンサ（直流リンクコンデンサＤＣＣ１，…ＤＣＣＰ、および、フライングキャパシタＦＣ１，…，ＦＣＰ）が異なるため、各コンデンサ、フライングキャパシタを使用する電力の大きさに異なりが生じ、電圧バランスが崩れてしまう。

電圧バランスが崩れることで、電力変換装置の出力相電圧の高調波成分が増加し、電力変換装置に接続する負荷へ悪影響を与えるという問題があった。

以上示したようなことから、直流リンクコンデンサの分割数を２以下とし、５レベル以上の電圧レベル数のマルチレベル電力変換装置を提供することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、各相共通の直流リンクコンデンサと、前記各相共通の直流リンクコンデンサに接続され、基本セルを有する各相共通の第１〜第Ｎ共通部（Ｎ＝２以上の整数）と、前記第Ｎ共通部に接続されたＭ相（Ｍ＝２以上の整数）の相モジュールと、を備え、前記基本セルは、第３端子に一端が接続された第１半導体デバイスと、第１端子に一端が接続された第２半導体デバイスと、前記第１半導体デバイスの他端と前記第２半導体デバイスの他端との間に接続されたフライングキャパシタと、前記第１半導体デバイスと前記フライングキャパシタの共通接続点と前記第２半導体デバイスと前記フライングキャパシタの共通接続点との間に接続された第３，第４半導体デバイスと、を備え、前記第３，第４半導体デバイスの共通接続点を第２端子とし、前記第１共通部は、前記直流リンクコンデンサの正極端に前記第３端子が接続され、前記直流リンクコンデンサの負極端に前記第１端子が接続された１つの前記基本セルを有し、前記第２〜第Ｎ共通部は、それぞれ前記基本セルを２^2-1〜２^N-1個有し、各共通部内の隣り合う前記基本セルの前記第３端子と前記第１端子とを接続して２^2-1〜２^N-1個の基本セルを直列接続し、前記第１共通部の基本セルの第１端子側から数えて奇数番目の前記基本セルは、前段の前記基本セルの前記第２端子に前記第３端子が接続され、前段の前記基本セルの前記第１端子に前記第１端子が接続され、前記第１共通部の基本セルの第１端子側から数えて偶数番目の前記基本セルは、前段の前記基本セルの前記第３端子に前記第３端子が接続され、前段の前記基本セルの前記第２端子に前記第１端子が接続され、前記相モジュールは、前記第Ｎ共通部の前記基本セルの前記第１〜第３端子を入力端子とし、前記入力端子と出力端子との間にそれぞれスイッチングデバイスを有し、スイッチングデバイスを選択的にＯＮ，ＯＦＦすることにより、前記入力端子のうち何れかの端子の電位を選択して出力することを特徴とする。

また、他の態様として、各相共通の直流リンクコンデンサと、前記各相共通の直流リンクコンデンサに接続され、基本セルを有する各相共通の第１〜第Ｎ共通部（Ｎ＝２以上の整数）と、前記第Ｎ共通部に接続されたＭ相（Ｍ＝２以上の整数）の相モジュールと、を備え、前記基本セルは、第３端子に一端が接続された第１半導体デバイスと、第１端子に一端が接続された第２半導体デバイスと、前記第１半導体デバイスの他端と前記第２半導体デバイスの他端との間に接続されたフライングキャパシタと、前記第１半導体デバイスと前記フライングキャパシタの共通接続点と前記第２半導体デバイスと前記フライングキャパシタの共通接続点との間に接続された第３，第４半導体デバイスと、を備え、前記第３，第４半導体デバイスの共通接続点を第２端子とし、前記第１共通部は、前記直流リンクコンデンサの正極端に前記第３端子が接続され、前記直流リンクコンデンサの負極端に前記第１端子が接続された１つの前記基本セルを有し、前記第２〜第Ｎ共通部は、それぞれ前記基本セルを２^2-1〜２^N-1個有し、各共通部内の隣り合う前記基本セルの前記第３端子と前記第１端子とを接続して２^2-1〜２^N-1個の基本セルを直列接続し、前記第１共通部の基本セルの第１端子側から数えて奇数番目の前記基本セルは、前段の前記基本セルの前記第２端子に前記第３端子が接続され、前段の前記基本セルの前記第１端子に前記第１端子が接続され、前記第１共通部の基本セルの第１端子側から数えて偶数番目の前記基本セルは、前段の前記基本セルの前記第３端子に前記第３端子が接続され、前段の前記基本セルの前記第２端子に前記第１端子が接続され、前記相モジュールは、前記第Ｎ共通部の基本セルの前記第１〜第３端子を入力端子とし、前記入力端子と出力端子との間にスイッチングデバイスとキャパシタを有し、前記スイッチングデバイスを選択的にＯＮ，ＯＦＦすることにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算または減算した電位を出力端子から出力することを特徴とする。

また、その一態様として、前記直流リンクコンデンサの電圧を２Ｅに制御し、第Ｊ共通部（Ｊ＝１〜Ｎまでの整数）の前記フライングキャパシタの電圧をＥ／２^J-1に制御することを特徴とする。

また、他の態様として、各相共通の第１直流リンクコンデンサと、前記第１直流リンクコンデンサの正極端に負極端が接続された各相共通の第２直流リンクコンデンサと、前記各相共通の第１，第２直流リンクコンデンサに接続され、基本セルを有する各相共通の第１〜第Ｎ共通部（Ｎ＝２以上の整数）と、前記第Ｎ共通部に接続されたＭ相（Ｍ＝２以上の整数）の相モジュールと、を備え、前記基本セルは、第３端子に一端が接続された第１半導体デバイスと、第１端子に一端が接続された第２半導体デバイスと、前記第１半導体デバイスの他端と前記第２半導体デバイスの他端との間に接続されたフライングキャパシタと、前記第１半導体デバイスと前記フライングキャパシタの共通接続点と前記第２半導体デバイスと前記フライングキャパシタの共通接続点との間に接続された第３，第４半導体デバイスと、を備え、前記第３，第４半導体デバイスの共通接続点を第２端子とし、前記第１共通部は、前記第１直流リンクコンデンサの正極端に前記第３端子が接続され、前記第１直流リンクコンデンサの負極端に前記第１端子が接続された第１の前記基本セルと、前記第２直流リンクコンデンサの正極端に前記第３端子が接続され、前記第２直流リンクコンデンサの負極端に前記第１端子が接続された第２の前記基本セルと、を有し、前記第２〜第Ｎ共通部は、それぞれ前記基本セルを２×（２^2-1）〜２×（２^N-1）個有し、各共通部内の隣り合う前記基本セルの前記第３端子と前記第１端子とを接続して２×（２^2-1）〜２×（２^N-1）個の基本セルを直列接続し、前記第１共通部の第１の基本セルの第１端子側から数えて奇数番目の前記基本セルは、前段の前記基本セルの前記第２端子に前記第３端子が接続され、前段の前記基本セルの前記第１端子に前記第１端子が接続され、前記第１共通部の第１の基本セルの第１端子側から数えて偶数番目の前記基本セルは、前段の前記基本セルの前記第３端子に前記第３端子が接続され、前段の前記基本セルの前記第２端子に前記第１端子が接続され、前記相モジュールは、前記第Ｎ共通部の前記基本セルの前記第１〜第３端子を入力端子とし、前記入力端子と出力端子との間にそれぞれスイッチングデバイスを有し、スイッチングデバイスを選択的にＯＮ，ＯＦＦすることにより、前記入力端子のうち何れかの端子の電位を選択して出力することを特徴とする。

また、他の態様として、各相共通の第１直流リンクコンデンサと、前記第１直流リンクコンデンサの正極端に負極端が接続された各相共通の第２直流リンクコンデンサと、前記各相共通の第１，第２直流リンクコンデンサに接続され、基本セルを有する各相共通の第１〜第Ｎ共通部（Ｎ＝２以上の整数）と、前記第Ｎ共通部に接続されたＭ相（Ｍ＝２以上の整数）の相モジュールと、を備え、前記基本セルは、第３端子に一端が接続された第１半導体デバイスと、第１端子に一端が接続された第２半導体デバイスと、前記第１半導体デバイスの他端と前記第２半導体デバイスの他端との間に接続されたフライングキャパシタと、前記第１半導体デバイスと前記フライングキャパシタの共通接続点と前記第２半導体デバイスと前記フライングキャパシタの共通接続点との間に接続された第３，第４半導体デバイスと、を備え、前記第３，第４半導体デバイスの共通接続点を第２端子とし、前記第１共通部は、前記第１直流リンクコンデンサの正極端に前記第３端子が接続され、前記第１直流リンクコンデンサの負極端に前記第１端子が接続された第１の前記基本セルと、前記第２直流リンクコンデンサの正極端に前記第３端子が接続され、前記第２直流リンクコンデンサの負極端に前記第１端子が接続された第２の前記基本セルと、を有し、前記第２〜第Ｎ共通部は、それぞれ前記基本セルを２×（２^2-1）〜２×（２^N-1）個有し、各共通部内の隣り合う前記基本セルの前記第３端子と前記第１端子とを接続して２×（２^2-1）〜２×（２^N-1）個の基本セルを直列接続し、前記第１共通部の第１の基本セルの第１端子側から数えて奇数番目の前記基本セルは、前段の前記基本セルの前記第２端子に前記第３端子が接続され、前段の前記基本セルの前記第１端子に前記第１端子が接続され、前記第１共通部の第１の基本セルの第１端子側から数えて偶数番目の前記基本セルは、前段の前記基本セルの前記第３端子に前記第３端子が接続され、前段の前記基本セルの前記第２端子に前記第１端子が接続され、前記相モジュールは、前記第Ｎ共通部の基本セルの前記第１〜第３端子を入力端子とし、前記入力端子と出力端子との間にスイッチングデバイスとキャパシタを有し、前記スイッチングデバイスを選択的にＯＮ，ＯＦＦすることにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算または減算した電位を出力端子から出力することを特徴とする。

また、その一態様として、前記直流リンクコンデンサの電圧を４Ｅに制御し、第Ｊ共通部（Ｊ＝１〜Ｎまでの整数）の前記フライングキャパシタの電圧をＥ／２^J-1に制御することを特徴とする。

本発明によれば、直流リンクコンデンサの分割数を２以下とし、５レベル以上の電圧レベル数のマルチレベル電力変換装置を提供することが可能となる。

基本セルの構成を示す回路図。 基本セルのスイッチングパターンを示す図。 Ｎ段の第１〜第Ｎ共通部を示す図。 実施形態１におけるＭ相２^N＋１レベルの電力変換装置を示す図。 実施形態２におけるＮ＝２，Ｍ＝３とした場合のマルチレベル電力変換装置を示す図。 実施形態３におけるＭ相２^N+1＋１レベルの電力変換装置を示す図。 特許文献１のマルチレベル電力変換装置の一例を示す図。 相モジュールの構成例を示す図。

本願は、直流リンクコンデンサに各相共通のフライングキャパシタと各相共通の半導体デバイスにより構成される基本セルを複数段接続することで、５レベル以上のレベルにおいても直流リンクコンデンサを２分割以下にするものである。

スイッチングパターンによりフライングキャパシタの充電・放電を自由に行うことが可能であり、９レベル以上の多レベル化を外部回路なしで実現できる。

以下、本願発明におけるマルチレベル電力変換装置の実施形態１〜３を図１〜図６に基づいて詳述する。

［実施形態１］
本実施形態１における基本セルを図１に示し、基本セルのスイッチングパターンを図２に示す。図２中の丸印は導通している半導体デバイス（例えば、ＩＧＢＴ）を示す。

本実施形態１の基本セルはフライングキャパシタＦＣ１と第１〜第４半導体デバイスＳｃ１〜Ｓｃ４を備える。これは特許文献１と同一のセルである。

基本セル２０は、第３端子３に一端が接続された第１半導体デバイスＳｃ１と、第１端子１に一端が接続された第２半導体デバイスＳｃ２と、第１半導体デバイスＳｃ１の他端と、第２半導体デバイスＳｃ２の他端との間に接続されたフライングキャパシタＦＣ１と、第１半導体デバイスＳｃ１とフライングキャパシタＦＣ１の共通接続点と、第２半導体デバイスＳｃ２とフライングキャパシタＦＣ１の共通接続点と、の間に直列接続された第３，第４半導体デバイスＳｃ３，Ｓｃ４と、を備えている。第３，第４半導体デバイスＳｃ３，Ｓｃ４の共通接続点が第２端子２となる。

基本セル２０のスイッチングパターンは、図２（ａ）に示すように第１半導体デバイスＳｃ１と第４半導体デバイスＳｃ４をＯＮ、または、図２（ｂ）に示すように第２半導体デバイスＳｃ２と第３半導体デバイスＳｃ３をＯＮする。

この基本セル２０を用いた本実施形態１の共通部を図３に示す。本実施形態１は、直流リンクコンデンサＤＣＣにＮ段の第１〜第Ｎ共通部１１〜１Ｎ（Ｎ＝２以上の整数）が接続される。

第Ｊ共通部１Ｊ（Ｊ＝１〜Ｎの整数）には、２^J-1個の基本セルが接続される。例えば、Ｊ＝１（第１共通部１１）の場合、２⁰＝１個の基本セルが接続される。同様に、Ｊ＝２（第２共通部１２）の場合は２¹＝２個の基本セルが、Ｊ＝３（第３共通部１３）の場合は２²＝４個の基本セルが、Ｊ＝４（第４共通部１４）の場合は２³＝８個の基本セルが接続される。第１〜第Ｎ共通部１１〜１Ｎ合計で基本セルは２^N−１個となる。

第１共通部１１の基本セル２１ａは、直流リンクコンデンサＤＣＣの正極に第３端子３が接続され、直流リンクコンデンサＤＣＣの負極に第１端子１が接続される。

第２〜第Ｎ共通部１２〜１Ｎの基本セルは、各共通部内の隣り合う基本セルの第３端子３と第１端子１とを接続して直列接続する。また、基本セル２１ａの第１端子側（すなわち、直流リンクコンデンサＤＣＣの負極側）から数えて奇数番目の基本セルは、前段の基本セルの第２端子２に第３端子３が接続され、前段の基本セルの第１端子１に第１端子１が接続される。基本セル２１ａの第１端子側から数えて偶数番目の基本セルは、前段の基本セルの第３端子３に第３端子３が接続され、前段の基本セルの第２端子２に第１端子１が接続される。

ここで、例として第２共通部１２の基本セル２２ａ，２２ｂについて説明する。基本セル２１ａの第１端子１側から数えて１番目の基本セル２２ａの第３端子３と２番目の基本セル２２ｂの第１端子１とを接続する。また、基本セル２１ａの第１端子１側から数えて１番目の基本セル２２ａは、第１共通部１１の基本セル２１ａの第２端子２に第３端子３が接続され、第１共通部１１の基本セル２１ａの第１端子１に第１端子１が接続される。第１端子１側から数えて２番目の基本セル２２ｂは、第１共通部１１の基本セル２１ａの第３端子３に第３端子３が接続され、第１共通部１１の基本セル２１ａの第２端子２に第１端子１が接続される。第３〜第Ｎ共通部１３〜１Ｎの基本セルも同様に接続される。

図３に示すように、２^N−１個の基本セル（Ｎ＝１，２，３，…）を用いて第１〜第Ｎ共通部１１〜１Ｎを接続することにより、１つの直流リンクコンデンサＤＣＣで２^N＋１レベルの電圧レベルに直流電圧を分割することができる。

直流リンクコンデンサＤＣＣの電圧を２Ｅとした時、第Ｊ共通部１Ｊ（Ｊ＝１〜Ｎの整数）のフライングキャパシタの電圧をＥ／２^J-1に制御する。すなわち、第１共通部１１のフライングキャパシタＦＣ１の電圧をＥ，第２共通部１２のフライングキャパシタＦＣ２の電圧をＥ／２，…，第Ｎ共通部１ＮのフライングキャパシタＦＣの電圧をＥ／２^N-1の電圧に分割し制御する。この分割した電圧レベルを選択する相モジュールをＭ相接続することでＭ相に拡張することが可能である。

第Ｎ共通部１Ｎの基本セルの第１端子１，第２端子２，第３端子３には、相モジュールの入力端子が接続される。相モジュールは図８と同様である。

図８（ａ）の相モジュールの構成を説明する。第１入力端子Ｉ１と第２入力端子Ｉ２との間に第１，第２スイッチングデバイスＳ１，Ｓ２が直列接続される。第ｋ−１入力端子Ｉｋ−１と第ｋ入力端子Ｉｋとの間に第３，第４スイッチングデバイスＳ３，Ｓ４が直列接続される。

第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点と第３入力端子Ｉ３との間に第５〜第８スイッチングデバイスＳ５〜Ｓ８が直列接続される。第５，第６スイッチングデバイスＳ５，Ｓ６の共通接続点と第７，第８スイッチングデバイスＳ７，Ｓ８の共通接続点との間にキャパシタＦＣ１Ｍが接続される。

第ｋ−２入力端子Ｉｋ−２と第３，第４スイッチングデバイスの共通接続点との間に第９〜第１２スイッチングデバイスＳ９〜Ｓ１２が直列接続される。第９，第１０スイッチングデバイスＳ９，Ｓ１０の共通接続点と第１１，第１２スイッチングデバイスＳ１１，Ｓ１２の共通接続点との間にキャパシタＦＣＮＭが接続される。

第６，第７スイッチングデバイスＳ６，Ｓ７の共通接続点と第１０，第１１スイッチングデバイスＳ１０，Ｓ１１の共通接続点との間に第１３〜第１６スイッチングデバイスＳ１３〜Ｓ１６が直列接続される。第１３，第１４スイッチングデバイスＳ１３，Ｓ１４の共通接続点と第１５，第１６スイッチングデバイスＳ１５，Ｓ１６の共通接続点との間にキャパシタＦＣＭＯが接続される。また、第１４，第１５スイッチングデバイスＳ１４，Ｓ１５の共通接続点が出力端子となる。

次に、図８（ｂ）の相モジュールの構成を説明する。第１入力端子Ｉ１と第２入力端子Ｉ２との間に第１，第２スイッチングデバイスＳ１，Ｓ２が直列接続される。第ｋ−１入力端子Ｉｋ−１と第ｋ入力端子Ｉｋとの間に第３，第４スイッチングデバイスＳ３，Ｓ４が直列接続される。

第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点と第３，第４スイッチングデバイスＳ３，Ｓ４の共通接続点との間に第５〜第１０スイッチングデバイスＳ５〜Ｓ１０が直列接続される。

第５，第６スイッチングデバイスＳ５，Ｓ６の共通接続点と第７，第８スイッチングデバイスＳ７，Ｓ８の共通接続点との間に第１，第２ダイオードＤ１，Ｄ２が直列接続される。第１，第２ダイオードＤ１，Ｄ２の共通接続点は第３入力端子Ｉ３と接続される。第７，第８スイッチングデバイスＳ７，Ｓ８の共通接続点と第９，第１０スイッチングデバイスＳ９，Ｓ１０の共通接続点との間に第３，第４ダイオードＤ３，Ｄ４が直列接続される。第３，第４ダイオードＤ３，Ｄ４の共通接続点は第ｋ−２入力端子Ｉｋ−２と接続される。

第６，第７スイッチングデバイスＳ６，Ｓ７の共通接続点と第８，第９スイッチングデバイスＳ８，Ｓ９の共通接続点との間に第１１，第１２スイッチングデバイスＳ１１，Ｓ１２が直列接続される。第１１，第１２スイッチングデバイスＳ１１，Ｓ１２の共通接続点が出力端子となる。

次に、図８（ｃ）の相モジュールの構成を説明する。第１入力端子Ｉ１と第２入力端子Ｉ２との間に第１，第２スイッチングデバイスＳ１，Ｓ２が直列接続される。第ｋ−１入力端子Ｉｋ−１と第ｋ入力端子Ｉｋとの間に第３，第４スイッチングデバイスＳ３，Ｓ４が直列接続される。

第３入力端子Ｉ３には、第５，第６スイッチングデバイスＳ５，Ｓ６が逆直列接続される。第ｋ−２入力端子Ｉｋ−２には、第８，第９スイッチングデバイスＳ８，Ｓ９が逆直列接続される。

第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点と第６スイッチングデバイスＳ６との間には第７スイッチングデバイスＳ７が接続される。第３，第４スイッチングデバイスＳ３，Ｓ４の共通接続点と第９スイッチングデバイスＳ９との間には第１０スイッチングデバイスＳ１０が接続される。

第６，第７スイッチングデバイスＳ６，Ｓ７の共通接続点と第９，第１０スイッチングデバイスＳ９，Ｓ１０の共通接続点とが接続され、その接続点が出力端子となる。

相モジュールとして、図８（ａ）〜（ｃ）を説明したが、入力端子と出力端子との間にスイッチングデバイスを有し、入力端子の電位を選択して、または、入力端子の電位にキャパシタの電圧を加算・減算して出力するものであれば、他の構成でも良い。

基本セルには、図２（ａ）（ｂ）の２種類のスイッチングパターンがあり、一つの電流の方向に応じて図２（ａ）（ｂ）のパターンを選択することでフライングキャパシタの充電もしくは放電を任意に選択することができる。

したがって、充電・放電により電圧バランスをとることができるため、従来技術（図７）のように、直流リンクコンデンサＤＣＣを多段に積むことなく、各フライングキャパシタで電圧を分担し、かつ、電圧バランスもとることが可能である。

図４は、図３に示す直流リンクコンデンサＤＣＣおよび第１〜第Ｎ共通部１１〜１Ｎと相モジュールから構成されるＭ相２^N＋１レベルのマルチレベル変換装置を示す図である。２^N−１個の基本セルを用いてＮ段の第１〜第Ｎ共通部１１〜１Ｎを多重接続することにより、マルチレベル電力変換装置は２^N＋１レベルの相電圧を出力することができる。

なお、相モジュールは、特許文献１や、図８の構成のものを使用する。この時、図８の相モジュールの入力端子数ｋ＝電圧レベル数２^N＋１となる。

以上示したように、本実施形態１によれば、直流リンクコンデンサＤＣＣの分割数を２以下（本実施形態１では１）として、５レベルを超える電圧レベル数のマルチレベル電力変換装置を提供することが可能となる。

直流リンクコンデンサＤＣＣの分割数が２以下であるため、外部回路を接続することなく、容易に分割した直流リンクコンデンサＤＣＣの電圧バランスをとることができる。これにより、電圧バランスが崩れることで電力変換装置の出力相電圧の高調波成分が増加し、電力変換装置に接続する負荷へ悪影響を与えることを抑制することが可能となる。

［実施形態２］
図５は、本実施形態２におけるマルチレベル電力変換装置を示す回路図である。直流リンクコンデンサＤＣＣ１，ＤＣＣ２を２段直列接続し、Ｎ＝２，Ｍ＝３とした場合の回路構成である。これにより直流電圧を２分割にしたままで、９レベルの電圧を出力することができる。なお、図５では、直流リンクコンデンサＤＣＣ１、ＤＣＣ２の電圧を４Ｅに制御する。

本実施形態２におけるマルチレベル電力変換装置の具体的な構成を説明する。直流リンクコンデンサＤＣＣ１，ＤＣＣ２が直列接続される。直流リンクコンデンサＤＣＣ１，ＤＣＣ２の共通接続点を中性点ＮＰとする。

第１共通部１１には、２つの基本セル２１ａ，２１ｂが設けられる。基本セル２１ａの第３端子３と基本セル２１ｂの第１端子１とが接続される。

また、基本セル２１ａの第１端子１は、直流リンクコンデンサＤＣＣ１の負極端に接続され、基本セル２１ａの第３端子３は、直流リンクコンデンサＤＣＣ１の正極端に接続される。基本セル２１ｂの第１端子１は直流リンクコンデンサＤＣＣ２の負極端に接続され、基本セル２１ｂの第３端子３は直流リンクコンデンサＤＣＣ２の正極端に接続される。

第２共通部１２には、４つの基本セル２２ａ，２２ｂ，２２ｃ，２２ｄが設けられる。基本セル２２ａの第３端子３と基本セル２２ｂの第１端子１が接続され、基本セル２２ｂの第３端子３と基本セル２２ｃの第１端子が接続され、基本セル２２ｃの第３端子３と基本セル２２ｄの第１端子１が接続される。

また、基本セル２２ａの第１端子１は第１共通部１１の基本セル２１ａの第１端子１と接続される。基本セル２２ａの第３端子３は第１共通部１１の基本セル２１ａの第２端子２と接続される。

基本セル２２ｂの第１端子１は第１共通部１１の基本セル２１ａの第２端子２と接続される。基本セル２２ｂの第３端子３は第１共通部１１の基本セル２１ａの第３端子３と接続される。

基本セル２２ｃの第１端子１は第１共通部１１の基本セル２１ｂの第１端子１と接続される。基本セル２２ｃの第３端子３は第１共通部１１の基本セル２１ｂの第２端子２と接続される。

基本セル２２ｄの第１端子１は第１共通部１１の基本セル２１ｂの第２端子２と接続される。基本セル２２ｄの第３端子３は第１共通部１１の基本セル２１ｂの第３端子３と接続される。

最終段である第２共通部１２の基本セル２２ａ〜２２ｄの第１端子１，第２端子２，第３端子３には、３相の相モジュール３１，３２，３３の入力端子が接続される。

相モジュール３１について説明する。基本セル２２ｄの第３端子３と第２端子２との間に第１，第２スイッチングデバイスＳ１ｕ，Ｓ２ｕが直列接続される。基本セル２２ａの第２端子２と第１端子１との間に第１５，第１６スイッチングデバイスＳ１５ｕ，Ｓ１６ｕが直列接続される。

第１，第２スイッチングデバイスＳ１ｕ，Ｓ２ｕの共通接続点と基本セル２２ｄの第１端子１との間に第３，第４スイッチングデバイスＳ３ｕ，Ｓ４ｕが直列接続される。基本セル２２ａの第３端子３と第１５，第１６スイッチングデバイスＳ１５ｕ，Ｓ１６ｕの共通接続点との間に第１３，第１４スイッチングデバイスＳ１３ｕ，Ｓ１４ｕが直列接続される。

第３，第４スイッチングデバイスＳ３ｕ，Ｓ４ｕの共通接続点と基本セル２２ｃの第２端子２の間に第５，第６スイッチングデバイスＳ５ｕ，Ｓ６ｕが直列接続される。基本セル２２ｂの第２端子２と第１３，第１４スイッチングデバイスＳ１３ｕ，Ｓ１４ｕの共通接続点との間に第１１，第１２スイッチングデバイスＳ１１ｕ，Ｓ１２ｕが直列接続される。

第５，第６スイッチングデバイスＳ５ｕ，Ｓ６ｕの共通接続点と第１１，第１２スイッチングデバイスＳ１１ｕ，Ｓ１２ｕの共通接続点との間に第７〜第１０スイッチングデバイスＳ７ｕ〜Ｓ１０ｕが直列接続される。第７，第８スイッチングデバイスＳ７ｕ，Ｓ８ｕの共通接続点と第９，第１０スイッチングデバイスＳ９ｕ，Ｓ１０ｕの共通接続点との間に第１，第２ダイオードＤ１ｕ，Ｄ２ｕが直列接続される。第１，第２ダイオードＤ１ｕ，Ｄ２ｕの共通接続点は、中性点ＮＰに接続される。第８，第９スイッチングデバイスＳ８ｕ，Ｓ９ｕの共通接続点が出力端子となる。

相モジュールのスイッチングパターンを表１に示す。なお、表１の電圧レベルは、図５の中性点の中性点ＮＰに対する各相の出力相電圧のレベルである。

この時、第１，第２共通部１１，１２を構成する各基本セル２１ａ，２１ｂ，２２ａ，２２ｂ，２２ｃ，２２ｄのスイッチングパターンは図２の（ａ），（ｂ）のいずれかが選択されているものとする。この各基本セル２１ａ，２１ｂ，２２ａ，２２ｂ，２２ｃ，２２ｄの動作によって、図５の相モジュールの入力端子（すなわち、２段目の基本セルの出力端子）の電位は、図５の上から、４Ｅ，３Ｅ，２Ｅ，Ｅ，０，−Ｅ，−２Ｅ，−３Ｅ，−４Ｅとなる。（ＮＰ端子の電位を基準とする。）

以上示したように、本実施形態２によれば、直流電圧を２分割にしたままで、９レベルの電圧を出力することが可能となる。

［実施形態３］
図６は、本実施形態３におけるマルチレベル電力変換装置を示す回路図である。本実施形態３は、直流リンクコンデンサＤＣＣ１，ＤＣＣ２を２段直列に接続したＭ相２^N+1＋１レベルのマルチレベル電力変換装置である。第１〜第Ｎ共通部１１〜１１Ｎは、それぞれ２×（２^1-1）〜２×（２^N-1）個の基本セルを有する。直流リンクコンデンサＤＣＣ１，ＤＣＣ２を２つ設けているため、基本セルも図４の２^N−１の２倍の２×（２^N−１）個となる。２×（２^N−１）個の基本セルを使用することで、２^N+1＋１レベルの電圧を出力することが可能となる。直流リンクコンデンサＤＣＣ１，ＤＣＣ２の電圧を２Ｅとすると、Ｎ段目のフライングキャパシタはＥ／２^N-1の電圧に分割し制御する。

なお、実施形態２は図６の回路においてＮ＝２、Ｍ＝３としたものである。なお、相モジュールは、特許文献１や実施形態１と同様、図８の構成を使用する。

この時、図８の相モジュールの入力端子数ｋ＝電圧レベル数（２^N+1＋１）となる。

なお、本実施形態１〜３は、直流電力を交流電力に変換するＤＣ／ＡＣ変換器だけではなく、交流電力を直流電力に変換するＡＣ／ＤＣ変換器にも適用できる。ＡＣ／ＤＣ変換器に適用した場合は、ＤＣ／ＡＣ変換器に接続する交流入力電源の高調波電流を低減できる効果がある。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

ＤＣＣ，ＤＣＣ１，ＤＣＣ２…直流リンクコンデンサ
ＦＣ，ＦＣ１，ＦＣ２…フライングキャパシタ
１１〜１Ｎ…第１〜第Ｎ共通部
Ｓｃ１〜Ｓｃ４…半導体デバイス
Ｓ…スイッチングデバイス
１〜３…第１〜第３端子
Ｉ１〜Ｉｋ…入力端子
２０，２１ａ，２２ａ，２２ｂ，２３ａ，２３ｂ，…基本セル

Claims (6)

1. 各相共通の直流リンクコンデンサと、
   前記各相共通の直流リンクコンデンサに接続され、基本セルを有する各相共通の第１〜第Ｎ共通部（Ｎ＝２以上の整数）と、
   前記第Ｎ共通部に接続されたＭ相（Ｍ＝２以上の整数）の相モジュールと、を備え、
   前記基本セルは、第３端子に一端が接続された第１半導体デバイスと、第１端子に一端が接続された第２半導体デバイスと、前記第１半導体デバイスの他端と前記第２半導体デバイスの他端との間に接続されたフライングキャパシタと、前記第１半導体デバイスと前記フライングキャパシタの共通接続点と前記第２半導体デバイスと前記フライングキャパシタの共通接続点との間に接続された第３，第４半導体デバイスと、を備え、前記第３，第４半導体デバイスの共通接続点を第２端子とし、
   前記第１共通部は、前記直流リンクコンデンサの正極端に前記第３端子が接続され、前記直流リンクコンデンサの負極端に前記第１端子が接続された１つの前記基本セルを有し、
   前記第２〜第Ｎ共通部は、それぞれ前記基本セルを２^2-1〜２^N-1個有し、各共通部内の隣り合う前記基本セルの前記第３端子と前記第１端子とを接続して２^2-1〜２^N-1個の基本セルを直列接続し、前記第１共通部の基本セルの第１端子側から数えて奇数番目の前記基本セルは、前段の前記基本セルの前記第２端子に前記第３端子が接続され、前段の前記基本セルの前記第１端子に前記第１端子が接続され、前記第１共通部の基本セルの第１端子側から数えて偶数番目の前記基本セルは、前段の前記基本セルの前記第３端子に前記第３端子が接続され、前段の前記基本セルの前記第２端子に前記第１端子が接続され、
   前記相モジュールは、前記第Ｎ共通部の前記基本セルの前記第１〜第３端子を入力端子とし、前記入力端子と出力端子との間にそれぞれスイッチングデバイスを有し、スイッチングデバイスを選択的にＯＮ，ＯＦＦすることにより、前記入力端子のうち何れかの端子の電位を選択して出力することを特徴とするマルチレベル電力変換装置。
2. 各相共通の直流リンクコンデンサと、
   前記各相共通の直流リンクコンデンサに接続され、基本セルを有する各相共通の第１〜第Ｎ共通部（Ｎ＝２以上の整数）と、
   前記第Ｎ共通部に接続されたＭ相（Ｍ＝２以上の整数）の相モジュールと、を備え、
   前記基本セルは、第３端子に一端が接続された第１半導体デバイスと、第１端子に一端が接続された第２半導体デバイスと、前記第１半導体デバイスの他端と前記第２半導体デバイスの他端との間に接続されたフライングキャパシタと、前記第１半導体デバイスと前記フライングキャパシタの共通接続点と前記第２半導体デバイスと前記フライングキャパシタの共通接続点との間に接続された第３，第４半導体デバイスと、を備え、前記第３，第４半導体デバイスの共通接続点を第２端子とし、
   前記第１共通部は、前記直流リンクコンデンサの正極端に前記第３端子が接続され、前記直流リンクコンデンサの負極端に前記第１端子が接続された１つの前記基本セルを有し、
   前記第２〜第Ｎ共通部は、それぞれ前記基本セルを２^2-1〜２^N-1個有し、各共通部内の隣り合う前記基本セルの前記第３端子と前記第１端子とを接続して２^2-1〜２^N-1個の基本セルを直列接続し、前記第１共通部の基本セルの第１端子側から数えて奇数番目の前記基本セルは、前段の前記基本セルの前記第２端子に前記第３端子が接続され、前段の前記基本セルの前記第１端子に前記第１端子が接続され、前記第１共通部の基本セルの第１端子側から数えて偶数番目の前記基本セルは、前段の前記基本セルの前記第３端子に前記第３端子が接続され、前段の前記基本セルの前記第２端子に前記第１端子が接続され、
   前記相モジュールは、前記第Ｎ共通部の基本セルの前記第１〜第３端子を入力端子とし、前記入力端子と出力端子との間にスイッチングデバイスとキャパシタを有し、前記スイッチングデバイスを選択的にＯＮ，ＯＦＦすることにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算または減算した電位を出力端子から出力することを特徴とするマルチレベル電力変換装置。
3. 前記直流リンクコンデンサの電圧を２Ｅに制御し、
   第Ｊ共通部（Ｊ＝１〜Ｎまでの整数）の前記フライングキャパシタの電圧をＥ／２^J-1に制御することを特徴とする請求項１または２記載のマルチレベル電力変換装置。
4. 各相共通の第１直流リンクコンデンサと、
   前記第１直流リンクコンデンサの正極端に負極端が接続された各相共通の第２直流リンクコンデンサと、
   前記各相共通の第１，第２直流リンクコンデンサに接続され、基本セルを有する各相共通の第１〜第Ｎ共通部（Ｎ＝２以上の整数）と、
   前記第Ｎ共通部に接続されたＭ相（Ｍ＝２以上の整数）の相モジュールと、を備え、
   前記基本セルは、第３端子に一端が接続された第１半導体デバイスと、第１端子に一端が接続された第２半導体デバイスと、前記第１半導体デバイスの他端と前記第２半導体デバイスの他端との間に接続されたフライングキャパシタと、前記第１半導体デバイスと前記フライングキャパシタの共通接続点と前記第２半導体デバイスと前記フライングキャパシタの共通接続点との間に接続された第３，第４半導体デバイスと、を備え、前記第３，第４半導体デバイスの共通接続点を第２端子とし、
   前記第１共通部は、前記第１直流リンクコンデンサの正極端に前記第３端子が接続され、前記第１直流リンクコンデンサの負極端に前記第１端子が接続された第１の前記基本セルと、前記第２直流リンクコンデンサの正極端に前記第３端子が接続され、前記第２直流リンクコンデンサの負極端に前記第１端子が接続された第２の前記基本セルと、を有し、
   前記第２〜第Ｎ共通部は、それぞれ前記基本セルを２×（２^2-1）〜２×（２^N-1）個有し、各共通部内の隣り合う前記基本セルの前記第３端子と前記第１端子とを接続して２×（２^2-1）〜２×（２^N-1）個の基本セルを直列接続し、前記第１共通部の第１の基本セルの第１端子側から数えて奇数番目の前記基本セルは、前段の前記基本セルの前記第２端子に前記第３端子が接続され、前段の前記基本セルの前記第１端子に前記第１端子が接続され、前記第１共通部の第１の基本セルの第１端子側から数えて偶数番目の前記基本セルは、前段の前記基本セルの前記第３端子に前記第３端子が接続され、前段の前記基本セルの前記第２端子に前記第１端子が接続され、
   前記相モジュールは、前記第Ｎ共通部の前記基本セルの前記第１〜第３端子を入力端子とし、前記入力端子と出力端子との間にそれぞれスイッチングデバイスを有し、スイッチングデバイスを選択的にＯＮ，ＯＦＦすることにより、前記入力端子のうち何れかの端子の電位を選択して出力することを特徴とするマルチレベル電力変換装置。
5. 各相共通の第１直流リンクコンデンサと、
   前記第１直流リンクコンデンサの正極端に負極端が接続された各相共通の第２直流リンクコンデンサと、
   前記各相共通の第１，第２直流リンクコンデンサに接続され、基本セルを有する各相共通の第１〜第Ｎ共通部（Ｎ＝２以上の整数）と、
   前記第Ｎ共通部に接続されたＭ相（Ｍ＝２以上の整数）の相モジュールと、を備え、
   前記基本セルは、第３端子に一端が接続された第１半導体デバイスと、第１端子に一端が接続された第２半導体デバイスと、前記第１半導体デバイスの他端と前記第２半導体デバイスの他端との間に接続されたフライングキャパシタと、前記第１半導体デバイスと前記フライングキャパシタの共通接続点と前記第２半導体デバイスと前記フライングキャパシタの共通接続点との間に接続された第３，第４半導体デバイスと、を備え、前記第３，第４半導体デバイスの共通接続点を第２端子とし、
   前記第１共通部は、前記第１直流リンクコンデンサの正極端に前記第３端子が接続され、前記第１直流リンクコンデンサの負極端に前記第１端子が接続された第１の前記基本セルと、前記第２直流リンクコンデンサの正極端に前記第３端子が接続され、前記第２直流リンクコンデンサの負極端に前記第１端子が接続された第２の前記基本セルと、を有し、
   前記第２〜第Ｎ共通部は、それぞれ前記基本セルを２×（２^2-1）〜２×（２^N-1）個有し、各共通部内の隣り合う前記基本セルの前記第３端子と前記第１端子とを接続して２×（２^2-1）〜２×（２^N-1）個の基本セルを直列接続し、前記第１共通部の第１の基本セルの第１端子側から数えて奇数番目の前記基本セルは、前段の前記基本セルの前記第２端子に前記第３端子が接続され、前段の前記基本セルの前記第１端子に前記第１端子が接続され、前記第１共通部の第１の基本セルの第１端子側から数えて偶数番目の前記基本セルは、前段の前記基本セルの前記第３端子に前記第３端子が接続され、前段の前記基本セルの前記第２端子に前記第１端子が接続され、
   前記相モジュールは、前記第Ｎ共通部の基本セルの前記第１〜第３端子を入力端子とし、前記入力端子と出力端子との間にスイッチングデバイスとキャパシタを有し、前記スイッチングデバイスを選択的にＯＮ，ＯＦＦすることにより、前記入力端子のうち何れかの端子の電位、または、前記入力端子のうち何れかの端子の電位にキャパシタの電圧を加算または減算した電位を出力端子から出力することを特徴とするマルチレベル電力変換装置。
6. 前記第１直流リンクコンデンサの電圧および前記第２直流リンクコンデンサの電圧を２Ｅに制御し、
   第Ｊ共通部（Ｊ＝１〜Ｎまでの整数）の前記フライングキャパシタの電圧をＥ／２^J-1に制御することを特徴とする請求項４または５記載のマルチレベル電力変換装置。

Images