JP6421514B2

JP6421514B2 - 活線挿抜可能な電子機器

Info

Publication number: JP6421514B2
Application number: JP2014192729A
Authority: JP
Inventors: 田中　康祐; 康祐田中
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2014-09-22
Filing date: 2014-09-22
Publication date: 2018-11-14
Anticipated expiration: 2034-09-22
Also published as: JP2016062565A

Description

本発明は活線挿抜可能な電子機器に関する。

従来、ホスト装置に活線挿抜（ホットスワップ）可能な電子機器（例えば特許文献１に示す活線挿抜可能な光トランシーバ）が知られている。このような電子機器をホスト装置に活線挿入すると、活線挿入した瞬間にホスト装置から電子機器に大電流（突入電流）が流れ、ホスト装置あるいは電子機器にダメージを与えるおそれがある。そのため、活線挿抜可能な電子機器には、活線挿入後に電流を少しずつ増加させ突入電流の発生を抑制する電圧制御ＩＣが設けられる。電圧制御ＩＣによって、電子機器の回路に供給される電圧がゆるやかに上昇させられることで、ホスト装置から電子装置に流入する電流はゆるやかに増加させられる。

特許４８９３４０４号公報

上述したような電子機器は、複数の電源系統で動作する複数の電子回路が相互に電気配線によって接続されて構成されている。複数の電源系統（複数の電源電圧）を生成すべく、当該電子機器には電圧を変換する電圧レギュレータ（電圧変換回路）が設けられている。当該電子機器では、ホスト装置に活線挿入された際に電源電圧が電圧制御ＩＣに入力され、当該電圧制御ＩＣから出力された電圧が電圧レギュレータに入力されて、電圧レギュレータにより、入力された電圧が各電子回路を動作させる電圧に変換される。

ここで、例えば電圧レギュレータに入力される前の電圧（変換前の電圧）により動作する電子回路（変換前回路）と、電圧レギュレータにて変換された後の電圧（変換後の電圧）により動作する電子回路（変換後回路）とを比較すると、変換後回路のほうが、より小さい電圧で動作する。電圧制御ＩＣから出力される電圧が徐々に高くされることにより、変換前の電圧だけでなく変換後の電圧も徐々に高くなるところ、変換前回路に入力される電圧が変換前回路の動作電圧に達するよりも早く、変換後回路に入力される電圧が変換後回路の動作電圧に達してしまう場合が考えられる。この場合には、変換後回路が変換前回路に先行して動作することとなる。当該電子機器では、最初に変換前回路が動作し、変換前回路と変換後回路との接続状態が確立された後に変換後回路が動作することによって正常な運転が担保されている場合があるところ、変換前回路との接続状態が不安定な状態で変換後回路が動作（誤動作）することにより、電子機器が正常に運転できないおそれがある。

本発明は上記の課題を解決するためになされたものであり、電子回路の誤動作を抑制することができる電子機器を提供することを目的とする。

本発明に係る電子機器は、その一側面として、ホスト装置に活線挿抜可能な電子機器であって、活線挿入によってホスト装置から電源電圧の供給を受けると共に、電源電圧の経時的な増加率を緩和させた第１の電源電圧を出力する電圧制御回路と、第１の電源電圧の供給を受けて動作する第１の電子回路と、第１の電源電圧の供給を受けて、第１の電源電圧よりも小さい第２の電源電圧を生成する電圧変換回路と、第２の電源電圧の供給を受けて動作する第２の電子回路と、制御端子に入力された制御信号に応じて、２つの電流端子の間のインピーダンスを変化させる電圧上昇抑制回路と、を備え、電圧上昇抑制回路の一方の電流端子は電圧変換回路に電気的に接続され、電圧上昇抑制回路の他方の電流端子は接地電位線に電気的に接続され、電圧上昇抑制回路の制御端子は電圧制御回路に電気的に接続され、電圧制御回路は、第１の電源電圧が第１の電子回路の最小動作可能電圧よりも小さい場合に、制御信号によって第２の電源電圧を第２の電子回路の最小動作可能電圧よりも小さい値にし、第１の電源電圧が第１の電子回路の最小動作可能電圧に等しいか大きい場合に、制御信号によって第２の電源電圧を第２の電子回路の最小動作可能電圧よりも大きい値にする。

本発明によれば、電子回路の誤動作を抑制することができる電子機器を提供することができる。

本実施形態に係る光トランシーバの構成を示すブロック図である。比較例に係る光トランシーバの構成を示すブロック図である。比較例に係る光トランシーバの構成を示すブロック図である。変形例に係る光トランシーバの構成を示すブロック図である。

[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。

この電子機器では、電圧上昇抑制回路の一方の電流端子が、電圧変換回路に電気的に接続されるとともに、他方の電流端子が接地電位線に電気的に接続されている。そして、第１の電源電圧が第１の電子回路の最小動作可能電圧よりも小さい場合には、第２の電源電圧が第２の電子回路の最小動作可能電圧よりも小さくされ、大きい場合には、第２の電源電圧が第２の電子回路の最小動作可能電圧よりも大きくされる。そのため、第２の電源電圧は、第１の電源電圧が第１の電子回路の動作電圧よりも大きくなってはじめて（すなわち、第１の電子回路が動作してはじめて）、第２の電子回路の最小動作可能電圧よりも大きい値となり得る。これにより、第１の電子回路が動作するよりも前に第２の電子回路が誤動作する事態を回避することができる。以上より、本発明によれば、電子回路の誤動作を抑制することができる。

また、本発明に係る電子機器では、電圧上昇抑制回路が、トランジスタを備え、トランジスタの一方の電流端子が、電圧上昇抑制回路の一方の電流端子であり、トランジスタの他方の電流端子が、電圧上昇抑制回路の他方の電流端子であり、トランジスタの制御端子が、電圧上昇抑制回路の制御端子であってもよい。このようなトランジスタを用いることで、トランジスタをオン状態とすることによって第２の電源電圧の値を第２の電子回路の最小動作可能電圧よりも小さくすることができる。また、トランジスタをオフ状態とすることにより、トランジスタの影響を受けずに、第２の電源電圧の値を第１の電源電圧に応じた値とすることができる。つまり、トランジスタを用いることによって、電子回路の誤動作抑制を容易且つ確実に行うことができる。

また、本発明に係る電子機器では、電圧上昇抑制回路が、抵抗をさらに備え、トランジスタの一方の電流端子と、電圧変換回路とが、抵抗を介して電気的に接続されていてもよい。これにより、トランジスタの電流端子間のインピーダンスが過度に小さくなりドレイン電流が過大となることを防止することができる。なお、トランジスタの他方の電流端子と、接地電位線とが、抵抗を介して電気的に接続されていてもよい。

［本願発明の実施形態の詳細］
本発明の実施形態に係る電子機器の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

図１は、本実施形態に係る光トランシーバの構成を示すブロック図である。光トランシーバ１（電子機器）は、例えば１３００ｎｍ帯の４つの波長を使用して２芯双方向で光信号を送受信する１００ギガビット光トランシーバであり、ホスト装置５０に対して活線挿抜可能なモジュールである。このような光トランシーバの外形、端子配置、電気的特性、及び光学的特性に関する規格は、例えば、ＭＳＡ（Multi-Source Agreement）規格のＱＳＦＰ（Quad SmallForm Factor Pluggable）やＣＦＰ（100G Form-factor Pluggable）によって規定されている。なお、本実施形態では光トランシーバ１は１００ギガビット光トランシーバとして説明するが、光トランシーバ１は４０ギガビット光トランシーバ等であってもよい。

光トランシーバ１は、端子部１１と、電圧制御回路１２と、電子回路１３（第１の電子回路）と、電子回路１４（第２の電子回路）と、電圧レギュレータ１５と、電圧上昇抑制回路１６と、ＣＤＲ（Clock Data Recovery）１８，２１と、レーザダイオードドライバ（ＬＤＤ：LaserDiode Drivers）１９と、発光素子（ＬＤ：Laser Diode）２０と、ＴＩＡ（Trans-Impedance Amplifier）２２と、受光素子（ＰＤ：PhotoDiode）２３と、を備えて構成されている。

端子部１１は、光トランシーバ１がホスト装置５０に活線挿入された際にホスト装置５０の端子部５１と電気的に接続される端子群である。端子部１１は、電源端子３２と、制御信号端子３３〜３５と、送信端子３６と、受信端子３７と、グランド端子３８と、を有している。電源端子３２は、ホスト装置５０の端子部５１に含まれた電源端子５２に電気的に接続される。電源端子３２には、ホスト装置５０より３．３Ｖ電源が供給される。制御信号端子３３〜３５は、ホスト装置５０の制御信号端子５３〜５５に電気的に接続される。制御信号端子３３〜３５には、電子回路１３を制御する制御信号がホスト装置５０より入力される。なお、制御信号の向きは一方向には限定されず、電子回路１３からホスト装置５０に制御信号が入力される場合を含んでもよい。送信端子３６は、ホスト装置５０の送信端子５６に電気的に接続される。送信端子３６には、ホスト装置５０から送信される送信データ信号が入力される。受信端子３７は、ホスト装置５０の受信端子５７に電気的に接続される。受信端子３７には、ホスト装置５０に送信される受信データ信号が入力される。グランド端子３８は、ホスト装置５０のグランド端子５８に電気的に接続される。グランド端子３８は、接地電位線ＧＮＤに電気的に接続されている。

ここで、送信端子３６に入力された送信データ信号は、ＣＤＲ１８によってクロックデータリカバリが行われた後にＬＤＤ１９を介してＬＤ２０に入力され、ＬＤ２０によって光信号として出力される。ＬＤＤ１９は、ＬＤ２０の出力光を変調するための駆動信号を出力する。ＬＤＤ１９は、互いに発振波長の異なる４つのＬＤ２０を並列に駆動する４つの駆動回路を内蔵した４ch Driver ICであり、各駆動回路はそれぞれ異なるＬＤ２０に接続されている。

また、受信端子３７に入力される受信データ信号は、４つのＰＤ２３それぞれによって出力された４つの電気信号（電流信号）がＴＩＡ２２においてインピーダンス変換されるとともに増幅されて電圧信号とされ、ＣＤＲ２１においてクロックデータリカバリが行われた信号である。

電圧制御回路１２は、電源端子３２に電気的に接続されており、光トランシーバ１がホスト装置５０に活線挿入された際に、電源端子３２と電源端子５２とが機械的に接触するとほぼ同時にホスト装置５０に電気的に接続される。電圧制御回路１２は、ホスト装置５０に電気的に接続されると、瞬間的（数ミリ秒〜数十ミリ秒）に、ホスト装置５０内部の３．３Ｖ電源から電源電圧３．３Ｖを印加される。電圧制御回路１２は、瞬間的に印加された電源電圧３．３Ｖを光トランシーバ１内部の電子回路１３や電圧レギュレータ１５等にそのまま供給するのではなく、電源端子３２を介して印加された電源電圧の経時的な増加率を緩和して供給する機能を有している。従って、電圧制御回路１２は、電源端子３２から３．３Ｖ電源の供給を受け、電子回路１３等を動作させる電源電圧ＶＣＣ３３（第１の電源電圧）を出力する。電圧制御回路１２は、電源端子３２から３．３Ｖ電源の供給が開始されると、時間の経過とともに徐々に電源電圧ＶＣＣ３３の値が高くなるように、電源電圧ＶＣＣ３３を出力する。電圧制御回路１２としては、活線挿入した瞬間にホスト装置に大電流（ラッシュ電流）が流れることを抑制するために設けられるホットスワップ制御回路等を用いることができる。電圧制御回路１２は、電子回路１３及び電圧レギュレータ１５に、電源電圧ＶＣＣ３３を出力する。電圧制御回路１２は、電源電圧ＶＣＣ３３の値が電子回路１３の動作可能電圧（例えば３．０Ｖ）よりも高くなった後において、電子回路１３及び電圧上昇抑制回路１６に対してＰ＿ＯＫ信号を出力する（詳細は後述）。

電子回路１３は、電圧制御回路１２から出力される電源電圧ＶＣＣ３３の供給を受けて動作する回路であり、光トランシーバ１内の各構成部品（電子回路１４、ＣＤＲ１８，２１、ＬＤＤ１９、ＬＤ２０、及びＴＩＡ２２）を制御する回路である。電子回路１３は、光トランシーバ１がホスト装置５０に活線挿入された際に、電子回路１３により制御される構成部品（電子回路１４等）よりも先に動作を開始する。具体的には、電子回路１３は、電圧制御回路１２よりＰ＿ＯＫ信号が出力された後（電源電圧ＶＣＣ３３の値が電子回路１３の動作電圧よりも高くなった後）に動作を開始する。電子回路１３は、制御信号端子３３〜３５及び配線２４を介してホスト装置５０より入力された制御信号に基づき、電子回路１３自体の各種設定や、光トランシーバ１内の各構成部品に対する制御信号の送信を行う。各構成部品に対する制御信号とは、例えば、電子回路１３と各構成部品との接続状態を確立するための信号等である。なお、電子回路１３内には、制御信号端子３３〜３５に高い電圧が印加された場合に内部の素子を保護するための保護ダイオードＤ１等が内蔵されている。電子回路１３は、具体的には、マイクロコンピュータ、ＣＰＬＤ（ＣｏｍｐｌｅｘＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）、および通信用ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）等である。

電圧レギュレータ１５は、電源電圧ＶＣＣ３３の供給を受けて、電源電圧ＶＣＣ３３よりも小さい電源電圧ＶＣＣ１２（第２の電源電圧）を生成する電圧レギュレータ（電圧変換回路）である。電源電圧ＶＣＣ１２の値は、電圧レギュレータ１５に入力される電源電圧ＶＣＣ３３の値に応じて、時間の経過とともに高くなる。電圧レギュレータ１５としては、例えばＬＤＯ（Low Drop Out）レギュレータが用いられるがこれに限定されず、電圧変換を行い電源電圧ＶＣＣ３３から電源電圧ＶＣＣ１２（例えば１．２Ｖ）を生成することができる電圧レギュレータであれば、各種のリニアレギュレータ、スイッチングレギュレータを用いてもよい。電圧レギュレータ１５は、電子回路１４に電源電圧ＶＣＣ１２を出力する。電圧レギュレータ１５の電源電圧ＶＣＣ３３に関する動作可能電圧は、電子回路１３の動作可能電圧よりも小さい場合がある。例えば、電子回路１３の最小動作可能電圧が２．５〜３．０Ｖで、電圧レギュレータ１５の最小動作可能電圧が１．５〜２．５Ｖとなる場合がある。

電子回路１４は、電源電圧ＶＣＣ１２の供給を受けて動作する回路である。電子回路１４の動作電圧（例えば１．２Ｖ）は、電子回路１３の動作電圧（例えば３．３Ｖ）よりも低い値に設定されている。電子回路１４は、配線２５を介して電子回路１３より入力された制御信号によって制御される。なお、電子回路１４内には、高い電圧が印加された場合に内部の素子を保護するための保護ダイオードＤ２等が内蔵されている。

ここで、電源電圧ＶＣＣ１２の値は、電圧上昇抑制回路１６、及び、上述した電圧制御回路１２から出力されるＰ＿ＯＫ信号によって、電源電圧ＶＣＣ３３の値が電子回路１３の最小動作可能電圧以上になるまでは電子回路１４の動作可能電圧よりも小さい値になるように制御されている。以下、電源電圧ＶＣＣ１２の値の制御に係る機能について説明する。

電圧上昇抑制回路１６は、２つの電流端子と１つの制御端子とを備える。電流端子のうちの一方は電源電圧ＶＣＣ１２に接続され、電流端子のうちの他方は接地電位線ＧＮＤに接続される。制御端子に与えられた電圧（制御信号）に応じて２つの電源端子間のインピーダンスが変わり、それよって、一方の電流端子（ＶＣＣ１２側）から他方の電流端子（ＧＮＤ側）に流れる電流の値が制御される。電源電圧ＶＣＣ１２は電圧レギュレータ１５から供給されるが、例えば、ＶＣＣ１２を所定の電圧に維持した状態で電圧レギュレータ１５が供給できる電流値（供給可能電流）よりも大きな負荷電流を電圧上昇抑制回路１６が流すことで電源電圧ＶＣＣ１２の上昇を抑制することができる。電圧上昇抑制回路１６は、例えば、制御端子に所定の大きい電圧値が入力された時には電源端子間のインピーダンスが数ＭΩ以上となり、制御端子に所定の小さい電圧が入力された時には電源端子間のインピーダンスが数Ωとなるような回路である。

さらに具体的な構成例について述べると、電圧上昇抑制回路１６は、ＭＯＳＦＥＴ（Metal-Oxide-SemiconductorField-Effect Transistor）１７（トランジスタ）と、抵抗２６とによって構成することができる。ＭＯＳＦＥＴ１７は、電圧制御回路１２に電気的に接続された電界効果トランジスタである。ＭＯＳＦＥＴ１７としてはｎ型のＭＯＳＦＥＴを用いることができる。ＭＯＳＦＥＴ１７は、２つの電流端子と１つの制御端子とを有している。ＭＯＳＦＥＴ１７の一方の電流端子であるドレインＤＲが、上述した電圧上昇抑制回路１６の一方の電流端子である。また、ＭＯＳＦＥＴ１７の他方の電流端子であるソースＳＣが、上述した電圧上昇抑制回路１６の他方の電流端子である。また、ＭＯＳＦＥＴ１７の制御端子であるゲートＧＴが、上述した電圧上昇抑制回路１６の制御端子である。ドレインＤＲには、電源電圧ＶＣＣ１２が抵抗２６を介して電気的に接続されている。すなわち、ＭＯＳＦＥＴ１７のドレインＤＲと、電圧レギュレータ１５とが、抵抗２６を介して電気的に接続される。ソースＳＣには、接地電位線ＧＮＤが電気的に接続され、ゲートＧＴには、電圧制御回路１２が電気的に接続されている。すなわち、電源電圧ＶＣＣ１２が出力される点と接地電位線ＧＮＤとの間に、抵抗２６及びＭＯＳＦＥＴ１７が直列に接続されている。

電圧制御回路１２は、電源電圧ＶＣＣ３３の値に応じて電圧上昇抑制回路１６の制御端子（ＭＯＳＦＥＴ１７のゲートＧＴ）に対して異なる信号を出力する。すなわち、電圧制御回路１２は、電源電圧ＶＣＣ３３が電子回路１３の最小動作可能電圧よりも小さい場合（高くなる前）においては、電圧上昇抑制回路１６の制御端子（ＭＯＳＦＥＴ１７のゲートＧＴ）にＭＯＳＦＥＴ１７をオン状態とする信号（ゲートＧＴの電圧を高くする信号）を出力する。この場合、ＭＯＳＦＥＴ１７がオンするので、ドレインＤＲからソースＳＣ（接地電位線ＧＮＤ）に向かってドレイン電流（負荷電流）Ｉｄｒが流れ、負荷電流を電圧レギュレータ１５の供給可能電流よりも大きくすることで電源電圧ＶＣＣ１２の値を接地電位に近づけることができる（電源電圧ＶＣＣ１２の上昇が抑制される）。電源電圧ＶＣＣ１２が電子回路１４の最小動作可能電圧（例えば１．０Ｖ）よりも小さい値になっていれば、電子回路１４が動作することはない。なお、抵抗２６は、ドレインＤＲーソースＳＣ間のインピーダンスが小さくなりすぎてドレイン電流Ｉｄｒが過大となることを防止できる。実際には、抵抗２６にドレイン電流Ｉｄｒが流れることによって電源電圧ＶＣＣ１２の値は、抵抗２６の抵抗値をＲとして、ほぼＲ×Ｉｄｒ（Ｖ）となり、その値が電子回路１４の動作に必要な電源電圧の値よりも低ければ、電子回路の誤動作が防止される。

一方、電源電圧ＶＣＣ３３が電子回路１３の最小動作可能電圧に等しいか大きくなった後においては、電圧制御回路１２は、電圧上昇抑制回路１６をハイインピーダンス状態（ＭＯＳＦＥＴ１７をオフ状態）とする信号（ゲートＧＴの電圧を低くする信号）であるＰ＿ＯＫ信号を電圧上昇抑制回路１６の制御端子（ＭＯＳＦＥＴ１７のゲートＧＴ）に対して出力する。この場合、ＭＯＳＦＥＴ１７がオフ状態になるので、ドレイン電流Ｉｄｒは流れず、電源電圧ＶＣＣ１２の値は電圧レギュレータ１５から供給された電圧値となる。そのため、電源電圧ＶＣＣ１２の値は電子回路１４の動作電圧に達し、電子回路１４は動作を開始する。

次に、図２及び図３に示す比較例と対比しながら、本実施形態に係る光トランシーバ１の作用・効果を説明する。図２及び図３は、比較例に係る光トランシーバの構成を示すブロック図である。

図２に示す比較例に係る光トランシーバ１００は、本実施形態に係る光トランシーバ１同様、端子部１１、電圧制御回路１２、電子回路１３、電子回路１４、及び電圧レギュレータ１５等の構成を含んで構成されているが、光トランシーバ１に含まれている電圧上昇抑制回路１６（ＭＯＳＦＥＴ１７及び抵抗２６）に対応する構成が含まれていない。ここで、電圧制御回路１２により電源電圧ＶＣＣ３３の値が徐々に高くされると、当該電源電圧ＶＣＣ３３に基づいて電圧レギュレータ１５により生成される電源電圧ＶＣＣ１２の値も徐々に高くなるところ、上述したように、各構成を制御する電子回路１３の動作電圧よりも、電子回路１４の動作電圧は低い値に設定されているので、電源電圧ＶＣＣ３３が電子回路１３の動作電圧に達するよりも早く、電源電圧ＶＣＣ１２が電子回路１４の動作電圧に達してしまう場合（電子回路１４が電子回路１３に先行して動作を開始する場合）が考えられる。電子回路１４は電子回路１３から入力される制御信号によって制御されるところ、電子回路１４が誤動作し電子回路１３よりも先行して動作することによって、光トランシーバ１００の動作が不安定な状態となるおそれがある。また、光トランシーバ１００をホスト装置５０に活線挿入した際に、制御信号端子５３の電圧が電源電圧３．３Ｖとほぼ同じとなっていた場合に、電圧制御回路１２が所定の経時的な増加率にて大きくしていくのに比べて、制御信号端子５３の電圧が保護ダイオードＤ１を介して電源電圧ＶＣＣ３３の値をより早く大きくするおそれがある。

そのような誤動作を回避すべく、図３に示す比較例に係る光トランシーバ２００のように、Ｐ＿ＯＫ信号の出力によって接続状態が制御されるアナログスイッチＳＷを設けて、全系統の電源電圧が正常になるまで電子回路につながる制御信号端子３３を切り離すことが考えられる。しかしながら、この方法では、電流が流れ込む可能性のある制御信号全てにアナログスイッチＳＷを挿入する必要があり、必要な部品数が増加するので、昨今の光トランシーバ小型化・省電力化の観点から、実現が困難である。

この点、本実施形態に係る光トランシーバ１では、単一の電圧上昇抑制回路１６のみが設けられている。電圧上昇抑制回路１６は、例えばＭＯＳＦＥＴ１７と抵抗２６のみで構成することができる。すなわち、ＭＯＳＦＥＴ１７のドレインＤＲが、電源電圧ＶＣＣ１２に抵抗２６を介して電気的に接続されるとともに、ソースＳＣが接地電位線ＧＮＤに電気的に接続されている。そのため、ＭＯＳＦＥＴ１７のゲートＧＴに適当な電圧を入力することによって、電源電圧ＶＣＣ１２の値を接地電位に近づけて電子回路１４の最小動作可能電圧よりも小さくできる。ここで、電源電圧ＶＣＣ３３が電子回路１３の動作電圧よりも高くなる前においては、電圧制御回路１２から出力される信号によりＭＯＳＦＥＴ１７がオン状態とされるので、電源電圧ＶＣＣ１２の値は電子回路１４の最小動作可能電圧よりも小さくされている。一方で、電源電圧ＶＣＣ３３が電子回路１３の動作電圧よりも高くなった後においては、電圧制御回路１２から出力されるＰ＿ＯＫ信号によりＭＯＳＦＥＴ１７がオフ状態とされるので、電源電圧ＶＣＣ１２の値はＭＯＳＦＥＴ１７の影響を受けずに電源電圧ＶＣＣ３３に応じて電圧レギュレータ１５が生成した値となる。このように、電源電圧ＶＣＣ１２は、電源電圧ＶＣＣ３３が電子回路１３の動作電圧よりも高くなってはじめて（すなわち、電子回路１３が動作してはじめて）、電子回路１４の最小動作可能電圧よりも大きい値となり得るので、電子回路１３が動作するよりも前に電子回路１４が誤動作する事態を回避することができる。以上より、本発明によれば、電子回路１４の誤動作を抑制することができる。

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されない。例えば、トランジスタの例としてＭＯＳＦＥＴ１７を説明したがこれに限定されず、その他の電界効果トランジスタであってもよいし、バイポーラトランジスタであってもよい。また、抵抗の配置は、電源電圧ＶＣＣ１２とＭＯＳＦＥＴ１７のドレインＤＲとの間に限定されない。すなわち、図４に示す光トランシーバ１Ａの電圧上昇抑制回路１６Ａのように、抵抗２６ＡがＭＯＳＦＥＴ１７のソースＳＣと接地電位線ＧＮＤとの間に接続されていてもよい。つまり、ＭＯＳＦＥＴ１７の他方の電流端子であるソースＳＣと、接地電位線ＧＮＤとが、抵抗２６Ａを介して電気的に接続されていてもよい。また、ＭＯＳＦＥＴ１７のゲートＧＴと電圧制御回路１２との間にソースフォロワ回路あるいはエミッタフォロワ回路等の電圧シフト回路が挿入されていてもよく、ゲートＧＴに印加される電圧が所定の値を超えないように制限する電圧クランプ回路がゲートＧＴに接続されいてもよい。また、電子機器として光トランシーバ１を例示したがこれに限定されず、例えばホスト装置と光通信以外の方法で通信する電子機器であってもよい。

１，１Ａ…光トランシーバ、１２…電圧制御回路、１３，１４…電子回路、１５…電圧レギュレータ（電圧変換回路）、１６，１６Ａ…電圧上昇抑制回路、１７…ＭＯＳＦＥＴ、２６，２６Ａ…抵抗、３２…電源端子、５０…ホスト装置、ＤＲ…ドレイン、ＧＴ…ゲート、ＳＣ…ソース、ＶＣＣ１２，ＶＣＣ３３…電圧電源。

Claims

ホスト装置に活線挿抜可能な電子機器であって、
活線挿入によって前記ホスト装置から電源電圧の供給を受けると共に、前記電源電圧の経時的な増加率を緩和させた第１の電源電圧を出力する電圧制御回路と、
前記第１の電源電圧の供給を受けて動作する第１の電子回路と、
前記第１の電源電圧の供給を受けて、前記第１の電源電圧よりも小さい第２の電源電圧を生成する電圧変換回路と、
前記電圧変換回路から電源配線を介して前記第２の電源電圧の供給を受けて動作する第２の電子回路と、
制御端子に入力された制御信号に応じて、２つの電流端子の間のインピーダンスを変化させる電圧上昇抑制回路と、
を備え、
前記電圧上昇抑制回路の一方の前記電流端子は前記電源配線を介して前記電圧変換回路に電気的に接続され、
前記電圧上昇抑制回路の他方の前記電流端子は接地電位線に電気的に接続され、
前記電圧上昇抑制回路の前記制御端子は前記電圧制御回路に電気的に接続され、
前記電圧制御回路は、
前記第１の電源電圧が前記第１の電子回路の最小動作可能電圧よりも小さい場合に、前記制御信号によって前記第２の電源電圧を前記第２の電子回路の最小動作可能電圧よりも小さい値にし、
前記第１の電源電圧が前記第１の電子回路の最小動作可能電圧に等しいか大きい場合に、前記制御信号によって前記第２の電源電圧を前記第２の電子回路の最小動作可能電圧よりも大きい値にする、
電子機器。
前記電圧上昇抑制回路は、トランジスタを備え、
前記トランジスタの一方の電流端子が、前記電圧上昇抑制回路の前記一方の電流端子であり、
前記トランジスタの他方の電流端子が、前記電圧上昇抑制回路の前記他方の電流端子であり、
前記トランジスタの制御端子が、前記電圧上昇抑制回路の前記制御端子である、
請求項１に記載の電子機器。
前記電圧上昇抑制回路は、抵抗をさらに備え、
前記トランジスタの前記一方の電流端子と、前記電圧変換回路とが、前記抵抗を介して電気的に接続される、
請求項２に記載の電子機器。
前記電圧上昇抑制回路は、抵抗をさらに備え、
前記トランジスタの前記他方の電流端子と、前記接地電位線とが、前記抵抗を介して電気的に接続される、
請求項２に記載の電子機器。