JP6417139B2 - 電子増倍管用の出力回路 - Google Patents

Description

本発明の態様は、電子増倍管用の出力回路に関する。

従来、光電子増倍管のアノードからの信号と共に、ダイノードからの信号を出力させる出力回路が、知られている（特許文献１）。なお、電子増倍管が、光の入射に応答して光電子を発生するカソードを用いる場合、これは光電子増倍管として機能するが、カソードが単純に電子を発生する構造もある。

従来の出力回路では、アノード及びダイノードの双方から信号を出力させることができるため、ダイナミックレンジを大きくすることができるという利点がある。

特開２００５−２７６４８８号公報

しかしながら、従来の出力回路の場合、ダイノードからの出力は、フローティングアンプやキャパシタを介して出力しているため、出力の応答速度が遅く、また、全体の回路構成が複雑になるという問題がある。

本発明は、上述の課題を解決するためになされたものであり、簡単な構成で素早く信号を出力することが可能な電子増倍管用の出力回路を提供することを目的とする。

上述の課題を解決するため、第１の電子増倍管用の出力回路は、複数段のダイノードを含む電子増倍部と、前記電子増倍部からの電子が入射するアノードと、を備えた電子増倍管からの信号を出力する出力回路において、一対のラインを有する第１のカレントミラー回路を備え、前記第１のカレントミラー回路の前記ラインの一方は、前記ダイノードのいずれか１つと、前記ダイノードにバイアス電位を与えるバイアス回路との間に接続され、前記第１のカレントミラー回路の前記ラインの一方には第１のトランジスタが配置され、前記第１のカレントミラー回路の前記ラインの他方には第２のトランジスタが配置され、前記第１のトランジスタと前記第２のトランジスタの制御端子は共通接続され、前記第１のトランジスタと前記第２のトランジスタの下流側の端子は、共通接続されて、バイアス回路に接続され、前記第２のトランジスタの前記ラインの他方からダイノード出力が取り出されることを特徴とする。

この出力回路によれば、ダイノードからの出力を、カレントミラー回路を介して取り出しているので、応答速度が速く、また、アノード出力と同様に信号を取り扱うことができるため、全体の回路構成が簡単となる。

第２の電子増倍管用の出力回路は、前記ラインの他方からの前記ダイノード出力の大きさに応じて、前記電子増倍部における電子増倍を制御する制御回路を更に備えることを特徴とする。

この出力回路の場合、ダイノード出力の大きさに応じて、制御回路が電子増倍部における電子増倍を制御することができる。

第３の電子増倍管用の出力回路においては、前記制御回路は、ラインの他方からの前記ダイノード出力の大きさが、閾値を超えた場合には、前記電子増倍部に電子を入射させるカソードの電位を上昇させることを特徴とする。

すなわち、カソードの電位を上昇させると、電子増倍部に対する入射電子が減少し、電子増倍部における電子増倍は低下することで、電子増倍部を保護するような制御を行うことができる。

第４の電子増倍管用の出力回路においては、前記制御回路は、前記ダイノード出力に応じて、前記ダイノードのうちのいずれか１つのダイノードの電位を変化させることを特徴とする。

１つのダイノードの電位を変化させると、これに隣接するダイノードとの間の電位差が変化するため、これにより、電子増倍部の増倍効率を調整することができる。ダイノード出力が閾値を超えた場合に、増倍効率を低下させることで、電子増倍部を保護するような制御を行うことができる。

第５の電子増倍管用の出力回路は、一対のラインを有する第２のカレントミラー回路を更に備え、前記第２のカレントミラー回路の前記ラインの一方は、前記第１のカレントミラー回路の前記ラインの一方に接続されたダイノード以外のいずれか１つのダイノードと、前記バイアス回路との間に接続され、前記第１のカレントミラー回路及び前記第２のカレントミラー回路の双方の前記ラインの他方は接続され、この他方からダイノード出力が取り出されることを特徴とする。

すなわち、カレントミラー回路は、複数のダイノードのそれぞれに設けることとしてもよい。上記構成の場合には、第１及び第２のカレントミラー回路の接続されたダイノード出力の合計が、互いに接続された他方のラインから出力される。この場合、ダイノード出力を大きくすることができる。

この電子増倍管用の出力回路は、簡単な構成で素早く信号を出力することができる。

電子増倍管と出力回路（第１実施形態）を示す回路図である。 電子増倍管と出力回路（第２実施形態）を示す回路図である。 電子増倍管と出力回路（第３実施形態）を示す回路図である。 電子増倍管と出力回路（第４実施形態）を示す回路図である。 アノードからの信号読出回路の回路図である。 出力回路をソケットに内蔵した電子増倍管モジュールを示す図である。

以下、実施の形態に係る電子増倍管用の出力回路について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。なお、以下の電子増倍管は、光の入射に応答して光電子を発生する光電陰極であるカソードＫを用いた光電子増倍管であるが、カソードが単純に電子を発生する構造もある。また、光電子増倍管のタイプとしては、ヘッドオンタイプ、サイドオンタイプ、メッシュアンドグリッドタイプ、メタルパッケージを用いたタイプなど様々なものが知られている。

図１は、電子増倍管と出力回路（第１実施形態）を示す回路図である。

光電子増倍管１０は、真空容器１０ａと、真空容器１０ａ内に配置された複数段のダイノードＤＹ１〜ＤＹ９からなる電子増倍部と、陰極であるカソードＫと、陽極であるアノードＡとを備えている。真空容器１０ａはガラス等から構成されるが、カソードＫへの光入射窓を有する構造であれば、金属から構成することとしてもよい。

各ダイノードＤＹ１〜ＤＹ９の電子入射面には二次電子面が形成され、バイアス回路２０から、それぞれ異なる電位が与えられている。バイアス回路２０は、高圧回路であり、一端は負の高電位（−ＨＶ）を与える電源４０に接続され、他方端は電源４０に対して相対的に正の電位（本例では接地電位）を与える固定電位５０に接続されている。

バイアス回路２０の一端は、カソードＫに接続されているため、カソードには−ＨＶの電位が与えられる。図１のバイアス回路２０は、抵抗分圧回路であり、電源４０と固定電位５０との間には直列に複数の抵抗Ｒ１〜Ｒ１０が接続されている。各抵抗間の接続点の電位が、それぞれダイノードＤＹ１〜ＤＹ９に与えられる。

最終段ダイノード、或いは、カソードＫからアノードＡに向かう方向に沿ってアノードＡの直前に位置するダイノードＤＹ９には、カレントミラー回路３０（第１のカレントミラー回路）が接続されている。カレントミラー回路３０は、一対のラインを有しており、一方のラインを流れる電流に比例した電流が他方のラインにも流れる。カレントミラー回路３０の一方のラインには第１のトランジスタ３０ａが配置され、他方のラインには第２のトランジスタ３０ｂが配置されている。第１のトランジスタ３０ａと第２のトランジスタ３０ｂの制御端子は共通接続され、これらの接続点は第１のトランジスタ３０ａの上流端子に接続されている。また、第１のトランジスタ３０ａと第２のトランジスタ３０ｂの下流側の端子は、共通接続されて、バイアス回路２０に接続されている。他方のライン上に位置する第２のトランジスタ３０ｂの上流側の端子から、ダイノード出力が取り出される。

同図では、第１のトランジスタ３０ａ及び第２のトランジスタ３０ｂとして、バイポーラトランジスタを示しているが、これらは電界効果トランジスタ（ＦＥＴ）であってもよい。バイポーラトランジスタは、エミッタ、ベース及びコレクタを備えており、ＦＥＴは、ソース、ゲート及びドレインを備えており、いずれも制御端子（ベース又はゲート）への入力に応じて、両端子間を流れる電流が変化する。また、バイポーラトランジスタにおいては、コレクタが電流の上流側に位置しており、ＦＥＴではドレインを電流の上流側に位置させることができる。

同図では、バイポーラトランジスタのコレクタが、ダイノードＤＹ９に接続され、エミッタがバイアス回路２０における特定の電位（固定電位５０から抵抗Ｒ１０に相当するだけ電圧降下した電位）に接続されている場合が示されている。

以上のように、カレントミラー回路３０のラインの一方（第１のトランジスタ３０ａ側のライン）は、ダイノードのいずれか１つと、ダイノードにバイアス電位を与えるバイアス回路２０との間に接続され、ラインの他方（第２のトランジスタ３０ｂ側のライン）からダイノード出力が取り出される。この出力回路によれば、ダイノードＤＹ９からの出力を、カレントミラー回路３０を介して取り出しているので、応答速度が速く、また、アノード出力と同様に、例えばいずれも直流電流として信号を取り扱うことができるため、全体の回路構成が簡単となる。

また、アノード出力とダイノード出力は、図示しない選択回路を介して切り替えを行う。選択回路の切り替えは、例えばダイノード出力又はアノード出力が、規定の値を超えたかどうかを検出して、超える前の段階ではアノード出力を選択し、超えた後の段階ではダイノード出力を選択する。

図２は、電子増倍管と出力回路（第２実施形態）を示す回路図である。

第２実施形態の出力回路と、第１実施形態の出力回路との相違点は、ダイノード出力が得られるカレントミラー回路３０の他方のラインの後段に、制御回路ＣＯＮＴを含む保護回路を接続した点であり、その他の構成は、第１実施形態と同一である。

保護回路は、カレントミラー回路３０の他方のラインに接続されたアンプ（増幅器）ＡＭＰと、アンプＡＭＰの出力が入力される比較器ＣＯＭＰと、比較器ＣＯＭＰの出力が入力される制御回路ＣＯＮＴと、制御回路ＣＯＮＴの出力に応じてカソードＫの電位を切り替える切替スイッチＳＷとを備えている。

アンプＡＭＰはオペアンプであり、その反転入力端子と出力端子との間には帰還抵抗Ｒ１１が挿入され、非反転入力端子は固定電位（接地電位）に接続されている。比較器ＣＯＭＰの一方の入力端子にはアンプＡＭＰの出力が入力され、他方の入力端子には基準電位Ｖｒｅｆが入力される。すなわち、ダイノード出力が、予め設定しておいた閾値を超えた場合には、比較器ＣＯＭＰへの入力が基準電位Ｖｒｅｆを超えて、比較器出力が切り替わる。この場合、制御回路ＣＯＮＴは、切り替わった値を保持して、保持した値に応じて、スイッチＳＷを制御する。制御回路ＣＯＮＴは、ラッチ回路で構成してもよい。

制御回路ＣＯＮＴに保持された値は、ＲＥＳＥＴ信号を外部から入力することにより、初期値に変更することができる。制御回路ＣＯＮＴに保持された値が初期値の場合、スイッチＳＷは、電源４０に接続される。ダイノード出力が閾値を超えて、保持された値が切り替わった場合、スイッチＳＷはダイノードＤＹ２の電位に接続される。この場合、カソードＫの電位がダイノードＤＹ２の電位となり、第１段のダイノードＤＹ１の電位よりも高くなるため、光電子がダイノードＤＹ１に向けて流れなくなる。

詳説すれば、ダイノードＤＹ９の電流は、アノードＡの電流に対応しているので、アノードＡの電流が最大定格に近づくと保護回路が動作するよう、オペアンプの増幅率を抵抗Ｒ１１で決め、ダイノードＤＹ９の閾値を設定する。例えばカソードＫへの入射光量が増加して、アノードＡの電流が最大定格に近づいた結果、ダイノードＤＹ９の電流が閾値を超えた時には、保護回路が動作し、カソードＫの電位がダイノードＤＹ２の電位に切り替わる。つまり、カソードＫの電位よりもダイノードＤＹ１の電位の方が低くなるため、カソードＫからダイノードＤＹ１へ電子は放出されず、過剰な電子増倍による各ダイノードＤＹ１〜ＤＹ９の二次電子面の劣化等を防ぐことができる。

なお、アノード出力及びダイノード出力は、図示しない後段の信号読出回路に入力される。

以上、説明したように、本実施形態の出力回路は、カレントミラー回路３０の他方のラインからのダイノード出力の大きさに応じて、電子増倍部の電子増倍を制御する制御回路ＣＯＮＴを更に備えている。

より詳細には、この出力回路においては、制御回路ＣＯＮＴは、ダイノード出力が閾値を超えた場合には、電子増倍部に電子を入射させるカソードＫの電位を上昇させている。カソードＫの電位が上昇すると、カソードＫからの電子放出は抑制され、電子増倍部（ＤＹ１〜ＤＹ９）における電子増倍は抑制されるため、電子増倍部を保護することができる。

図３は、電子増倍管と出力回路（第３実施形態）を示す回路図である。

第３実施形態の出力回路と、第１実施形態の出力回路との相違点は、同図の（Ａ）に示すように、ダイノード出力が得られるカレントミラー回路３０の他方のラインの後段に、制御回路を接続し、且つ、バイアス回路２０としてコッククロフト・ウォルトン回路２０Ａを採用した点であり、その他の構成は、第１実施形態と同一である。

この出力回路においても、カレントミラー回路３０の他方のラインからのダイノード出力の大きさに応じて、電子増倍部の電子増倍を制御する制御回路を更に備えている。なお、この制御回路は、ダイノード出力に応じて、ダイノードのうちのいずれか１つのダイノードの電位を変化させる電圧切替制御回路６０である。

本例では、電圧切替制御回路６０は、電圧切替回路７０を制御して、第４段目のダイノードＤＹ４の電位を変化させている。１つのダイノードＤＹ４の電位を変化させると、これに隣接するダイノードＤＹ３，ＤＹ５との間の電位差が変化するため、これにより、電子増倍部の増倍効率を調整することができる。つまり、ダイノード出力が閾値を超えた場合には、電子増倍部の保護のために、増倍効率を低下させることができる。なお、ダイノード出力が閾値よりも小さくなった場合には、増倍効率を元に戻すように制御してもよい。

電圧切替制御回路６０は、ダイノード出力が閾値を超えた場合に、ダイノードＤＹ４の電位を、通常値よりもダイノードＤＹ３の電位またはダイノードＤＹ５の電位のいずれかに近づけるように変位させる。これにより、増倍効率を低下させることができる。

なお、同図の（Ｂ）は、コッククロフト・ウォルトン回路２０Ａを示している。複数のダイオードＤが直列に接続されており、これらの接続点間にキャパシタＣが挿入され、終端には高周波電源２１（発振回路）が接続されている。高周波電源２１は、カソードＫの電位を検知回路２２で検知して、検知出力が一定になるに出力周波数を調整する。検知回路２２は、比較器などで構成することも可能である。ダイオードＤのカソード或いはアノードには、ダイノードＤＹ１〜ＤＹ９が接続され、バイアス電位が与えられる。なお、コッククロフト・ウォルトン回路は、本例以外のバイアス回路としても用いることができる。

ダイノードＤＹ９の電流は、アノードＡの電流に比例しているので、アノードＡの電流が希望する値に近づいた結果、ダイノードＤＹ９の電流が設定された閾値を超えると電圧切替回路７０が切り替わるように電圧切替制御回路６０を設定する。切替時に希望の増倍効率になるように電圧切替回路７０を設定する。ダイノードＤＹ９の電流がある値（例えば閾値）以下になった時に、増倍効率が元に戻るように電圧切替制御回路６０を設定する。

ダイノードＤＹ９の電流が希望する値に近づいた時に、電圧切替回路７０が動作し、ＤＹ４の電位を切り替えることにより光電子増倍管の増倍効率が切り替わる。ダイノードＤＹ９の電流がある値以下になると、ダイノードＤＹ４の電位が切り替わり、増倍効率が元に戻る。

コッククロフト・ウォルトン回路全体の電圧を制御して光電子増倍管の増倍効率を切り替えるよりも、本方式の方がおよそ１／１０００ぐらいの時間で増倍効率を切り替えることができる。

なお、アノード出力及びダイノード出力は、図示しない後段の信号読出回路に入力される。

図４は、電子増倍管と出力回路（第４実施形態）を示す回路図である。

第４実施形態の出力回路と、第１実施形態の出力回路との相違点は、複数のダイノードにカレントミラー回路３０を接続した点であり、その他の構成は、第１実施形態と同一である。なお、第４実施形態の構成に、第２又は第３実施形態の制御回路（保護回路）を追加することも可能である。

この出力回路は、一対のラインを有するカレントミラー回路３０（例：３０（ＤＹ８））（第２のカレントミラー回路）を更に備えており、このカレントミラー回路のラインの一方は、第１のカレントミラー回路（３０（ＤＹ９））のラインの一方に接続されたダイノード以外のいずれか１つのダイノード（ＤＹ８）と、バイアス回路２０との間に接続されている。

第１のカレントミラー回路（３０（ＤＹ９））及び第２のカレントミラー回路（３０（ＤＹ８））の双方の他方のラインは互いに接続され、この他方のラインからダイノード出力が取り出されている。なお、本例は、第３及び第４のカレントミラー回路（３０（ＤＹ７）、３０（ＤＹ６））も備えており、それぞれの一方のラインは、ダイノードＤＹ７及びＤＹ６にそれぞれ接続され、他方のラインは、その他のカレントミラー回路の他方のラインと共通接続されている。

カレントミラー回路３０は、複数のダイノードＤＹ９〜ＤＹ６のそれぞれに設けられており、それぞれのカレントミラー回路の接続されたダイノード出力の合計が、互いに接続された他方のラインから出力されている。この場合、ダイノード出力を大きくすることができる。

なお、アノード出力Ｉ_Ａから、ダイノードＤＹ８−ＤＹ９間の電流Ｉ_８’を引いた電流が、ダイノードＤＹ_９からの電流Ｉ_９となる。式で表すと、Ｉ_９＝Ｉ_Ａ−Ｉ_８’となる。したがって、ダイノードＤＹ９からの電流Ｉ_９だけよりも、ダイノードＤＹ８、ダイノードＤＹ７、ダイノードＤＹ６からの電流も合わせた方が、ダイノード出力とアノード出力とがより近いものとなり、より信頼性の高い判定が可能となる。なお、カレントミラー回路は、トランジスタの耐圧に問題が無ければ、全てのダイノード及びカソードに付けることができる。バイアス回路２０は、抵抗分圧回路を示しているが、コッククロフト・ウォルトン回路で構成することもでき、その場合には直流高圧電源は直流低圧電源に置き換えることができる。

なお、アノード出力及びダイノード出力は、図示しない後段の信号読出回路に入力される。

図５は、アノードＡからの信号読出回路の回路図である。

アノードＡの出力は、信号読出回路１００に入力され、外部に出力される（同図の（Ａ））。信号読出回路１００の構成としては、キャパシタＣ１の後段にアンプＡ１と比較器Ｂ１とを順次接続した構成が考えられ（同図の（Ｂ））、この場合には、フォトンカウンティング回路を構成することができる。比較器Ｂ１の一方の端子には基準電位Ｖｒｅｆが入力されており、フォトンがカソードＫに入射すると、基準電位Ｖｒｅｆを超えた信号が比較器の他方の端子に入力され、１つのパルスが出力される。このパルスは、必要に応じて波形整形することができる。

また、信号読出回路１００として、チャージアンプＸとＡＤコンバータＹとを直列に接続することも可能である。この場合、アノードＡから出力された値をデジタル値として外部に出力することができる。

図６は、出力回路をソケットに内蔵した電子増倍管モジュールを示す図である。

上述の出力回路２００は、ソケットＳＫ内に内蔵することもできる。すなわち、光電子増倍管１０はステム１１から突出した複数のピンＰｎを有しており、各ピンには、ダイノードＤＹ１〜ＤＹ９、アノードＡ，カソードＫが電気的に接続されている。それぞれのピンに、上述の出力回路２００が接続され、出力回路２００からは同軸ケーブルなどを介して、信号が外部に出力される。

また、アノード出力は、フォトンカウンティング回路に接続することにより、デジタル出力であるカウンティング出力としてもよい。その際、ダイノードＤＹ９からのダイノード出力はアナログ出力となるため、カウンティング領域ではデジタル出力を用いて計測を行い、カウントリニアリティの直線性が得られない領域ではアナログ出力を用いて計測を行うことにより、デジタル計測もしくはアナログ計測どちらか単一計測のみの場合よりもダイナミックレンジを拡大することができる。

ＤＹ１〜ＤＹ９…ダイノード、１０…電子増倍管、３０…カレントミラー回路。

Claims (5)

1. 複数段のダイノードを含む電子増倍部と、
   前記電子増倍部からの電子が入射するアノードと、を備えた電子増倍管からの信号を出力する出力回路において、
   一対のラインを有する第１のカレントミラー回路を備え、
   前記第１のカレントミラー回路の前記ラインの一方は、前記ダイノードのいずれか１つと、前記ダイノードにバイアス電位を与えるバイアス回路との間に接続され、
   前記第１のカレントミラー回路の前記ラインの一方には第１のトランジスタが配置され、
   前記第１のカレントミラー回路の前記ラインの他方には第２のトランジスタが配置され、
   前記第１のトランジスタと前記第２のトランジスタの制御端子は共通接続され、
   前記第１のトランジスタと前記第２のトランジスタの下流側の端子は、共通接続されて、前記バイアス回路に接続され、
   前記第２のトランジスタの前記ラインの他方からダイノード出力が取り出される、
   ことを特徴とする電子増倍管用の出力回路。
2. 前記ラインの他方からの前記ダイノード出力の大きさに応じて前記電子増倍部における電子増倍を制御する制御回路を更に備えることを特徴とする、請求項１に記載の電子増倍管用の出力回路。
3. 前記制御回路は、前記ラインの他方からの前記ダイノード出力の大きさが、閾値を超えた場合には、前記電子増倍部に電子を入射させるカソードの電位を上昇させることを特徴とする、請求項２に記載の電子増倍管用の出力回路。
4. 前記制御回路は、前記ダイノード出力に応じて、前記ダイノードのうちのいずれか１つのダイノードの電位を変化させることを特徴とする、請求項２に記載の電子増倍管用の出力回路。
5. 一対のラインを有する第２のカレントミラー回路を更に備え、
   前記第２のカレントミラー回路の前記ラインの一方は、前記第１のカレントミラー回路の前記ラインの一方に接続されたダイノード以外のいずれか１つのダイノードと、前記バイアス回路との間に接続され、
   前記第１のカレントミラー回路及び前記第２のカレントミラー回路の双方の前記ラインの他方は接続され、この他方からダイノード出力が取り出される、ことを特徴とする請求項１に記載の電子増倍管用の出力回路。

Images