JP6397603B1 - 撮像素子および内視鏡 - Google Patents

Abstract

信号ケーブルの長さが変化した場合であっても、撮像素子の要求電圧を満たすことができる撮像素子および内視鏡を提供する。撮像素子２０は、受光量に応じた電気信号を生成して出力する複数の画素が二次元マトリクス状に配置されている画素部２１と、デジタルの電気信号を生成して外部へ出力するＡ／Ｄ変換部２７と、Ａ／Ｄ変換部２７の接続先を、画素部２１または伝送線Ｔ１〜Ｔ３に接続可能な切替部２６と、所定のタイミングで伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御することによって、Ａ／Ｄ変換部２７に駆動電力の電圧値を外部へ出力させるタイミング生成部２４と、を備える。

Description

本発明は、被検体に挿入され該被検体の体内を撮像する撮像素子および内視鏡に関する。

従来、内視鏡の挿入部の先端にＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の撮像素子を設け、数メートル程度の長さを有する信号ケーブルを介して駆動信号や電源電圧の供給をプロセッサから行う技術が知られている（特許文献１参照）。この技術では、プロセッサ内に撮像素子のサブストレート電圧を検出する監視回路を設け、この監視回路によって検出された検出結果に基づいて、撮像素子の電源投入タイミングと駆動信号の供給タイミングとを合わせることで、撮像素子を安定して動作させる。

特開２００３−３８４３３号公報

ところで、近年、撮像素子は、高機能化に伴って、電源電圧の精度も高精度なものが求められている。このため、従来の内視鏡は、撮像素子の電源仕様が要求する電源電圧の精度を満たすように電源が設計される。しかしながら、従来の内視鏡では、設計時に内視鏡の組み立て時や修理時等によって信号ケーブルの長さが短くなることまでを加味することが困難であり、信号ケーブルの長さが設計時で想到される長さより短くなった場合、信号ケーブルの抵抗値や容量が変化することで、撮像素子が要求する電源電圧の精度を満たすことができなくなるという問題点があった。

本発明は、上記に鑑みてなされたものであって、信号ケーブルの長さが変化した場合であっても、電源電圧の精度を満たすことができる撮像素子および内視鏡を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る撮像素子は、受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている画素部と、前記画素部が生成した前記撮像信号または外部から入力される前記画素部を駆動するための駆動電力に対してＡ／Ｄ変換を行うことによってデジタルの信号を生成して外部へ出力するＡ／Ｄ変換部と、所定のタイミングで前記Ａ／Ｄ変換部に前記駆動電力の電圧値を外部へ出力させる第１制御部と、を備えることを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記Ａ／Ｄ変換部の接続先を、前記画素部または前記駆動電力を伝送する伝送線に切り替え可能な切替部をさらに備え、前記第１制御部は、所定のタイミングで前記伝送線と前記Ａ／Ｄ変換部とが接続されるように前記切替部を制御することによって、前記Ａ／Ｄ変換部に前記駆動電力の電圧値を外部へ出力させることを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記第１制御部は、前記画素部のブランキング期間またはオプティカルブラック出力期間に前記伝送線と前記Ａ／Ｄ変換部とが接続されるように前記切替部を制御する一方、前記画素部が前記撮像信号を出力する撮像期間に前記画素部と前記Ａ／Ｄ変換部とが接続されるように前記切替部を制御することを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記第１制御部は、前記画素部が前記撮像信号を出力する撮像期間の一部において、前記伝送線と前記Ａ／Ｄ変換部とが接続されるように前記切替部を制御することを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記Ａ／Ｄ変換部は、前記画素部に接続され、前記撮像信号に対してＡ／Ｄ変換を行うことによってデジタルの前記撮像信号を生成して外部へ出力する第１Ａ／Ｄ変換部と、前記駆動電力を伝送する伝送線に接続され、前記駆動電力に対してＡ／Ｄ変換を行うことによって、デジタルの前記駆動電力の電圧値を外部へ出力する第２Ａ／Ｄ変換部と、前記第１Ａ／Ｄ変換部および前記第２Ａ／Ｄ変換部に接続され、前記第１Ａ／Ｄ変換部および前記第２Ａ／Ｄ変換部のいずれか一方の出力先を、信号を外部へ伝送する外部伝送線に接続可能な切替部と、を有し、前記第１制御部は、所定のタイミングで前記第２Ａ／Ｄ変換部と前記外部伝送線とが接続されるように前記切替部を制御することを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記第１制御部は、前記画素部のブランキング期間またはオプティカルブラック出力期間に前記第２Ａ／Ｄ変換部と前記外部伝送線とが接続されるように前記切替部を制御する一方、前記画素部が前記撮像信号を出力する撮像期間に前記第１Ａ／Ｄ変換部と前記外部伝送線とが接続されるように前記切替部を制御することを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記第１制御部は、前記画素部が前記撮像信号を出力する撮像期間の一部において前記第２Ａ／Ｄ変換部と前記外部伝送線とが接続されるように前記切替部を制御することを特徴とする。

また、本発明に係る内視鏡は、上記の撮像素子と、プロセッサから入力される外部電力の電圧を調整して前記駆動電力として供給する電源部と、前記電圧値に基づいて、前記電源部が調整する前記駆動電力の電圧を制御する第２制御部と、を備えたことを特徴とする。

また、本発明に係る内視鏡は、上記発明において、前記第２制御部は、複数回の前記電圧値の平均値に基づいて、前記電源部が調整する前記駆動電力の電圧を制御することを特徴とする。

また、本発明に係る内視鏡は、上記発明において、前記画素部が前記撮像信号を出力する撮像期間と同等な電力を消費可能な負荷部と、前記負荷部に接続され、前記駆動電力を伝送する伝送線に接続可能な第２切替部と、をさらに備え、前記第２制御部は、前記画素部のブランキング期間に前記伝送線と前記負荷部とが接続されるように前記第２切替部を制御することを特徴とする。

また、本発明に係る内視鏡は、上記発明において、被検体に挿入される挿入部と、プロセッサに着脱自在な基端部と、を備え、前記撮像素子は、前記挿入部の先端部に設けられてなり、前記電源部、前記負荷部、前記第２切替部および前記第２制御部は、前記基端部に設けられてなることを特徴とする。

本発明によれば、信号ケーブルの長さが変化した場合であっても、撮像素子が要求する電源電圧を満たす電力を供給することができるという効果を奏する。

図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。 図２は、本発明の実施の形態１に係る内視鏡システムの要部の機能を示すブロック図である。 図３は、本発明の実施の形態１に係る撮像素子が実行する動作処理の概要を示すフローチャートである。 図４は、本発明の実施の形態１に係るＦＰＧＡ部が実行する動作処理の概要を示すフローチャートである。 図５は、本発明の実施の形態２に係る内視鏡システムの要部の機能を示すブロック図である。 図６は、本発明の実施の形態２に係る撮像素子が実行する動作処理の概要を示すフローチャートである。

以下、本発明を実施するための形態（以下、「実施の形態」という）として、撮像装置を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

（実施の形態１）
〔内視鏡システムの構成〕
図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６と、表示装置７と、光源装置８と、を備える。

内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像して撮像信号をプロセッサ６へ出力する。内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端部１０１側に、体内の撮像を行う撮像素子２０が設けられ、挿入部１００の基端部１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。撮像素子２０は、ＣＣＤやＣＭＯＳ等を用いて構成され、伝送ケーブル３により、操作部４を介してコネクタ部５に接続される。撮像素子２０が撮像した撮像信号は、例えば数ｍの長さを有する伝送ケーブル３によって伝搬され、コネクタ部５に出力される。

伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２と光源装置８とを接続する。伝送ケーブル３は、複数の伝送線と光ファイバ等のライトガイド等を用いて構成される。

コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施してプロセッサ６へ出力する。

プロセッサ６は、コネクタ部５から出力された撮像信号に所定の画像処理を施すとともに、内視鏡システム１全体を統括的に制御する。

表示装置７は、プロセッサ６が画像処理を施した撮像信号に対応する画像を表示する。表示装置７は、内視鏡システム１に関する各種情報を表示する。

光源装置８は、内視鏡２が照射する照明光を供給する。光源装置８は、例えばハロゲンランプランプやＬＥＤ（Light Emitting Diode）等を用いて構成される。光源装置８は、プロセッサ６の制御のもと、照明光を内視鏡２に供給する。

図２は、内視鏡システム１の要部の機能を示すブロック図である。図２を参照して、内視鏡システム１の各部の構成の詳細および内視鏡システム１内の電気信号の経路を説明する。なお、図２において、後述するプロセッサ６の主電源から内視鏡システム１の各部に駆動電力が供給されているが、説明を簡略化するため、本実施の形態の主要な箇所を除き省略して説明する。

〔撮像素子の構成〕
まず、撮像素子２０の構成について説明する。図２に示すように、撮像素子２０は、画素部２１と、レジスタ部２２と、レジスタ制御部２３と、タイミング生成部２４と、ＰＬＬ（Phase Locked Loop）２５と、切替部２６と、Ａ／Ｄ変換部２７と、信号処理部２８と、を備える。

画素部２１は、二次元マトリクス状に配置された複数の画素を有し、受光量に応じた電気信号を撮像信号として生成して切替部２６へ出力する。

レジスタ部２２は、画素部２１を駆動するための各種プログラム、撮像素子２０に関する各種情報を記録する。レジスタ部２２は、レジスタ制御部２３の制御のもと、画素部２１に対して、撮像信号を読み出す画素を指定して切替部２６へ出力させる。また、レジスタ部２２は、タイミング生成部２４およびＡ／Ｄ変換部２７を駆動するための各種プログラムを出力する。また、レジスタ部２２は、ＰＬＬ２５から入力されたクロック信号に基づいて、各種プログラムを各構成部へ出力する。

レジスタ制御部２３は、後述するコネクタ部５から入力される制御信号に基づいて、レジスタ部２２の駆動を制御する。

タイミング生成部２４は、ＰＬＬ２５から入力されるクロック信号に基づいて、画素部２１、切替部２６、Ａ／Ｄ変換部２７および信号処理部２８の駆動を制御する。また、タイミング生成部２４は、所定のタイミングで外部から入力される駆動電力を伝送する伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御することによって、Ａ／Ｄ変換部２７に駆動電力の電圧値を外部へ出力させる。具体的には、タイミング生成部２４は、画素部２１のブランキング期間に駆動電力を伝送する伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御する。本実施の形態では、タイミング生成部２４が第１制御部として機能する。

ＰＬＬ２５は、コネクタ部５から入力されるクロック信号に対して、１／Ｎ倍とすることによって、撮像素子２０を構成する各構成部に対応可能な高精度のクロック信号に調整して出力する。具体的には、ＰＬＬ２５は、画素部２１、レジスタ部２２、タイミング生成部２４、Ａ／Ｄ変換部２７へ調整したクロック信号を出力する。

切替部２６は、タイミング生成部２４から入力されるクロック信号に基づいて、Ａ／Ｄ変換部２７の接続先を画素部２１または伝送線Ｔ１〜Ｔ３に切り替える。切替部２６は、一端がＡ／Ｄ変換部２７に接続され、他端が画素部２１または外部から入力される駆動電力を伝送する伝送線Ｔ１〜Ｔ３（伝送ケーブル３）に接続される。具体的には、切替部２６は、撮像素子２０の撮像期間において画素部２１とＡ／Ｄ変換部２７とを接続する一方、撮像素子２０のブランキング期間において、駆動電力を伝送する複数の伝送線Ｔ１〜Ｔ３（駆動電圧１．２Ｖ、１．８Ｖおよび３．３Ｖ）とＡ／Ｄ変換部２７とを接続する。切替部２６は、例えばＰＭＯＳやＮＭＯＳ等の半導体スイッチまたはメカスイッチ等を用いて実現される。また、切替部２６は、伝送線Ｔ１〜伝送線Ｔ３毎に複数設けられる。

Ａ／Ｄ変換部２７は、画素部２１が生成した撮像信号または外部から入力される画素部２１を駆動するための駆動電力に対してＡ／Ｄ変換を行うことによってデジタルの撮像信号を生成して外部へ出力する。Ａ／Ｄ変換部２７は、切替部２６から入力された撮像信号に対してＡ／Ｄ変換を行うことによってアナログの撮像信号をデジタルの撮像信号に変換して信号処理部２８へ出力する。また、Ａ／Ｄ変換部２７は、切替部２６から入力された駆動電力に対して、所定のタイミングでサンプリングを行うＡ／Ｄ変換を行って駆動電力の電圧値（モニタ値）を生成して信号処理部２８へ出力する。また、Ａ／Ｄ変換部２７は、画素部２１を構成する複数の画素における所定の垂直ライン毎（例えば５ライン毎または１０ライン毎）に複数設けられる。

信号処理部２８は、Ａ／Ｄ変換部２７から入力された撮像信号に対して、所定のビット数（例えば８ｂｉｔから１０ｂｉｔ）に変換する変調処理やパラレル／シリアル変換するパラレル／シリアル変換処理を行ってコネクタ部５へ出力する。

〔コネクタ部の構成〕
次に、コネクタ部５の構成について説明する。コネクタ部５は、ＦＰＧＡ（Field Programmable Gate Array）部５１と、メモリ５２と、電源部５３と、負荷部５４と、第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３と、を備える。

ＦＰＧＡ部５１は、メモリ５２から各種プログラムを読み込むことにより、撮像素子２０の駆動を制御するとともに、撮像素子２０から出力された撮像信号に対して所定の信号処理を施してプロセッサ６へ出力する。ここで、所定の信号処理とは、シリアル／パラレル変換処理およびゲインアップ処理等である。また、ＦＰＧＡ部５１は、撮像素子２０が出力する撮像信号のブランキング期間において、駆動電力を伝送する複数の伝送線Ｔ１〜Ｔ３と負荷部５４とが接続されるように後述する第２切替部を制御する。なお、本実施の形態では、ＦＰＧＡ部５１が第２制御部として機能する。

メモリ５２は、ＦＰＧＡ部５１が実行する各種プログラムや実行する画像処理のパラメータを記録する。メモリ５２は、不揮発性メモリ等を用いて構成される。

電源部５３は、後述するプロセッサ６の主電源から入力された駆動電圧を所定の電圧に調整して伝送ケーブル３に供給する。具体的には、電源部５３は、後述するプロセッサ６の主電源から入力される互いに異なる複数の駆動電力の各々を所定の電圧（例えば駆動電圧１．２Ｖ、１．８Ｖおよび３．３Ｖ）に調整して撮像素子２０へ出力する。電源部５３は、第１電源ＩＣ５３１と、第２電源ＩＣ５３２と、第３電源ＩＣ５３３と、を有する。

第１電源ＩＣ５３１は、ＦＰＧＡ部５１の制御のもと、後述するプロセッサ６の主電源から入力された駆動電力の電圧を、例えば駆動電圧３．３Ｖ±３％程度に調整して伝送ケーブル３に印可することによって、撮像素子２０へ駆動電力を供給する。

第２電源ＩＣ５３２は、ＦＰＧＡ部５１の制御のもと、後述するプロセッサ６の主電源から入力された駆動電力の電圧を、例えば駆動電圧１．８Ｖ±３％程度に調整して伝送ケーブル３に印可することによって、撮像素子２０へ駆動電力を供給する。

第３電源ＩＣ５３３は、ＦＰＧＡ部５１の制御のもと、後述するプロセッサ６の主電源から入力された駆動電力の電圧を、例えば駆動電圧１．２Ｖ±３％程度に調整して伝送ケーブル３に印可することによって、撮像素子２０へ駆動電力を供給する。

負荷部５４は、電源部５３と伝送線Ｔ１〜Ｔ３との間に設けられ、撮像素子２０が撮像信号を出力する撮像期間の電力と同等な電力を消費する。負荷部５４は、第１電源ＩＣ５３１と伝送線Ｔ１との間に設けられてなる第１抵抗Ｒ１と、第２電源ＩＣ５３２と伝送線Ｔ２との間に設けられてなる第２抵抗Ｒ２と、第３電源ＩＣ５３３と伝送線Ｔ３との間に設けられてなる第３抵抗Ｒ３と、を有する。

第１抵抗Ｒ１は、一端側が後述する第２切替部として機能する第１スイッチＳＷ１に接続され、他端側がアースに接続されている。なお、第１抵抗Ｒ１は、ＦＰＧＡ部５１の制御のもと、抵抗値を変更可能な可変抵抗であってもよい。

第２抵抗Ｒ２は、一端側が後述する第２切替部として機能する第２スイッチＳＷ２に接続され、他端側がアースに接続されている。なお、第２抵抗Ｒ２は、ＦＰＧＡ部５１の制御のもと、抵抗値を変更可能な可変抵抗であってもよい。

第３抵抗Ｒ３は、一端側が後述する第２切替部として機能する第３スイッチＳＷ３に接続され、他端側がアースに接続されている。なお、第３抵抗Ｒ３は、ＦＰＧＡ部５１の制御のもと、抵抗値を変更可能な可変抵抗であってもよい。

第１スイッチＳＷ１は、ＦＰＧＡ部５１の制御のもと、撮像素子２０が撮像信号を出力する撮像期間以外の期間に、第１抵抗Ｒ１と伝送線Ｔ１とを接続する。具体的には、第１スイッチＳＷ１は、ＦＰＧＡ部５１の制御のもと、撮像素子２０のブランキング期間に、第１抵抗Ｒ１と伝送線Ｔ１とを接続する。

第２スイッチＳＷ２は、ＦＰＧＡ部５１の制御のもと、撮像素子２０が撮像信号を出力する撮像期間以外の期間に、第２抵抗Ｒ２と伝送線Ｔ２とを接続する。具体的には、第２スイッチＳＷ２は、ＦＰＧＡ部５１の制御のもと、撮像素子２０のブランキング期間に、第２抵抗Ｒ２と伝送線Ｔ２とを接続する。

第３スイッチＳＷ３は、ＦＰＧＡ部５１の制御のもと、撮像素子２０が撮像信号を出力する撮像期間以外の期間に、第３抵抗Ｒ３と伝送線Ｔ３とを接続する。具体的には、第３スイッチＳＷ３は、ＦＰＧＡ部５１の制御のもと、撮像素子２０のブランキング期間に、第３抵抗Ｒ３と伝送線Ｔ３とを接続する。

〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。プロセッサ６は、画像処理部６１と、主電源部６２と、を備える。

画像処理部６１は、内視鏡２から入力された撮像信号に対して、所定の画像処理を行って表示装置７へ出力する。画像処理部６１は、ＦＰＧＡ等を用いて構成される。ここで、所定の画像処理とは、少なくとも、オプティカルブラック減算処理、白傷補正処理、黒傷補正処理、ホワイトバランス調整処理、撮像素子２０がベイヤー配列の場合には画像データの同時化処理、ノイズリダクション処理、カラーマトリクス演算処理、γ補正処理、色再現処理およびエッジ強調処理等を含む基本の画像処理を行う。

主電源部６２は、外部から入力される外部電力に対して、所定の電圧になるように昇圧等を行ってコネクタ部５の電源部５３へ出力する。

〔撮像素子の動作〕
次に、撮像素子２０の動作について説明する。図３は、撮像素子２０が実行する動作処理の概要を示すフローチャートである。

図３に示すように、タイミング生成部２４は、ＰＬＬ２５を介して入力されるクロック信号に基づいて、撮像素子２０がブランキング期間であるか否かを判定する（ステップＳ１０１）。タイミング生成部２４によって撮像素子２０がブランキング期間であると判定された場合（ステップＳ１０１：Ｙｅｓ）、撮像素子２０は、後述するステップＳ１０２へ移行する。これに対して、タイミング生成部２４によって撮像素子２０がブランキング期間でないと判定された場合（ステップＳ１０１：Ｎｏ）、撮像素子２０は、後述するステップＳ１０４へ移行する。

ステップＳ１０２において、タイミング生成部２４は、画素部２１を駆動する駆動電力を伝送する伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御する。具体的には、タイミング生成部２４は、Ａ／Ｄ変換部２７の接続先を画素部２１から駆動電力を伝送する伝送線Ｔ１〜Ｔ３に切り替えるように切替部２６を制御する。

続いて、タイミング生成部２４は、Ａ／Ｄ変換部２７に伝送線Ｔ１〜Ｔ３から伝送された駆動電力の電圧をモニタリングさせることによって、Ａ／Ｄ変換部２７に伝送線Ｔ１〜Ｔ３の各々の駆動電力の電圧値を信号処理部２８へ出力させる（ステップＳ１０３）。この結果、信号処理部２８は、伝送ケーブル３を介してＡ／Ｄ変換部２７がモニタリングした各駆動電力の電圧値をコネクタ部５へ出力することができる。ステップＳ１０３の後、撮像素子２０は、後述するステップＳ１０６へ移行する。

ステップＳ１０４において、タイミング生成部２４は、画素部２１とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御する。具体的には、タイミング生成部２４は、Ａ／Ｄ変換部２７の接続先を、駆動電力を伝送する伝送線Ｔ１〜Ｔ３から画素部２１に切り替えるように切替部２６を制御する。

続いて、タイミング生成部２４は、Ａ／Ｄ変換部２７に、画素部２１が生成した撮像信号を信号処理部２８へ出力させる（ステップＳ１０５）。これにより、信号処理部２８は、伝送ケーブル３を介してデジタルの撮像信号をコネクタ部５へ出力することができる。ステップＳ１０５の後、撮像素子２０は、後述するステップＳ１０６へ移行する。

ステップＳ１０６において、撮像素子２０による撮像を終了する場合（ステップＳ１０６：Ｙｅｓ）、撮像素子２０は、本処理を終了する。これに対して、撮像素子２０による撮像を終了しない場合（ステップＳ１０６：Ｎｏ）、撮像素子２０は、上述したステップＳ１０１へ戻る。

〔ＦＰＧＡ部の動作〕
次に、ＦＰＧＡ部５１が実行する処理について説明する。図４は、ＦＰＧＡ部５１が実行する動作処理の概要を示すフローチャートである。

図４に示すように、まず、撮像素子２０がブランキング期間である場合（ステップＳ２０１：Ｙｅｓ）、ＦＰＧＡ部５１は、電源部５３が駆動電力を伝送する伝送線Ｔ１〜Ｔ３と抵抗とを接続状態に切り替える（ステップＳ２０２）。具体的には、ＦＰＧＡ部５１は、第１スイッチＳＷ１、第２スイッチＳＷ２および第３スイッチＳＷ３をオン状態とする。これにより、電源部５３が駆動電力を伝送する複数の伝送線Ｔ１〜Ｔ３の各々に第１抵抗Ｒ１、第２抵抗Ｒ２および第３抵抗Ｒ３が接続されるので、撮像素子２０の撮像期間と同等の電力が消費される。この結果、撮像素子２０の駆動状態と非駆動状態による消費電力が同じとなり、駆動電力の電圧降下が起きることを防止することができるので、撮像素子２０が要求する駆動電力の電圧の精度を満たすことができるうえ、撮像素子２０が生成する撮像信号が劣化することを防止することができる。

続いて、ＦＰＧＡ部５１は、撮像素子２０から出力された駆動電力の電圧値に基づいて、電源部５３が供給する駆動電力の電圧を調整する（ステップＳ２０３）。具体的には、ＦＰＧＡ部５１は、撮像素子２０から出力された複数回の電圧値の平均値に基づいて、第１電源ＩＣ５３１、第２電源ＩＣ５３２および第３電源ＩＣ５３３が調整する駆動電力の電圧を制御する。これにより、組み立てや修理等によって伝送ケーブル３の長さが変化した場合であっても、撮像素子２０が要求する駆動電力の電圧精度を満たすことができる。

その後、内視鏡システム１による観察を終了する場合（ステップＳ２０４：Ｙｅｓ）、ＦＰＧＡ部５１は、本処理を終了する。これに対して、内視鏡システム１による観察を終了しない場合（ステップＳ２０４：Ｎｏ）、ＦＰＧＡ部５１は、上述したステップＳ２０１へ戻る。

ステップＳ２０１において、撮像素子２０がブランキング期間でない場合（ステップＳ２０１：Ｎｏ）、ＦＰＧＡ部５１は、電源部５３が駆動電流を伝送する伝送路Ｔ１〜Ｔ３と抵抗を非接続状態に切り替える（ステップＳ２０５）。ステップＳ２０５の後、ＦＰＧＡ部５１は、ステップＳ２０３へ移行する。

以上説明した本発明の実施の形態１によれば、組立や修理等によって伝送ケーブル３の長さが変化した場合であっても、要求電圧を満たす電力を供給することができる。

また、本発明の実施の形態１によれば、タイミング生成部２４が画素部２１のブランキング期間に伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御することによって、画素部２１のためのＡ／Ｄ変換部２７に各駆動電力の電圧値を外部へ出力させることによって、別途、撮像素子２０内に駆動電力の電圧値を検出する検出回路を設ける必要がないので、撮像素子２０の小型化を図ることができるとともに、組立や修理等によって伝送ケーブル３の長さが変化した場合であっても、撮像素子２０が要求する駆動電力の電圧値（駆動電圧のモニタ値）の情報をコネクタ部５へ出力することができる。この結果、撮像素子２０が要求する駆動電圧を高精度に供給することができる。

また、本発明の実施の形態１によれば、ＦＰＧＡ部５１が撮像素子２０から出力される電圧値に基づいて、電源部５３が伝送線Ｔ１〜Ｔ３に供給する駆動電力の電圧を調整するので、組立や修理等によって伝送ケーブル３の長さが変化した場合であっても、撮像素子２０の電源仕様が要求する駆動電圧を高精度に供給することができる。

また、本発明の実施の形態１によれば、ＦＰＧＡ部５１が撮像素子２０から出力される複数の電圧値の平均値に基づいて、組立や修理等によって伝送ケーブル３の長さが変化した場合であっても、撮像素子２０が要求する駆動電圧をより高精度に供給することができる。

また、本発明の実施の形態１によれば、ＦＰＧＡ部５１が画素部２１のブランキング期間に伝送線Ｔ１〜Ｔ３と第１抵抗Ｒ１、第２抵抗Ｒ２および第３抵抗Ｒ３とが接続されるように第１スイッチＳＷ１、第２スイッチＳＷ２および第３スイッチＳＷ３の各々をオン状態に切り替えることによって、撮像素子２０の駆動状態と非駆動状態による消費電流の変動を抑えることができ、撮像素子２０が要求する駆動電力の電圧の精度を満たすことができるので、撮像素子２０が生成する撮像信号が劣化することを防止することができる。

なお、本発明の実施の形態１では、タイミング生成部２４が画素部２１のブランキング期間に伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御していたが、例えば画素部２１に設けられたオプティカルブラック処理のための画素の電気信号を出力するオプティカルブラック出力期間に、伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御してもよい。この場合、ＦＰＧＡ部５１は、画素部２１のブラキング期間および画素部２１のオプティカルブラック出力期間の各々の電圧値の平均値に基づいて、電源部５３が伝送線Ｔ１〜Ｔ３に供給する駆動電力の電圧を調整するように制御してもよい。

また、本発明の実施の形態１では、タイミング生成部２４が画素部２１のブランキング期間に伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御していたが、画素部２１の撮像期間の一部、例えば画素部２１の有効画素における所定の水平ライン、例えば画素部２１の最上端から５ラインの撮像信号を出力する撮像期間の一部に、伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御してもよい。これにより、撮像素子２０の駆動時と非駆動時の状態の駆動電力の電圧値を検出することができるので、撮像素子２０が要求する駆動電圧をより高精度に供給することができる。

また、本発明の実施の形態１では、ＦＰＧＡ部５１が撮像素子２０から出力される複数の電圧値の平均値に基づいて、電源部５３が伝送線Ｔ１〜Ｔ３に供給する駆動電力の電圧を調整するように制御していたが、例えば画素部２１のブラキング期間および画素部２１の撮像期間の各々の電圧値の平均値に基づいて、電源部５３が伝送線Ｔ１〜Ｔ３に供給する駆動電力の電圧を調整するように制御してもよい。

また、本発明の実施の形態１では、複数の伝送線Ｔ１〜Ｔ３と複数のＡ／Ｄ変換部２７とがそれぞれ接続されていたが、例えば電源要求精度が高い駆動電圧がある場合、伝送線Ｔ１〜Ｔ３を複数のＡ／Ｄ変換部２７と接続するようにしてもよい。例えば、伝送線Ｔ２（駆動電圧１．８Ｖ）を複数のＡ／Ｄ変換部２７と接続し、複数のＡ／Ｄ変換部２７の各々に伝送線Ｔ２から伝送された駆動電力の電圧値を検出させるようにしてもよい。この場合、ＦＰＧＡ部５１は、複数の電圧値の平均値を伝送線Ｔ２の電圧値とし、この電圧値に基づいて、第２電源ＩＣ５３２を制御するようにしてもよい。

また、本発明の実施の形態１では、工場やサービス拠点で電源電圧をモニタリングする場合、タイミング生成部２４は、画素部２１の撮像期間において前半部分で、伝送線Ｔ１〜Ｔ３とＡ／Ｄ変換部２７とが接続されるように切替部２６を制御することによって、駆動電力の電圧値をモニタリングするようにしてもよい。この場合、ユーザは、より精度を上げるため、被写体を変えながら行うようにしてもよい。もちろん、このとき、ＦＰＧＡ部５１は、複数の電圧値の平均値を用いて電源部５３を制御するようにしてもよい。

また、本発明の実施の形態１では、ＦＰＧＡ部５１は、複数の電圧値の平均値を用いていたが、例えば平均値以外に、中央値、最頻値、最少値、最大値および加重平均値等を用いてもよい。もちろん、ＦＰＧＡ部５１は、撮像素子２０から出力された電圧値と予め設定された閾値と比較し、この比較結果（例えば閾値未満）の場合、電源部５３を制御するようにしてもよい。さらに、ＦＰＧＡ部５１は、撮像素子２０から出力された電圧値が許容範囲内であるか否かを判定し、許容範囲外である場合、電源部５３を制御するようにしてもよい。

（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態２は、上述した実施の形態１に係る撮像素子２０と構成が異なるうえ、実行する処理が異なる。具体的には、上述した実施の形態１では、画素部２１の撮像信号に対してＡ／Ｄ変換を行うＡ／Ｄ変換部２７に画素部２１を駆動する駆動電力の電圧値をモニタリングさせて電圧値を外部へ出力させていたが、本実施の形態２では、駆動電力の電圧値をモニタリングするＡ／Ｄ変換部を別途、新たに設け、所定のタイミングで電圧値を外部へ出力させる。以下においては、本実施の形態２に係る内視鏡システムの構成を説明後、本実施の形態２に係る撮像素子が実行する処理について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

〔内視鏡システムの構成〕
図５は、本実施の形態２に係る内視鏡システムの要部の機能を示すブロック図である。図５に示す内視鏡システム１ａは、上述した実施の形態１に係る内視鏡システム１の撮像素子２０に換えて、撮像素子２０ａを備える。

〔撮像素子の構成〕
図５に示す撮像素子２０ａは、上述した実施の形態１に係るＡ／Ｄ変換部２７に換えて、Ａ／Ｄ変換部２７ａを備える。さらに、撮像素子２０ａは、上述した実施の形態１に係る切替部２６が省略されている。

Ａ／Ｄ変換部２７ａは、画素部２１が生成した撮像信号または外部から入力される画素部２１を駆動するための駆動電力に対してＡ／Ｄ変換を行うことによってデジタルの撮像信号を生成して外部へ出力する。Ａ／Ｄ変換部２７ａは、第１Ａ／Ｄ変換部２７１と、第２Ａ／Ｄ変換部２７２と、切替部２７３と、を有する。

第１Ａ／Ｄ変換部２７１は、画素部２１から入力された撮像信号に対してＡ／Ｄ変換を行うことによってデジタルの撮像信号を生成して切替部２７３へ出力する。

第２Ａ／Ｄ変換部２７２は、タイミング生成部２４から入力されるクロック信号に基づいて、駆動電力を伝送する伝送線Ｔ１〜Ｔ３に接続される。第２Ａ／Ｄ変換部２７２は、タイミング生成部２４から入力されるクロック信号に基づいて、駆動電力に対してＡ／Ｄ変換を行うことによって（各駆動電圧（３．３Ｖ、１．８ｖ、１．２Ｖ）に対してモニタリングを行う）、デジタルの駆動電力の電圧値（モニタ値）を切替部２７３へ出力する。なお、第２Ａ／Ｄ変換部２７２は、伝送線Ｔ１〜伝送線Ｔ３毎に複数設けてもよいし、第２Ａ／Ｄ変換部２７２と伝送線Ｔ１〜伝送線Ｔ３との間にスイッチを設け、所定の周期で順次切り替えながら伝送線Ｔ１〜伝送線Ｔ３と第２Ａ／Ｄ変換部２７２と接続するようにしてもよい。

切替部２７３は、第１Ａ／Ｄ変換部２７１および第２Ａ／Ｄ変換部２７２に接続され、第１Ａ／Ｄ変換部２７１および第２Ａ／Ｄ変換部２７２のいずれか一方の出力先を、信号を外部へ伝送する外部伝送線Ｔ４に接続する。具体的には、切替部２７３は、タイミング生成部２４から入力されるクロック信号に基づいて、第１Ａ／Ｄ変換部２７１および第２Ａ／Ｄ変換部２７２に接続され、第１Ａ／Ｄ変換部２７１および第２Ａ／Ｄ変換部２７２のいずれか一方の出力先を、信号を外部へ伝送する外部伝送線Ｔ４に接続する。切替部２７３は、例えばＰＭＯＳやＮＭＯＳ等の半導体スイッチまたはメカスイッチ等を用いて実現される。

〔撮像素子の動作〕
次に、撮像素子２０ａの動作について説明する。図６は、撮像素子２０ａが実行する動作処理の概要を示すフローチャートである。

図６に示すように、タイミング生成部２４は、ＰＬＬ２５を介して入力されるクロック信号に基づいて、撮像素子２０ａがブランキング期間であるか否かを判定する（ステップＳ３０１）。タイミング生成部２４によって撮像素子２０ａがブランキング期間であると判定された場合（ステップＳ３０１：Ｙｅｓ）、撮像素子２０ａは、後述するステップＳ３０２へ移行する。これに対して、タイミング生成部２４によって撮像素子２０ａがブランキング期間でないと判定された場合（ステップＳ３０１：Ｎｏ）、撮像素子２０ａは、後述するステップＳ３０４へ移行する。

ステップＳ３０２において、タイミング生成部２４は、第２Ａ／Ｄ変換部２７２と外部伝送線Ｔ４とが接続されるように切替部２７３を制御する。具体的には、タイミング生成部２４は、第２Ａ／Ｄ変換部２７２と信号処理部２８とが接続されるように切替部２７３を制御する。

続いて、タイミング生成部２４は、第２Ａ／Ｄ変換部２７２に伝送線Ｔ１〜Ｔ３から伝送された駆動電力の電圧に対してＡ／Ｄ変換を行うことによってモニタリングさせ、このモニタリングによるデジタルの電圧値を信号処理部２８へ出力させる（ステップＳ３０３）。この結果、信号処理部２８は、伝送ケーブル３の一部をなす外部伝送線Ｔ４を介して第２Ａ／Ｄ変換部２７２がモニタリングした各駆動電力の電圧値をコネクタ部５へ出力することができる。ステップＳ３０３の後、撮像素子２０ａは、後述するステップＳ３０６へ移行する。

ステップＳ３０４において、タイミング生成部２４は、第１Ａ／Ｄ変換部２７１と外部伝送線Ｔ４とが接続されるように切替部２７３を制御する。具体的には、タイミング生成部２４は、第１Ａ／Ｄ変換部２７１と信号処理部２８とが接続されるように切替部２７３を制御する。

その後、タイミング生成部２４は、第１Ａ／Ｄ変換部２７１に画素部２１から入力された撮像信号に対してＡ／Ｄ変換を行わせることによって、デジタルの撮像信号を信号処理部２８へ出力させる（ステップＳ３０５）。この結果、信号処理部２８は、伝送ケーブル３の一部をなす外部伝送線Ｔ４を介して第１Ａ／Ｄ変換部２７１が生成したデジタルの撮像信号をコネクタ部５へ出力することができる。ステップＳ３０５の後、撮像素子２０ａは、後述するステップＳ３０６へ移行する。

ステップＳ３０６において、撮像素子２０ａによる撮像を終了する場合（ステップＳ３０６：Ｙｅｓ）、撮像素子２０ａは、本処理を終了する。これに対して、撮像素子２０ａによる撮像を終了しない場合（ステップＳ３０６：Ｎｏ）、撮像素子２０ａは、上述したステップＳ３０１へ戻る。

以上説明した本発明の実施の形態２によれば、上述した実施の形態１と同様の効果を奏し、組立や修理等によって伝送ケーブル３の長さが変化した場合であっても、要求電圧を満たす電力を供給することができる。

また、本発明の実施の形態２によれば、タイミング生成部２４が所定のタイミングで第２Ａ／Ｄ変換部２７２と外部伝送線Ｔ４とが接続されるように切替部２７３を制御するので、組立や修理等によって伝送ケーブル３の長さが変化した場合であっても、撮像素子２０ａが要求する駆動電力の電圧値（駆動電圧のモニタ値）の情報をコネクタ部５へ出力することができる。この結果、撮像素子２０ａが要求する駆動電圧を高精度に供給することができる。

また、本発明の実施の形態２によれば、画像信号に対してＡ／Ｄ変換を行う第１Ａ／Ｄ変換部２７１以外に、駆動電力の電圧値のみをモニタリングする第２Ａ／Ｄ変換部２７２を設けたので、撮像信号に駆動電力のノイズが影響することを防止することができる。

なお、本発明の実施の形態２では、タイミング生成部２４が画素部２１のブランキング期間に第２Ａ／Ｄ変換部２７２がモニタリングした駆動電力の電圧値を外部へ出力させていたが、画素部２１に設けられたオプティカルブラック処理のための画素の電気信号を出力するオプティカルブラック出力期間に、第２Ａ／Ｄ変換部２７２がモニタリングした駆動電力の電圧値を外部へ出力させてもよい。

また、本発明の実施の形態２では、タイミング生成部２４が画素部２１のブランキング期間に第２Ａ／Ｄ変換部２７２がモニタリングした駆動電力の電圧値を外部へ出力させていたが、画素部２１の撮像期間の一部、例えば画素部２１の有効画素における所定の水平ライン、例えば画素部２１の最上端から５ラインの撮像信号を出力する撮像期間の一部に、第２Ａ／Ｄ変換部２７２がモニタリングした駆動電力の電圧値を外部へ出力させてもよい。これにより、撮像素子２０ａの駆動時と非駆動時の状態の駆動電力の電圧値を検出することができるので、撮像素子２０ａが要求する駆動電圧をより高精度に供給することができる。

（その他の実施の形態）
また、本発明の実施の形態では、プロセッサ６と光源装置８とが別体であったが、これに限定されることなく、例えばプロセッサ６と光源装置８とを一体的に形成してもよい。

また、本発明の一実施の形態では、同時方式の内視鏡を例に説明したが、面順次式の内視鏡であっても適用することができる。

また、本発明の一実施の形態では、撮像素子２０をベイヤー配列のカラーフィルタを例に説明したが、例えば補色フィルタや積層フィルタ等であっても適用することができる。

また、本発明の一実施の形態では、被検体に挿入される内視鏡であったが、例えばカプセル型の内視鏡、被検体を撮像する撮像装置および信号ケーブルを介して撮像する監視カメラ等であっても適用することができる。

また、本発明の一実施の形態では、軟性内視鏡（上下内視鏡スコープ）以外にも、硬性内視鏡、副鼻腔内視鏡および電気メスや検査プローブ等の電磁両立性（Electromagnetic Compatibility：EMC）対策が必要な医療装置であっても適用することができる。

以上、本願の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。

１ 内視鏡システム
２ 内視鏡
３ 伝送ケーブル
４ 操作部
５ コネクタ部
６ プロセッサ
７ 表示装置
８ 光源装置
２０ 撮像素子
２１ 画素部
２２ レジスタ部
２３ レジスタ制御部
２４ タイミング生成部
２５ ＰＬＬ
２６ 切替部
２７ Ａ／Ｄ変換部
２８ 信号処理部
５１ ＦＰＧＡ部
５２ メモリ
５３ 電源部
５４ 負荷部
６１ 画像処理部
６２ 主電源部
１００ 挿入部
１０１ 先端部
１０２ 基端部
５３１ 第１電源ＩＣ
５３２ 第２電源ＩＣ
５３３ 第３電源ＩＣ
Ｔ１〜Ｔ３ 伝送線
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ

Claims (10)

1. 受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている画素部と、
   前記画素部が生成した前記撮像信号または外部から入力される前記画素部を駆動するための駆動電力に対してＡ／Ｄ変換を行うことによってデジタルの信号を生成して外部へ出力するＡ／Ｄ変換部と、
   前記Ａ／Ｄ変換部の接続先を、前記画素部または前記駆動電力を伝送する伝送線に切り替え可能な切替部と、
   所定のタイミングで前記伝送線と前記Ａ／Ｄ変換部とが接続されるように前記切替部を制御することによって、前記Ａ／Ｄ変換部に前記駆動電力の電圧値を外部へ出力させる第１制御部と、
   を備えることを特徴とする撮像素子。
2. 前記第１制御部は、
   前記画素部のブランキング期間またはオプティカルブラック出力期間に前記伝送線と前記Ａ／Ｄ変換部とが接続されるように前記切替部を制御する一方、
   前記画素部が前記撮像信号を出力する撮像期間に前記画素部と前記Ａ／Ｄ変換部とが接続されるように前記切替部を制御することを特徴とする請求項１に記載の撮像素子。
3. 前記第１制御部は、
   前記画素部が前記撮像信号を出力する撮像期間の一部において、前記伝送線と前記Ａ／Ｄ変換部とが接続されるように前記切替部を制御することを特徴とする請求項１に記載の撮像素子。
4. 受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置されている画素部と、
   前記画素部が生成した前記撮像信号または外部から入力される前記画素部を駆動するための駆動電力に対してＡ／Ｄ変換を行うことによってデジタルの信号を生成して外部へ出力するＡ／Ｄ変換部と、
   所定のタイミングで前記Ａ／Ｄ変換部に前記駆動電力の電圧値を外部へ出力させる第１制御部と、
   を備え、
   前記Ａ／Ｄ変換部は、
   前記画素部に接続され、前記撮像信号に対してＡ／Ｄ変換を行うことによってデジタルの前記撮像信号を生成して外部へ出力する第１Ａ／Ｄ変換部と、
   前記駆動電力を伝送する伝送線に接続され、前記駆動電力に対してＡ／Ｄ変換を行うことによって、デジタルの前記駆動電力の電圧値を外部へ出力する第２Ａ／Ｄ変換部と、
   前記第１Ａ／Ｄ変換部および前記第２Ａ／Ｄ変換部に接続され、前記第１Ａ／Ｄ変換部および前記第２Ａ／Ｄ変換部のいずれか一方の出力先を、信号を外部へ伝送する外部伝送線に接続可能な切替部と、
   を有し、
   前記第１制御部は、所定のタイミングで前記第２Ａ／Ｄ変換部と前記外部伝送線とが接続されるように前記切替部を制御することを特徴とする撮像素子。
5. 前記第１制御部は、
   前記画素部のブランキング期間またはオプティカルブラック出力期間に前記第２Ａ／Ｄ変換部と前記外部伝送線とが接続されるように前記切替部を制御する一方、
   前記画素部が前記撮像信号を出力する撮像期間に前記第１Ａ／Ｄ変換部と前記外部伝送線とが接続されるように前記切替部を制御することを特徴とする請求項４に記載の撮像素子。
6. 前記第１制御部は、
   前記画素部が前記撮像信号を出力する撮像期間の一部において前記第２Ａ／Ｄ変換部と前記外部伝送線とが接続されるように前記切替部を制御することを特徴とする請求項４に記載の撮像素子。
7. 請求項１に記載の撮像素子と、
   プロセッサから入力される外部電力の電圧を調整して前記駆動電力として供給する電源部と、
   前記電圧値に基づいて、前記電源部が調整する前記駆動電力の電圧を制御する第２制御部と、
   を備えたことを特徴とする内視鏡。
8. 前記第２制御部は、複数回の前記電圧値の平均値に基づいて、前記電源部が調整する前記駆動電力の電圧を制御することを特徴とする請求項７に記載の内視鏡。
9. 前記画素部が前記撮像信号を出力する撮像期間と同等な電力を消費可能な負荷部と、
   前記負荷部に接続され、前記駆動電力を伝送する伝送線に接続可能な第２切替部と、
   をさらに備え、
   前記第２制御部は、前記画素部のブランキング期間に前記伝送線と前記負荷部とが接続されるように前記第２切替部を制御することを特徴とする請求項７に記載の内視鏡。
10. 被検体に挿入される挿入部と、
    プロセッサに着脱自在な基端部と、
    を備え、
    前記撮像素子は、前記挿入部の先端部に設けられてなり、
    前記電源部、前記負荷部、前記第２切替部および前記第２制御部は、前記基端部に設けられてなることを特徴とする請求項９に記載の内視鏡。

Images