JP6394760B1 - Power converter and control method of power converter - Google Patents
Power converter and control method of power converter Download PDFInfo
- Publication number
- JP6394760B1 JP6394760B1 JP2017145321A JP2017145321A JP6394760B1 JP 6394760 B1 JP6394760 B1 JP 6394760B1 JP 2017145321 A JP2017145321 A JP 2017145321A JP 2017145321 A JP2017145321 A JP 2017145321A JP 6394760 B1 JP6394760 B1 JP 6394760B1
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- turned
- state
- control process
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
【課題】ＨＥＲＩＣ型回路をより効率的に制御できる技術を提供する。【解決手段】制御部は、ＨＥＲＩＣ型回路１２に対して、ＳＷ素子ＵＳがオンとなっており、且つ、ＳＷ素子ＷＳがオフとなっている期間中に、ＳＷ素子ＵＬ及びＳＷ素子ＷＨがオンとなり、ＳＷ素子ＵＳがオフとなっており、且つ、ＳＷ素子ＷＳがオンとなっている期間中に、ＳＷ素子ＵＨ及びＳＷ素子ＷＬがオンとなり、ＳＷ素子ＵＨ及びＷＬがオフとなった後、且つ、ＳＷ素子ＷＳがオフとなる前に、ＳＷ素子ＵＳがオンとなり、ＳＷ素子ＵＬ及びＷＨがオフとなった後、且つ、ＳＷ素子ＵＳがオフとなる前に、ＳＷ素子ＷＳがオンとなるよように、各ＳＷ素子を制御する。【選択図】図４A technique capable of more efficiently controlling a HERIC type circuit. The control unit is configured to turn on the SW element UL and the SW element WH with respect to the HERIC circuit 12 while the SW element US is on and the SW element WS is off. After the SW element US is off and the SW element WS is on, the SW element UH and SW element WL are on and the SW elements UH and WL are off, Also, the SW element US is turned on before the SW element WS is turned off, the SW element WS is turned on after the SW elements UL and WH are turned off, and before the SW element US is turned off. Thus, each SW element is controlled. [Selection] Figure 4
Description
本発明は、電力変換装置と電力変換装置の制御方法とに係り、特に、フルブリッジ回路と当該フルブリッジ回路の出力を短絡可能な短絡回路とを含む電力変換装置と、そのような電力変換装置の制御方法とに関する。 The present invention relates to a power conversion device and a method for controlling the power conversion device, and in particular, a power conversion device including a full bridge circuit and a short circuit capable of short-circuiting the output of the full bridge circuit, and such a power conversion device. And a control method.
太陽電池用のパワーコンディショナとして、図１に示したような、フルブリッジ回路と当該フルブリッジ回路の出力を短絡するための回路とを有する回路を備え、自立運転時に、当該回路（以下、ＨＥＲＩＣ型回路と表記する）内の各スイッチング素子が、スイッチング周期（ＴＳＷ）毎に、図２に示したようにＯＮ／ＯＦＦされるものが知られている（例えば、特許文献１参照）。 As a power conditioner for a solar cell, a circuit having a full-bridge circuit and a circuit for short-circuiting the output of the full-bridge circuit as shown in FIG. 1 is provided. 2. Description of the Related Art It is known that each switching element in a type circuit) is turned on / off as shown in FIG. 2 for each switching period (TSW) (see, for example, Patent Document 1).
本発明は、ＨＥＲＩＣ型回路をより効率的に制御できる技術を提供することを目的とする。 An object of this invention is to provide the technique which can control a HERIC type circuit more efficiently.
上記目的を達成するために、本発明の電力変換装置は、負荷が接続される第１出力端子及び第２出力端子と、ハイサイドスイッチング素子である第１スイッチング素子とローサイドスイッチング素子である第２スイッチング素子とを含む第１レグと、ハイサイドスイッチング素子である第３スイッチング素子とローサイドスイッチング素子である第４スイッチング素子とを含む第２レグとを有し、前記第１レグの前記第１スイッチング素子と前記第２スイッチング素子の接続点である第１接続点が前記第１出力端子と接続され、前記第２レグの前記第３スイッチング素子と前記第４スイッチング素子の接続点である第２接続点が前記第２出力端子と接続されたフルブリッジインバータ回路と、前記第１接続点と前記第２接続点との間を短絡可能な短絡回路であって、前記第２接続点側から前記第１接続点側へ流れる電流をオン／オフ可能な第５スイッチング素子と、前記第１接続点側から前記第２接続点側へ流れる電流をオン／オフ可能な第６スイッチング素子とを含む短絡回路と、前記フルブリッジインバータ回路及び前記短絡回路内の各スイッチング素子のオン／オフ制御を行う制御部であって、前記第５スイッチング素子がオンとなっており、且つ、前記第６スイッチング素子がオフとなっている期間中に、前記第２スイッチング素子及び前記第３スイッチング素子をオンとし、前記第５スイッチング素子がオフとなっており、且つ、前記第６スイッチング素子がオンとなっている期間中に、前記第１スイッチング素子及び前記第４スイッチング素子をオンとし、前記第１及び第４スイッチング素子がオフとなった後、且つ、前記第６スイッチング素子がオフとなる前に、前記第５スイッチング素子をオンとし、前記第２及び第３スイッチング素子がオフとなった後、且つ、前記第５スイッチング素子がオフとなる前に、前記第６スイッチング素子をオンとする制御処理を繰り返す制御部と、を備える。 In order to achieve the above object, a power conversion device of the present invention includes a first output terminal and a second output terminal to which a load is connected, a first switching element that is a high-side switching element, and a second output that is a low-side switching element. A first leg that includes a switching element; and a second leg that includes a third switching element that is a high-side switching element and a fourth switching element that is a low-side switching element, and the first switching of the first leg. A first connection point that is a connection point between an element and the second switching element is connected to the first output terminal, and a second connection that is a connection point between the third switching element and the fourth switching element of the second leg. A short circuit is possible between the full bridge inverter circuit whose point is connected to the second output terminal and the first connection point and the second connection point. And a fifth switching element capable of turning on / off a current flowing from the second connection point side to the first connection point side, and flowing from the first connection point side to the second connection point side. A short circuit including a sixth switching element capable of turning on / off a current; and a controller that performs on / off control of each switching element in the full bridge inverter circuit and the short circuit, wherein the fifth switching element Is turned on and the second switching element and the third switching element are turned on and the fifth switching element is turned off during the period when the sixth switching element is turned off. And during the period in which the sixth switching element is on, the first switching element and the fourth switching element are turned on, and the first and second switching elements are turned on. After the fourth switching element is turned off and before the sixth switching element is turned off, the fifth switching element is turned on, and after the second and third switching elements are turned off, and And a controller that repeats a control process of turning on the sixth switching element before the fifth switching element is turned off.
電力変換装置の制御部の、上記制御処理の内容は、ＨＥＲＩＣ型回路（フルブリッジ回路及び短絡回路）の効率を向上させるべく、鋭意、研究を行った結果として、得られたものである。上記制御処理によれば、処理（制御）中に、従来（図２参照）とは異なる経路
で電流が流れることになる（詳細は後述）ため、従来よりも効率的にＨＥＲＩＣ型回路を動作させることができる。
The contents of the control processing of the control unit of the power conversion device are obtained as a result of earnest and research in order to improve the efficiency of the HERIC type circuit (full bridge circuit and short circuit). According to the above control process, current flows through a path different from the conventional one (see FIG. 2) during the process (control) (details will be described later), so the HERIC circuit is operated more efficiently than the conventional one. be able to.
本発明の電力変換装置の制御部が実行する制御処理は、前記第１及び第４スイッチング素子をオフとしてから第１所定時間後に前記第５スイッチング素子をオンとし、前記第６スイッチング素子をオフとしてから第２所定時間後に前記第２及び第３スイッチング素子をオンとし、前記第２及び第３スイッチング素子をオフとしてから第３所定時間後に前記第６スイッチング素子をオンとし、前記第５スイッチング素子をオフとしてから第４所定時間後に前記第１及び第４スイッチング素子をオンとする処理であってもよい。なお、第１〜第４所定時間は、同じ時間であってもよく、スイッチングされるスイッチング素子のターンオン／オフ時間に応じて定めた時間であってもよい。 The control process executed by the control unit of the power conversion device of the present invention includes turning on the fifth switching element and turning off the sixth switching element after a first predetermined time from turning off the first and fourth switching elements. After the second predetermined time, the second and third switching elements are turned on, after the second and third switching elements are turned off, the sixth switching element is turned on after the third predetermined time, and the fifth switching element is turned on. Processing for turning on the first and fourth switching elements after a fourth predetermined time from turning off may be used. The first to fourth predetermined times may be the same time, or may be a time determined according to the turn-on / off time of the switching element to be switched.
また、本発明の電力変換装置の制御部は、前記制御処理と共に、各スイッチング素子の制御タイミング間に前記第１乃至第４所定時間を設けたことによる出力波形の歪を補償するデッドタイム補償処理を行うものであってもよい。 In addition, the control unit of the power conversion device according to the present invention includes a dead time compensation process for compensating for distortion of an output waveform caused by providing the first to fourth predetermined times between the control timings of the switching elements together with the control process. It may be what performs.
また、本発明の電力変換装置の制御方法は、負荷が接続される第１出力端子及び第２出力端子と、ハイサイドスイッチング素子である第１スイッチング素子とローサイドスイッチング素子である第２スイッチング素子とを含む第１レグと、ハイサイドスイッチング素子である第３スイッチング素子とローサイドスイッチング素子である第４スイッチング素子とを含む第２レグとを有し、前記第１レグの前記第１スイッチング素子と前記第２スイッチング素子の接続点である第１接続点が前記第１出力端子と接続され、前記第２レグの前記第３スイッチング素子と前記第４スイッチング素子の接続点である第２接続点が前記第２出力端子と接続されたフルブリッジインバータ回路と、前記第１接続点と前記第２接続点との間を短絡可能な短絡回路であって、前記第２接続点側から前記第１接続点側へ流れる電流をオン／オフ可能な第５スイッチング素子と、前記第１接続点側から前記第２接続点側へ流れる電流をオン／オフ可能な第６スイッチング素子とを含む短絡回路と、を備える電力変換装置の制御するための方法である。そして、本発明の電力変換装置の制御方法では、コンピュータにより、前記第５スイッチング素子がオンとなっており、且つ、前記第６スイッチング素子がオフとなっている期間中に、前記第２スイッチング素子及び前記第３スイッチング素子をオンとし、前記第５スイッチング素子がオフとなっており、且つ、前記第６スイッチング素子がオンとなっている期間中に、前記第１スイッチング素子及び前記第４スイッチング素子をオンとし、前記第１及び第４スイッチング素子がオフとなった後、且つ、前記第６スイッチング素子がオフとなる前に、前記第５スイッチング素子をオンとし、前記第２及び第３スイッチング素子がオフとなった後、且つ、前記第５スイッチング素子がオフとなる前に、前記第６スイッチング素子をオンとする制御処理が繰り返される。 Moreover, the control method of the power converter device of the present invention includes a first output terminal and a second output terminal to which a load is connected, a first switching element that is a high-side switching element, and a second switching element that is a low-side switching element. And a second leg including a third switching element that is a high-side switching element and a fourth switching element that is a low-side switching element, and the first switching element of the first leg and the second leg A first connection point that is a connection point of a second switching element is connected to the first output terminal, and a second connection point that is a connection point of the third switching element and the fourth switching element of the second leg is the A full-bridge inverter circuit connected to the second output terminal and a short-circuit circuit capable of short-circuiting between the first connection point and the second connection point A fifth switching element capable of turning on / off a current flowing from the second connection point side to the first connection point side, and a current flowing from the first connection point side to the second connection point side. A short circuit including a sixth switching element that can be turned off / off. And in the control method of the power converter device of this invention, the said 2nd switching element is in the period when the said 5th switching element is ON by the computer, and the said 6th switching element is OFF. The first switching element and the fourth switching element during a period in which the third switching element is turned on, the fifth switching element is turned off, and the sixth switching element is turned on. The fifth switching element is turned on after the first and fourth switching elements are turned off and before the sixth switching element is turned off, and the second and third switching elements are turned on. Is turned off, and before the fifth switching element is turned off, the sixth switching element is turned on. The process is repeated.
この本発明の電力変換装置の制御方法によれば、ＨＥＲＩＣ型回路の制御中に、従来（図２参照）とは異なる経路で電流が流れることになるため、従来よりも効率的にＨＥＲＩＣ型回路を動作させることができる。なお、本発明の電力変換装置の制御方法における“コンピュータ”は、電力変換装置内のコンピュータ（制御ユニット等）であっても、電力変換装置外のコンピュータであっても、よい。 According to the control method of the power conversion device of the present invention, the current flows through a path different from the conventional one (see FIG. 2) during the control of the HERIC type circuit. Therefore, the HERIC type circuit is more efficient than the conventional one. Can be operated. The “computer” in the method for controlling the power conversion apparatus of the present invention may be a computer (such as a control unit) in the power conversion apparatus or a computer outside the power conversion apparatus.
本発明によれば、ＨＥＲＩＣ型回路をより効率的に制御できる技術を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the technique which can control a HERIC type circuit more efficiently can be provided.
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下で説明する実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the structure of embodiment described below is an illustration and this invention is not limited to the structure of embodiment.
図３に、本発明の一実施形態に係る電力変換装置１０の構成及び使用形態を示す。 In FIG. 3, the structure and usage pattern of the power converter device 10 which concerns on one Embodiment of this invention are shown.
本実施形態に係る電力変換装置１０は、太陽電池（太陽電池アレイ）３５と接続されて使用される、系統と連系可能なパワーコンディショナである。図示してあるように、電力変換装置１０は、昇圧回路１１と、インバータ回路（ＩＮＶ回路）１２と、一対の出力端子２１及び２２と、制御部３０とを備える。 The power conversion device 10 according to the present embodiment is a power conditioner that is connected to a solar cell (solar cell array) 35 and can be connected to a system. As illustrated, the power conversion device 10 includes a booster circuit 11, an inverter circuit (INV circuit) 12, a pair of output terminals 21 and 22, and a control unit 30.
電力変換装置１０が備える一対の出力端子２１及び２２は、家庭内の交流消費機器が負荷４０として接続される、自立運転時にインバータ回路１２の出力が供給される出力端子である。この出力端子２１及び２２間には、コンデンサ１７が配置されている。なお、電力変換装置１０は、系統と連系可能なものであるため、連系運転時にインバータ回路１２の出力が供給される一対の出力端子（図示略）も備えている。 The pair of output terminals 21 and 22 included in the power conversion device 10 are output terminals to which the output of the inverter circuit 12 is supplied during a self-sustained operation in which an AC consumer device in the home is connected as the load 40. A capacitor 17 is disposed between the output terminals 21 and 22. In addition, since the power converter device 10 can be connected to the grid, the power converter 10 also includes a pair of output terminals (not shown) to which the output of the inverter circuit 12 is supplied during the linked operation.
昇圧回路１１は、太陽電池３５の出力電圧を昇圧するための、スイッチング素子と受動素子（リアクトル、ダイオード等）とを組み合わせた昇圧チョッパ回路である。この昇圧回路１１の入力端子間（電力変換装置１０の入力端子間）には、コンデンサ１５が配置されている。 The booster circuit 11 is a booster chopper circuit that combines a switching element and a passive element (reactor, diode, etc.) for boosting the output voltage of the solar cell 35. A capacitor 15 is disposed between the input terminals of the booster circuit 11 (between the input terminals of the power converter 10).
インバータ回路１２は、昇圧回路１１が出力する直流電圧を、交流電圧に変換するためのＨＥＲＩＣ型回路（詳細は後述）である。図示してあるように、このインバータ回路１２の入力端子間（昇圧回路１１の出力端子間）には、コンデンサ１６が配置されている。また、インバータ回路１２の各出力端子は、リアクトル１８を介して、出力端子２１又は出力端子２２に接続されている。 The inverter circuit 12 is a HERIC type circuit (details will be described later) for converting the DC voltage output from the booster circuit 11 into an AC voltage. As illustrated, a capacitor 16 is disposed between the input terminals of the inverter circuit 12 (between the output terminals of the booster circuit 11). Further, each output terminal of the inverter circuit 12 is connected to the output terminal 21 or the output terminal 22 via the reactor 18.
以下、図４を用いて、インバータ回路１２の構成をさらに具体的に説明する。 Hereinafter, the configuration of the inverter circuit 12 will be described more specifically with reference to FIG.
図４に示してあるように、インバータ回路１２は、インバータ回路１２の一対の入力端子２３ｐ、２３ｎ間に並列に接続された第１レグ２５と第２レグ２６とにより構成されたフルブリッジ回路を備える。 As shown in FIG. 4, the inverter circuit 12 is a full bridge circuit configured by a first leg 25 and a second leg 26 connected in parallel between a pair of input terminals 23 p and 23 n of the inverter circuit 12. Prepare.
第１レグ２５は、直列接続されたスイッチング素子ＵＨ及びＵＬと、各スイッチング素子（ＩＧＢＴ）のエミッタ、コレクタ間に配置された環流ダイオードとにより構成されている。第２レグ２６は、直列接続されたスイッチング素子ＷＨ及びＷＬと、各スイッチング素子のエミッタ、コレクタ間に配置された環流ダイオードとにより構成されている。そして、第１レグ２５の、スイッチング素子ＵＨ及びＵＬの接続点２５ｃは、リアクトル１８を介して出力端子２１と接続されており、第２レグ２６の、スイッチング素子ＷＨ及びＷＬの接続点２６ｃは、リアクトル１８を介して出力端子２２と接続されている。なお、入力端子２３ｐが、高電位側の入力端子である。従って、スイッチング素子ＵＨ及びＷＨが、ハイサイドスイッチング素子であり、スイッチング素子ＵＬ及びＷＬが、ローサイドスイッチング素子である。 The first leg 25 is composed of a switching element UH and UL which are connected in series, the emitter of each switching element (IGBT), by the arranged wheeling diode between collector. The second leg 26 is composed of a switching element WH and WL, which are connected in series, the emitter of each switching element by the arranged wheeling diode between collector. A connection point 25c between the switching elements UH and UL of the first leg 25 is connected to the output terminal 21 via the reactor 18, and a connection point 26c between the switching elements WH and WL of the second leg 26 is It is connected to the output terminal 22 via the reactor 18. The input terminal 23p is a high potential side input terminal. Therefore, the switching elements UH and WH are high-side switching elements, and the switching elements UL and WL are low-side switching elements.
さらに、インバータ回路１２は、短絡回路２７を備えている。図示してあるように、短絡回路２７は、エミッタが接続点２５ｃに接続されたスイッチング素子ＷＳと、スイッチング素子ＷＳのコレクタにコレクタが接続され、接続点２６ｃにエミッタが接続されたスイッチング素子ＵＳと、各スイッチング素子のエミッタ、コレクタ間に配置された環流ダイオードとにより構成されている。すなわち、短絡回路２７は、スイッチング素子ＷＳのオン／オフにより、接続点２５ｃ側から接続点２６ｃ側へ流れる電流（出力端子２１側から出力端子２２側へ流れる電流）のオン／オフが可能な回路であると共に、スイッチング素子ＵＳのオン／オフにより、接続点２６ｃ側から接続点２５ｃ側へ流れる電流のオン／オフが可能な回路となっている。 Further, the inverter circuit 12 includes a short circuit 27. As shown, the short circuit 27 includes a switching element WS whose emitter is connected to the connection point 25c, a switching element US whose collector is connected to the collector of the switching element WS, and whose emitter is connected to the connection point 26c. And a free- wheeling diode disposed between the emitter and collector of each switching element. That is, the short circuit 27 is a circuit that can turn on / off the current flowing from the connection point 25c side to the connection point 26c side (current flowing from the output terminal 21 side to the output terminal 22 side) by turning on / off the switching element WS. In addition, the circuit that can turn on / off the current flowing from the connection point 26c side to the connection point 25c side by turning on / off the switching element US.
図３に戻って、電力変換装置１０の構成の説明を続ける。 Returning to FIG. 3, the description of the configuration of the power conversion device 10 is continued.
制御部３０は、電力変換装置１０内の各部（昇圧回路１１、インバータ回路１２）を統合的に制御するユニットである。制御部３０は、プロセッサ（ＣＰＵ、マイクロコントローラ等）とその周辺回路から構成されており、制御部３０には、電力変換装置１０の各所に設けられたセンサ（電流センサ、電圧センサ；図示略）の出力が入力されている。 The control unit 30 is a unit that integrally controls each unit (the booster circuit 11 and the inverter circuit 12) in the power conversion apparatus 10. The control unit 30 includes a processor (CPU, microcontroller, etc.) and its peripheral circuits, and the control unit 30 includes sensors (current sensors, voltage sensors; not shown) provided at various locations of the power conversion device 10. Is output.
以下、本実施形態に係る電力変換装置１０の制御部３０の、自立運転時におけるインバータ回路１２の制御機能を説明する。 Hereinafter, the control function of the inverter circuit 12 during the autonomous operation of the control unit 30 of the power conversion apparatus 10 according to the present embodiment will be described.
制御部３０は、自立運転中は、スイッチング周期（ＴＳＷ）毎に、インバータ回路１２内の各スイッチング素子を図５に示したパターンでＯＮ／ＯＦＦする制御処理を繰り返すように、構成（プログラミング）されている。 The control unit 30 is configured (programming) so as to repeat control processing for turning on / off each switching element in the inverter circuit 12 in the pattern shown in FIG. 5 for each switching cycle (T SW ) during the self-sustaining operation. Has been.
すなわち、制御部３０は、制御処理時、インバータ回路１２内の各スイッチング素子を、以下の条件を満たすようにＯＮ／ＯＦＦする。 That is, the control unit 30 turns ON / OFF each switching element in the inverter circuit 12 so as to satisfy the following conditions during the control process.
条件１：スイッチング素子ＵＳがオンとなっており、且つ、スイッチング素子ＷＳがオフとなっている期間中に、スイッチング素子ＵＬ及びスイッチング素子ＷＨがオンとなる。条件２：スイッチング素子ＵＳがオフとなっており、且つ、スイッチング素子ＷＳがオンとなっている期間中に、スイッチング素子ＵＨ及びスイッチング素子ＷＬがオンとなる。条件３：スイッチング素子ＵＨ及びＷＬがオフとなった後、且つ、スイッチング素子ＷＳがオフとなる前に、スイッチング素子ＵＳがオンとなる。
条件４：スイッチング素子ＵＬ及びＷＨがオフとなった後、且つ、スイッチング素子ＵＳがオフとなる前に、スイッチング素子ＷＳがオンとなる。
条件５：スイッチング素子ＵＨ及びＷＬをオフとしてからスイッチング素子ＵＳをオンとするまでの時間、スイッチング素子ＷＳをオフとしてからスイッチング素子ＵＬ及びＷＨをオンとするまでの時間、スイッチング素子ＵＬ及びＷＨをオフとしてからスイッチング素子ＷＳをオンとするまでの時間、スイッチング素子ＵＳをオフとしてからスイッチング素子ＵＨ及びＷＬをオンとするまでの時間が、いずれも、予め設定されているデッドタイム（本実施形態では、２μｓ）となる。
Condition 1: The switching element UL and the switching element WH are turned on during the period in which the switching element US is turned on and the switching element WS is turned off. Condition 2: The switching element UH and the switching element WL are turned on while the switching element US is turned off and the switching element WS is turned on. Condition 3: The switching element US is turned on after the switching elements UH and WL are turned off and before the switching element WS is turned off.
Condition 4: After the switching elements UL and WH are turned off and before the switching element US is turned off, the switching element WS is turned on.
Condition 5: The time from turning off the switching elements UH and WL to turning on the switching element US, the time from turning off the switching element WS to turning on the switching elements UL and WH, and turning off the switching elements UL and WH The time from when the switching element WS is turned on to the time when the switching element US is turned off to the time when the switching elements UH and WL are turned on are both set to a preset dead time (in this embodiment, 2 μs).
この制御処理の内容は、ＨＥＲＩＣ型回路であるインバータ回路１２の効率を向上させるべく、鋭意、研究を行った結果として、得られたものである。以下、従来の制御処理（図２）と比較することにより、上記制御処理により得られる効果を具体的に説明する。なお、以下では、図１に示したＨＥＲＩＣ型回路のこともインバータ回路１２と表記し、インバータ回路１２の入力電圧（昇圧回路１１の出力電圧、コンデンサ１６の端子間電圧）のことを、ＤＤＶと表記する。また、従来の制御処理（図２）、制御部３０が行う制御処理（図５）ことを、それぞれ、旧制御処理、新制御処理と表記する。 The contents of this control process are obtained as a result of earnest and research in order to improve the efficiency of the inverter circuit 12 that is a HERIC type circuit. Hereinafter, the effect obtained by the control process will be described in detail by comparing with the conventional control process (FIG. 2). In the following, the HERIC circuit shown in FIG. 1 is also referred to as an inverter circuit 12, and the input voltage of the inverter circuit 12 (the output voltage of the booster circuit 11 and the voltage across the capacitor 16) is referred to as DDV. write. Further, the conventional control process (FIG. 2) and the control process performed by the control unit 30 (FIG. 5) are referred to as an old control process and a new control process, respectively.
図６Ａに、旧制御処理（図２）により形成される状態１〜８における各スイッチング素子のＯＮ／ＯＦＦ状態を、各状態におけるインバータ回路１２の出力電圧と共に示す。また、図６Ｂに、新制御処理（図５）により形成される状態１〜８における各スイッチング素子のＯＮ／ＯＦＦ状態を、各状態におけるインバータ回路１２の出力電圧と共に示す。 FIG. 6A shows ON / OFF states of the switching elements in states 1 to 8 formed by the old control process (FIG. 2) together with the output voltage of the inverter circuit 12 in each state. FIG. 6B shows ON / OFF states of the switching elements in states 1 to 8 formed by the new control process (FIG. 5) together with the output voltage of the inverter circuit 12 in each state.
これらの図から明らかなように、新制御処理では、インバータ回路１２のフルブリッジ回路内の各スイッチング素子は、旧制御処理と同様にオン／オフ制御される。ただし、新制御処理は、スイッチング素子ＵＳ及びＷＳに対する制御内容が、旧制御処理とは全く異なる処理となっている。そのため、新制御処理が行われると、インバータ回路１２内の電流経路が、旧制御処理時とは異なるパターンで時間変化することになる。 As is clear from these drawings, in the new control process, each switching element in the full bridge circuit of the inverter circuit 12 is controlled to be turned on / off similarly to the old control process. However, in the new control process, the control content for the switching elements US and WS is completely different from the old control process. Therefore, when the new control process is performed, the current path in the inverter circuit 12 changes with time in a pattern different from that in the old control process.
以下、新制御処理、旧制御処理によるインバータ回路１２内の電流経路の時間変化パターンの違いを、１制御処理中（１スイッチング周期中）のインバータ瞬時出力電流が０以上である場合と、０未満である場合と、１制御処理中にインバータ瞬時出力電流の符号が変わる場合とに分けて、説明する。 Hereinafter, the difference in the time change pattern of the current path in the inverter circuit 12 between the new control process and the old control process is less than 0 when the inverter instantaneous output current during one control process (in one switching cycle) is 0 or more. And the case where the sign of the inverter instantaneous output current changes during one control process.
・インバータ瞬時出力電流≧０の場合
この場合、新制御処理及び旧制御処理によりインバータ回路１２内の電流経路は、図７−１及び図７−２に示したように時間変化する。なお、図７−１及び図７−２中の、（Ａｎ）（ｎ＝１〜８）とラベルを付してある図は、旧制御処理が行われているインバータ回路１２内の状態ｎにおける電流経路の説明図である。図７−１及び図７−２中の、（Ｂｎ）（ｎ＝１〜８）とラベルを付してある図は、新制御処理が行われているインバータ回路１２内の状態ｎにおける電流経路の説明図である。また、各説明図において、その名称（“ＵＨ”、“ＷＨ”等）が矩形枠で囲まれているスイッチング素子が、オンとなっているスイッチング素子である。
In the case of the inverter instantaneous output current ≧ 0 In this case, the current path in the inverter circuit 12 changes with time as shown in FIGS. 7A and 7B by the new control process and the old control process. FIGS. 7A and 7B are labeled (An) (n = 1 to 8) in the state n in the inverter circuit 12 in which the old control process is performed. It is explanatory drawing of a current pathway. The diagrams labeled (Bn) (n = 1 to 8) in FIGS. 7-1 and 7-2 are current paths in the state n in the inverter circuit 12 where the new control process is performed. It is explanatory drawing of. In each explanatory view, a switching element whose name ("UH", "WH", etc.) is surrounded by a rectangular frame is a switching element that is turned on.
図７−１及び図７−２から明らかなように、旧制御処理が行われた場合も、新制御処理が行われた場合も、状態１、３〜７におけるインバータ回路１２内の電流経路は同じものとなる。ただし、新制御処理が行われた場合、状態２（説明図（Ａ２）、（Ｂ２）参照）と状態８（説明図（Ａ８）、（Ｂ８）参照）において、インバータ回路１２内を、旧制御処理が行われた場合とは異なる経路で電流が流れる。 As is clear from FIGS. 7A and 7B, the current path in the inverter circuit 12 in the states 1 and 3 to 7 is the same regardless of whether the old control process is performed or the new control process is performed. It will be the same. However, when the new control process is performed, the inverter circuit 12 is controlled in the old control in the state 2 (see the explanatory diagrams (A2) and (B2)) and the state 8 (see the explanatory diagrams (A8) and (B8)). Current flows through a different path from the case where the process is performed.
そのため、新制御処理によれば、旧制御処理よりもインバータ回路１２を効率的に制御できる。 Therefore, according to the new control process, the inverter circuit 12 can be controlled more efficiently than the old control process.
具体的には、インバータ回路１２では、各スイッチング素子のターンオン損失Ｅｏｎ、ターンオフ損失Ｅｏｆｆ及び導通損失Ｅｓａｔと、各ダイオードの導通損失Ｅｆ及びリカバリー損失Ｅｒｒとが発生し得る。状態Ｘ（Ｘ＝１〜８）への移行時に発生するターンオン損失Ｅｏｎ、状態Ｘから次状態への移行時に発生するターンオフ損失Ｅｏｆｆ及びリカバリー損失Ｅｒｒを、状態Ｘにおける損失として取り扱うと、旧制御処理では、図８−１及び図８−２に示したような形で各損失が発生することになる。 Specifically, in the inverter circuit 12, turn-on loss Eon, turn-off loss Eoff, and conduction loss Estat of each switching element, and conduction loss Ef and recovery loss Err of each diode may occur. When the turn-on loss Eon generated at the transition to the state X (X = 1 to 8), the turn-off loss Eoff generated at the transition from the state X to the next state, and the recovery loss Err are treated as losses in the state X, the old control process Then, each loss occurs in the form as shown in FIGS. 8-1 and 8-2.
すなわち、図８−１に示してあるように、旧制御処理が行われた場合、状態１では、スイッチング素子ＵＨとスイッチング素子ＷＬとを電流が流れるため、スイッチング素子ＵＨの導通損失Ｅｓａｔとスイッチング素子ＷＬの導通損失Ｅｓａｔとが発生する。また、状態１から状態２への移行時には、電流が流れているスイッチング素子ＵＨ及びＷＬがオフとなって、インバータ回路１２の出力電位が反転する。そのため、状態１から状態２への移行時には、スイッチング素子ＵＨのターンオフ損失Ｅｏｆｆとスイッチング素子ＷＬのターンオフ損失ＥｏｆｆとダイオードＤＷＳのリカバリー損失Ｅｒｒとが発生する。なお、上記説明及び以下の説明において、ダイオードＤα（α＝ＷＳ、ＵＨ等）とは、スイッチング素子αに並列に接続されている環流ダイオードのことである。 That is, as shown in FIG. 8A, when the old control process is performed, in state 1, since the current flows through the switching element UH and the switching element WL, the conduction loss Esat of the switching element UH and the switching element WL conduction loss Esat occurs. At the time of transition from state 1 to state 2, switching elements UH and WL through which current flows are turned off, and the output potential of inverter circuit 12 is inverted. Therefore, when the transition from state 1 to state 2, and the recovery loss Err of turn-off loss Eoff and the diode D WS of the turn-off loss Eoff and switching element WL of the switching elements UH occurs. In the above description and the following description, the diode D α (α = WS, UH, etc.) is a freewheeling diode connected in parallel to the switching element α.
また、状態８（図８−２参照）から状態１への移行時には、スイッチング素子ＵＨ及びＷＬがオンされて、ダイオードＤＵＬ及びＤＷＨを流れていた電流がスイッチング素子ＵＨ及びＷＨを流れるようになってインバータ回路１２の出力電位が反転する。そのため、状態８から状態１への移行時には、スイッチング素子ＵＨ及びＷＬのターンオン損失Ｅｏｎが発生すると共に、ダイオードＤＵＬ、ＤＷＨ及びＤＵＳのリカバリー損失Ｅｒｒが発生する。ただし、既に説明したように、ダイオードＤＵＬ、ＤＷＨ及びＤＵＳのリカバリー損失Ｅｒｒは、状態８における損失として取り扱われる。従って、状態１では、図８−１に示してあるように、ターンオン損失Ｅｏｎ、ターンオフ損失Ｅｏｆｆ、導通損失Ｅｓａｔ、リカバリー損失Ｅｒｒが、それぞれ、２回、２回、２回、１回発生することになる。 Further, at the time of transition from the state 8 (see Figure 8-2) to state 1, the switching elements UH and WL is turned on, the current flowing through diode D UL and D WH is to flow through the switching elements UH and WH Thus, the output potential of the inverter circuit 12 is inverted. Therefore, at the time of transition from the state 8 to the state 1, the turn-on loss Eon of the switching elements UH and WL occurs, and the recovery loss Err of the diodes D UL , D WH and D US occurs. However, as described above, the recovery loss Err of the diodes D UL , D WH and D US is treated as a loss in the state 8. Therefore, in state 1, as shown in FIG. 8A, turn-on loss Eon, turn-off loss Eoff, conduction loss Esat, and recovery loss Err occur twice, twice, twice, and once, respectively. become.
また、図８−１に示してあるように、状態２では、ダイオードＤＵＬとダイオードＤＷＨとを電流が流れるため、ダイオードＤＵＬの導通損失ＥｆとダイオードＤＷＨの導通損失Ｅｆとが発生する。そして、状態２から状態３への移行時には、スイッチング素子ＵＳ及びＷＳがオンとなって、ダイオードＤＵＬ及びＤＷＨを流れていた電流が、ダイオードＤＵＳとスイッチング素子ＷＳとを流れるようになる。そのため、ダイオードＤＵＬ及びＤＷＨの導通損失Ｅｆとスイッチング素子ＷＳのターンオン損失Ｅｏｎとが発生するが、スイッチング素子ＷＳのターンオン損失Ｅｏｎは、状態３の損失として取り扱われる。従
って、状態２では、導通損失Ｅｆ、リカバリー損失Ｅｒｒが、それぞれ、２回ずつ発生することになる。
Further, as is shown in Figure 8-1, in state 2, since the flow through the diode D UL and the diode D WH current, the conduction loss Ef conduction losses Ef and the diode D WH diode D UL occurs . At the time of transition from the state 2 to the state 3, the switching elements US and WS are turned on, and the current flowing through the diodes DUL and DWH flows through the diode DUS and the switching element WS. Therefore, the conduction loss Ef of the diodes D UL and D WH and the turn-on loss Eon of the switching element WS are generated, but the turn-on loss Eon of the switching element WS is treated as a loss of state 3. Therefore, in the state 2, the conduction loss Ef and the recovery loss Err each occur twice.
図８−１に示してあるように、状態３では、ダイオードＤＵＳとスイッチング素子ＷＳとを電流が流れる。また、状態３から状態４への移行時には、電流が流れているスイッチング素子ＷＳがオフされる。そして、既に説明したように、状態２から状態３への移行時に、スイッチング素子ＷＳのターンオン損失Ｅｏｎが発生するので、状態３では、ターンオン損失Ｅｏｎ、ターンオフ損失Ｅｏｆｆ、導通損失Ｅｓａｔ、導通損失Ｅｆが、それぞれ、１回ずつ発生する。 As shown in FIG. 8A, in the state 3, a current flows through the diode DUS and the switching element WS. At the time of transition from state 3 to state 4, switching element WS through which current flows is turned off. As described above, since the turn-on loss Eon of the switching element WS occurs at the transition from the state 2 to the state 3, in the state 3, the turn-on loss Eon, the turn-off loss Eoff, the conduction loss Esat, and the conduction loss Ef are Each once.
図８−１に示してあるように、状態４では、ダイオードＤＵＬとダイオードＤＷＨとを電流が流れる。従って、状態４では、導通損失Ｅｆが２回発生することになる。なお、状態４から状態５への移行時に、スイッチング素子ＵＬ及びＷＨがオンとなるが、スイッチング素子ＵＬ及びＷＨがオンとなっても、各スイッチング素子に電流が流れない。そのため、状態４では、ターンオン損失Ｅｏｎは発生せずに、導通損失Ｅｆだけが２回発生する。 As shown in FIG. 8A, in the state 4, current flows through the diode DUL and the diode DWH . Therefore, in the state 4, the conduction loss Ef occurs twice. At the time of transition from state 4 to state 5, switching elements UL and WH are turned on. However, even when switching elements UL and WH are turned on, no current flows through each switching element. Therefore, in the state 4, the turn-on loss Eon does not occur, and only the conduction loss Ef occurs twice.
図８−２に示してあるように、状態５においても、ダイオードＤＵＬとダイオードＤＷＨとを電流が流れる。そして、状態５におけるスイッチング素子ＵＬ及びＷＨには、電流が流れていないため、状態６への移行時にスイッチング素子ＵＬ及びＷＨがオフとなっても、ターンオフ損失Ｅｏｆｆは発生しない。従って、状態５では、導通損失Ｅｆだけが２回発生する。 As shown in FIG. 8B, even in the state 5, current flows through the diode DUL and the diode DWH . Since no current flows through the switching elements UL and WH in the state 5, even when the switching elements UL and WH are turned off at the time of transition to the state 6, the turn-off loss Eoff does not occur. Therefore, in the state 5, only the conduction loss Ef occurs twice.
図８−２に示してあるように、状態６においても、ダイオードＤＵＬとダイオードＤＷＨとを電流が流れる。そのため、ダイオードＤＵＬの導通損失ＥｆとダイオードＤＷＨの導通損失Ｅｆとが発生する。また、状態６から状態７への移行時には、スイッチング素子ＷＳがオンされて、ダイオードＤＵＬ及びＤＷＨを流れていた電流が、ダイオードＤＵＳとスイッチング素子ＷＳとを流れるようになる。そのため、状態６から状態７への移行時には、ダイオードＤＵＬ及びＤＷＨのリカバリー損失Ｅｒｒとスイッチング素子ＷＳのターンオン損失Ｅｏｎとが発生する。ただし、スイッチング素子ＷＳのターンオン損失Ｅｏｎは、状態７の損失として取り扱われるため、状態６では、導通損失Ｅｆとリカバリー損失Ｅｒｒとがそれぞれ２回ずつ発生することになる。 As shown in FIG. 8B, even in the state 6, current flows through the diode DUL and the diode DWH . Therefore, the conduction loss Ef conduction losses Ef and the diode D WH diode D UL occurs. At the time of transition from the state 6 to the state 7, the switching element WS is turned on, and the current flowing through the diodes DUL and DWH flows through the diode DUS and the switching element WS. Therefore, when the transition from state 6 to state 7, and turn-on loss Eon of recovery loss of the diode D UL and D WH Err and the switching element WS occurs. However, since the turn-on loss Eon of the switching element WS is handled as a loss in the state 7, in the state 6, the conduction loss Ef and the recovery loss Err each occur twice.
図８−２に示してあるように、状態７では、ダイオードＤＵＳとスイッチング素子ＷＳとを電流が流れるため、ダイオードＤＵＳの導通損失Ｅｒとスイッチング素子ＷＳの導通損失Ｅｓａｔとが発生する。また、上記したように、状態６から状態７への移行時に、スイッチング素子ＷＳのターンオン損失Ｅｏｎが発生する。さらに、状態７から状態８への移行時に、電流が流れているスイッチング素子ＷＳがオフされるため、スイッチング素子ＷＳのターンオフ損失Ｅｏｆｆが発生する。従って、状態７では、ターンオン損失Ｅｏｎとターンオフ損失Ｅｏｆｆと導通損失Ｅｓａｔと導通損失Ｅｆとがそれぞれ１回ずつ発生する。 As it is shown in Figure 8-2, in the state 7, since the flow through the diode D US and the switching element WS current, the conduction loss Esat conduction losses Er and a switching element WS diode D US occurs. Further, as described above, the turn-on loss Eon of the switching element WS occurs at the time of transition from the state 6 to the state 7. Furthermore, since the switching element WS through which a current flows is turned off at the time of transition from the state 7 to the state 8, a turn-off loss Eoff of the switching element WS occurs. Therefore, in the state 7, the turn-on loss Eon, the turn-off loss Eoff, the conduction loss Esat, and the conduction loss Ef occur once each.
図８−２に示してあるように、状態７から状態８への移行時には、電流が流れていたスイッチング素子ＷＳがオフされ、状態８への移行後には、ダイオードＤＵＬとダイオードＤＷＨとを電流が流れる。そして、既に説明したように、状態８から状態１への移行時には、ダイオードＤＵＬ、ＤＷＨ及びＤＵＳのリカバリー損失Ｅｒｒが発生するので、状態８では、導通損失Ｅｆが２回発生し、リカバリー損失Ｅｒｒが３回発生する。 As shown in FIG. 8B, when the state 7 is shifted to the state 8, the switching element WS in which the current has flowed is turned off. After the transition to the state 8, the diode D UL and the diode D WH are turned on. Current flows. As described above, when the transition from the state 8 to the state 1 occurs, the recovery loss Err of the diodes D UL , D WH and D US occurs. Therefore, in the state 8, the conduction loss Ef occurs twice and the recovery occurs. Loss Err occurs three times.
一方、新制御処理を行った場合、図９−１及び図９−２に示したような形で各損失が発生することになる。 On the other hand, when the new control process is performed, each loss occurs in the form shown in FIGS. 9-1 and 9-2.
すなわち、図９−１に示してあるように、新制御処理が行われた場合にも、旧制御処理が行われた場合（図８−１参照）と同様に、状態８から状態１への移行時には、スイッチング素子ＵＨとスイッチング素子ＷＬとがオンとなる。また、新制御処理が行われた場合にも、旧制御処理が行われた場合と同様に、状態１の移行後には、スイッチング素子ＵＨとスイッチング素子ＷＬとを電流が流れる。そのため、新制御処理が行われた場合の状態１でも、スイッチング素子ＵＨ及びＷＬのターンオン損失Ｅｏｎとスイッチング素子ＵＨ及びＷＬの導通損失Ｅｓａｔとが発生する。 That is, as shown in FIG. 9A, when the new control process is performed, the state 8 is changed to the state 1 as in the case where the old control process is performed (see FIG. 8-1). At the time of transition, the switching element UH and the switching element WL are turned on. Also, when the new control process is performed, the current flows through the switching element UH and the switching element WL after the transition to the state 1 as in the case where the old control process is performed. Therefore, even in the state 1 when the new control process is performed, the turn-on loss Eon of the switching elements UH and WL and the conduction loss Estat of the switching elements UH and WL are generated.
また、新制御処理でも、状態１から状態２への移行時に、電流が流れているスイッチング素子ＵＨ及びＷＬがオフされる。そのため、新制御処理が行われた場合の状態１でも、スイッチング素子ＵＨ及びＷＬのターンオフ損失Ｅｏｆｆが発生する。ただし、新制御処理が行われた場合には、図９−１に示してあるように、状態１から状態２への移行時に、インバータ回路１２の出力電位が反転しない。従って、新制御処理が行われた場合の状態１では、リカバリー損失Ｅｒｒが発生せずに（図８−１参照）、ターンオン損失Ｅｏｎ、ターンオフ損失Ｅｏｆｆ、導通損失Ｅｓａｔが、それぞれ、２回ずつ発生することになる。 Also in the new control process, the switching elements UH and WL through which current flows are turned off at the time of transition from state 1 to state 2. Therefore, even in the state 1 when the new control process is performed, the turn-off loss Eoff of the switching elements UH and WL occurs. However, when the new control process is performed, the output potential of the inverter circuit 12 is not inverted at the transition from the state 1 to the state 2 as shown in FIG. Therefore, in the state 1 when the new control process is performed, the recovery loss Err does not occur (see FIG. 8-1), but the turn-on loss Eon, the turn-off loss Eoff, and the conduction loss Estat each occur twice. Will do.
また、新制御処理が行われている場合、図９−１に示してあるように、状態２では、ダイオードＤＵＳとスイッチング素子ＷＳとを電流が流れる。そのため、状態２では、スイッチング素子ＷＳの導通損失ＥｓａｔとダイオードＤＵＳの導通損失Ｅｆとが発生する。また、状態２から状態３への移行時には、スイッチング素子ＵＳがオンとなる。ただし、スイッチング素子ＵＳがオンとなってもスイッチング素子ＵＳには電流が流れないため、スイッチング素子ＵＳのターンオン損失Ｅｏｎは発生しない。従って、状態２では、導通損失Ｅｓａｔ、導通損失Ｅｆが、それぞれ、１回ずつ発生することになる。 Further, when the new control process is performed, as shown in FIG. 9A, in the state 2, a current flows through the diode DUS and the switching element WS. Therefore, in state 2, and the conduction loss Ef conduction losses Esat and diode D US switching element WS generated. At the time of transition from the state 2 to the state 3, the switching element US is turned on. However, even if the switching element US is turned on, no current flows through the switching element US, so that the turn-on loss Eon of the switching element US does not occur. Therefore, in the state 2, the conduction loss Esat and the conduction loss Ef are generated once each.
状態３においても、ダイオードＤＵＳとスイッチング素子ＷＳとを電流が流れるため、ダイオードＤＵＳの導通損失Ｅｆとスイッチング素子ＷＳの導通損失Ｅｓａｔとが発生する。また、状態３から状態４への移行時には、電流が流れている状態にあるスイッチング素子ＷＳがオフとなるため、スイッチング素子ＷＳのターンオフ損失Ｅｏｆｆが発生する。従って、状態３では、ターンオフ損失Ｅｏｆｆ、導通損失Ｅｓａｔ、導通損失Ｅｆが、それぞれ、１回ずつ発生することになる。 Also in state 3, since the flow through the diode D US and the switching element WS current, the conduction loss Esat conduction losses of the diode D US Ef and the switching element WS occurs. Further, at the time of transition from the state 3 to the state 4, the switching element WS in a state where a current is flowing is turned off, so that a turn-off loss Eoff of the switching element WS is generated. Therefore, in the state 3, the turn-off loss Eoff, the conduction loss Esat, and the conduction loss Ef are each generated once.
図９−１に示してあるように、状態４では、ダイオードＤＵＬとダイオードＤＷＨとを電流が流れる。また、状態４から状態５への移行時には、スイッチング素子ＵＬ及びＷＨがオンとなるが、各スイッチング素子がオンとなっても各スイッチング素子には電流が流れない。従って、状態４では、ターンオン損失Ｅｏｎが発生せずに、導通損失Ｅｆが２回発生する。 As shown in FIG. 9A, in the state 4, current flows through the diode DUL and the diode DWH . Further, at the time of transition from the state 4 to the state 5, the switching elements UL and WH are turned on, but no current flows through each switching element even when each switching element is turned on. Therefore, in the state 4, the turn-on loss Eon does not occur and the conduction loss Ef occurs twice.
状態５においても、状態４と同様に、ダイオードＤＵＬとダイオードＤＷＨとを電流が流れる。また、状態５から状態６への移行時には、スイッチング素子ＵＬ、ＷＨがオフされる。ただし、図９−１に示してあるように、状態５におけるスイッチング素子ＵＬ、ＷＨには、電流が流れていないため、ターンオフ損失Ｅｏｆｆは、発生しない。従って、状態５では、導通損失Ｅｆだけが２回発生する。 In the state 5, similarly to the state 4, the current flows through the diode DUL and the diode DWH . At the time of transition from state 5 to state 6, switching elements UL and WH are turned off. However, as shown in FIG. 9A, since no current flows through the switching elements UL and WH in the state 5, no turn-off loss Eoff occurs. Therefore, in the state 5, only the conduction loss Ef occurs twice.
図９−２に示してあるように、状態６では、ダイオードＤＵＬとダイオードＤＷＨとを電流が流れるため、ダイオードＤＵＬの導通損失ＥｆとダイオードＤＷＨの導通損失Ｅｆとが発生する。また、状態６から状態７への移行時には、スイッチング素子ＷＳがオンされて、ダイオードＤＵＬ及びＤＷＨを流れていた電流が、ダイオードＤＵＳとスイッチング素子ＷＳとを流れるようになる。そのため、状態６から状態７への移行時には、ダイオ
ードＤＵＬ及びＤＷＨのリカバリー損失Ｅｒｒとスイッチング素子ＷＳのターンオン損失Ｅｏｎとが発生する。ただし、スイッチング素子ＷＳのターンオン損失Ｅｏｎは、状態７の損失として取り扱われるため、状態６では、導通損失Ｅｆとリカバリー損失Ｅｒｒとがそれぞれ２回ずつ発生することになる。
As it is shown in Figure 9-2, in the state 6, to flow a diode D UL and the diode D WH current, the conduction loss Ef conduction losses Ef and the diode D WH diode D UL occurs. At the time of transition from the state 6 to the state 7, the switching element WS is turned on, and the current flowing through the diodes DUL and DWH flows through the diode DUS and the switching element WS. Therefore, when the transition from state 6 to state 7, and turn-on loss Eon of recovery loss of the diode D UL and D WH Err and the switching element WS occurs. However, since the turn-on loss Eon of the switching element WS is handled as a loss in the state 7, in the state 6, the conduction loss Ef and the recovery loss Err each occur twice.
状態７では、ダイオードＤＵＳとスイッチング素子ＷＳとを電流が流れる。また、上記したように、状態６から状態７への移行時に、スイッチング素子ＷＳのターンオン損失Ｅｏｎが発生する。そして、状態７から状態８への移行時には、電流が流れていないスイッチング素子ＵＳがオフされるだけであるため、特に損失は発生しない。従って、状態７では、図９−２に示してあるように、ターンオン損失Ｅｏｎと導通損失Ｅｓａｔと導通損失Ｅｆとがそれぞれ１回ずつ発生することになる。 In state 7, a current flows through the diode DUS and the switching element WS. Further, as described above, the turn-on loss Eon of the switching element WS occurs at the time of transition from the state 6 to the state 7. At the time of transition from the state 7 to the state 8, since the switching element US in which no current flows is merely turned off, no particular loss occurs. Therefore, in the state 7, as shown in FIG. 9-2, the turn-on loss Eon, the conduction loss Esat, and the conduction loss Ef occur once each.
状態８においても、ダイオードＤＵＳとスイッチング素子ＷＳとを電流が流れるため、スイッチング素子ＷＳの導通損失ＥｓａｔとダイオードＤＵＳの導通損失Ｅｆとが発生する。そして、状態８から状態１への移行時にインバータ回路１２の出力電位が反転してダイオードＤＵＳのリカバリー損失Ｅｒｒが発生するので、状態８では、導通損失Ｅｓａｔと導通損失Ｅｆとリカバリー損失Ｅｒｒとがそれぞれ１回ずつ発生することになる。 Even in a state 8, to flow a diode D US and the switching element WS current, the conduction loss Ef conduction losses Esat and diode D US switching element WS occurs. Since the output potential of the inverter circuit 12 during the transition from state 8 to state 1 is inverted recovery loss Err diode D US occurs, the state 8, conduction loss Esat and the conduction loss Ef and recovery loss Err is Each one will occur once.
以上、制御処理別及び状態別に説明した各損失の発生回数を纏めると、旧制御処理を行った場合には、図１０Ａに示した形で各損失が発生し、新制御処理を行った場合には、図１０Ｂに示した形で各損失が発生することになる。 The number of occurrences of each loss described above for each control process and state is summarized as follows. When the old control process is performed, each loss occurs in the form shown in FIG. 10A and the new control process is performed. Each loss occurs in the form shown in FIG. 10B.
これらの図から明らかなように、インバータ瞬時出力電流≧０である場合、新制御処理を行えば、スイッチング素子と環流ダイオードの導通損失の合計は変わらないが、スイッチング損失（ターンオン損失、ターンオフ損失及びリカバリー損失）を総計で７回低減することができる。従って、インバータ瞬時出力電流≧０である場合に新制御処理を行えば、旧制御処理よりもインバータ回路１２を効率的に（損失が少ない形で）動作させることができる。 As is clear from these figures, when the inverter instantaneous output current ≧ 0, if the new control process is performed, the total conduction loss of the switching element and the freewheeling diode does not change, but the switching loss (turn-on loss, turn-off loss and Recovery loss) can be reduced seven times in total. Therefore, if the new control process is performed when the inverter instantaneous output current ≧ 0, the inverter circuit 12 can be operated more efficiently (with less loss) than the old control process.
・インバータ瞬時出力電流＜０の場合
この場合、新制御処理及び旧制御処理によりインバータ回路１２内の電流経路は、図１１−１及び図１１−２に示したように時間変化する。なお、図１１−１及び図１１−２中の、（Ａｎ）（ｎ＝１〜８）とラベルを付してある図は、旧制御処理が行われているインバータ回路１２内の状態ｎにおける電流経路の説明図である。図１１−１及び図１１−２中の、（Ｂｎ）（ｎ＝１〜８）とラベルを付してある図は、新制御処理が行われているインバータ回路１２内の状態ｎにおける電流経路の説明図である。また、各説明図において、その名称（“ＵＨ”、“ＷＨ”等）が矩形枠で囲まれているスイッチング素子が、オンとなっているスイッチング素子である。
Inverter Instantaneous Output Current <0 In this case, the current path in the inverter circuit 12 changes with time as shown in FIGS. 11A and 11B by the new control process and the old control process. 11A and 11B are labeled (An) (n = 1 to 8) in the state n in the inverter circuit 12 in which the old control process is performed. It is explanatory drawing of a current pathway. The diagrams labeled (Bn) (n = 1 to 8) in FIGS. 11A and 11B are current paths in the state n in the inverter circuit 12 where the new control process is performed. It is explanatory drawing of. In each explanatory view, a switching element whose name ("UH", "WH", etc.) is surrounded by a rectangular frame is a switching element that is turned on.
図１１−１及び図１１−２から明らかなように、いずれの制御処理を行った場合にも、状態１〜３、５、７、８におけるインバータ回路１２内の電流経路は同じものとなる。ただし、新制御処理を行うと、インバータ回路１２の状態が状態４（説明図（Ａ４）、（Ｂ４）参照）である場合と状態６（説明図（Ａ６）、（Ｂ６）参照）である場合とに、インバータ回路１２内を旧制御処理時とは異なる経路で電流が流れる。 As is clear from FIGS. 11A and 11B, the current paths in the inverter circuit 12 in the states 1 to 3, 5, 7, and 8 are the same regardless of which control process is performed. However, when the new control process is performed, the state of the inverter circuit 12 is the state 4 (see the explanatory diagrams (A4) and (B4)) and the state 6 (see the explanatory diagrams (A6) and (B6)). In addition, a current flows in the inverter circuit 12 through a path different from that in the old control process.
そのため、旧制御処理、新制御処理を行った場合におけるスイッチング素子のターンオン損失Ｅｏｎ、ターンオフ損失Ｅｏｆｆ及び導通損失Ｅｓａｔと、ダイオードの導通損失Ｅｆ及びリカバリー損失Ｅｒｒの発生回数は、それぞれ、図１２Ａ、図１２Ｂに示したものとなる。なお、これらの図に示してある各損失の発生回数も、状態Ｘ（Ｘ＝１〜８）への移行時に発生するターンオン損失Ｅｏｎ、状態Ｘから次状態への移行時に発生するターンオフ損失Ｅｏｆｆ及びリカバリー損失Ｅｒｒを、状態Ｘにおける損失として取り扱ったものである。 Therefore, the turn-on loss Eon, the turn-off loss Eoff and the conduction loss Esat of the switching element and the number of occurrences of the diode conduction loss Ef and the recovery loss Err when the old control process and the new control process are performed are shown in FIG. 12B. Note that the number of occurrences of each loss shown in these figures is also the turn-on loss Eon that occurs at the time of transition to the state X (X = 1 to 8) and the turn-off loss E off that occurs at the time of transition from the state X to the next state. The recovery loss Err is treated as a loss in the state X.
図１２Ａ及び図１２Ｂから明らかなように、インバータ瞬時出力電流＜０である場合、新制御処理を行えば、スイッチング素子と環流ダイオードの導通損失の合計は変わらないが、スイッチング損失（ターンオン損失、ターンオフ損失及びリカバリー損失）を総計で７回低減することができる。従って、インバータ瞬時出力電流＜０である場合に新制御処理を行えば、旧制御処理よりもインバータ回路１２を効率的に（損失が少ない形で）動作させることができる。 As apparent from FIGS. 12A and 12B, when the inverter instantaneous output current <0, the total conduction loss of the switching element and the freewheeling diode does not change if the new control process is performed, but the switching loss (turn-on loss, turn-off loss) Loss and recovery loss) can be reduced seven times in total. Therefore, if the new control process is performed when the inverter instantaneous output current <0 , the inverter circuit 12 can be operated more efficiently (with less loss) than the old control process.
・インバータ瞬時出力電流の符号が変わる場合
新制御処理及び旧制御処理によりインバータ回路１２内の電流経路は、図１３−１及び図１３−２に示したように時間変化する。
When the sign of the inverter instantaneous output current changes The current path in the inverter circuit 12 changes with time as shown in FIGS. 13-1 and 13-2 by the new control process and the old control process.
図１３−１及び図１３−２中の、（Ａｎ）（ｎ＝２〜４，６〜８）とラベルを付してある図は、旧制御処理が行われているインバータ回路１２内の状態ｎにおける電流経路の説明図である。図１３−１中の、（Ａ１ａ）とラベルを付してある図は、旧制御処理が行われているインバータ回路１２の状態が状態１であり、且つ、インバータ瞬時出力電流が負である場合における電流経路の説明図である。図１３−１中の、（Ａ１ｂ）とラベルを付してある図は、旧制御処理が行われているインバータ回路１２の状態が状態１であり、且つ、インバータ瞬時出力電流が正である場合における電流経路の説明図である。図１３−２中の、（Ａ５ａ）とラベルを付してある図は、旧制御処理が行われているインバータ回路１２の状態が状態５であり、且つ、インバータ瞬時出力電流が正である場合における電流経路の説明図である。図１３−２中の、（Ａ５ｂ）とラベルを付してある図は、旧制御処理が行われているインバータ回路１２の状態が状態５であり、且つ、インバータ瞬時出力電流が負である場合における電流経路の説明図である。 FIGS. 13A and 13B are labeled (An) (n = 2 to 4, 6 to 8), and the state in the inverter circuit 12 in which the old control process is performed is illustrated. It is explanatory drawing of the current pathway in n. In the figure labeled (A1a) in FIG. 13A, the state of the inverter circuit 12 in which the old control process is performed is the state 1, and the inverter instantaneous output current is negative. It is explanatory drawing of the current path | route in. In the figure labeled (A1b) in FIG. 13A, the state of the inverter circuit 12 in which the old control process is performed is the state 1, and the inverter instantaneous output current is positive. It is explanatory drawing of the current path | route in. In the diagram labeled (A5a) in FIG. 13-2, the state of the inverter circuit 12 in which the old control process is performed is the state 5, and the inverter instantaneous output current is positive. It is explanatory drawing of the current path | route in. In the diagram labeled (A5b) in FIG. 13-2, the state of the inverter circuit 12 in which the old control process is performed is the state 5, and the inverter instantaneous output current is negative. It is explanatory drawing of the current path | route in.
図１３−１及び図１３−２中の、（Ｂｎ）（ｎ＝２〜４，６〜８）とラベルを付してある図は、新制御処理が行われているインバータ回路１２内の状態ｎにおける電流経路の説明図である。図１３−１中の、（Ｂ１ａ）とラベルを付してある図は、新制御処理が行われているインバータ回路１２の状態が状態１であり、且つ、インバータ瞬時出力電流が負である場合における電流経路の説明図である。図１３−１中の、（Ｂ１ｂ）とラベルを付してある図は、新制御処理が行われているインバータ回路１２の状態が状態１であり、且つ、インバータ瞬時出力電流が正である場合における電流経路の説明図である。図１３−２中の、（Ｂ５ａ）とラベルを付してある図は、新制御処理が行われているインバータ回路１２の状態が状態５であり、且つ、インバータ瞬時出力電流が正である場合における電流経路の説明図である。図１３−２中の、（Ｂ５ｂ）とラベルを付してある図は、新制御処理が行われているインバータ回路１２の状態が状態５であり、且つ、インバータ瞬時出力電流が負である場合における電流経路の説明図である。 FIGS. 13-1 and 13-2 are labeled (Bn) (n = 2-4, 6-8), and the state in the inverter circuit 12 in which a new control process is being performed is shown. It is explanatory drawing of the current pathway in n. In the figure labeled (B1a) in FIG. 13-1, the state of the inverter circuit 12 in which the new control process is being performed is the state 1, and the inverter instantaneous output current is negative. It is explanatory drawing of the current path | route in. In the figure labeled (B1b) in FIG. 13-1, the state of the inverter circuit 12 in which the new control process is being performed is the state 1, and the inverter instantaneous output current is positive. It is explanatory drawing of the current path | route in. In the diagram labeled (B5a) in FIG. 13-2, the state of the inverter circuit 12 in which the new control process is being performed is the state 5, and the inverter instantaneous output current is positive. It is explanatory drawing of the current path | route in. In the diagram labeled (B5b) in FIG. 13-2, the state of the inverter circuit 12 in which the new control process is being performed is the state 5, and the inverter instantaneous output current is negative. It is explanatory drawing of the current path | route in.
すなわち、旧制御処理中にインバータ瞬時出力電流の符号が変わる場合、インバータ瞬時出力電流は、図１４Ａに示したように変化する。そのため、インバータ回路１２（ＨＥＲＩＣ型回路）の状態が状態１である期間中及び状態５である期間中に、インバータ回路１２（ＨＥＲＩＣ型回路）内の電流経路が変化する（図１３−１及び図１３−２の説明図（Ａ１ａ）、（Ａ１ｂ）、（Ａ５ａ）、（Ａ５ｂ）参照）。新制御処理中にインバータ瞬時出力電流の符号が変わる場合にも、インバータ瞬時出力電流は、図１４Ｂに示したように変化する。従って、新制御処理時にも、インバータ回路１２の状態が状態１である期間中及び状態５である期間中に、インバータ回路１２内の電流経路が変化する（図１３−１及び図１３−２の説明図（Ｂ１ａ）、（Ｂ１ｂ）、（Ｂ５ａ）、（Ｂ５ｂ）参照）。 That is, when the sign of the inverter instantaneous output current changes during the old control process, the inverter instantaneous output current changes as shown in FIG. 14A. Therefore, during the period in which the state of the inverter circuit 12 (HERIC type circuit) is the state 1 and the period in which the state is the state 5, the current path in the inverter circuit 12 (HERIC type circuit) changes (FIGS. 13A and 13B). 13-2 are explanatory diagrams (see A1a), (A1b), (A5a), and (A5b)). Even when the sign of the inverter instantaneous output current changes during the new control process, the inverter instantaneous output current changes as shown in FIG. 14B. Therefore, even during the new control process, the current path in the inverter circuit 12 changes during the period in which the state of the inverter circuit 12 is the state 1 and the period in which the state is the state 5 (see FIGS. 13-1 and 13-2). Explanatory drawing (refer B1a), (B1b), (B5a), (B5b)).
図１３−１及び図１３−２から、旧制御処理、新制御処理を行った場合におけるスイッチング素子のターンオン損失Ｅｏｎ、ターンオフ損失Ｅｏｆｆ、導通損失Ｅｓａｔと、ダイオードの導通損失Ｅｆ及びリカバリー損失Ｅｒｒの発生回数をカウントすると、旧制御処理を行った場合の各損失の発生回数は、図１５Ａに示したものとなる。また、新制御処理を行った場合の各損失の発生回数は、図１５Ｂに示したものとなる。なお、これらの図に示してある各損失の発生回数も、状態Ｘ（Ｘ＝１〜８）への移行時に発生するターンオン損失Ｅｏｎ、状態Ｘから次状態への移行時に発生するターンオフ損失Ｅｏｆｆ及びリカバリー損失Ｅｒｒを、状態Ｘにおける損失として取り扱ったものである。 From FIGS. 13-1 and 13-2, when the old control process and the new control process are performed, the turn-on loss Eon, the turn-off loss Eoff, the conduction loss Esat, the diode conduction loss Ef, and the recovery loss Err are generated. When the number of times is counted, the number of occurrences of each loss when the old control process is performed is as shown in FIG. 15A. Further, the number of occurrences of each loss when the new control processing is performed is as shown in FIG. 15B. Note that the number of occurrences of each loss shown in these figures is also the turn-on loss Eon that occurs at the time of transition to the state X (X = 1 to 8) and the turn-off loss E off that occurs at the time of transition from the state X to the next state. The recovery loss Err is treated as a loss in the state X.
図１５Ａ及び図１５Ｂから明らかなように、インバータ瞬時出力電流の符号が変わる場合、新制御処理を行えば、スイッチング素子と環流ダイオードの導通損失の合計は変わらないが、スイッチング損失（ターンオン損失、ターンオフ損失及びリカバリー損失）を総計で８回低減することができる。 As apparent from FIGS. 15A and 15B, when the sign of the inverter instantaneous output current changes, the total conduction loss of the switching element and the freewheeling diode does not change if the new control process is performed, but the switching loss (turn-on loss, turn-off loss) Loss and recovery loss) can be reduced eight times in total.
そして、新制御処理によれば、上記したように、インバータ瞬時出力電流が０以上である場合にも、インバータ瞬時出力電流が０未満である場合にも、旧制御処理よりもインバータ回路１２を効率的に（損失が少ない形で）動作させることができる。従って、新制御処理によれば、常に、旧制御処理よりもインバータ回路１２を効率的に（損失が少ない形で）動作させることができることになる。 According to the new control process, as described above, the inverter circuit 12 is more efficient than the old control process even when the inverter instantaneous output current is 0 or more and when the inverter instantaneous output current is less than 0. Can be operated (with little loss). Therefore, according to the new control process, the inverter circuit 12 can always be operated more efficiently (with less loss) than the old control process.
また、新制御処理によれば、デッドタイム補償量を低減することも可能となる。 Also, according to the new control process, it is possible to reduce the dead time compensation amount.
具体的には、新制御処理は、上記した２μｓのデッドタイム（“条件５”参照）を設けるために、各スイッチング素子のゲートに供給する各パルスの前縁側及び後縁側を、１μｓずつ削減する処理となっている。 Specifically, the new control process reduces the leading edge side and the trailing edge side of each pulse supplied to the gate of each switching element by 1 μs in order to provide the above-described dead time of 2 μs (see “Condition 5”). It is processing.
旧制御処理も、各スイッチング素子のゲートに供給する各パルスの前縁側及び後縁側を、１μｓずつ削減する処理であると仮定すると、インバータ瞬時出力電流が０以上である場合に、図７−１及び図７−２における説明図（Ａ１）〜（Ａ８）のように電流経路が時間変化する旧制御処理では、状態１から状態２への遷移時に、本来、ＤＤＶが出力されるべきであるにも拘わらず、−ＤＤＶが出力される時間が１μｓ存在することになる。また、状態２から状態３への遷移時に、本来、０Ｖが出力されるべきであるにも拘わらず、−ＤＤＶが出力される時間が１μｓ存在することにもなる。他の各遷移についても同様に考えていくと、旧制御処理では、インバータ瞬時出力電流が０以上である場合、図１６Ａに示したように、デッドタイムによる出力の変化分を補償するために、トータルで“ＤＤＶ×８μｓ”分のデッドタイム補償を行う必要があることになる。 Assuming that the old control process is also a process of reducing the leading edge side and the trailing edge side of each pulse supplied to the gate of each switching element by 1 μs, when the inverter instantaneous output current is 0 or more, FIG. In the old control process in which the current path changes with time as in the explanatory diagrams (A1) to (A8) in FIG. 7-2, the DDV should be output at the time of transition from the state 1 to the state 2. Nevertheless, the time for outputting -DDV is 1 μs. Further, at the time of transition from the state 2 to the state 3, although 0V should be output originally, the time for outputting -DDV is 1 μs. Considering the other transitions in the same way, in the old control process, when the inverter instantaneous output current is 0 or more, as shown in FIG. 16A, in order to compensate for the change in output due to the dead time, It is necessary to perform dead time compensation for “DDV × 8 μs” in total.
一方、新制御処理では、インバータ瞬時出力電流が０以上である場合、図７−１及び図７−２における説明図（Ｂ１）〜（Ｂ８）のように電流経路が時間変化する。従って、新制御処理では、インバータ瞬時出力電流が０以上である場合、図１６Ｂに示したように、デッドタイムによる出力の変化分を補償するために、トータルで“ＤＤＶ×４μｓ”分のデッドタイム補償を行えばよいことになる。 On the other hand, in the new control process, when the inverter instantaneous output current is 0 or more, the current path changes with time as shown in the explanatory diagrams (B1) to (B8) in FIGS. Therefore, in the new control process, when the instantaneous output current of the inverter is 0 or more, as shown in FIG. 16B, the total dead time of “DDV × 4 μs” is used to compensate for the change in output due to the dead time. Compensation can be performed.
また、インバータ瞬時出力電流が０未満である場合、旧制御処理では、図１１−１及び図１１−２における説明図（Ａ１）〜（Ａ８）のように電流経路が時間変化し、新制御処理では、図１１−１及び図１１−２における説明図（Ｂ１）〜（Ｂ８）のように電流経路が時間変化する。従って、インバータ瞬時出力電流が０未満である場合、旧制御処理では、図１７Ａに示したように、デッドタイムによる出力の変化分を補償するために、トータルで“−ＤＤＶ×８μｓ”分のデッドタイム補償を行う必要があることになる。一方、新制御処理では、インバータ瞬時出力電流が０未満である場合、図１７Ｂに示したように、
デッドタイムによる出力の変化分を補償するために、トータルで“−ＤＤＶ×４μｓ”分のデッドタイム補償を行えばよいことになる。
Further, when the inverter instantaneous output current is less than 0, in the old control process, the current path changes with time as shown in the explanatory diagrams (A1) to (A8) in FIGS. Then, the current path changes over time as shown in the explanatory diagrams (B1) to (B8) in FIGS. Therefore, when the inverter instantaneous output current is less than 0, in the old control process, as shown in FIG. 17A, in order to compensate for the change in output due to the dead time, a total of “−DDV × 8 μs” dead It is necessary to perform time compensation. On the other hand, in the new control process, when the inverter instantaneous output current is less than 0, as shown in FIG.
In order to compensate for the change in the output due to the dead time, the dead time compensation for “−DDV × 4 μs” may be performed in total.
また、インバータ瞬時出力電流の符号が変わる場合、旧制御処理では、図１３−１及び図１３−２における説明図（Ａ１ａ）〜（Ａ８）のように電流経路が時間変化し、新制御処理では、図１３−１及び図１３−２における説明図（Ｂ１ａ）〜（Ｂ８）のように電流経路が時間変化する。従って、インバータ瞬時出力電流の符号が変わる場合、旧制御処理では、図１８Ａに示したように、デッドタイムによる出力の変化分を補償する必要はないことになる。また、新制御処理でも、図１８Ｂに示したように、デッドタイムによる出力の変化分を補償する必要はないことになる。 Also, when the sign of the inverter instantaneous output current changes, in the old control process, the current path changes over time as shown in the explanatory diagrams (A1a) to (A8) in FIGS. 13-1 and 13-2. The current paths change with time as shown in the explanatory diagrams (B1a) to (B8) in FIGS. 13-1 and 13-2. Therefore, when the sign of the inverter instantaneous output current changes, the old control process does not need to compensate for the change in output due to the dead time, as shown in FIG. 18A. Even in the new control process, as shown in FIG. 18B, it is not necessary to compensate for the change in output due to the dead time.
以上の説明から明らかなように、新制御処理は、旧制御処理よりも、デッドタイムによる出力の変化分を補償するために必要とされるデッドタイム補償量が少ない処理となっている。そして、デッドタイム補償を行うためのエネルギーは、ＤＤＶから供給されるのであるから、新制御処理によれば、デッドタイム補償のために消費されるＤＤＶが少ない分、ＤＤＶが低くても、インバータ回路１２を問題なく機能させることができる。そのため、電力変換装置１０（パワーコンディショナ）は、動作可能であると判断する太陽電池３５の最小出力電圧をより低く設定したものとなっている。 As is clear from the above description, the new control process is a process that requires less dead time compensation to compensate for the change in output due to the dead time than the old control process. And since the energy for performing the dead time compensation is supplied from the DDV, according to the new control process, the amount of DDV consumed for the dead time compensation is small. 12 can function without problems. Therefore, the power converter 10 (power conditioner) is set to a lower minimum output voltage of the solar cell 35 that is determined to be operable.
最後に、制御部３０が行うデッドタイム補償処理について説明する。
制御部３０は、上記した制御処理と共に、デッドタイム補償処理を行う。上記したように、制御部３０が行う制御処理は、１制御処理中のインバータ瞬時出力電流が０以上である場合（つまり、比較的に大きな正の電流を出力すべき場合）には、“ＤＤＶ×４μｓ”分のデッドタイム補償を行えばよく、１制御処理中のインバータ瞬時出力電流が０未満である場合（つまり、比較的に大きな負の電流を出力すべき場合）には、“−ＤＤＶ×４μｓ”分のデッドタイム補償処理を行えばよいものである。
Finally, the dead time compensation process performed by the control unit 30 will be described.
The control unit 30 performs dead time compensation processing together with the control processing described above. As described above, the control process performed by the control unit 30 is “DDV” when the inverter instantaneous output current during one control process is 0 or more (that is, when a relatively large positive current should be output). × 4 mu s "may be performed fraction of dead time compensation, if the inverter instantaneous output current during first control process is less than 0 (i.e., when to output a large negative current relatively), the" A dead time compensation process corresponding to -DDV × 4 μs ”may be performed.
そのため、制御部３０は、図１９に模式的に示したように、出力電流が所定の閾値（＞０）である場合には、“ＤＤＶ×４μｓ”分のデッドタイム補償を行い、出力電流が所定の閾値（＜０）である場合には、“−ＤＤＶ×４μｓ”分のデッドタイム補償を行い、出力電流が“０”近傍である場合には、出力電流に比例した量のデッドタイム補償を行うように構成されている。 Therefore, as schematically shown in FIG. 19, when the output current is a predetermined threshold value (> 0), the control unit 30 performs dead time compensation for “DDV × 4 μs”, and the output current is When the predetermined threshold value (<0) is satisfied, dead time compensation for “−DDV × 4 μs” is performed. When the output current is near “0”, the dead time compensation is proportional to the output current. Is configured to do.
以上、説明したように、本実施形態に係る電力変換装置１０の制御部３０は、上記条件１〜６を満たすように、インバータ回路１２内の各スイッチング素子をＯＮ／ＯＦＦする制御処理を繰り返す。従って、本実施形態に係る電力変換装置１０によれば、従来よりも効率的にインバータ回路１２（ＨＥＲＩＣ型回路）を動作させることができる。 As described above, the control unit 30 of the power conversion device 10 according to the present embodiment repeats the control process of turning on / off each switching element in the inverter circuit 12 so as to satisfy the above conditions 1 to 6. Therefore, according to the power conversion device 10 according to the present embodiment, the inverter circuit 12 (HERIC type circuit) can be operated more efficiently than in the past.
《変形形態》
上記した実施形態に係る電力変換装置１０は、各種の変形を行えるものである。例えば、スイッチング素子ＵＨ及びＷＬをオフとしてからスイッチング素子ＵＳをオンとするまでの時間、スイッチング素子ＷＳをオフとしてからスイッチング素子ＵＬ及びＷＨをオンとするまでの時間、スイッチング素子ＵＬ及びＷＨをオフとしてからスイッチング素子ＷＳをオンとするまでの時間、スイッチング素子ＵＳをオフとしてからスイッチング素子ＵＨ及びＷＬをオンとするまでの時間が、同一ではない装置に、電力変換装置１０を変形してもよい。
<Deformation>
The power conversion device 10 according to the above-described embodiment can perform various modifications. For example, the time from turning off the switching elements UH and WL to turning on the switching element US, the time from turning off the switching element WS to turning on the switching elements UL and WH, and turning off the switching elements UL and WH. time to turn on the switching element WS from time from turning off the switching element US until turning on the switching elements UH and WL is the device not identical, may be modified power conversion apparatus 10.
制御部３０を、出力電流が“０”近傍である場合に、出力電流が増加するにつれ、階段状にデッドタイム補償量が増加していくデッドタイム補償処理を行うものに変形してもよい。また、電力変換装置１０から、デッドタイム補償を行う機能を取り除いておいてもよ
いことや、電力変換装置１０を、パワーコンディショナではない装置に変形してもよいことなどは、当然のことである。
The control unit 30 may be modified to perform a dead time compensation process in which the dead time compensation amount increases stepwise as the output current increases when the output current is near “0”. In addition, it is a matter of course that the function for performing the dead time compensation may be removed from the power conversion device 10, or the power conversion device 10 may be transformed into a device that is not a power conditioner. is there.
１０ 電力変換装置
１１ 昇圧回路
１２ インバータ回路
１５、１６、１７ コンデンサ
１８ リアクトル
２１、２２ 出力端子
２３ｐ、２３ｎ 入力端子
２５ｃ、２６ｃ 接続点
２５ 第１レグ
２６ 第２レグ
２７ 短絡回路
３０ 制御部
３５ 太陽電池
４０ 負荷
DESCRIPTION OF SYMBOLS 10 Power converter 11 Booster circuit 12 Inverter circuit 15, 16, 17 Capacitor 18 Reactor 21, 22 Output terminal 23p, 23n Input terminal 25c, 26c Connection point 25 1st leg 26 2nd leg 27 Short circuit 30 Control part 35 Solar cell 40 load
Claims (4)
ハイサイドスイッチング素子である第１スイッチング素子とローサイドスイッチング素子である第２スイッチング素子とを含む第１レグと、ハイサイドスイッチング素子である第３スイッチング素子とローサイドスイッチング素子である第４スイッチング素子とを含む第２レグとを有し、前記第１レグの前記第１スイッチング素子と前記第２スイッチング素子の接続点である第１接続点が前記第１出力端子と接続され、前記第２レグの前記第３スイッチング素子と前記第４スイッチング素子の接続点である第２接続点が前記第２出力端子と接続されたフルブリッジインバータ回路と、
前記第１接続点と前記第２接続点との間を短絡可能な短絡回路であって、前記第２接続点側から前記第１接続点側へ流れる電流をオン／オフ可能な第５スイッチング素子と、前記第１接続点側から前記第２接続点側へ流れる電流をオン／オフ可能な第６スイッチング素子とを含む短絡回路と、
前記フルブリッジインバータ回路及び前記短絡回路内の各スイッチング素子のオン／オフ制御を行う制御部であって、前記第５スイッチング素子がオンとなっており、且つ、前記第６スイッチング素子がオフとなっている期間中に、前記第２スイッチング素子及び前記第３スイッチング素子をオンとし、前記第５スイッチング素子がオフとなっており、且つ、前記第６スイッチング素子がオンとなっている期間中に、前記第１スイッチング素子及び前記第４スイッチング素子をオンとし、前記第１及び第４スイッチング素子がオフとなった後、且つ、前記第６スイッチング素子がオフとなる前に、前記第５スイッチング素子をオンとし、前記第２及び第３スイッチング素子がオフとなった後、且つ、前記第５スイッチング素子がオフとなる前に、前記第６スイッチング素子をオンとする制御処理を繰り返す制御部と、
を備えることを特徴とする電力変換装置。 A first output terminal and a second output terminal to which a load is connected;
A first leg including a first switching element that is a high-side switching element and a second switching element that is a low-side switching element; a third switching element that is a high-side switching element; and a fourth switching element that is a low-side switching element. A first connection point that is a connection point of the first switching element and the second switching element of the first leg is connected to the first output terminal, and the second leg includes the second leg. A full bridge inverter circuit in which a second connection point, which is a connection point of the third switching element and the fourth switching element, is connected to the second output terminal;
A short circuit that can short-circuit between the first connection point and the second connection point, and a fifth switching element that can turn on / off a current flowing from the second connection point side to the first connection point side. A short circuit including a sixth switching element capable of turning on / off a current flowing from the first connection point side to the second connection point side;
A control unit that performs on / off control of each switching element in the full bridge inverter circuit and the short circuit, wherein the fifth switching element is turned on and the sixth switching element is turned off. During the period when the second switching element and the third switching element are turned on, the fifth switching element is turned off, and the sixth switching element is turned on, The fifth switching element is turned on after the first switching element and the fourth switching element are turned on, and after the first and fourth switching elements are turned off and before the sixth switching element is turned off. After turning on, the second and third switching elements are turned off, and before the fifth switching element is turned off A control unit for repeating the control process for turning on the sixth switching element,
A power conversion device comprising:
ことを特徴とする請求項１に記載の電力変換装置。 The control process turns on the fifth switching element after a first predetermined time after turning off the first and fourth switching elements, and turns on the second and second switching elements after a second predetermined time after turning off the sixth switching element. The third switching element is turned on, the sixth switching element is turned on after a third predetermined time after the second and third switching elements are turned off, and the first switching element is turned on after the fourth predetermined time after the fifth switching element is turned off. The power conversion device according to claim 1, wherein the power switching device is a process of turning on the fourth switching element.
ことを特徴とする請求項２に記載の電力変換装置。 The control unit performs a dead time compensation process for compensating for an output waveform distortion caused by providing the first to fourth predetermined times between the control timings of the switching elements together with the control process.
The power conversion device according to claim 2.
ハイサイドスイッチング素子である第１スイッチング素子とローサイドスイッチング素子である第２スイッチング素子とを含む第１レグと、ハイサイドスイッチング素子である第３スイッチング素子とローサイドスイッチング素子である第４スイッチング素子とを含む第２レグとを有し、前記第１レグの前記第１スイッチング素子と前記第２スイッチング素子の接続点である第１接続点が前記第１出力端子と接続され、前記第２レグの前記第３スイッチング素子と前記第４スイッチング素子の接続点である第２接続点が前記第２出力端子と接続されたフルブリッジインバータ回路と、
前記第１接続点と前記第２接続点との間を短絡可能な短絡回路であって、前記第２接続点側から前記第１接続点側へ流れる電流をオン／オフ可能な第５スイッチング素子と、前記第１接続点側から前記第２接続点側へ流れる電流をオン／オフ可能な第６スイッチング
素子とを含む短絡回路と、
を備える電力変換装置の制御方法であって、
コンピュータが、
前記第５スイッチング素子がオンとなっており、且つ、前記第６スイッチング素子がオフとなっている期間中に、前記第２スイッチング素子及び前記第３スイッチング素子をオンとし、前記第５スイッチング素子がオフとなっており、且つ、前記第６スイッチング素子がオンとなっている期間中に、前記第１スイッチング素子及び前記第４スイッチング素子をオンとし、前記第１及び第４スイッチング素子がオフとなった後、且つ、前記第６スイッチング素子がオフとなる前に、前記第５スイッチング素子をオンとし、前記第２及び第３スイッチング素子がオフとなった後、且つ、前記第５スイッチング素子がオフとなる前に、前記第６スイッチング素子をオンとする制御処理を繰り返す、
ことを特徴とする電力変換装置の制御方法。 A first output terminal and a second output terminal to which a load is connected;
A first leg including a first switching element that is a high-side switching element and a second switching element that is a low-side switching element; a third switching element that is a high-side switching element; and a fourth switching element that is a low-side switching element. A first connection point that is a connection point of the first switching element and the second switching element of the first leg is connected to the first output terminal, and the second leg includes the second leg. A full bridge inverter circuit in which a second connection point, which is a connection point of the third switching element and the fourth switching element, is connected to the second output terminal;
A short circuit that can short-circuit between the first connection point and the second connection point, and a fifth switching element that can turn on / off a current flowing from the second connection point side to the first connection point side. A short circuit including a sixth switching element capable of turning on / off a current flowing from the first connection point side to the second connection point side;
A method for controlling a power conversion device comprising:
Computer
While the fifth switching element is on and the sixth switching element is off, the second switching element and the third switching element are turned on, and the fifth switching element is turned on. The first switching element and the fourth switching element are turned on and the first and fourth switching elements are turned off while the sixth switching element is turned on. And after the sixth switching element is turned off, the fifth switching element is turned on, and after the second and third switching elements are turned off, and the fifth switching element is turned off. The control process for turning on the sixth switching element is repeated before
A method for controlling a power conversion device.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017145321A JP6394760B1 (en) | 2017-07-27 | 2017-07-27 | Power converter and control method of power converter |
| TW107106379A TWI650928B (en) | 2017-07-27 | 2018-02-26 | Power conversion device and control method of power conversion device |
| PCT/JP2018/007145 WO2019021517A1 (en) | 2017-07-27 | 2018-02-27 | Power conversion device and power conversion device control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017145321A JP6394760B1 (en) | 2017-07-27 | 2017-07-27 | Power converter and control method of power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6394760B1 true JP6394760B1 (en) | 2018-09-26 |
| JP2019030075A JP2019030075A (en) | 2019-02-21 |
Family
ID=63668497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017145321A Active JP6394760B1 (en) | 2017-07-27 | 2017-07-27 | Power converter and control method of power converter |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6394760B1 (en) |
| TW (1) | TWI650928B (en) |
| WO (1) | WO2019021517A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020152900A1 (en) * | 2019-01-22 | 2021-12-02 | 住友電気工業株式会社 | Power converter and its control method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110932588B (en) * | 2019-12-27 | 2021-02-26 | 西南交通大学 | Improved HERIC photovoltaic inverter and modulation method thereof |
| CN115296556B (en) * | 2022-07-15 | 2024-07-05 | 华为数字能源技术有限公司 | Inverter and control method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105588A1 (en) * | 2010-02-26 | 2011-09-01 | 三洋電機株式会社 | Power conversion apparatus, grid connection apparatus, and grid connection system |
| JP2016171631A (en) * | 2015-03-11 | 2016-09-23 | パナソニックＩｐマネジメント株式会社 | Power conversion circuit and power conversion device using the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI296460B (en) * | 2006-01-18 | 2008-05-01 | Univ Yuan Ze | High-performance power conditioner for clean energy with low input voltage |
| JP5048149B2 (en) * | 2010-10-19 | 2012-10-17 | Ｔｈｋ株式会社 | Measuring apparatus and measuring method |
| JP6201613B2 (en) * | 2013-10-11 | 2017-09-27 | オムロン株式会社 | INVERTER DEVICE, POWER CONDITIONER, POWER GENERATION SYSTEM, AND INVERTER DEVICE CONTROL METHOD |
| JP6303819B2 (en) * | 2014-05-29 | 2018-04-04 | 住友電気工業株式会社 | Power converter and three-phase AC power supply |
| US20180279429A1 (en) * | 2015-09-17 | 2018-09-27 | Innosys, Inc. | Solid State Lighting Systems |
-
2017
- 2017-07-27 JP JP2017145321A patent/JP6394760B1/en active Active
-
2018
- 2018-02-26 TW TW107106379A patent/TWI650928B/en not_active IP Right Cessation
- 2018-02-27 WO PCT/JP2018/007145 patent/WO2019021517A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105588A1 (en) * | 2010-02-26 | 2011-09-01 | 三洋電機株式会社 | Power conversion apparatus, grid connection apparatus, and grid connection system |
| JP2016171631A (en) * | 2015-03-11 | 2016-09-23 | パナソニックＩｐマネジメント株式会社 | Power conversion circuit and power conversion device using the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020152900A1 (en) * | 2019-01-22 | 2021-12-02 | 住友電気工業株式会社 | Power converter and its control method |
| US11404974B2 (en) | 2019-01-22 | 2022-08-02 | Sumitomo Electric Industries, Ltd. | Power converter for performing conversion from DC to AC or vice versa, and method for controlling the power converter |
| JP7192889B2 (en) | 2019-01-22 | 2022-12-20 | 住友電気工業株式会社 | Power conversion device and its control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019030075A (en) | 2019-02-21 |
| WO2019021517A1 (en) | 2019-01-31 |
| TW201911729A (en) | 2019-03-16 |
| TWI650928B (en) | 2019-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6284081B2 (en) | Inverter device | |
| CN106663940B (en) | Three-class power topology | |
| JP6394760B1 (en) | Power converter and control method of power converter | |
| JP5842108B2 (en) | Power conversion device, grid interconnection device, and grid interconnection system | |
| KR20140079706A (en) | Power supply device | |
| EP2728734A1 (en) | A three-level neutral-point-clamped inverter | |
| JP6702209B2 (en) | Power converter | |
| US20120019230A1 (en) | Dc/dc converter circuit and method for controlling a dc/dc converter circuit | |
| US9705422B2 (en) | System and method for soft switching power inversion | |
| US20140119088A1 (en) | Three-level inverter and power supply equipment | |
| JP2015061322A (en) | Power conversion device | |
| EP4135183A1 (en) | Alternating-current power supply circuit, control method therefor, and alternating-current power supply | |
| US20190288515A1 (en) | Power conditioner | |
| EP2662966B1 (en) | Three-level inverter | |
| JP2002238257A (en) | Control method for resonance dc-dc converter | |
| CN112383219B (en) | Three-level booster circuit and control method thereof | |
| CN104716816A (en) | Power conversion device, isolation driving circuit and isolation driving method | |
| JP7192889B2 (en) | Power conversion device and its control method | |
| CN104201869A (en) | Dead-zone compensation method for parabolic current control | |
| KR20220096958A (en) | Switching operation method and an inverter device for grid connection considering transformer magnetization | |
| JP2018201336A (en) | Power conversion device | |
| WO2021085514A1 (en) | Power conversion device | |
| WO2021085515A1 (en) | Power conversion device | |
| CN111555630B (en) | DC/DC converter and synchronous rectification control method and device thereof | |
| JP5924165B2 (en) | Driving device for driven switching element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180813 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6394760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |