JP6381161B2 - 冗長電力接続を伴うパワーオーバーデータラインシステム - Google Patents

Description

（関連出願の相互参照）
本願は、Ｄａｖｉｄ Ｍ．Ｄｗｅｌｌｅｙらによって２０１６年４月２０日に出願された米国仮出願第６２／３２５，３６４号に対する優先権を主張するものであり、該仮出願は、参照により本明細書中に援用される。

（発明の分野）
本発明は、パワーオーバーイーサネット（登録商標）（ＰｏＥ）およびパワーオーバーデータライン（ＰｏＤＬ）等のシステムに関し、該システムでは、ＤＣ電力は、差動データラインを介して伝送され、ルーチンは、フル電圧がデータラインに適用される前に実行される。本発明は、相互接続された電力供給機器（ＰＳＥ）および給電されるデバイス（ＰＤ）のシステムに特に関係しており、該システムは、システムの信頼性を向上させるために、冗長電力およびデータ経路を用いる。

（背景）
遠隔機器に給電するためのデータラインを介して電力を伝送することは公知である。パワーオーバーイーサネット（登録商標）（ＰｏＥ）は、そのようなシステムの例である。ＰｏＥでは、限定された電力がイーサネット（登録商標）スイッチからイーサネット（登録商標）接続された機器（例えば、ＶｏＩＰ電話、ＷＬＡＮトランスミッタ、セキュリティカメラ等）に伝送される。イーサネット（登録商標）スイッチからのＤＣ電力は、標準ＣＡＴ−５ケーブリングにおける２組のツイストペアワイヤを介して伝送される。ＤＣ共通モード電圧はデータに影響しないので、同じ２組のツイストペアワイヤはまた、差動データ信号を伝導し得る。このようにして、給電されるデバイス（ＰＤ）に対して何らかの外部電源を提供することの必要性が排除され得る。ＰｏＥに対する標準は、ＩＥＥＥ８０２．３において制定されており、これは、参照により本明細書中に援用される。ＣＡＴ−５ケーブルは、４つのツイストワイヤペアであり、ワイヤペアのうちの２つは、典型的には用いられない。

より最近の開発は、パワーオーバーデータライン（ＰｏＤＬ）と呼ばれ、１つのみのツイストワイヤペアが差動イーサネット（登録商標）データおよびＤＣ電力の両方を搬送する。そのようなシステムはまた、ＰＳＥおよびＰＤを用いる。ＰｏＤＬは、特に、最小限のワイヤリングが必要とされていることに起因して、自動車に対して魅力的である。任意の電子デバイスは、ＰｏＤＬシステムによって給電され得る。自動車内のツイストワイヤペアによって伝送されるＤＣ電圧は、通常１２ボルトであり得る。ＩＥＥＥは、ＰｏＤＬに対して８０２．３ｂｕ標準を開発した。

ＰｏＥおよびＰｏＤＬの両方において、フルＤＣ電圧がワイヤに適用される前に行われる低電力検出フェーズが存在する。検出フェーズは、ＰＤがＰｏＥおよびＰｏＤＬに対して互換性があることを示すＰＤからのシグネチャを探す。また、検出フェーズに続く低電力分類フェーズが存在し、該フェーズでは、ＰＤの電力要求が伝達される。そして、ＰＳＥは、それが要求された電力を供給可能であることを決定した後、電源とワイヤとの間に結合されたスイッチを閉鎖することにより、フルＤＣ電圧を供給する。種々のルーチンを実行し、スイッチを閉鎖してフルＤＣ電圧をワイヤに適用し、そして障害を検出する、ＰｏＥに対するコントローラＩＣが、市販されている。

ＰｏＥおよびＰｏＤＬは、ＰＳＥおよび各ＰＤから通じている低減されたワイヤリングに起因して、自動車（および他の用途）において用いることに有利であるが、信頼性を向上させながらも要求されるワイヤリングをさらに低減することが望ましくあり得る。

一実施形態において、給電データ通信システムは、ＰｏＤＬシステムであることが想定されている。全てのＤＣ電圧は、ＤＣ結合インダクタを介してワイヤに結合され、ＰＨＹ（差動イーサネット（登録商標）データを処理するための物理層デバイス）の全体は、直列キャパシタを介してワイヤに結合される。ＤＣ電圧は、ＭＯＳＦＥＴ等のスイッチを介してワイヤに選択的に結合される。

マスターＰＳＥは、自動車のバッテリ等の電源からＤＣ電圧を受信する。マスターＰＳＥは、第１ツイストワイヤペアに接続するための第１ポートと、第２ツイストワイヤペアに接続するための第２ポートとを有する。スレーブＰＤの直列リングは、マスターＰＳＥの第１ポートに結合された端部スレーブＰＤを含み、マスターＰＳＥの第２ポートに結合された他端部スレーブＰＤを有する。各スレーブＰＤは、同一のポート対を有し、各ポートは、データおよびＤＣ電力を送信または受信し得る。１つのポートは、上流のスレーブＰＤに結合されており、他のポートは、下流のスレーブＰＤに結合されている。

一実施形態において、システムは、いかなる障害もなしに動作し、ＤＣ電力は、スレーブＰＤのリングの周りの時計回り方向において流れ、マスターＰＳＥは、マスターＰＳＥの第１ポートに接続された「右」端部スレーブＰＤに対する低電力検出ルーチンを実行すると想定する。シグネチャが検出された場合、マスターＰＳＥは、フルＤＣ電圧を「右」端部スレーブＰＤに接続するために、「右」スイッチを閉鎖する。そして、スレーブＰＤは起動し、また、その隣接するスレーブＰＤに対する検出ルーチンを実行する。シグネチャが検出された場合、「右」端部スレーブＰＤは、フルＤＣ電圧を隣接するスレーブＰＤに結合するために、そのスイッチを閉鎖する。この連続検出および起動プロセスは、リング内のスレーブＰＤの全体に対して、それらがすべて起動されるまで、実行される。事実上、各スレーブＰＤは、検出ルーチンを実行し、下流のスレーブＰＤが正しいシグネチャを伝達した後にのみ、そのスイッチを閉鎖するので、ＰＤおよびＰＳＥの両方として動作する。シグネチャは、ワイヤにわたる２５ｋオームの抵抗であり得る。スレーブＰＤの全体に対する全体の検出および始動プロセスは、関与しているスレーブＰＤの数に依存して、１秒〜数秒のオーダーであり得る。

「左」端部スレーブＰＤは、マスターＰＳＥに隣接しており、その第２ポートに接続されている。「左」端部スレーブＰＤは、最後に起動され、そしてそれは、その第２ポートにおけるマスターＰＳＥに対して検出ルーチンを実行し、そして、マスターＰＳＥの第２ポートにつながっているワイヤに対してＤＣ電圧を結合することが続く。このようにして、マスターＰＳＥはまた、隣接するスレーブＰＤにシグネチャ（例えば、２５ｋオーム）を提供し、スレーブＰＤが、ＤＣ電圧をマスターＰＳＥの第２ポートに結合することを把握することを可能にするので、ＰＤとしても機能する。

マスターＰＳＥは、そして、その第２ポートにおいてＤＣ電圧の存在を検出し、リングに沿って障害がないことを把握する。システムは、そして、通常の態様で動作させられる。

リングに沿って開回路または短絡回路が存在する場合、マスターＰＳＥは、所定の時間内にその第２ポートにおいてＤＣ電圧を受信しないことがあり得、電力をその第１ポートおよび第２ポートに供給し得、その結果、ＤＣ電圧が、時計回り方向および反時計周り方向の両方においてスレーブＰＤに連続的に適用される。スレーブＰＤおよびマスターＰＳＥの各々は、２組の同一のポートを有しているので、ＤＣ電力およびデータは、リングに沿っていずれの方向にも流れ得る。

短絡回路または開回路が、リング内の２つのスレーブＰＤの間に存在する場合、検出ルーチンは失敗し得、検出ルーチンを実行しているスレーブＰＤは、いかなるＤＣ電圧も失敗したワイヤリングに結合されないように、そのスイッチを開放したままにし得る。同様に、障害ワイヤの他端部上のスレーブＰＤは、他の検出に由来するＤＣ電圧によって起動させられ得、そしてまた、隣接する下流のスレーブＰＤに対して検出ルーチンを実行し得る。この検出ルーチンはまた、失敗であり得、スレーブＰＤは、ＤＣ電圧を障害ワイヤに供給しないように、そのスイッチを開放したままにし得る。このようにして、障害は、スレーブＰＤの間でそれらの開放スイッチによって隔絶され、ＤＣ電力は、時計回り方向および反時計まわり方向の両方において、スレーブＰＤの全体に提供される。

関連する実施形態において、ＰＤは、リング内で接続されていないが、第１マスターＰＳＥと第２マスターＰＳＥとの間で直列に接続されている。プロセスは、上述のプロセスに類似しており、第１マスターＰＳＥは、ＤＣ電圧を１つの方向におけるスレーブＰＤの全体に供給する。各スレーブＰＤは、ＤＣ電圧を下流のスレーブＰＤに結合する前に、検出ルーチンを実行する。第２マスターＰＳＥが、ＤＣ電圧がスレーブＰＤの全体に対して連続的に適用されたことを検出した場合、システムは、通常に動作する。第２マスターＰＳＥが、ＤＣ電圧がスレーブＰＤの全体に対して所定の時間内に適用されたことを検出しない場合、それは、検出ルーチンを実行した後、その隣接するスレーブＰＤにＤＣ電圧を適用し得る。このようにして、ワイヤ障害は、２つのスレーブＰＤの間で隔絶され、スレーブＰＤの全体はなおも、依然として、２つの検出に由来するＤＣ電圧により、給電され得る。

本発明は、ＰｏＥシステム、ＰｏＤＬシステム、および他の関連するシステムに対して適用され得る。
本発明は、例えば、以下を提供する。
（項目１）
給電されるデータ通信システムであって、
第１ポートおよび第２ポートを有するマスターデバイスであって、上記マスターデバイスは、電圧源から上記第１ポートにＤＣ電圧を適用するように構成されている、マスターデバイスと、
複数のスレーブデバイスであって、各スレーブデバイスは、第３ポートおよび第４ポートを有する、複数のスレーブデバイスと、
上記マスターデバイスの上記第１ポートおよび上記第２ポートの間のリングにおいて、上記スレーブデバイスを上記マスターデバイスに、上記スレーブデバイスの第３ポートおよび第４ポートを介して直列接続しているコンダクタであって、第１端部スレーブデバイスは、上記マスターデバイスの上記第１ポートに結合されており、第２端部スレーブデバイスは、上記マスターデバイスの上記第２ポートに結合されており、上記コンダクタは、上記ＤＣ電圧およびデータを同時に搬送するように構成されている、コンダクタと
を含み、
上記複数のスレーブデバイスは、上記スレーブデバイスにおけるスイッチを閉鎖することにより、上記リングの周りの第１方向における隣接する下流のスレーブデバイスにＤＣ電圧を連続的に適用することにより、上記第１端部スレーブデバイスから開始し、上記第２端部スレーブデバイスで終了するように、連続的に起動されるように構成されており、
上記マスターデバイスは、上記マスターデバイスの上記第２ポートにおける上記ＤＣ電圧の存在を検出することにより、上記ＤＣ電圧が上記スレーブデバイスの全体に連続的に適用されたかどうかを検出するように構成されており、上記マスターデバイスが上記第２ポートにおける上記ＤＣ電圧の存在を検出しない場合、上記マスターデバイスは、上記第１ポートおよび上記第２ポートの両方に上記ＤＣ電圧を適用し、上記スレーブデバイスの上記リングの周りの上記第１方向および第２方向の両方において上記スレーブデバイスを連続的に起動するように構成されている、システム。
（項目２）
上記スレーブデバイスおよび上記マスターデバイスは、上記隣接する下流のスレーブデバイスに上記ＤＣ電圧を適用する前に、上記隣接する下流のスレーブデバイスに対する検出ルーチンを実行するように構成されている、上記項目に記載のシステム。
（項目３）
上記スレーブデバイスは、上記隣接する下流のスレーブデバイスにおけるシグネチャインピーダンスの存在を検出することによって、上記検出ルーチンを実行し、そして、上記ＤＣ電圧を上記隣接する下流のデバイスに適用するように構成されている、上記項目のいずれか一項に記載のシステム。
（項目４）
上記マスターデバイスは、上記ＤＣ電圧を上記第１ポートに結合された上記コンダクタに接続するために、上記第１ポートに結合された第１スイッチを含み、そして、上記ＤＣ電圧を上記第２ポートに結合された上記コンダクタに接続するために、上記第２ポートに結合された第２スイッチを含む、上記項目のいずれか一項に記載のシステム。
（項目５）
上記マスターデバイスは、上記第１スイッチおよび上記第２スイッチの開放および閉鎖を制御し、それぞれ、上記第１ポートおよび上記第２ポートに上記ＤＣ電圧を適用するように構成されたマスターコントローラを含む、上記項目のいずれか一項に記載のシステム。
（項目６）
上記スレーブデバイスは、関連付けられたスレーブデバイスに上記ＤＣ電圧を結合し、上記関連付けられたスレーブデバイスを起動するために、上記第３ポートに結合された第３スイッチを含み、上記スレーブデバイスは、下流のスレーブデバイスを起動するために、上記コンダクタに上記ＤＣ電圧を結合するために、上記第４ポートに結合された第４スイッチをさらに含む、上記項目のいずれか一項に記載のシステム。
（項目７）
上記スレーブデバイスは、上記関連付けられたスレーブデバイスに対する上記ＤＣ電圧およびそこからの上記ＤＣ電圧を伝導するように、上記第３スイッチおよび第４スイッチの開放および閉鎖を制御するように構成されたスレーブコントローラを含む、上記項目のいずれか一項に記載のシステム。
（項目８）
上記ＤＣ電圧は、インダクタを介して上記コンダクタに結合されている、上記項目のいずれか一項に記載のシステム。
（項目９）
上記スレーブデバイスの各々は、ＡＣ結合構成要素を介して上記コンダクタ上の差動データを受信するためのＰＨＹを含む、上記項目のいずれか一項に記載のシステム。
（項目１０）
上記コンダクタは、上記ＤＣ電圧および差動データの両方を搬送するツイストワイヤペアを含む、上記項目のいずれか一項に記載のシステム。
（項目１１）
上記システムは、パワーオーバーデータライン（ＰｏＤＬ）システムである、上記項目のいずれか一項に記載のシステム。
（項目１２）
上記システムは、パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムである、上記項目のいずれか一項に記載のシステム。
（項目１３）
給電されるデータ通信システムによって実行される方法であって、
マスターデバイスにより、上記マスターデバイスの第１ポートにＤＣ電圧を提供することであって、上記マスターデバイスはまた、第２ポートも有し、
各々が第３ポートおよび第４ポートを有する複数のスレーブデバイスは、上記ＤＣ電圧およびデータを同時に搬送するように構成されたコンダクタを介して上記第１ポートと上記第２ポートとの間に直列的に接続されており、第１端部スレーブデバイスが、上記マスターデバイスの上記第１ポートに結合されており、第２端部スレーブデバイスが、上記マスターデバイスの上記第２ポートに結合されている、ことと、
上記スレーブデバイスにおけるスイッチを閉鎖することにより、上記リングの周りの第１方向における隣接する下流のスレーブデバイスに上記ＤＣ電圧を連続的に適用することにより、上記第１端部スレーブデバイスから開始し、上記第２端部スレーブデバイスで終了するように、上記複数のスレーブデバイスを連続的に起動することと、
上記マスターデバイスにより、上記マスターデバイスの上記第２ポートにおける上記ＤＣ電圧の存在を検出することにより、上記ＤＣ電圧が上記スレーブデバイスの全体に連続的に適用されたかどうかを検出することと、
上記マスターデバイスが上記第２ポートにおける上記ＤＣ電圧の存在を検出しない場合、上記マスターデバイスにより、上記第１ポートおよび上記第２ポートの両方に上記ＤＣ電圧を適用し、上記スレーブデバイスの上記リングの周りの上記第１方向および第２方向の両方において上記スレーブデバイスを連続的に起動することと
を含む、方法。
（項目１４）
上記リングの周りの上記第１方向における隣接する下流のスレーブデバイスに上記ＤＣ電圧を適用する前に、上記隣接する下流のスレーブデバイスに対する検出ルーチンを実行することをさらに含む、上記項目に記載の方法。
（項目１５）
給電されるデータ通信システムであって、
第１ポートを有する第１マスターデバイスであって、上記第１マスターデバイスは、ＤＣ電圧を提供し、上記ＤＣ電圧を上記第１ポートに適用するように構成されている、第１マスターデバイスと、
第２ポートを有する第２マスターデバイスであって、上記第２マスターデバイスは、上記ＤＣ電圧を提供し、上記ＤＣ電圧を上記第２ポートに適用するように構成されている、第２マスターデバイスと、
上記第１マスターデバイスと上記第２マスターデバイスとの間に直列的に接続された複数のスレーブデバイスであって、各スレーブデバイスは、第３ポートおよび第４ポートを有する、複数のスレーブデバイスと、
上記第１マスターデバイスの上記第１ポートと上記第２マスターデバイスの上記第２ポートとの間で、それらの第３ポートおよび第４ポートを介して、上記スレーブデバイスに直列接続されたコンダクタであって、第１端部スレーブデバイスが、上記第１マスターデバイスの上記第１ポートに結合されており、第２端部スレーブデバイスが、上記第２マスターデバイスの上記第２ポートに結合されており、上記コンダクタは、上記ＤＣ電圧およびデータを同時に搬送するように構成されており、
上記複数のスレーブデバイスは、上記スレーブデバイス内のスイッチを閉鎖することにより、第１方向における隣接する下流のスレーブデバイスに上記ＤＣ電圧を連続的に適用することにより、上記第１端部スレーブデバイスから開始し、上記第２端部スレーブデバイスで終了するように、連続的に起動されるように構成されるように構成されている、コンダクタと
を含み、
上記第２マスターデバイスは、上記第２マスターデバイスの上記第２ポートにおける上記ＤＣ電圧の存在を検出することにより、上記ＤＣ電圧が上記スレーブデバイスの全体に適用されたかどうかを検出するように構成されており、上記第２マスターデバイスが上記第２ポートにおける上記ＤＣ電圧の存在を検出しない場合、上記第２マスターデバイスは、上記第２ポートに上記ＤＣ電圧を適用し、第２方向における上記スレーブデバイスを連続的に起動するように構成されている、システム。
（項目１６）
上記スレーブデバイスおよび上記第１マスターデバイスは、隣接する下流のスレーブデバイスに上記ＤＣ電圧を適用する前に、上記隣接する下流のスレーブデバイスに対する検出ルーチンを実行するように構成されている、上記項目に記載のシステム。
（項目１７）
上記第１マスターデバイスは、上記第１ポートに結合された上記コンダクタに上記ＤＣ電圧を接続するために、上記第１ポートに結合された第１スイッチを含み、上記第２マスターデバイスは、上記第２ポートに結合された上記コンダクタに上記ＤＣ電圧を接続するために、上記第２ポートに結合された第２スイッチを含む、上記項目のいずれか一項に記載のシステム。
（項目１８）
上記第１マスターデバイスは、上記第１ポートに上記ＤＣ電圧を適用するように、上記第１スイッチの開放および閉鎖を制御するように構成された第１マスターコントローラを含み、上記第２マスターデバイスは、上記第２ポートに上記ＤＣ電圧を適用するように上記第２スイッチの開放及び閉鎖を制御するように構成された第２マスターコントローラを含む、上記項目のいずれか一項に記載のシステム。
（項目１９）
上記スレーブデバイスは、関連付けられたスレーブデバイスに上記ＤＣ電圧を結合し、上記関連付けられたスレーブデバイスを起動するために、上記第３ポートに結合された第３スイッチを含み、上記スレーブデバイスは、下流のスレーブデバイスを起動するために、上記コンダクタに上記ＤＣ電圧を結合するために、上記第４ポートに結合された第４スイッチをさらに含む、上記項目のいずれか一項に記載のシステム。
（項目２０）
上記スレーブデバイスは、スレーブコントローラを含み、上記スレーブコントローラは、上記関連付けられたスレーブデバイスに対する上記ＤＣ電圧およびそこからの上記ＤＣを伝導するように、上記第３スイッチおよび第４スイッチの開放および閉鎖を制御するように構成されている、上記項目のいずれか一項に記載のシステム。
（摘要）
一実施形態において、マスターデバイスは、第１ポートおよび第２ポートを有し、最初に、該第１ポートのみにＤＣ電圧を適用する。各スレーブデバイスが第３ポートおよび第４ポートを有する複数のスレーブデバイスは、コンダクタを介してリング内のマスターデバイスに直列に接続されており、第１ポートで開始し、第２ポートで終了する。コンダクタは、ＤＣ電圧および差動データを同時に搬送する。各スレーブデバイスは、検出ルーチンを実行した後、リングの周りの第１方向における隣接する下流のスレーブデバイスにＤＣ電圧を連続的に適用する。マスターがその第２ポートにおいてＤＣ電圧の存在を検出しない場合、マスターデバイスは、ＤＣ電圧を第１ポートおよび第２ポートの両方に適用し、スレーブデバイスのリングの周りの両方向におけるスレーブデバイスを連続的に起動する。

図１は、スレーブＰＤ／ＰＳＥのリングに接続されたマスターＰＤ／ＰＳＥを図示しており、ここでは、いかなる障害も存在せず、各スレーブＰＤ／ＰＳＥが検出ルーチンを実行し、下流のスレーブＰＤ／ＰＳＥに対してＤＣ電圧を結合するためにスイッチを閉鎖した後に、ＤＣ電圧は、時計回り方向のスレーブＰＤ／ＰＳＥに対して連続的に適用される。 図２は、図１のシステムを図示しており、ここでは、ワイヤ障害が存在し、スレーブＰＤ／ＰＳＥの全体が給電され、障害セクションが開放スイッチによって隔絶されるように、マスターＰＤ／ＰＳＥは、時計回り方向および反時計まわり方向の両方において、ＤＣ電圧を供給する。 図３Ａおよび３Ｂは、それぞれ、通常動作の間における、ワイヤ障害が存在する場合における、図１および２のシステムの動作を記載するフローチャートである。 図３Ａおよび３Ｂは、それぞれ、通常動作の間における、ワイヤ障害が存在する場合における、図１および２のシステムの動作を記載するフローチャートである。 図４は、実質的に相互の鏡像である２つのポートを有する単一のスレーブＰＤ／ＰＳＥの例を図示しており、ここでは、スレーブＰＤ／ＰＳＥコントローラＩＣは、いずれかのポートに対する検出ルーチンを実行し、そして、いずれかのポートに結合されたワイヤにＤＣ電圧を結合するように、ＭＯＳＦＥＴスイッチを制御する。 図５は、図４のスレーブＰＤ／ＰＳＥコントローラＩＣにおける特定の機能ブロックを図示している。 図６は、マスターＰＤ／ＰＳＥの例を図示しており、これは、ツイストワイヤペアを介してではなく外部源（例えば、バッテリ）からＤＣ電力を受信することを除き、スレーブＰＤ／ＰＳＥに類似している。 図７は、スレーブＰＤ／ＰＳＥが２つのマスターＰＳＥの間に接続される本発明の別の実施形態を図示している。 図８は、図７のシステムを図示しているが、ここでは、２つのスレーブＰＤ／ＰＳＥの間にワイヤ障害が存在する。 図９Ａおよび９Ｂは、それぞれ、通常動作の間における、ワイヤ障害が存在する場合における、図７および８のシステムの動作を記載するフローチャートである。 図９Ａおよび９Ｂは、それぞれ、通常動作の間における、ワイヤ障害が存在する場合における、図７および８のシステムの動作を記載するフローチャートである。 同一または同等の要素は、同一数字によってラベル付けされている。

図１および２は、本発明の一実施形態にしたがうＰｏＤＬシステムを図示している。図１および２のシステムによって実行される方法が、図３Ａおよび３Ｂのフローチャートを参照して記載され得る。「ＰＤ／ＰＳＥ」または「ＰＳＥ／ＰＤ」という用語の使用は、ワイヤ障害が存在せず、ＤＣ電圧がリングの周りで時計回りに連続的に適用された場合に、各デバイスの１つの側（ＰＤ側）が、上流のデバイスから電力を受信し、各デバイスの他の側（ＰＳＥ側）が、下流デバイスにＤＣ電力を送達することを伝達している。

図１において、マスターＰＤ／ＰＳＥ１２（図６においてより詳細に示されている）は、電圧源１４から電圧を受信する。電圧源１４は、バッテリであり得る。マスターＰＤ／ＰＳＥ１２は、第１ポート１６および第２ポート１８を有する。各ポートは、ツイストワイヤペア２０における第１ワイヤに対する第１端子と、ワイヤペア２０における第２ワイヤに対する第２端子とを含む。ワイヤペア２０は、電圧源１４から全二重差動イーサネット（登録商標）データおよびＤＣ電圧を搬送する。以後詳細に記載され得るように、マスターＰＤ／ＰＳＥ１２およびスレーブＰＤ／ＰＳＥは、ＡＣデータおよびＤＣ電圧をワイヤペア２０に結合したり、それから分断したりするために、ＡＣ結合／分断構成要素およびＤＣ結合／分断構成要素を用いる。マスターＰＳ／ＰＳＥ１２は、ワイヤペア２０上の伝送のために、追加的に、マスターＰＤ／ＰＳＥ１２におけるＤＣ／ＤＣコンバータを介して、外部電圧源１４からのＤＣ電圧をより適切な電圧に変換し得る。

スレーブＰＤ／ＰＳＥは、＃１から＃ｎまでにラベル付けされており、これらがワイヤペア２０を介してそれらの電力を受信することのみを除き、マスターＰＤ／ＰＳＥ１２に類似している。スレーブＰＤ／ＰＳＥの詳細は、図４において示されている。各スレーブＰＤ／ＰＳＥは、２つの同一のポートを有しており、ここでは、データおよびＤＣ電圧の方向に依存して、１つのポートが、隣接するスレーブＰＤ／ＰＳＥ（またはマスターＰＤ／ＰＳＥ１２）からワイヤペア２０上のＡＣ信号およびＤＣ信号を受信し、他のポートは、それの他の隣接するスレーブＰＤ／ＰＳＥ（またはマスターＰＤ／ＰＳＥ１２）にＡＣ信号およびＤＣ信号を転送する。

各スレーブＰＤ／ＰＳＥおよびマスターＰＤ／ＰＳＥ１２は、ワイヤに結合された２つの別々に制御可能なハイブリッドＰＳＥ／ＰＤインターフェースを有する。ＰＳＥインターフェースとして構成された場合、ハイブリッドインターフェースのうちの１つは、左側スイッチを介して左側の隣接するスレーブＰＤ／ＰＳＥにＤＣ電圧を調達し得、その一方で、他のハイブリッドインターフェースは、右側のスイッチを介して右側の隣接するスレーブＰＤ／ＰＳＥからＤＣ電圧を受信するために、ＰＤとして構成され得る。これは、マスターＰＤ／ＰＳＥ１２およびスレーブＰＤ／ＰＳＥが、ＤＣ電圧がスレーブＰＤ／ＰＳＥリングの周りで時計回り方向に移動するかまたは反時計回り方向（ワイヤ障害の場合）に移動するかを決定することを可能にする。

図１のシステムによって実行される方法を記載する前に、スレーブＰＤ／ＰＳＥおよびマスターＰＤ／ＰＳＥ１２の追加的詳細が、図４〜６を参照して記載され得る。

図４は、スレーブＰＤ／ＰＳＥ＃１〜＃ｎのうちの任意の１つを図示している。左ポート１６および右ポート１８は、ワイヤペア２０（図１）セグメントに接続されており、それは、隣接するスレーブＰＤ／ＰＳＥまたはマスターＰＤ／ＰＳＥ１２のポートに接続している。左側回路および右側回路は、同一であり、冗長を回避するために、本記載は主に、左側回路を記載し得る。

ポート１６および１８において、通常２５ｋオームであるワイヤペア２０にわたって接続されたシグネチャレジスタ（図示されず）が存在し得る。このシグネチャレジスタは、隣接するデバイスがＰｏＤＬ互換性であるかどうかを検出するために、ハンドシェーキングルーチンを実行する場合に、隣接するスレーブＰＤ／ＰＳＥまたはマスターＰＤ／ＰＳＥ１２によって検出される。ハンドシェーキングルーチンは、２５ｋオーム周辺の規定範囲内にシグネチャインピーダンスが存在するかどうかを検出する低電力ルーチンを含む。このような検出ルーチンは、周知であり、ＩＥＥＥによって確立されたＰｏＥに対する検出ルーチンに類似し得る。ハンドシェーキングルーチンはまた、スレーブＰＤ／ＰＳＥの要求された電力使用および他の特性を検出する低電力分類ルーチンを実行し得る。このような分類は、ワイヤにわたる特定の構成要素（図示されず）によって伝達され得、そのような構成要素は、例えば、その値が動作特性を伝達するＺｅｎｅｒダイオードまたは他の構成要素のようなものである。他の検出および分類技術が構想されるが、本発明に対しては必須ではない。

スレーブＰＤ／ＰＳＥコントローラ２６は、ステートマシン等のプログラムされたマイクロプロセッサまたはプログラムされたファームウェアを用いて種々のルーチンを実行するＩＣであり得る。

隣接するスレーブＰＤ／ＰＳＥまたはマスターＰＤ／ＰＳＥが、データおよびＤＣ信号を搬送する場合、整合させられたＡＣ結合キャパシタ対２８は、差動イーサネット（登録商標）データのみをＰＨＹ３０へと通過させ、データは、マイクロコントローラと共にメディアアクセスコントローラを含むスレーブＰＤ／ＰＳＥにおけるデータ処理ユニット３４によって処理される。データ処理ユニット３４は、従来式であり得る。ワイヤペア上のＤＣ電圧は、整合させられたインダクタ対３６を介して、スレーブＰＤ／ＰＳＥコントローラ２６の入力に、そして、スレーブＰＤ／ＰＳＥの残部の負荷３５（データ処理ユニット３４を含む）にＤＣ結合される。ＰＤ／ＰＳＥコントローラ２６は、スレーブＰＳＥ／ＰＤモード選択コントローラ３７および左および右ＰＳＥ／ＰＤハイブリッドインターフェース３８を含んで示されている。

低電力ハンドシェーキングルーチンおよびワイヤペア上のＤＣ電圧の検出は、スイッチ４０をバイパスするコンダクタ３９によって実行される。

スレーブＰＤ／ＰＳＥがそれの右側の隣接するスレーブＰＤ／ＰＳＥまたはマスターＰＤ／ＰＳＥ１２からＤＣ電力を受信すると想定した場合、スレーブＰＤ／ＰＳＥコントローラ２６は、（コンダクタ４２を介して）ワイヤペア上のＤＣ電圧が、閾値を上回ることを感知し、それの右側スイッチ４４を閉鎖する。スレーブＰＤ／ＰＳＥは、ここで、起動され、左側の隣接するスレーブＰＤ／ＰＳＥに対してハンドシェーキングルーチンを実行する。スレーブＰＤ／ＰＳＥが、ハンドシェーキングルーチンの後、左側のスレーブＰＤ／ＰＳＥが、ＰｏＤＬ互換性があることを決定した場合、スレーブＰＤ／ＰＳＥは、ＤＣ電圧をワイヤペア２０に転送して、左側の隣接するスレーブＰＤ／ＰＳＥを起動するために、左側スイッチ４０を閉鎖する。本質的に、スイッチ４０および４４の両方の閉鎖は、インダクタ３６を介して左ワイヤペア２０を右ワイヤペア２０に接続する。ＰＳＥ／ＰＤハイブリッドインターフェース３８のＰＳＥ入力ポートは、いずれかの側からスレーブ回路の全体に給電するために、スイッチ４０／４４のうちのいずれか１つを介してＤＣ電圧を受信する。ＰＳＥ／ＰＤハイブリッドインターフェース３８のＰＤ出力ポートは、関連付けられたスイッチ４０または４４を介して、１つの側からの入来ＤＣ電圧を他の側のワイヤペア２０に結合する。ＰｏＥに対するＰＤおよびＰＳＥコントローラは、周知であり、ＰｏＥコントローラソフトウェアおよびハードウェアをＰｏＤＬルーチンを実行するために適合させることは、当業者によって容易になされ得る。

従来式のメディア依存インターフェース（ＭＤＩ）は、ワイヤペアをスレーブＰＤ／ＰＳＥに結合する。

左側回路および右側回路は同一なので、スレーブＰＤ／ＰＳＥは、連続起動がその特定のスレーブＰＤ／ＰＳＥに対して時計回りであるかまたは反時計回りであるかに依存して、いずれの側からもＤＣ電力を受信し、それをいずれの側のＰＤ／ＰＳＥにも転送し得る。

図５は、スレーブＰＤ／ＰＳＥコントローラ２６における種々の機能ユニットを図示している。ワイヤペアによって供給された公称１２ボルト（自動車用途を想定）は、ＤＣ／ＤＣコンバータ５０により、スレーブＰＤ／ＰＳＥ負荷に対する適切な電圧に変換される。プログラムされたマイクロプロセッサ５２またはファームウェアデバイスは、種々のルーチンを実行し、種々のスイッチを制御する。検出器／ドライバ５４は、入来信号を検出し、スイッチを制御するために用いられる種々の構成要素を含む。検出器／ドライバ５４はまた、電流を検出し、電流が閾値を超えている（障害を示している）場合、ＰＳＥ／ＰＤハイブリッドインターフェース３８における状態ポートにおける制御信号を用いて、スイッチ４０／４４をターンオフする。スイッチ４０および４４は、コントローラ２６のＩＣに対して内部または外部に存在し得る。

マスターＰＤ／ＰＳＥ１２は、図６に示されており、そのソフトウェアおよびマスターＰＤ／ＰＳＥ１２が、ワイヤペア２０を介してではなく、マスターＰＤ／ＰＳＥ１２の電力入力端子に接続された外部ＤＣ電圧源１４によって給電されることを除き、スレーブＰＤ／ＰＳＥに類似し得る。したがって、スレーブＰＤ／ＰＳＥの構成要素を識別するために用いられる同一の参照番号は、マスターＰＤ／ＰＳＥ１２における類似の構成要素を識別するためにも用いられる。マスターＰＤ／ＰＳＥ１２は、リングにおけるスレーブＰＤ／ＰＳＥの全体に給電する連続プロセスを開始する。マスターＰＤ／ＰＳＥコントローラ５８は、ソフトウェアを除き、図５のスレーブＰＤ／ＰＳＥコントローラ２６に類似し得る。

図１の例において、ワイヤ障害が存在しない（例えば、リングの周りのワイヤペア２０において短絡回路または開回路が存在しない）と想定する。マスターＰＤ／ＰＳＥ１２内のマスターコントローラにおけるソフトウェア（またはファームウェア）は、ＤＣ電圧がリングの周りで時計回りに伝播すべきことを決定し、「右側」スイッチ４４（図６）を閉鎖し、マスターＰＤ／ＰＳＥ１２と右側の隣接するスレーブＰＤ／ＰＳＥ＃１との間のワイヤペア２０上のみにＤＣ電圧を供給する。図６において、ＰＳＥ／ＰＤハイブリッドインターフェース３８のＰＳＥ入力ポートは、その関連付けられたワイヤペア２０に結合される。スイッチ４０または４４の閉鎖は、電圧源１４を左側または右側のワイヤペア２０あるいはそれらの両方に接続する。

図３Ａのフローチャートは、ワイヤ障害が存在しない場合の方法を記載している。図３Ａのステップ６０において、マスターＰＤ／ＰＳＥ１２は、ＤＣ電圧源１４から電圧を受信し、起動する。

ステップ６２において、スレーブＰＤ／ＰＳＥの時計回りの連続起動を仮定すると、マスターＰＤ／ＰＳＥ１２は、右側の隣接するスレーブＰＤ／ＰＳＥ＃１に対してワイヤペア２０を介して低電力検出ルーチン（および随意で分類ルーチン）を実行する。代替的に、マスターＰＤ／ＰＳＥ１２は、反時計回りのスレーブＰＤ／ＰＳＥ起動ルーチンを開始し得る。検出フェーズの間、マスターＰＤ／ＰＳＥ１２は、ツイストワイヤペア２０を介して、スレーブＰＤ／ＰＳＥ＃１に対して固定間隔で第１電流制限電圧を適用し、そして、結果としての電流を検出することによってスレーブＰＤ／ＰＳＥ＃１（約２５ｋオーム）の特性インピーダンスを探す間、固定間隔で第２の電流制限電圧を適用する。

ステップ６４において、正しいシグネチャインピーダンスが検出された場合、マスターＰＤ／ＰＳＥ１２は、スレーブＰＤ／ＰＳＥ＃１が、ＰｏＤＬ互換性であることを想定し、スレーブＰＤ／ＰＳＥ＃１が、そのＤＣ結合インダクタ３６（図４）を介してフルＤＣ電圧を受信するように、その右側スイッチ４４（図６）を閉鎖する。スレーブＰＤ／ＰＳＥコントローラ２６は、電圧が特定の閾値よりも上であることを検出し、そして、フルＤＣ電圧をそのＤＣ／ＤＣコンバータ５０（図５）に結合し、スレーブＰＤ／ＰＳＥ＃１を完全に起動させるために、それの左側スイッチ４０を閉鎖する。スレーブＰＤ／ＰＳＥ＃１は、ここで、そのＰＨＹ３０を介してイーサネット（登録商標）データを受信したり、伝送したりし得る。

ステップ６６において、新たに起動されたスレーブＰＤ／ＰＳＥ＃１は、その下流のスレーブＰＤ／ＰＳＥ＃２に対して同一の検出ルーチンを自動的に実行する。シグネチャインピーダンスが検出された場合、スレーブＰＤ／ＰＳＥ＃１は、ＤＣ電圧をスレーブＰＤ／ＰＳＥ＃２に結合するために、その右側スイッチ４４を閉鎖する。スレーブＰＤ／ＰＳＥ＃２は、ＤＣ電圧が閾値よりも上であることを検出した後、その左側スイッチ４０を閉鎖し、完全に起動する。

ステップ６８において、スレーブＰＤ／ＰＳＥの全体が起動されるように、同一のプロセスが、スレーブＰＤ／ＰＳＥ＃３〜＃ｎの全体によって連続的に実行される。起動時間は、リングにおけるスレーブＰＤ／ＰＳＥの数に依存して、わずか１〜２秒であり得る。

ステップ７０において、マスターＰＤ／ＰＳＥコントローラ５８（図６）は、スレーブＰＤ／ＰＳＥ＃ｎが、所定の時間内（例えば、１〜４秒）に、マスターＰＤ／ＰＳＥ１２の左ポート１６においてＤＣ電圧を提供したことを検出し、それにより、スレーブＰＤ／ＰＳＥの全体が起動され、ワイヤ障害が存在しないことを決定する。同一の技術が、反時計回りの態様でスレーブＰＤ／ＰＳＥを連続的に起動することにより、実行され得る。

図２および３Ｂは、スレーブＰＤ／ＰＳＥ＃４〜＃ｎ−１の間のセグメントにおいて、ワイヤ障害（例えば、短絡ワイヤまたは開ワイヤ等）が存在する状況を図示している。図２において、マスターの識別は、その機能がポート１６および１８の両方にＤＣ電力を提供することであるので、マスターＰＳＥ／ＰＳＥ１２として示されている。同様に、障害の間における左側のスレーブデバイスを記載する場合、「ＰＤ」および「ＰＳＥ」の順番は、それらが、それらの右ポート１８から電力を受信し、それらの左ポート１６に電力を提供することを伝達するために、逆転される。

図３Ｂのステップ７６において、既述のように、起動シーケンスは、スレーブＰＤ／ＰＳＥ＃４が、ワイヤ障害に起因して、スレーブＰＤ／ＰＳＥ＃ｎ−１におけるシグネチャインピーダンスを検出することができなくなるまで、時計回りに進行する。したがって、スレーブＰＤ／ＰＳＥ＃４は、その右側スイッチ４４を閉鎖しない。

ステップ７８において、マスターＰＳＥ／ＰＳＥ１２は、ＤＣ電圧が所定の時間内にその左ポート１６に適用されなかったことを検出し、リングにおけるどこかの場所における障害を示す。

マスターＰＳＥ／ＰＳＥ１２が、 その左側からＤＣ電圧を検出しないことに応答して、マスターＰＳＥ／ＰＳＥ１２は、第２ルーチンを開始し、これにより、上述した同一の検出／スイッチングシーケンスが、マスターＰＳＥ／ＰＳＥ１２の左側で開始する。スレーブＰＳＥ／ＰＤ＃ｎを開始するスレーブＰＳＥ／ＰＤは、そして、ワイヤ障害に遭遇するまで、種々のスイッチ４０および４４の閉鎖により、連続的に反時計回りに起動される。この時点において、スレーブＰＤ／ＰＳＥ（およびＰＳＥ／ＰＤ）の全体は、マスターＰＳＥ／ＰＳＥ１２からのＤＣ電圧の時計回りおよび反時計回りの適用に起因して、起動される。

ステップ８４において、ワイヤ障害は、その左側および右側のスイッチ４０または４４を開くことにより、隔絶される。スレーブＰＤ／ＰＳＥ＃４またはＰＳＥ／ＰＤ＃ｎ−１は、イーサネット（登録商標）データ信号を介して、マスターＰＳＥ／ＰＳＥ１２までのワイヤペア２０を介する障害の位置を識別し得、問題を識別するために、警報がトリガされ得る。

上記プロセスは、特に、電力の冗長性が高い信頼性に対して重要であるシステムに対して特に有益である。「リング」という用語は、スレーブＰＤ／ＰＳＥの閉鎖したストリングを記載するために用いられ、リングの形状は、重要ではなく、蛇行、長方形、円形、または任意の他の形状であり得る。

図７〜９Ｂは、同一のマスターＰＤ／ＰＳＥ１２およびスレーブＰＤ／ＰＳＥの別の構成を図示しており、ここでは、リングの代わりに、スレーブＰＤ／ＰＳＥは、２つの同一のマスターＰＤ／ＰＳＥ９０および９２の間に直列に接続されている。マスターＰＤ／ＰＳＥ９０および９２の両方は、それらの電力端子において（それらのポート１６および１８を介さずに）、それぞれの電圧源１４および９３からＤＣ電力を受信する。マスターＰＤ／ＰＳＥ９０および９２ならびにスレーブＰＤ／ＰＳＥの機能は、ワイヤ障害が存在するかどうかに依存して変更され、その結果、ラベルＰＤおよびＰＳＥは、同一回路の各側の異なる機能を反映するように、図７および８において変更される。

図７は、ワイヤ障害が存在しないと想定され、図９Ａのフローチャートが適用される。ステップは図３Ａに記載されているステップに非常に類似しているので、フローチャートは省略される。

図９Ａのステップ９６において、マスターＰＳＥ９０は、その検出ルーチンを実行し、下流のスレーブＰＤ／ＰＳＥ＃１が、ＰｏＤＬ互換性であるとして検出された場合に、その右スイッチ４４を閉鎖し、スレーブＰＤ／ＰＳＥ＃１を起動する。

ステップ９８において、各連続スレーブＰＤ／ＰＳＥは、同一の検出ルーチンを実行し、スレーブＰＤ／ＰＳＥの全体を連続的に起動するために、その右スイッチ４４を閉鎖する。

ステップ１００において、端部マスターＰＤ９２は、所定の時間内におけるその左ポート１６に対するＤＣ電圧の適用を検出し、ワイヤ障害が存在しないことを決定する。

図８および９Ｂは、スレーブＰＤ／ＰＳＥ＃１とスレーブＰＳＥ／ＰＤ＃２との間にワイヤ障害が存在することを想定する。図９Ｂのステップ１０４において、マスターＰＳＥ９０は、その検出ルーチンを実行し、下流のスレーブＰＤ／ＰＳＥ＃１が、ＰｏＤＬ互換性であることが検出された場合、その右スイッチ４４を閉鎖し、スレーブＰＤ／ＰＳＥ＃１を起動する。

ステップ１０６において、各連続スレーブＰＤ／ＰＳＥは、同一の検出ルーチンを実行し、ワイヤ障害の左側に対する全てのスレーブＰＤ／ＰＳＥを連続的に起動するために、その右スイッチ４４を閉鎖する。

ステップ１０８において、端部マスターＰＳＥ９２は、所定の時間内にその左ポート１６においてＤＣ電圧が存在しないことを検出し、ワイヤ障害が存在することを決定する。

これに応答して、ステップ１１０において、端部マスターＰＳＥ９２は、スレーブＰＳＥ／ＰＤ＃ｎに対する検出ルーチンを実行し、その左スイッチ４０を閉鎖し、ＤＣ電圧をスレーブＰＳＥ／ＰＤ＃ｎに対して適用する。

ステップ１１２において、残部のスレーブＰＳＥ／ＰＤは、スレーブＰＤ／ＰＳＥの全体が起動され、障害がそのいずれの側においてもスイッチ４０および４４を開放することにより、隔絶されるまで、同一の方法で、右から左に、連続的に起動される。

マスターＰＳＥ／ＰＤ９０および９２（ラベルは、その機能に依存する）は、１つのポートのみを用いるので、図６に示されている他のポートは、随意的に、デバイスのサイズを低減するために排除され得る。図７におけるマスターＰＳＥ／ＰＤにおけるソフトウェアまたはファームウェアは、異なる構成および方法に起因して、図１のマスターＰＳＥ／ＰＤにおけるソフトウェアまたはファームウェアとは異なるが、ハードウェア回路は、図６に示されているものと同一であり得る。

同一の技術が、ＤＣ電力が２つ以上のワイヤペアを介して適用され、差動データが２つのワイヤペアを介して給電される、ＰｏＥシステムに適用され得る。ワイヤは、任意のタイプのコンダクタであり得、ツイストペア、同軸ケーブルを含み、または、自動車の金属本体さえも含む。

本発明の特定の実施形態が示され記載されてきたが、当業者にとって、その広い局面における本発明から逸脱することなしに、変更および改変がなされ得ることは明らかであり、したがって、添付の請求項は、それらの範囲内で、本発明の趣旨および範囲内にある変更および改変を包含する。

Claims (20)

1. 給電されるデータ通信システムであって、
   第１ポートおよび第２ポートを有するマスターデバイスであって、前記マスターデバイスは、電圧源から前記第１ポートにＤＣ電圧を適用するように構成されている、マスターデバイスと、
   複数のスレーブデバイスであって、各スレーブデバイスは、第３ポートおよび第４ポートを有する、複数のスレーブデバイスと、
   前記マスターデバイスの前記第１ポートおよび前記第２ポートの間のリングにおいて、前記スレーブデバイスを前記マスターデバイスに、前記スレーブデバイスの第３ポートおよび第４ポートを介して直列接続しているコンダクタであって、第１端部スレーブデバイスは、前記マスターデバイスの前記第１ポートに結合されており、第２端部スレーブデバイスは、前記マスターデバイスの前記第２ポートに結合されており、前記コンダクタは、前記ＤＣ電圧およびデータを同時に搬送するように構成されている、コンダクタと
   を含み、
   前記複数のスレーブデバイスは、前記スレーブデバイスにおけるスイッチを閉鎖することにより、前記リングの周りの第１方向における隣接する下流のスレーブデバイスにＤＣ電圧を連続的に適用することにより、前記第１端部スレーブデバイスから開始し、前記第２端部スレーブデバイスで終了するように、連続的に起動されるように構成されており、
   前記マスターデバイスは、前記マスターデバイスの前記第２ポートにおける前記ＤＣ電圧の存在を検出することにより、前記ＤＣ電圧が前記スレーブデバイスの全体に連続的に適用されたかどうかを検出するように構成されており、前記マスターデバイスが前記第２ポートにおける前記ＤＣ電圧の存在を検出しない場合、前記マスターデバイスは、前記第１ポートおよび前記第２ポートの両方に前記ＤＣ電圧を適用し、前記スレーブデバイスの前記リングの周りの前記第１方向および第２方向の両方において前記スレーブデバイスを連続的に起動するように構成されている、システム。
2. 前記スレーブデバイスおよび前記マスターデバイスは、前記隣接する下流のスレーブデバイスに前記ＤＣ電圧を適用する前に、前記隣接する下流のスレーブデバイスに対する検出ルーチンを実行するように構成されている、請求項１に記載のシステム。
3. 前記スレーブデバイスは、前記隣接する下流のスレーブデバイスにおけるシグネチャインピーダンスの存在を検出することによって、前記検出ルーチンを実行し、そして、前記ＤＣ電圧を前記隣接する下流のデバイスに適用するように構成されている、請求項２に記載のシステム。
4. 前記マスターデバイスは、前記ＤＣ電圧を前記第１ポートに結合された前記コンダクタに接続するために、前記第１ポートに結合された第１スイッチを含み、そして、前記ＤＣ電圧を前記第２ポートに結合された前記コンダクタに接続するために、前記第２ポートに結合された第２スイッチを含む、請求項１に記載のシステム。
5. 前記マスターデバイスは、前記第１スイッチおよび前記第２スイッチの開放および閉鎖を制御し、それぞれ、前記第１ポートおよび前記第２ポートに前記ＤＣ電圧を適用するように構成されたマスターコントローラを含む、請求項４に記載のシステム。
6. 前記スレーブデバイスは、関連付けられたスレーブデバイスに前記ＤＣ電圧を結合し、前記関連付けられたスレーブデバイスを起動するために、前記第３ポートに結合された第３スイッチを含み、前記スレーブデバイスは、下流のスレーブデバイスを起動するために、前記コンダクタに前記ＤＣ電圧を結合するために、前記第４ポートに結合された第４スイッチをさらに含む、請求項４に記載のシステム。
7. 前記スレーブデバイスは、前記関連付けられたスレーブデバイスに対する前記ＤＣ電圧およびそこからの前記ＤＣ電圧を伝導するように、前記第３スイッチおよび第４スイッチの開放および閉鎖を制御するように構成されたスレーブコントローラを含む、請求項６に記載のシステム。
8. 前記ＤＣ電圧は、インダクタを介して前記コンダクタに結合されている、請求項１に記載のシステム。
9. 前記スレーブデバイスの各々は、ＡＣ結合構成要素を介して前記コンダクタ上の差動データを受信するためのＰＨＹを含む、請求項１に記載のシステム。
10. 前記コンダクタは、前記ＤＣ電圧および差動データの両方を搬送するツイストワイヤペアを含む、請求項１に記載のシステム。
11. 前記システムは、パワーオーバーデータライン（ＰｏＤＬ）システムである、請求項１に記載のシステム。
12. 前記システムは、パワーオーバーイーサネット（登録商標）（ＰｏＥ）システムである、請求項１に記載のシステム。
13. 給電されるデータ通信システムによって実行される方法であって、
    マスターデバイスにより、前記マスターデバイスの第１ポートにＤＣ電圧を提供することであって、前記マスターデバイスはまた、第２ポートも有し、
    各々が第３ポートおよび第４ポートを有する複数のスレーブデバイスは、前記ＤＣ電圧およびデータを同時に搬送するように構成されたコンダクタを介して、前記第１ポートと前記第２ポートとの間でリングをなして直列的に接続されており、第１端部スレーブデバイスが、前記マスターデバイスの前記第１ポートに結合されており、第２端部スレーブデバイスが、前記マスターデバイスの前記第２ポートに結合されている、ことと、
    前記スレーブデバイスにおけるスイッチを閉鎖することにより、前記リングの周りの第１方向における隣接する下流のスレーブデバイスに前記ＤＣ電圧を連続的に適用することにより、前記第１端部スレーブデバイスから開始し、前記第２端部スレーブデバイスで終了するように、前記複数のスレーブデバイスを連続的に起動することと、
    前記マスターデバイスにより、前記マスターデバイスの前記第２ポートにおける前記ＤＣ電圧の存在を検出することにより、前記ＤＣ電圧が前記スレーブデバイスの全体に連続的に適用されたかどうかを検出することと、
    前記マスターデバイスが前記第２ポートにおける前記ＤＣ電圧の存在を検出しない場合、前記マスターデバイスにより、前記第１ポートおよび前記第２ポートの両方に前記ＤＣ電圧を適用し、前記スレーブデバイスの前記リングの周りの前記第１方向および第２方向の両方において前記スレーブデバイスを連続的に起動することと
    を含む、方法。
14. 前記リングの周りの前記第１方向における前記隣接する下流のスレーブデバイスに前記ＤＣ電圧を適用する前に、前記隣接する下流のスレーブデバイスに対する検出ルーチンを実行することをさらに含む、請求項１３に記載の方法。
15. 給電されるデータ通信システムであって、
    第１ポートを有する第１マスターデバイスであって、前記第１マスターデバイスは、ＤＣ電圧を提供し、前記ＤＣ電圧を前記第１ポートに適用するように構成されている、第１マスターデバイスと、
    第２ポートを有する第２マスターデバイスであって、前記第２マスターデバイスは、前記ＤＣ電圧を提供し、前記ＤＣ電圧を前記第２ポートに適用するように構成されている、第２マスターデバイスと、
    前記第１マスターデバイスと前記第２マスターデバイスとの間に直列的に接続された複数のスレーブデバイスであって、各スレーブデバイスは、第３ポートおよび第４ポートを有する、複数のスレーブデバイスと、
    前記第１マスターデバイスの前記第１ポートと前記第２マスターデバイスの前記第２ポートとの間で、前記複数のスレーブデバイスをそれらの第３ポートおよび第４ポートを介して直列接続しているコンダクタであって、第１端部スレーブデバイスが、前記第１マスターデバイスの前記第１ポートに結合されており、第２端部スレーブデバイスが、前記第２マスターデバイスの前記第２ポートに結合されており、前記コンダクタは、前記ＤＣ電圧およびデータを同時に搬送するように構成されており、
    前記複数のスレーブデバイスは、前記スレーブデバイス内のスイッチを閉鎖することにより、第１方向における隣接する下流のスレーブデバイスに前記ＤＣ電圧を連続的に適用することにより、前記第１端部スレーブデバイスから開始し、前記第２端部スレーブデバイスで終了するように、連続的に起動されるように構成されている、コンダクタと
    を含み、
    前記第２マスターデバイスは、前記第２マスターデバイスの前記第２ポートにおける前記ＤＣ電圧の存在を検出することにより、前記ＤＣ電圧が前記スレーブデバイスの全体に連続的に適用されたかどうかを検出するように構成されており、前記第２マスターデバイスが前記第２ポートにおける前記ＤＣ電圧の存在を検出しない場合、前記第２マスターデバイスは、前記第２ポートに前記ＤＣ電圧を適用し、第２方向における前記スレーブデバイスを連続的に起動するように構成されている、システム。
16. 前記スレーブデバイスおよび前記第１マスターデバイスは、前記隣接する下流のスレーブデバイスに前記ＤＣ電圧を適用する前に、前記隣接する下流のスレーブデバイスに対する検出ルーチンを実行するように構成されている、請求項１５に記載のシステム。
17. 前記第１マスターデバイスは、前記第１ポートに結合された前記コンダクタに前記ＤＣ電圧を接続するために、前記第１ポートに結合された第１スイッチを含み、前記第２マスターデバイスは、前記第２ポートに結合された前記コンダクタに前記ＤＣ電圧を接続するために、前記第２ポートに結合された第２スイッチを含む、請求項１５に記載のシステム。
18. 前記第１マスターデバイスは、前記第１ポートに前記ＤＣ電圧を適用するように、前記第１スイッチの開放および閉鎖を制御するように構成された第１マスターコントローラを含み、前記第２マスターデバイスは、前記第２ポートに前記ＤＣ電圧を適用するように前記第２スイッチの開放及び閉鎖を制御するように構成された第２マスターコントローラを含む、請求項１７に記載のシステム。
19. 前記スレーブデバイスは、関連付けられたスレーブデバイスに前記ＤＣ電圧を結合し、前記関連付けられたスレーブデバイスを起動するために、前記第３ポートに結合された第３スイッチを含み、前記スレーブデバイスは、下流のスレーブデバイスを起動するために、前記コンダクタに前記ＤＣ電圧を結合するために、前記第４ポートに結合された第４スイッチをさらに含む、請求項１８に記載のシステム。
20. 前記スレーブデバイスは、スレーブコントローラを含み、前記スレーブコントローラは、前記関連付けられたスレーブデバイスに対する前記ＤＣ電圧およびそこからの前記ＤＣ電圧を伝導するように、前記第３スイッチおよび第４スイッチの開放および閉鎖を制御するように構成されている、請求項１９に記載のシステム。