JP6371876B1 - 電力検出器(Power Detector) - Google Patents
電力検出器(Power Detector) Download PDFInfo
- Publication number
- JP6371876B1 JP6371876B1 JP2017034061A JP2017034061A JP6371876B1 JP 6371876 B1 JP6371876 B1 JP 6371876B1 JP 2017034061 A JP2017034061 A JP 2017034061A JP 2017034061 A JP2017034061 A JP 2017034061A JP 6371876 B1 JP6371876 B1 JP 6371876B1
- Authority
- JP
- Japan
- Prior art keywords
- power
- power detector
- value
- output
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
【課題】低電源電圧で動作し、工程の変化及び温度の変化によるエラーを最小化する電力検出器を提供する。
【解決手段】電力検出モジュール210a、bの一端は入力端及びキャリブレーションモジュール230a、bとそれぞれ連結されて、電力検出モジュールの他端はフィルター部220a、bと連結される。電力検出モジュールの一端は、キャリブレーションモジュールの出力と連結されて、キャリブレーションモジュールから出力されるキャリブレーション信号を印加されて増幅する。電力検出モジュールは、第1ステージ312、第2ステージ314、第3ステージ316、電流源330、第4のP型増幅器340及び第3のP型増幅器350を含む。第1、2、3ステージは、入力信号を印加されて増幅した出力信号を出力する。第1ステージと第2ステージは並列に連結されて、第2ステージの出力が第3ステージに入力される。
【選択図】図3
【解決手段】電力検出モジュール210a、bの一端は入力端及びキャリブレーションモジュール230a、bとそれぞれ連結されて、電力検出モジュールの他端はフィルター部220a、bと連結される。電力検出モジュールの一端は、キャリブレーションモジュールの出力と連結されて、キャリブレーションモジュールから出力されるキャリブレーション信号を印加されて増幅する。電力検出モジュールは、第1ステージ312、第2ステージ314、第3ステージ316、電流源330、第4のP型増幅器340及び第3のP型増幅器350を含む。第1、2、3ステージは、入力信号を印加されて増幅した出力信号を出力する。第1ステージと第2ステージは並列に連結されて、第2ステージの出力が第3ステージに入力される。
【選択図】図3
Description
本実施例は、低電圧(Low Voltage)の電源電圧(VDD)で工程(Process)変化及び温度(Temperature)変化によるエラー(Error)を最小化するようキャリブレーション(Calibration)を行う電力検出器に関するものである。
以下に記述する内容は、単に本実施例に係る背景情報のみを提供するものであり、従来の技術を構成するものではない。
図1に示された従来の電力検出器(PD:Power Detector)は、第1のN型増幅器(MN1)と第2のN型増幅器(MN2)で電圧を電流ドメイン(Current Domain)へ変える役割をする。従来の電力検出器(PD)は、第1のP型増幅器(MP1)で第1のN型増幅器(MN1)と第2のN型増幅器(MN2)の二つの出力電流を合わせた後、整流器(Rectifier)の役割をすることができる。従来の電力検出器(PD)は、出力を第2のP型増幅器(MP2)で印加して、第1の抵抗(R1)を用いて電圧ドメイン(Voltage Domain)へ変化させる役割をする。電力検出器(PD)が電圧ドメインへ変化する際に、まだノード上に望まない高周波成分が存在するためRC低域通過フィルター(Low Pass Filter)を用いてDC以外の周波数成分を除去する。RCフィルターを製造する際に、一般的にCMOS工程においてキャパシターの面積が大きいため、電力検出器(PD)では第2の抵抗(R2)のサイズを大きくしRCポール(Pole)を減らすことになる。例えば、第1の抵抗(R1)の値は、500KΩ〜数MΩが用いられてもよい。
従来の電力検出器(PD)と類似する概念としてピーク検出器(Peak Detector)、実効値検出器(RMS(Root−Mean Square)Detector)などが用いられる。電力検出器(PD)の主な役割は、入力(Input)に対する電力(Power)又はピーク電圧(Peak Voltage)を直流出力電圧(DC Output Voltage)へ変換する際に、入力(Input)と出力(Output)間のエラー(Error)を最小化するものである。電力検出器(PD)は、工程(Process)の変化及び温度(Temperature)の変化により敏感に電力検出器の出力値(PD_OUT)が変動するため、電力検出器(PD)で電力検出器の出力値(PD_OUT)を制御することが重要な要素である。ピーク検出器の場合は、電力検出器(PD)のメイン増幅器(Main Amplifier)の利得(Gain)が1になるようフィードバック(Feed−Back)する。
ピーク検出器は、キャパシター(Capacitor)とダイオード(Diode)を電力検出器(PD)の出力ノード(Output Node)に具現して、信号が(+)ピーク(Peak)を探すうちにキャパシターに電荷を充電させる。ピーク検出器は、信号が(−)ピークを探すうちにキャパシターにより電荷が放電される速度を減らして、ピーク電圧(Peak Voltage)の値を探していく構造にフィードバックする。前述したフィードバック構造のためピーク検出器は、工程の変化及び温度の変化に鈍感に作動できるという長所がある。
しかし、数百MHz〜数GHzで用いるには増幅器の性能を引き出しにくいし、低電圧(Low Voltage)の電源電圧(VDD)で入力動的範囲(Input Dynamic Range)を広くするに不利な構造である。例えば、1.2Vの電源電圧(VDD)を用いる場合は、電力検出器の出力値(PD_OUT)で0.6V〜1Vの区間の400mVの範囲に制限されるためである。
実効値検出器又は電力検出器(PD)の場合は、入力電圧(Input Voltage)をMOSを用いて電流インターフェース(Current Interface)へ変換させて、電流インターフェースを整流(Rectifier)した後、抵抗を用いて再び電圧インターフェース(Voltage Interface)の電力検出器の出力値(PD_OUT)を作る構造である。実効値検出器又は電力検出器(PD)は、入力電圧電流ドメイン(Input Voltage Current Domain)で処理するため高周波数(High Frequency)で動作することに利点がある。実効値検出器又は電力検出器(PD)は、前述した1.2V電源電圧(VDD)の増幅器を動作させるための電力増幅器の出力値(PD_OUT)のMIN電圧レベル(MIN Voltage Level)を定める0.6Vという制約がなくなる。したがって、実効値検出器又は電力検出器(PD)は、入力動的範囲(Input Dynamic Range)を広くするに有利である。しかし、実効値検出器又は電力検出器(PD)は、入力モス(Input Mos)のGM変化(GM Variation)に敏感であるため温度の変化を無視しがたいし、整流以後の抵抗により電圧ドメインへ変化してくれる過程において、抵抗の変化はCMOS工程(CMOS Process)において±15%程度変わるためチップの変化(Chip Variation)の問題が生じる可能性がある。
本実施例は、低電圧の電源電圧で電力検出器(PD)の入力動的範囲(Input Dynamic Range)を広くすることができる構造において、工程の変化及び温度の変化によるエラーを最小化するキャリブレーションを行う電力検出器を提供することに目的がある。
本実施例の一側面によれば、入力信号を印加されて増幅した出力信号を出力する第1、2、3ステージ(Stage)を含み、前記第1ステージと前記第2ステージは並列に連結されて、前記第2ステージの出力が前記第3ステージに入力される構造を有する電力検出モジュール;一端が前記第3ステージの出力に連結されて、前記第3ステージから前記出力信号を入力されるし、他端が出力端に連結されて、前記出力信号の中、特定の帯域に対する駆動信号を発生するフィルター部;及び一端が前記フィルター部の出力端に連結されて、前記フィルター部から前記駆動信号を印加されるし、他端が前記電力検出モジュールの入力端に連結されて、前記駆動信号をキャリブレーション(Calibration)したキャリブレーション信号を前記電力検出モジュールにフィードバック(Feed−Back)するキャリブレーションモジュールを含み、前記電力検出モジュールは、前記キャリブレーションモジュールの出力と連結されて、前記キャリブレーション信号を印加されて増幅した後、前記第1ステージに入力することを特徴とする電力検出器を提供する。
以上で説明したように、本実施例によれば、電力検出器が低電圧の電源電圧で電力検出器の入力動的範囲を広くすることができる構造において、工程の変化及び温度の変化によるエラーを最小化するキャリブレーションを行うことができる効果がある。
本実施例によれば、低電圧(Low Voltage)及び高周波数(High Frequency)でも使用可能な電力検出器(PD)の構造をとり、工程の変化及び温度の変化にも一定の値を維持し、エラーを最小化する電力検出器(PD)を設計(Design)できる効果がある。
本実施例によれば、電力検出器の短所である工程の変化及び温度の変化によるエラーをキャリブレーションして低電圧の電源電圧で動的入力範囲を広くしながら環境に対する変化を最小化する効果がある。
本実施例によれば、電力検出器の短所である工程の変化及び温度の変化によるエラーをキャリブレーションして低電圧の電源電圧で動的入力範囲を広くしながら環境に対する変化を最小化する効果がある。
以下に、本実施例を添付の図面を参照しながら詳細に説明する。
図2は、本実施例による電力検出器を概略的に示したブロック構成図である。
本実施例による電力検出器(PD)(200)は、電力検出モジュール(210a、b)、フィルター部(220a、b)、キャリブレーションモジュール(230a、b)がいずれも一対に具現される電力レベル確認部(202)及び信号確認部(204)を含む。電力検出器(PD)(200)に含まれている構成要素は、必ずしもこれに限定されるものではない。
本実施例による電力検出器(PD)(200)は、電力検出モジュール(210a、b)、フィルター部(220a、b)、キャリブレーションモジュール(230a、b)がいずれも一対に具現される電力レベル確認部(202)及び信号確認部(204)を含む。電力検出器(PD)(200)に含まれている構成要素は、必ずしもこれに限定されるものではない。
電力レベル確認部(202)は、リアルタイムで入力信号に対する電力レベル(Power Level)を確認する。電力レベル確認部(202)は第1の電力検出モジュール(210a)、第1のフィルター(220a)、第1のキャリブレーションモジュール(230a)を含む。
第1の電力検出モジュール(210a)の一端は入力端に連結されて、第1の電力検出モジュール(210a)の他端は第1のフィルター(220a)に連結される。第1のフィルター(220a)の一端は第1の電力検出モジュール(210a)の出力に連結されて、第1のフィルター(220a)の他端は第1のキャリブレーションモジュール(230a)及び出力端にそれぞれ連結される。第1のキャリブレーションモジュール(230a)の一端は第1のフィルター(220a)の出力に連結されて、第1のキャリブレーションモジュール(230a)の他端は第1の電力検出モジュールの入力端に連結される。
信号確認部(204)は、入力信号をAC接地(Ground)処理して、入力信号のない時の状態を確認する。信号確認部(204)は、第2の電力検出モジュール(210b)、第2のフィルター(220b)、第2のキャリブレーションモジュール(230b)を含む。
第2の電力検出モジュール(210b)の一端はAC接地(AC_GND)に連結されて、第2の電力検出モジュール(210b)の他端は第2のフィルター(220b)に連結される。第2のフィルター(220b)の一端は第2の電力検出モジュール(210b)の出力に連結されて、第2のフィルターの他端は第2のキャリブレーションモジュール(230b)及び出力端にそれぞれ連結される。第2のキャリブレーションモジュール(230b)の一端は第2のフィルター(220b)の出力に連結されて、第2のキャリブレーションモジュール(230b)の他端は第2の電力検出モジュールの入力端に連結される。
図2は、本実施例による電力検出器(PD)(200)のブロック構成図であり、一対の電力検出モジュール(210a、b)の差を利用して温度の変化によるエラーをキャリブレーションする回路を示す。図2に示された電力検出器(PD)(200)の構造は、工程の変化及び温度の変化によるエラーをキャリブレーションしてエラーを最小化するよう最適化した構造である。本実施例による電力検出器(PD)(200)は、一対の電力検出モジュール(210a、b)と一対の電力検出モジュール(230a、b)それぞれの出力にフィルター(220a、b)を連結して、電力検出器の出力値(PD_OUT)の直流値(DC値)を除いた高周波を除去するための回路である。フィルター(220a、b)は低域通過フィルター(Low Pass Filter)であり、フィルター(220a、b)を通過した信号は、互いの信号差を最終出力値に出力して、二つの回路でリアルタイムで変化可能な温度によるエラーを除去(Cancelation)する。電力検出器(PD)の回路は、リアルタイムで入力(Input)に電力レベル(Power Level)を確認しようとする電力レベル確認部(202)と入力(Input)にAC接地(Ground)処理して、信号のない時の状況を知らせる信号確認部(204)を含む。
電力レベル確認部(202)と信号確認部(204)の二つの出力ノード(Node)の差異を利用する場合は、温度の変化によるエラーをキャリブレーションすることができる。しかし、電力レベル確認部(202)と信号確認部(204)の二つの出力ノードの差異だけでは電力検出器(PD)の工程の変化によるエラーはキャリブレーションされない。工程の変化によるエラーは、キャリブレーションモジュール(230a、b)を用いてアルゴリズムで電力検出器(PD)を用いる前にキャリブレーションする。キャリブレーションする際に、入力(Input)される信号(Signal)を除去してこそ正確なキャリブレーション(Calibration)が可能であるためスイッチ(SW)(322)がフィルター(220a、b)に追加された。
電力レベル確認部(202)と信号確認部(204)は、二つの電力検出モジュール(210a、b)の入力がAC接地状態でキャリブレーションを行い、二つの出力値が同一になるようキャリブレーションして、工程の変化によるエラーもキャリブレーションすることができる。
図3は、本実施例によるキャリブレーションを行う電力検出器の回路図を示した図面である。
本実施例による電力検出器(PD)(200)は、数KHz〜数GHzまで使用可能な検出器であり、電力検出モジュール(210a、b)、フィルター部(220a、b)及びキャリブレーションモジュール(230a、b)を含む。電力検出器(PD)(200)に含まれた構成要素は、必ずしもこれに限定されるものではない。
電力検出モジュール(210a、b)の一端は入力端及びキャリブレーションモジュール(230a、b)とそれぞれ連結されて、電力検出モジュール(210a、b)の他端はフィルター部(220a、b)と連結される。電力検出モジュール(210a、b)の一端は(入力端)は、キャリブレーションモジュール(230a、b)の出力と連結されて、キャリブレーションモジュール(230a、b)から出力されるキャリブレーション信号を印加されて増幅する。
電力検出モジュール(210a、b)は、第1ステージ(312)、第2ステージ(314)、第3ステージ(316)、電流源(330)、第4のP型増幅器(MP4)(340)及び第3のP型増幅器(MP3)(350)を含む。
第1、2、3ステージ(312、314、316)は、入力信号を印加されて増幅した出
力信号を出力する。前記第1ステージ(312)と前記第2ステージ(314)は1つの端子がお互いに接続され、第2ステージ(314)の出力が第3ステージ(316)に入力される。
力信号を出力する。前記第1ステージ(312)と前記第2ステージ(314)は1つの端子がお互いに接続され、第2ステージ(314)の出力が第3ステージ(316)に入力される。
第1ステージ(312)は、第1のN型増幅器(MN1)と第2のN型増幅器(MN2)を含む。第1ステージ(312)は、第1のN型増幅器(MN1)と第2のN型増幅器(MN2)は並列に連結される。図2では、第1ステージ(312)が第1のN型増幅器(MN1)と第2のN型増幅器(MN2)のみを含むものと示しているが、実際の発明の具現において、第1ステージ(312)は、複数の増幅器を含む形態に具現することができる。
第2ステージ(314)は、第1のP型増幅器(MP1)を含む。第2ステージ(314)は、第1のP型増幅器(MP1)の一端が第1のN型増幅器(MN1)と第2のN型増幅器(MN2)の接点に連結されて、他端が電源に連結される。第1のP型増幅器(MP1)は第1のP型入力端、第1のP型電流引込端、第1のP型電流引出端を含む。第1のP型入力端は電源と連結される。第1のP型電流引込端、第1のP型電流引出端は、第1のN型増幅器(MN1)と第2のN型増幅器(MN2)の接点に連結される。第1のP型電流引出端は、第1のP型電流引込端にフィードバックされる構造を有する。第2ステージ(314)も複数の増幅器を含む形態に具現することができる。
第3ステージ(316)は、第2のP型増幅器(MP2)と第1の抵抗(R1)を含む。第3ステージ(316)は、第2のP型増幅器(MP2)と第1の抵抗(R1)は直列に連結されて、第2ステージ(314)の出力が第2のP型増幅器(MP2)と第1の抵抗(R1)の接点に連結される。
電流源(330)は、キャリブレーションモジュール(230a、b)の出力を入力される。電流源(330)と第4のP型増幅器(MP4)(340)は直列に連結されて、第4のP型増幅器(MP4)(340)の出力が第3のP型増幅器(MP3)(350)に入力される。
第4のP型増幅器(MP4)(340)は、第4のP型入力端、第4のP型電流引込端、第4のP型電流引出端を含む。第4のP型入力端は電源に連結されて、第4のP型電流引込端と第4のP型電流引出端は電流源と連結される。
第3のP型増幅器(MP3)(350)は、第3のP型入力端、第3のP型電流引込端、第3のP型電流引出端を含む。第3のP型入力端は、第4のP型増幅器(MP4)(340)と電流源(330)の接点に連結される。第3のP型電流引込端は電源に連結されて、第3のP型電流引出端は第1ステージに含まれた第1のN型増幅器(MN1)と第2のN型増幅器(MN2)の接点に連結される。
フィルター部(220a、b)は、一端が電力検出モジュール(210a、b)に連結されて、他端がキャリブレーションモジュール(230a、b)及び出力端に連結される。フィルター部(220a、b)は、電力検出モジュール(210a、b)から受信された出力信号の中、特定の帯域に対する駆動信号を発生してキャリブレーションモジュール(230a、b)に伝達する。
フィルター部(220a、b)の一端が電力検出モジュール(210a、b)の第3ステージ(316)の出力に連結されて、第3ステージ(316)から出力信号を入力される。フィルター部(220a、b)の他端がキャリブレーションモジュール(230a、b)及び出力端のそれぞれに連結されて駆動信号を伝達する。
フィルター部(220a、b)の一端が電力検出モジュール(210a、b)の第3ステージ(316)の出力に連結されて、第3ステージ(316)から出力信号を入力される。フィルター部(220a、b)の他端がキャリブレーションモジュール(230a、b)及び出力端のそれぞれに連結されて駆動信号を伝達する。
フィルター部(220a、b)は、第2の抵抗(R2)、第1のキャパシター(C1)、スイッチ(SW)を含む。第2の抵抗(R2)と第1のキャパシター(C1)は直列に連結されて、スイッチ(SW)は第2の抵抗(R2)に並列に連結される。フィルター部(220a、b)はキャリブレーションモジュール(230a、b)が既に設定された条件によって駆動信号をキャリブレーションする場合は、キャリブレーションモジュールの制御によりスイッチ(SW)(322)をオンにスイッチングして、立ち上がり時間(Rising Time)と立ち下がり時間(Falling Time)が最大に早く動作するようにする。
キャリブレーションモジュール(230a、b)はデジタルキャリブレーションブロックであり、既に設定された条件によってフィルター部(220a、b)から受信された駆動信号をキャリブレーションする。キャリブレーションモジュール(230a、b)で既に設定された条件を判別する過程は、図5a、5b、5cを通じて具体的に説明する。キャリブレーションモジュール(230a、b)は、駆動信号をキャリブレーションする場合にフィルター部(220a、b)で制御命令を送り、スイッチ(SW)(322)をオンにスイッチングして、立ち上がり時間と立ち下がり時間が最大に早く動作するようにする。キャリブレーションモジュール(230a、b)の一端はフィルター部(220a、b)の出力端に連結されて、フィルター部(220a、b)から駆動信号を印加される。キャリブレーションモジュール(230a、b)の他端が電力検出モジュール(210a、b)の入力端に連結されて、駆動信号をキャリブレーションしたキャリブレーション信号を電力検出モジュールにフィードバックする。
キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)と参照コード値(REF_CODE)のサイズに基づいて最終コード値(DC_CAL)をキャリブレーションする。キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)と参照コード値(REF_CODE)が同一(PD_CODE=REF_CODE)である場合は、最終コード値(DC_CAL)が既に設定された臨時レジスタ値(DC_CAL_TEMP)と等しい値を有するようキャリブレーションする。キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)の未満(PD_CODE<REF_CODE)であり、既に設定された臨時レジスタ値(DC_CAL_TEMP)が0ではない場合は(DC_CAL_TEMP≠0)、既に設定された臨時レジスタ値(DC_CAL_TEMP)から1を差し引き(DC_CAL_TEMP−1)する。キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)の以上(PD_CODE≧REF_CODE)である場合は、臨時レジスタ値(DC_CAL_TEMP)に1を増減した値(DC_CAL_TEMP+1)を最終コード値(DC_CAL)にキャリブレーションする。キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)を超え(PD_CODE>REF_CODE)、既に設定された臨時レジスタ値(DC_CAL_TEMP)が既に設定された臨界値と等しい値ではない場合は、既に設定された臨時レジスタ値(DC_CAL_TEMP)に1を増減(DC_CAL_TEMP+1)する。キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)の以下(PD_CODE≦REF_CODE)である場合は、臨時レジスタ値(DC_CAL_TEMP)から1を差し引きした値(DC_CAL_TEMP−1)を最終コード値(DC_CAL)にキャリブレーションする。
電力検出器(PD)(200)は、入力信号がないと仮定する場合は、第1の抵抗(R1)におけるDC出力値が工程の変化に対して一定である場合には第1の抵抗(R1)に対する工程の変化がなくなるため、常に所望のDC出力値が出力されるようデジタルキャリブレーションを行う。第4のP型増幅器(MP4)(340)と第3のP型増幅器(MP3)(350)は、DC出力値を制御するために電流源(330)の出力を制御することができる。第4のP型増幅器(MP4)(340)へ供給される電流源(330)の出力値をキャリブレーションモジュール(230a、b)で制御して、第1の抵抗(R1)にかかるDC出力値が既に設定された値に出力されるようにする。電流源(330)の出力値を制御する理由は、AC電流のオフセット(Offset)値のみを制御してAC信号の損失を最小化するからである。
図4は、本実施例によるキャリブレーションを行う電力検出器に含まれたスイッチの回路図を示した図面である。
スイッチ(SW)(322)は、複数のNMOS(410a、410b、410c)が直列に連結される第1の回路、複数のPMOS(420a、420b、420c)が直列に連結される第2の回路を含む。スイッチ(SW)(322)は、第1の回路と第2の回路が互いに並列に連結されるスタック(Stack)構造を有する。スイッチ(SW)(322)内のNMOSの電流引出端とPMOSの電流引出端がそれぞれ連結されて、NMOSの電流引込端とPMOSの電流引込端がそれぞれ連結されて、NMOSの入力端とPMOS入力端はそれぞれ電源に連結される。
スイッチ(SW)(322)は、RC低域通過フィルター(フィルター部(220a、b))の第2の抵抗(R2)の値をほぼ0近くにしてデジタルキャリブレーションを行うとき、立ち上がり時間(Rising Time)及び立ち下がり時間(Falling Time)を最大に早くするようスイッチングする。 スイッチ(SW)(322)は、キャリブレーションモジュール(230a、b)でキャリブレーションを行う場合にのみオンで動作する。第2の抵抗(R2)のサイズを数「MΩ」を用いる場合は、スイッチ(SW)(322)のオフ(Off)抵抗がこれより小さいと、高周波成分を除去するためのポール(Pole)の位置が大きくなるため複数のMOSをスタックしてオフ抵抗が用いた第2の抵抗(R2)値より充分大きい値を有するようにする。
図5a、5b、5cは、本実施例によるデジタルキャリブレーションを行うアルゴリズムを説明するためのフローチャートである。
図5a、5b、5cは、デジタルキャリブレーションのフローチャートであり、電力検出器(PD)(200)内の第1の抵抗(R1)の DC出力値が所望の設定値に出力されるよう電流源(330)を制御するアルゴリズムを示す。
まず、図5a、5b、5cに記載の用語は[表1]のとおりである。
キャリブレーションモジュール(230a、b)は、各レジスタ(Register)をリセット(Reset)及び初期化する(S510)。段階S510において、キャリブレーションモジュール(230a、b)は例えば、臨時レジスタ値(DC_CAL_TEMP)とスタートコード値(DC_CAL_REF)を同一(DC_CAL_TEMP=DC_CAL_REF)に設定する。「DC_CAL_TEMP=DC_CAL_REF」に設定することは、臨時レジスタ値(DC_CAL_TEMP)に、正解(演算された値)に該当する部分を近い値に設定して、最大に早いクロック(Clock)で計算するためである。平均的に多く出る値(平均値)は、設計の際に予め分かる。
キャリブレーションモジュール(230a、b)は、他アナログブロック(Analog Block)が安定化するまで待機する(S512)。段階S512において、キャリブレーションモジュール(230a、b)は、他アナログブロックが安定化するまで既に設定された時間(例えば、80us)だけ待機する。
キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)と参照コード値(REF_CODE)が同一(PD_CODE=REF_CODE)であるか否かを確認する(S514)。段階S514において、「PD_CODE=REF_CODE」は、キャリブレーションを最初スタートする際に、直ちに所望の値を探した場合の計算アルゴリズムループ(Loop)のための条件文である。
段階S514を確認した結果、電力検出器のコード値(PD_CODE)と参照コード値(REF_CODE)が同一(PD_CODE=REF_CODE)である場合は、キャリブレーションモジュール(230a、b)は、所望の最終コード値(DC_CAL)を探したことと見なして、臨時レジスタ値(DC_CAL_TEMP)を最終コード値(DC_CAL)としてレジスタに最終保存して、キャリブレーションを終了する(S516)。段階S514を確認した結果、電力検出器のコード値(PD_CODE)と参照コード値(REF_CODE)が同一ではない(PD_CODE≠REF_CODE)場合は、キャリブレーションモジュール(230a、b)は段階S520を行う。
段階S514を確認した結果、電力検出器のコード値(PD_CODE)と参照コード値(REF_CODE)が同一ではない(PD_CODE≠REF_CODE)場合は、キャリブレーションモジュール(230a、b)は、参照コード値(REF_CODE)が電力検出器のコード値(PD_CODE)を超えるか(PD_CODE<REF_CODE)否かを確認する(S520)。段階S520は、キャリブレーションモジュール(230a、b)でキャリブレーションを最初スタートする際に、所望の値より小さい場合の計算アルゴリズムループのための条件文である。段階S520において、キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)より大きい場合には段階S530を行う。
段階S520を確認した結果、参照コード値(REF_CODE)が電力検出器のコード値(PD_CODE)を超える(PD_CODE<REF_CODE)場合は、キャリブレーションモジュール(230a、b)は、臨時レジスタ値(DC_CAL_TEMP)が0であるか否か(DC_CAL_TEMP=0)を確認する(S521)。
段階S521において、臨時レジスタ値(DC_CAL_TEMP)が0である場合は(DC_CAL_TEMP=0)、キャリブレーションモジュール(230a、b)は、臨時レジスタ値(DC_CAL_TEMP)と最終コード値(DC_CAL)を0で同一に設定した後、キャリブレーションを終了する(S526)。段階S526において、キャリブレーションモジュール(230a、b)は、臨時レジスタ値(DC_CAL_TEMP)が0になっても、最終コード値(DC_CAL)を探せなかったら、最終コード値(DC_CAL)を0に保存して、キャリブレーションを終了する。
段階S521を確認した結果、臨時レジスタ値(DC_CAL_TEMP)が0ではない( DC_CAL_TEMP≠0)場合は、キャリブレーションモジュール(230a、b)は、臨時レジスタ値から1を差し引きした値(DC_CAL_TEMP−1)を臨時レジスタ値(DC_CAL_TEMP)に設定する(S522)。キャリブレーションモジュール(230a、b)は、回路上の他アナログブロックが安定化するまで待機する(S523)。段階S523において、キャリブレーションモジュール(230a、b)は、回路上の他アナログブロックが安定化するまで既に設定された時間(例えば、30us)を待機する。
キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)値より大きいか又は等しいか(PD_CODE≧REF_CODE)を確認する(S524)。
段階S524を確認した結果、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)より大きいか又は等しい場合は(PD_CODE≧REF_CODE)、キャリブレーションモジュール(230a、b)は、臨時レジスタ値から1を加算した値(DC_CAL_TEMP+1)を臨時レジスタ値(DC_CAL_TEMP)に設定した後、キャリブレーションを終了する(S525)。段階S525において、キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)より大きいか又は等しい場合は(PD_CODE≧REF_CODE)、所望の最終コード値(DC_CAL)を探したことと見なして、臨時レジスタ値(DC_CAL_TEMP)を最終コード値(DC_CAL)に最終保存して、キャリブレーションを終了する。段階S525において、キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)の未満である場合は(PD_CODE<REF_CODE)、段階S520へ戻り、コードを1ずつ減すと最終コード値(DC_CAL)を探す段階S520ないしS522を繰り返し行う。
一方、段階S520を確認した結果、参照コード値(REF_CODE)が電力検出器のコード値(PD_CODE)の以下(PD_CODE≧REF_CODE)である場合は、キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)を超えるか否かを確認する(S530)。段階S530は、キャリブレーションモジュール(230a、b)でキャリブレーションを最初スターとする際に、所望の値より大きい場合の計算アルゴリズムループのための条件文である。
段階S530を確認した結果、参照コード値(REF_CODE)が電力検出器のコード値(PD_CODE)を超える(PD_CODE<REF_CODE)場合は、キャリブレーションモジュール(230a、b)は、臨時レジスタ値(DC_CAL_TEMP)が15であるか否か(DC_CAL_TEMP=15)を確認する(S531)。段階S531において、臨時レジスタ値(DC_CAL_TEMP)が15である場合は、キャリブレーションモジュール(230a、b)は、臨時レジスタ値(DC_CAL_TEMP)と最終コード値(DC_CAL)を15に設定して、キャリブレーションを終了する(S536)。段階S536において、キャリブレーションモジュール(230a、b)は、臨時レジスタ値(DC_CAL_TEMP)が15になっても、最終コード値(DC_CAL)を探せなかったら、最終コード値(DC_CAL)=15の値に計算値を保存して、キャリブレーションを終了する。段階S531及び段階S536において、キャリブレーションモジュール(230a、b)は例えば、「4Bit」を用いて15の値に設定する。
段階S531を確認した結果、臨時レジスタ値(DC_CAL_TEMP)が15(DC_CAL_TEMP≠0)ではない場合は、キャリブレーションモジュール(230a、b)は、臨時レジスタ値から1を増減した値(DC_CAL_TEMP+1)を臨時レジスタ値(DC_CAL_TEMP)に設定する(S532)。
キャリブレーションモジュール(230a、b)は、回路上の他アナログブロックが安定化するまで待機する(S533)。段階S533において、キャリブレーションモジュール(230a、b)は、回路上の他アナログブロックが安定化するまで既に設定された時間(例えば、30us)を待つ。
キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)値より小さいか又は等しいか(PD_CODE≦REF_CODE)を確認する(S534)。段階S534を確認した結果、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)より小さいか又は等しい場合は、キャリブレーションモジュール(230a、b)は、臨時レジスタ値から1を加算した値(DC_CAL_TEMP+1)を臨時レジスタ値(DC_CAL_TEMP)と同一に設定した後、キャリブレーションを終了する(S535)。段階S535において、キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)より小さいか又は等しい場合は(PD_CODE≦REF_CODE)、所望の最終コード値(DC_CAL)を探したことと見なして、臨時レジスタ値(DC_CAL_TEMP)を最終コード値(DC_CAL)に最終保存して、キャリブレーションを終了する。段階S534において、キャリブレーションモジュール(230a、b)は、電力検出器のコード値(PD_CODE)が参照コード値(REF_CODE)を超える場合は(PD_CODE>REF_CODE)、段階S530へ戻り、コードを1ずつ増加しながら最終コード値(DC_CAL)を探す段階S530ないしS532を繰り返して行う。
図5a、5b、5cでは、段階S510ないし段階S535を順次に行うと記載しているが、必ずしもこれに限定されるものではない。言い換えれば、 図5に記載の段階を変更して行うか、一つ以上の段階を並列に行うことで適用することができるので、図5は時系列順に限定されるものではない。
前述したように、図5に記載の本実施例によるデジタルキャリブレーションを行うアルゴリズムは、プログラムに具現されてコンピューターで読み取る記録媒体に記録されてもよい。本実施例によるデジタルキャリブレーションを行うアルゴリズムを具現するためのプログラムが記録されて、コンピューターが読める記録媒体はコンピューターシステムにより読まれるデータが貯蔵される全種類の記録装置を含む。
図6は、本実施例による電力検出器のキャリブレーションの前後を比較した結果を示すグラフである。
図6は、温度の変化と工程の変化によるキャリブレーション前の電力検出器の出力値(PD_OUT)とキャリブレーション後の電力検出器の出力値(PD_OUT_CAL)を示したグラフである。
図6の左側に示された(a)、(c)グラフは、それぞれキャリブレーション前のデータ値(PD_OUT)である。図6の右側に示された(b)、(d)グラフは、それぞれキャリブレーション後のデータ値(PD_OUT_CAL)である。図6の(a)と(c)を比較(PD_OUT vs PD_OUT_CAL)して、図6の(b)と(d)を比較(PD_OUT vs PD_OUT_CAL)する場合は、キャリブレーション以後の変化がほとんどなくなったことが確認できる。
以上の説明は、本実施例の技術思想を例示的に説明したことに過ぎないものであり、本実施例の属する技術分野における通常の知識を有する者であれば、本実施例の本質的な特性から脱しない範囲で多様な修正及び変形が可能である。したがって、本実施例等は、本実施例の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例により本実施例の技術思想の範囲が限定されるものではない。本実施例の保護範囲は、下記の請求範囲により解釈すべきであり、それと同等な範囲内にある全ての技術思想は、本実施例の権利範囲に含まれるものと解釈しなければならない。
200:電力検出器(PD)
210a、b:電力検出モジュール
220a、b:フィルター部
230a、b:キャリブレーションモジュール
312:第1ステージ
314: 第2ステージ
316:第3ステージ
322:スイッチ(SW)
330:電流源
340:第4のP型増幅器(MP4)
350:第3のP型増幅器(MP3)
410a、b、c:NMOS
420a、b、c:PMOS
210a、b:電力検出モジュール
220a、b:フィルター部
230a、b:キャリブレーションモジュール
312:第1ステージ
314: 第2ステージ
316:第3ステージ
322:スイッチ(SW)
330:電流源
340:第4のP型増幅器(MP4)
350:第3のP型増幅器(MP3)
410a、b、c:NMOS
420a、b、c:PMOS
Claims (14)
- 入力信号が印加されて増幅した出力信号を出力する第1、2、3ステージを含み、前記第1ステージと前記第2ステージは1つの端子がお互いに接続され、前記第2ステージの出力が前記第3ステージに入力される構造を有する電力検出モジュール;
一端が前記第3ステージの出力に連結されて、前記第3ステージから前記出力信号が入力され、他端が出力端に連結されて、前記出力信号の中、特定の帯域に対する駆動信号を発生するフィルター部;及び
一端が前記フィルター部の出力端に連結されて、前記フィルター部から前記駆動信号が印加され、他端が前記電力検出モジュールの入力端に連結されて、前記駆動信号をキャリブレーションしたキャリブレーション信号を前記電力検出モジュールでフィードバックするキャリブレーションモジュールを含み、
前記電力検出モジュールは、前記キャリブレーションモジュールの出力と連結されて、前記キャリブレーション信号を印加されて増幅した後、前記第1ステージに入力することを特徴とする電力検出器。 - 前記フィルター部は、
第2の抵抗、第1のキャパシター、スイッチを含み、前記第2の抵抗と前記第1のキャパシターは直列に連結され、前記スイッチは前記第2の抵抗に並列に連結され、
前記キャリブレーションモジュールが既に設定された条件によって前記駆動信号をキャリブレーションする場合は、前記キャリブレーションモジュールの制御によって前記スイッチをオンにスイッチングして、立ち上がり時間と立ち下がり時間が最短になるように動作するようにすることを特徴とする請求項1に記載の電力検出器。 - 前記スイッチは、
複数のNMOSが直列に連結される第1の回路、複数のPMOSが直列に連結される第2の回路を含み、前記第1の回路と前記第2の回路が互いに並列に連結されるスタック構造を有することを特徴とする請求項2に記載の電力検出器。 - 前記スイッチは、
前記NMOSの電流引出端と前記PMOSの電流引出端がそれぞれ連結され、前記NMOSの電流引込端と前記PMOSの電流引込端がそれぞれ連結され、前記NMOSの入力端と前記PMOSの入力端はそれぞれ電源に連結されることを特徴とする請求項3に記載の電力検出器。 - 前記電力検出モジュールは、
第3のP型増幅器、第4のP型増幅器及び電流源を含み、 前記電流源は前記キャリブレーションモジュールの出力を入力され、前記電流源と前記第4のP型増幅器は直列に連結され、第4のP型増幅器の出力が第3のP型増幅器に入力されることを特徴とする請求項1に記載の電力検出器。 - 前記第3のP型増幅器は、
第3のP型入力端、第3のP型電流引込端、第3のP型電流引出端を含み、第3のP型入力端は前記第4のP型増幅器と前記電流源の接点に連結され、前記第3のP型電流引込端は電源に連結されて、前記第3のP型電流引出端は前記第1ステージに含まれた第1のN型増幅器と第2のN型増幅器の接点に連結されることを特徴とする請求項5に記載の電力検出器。 - 前記第4のP型増幅器は、
第4のP型入力端、第4のP型電流引込端、第4のP型電流引出端を含み、前記第4のP型入力端は電源に連結され、前記第4のP型電流引込端と前記第4のP型電流引出端は前記電流源と連結されることを特徴とする請求項5に記載の電力検出器。 - 前記キャリブレーションモジュールは、
電力検出器のコード値と参照コード値のサイズに基づいて最終コード値をキャリブレーションすることを特徴とする請求項1に記載の電力検出器。 - 前記キャリブレーションモジュールは、
前記電力検出器のコード値と前記参照コード値が同一である場合は、前記最終コード値が既に設定された臨時レジスタ値と等しい値を有するようにキャリブレーションすることを特徴とする請求項8に記載の電力検出器。 - 前記キャリブレーションモジュールは、
前記電力検出器のコード値が前記参照コード値の未満であり、既に設定された臨時レジスタ値が0ではない場合は、既に設定された臨時レジスタ値から1を差し引きし、
前記電力検出器のコード値が前記参照コード値以上である場合は、前記臨時レジスタ値に1を増減した値を前記最終コード値にキャリブレーションする請求項8に記載の電力検出器。 - 前記キャリブレーションモジュールは、
前記電力検出器のコード値が前記参照コード値を超え、既に設定された臨時レジスタ値が既に設定された臨界値と等しい値ではない場合は、既に設定された臨時レジスタ値から1を増減し、
前記電力検出器のコード値が前記参照コード値以下である場合は、臨時レジスタ値から1を差し引きした値を前記最終コード値にキャリブレーションすることを特徴とする請求項8に記載の電力検出器。 - 前記電力検出モジュール、前記フィルター部、前記キャリブレーションモジュールは一対に具現され、
一対の中、第1の電力検出モジュール、第1のフィルター、第1のキャリブレーションモジュールを含み、前記第1の電力検出モジュールが入力端に連結されて、リアルタイムで前記入力信号に対する電力レベルを確認する電力レベル確認部;及び
一対の中、第2の電力検出モジュール、第2のフィルター、第2のキャリブレーションモジュールを含み、前記第2の電力検出モジュールがAC接地に連結されて、前記入力信号をAC接地処理して、前記入力信号のない時の状態を確認する信号確認部を含むことを特徴とする請求項1に記載の電力検出器。 - 前記電力レベル確認部は、
前記第1の電力検出モジュールの一端は前記入力端に連結され、前記第1の電力検出モジュールの他端は第1のフィルターに連結され、前記第1のフィルターの一端は前記第1の電力検出モジュールの出力に連結され、前記第1のフィルターの他端は前記第1のキャリブレーションモジュール及び出力端にそれぞれ連結され、前記第1のキャリブレーションモジュールの一端は前記第1のフィルターの出力に連結され、前記第1のキャリブレーションモジュールの他端は前記第1の電力検出モジュールの入力端に連結され、前記入力信号の電力レベルをリアルタイムで確認することを特徴とする請求項12に記載の電力検出器。 - 前記信号確認部は、
前記第2の電力検出モジュールの一端は前記AC接地に連結され、前記第2の電力検出モジュールの他端は第2のフィルターに連結され、前記第2のフィルターの一端は前記第2の電力検出モジュールの出力に連結され、前記第2のフィルターの他端は前記第2のキャリブレーションモジュール及び出力端にそれぞれ連結され、前記第2のキャリブレーションモジュールの一端は前記第2のフィルターの出力に連結され、前記第2のキャリブレーションモジュールの他端は前記第2の電力検出モジュールの入力端に連結され、前記入力信号を除去することを特徴とする請求項12に記載の電力検出器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034061A JP6371876B1 (ja) | 2017-02-24 | 2017-02-24 | 電力検出器(Power Detector) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034061A JP6371876B1 (ja) | 2017-02-24 | 2017-02-24 | 電力検出器(Power Detector) |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6371876B1 true JP6371876B1 (ja) | 2018-08-08 |
JP2018139400A JP2018139400A (ja) | 2018-09-06 |
Family
ID=63104384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017034061A Expired - Fee Related JP6371876B1 (ja) | 2017-02-24 | 2017-02-24 | 電力検出器(Power Detector) |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6371876B1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07264081A (ja) * | 1994-03-22 | 1995-10-13 | Hitachi Ltd | 送信出力制御回路 |
JP2006270902A (ja) * | 2005-02-24 | 2006-10-05 | Toyota Industries Corp | 入力信号のバラツキ補償機能を備えたrssi回路 |
JP2012161060A (ja) * | 2011-02-03 | 2012-08-23 | Rohm Co Ltd | 電力検出装置 |
DE102012203026A1 (de) * | 2012-02-28 | 2013-08-29 | Sennheiser Electronic Gmbh & Co. Kg | Hochfrequenzsender |
JP2016001865A (ja) * | 2014-05-21 | 2016-01-07 | パナソニックIpマネジメント株式会社 | 検波校正回路及び送信装置 |
JP6481398B2 (ja) * | 2015-02-12 | 2019-03-13 | 富士通株式会社 | 検波器及び通信装置 |
-
2017
- 2017-02-24 JP JP2017034061A patent/JP6371876B1/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018139400A (ja) | 2018-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI587625B (zh) | 用於動態誤差向量值增強之整合型起動偏壓升壓器 | |
TWI661669B (zh) | 多級放大器 | |
Patel et al. | High power-supply-rejection (PSR) current-mode low-dropout (LDO) regulator | |
US6525611B1 (en) | Power amplifier protection | |
CN101727121B (zh) | 控制供电系统以及形成供电控制器的方法 | |
EP2470918B1 (en) | High linear fast peak detector | |
TWI413883B (zh) | 改進型電源控制器及其方法 | |
EP2887174B1 (en) | CC-CV method to control the startup current for LDO | |
US20050253650A1 (en) | Amplifier circuit with reduced power-on transients and method thereof | |
TW201725843A (zh) | Dc-dc轉換器中的加強型切換式電容濾波器補償 | |
US20160173041A1 (en) | Hot-swap current-sensing system | |
JP2019192987A (ja) | 電力増幅器の制御回路 | |
CN108336905B (zh) | 一种dc-dc电路 | |
JP2007048283A (ja) | マルチループ電圧調整器制御スキームにおける零消去 | |
Chen et al. | A fast self-reacting capacitor-less low-dropout regulator | |
US7265614B2 (en) | Amplifier circuit with reduced power-off transients and method thereof | |
KR20150095060A (ko) | 공통 모드 궤환 회로를 포함하는 완전 차동 신호 시스템 | |
US9294037B2 (en) | Apparatus and methods for autozero amplifiers | |
US6922474B2 (en) | Shock sound prevention circuit | |
JP6371876B1 (ja) | 電力検出器(Power Detector) | |
US20030222688A1 (en) | Method of generating a voltage ramp at the terminals of a capacitor, and corresponding device | |
KR101680221B1 (ko) | 전력 검출기 | |
CN110808718B (zh) | 一种高稳定性的射频功率放大器 | |
JP2007159020A (ja) | 電流電圧変換回路 | |
US10488446B2 (en) | Power detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6371876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |