JP6371338B2 - 応力及び温度補償型ホールセンサ並びに方法 - Google Patents

Description

本発明は、概して集積ホールセンサの分野に関し、具体的には温度に関して及び機械的応力に関して補償される集積ホールセンサの分野に関する。本発明は、ホールセンサ読み出しを機械的応力及び温度の両方に関して補償する方法にも関する。

ホールセンサの基本機能は、電流が磁界の存在下で導体（例えば、導電板）を流れるとき該導体上に電圧が生成されるいわゆる「ホール効果」に基づいて、磁界の大きさを測定することである。この現象は、当該技術分野でよく知られており、それゆえここで更に説明される必要はない。

米国特許第７９８０１３８号明細書 米国特許出願公開第２０１５／１４２３４２号明細書

Ｓａｍｕｅｌ Ｈｕｂｅｒ ｅｔ ａｌ．，「Ａ Ｂｒｉｄｇｅ−Ｔｙｐｅ Ｒｅｓｉｓｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｅｎｓｏｒ ｉｎ ＣＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ ｗｉｔｈ Ｌｏｗ Ｓｔｒｅｓｓ Ｓｅｎｓｉｔｉｖｉｔｙ」，ＩＥＥＥ，ＳＥＮＳＯＲＳ，ｐｐ．１４５５−１４５８，２０１４

しかしながら、ホールセンサの読み出しに関係するいくつかの問題が存在する。

１）ホール電圧は、典型的には非常に小さく（典型的にはマイクロボルトからミリボルトの範囲内）、それゆえ増幅される必要があるが、ホール素子及び増幅器の両方が、オフセットを有し得る（ゼロ磁界の存在下で増幅器の出力は非ゼロである）。この問題は、先行技術において典型的には、（生産中に）較正時にオフセット電圧を測定し、測定された値をデバイス内の不揮発性メモリ内に記憶させ、記憶された値を取り出しデバイスの実使用中に増幅器の出力からそれを減じることによって対処される。

１ｂ）別の問題は、このオフセットが経時的に一定ではなく、ドリフトすることである。この問題は、先行技術において、「スピン流」及び／又は「チョッピング」と呼ばれる原理を使用することによって対処される。極性の切り替えは、スピン流と組み合わせて、ホール素子のオフセット及び増幅器のオフセットの両方を除去するために使用される。簡単な言葉で述べると、これは、バイアス電流（又はバイアス電圧）を入力ノードの特定の対に静的に適用し、結果を出力ノードの特定の対上で読み出すのではなく、ホール素子（例えば、ホールプレート）の異なるノードに連続的に、１つずつ適用し、対応する出力ノード上で出力を読み出し、結果を平均化することを意味する。

２）とりわけ上で言及されたホール素子及び／又は増幅器のオフセットは温度によって異なるため、ホール電圧も、温度依存性である。この問題は、先行技術において、典型的には、いくつかの異なる温度でゼロ磁界のオフセット値を測定することによって、測定されたオフセット値をデバイス内の不揮発性メモリ内に記憶させることによって、実使用中にデバイスの温度を（温度センサを使用して）測定することによって、及び測定された温度に対して記憶されたオフセット値を使用し、増幅されたホール出力値を補償することによって対処される。

３）ホール電圧は、「ピエゾホール効果」及び／又は「ピエゾ抵抗」効果として知られる現象による機械的応力（ホール素子に対して及ぼされる）にも依存し、また上で言及された温度センサの出力は、機械的応力（温度センサに対して及ぼされる）に依存する。このような機械的応力は、典型的にはパッケージング（例えば、プラスチック成型パッケージング）によって引き起こされる。「ピエゾ抵抗効果」及び「ピエゾホール効果」の物理的現象は、よく知られており、応力センサにおいて非常に望ましいが、ホールセンサデバイス等の他のデバイスでは望ましくない。機械的応力が経時的に変化しないなら、この問題は、較正試験によって容易に解決され得るであろうが、残念ながら機械的応力は、とりわけパッケージング内の湿気のために、経時的に変化する。

ピエゾ抵抗効果及びピエゾホール効果の数学的モデルは、当技術分野で既知であり、そこでは、機械的応力は、６つの独立した構成要素を有するテンソルとして表される。したがって、簡単な数学的手法は、６つの応力変数及び１つの追加的な温度変数を含む６つの連立方程式の組になるであろう。このような直接的手法は、非常に複雑である。

特許文献１は、応力依存性及び温度依存性の問題を認識し、温度から比較的独立している応力センサを提案している（特許文献１の図５）。このセンサは、２つの枝路を有するブリッジ回路を有し、各枝路は、「ｎ型抵抗器Ｌ」（すなわち、相互に対して９０°で位置付けられ直列に接続された２つのｎ型抵抗片）及び「垂直ｎ型抵抗器」を有する。全ての抵抗器はｎ型であるため、それらの温度挙動は、同じであり、したがって、それらの比率は、主として機械的応力に、かつ最小限だけ温度に、依存する。

依然として、改善又は代替物の余地がある。

本発明の実施形態の目的は、ホールセンサを温度及び機械的応力の両方に関して補償するための方法及びデバイスを提供することである。

本発明の特定の実施形態の目的は、（アルゴリズムの複雑性若しくは計算能力又はその両方の点で）実行するのがより容易な補償方法、並びに生産するのがより容易な（例えば、プロセス変動に対してそれほどクリティカルではない）デバイスを提供することである。

これらの目的は、本発明の実施形態に記載の方法及びデバイスによって達成される。

第１の態様では、本発明は、磁界強度を測定するための半導体集積デバイスであって、測定対象の磁界強度を表すホール信号（Ｖｈ）を提供するように構成された少なくとも１つのホール素子と；第１の応力感度及び第１の温度感度を有し、第１のセンサ信号を提供するように構成された、第１の横等方性センサと、第２の応力感度を有し、第２の温度感度を有し、第２のセンサ信号を提供するように構成された、第２の横等方性センサであって、該第１の温度感度は、該第２の温度感度と異なるか、若しくは該第１の応力感度は、該第２の応力感度とは異なるか、又はその両方である、第１の横等方性センサ及び第２の横等方性センサと；該ホール信号を任意に増幅し、該第１のセンサ信号を任意に増幅し、該第２のセンサ信号を任意に増幅するように適合された任意の増幅手段と；３つのデジタル値を取得するように、該任意に増幅されたホール信号をデジタル化し、該任意に増幅された第１のセンサ信号をデジタル化し、該任意に増幅された第２のセンサ信号をデジタル化するように適合されたデジタル化手段と；応力値を温度値を取得するために、所定の係数を有し２つのみの変数を含む２つのみの多項連立方程式の組を解くように構成され、かつ該計算された応力値及び該計算された温度値である２つのみのパラメータを含む所定の補正式を使用して、応力補償され温度補償されたホール値を計算するように構成された、計算手段と、を備える半導体集積デバイスを提供する。

「ホール信号」によって意味されるものは、ホール素子から来る「未加工のホール信号」（典型的には、２つの出力ノード上で測定される差動電圧）、又は当技術分野で周知の「スピン流」として知られ、典型的にオフセット補償のために使用される技法によって、複数の「未加工の」ホール測定値を平均化した結果である。

それは、（垂直抵抗器に対立するものとして）横抵抗器を使用することの利点であり、その理由は、このような抵抗器は、設計及び生産するのがはるかに容易であり、抵抗器のはるかに良好なマッチングを（リソグラフィによって）可能にするからである。１つの利点は、横抵抗器のマッチングがプロセス変動に対してそれほど敏感でない一方、垂直抵抗器を使用する場合はプロセスパラメータの厳密な制御が肝心であることである。

少なくとも一部の先行技術の解決策と対照的に、本発明によって提案される解決策は、理想的な温度センサ（応力無感応な温度センサと解釈すること）及び／又は理想的な応力センサ（温度無感応な応力センサと解釈すること）を必要とせず、両センサは、応力及び温度に（ある程度）感応するという事実を利用している。

少なくとも一部の先行技術の解決策とは対照的に、本発明によって提案される解決策は、主としてフロントエンドにおいて（ハードウェア内で）ではなく、主としてバックエンドにおいて（デジタルドメインにおいて連立方程式の組を解くことによって）、「真の」応力及び「真の」温度を判定するという問題に対処する。これは、垂直抵抗器を実装し、かつ／又は（ほぼ）応力無感応な抵抗器を作製すること等の特定の効果を得るために異なるサイズの抵抗器（例えば一方の抵抗器が、他方の８倍の大きさである）を必要とする一部の先行技術の解決策とは対照的に、より容易な実装を可能にし、設計レイアウトにおいてより大きな自由度を提供する。

１つの利点は、このような半導体集積デバイスがＣＭＯＳ技術を使用して大量生産で生産され得ることである。

それは、定係数（それらは応力及び温度から独立している）を使用する多項式の利点であり、その理由は、（１）係数は、測定値及び曲線近似を使用して比較的容易に見出され得るため、（２）限られた数の係数だけがデバイスの不揮発性メモリ内に記憶されることになるため（例えばパラメータとして、又はハードコードされて）、並びに（３）このような式の組は、限られた処理能力によって解くのが比較的容易であるため（例えば、指数関数又は幾何関数が不要であるため）である。

実施形態の１つの利点は、レシオメトリックな設計及びＡＤＣにより、供給電圧がホール素子並びに第１のセンサ及び第２のセンサに供給されることである。

半導体集積デバイスは、デジタル化され任意に増幅されたホール信号と、デジタル化され任意に増幅された第１のセンサ信号と、デジタル化され任意に増幅された第２のセンサ信号と、計算された応力と、計算された温度と、応力補償され温度補償されたホール値とのうちの１つ以上を提供する出力手段を更に備えてもよい。

好ましくは、第１の横等方性センサ及び第２の横等方性センサの各々は、抵抗性センサである。

好ましくは、第１の横等方性センサ及び第２の横等方性センサの各々は、ブリッジ回路内に配置された抵抗性センサであり、各ブリッジ回路は、４つの等方性抵抗器を含むか、又はそれらからなる。

ブリッジ回路を使用することの１つの利点は、それが高感度な差動電圧信号を提供し、個々の抵抗器間の非常に小さい差異さえも測定され得るようにする点にある。ブリッジ回路を使用することの更なる利点は、個々の抵抗器の絶対値ではなくそれらの比率のみが重要である点にある。

一実施形態では、２つのみの連立方程式の組の多項式は、２つのみの変数を含む２つのｎ次多項式であり、該２つのみの式の組は、以下の式の組によって表現されるか、又はそれと等価であり、
式中、Ｖ１は、第１のセンサのデジタル化され任意に増幅された出力値であり、Ｖ２は、第２のセンサのデジタル化され任意に増幅された出力値であり、α_ｉｊ及びβ_ｉｊは、定数であり、Ｋ、Ｌ、ｉ、ｊは、整数値であり、Δσ_ｉｓｏは、基準応力に対する機械的応力を表し、ΔＴは、基準温度に対する温度を表し、Ｋは、第１の式の多項式の次数を表し、Ｌは、第２の式の多項式の次数を表す。

それは、多項式を使用することの利点であり、その理由は、それらは（例えば幾何又は指数関数とは違い、莫大な処理能力を要求することなく）計算するのが比較的容易であり、にもかかわらず非常に正確な結果を与えるからである。

所与の設計（例えば、特定のレイアウト及び材料）に関して、定数は固定的であり、例えば設計段階においてシミュレーションによって、又は曲線近似技法を使用した設計評価測定によって、決定されてもよい。

１つの利点は、選択された基準条件下でα_００及びβ_００が第１のセンサ及び第２のセンサの出力値として直接測定され得ることである。

一実施形態では、式の組は、２次多項式の組である。

これは、上式においてＫ＝Ｌ＝２であること（及び２次係数のうちの少なくとも１つは非ゼロであること）を意味する。それは、２次多項式「のみ」を使用することの利点であり、その理由は、その場合、連立方程式の組の係数の数は、第１のセンサ及び第２のセンサのオフセット値Ｖｏｆｆｓｅｔ１及びＶｏｆｆｓｅｔ２を含めて、約１８個のみの係数であり、又は一部の係数が省略される場合はそれどころか１８個未満であるからである。

一実施形態では、式の組は、以下によって表現され得るか、又はそれと等価である。
この実施形態は、曲線近似によって８つの係数のみが決定される必要があり（連立方程式の組のために）、不揮発性メモリ内に記憶される必要があり、式の組は解くのがより容易／迅速である、という利点を有する。にもかかわらず、この式の組は、比較的広い温度範囲（約０℃〜約＋１４０℃）内で非常に正確な結果をもたらし得ることが見出された。

一実施形態では、所定の補正式は、以下の式ＶＨｃｏｍｐ＝ＶＨ／ＣＦによって表現され得るか、又はそれと等価であり、式中、ＣＦは、２つのみの変数を含む以下のｎ次多項式によって表現され得るか、又はそれと等価である補正係数であり、
式中、γ_ｉｊは、所定の定数であり、Ｍ、ｉ、ｊは、整数であり、（Δσ_ｉｓｏ）及び（ΔＴ）は、該２つの連立方程式の組から計算された値であり、Ｍは、該多項式の次数を表す。

この補正係数は、比較的低い次数のＭに対してさえ、非常に良好な結果を提供することが見出された。

別の実施形態では、所定の補正式は、以下の式ＶＨｃｏｍｐ＝ＶＨ×ＣＦｂによって表現され得るか、又はそれと等価であり、式中、ＣＦｂは、２つのみの変数を含む以下のｎ次多項式によって表現され得るか、又はそれと等価である補正係数であり、
式中、τ_ｉｊは、所定の定数であり、Ｒ、ｉ、ｊは、整数であり、（Δσ_ｉｓｏ）及び（ΔＴ）は、該２つの連立方程式の組から計算された値であり、Ｒは、該多項式の次数を表す。

この式は、ＣＦの式とほぼ同じ精度を提供するが、この式は、除算ではなく乗算を使用するという利点を有する。

第２の態様によれば、本発明は、磁界強度を測定するための半導体集積デバイスであって、測定対象の磁界強度を示すホール信号を提供するように構成された少なくとも１つのホール素子と；第１の応力感度及び第１の温度感度を有し、第１のセンサ信号を提供するように構成された第１の横等方性センサと、第２の応力感度を有し、第２の温度感度を有し、第２のセンサ信号を提供するように構成された第２の横等方性センサであって、該第１の温度感度は、該第２の温度感度と異なるか、若しくは該第１の応力感度は、該第２の応力感度と異なるか、又はその両方である、第１の横等方性センサ及び第２の横等方性センサと；該ホール信号を任意に増幅し、該第１のセンサ信号を任意に増幅し、該第２のセンサ信号任意に増幅するように適合された任意の増幅手段と；３つのデジタル値を取得するように、該任意に増幅されたホール信号をデジタル化し、該任意に増幅された第１のセンサ信号をデジタル化し、該任意に増幅された第２のセンサ信号をデジタル化するように適合されたデジタル化手段と；該デジタル化され任意に増幅された第１のセンサ信号及び該デジタル化され任意に増幅された第２のセンサ信号である２つのみのパラメータを含む所定の補正式を使用して、応力補償され温度補償されたホール値を計算するように構成された、計算手段と、を備える半導体集積デバイスを提供する。

半導体集積デバイスは、デジタル化され任意に増幅されたホール信号と、デジタル化され任意に増幅された第１のセンサ信号と、デジタル化され任意に増幅された第２のセンサ信号と、応力補償され温度補償されたホール値とのうちの１つ以上を提供する出力手段を更に備えてもよい。

好ましくは、第１の横等方性センサ及び第２の横等方性センサの各々は、抵抗性センサである。

好ましくは、第１の横等方性センサ及び第２の横等方性センサの各々は、ブリッジ回路内に配置された抵抗性センサであり、各ブリッジ回路は、４つの等方性抵抗器を含むか、又はそれらからなる。

第２の態様による実施形態は、第１の態様に関して言及されたのと同じ利点を提供し、加えて、実際の応力及び温度の値を計算する必要がないという利点を提供するが、それらは、２つのセンサの出力値を直接使用して補償係数を計算することを可能にする。

したがって、以下の利点のうち１つ以上が得られる：それほど強力な計算手段が必要とされない、シリコン領域が節約され得る、計算を実行するためにそれほど大きな能力が必要とされない、時間単位あたりより多くのホール測定が実行され得る（すなわち、測定帯域を増大させ得る）、結果の精度（例えば、丸め誤差に関して）が改善され得る（同じビット数のＡＤＣ及びプロセッサ、例えば１４ビットＡＤＣ、１６ビットプロセッサを使用する場合）。

一実施形態では、所定の補正式は、以下の式ＶＨｃｏｍｐ＝ＶＨ／ＣＦによって表現され得るか、又はそれと等価であり、式中、ＣＦは、２つのみの変数を含む以下のｎ次多項式によって表現され得るか、又はそれと等価である補正係数であり、
式中、ΔＶ１＝Ｖ１−Ｖ１ｏ、ΔＶ２＝Ｖ２−Ｖ２ｏ、Ｖ１ｏは、較正中に測定された第１のセンサのデジタル化され任意に増幅された出力であり、Ｖ２ｏは、較正中に測定された第２のセンサのデジタル化され任意に増幅された出力であり、φ_ｉｊは、所定の定数であり、Ｍ、ｉ、ｊは、整数であり、Ｍは、多項式の次数を表す。

第１の実施形態の補正係数ＣＦに関して上で言及されたのと同じ利点及び所見が、ここでも当てはまる。

別の実施形態では、所定の補正式は、以下の式ＶＨｃｏｍｐ＝ＶＨ×ＣＦｂによって表現され得るか、又はそれと等価であり、式中、ＣＦｂは、２つのみの変数を含む以下のｎ次多項式によって表現され得るか、又はそれと等価である補正係数であり、
式中、ΔＶ１＝Ｖ１−Ｖ１ｏ、ΔＶ２＝Ｖ２−Ｖ２ｏ、Ｖ１ｏは、較正中に測定された第１のセンサのデジタル化され任意に増幅された出力であり、Ｖ２ｏは、較正中に測定された第２のセンサのデジタル化され任意に増幅された出力であり、η_ｉｊは、所定の定数であり、Ｒ、ｉ、ｊは、整数であり、Ｒは、多項式の次数を表す。

この式は、ＣＦの式とほぼ同じ精度を提供するが、この式は、除算ではなく乗算を使用するという利点を有する。

一実施形態では、補正係数の多項式は、ｉ）両方の変数を含む２次多項式、ｉｉ）第１のセンサ及び第２のセンサのうち最高温度感度を有するセンサに関する変数において３次、他方の変数において１次の多項式、ｉｉｉ）第１のセンサ及び第２のセンサのうち最高温度感度を有するセンサに関する変数において４次、他方の変数において１次の多項式、のうちの１つである。

応力がパッケージの応力のみによる検討中の用途については、「応力センサ」に関する値の１次の項で典型的には十分であるが、比較的広い温度範囲（例えば、−４０℃〜＋１２０℃）で正確な結果を得るためには、両センサは温度及び応力の両方に感応し得るものの、「温度センサ」に関する値の２次、３次、又は４次の項が望ましい／必要とされるであろうことが見出された。

任意に本明細書の上で言及されたｉｉ）の場合又はｉｉｉ）の場合に、計算手段は、第１の変数及び／又は第２の変数の等間隔又は非等間隔を区分的線形近似又は区分的２次近似として使用して多項式を評価するように適合される。

区分的線形近似又は２次近似は、計算の複雑性及び／又は能力要件を更に低減し得る。適切な間隔を選択することによって、任意の所望の精度が得られ得るのと同時に、より高次の多項式の計算が回避され得る。

第１の態様又は第２の態様による実施形態では、半導体デバイスは、計算手段に作動的に接続された不揮発性記憶手段を更に備え、記憶手段は、較正中に決定された少なくとも２つの値を記憶するように、かつ任意に多項式の所定の係数も記憶するように、適合される。

第１の態様又は第２の態様による実施形態では、半導体集積デバイスは、少なくとも１つのホール素子並びに第１のセンサ及び第２のセンサを所定の定電圧にバイアスする手段を更に備える。

所定の定電圧、例えば、温度補償された電圧を使用することの１つの利点は、信号雑音比が、例えば想定されている温度範囲にわたって最大化される等、増大され得ることである。

第１の態様又は第２の態様による実施形態では、少なくとも１つのホール素子は、水平ホールプレートである。

水平ホールプレート（垂直ホールプレートではなく）を使用することの１つの利点は、それがより大きな信号を提供する点、及びそれを製造するのがより容易である点にある。

第１の態様又は第２の態様による実施形態では、第１の横等方性センサ及び第２の横等方性センサの各々は、４つの横等方性抵抗器を備える抵抗性センサである。

第１の態様又は第２の態様による実施形態では、横等方性抵抗器の各々は、直交対として組織化され直列に接続された少なくとも２つの横抵抗片を備える。

それは、このいわゆる直列に接続され９０°に配向された（同じサイズ及び材料の）２つの抵抗片の「Ｌ字レイアウト」の１つの利点であり、その理由は、組み合わされた抵抗器は、ＸＹ平面内の応力構成要素に対して等方的であるからである。

第１の態様又は第２の態様による実施形態では、横等方性抵抗器の少なくとも一部は、二重のＬ字形状で直列に接続された少なくとも４つの横抵抗片を備える。

それは、直列に接続された４つの抵抗器（同じサイズ及び材料の）を有する、このいわゆる「二重のＬ字レイアウト」の１つの利点であり、その理由は、組み合わされた抵抗器は、接合電界効果の存在下においてさえ（例えば、抵抗器がｎウェル又はｐウェル抵抗器として実装されている場合）、横の応力（ＸＹ平面における）に対して等方的であるからである。

第１の態様又は第２の態様による実施形態では、第１の横等方性センサの２つの抵抗器が、第１の材料から作製され、第１の横等方性センサの他の２つの抵抗器が、第２の材料から作製され、第２の横等方性センサの２つの抵抗器が、第３の材料から作製され、第２の横等方性センサの他の２つの抵抗器が、第４の材料から作製され、第１の材料、第２の材料、第３の材料、及び第４の材料のうちの少なくとも３つは、異なる材料であるように、抵抗器の材料が選択される。

センサの抵抗器用の３つ又は４つの異なる材料を選択することによって、第１のセンサの応力及び温度挙動は、第２のセンサの応力及び温度挙動とは相当異なるように選択され得る（単なる許容マージン内の違いではなく、例えば少なくとも１．５の係数の差）。このようなセンサを使用することの１つの利点は、真の応力及び真の温度の値（基準値に対して）の非常に正確な結果を得ることを可能にし、したがってホール値の良好な補償を可能にすることである。

３つの異なる材料を使用することの１つの利点は、「真の応力」及び「真の温度」（基準値に対して）が約＋／−３ＭＰａ及び約＋／−１Ｋの精度で計算され得ることである（本発明がなされる前の約＋／−１０ＭＰａ及び約＋／−５Ｋと比較して）。

１つの利点は、「真の応力」及び「真の温度」の値の認識が、寄生効果に関してホール値を補償することを可能にすることである。

第１の態様又は第２の態様による実施形態では、第１のセンサの抵抗器のうちの２つは、ｐウェル抵抗器であり、第１のセンサの抵抗器のうちの他の２つは、ｐポリ抵抗器であり、第２のセンサの抵抗器のうちの２つは、「ｐ−ｄｉｆｆ」抵抗器としても知られる高度にドープされたｐ型であり、第２のセンサの抵抗器のうちの他の２つは、「ｎ−ｄｉｆｆ」抵抗器としても知られる高度にドープされたｎ型であるように、抵抗器の材料が選択される。

それは、センサの一部としてｐウェル又はｎウェル抵抗器を使用することの１つの利点であり、その理由は、低濃度ドープされた材料は、より高い抵抗率温度係数を有し、したがって温度感度がより高いからである。

第１の態様又は第２の態様による実施形態では、第１のセンサの抵抗器のうちの２つは、「ｐ−ｄｉｆｆ」抵抗器としても知られる高度にドープされたｐ型であり、第１のセンサの抵抗器のうちの他の２つは、ｐポリ抵抗器であり、第２のセンサの抵抗器のうちの２つは、「ｎ−ｄｉｆｆ」抵抗器としても知られる高度にドープされたｎ型であり、第２のセンサの抵抗器のうちの他の２つは、「ｐ−ｄｉｆｆ」抵抗器としても知られる高度にドープされたｐ型であるように、抵抗器の材料が選択される。

この実施形態の１つの利点は、それがｐウェル又はｎウェルで実装された抵抗器を必要とせず、したがって二重のＬ字レイアウトを必要としない点にある。これは、センサの抵抗器をホールプレートの周囲に配置することをより容易にし、比較的大きいセンサを生み出し、これは、より正確な結果を取得することを可能にする。

第１の態様又は第２の態様による実施形態では、第１のセンサの抵抗器のうちの２つは、ｎウェル抵抗器であり、第１のセンサの抵抗器のうちの他の２つは、ｐポリ抵抗器であり、第２のセンサの抵抗器のうちの２つは、「ｎ−ｄｉｆｆ」抵抗器としても知られる高度にドープされたｎ型であり、第２のセンサの抵抗器のうちの他の２つは、「ｐ−ｄｉｆｆ」抵抗器としても知られる高度にドープされたｐ型であるように、抵抗器の材料が選択される。

１つの利点は、ｎウェル及びｐポリの組み合わせは、高い熱感度（良好な温度センサ）を与えるが、分離されたｐウェルを必要としないことである。

この実装は、利用可能な分離されたｐウェルを有さないＣＭＯＳ製品を実装するのにとりわけ有利であり得る。このような技術では、ｐウェル及びｐポリを組み合わせる解決策は、実現可能ではないが、上述のような材料の組み合わせは非常に好適である。

本発明は、例えば、第１のセンサ（「温度センサ」）がｎウェル及びｐポリ抵抗器から作製される場合、特に有利であるが、その理由は、その場合、温度センサは、機械的応力によって非常に大きく影響されるが、機械的応力は、本発明によって提供される解決策によって除去されるからである。

第１の態様又は第２の態様による実施形態では、半導体集積デバイスは、仮想円上に位置付けられた、ある数Ｎの少なくとも２つのホール素子と、円内部に位置付けられた単一の第１の横等方性センサと、数Ｎと同じ数の第２のセンサとを備え、各々は、ホール素子のうちの１つの周囲に配置されている。

第１の態様又は第２の態様による実施形態では、半導体集積デバイスは、ある数Ｎの少なくとも２つのホール素子を備え、各ホール素子は、ホール素子の周囲に配置された対応する第１のセンサ及び対応する第２のセンサを有する。

１つの利点は、第１のセンサ及び第２のセンサの全ての抵抗器が、ホールプレートの周囲に、又は複数のホール素子を有するデバイスでは各ホール素子の周囲に、配置され得ることである。このような実施形態では、各ホール素子は、個々の（局所的な）温度及び応力の情報によって補償されてもよい。

第３の態様によれば、本発明は、第１の態様に記載の半導体デバイスを使用して、機械的応力に関して及び温度に関して補償された磁界強度を測定する方法であって、ａ）該少なくとも１つのホール素子からホール信号を取得する工程と、ｂ）第１の横等方性センサから第１のセンサ信号を取得する工程と、ｃ）第２の横等方性センサから第２のセンサ信号を取得する工程と、ｄ）ホール信号を増幅し、第１のセンサ信号を任意に増幅し、第２のセンサ信号を任意に増幅する工程と、ｅ）３つのデジタル値を取得するように、増幅されたホール信号、任意に増幅された第１のセンサ信号、及び任意に増幅された第２のセンサ信号をデジタル化する工程と、ｆ）２つのみの変数を含み所定の係数を有し、デジタル化され任意に増幅された第１のセンサ及び第２のセンサ信号をパラメータとして有する２つのみのｎ次多項連立方程式の所定の組を満たす応力値及び温度値を計算する工程と、ｇ）２つのみの変数を含み所定の係数を有するｎ次多項式である補正係数を使用して応力補償され温度補償されたホール値を計算する工程と、を含む方法を提供する。

方法は、ｈ）任意のデジタル化された信号を任意に出力する工程を更に含んでもよい。

方法は、ｉ）計算された応力及び／又は計算された温度を任意に出力する工程を更に含んでもよい。

方法は、ｊ）応力補償され温度補償されたホール値を任意に出力する工程を更に含んでもよい。

この方法は、図１３に図示されている。工程ａ）は、スピン流の技法を使用して複数のホール測定値を取得することを含んでもよく、方法は、工程ｆ）を実行する前に、アナログドメインにおいて、又はデジタルドメインにおいて結果を平均化する工程を更に含んでもよい。

工程は読みやすさのためだけに付番されており、明示的に記載されるように別の順序で実行されてもよいことが明示的に指摘される。任意に、一部の工程は、並行して実行されてもよい（例えば、第１のセンサ信号を測定することと、それを増幅することと、それをデジタル化することとが、同時に行われる）。

この方法の１つの利点は、それが比較的単純なプロセッサ（例えば、８ＭＨｚで動作する１６ビットマイクロコントローラ）上で実行され得ることである。連立方程式の組を解くことは、繰り返し実装されてもよい。

この方法の１つの利点は、それが、アナログドメインにおいてよりも柔軟かつ正確であるデジタルドメインにおいて、補償された値を「計算する」ことである。それは、シリコンをトリミングすることなく、較正によって補償が行われることも可能にする。

この方法の１つの利点は、それが、比較的単純な演算機能（加算、減算、乗算、及び除算）を有するが角度又は指数機能等は有さないプログラマブルプロセッサ上に比較的容易に実装され得ることである。

第４の態様によれば、本発明は、第２の態様に記載の半導体デバイスを使用して、機械的応力に関して及び温度に関して補償された磁界強度を測定する方法であって、ａ）該少なくとも１つのホール素子からホール信号を取得する工程と、ｂ）第１の横等方性センサから第１のセンサ信号を取得する工程と、ｃ）第２の横等方性センサから第２のセンサ信号を取得する工程と、ｄ）ホール信号を増幅し、第１のセンサ信号を任意に増幅し、第２のセンサ信号を任意に増幅する工程と、ｅ）３つのデジタル値を取得するように、増幅されたホール信号、任意に増幅された第１のセンサ信号、及び任意に増幅された第２のセンサ信号をデジタル化する工程と、ｆ）２つのみのパラメータを含み所定の係数を有するｎ次多項式である補正係数を使用して、応力補償され温度補償されたホール値を計算する工程と、を含む方法を提供する。

方法は、ｇ）任意のデジタル化された信号を任意に出力する工程を更に含んでもよい。

方法は、ｈ）応力補償され温度補償されたホール値を任意に出力する工程を更に含んでもよい。

この方法は、図１４に図示されている。第３の態様の方法に関して言及されたのと同じ利点及び所見が、ここでも当てはまるが、方法を比較すると、第４の態様に記載の方法では、応力及び温度の真の値をまず計算する中間工程は省略されてもよく、それゆえこの方法はより少ない能力及び／又は資源を必要とし、それどころかより迅速に実行され得る（同じプロセッサ及びクロック速度を想定すると）ことが明らかになる。

本発明のこれら及び他の態様は、以下に記載される実施形態（複数可）を参照すると自明であり、明らかであろう。本発明の特定の、及び好ましい態様は、添付の独立及び従属請求項で提示されている。

ホール素子、２つのセンサ、読み出し回路、及びデジタル処理回路、並びにホール素子（複数可）及びセンサ素子をバイアスするための任意の定電圧発生器を備える、本発明による例示的なデバイスのブロック図を示している。 図２上は、図１の例示的なデバイスの変形例を示し、図２下は、２つのセンサの例示的な実施形態、すなわち抵抗器ブリッジとして実装されている各々をより詳細に示している。 ２つのｐポリ抵抗片を有する「抵抗器のＬ字」の実施例を示している。 ２つのｎウェル抵抗片を有する「抵抗器のＬ字」の実施例を示している。 ４つのｎウェル抵抗片を有する「二重の抵抗器のＬ字」の実施例を示している。 本明細書において「温度センサ」としても呼ばれる「第１のセンサ」の実施例を示しているが、それは、非常に応力依存的であり得る。 本明細書において「応力センサ」としても呼ばれる「第２のセンサ」の実施例を示しているが、それは、非常に温度依存性であり得る。示されている実施例では、センサは、ホール素子の周囲に配置されているが、それは、本発明を機能させるために絶対に必要とされるわけではない。 本発明によるデバイスの実施例を示し、第１のセンサ（本明細書において「温度センサ」としても呼ばれる）及び第２のセンサ（本明細書において「応力センサ」としても呼ばれる）は、両方ともホール素子の周囲に配置され、両センサ素子の各抵抗器は、単一のＬ字状に配置された２つの抵抗片を有する。 本発明の実施形態において使用され得るような、第１のセンサ（温度センサ）及び第２のセンサ（応力センサ）のうちのいずれかのための可能な代替的レイアウトの実施例を示し、センサは、ホール素子を取り囲んでも取り囲まなくてもよい。 図９のレイアウトの電気等価回路を示している。 本発明によるデバイスの別の実施例を示し、第１のセンサ（温度センサ）及び第２のセンサ（応力センサ）は、両方ともホール素子の周囲に配置され、各抵抗器は、「二重のＬ字」状に配置された４つの抵抗片を有する。 ４つのホール素子、単一の（共有の）第１のセンサ（主として温度センサとして機能する）、及び４つの第２のセンサ（主として応力センサとして機能する）を有する、本発明の実施形態による半導体集積デバイスの実施例を示す。各ホール素子は、１つの応力センサによって取り囲まれている。この実施形態では、第１のセンサの温度感度は、好ましくは第２のセンサの各々の温度センサよりも大きく（絶対値において）、第２のセンサの各々の応力感度は、好ましくは第１のセンサの応力感度よりも大きい（絶対値において）。 本発明の実施形態によりホール信号を温度及び機械的応力に関して補償する第１の方法の流れ図である。この実施形態では、ホール素子（複数可）、第１のセンサ、及び第２のセンサからの信号を測定し、任意に増幅し、かつデジタル化した後、まず（工程ｆにおいて）２つの連立方程式の組を解くことによって実際の応力及び温度の値が計算され、次に（工程ｇにおいて）計算された応力及び温度の値を使用して（例えば、式に代入して）デジタル化されたホール値を応力及び温度に関して補償するための補正係数を計算する。 本発明の実施形態によりホール信号を温度及び機械的応力に関して補償する第２の方法の流れ図である。この実施形態では、ホール素子（複数可）、第１のセンサ、及び第２のセンサからの信号を測定し、任意に増幅し、かつデジタル化した後、実際の応力及び温度を計算する中間工程の必要なしに、センサ自体から得られた値を使用して（例えば、式に代入して）デジタル化されたホール値を応力及び温度に関して補償するための補正係数を計算する。 本発明によるデバイスの別の例示的な実施形態を示している。この場合では、４つのホール素子が相互接続されているか、又は「スピン流」の効果を得るために信号が別の方法によって組み合わされる。マイクロコントローラは、第１の方法（図１３を参照）若しくは第２の方法（図１４を参照）又はその両方を実行するプログラムによってプログラムされてもよい。 ゼロとは非常に異なる応力感度を有し得る、本発明の実施形態において使用され得るような「温度センサ」の別の実施例を示している。図１６（ａ）は、概略図であり、図１６（ｂ）は、レイアウト実装である。 ゼロとは非常に異なる温度感度を有し得る、本発明の実施形態において使用され得るような「応力センサ」の別の実施例を示している。図１７（ａ）は、概略図であり、図１７（ｂ）は、レイアウト実装である。

図面は、単に概略的であり、非限定的である。図面において、一部の要素のサイズは、例証目的のために、誇張され、縮尺に合わせて描かれていないことがある。請求項内の参照記号は、範囲を限定するものとして解釈されてはならない。異なる図面において、同じ参照記号は、同じ又は類似の要素を指している。

本発明を、特定の実施形態に関して、かつ特定の図面を参照して説明していくが、本発明は、それらには限定されず、請求項によってのみ限定される。説明される図面は、単に概略的であり、非限定的である。図面において、一部の要素のサイズは、例証目的のために、誇張され、縮尺に合わせて描かれていないことがある。寸法及び相対的な寸法は、本発明の実際の実現には必ずしも一致しない。

更に、明細書及び請求項における第１、第２等の用語は、類似の要素を区別するために使用されており、必ずしも時間的、空間的、序列、又は他の方法による順序を説明するためではない。このように使用されている用語は、適切な情況下において交換可能であること、及び本明細書に記載の本発明の実施形態は、本明細書に記載されている、又は図示されている以外の順序で運用できることを理解されたい。

その上、明細書及び請求項における上、下等の用語は、記述目的のために使用されており、必ずしも相対的な位置を説明するためではない。このように使用されている用語は、適切な情況下において交換可能であること、及び本明細書に記載の本発明の実施形態は、本明細書に記載されている、又は図示されている以外の配向で運用できることを理解されたい。

請求項で使用される用語「含む」は、その後に列挙される手段に制限されるものとして解釈されるべきではないことに留意されたい。それは、他の要素又は工程を排除しない。したがって、それは、言及されているような、述べられた特長、整数、工程、又は構成要素の存在を明記するが、他の特長、整数、工程、若しくは構成要素、又はそれらの群のうちの１つ以上の存在又は添加を排除しないものとして解釈されたい。したがって、「手段Ａ及びＢを含むデバイス」という表現の範囲は、構成要素Ａ及びＢのみからなるデバイスに限定されるべきではない。それは、本発明に関して、デバイスの唯一の、又は最も重要な構成要素はＡ及びＢであることを意味する。

本明細書にわたって、「一実施形態」又は「ある実施形態」への言及は、その実施形態に関連して説明される特定の特長、構造、又は特徴が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書にわたって、様々な箇所における「一実施形態では」又は「ある実施形態では」という文言の登場は、必ずしも同じ実施形態に言及しているわけではないが、そうでもあり得る。更に、本開示から当業者に自明であろうように、特定の特長、構造、又は特徴は、１つ以上の実施形態において任意の好適な方法で組み合わされてもよい。

同様に、本発明の例示的な実施形態の説明において、本発明の様々な特長が、開示を合理化し様々な発明的な態様のうちの１つ以上の理解を支援する目的のため、単一の実施形態、図、又はそれらの説明の中に共にまとめられていることがあることが理解されるべきである。しかしながら、このような開示の方法は、請求対象の発明が各請求項に明示的に記載されている特長よりも多くの特長を必要とするという意図を反映するものとして解釈されるべきではない。むしろ、以下の請求項が反映するように、発明的な態様は、前述の単一の開示された実施形態の全特長に満たない特長に存する。したがって、詳細な説明に続く請求項は、各請求項が本発明の別々の実施形態として自立している状態で、ここに、明示的にこの詳細な説明の中に組み込まれる。

更に、本明細書に記載の一部の実施形態は、他の実施形態に含まれる一部の特長を含むが他の特長を含まないものの、当業者によって理解されるであろうように、異なる実施形態の特長の組み合わせは、本発明の範囲内にあることが意図され、異なる実施形態を形成する。例えば、以下の請求項では、いずれの請求対象の実施形態も、任意の組み合わせにおいて使用され得る。

本明細書で提供される説明では、多くの具体的な詳細が述べられている。しかしながら、本発明の実施形態は、これらの具体的な詳細なしに実施されてもよいことが理解される。他の例では、よく知られている方法、構造、及び技法は、本明細書の理解を不明瞭にしないために、詳細には示されていない。

本発明は、温度及び機械的応力の両方に関して補償された磁界強度を測定するための方法及び集積回路に関し、それゆえ変化する環境条件に対して、及びセンサの寿命にわたって低減されたドリフトを有する。

本発明において「応力」という用語が使用される場合、特に明示的な言及がない限り、「機械的応力」が意図されている（例えば、電圧応力に対立するものとして）。

本文書では、「２つの変数を含む２つの式の組」という表現は、「２つのみの変数を含む２つのみの式の組」を意味し、これは「厳密に２つの変数を含む厳密に２つの式の組」とも同義である。

本文書では、特に明示的な言及がない限り、「変数」及び「パラメータ」という用語は、同じ意味を有し、交換可能に使用され得る。「変数」という用語は、典型的には式の組を満たす見出されるべき値を表現するために使用され、「パラメータ」という用語は、所定の式に代入されるべき値を指すためにより一般的に使用され、その値が直接測定されるか（第２の方法の場合のように）又はその値がまず式の組から計算されるか（第１の方法のように）を問わない。両方の場合において、これらの値は、前もって固定されない。これらの値は、典型的には（一時的に）ＲＡＭに記憶される。対照的に、「係数」及び／又は「オフセット」の値は、前もって、例えば設計段階中及び／又は較正段階中に決定され、後者の値は、典型的には、例えばフラッシュ若しくはＥＥＰＲＯＭ又はそれらの組み合わせ等の不揮発性メモリに記憶される。「オフセット」又は「オフセット値」という用語は、係数の特別な場合、例えば、多項式の０次の項Ｘ^０Ｙ^０として考えることができ、式中、Ｘ及びＹは、変数又はパラメータを表す。オフセット値は、典型的にはデバイスごとに較正中に決定される一方、係数は、典型的にはデバイスの群について、例えば、単一のダイの単一のバッチについて又は具体的な技術における設計全体について、決定される。しかし、これらがどのように決定されるかは、本発明にとって重要ではなく、これらの値はデバイスの実使用中に「前もって決定」されることを知るだけで十分である。本段落は、何らかの形において本発明を限定することではなく、いくつかの用語を明確化するのを支援することだけを意図したものである。

「ｐポリ」は、「ｐ型多結晶」を意味する。

「ｎポリ」は、「ｎ型多結晶」を意味する。

「ｐ−ｄｉｆｆ」は、「高濃度ドープされたｐ型抵抗器」又は「高度にドープされたｐ型抵抗器」を意味する。「高度にドープされた」は、少なくとも１．０×１０^１８／ｃｍ^３、例えば１×１０^１９／ｃｍ^３〜１×１０^２０／ｃｍ^３の範囲のドーピング濃度を有することを意味する。

「ｎ−ｄｉｆｆ」は、「高濃度ドープされたｎ型抵抗器」又は「高度にドープされたｎ型抵抗器」を意味する。「高度にドープされた」は、少なくとも１．０×１０^１８／ｃｍ^３、例えば１×１０^１９／ｃｍ^３〜１×１０^２０／ｃｍ^３の範囲のドーピング濃度を有することを意味する。

本文書において「直接測定」への言及がなされる場合、それが意味するものは、デジタル化及び任意の増幅後にデジタルプロセッサによってホール素子から、又はセンサから得られる特定の値である。

ホールセンサの温度及び応力への依存性に関する問題は、数十年前から当技術分野で既知であるが、温度及び応力の両方の変動に関して補償する解決策はごくわずかしか存在しないように思われる。

発明者らが知る限り、先行技術においてこれまで提案されてきた解決策は、理想的な、したがってデバイスに対して及ぼされる応力に比例する信号を提供することができる応力センサ（すなわち、温度ではなく応力のみに感応するセンサ構造物）を構築すること、又は理想的な、したがってデバイスの温度に比例する信号を提供できる温度センサ（すなわち、応力ではなく温度のみに感応するセンサ構造物）を構築することに注力しているように思われる。

当技術分野には、「真の応力」は温度に無感応な（又はわずかにのみ感応する）応力センサを使用することによってのみ判定し得、「真の温度」は応力に無感応な（又はわずかにのみ感応する）温度センサを使用することによってのみ判定し得る、という偏見が存在するように思われる。

当技術分野には、数学的手法は可能ではないか、又は過度に複雑であり、したがって実用的に実現不可能であるという偏見も存在するように思われる。

特許文献１で提案されている解決策は、この偏見の例であり、最小限の温度感度のみを有する応力センサを提案している。

非特許文献１では、応力に対して最小限の感度のみを有する温度センサが提案されている。

上で言及された両手法では、根本的な考えは、単一の影響のみ（機械的応力又は温度のいずれかであり、両方ではない）の測定を可能にする一方で、他方（温度若しくは機械的応力）には無感応であるか、又は他方の影響ができるだけ小さい、具体的なハードウェアを提供することであるように思われる。第１のセンサ及び第２のセンサの温度感度をそれぞれＴＳ１、ＴＳ２によって表し、第１のセンサ及び第２のセンサの応力感度をそれぞれＳＳ１、ＳＳ２によって表すと、先行技術の手法は、以下のように定式化され得る。

特許文献１は、無視できる温度感度（ＴＳ２≒０）を有する応力センサを提供する。

特許文献１は、無視できる応力感度（ＳＳ１≒０）を有する温度センサを提供する。

対照的に、本発明の発明者らは、２つのセンサが機械的応力に対して、及び温度に対して感応することを許され、「異なる感度」を有するべきである、カテゴリーの異なる手法を追求した。数学的用語で表現すると、２つのセンサは、以下を有するべきである。
ｉ）応力に対する異なる感度（ＳＳ１＜＞ＳＳ２）（ＴＳ１がＴＳ２に等しいか、ほぼ等しいか、等しくないかを問わない）、又は
ｉｉ）温度に対する異なる感度（ＴＳ１＜＞ＴＳ２）（ＳＳ１がＳＳ２に等しいか、ほぼ等しいか、等しくないかを問わない）、又は
ｉｉｉ）機械的応力及び温度の両方に対する異なる感度（ＳＳ１＜＞ＳＳ２及びＴＳ１＜＞ＴＳ２）。

（理論的により厳密な数式は、以後述べられるが、実務上は上の式で十分である）。

本発明の一部の実施形態では、機械的応力に対する、及び温度に対する両センサの感度は、無視できるものではない（例えば、ＳＳ１及びＳＳ２の各々は、絶対値で２０ｍＶ／ＧＰａよりも高く、ＴＳ１及びＴＳ２の各々は、絶対値で０．１０ｍＶ／Ｋよりも高い）。

加えて、発明者らは、両センサにおいて横及び等方性の抵抗器のみを使用することを決定した。横抵抗器のみを使用することは、「垂直抵抗器」（すなわち、基板表面に垂直な方向に延在する）は必要ではないことを意味し、これは、プロセスの制約を大幅に緩和し、横抵抗器の値の比率は主としてリソグラフィによって決定されるため、抵抗器のより良好なマッチングを可能にする。更に、横の構成要素のみが使用される場合、レイアウトは、容易に収縮され得るが、これは、垂直な構成要素、例えば垂直抵抗器を用いる設計では、可能ではない。更に、横抵抗器は、抵抗器をホール素子のすぐ近傍に、好ましくは又は理想的にはそれを完全に取り囲んで、配置することも可能にする。これは、ホール素子並びに第１のセンサ及び第２のセンサの温度及び応力のマッチングを改善する。

おそらく最も重要なこととして、発明者らは、横等方性抵抗器のみを使用する場合、非常に複雑である６つの式の組（当技術分野で既知の）は、驚くべきことに、２つのみの変数σ_ｉｓｏ及びＴを含む２つのみの式の比較的単純な組へと整理され得ることを見出したが、式中、
は、等方性機械的応力を表し、Ｔは、温度を表す。

２つの連立方程式の手法は、両センサが同じ温度Ｔを経験し、同じ応力を受けることを暗黙に想定しており、これは、実務上近似的に正しいだけであるが、センサが同じダイ上で相互により接近して位置付けられると、この近似は、より正確になることが留意される。「十分に接近している」という用語を定量化するため、本発明の実施形態では、図１２に図示されているように、第１のセンサ１２２１の中心（又は幾何学的重心）と第２のセンサ１２２２の中心（又は幾何学的重心）との間の距離「ｄ３」は、好ましくは１０倍未満、好ましくは６倍未満、好ましくは４倍未満、好ましくは３倍未満、好ましくは２倍未満であり、平均直径ｄａｖｇ＝（ｄ１＋ｄ２）／２であり、式中、ｄ１、ｄ２は、第１／第２のセンサをそれぞれ完全に取り囲む最も小さい仮想円の直径である。具体的な実施例では、２つのセンサ１２２１、１２２２は、例えば図１１に示されているように、一致する中心をさえ有してもよい。

Ｉ．応力及び温度の計算
２つの連立方程式の組は、以下のように書かれてもよく、
式中、Ｖ１は、（任意の増幅及び）デジタル化後に第１のセンサによって測定される値であり、Ｖ２は、（任意の増幅及び）デジタル化後に第２のセンサによって測定される値である。

その上、驚くべきことに、２つのみの変数を含む関数ｆ１及びｆ２は、２つの多項式又は比較的小さい次数（例えば、４次以下）によって有利に近似され得ることが見出された。

更に、Ｔ及びσ_ｉｓｏの絶対値を使用せず、基準温度Ｔｒｅｆに関する値ΔＴと、同じ２つのセンサによって経験され、異なる条件下で測定された等方性機械的応力基準値（例えば、パッケージング後又はウエハプローブ中に存在する応力）に関する値Δσ_ｉｓｏとを使用することが特に有利であることが見出された。式［２］及び［３］の測定が基準温度及び基準応力において行われる場合、言い換えれば、Ｖ１及びＶ２の測定が行われる温度及び応力が「基準温度」及び「基準応力」として考えられる場合、測定された値Ｖ１は、第１のセンサのオフセットであり、測定された値Ｖ２は、第２のセンサのオフセットである。
したがって、

この表記法は、たとえ基準応力σ_{ｉｓｏ＿ｒｅｆ}自体の厳密な大きさが未知であるとしても、計算を行うことを可能にする。オフセットの測定は、任意の温度で行ってもよく、例えばＴｒｅｆは、約２０℃又は任意の他の好適な温度であってもよい。更に、それは、第１のセンサと第２のセンサと（両方とも抵抗器ブリッジとして実装されている）のオフセットを直接測定することを可能にする。（実際に、定義により基準条件下では、Δσ_ｉｓｏ＝０及びΔＴ＝０）。

以下を考慮されたい。

式中、上記のように、Ｖ１は、第１のセンサの（差動電圧）出力であり、Ｖ２は、第２のセンサの（差動電圧）出力であり、Ｖｏｆｆｓｅｔ１は、第１のセンサのオフセット（基準条件下で測定された）であり、Ｖｏｆｆｓｅｔ２は、第２のセンサのオフセット（基準条件下で測定された）である。

次に、２つの連立方程式の組は、以下のように書かれてもよい。

式中、係数α_ｉｊ及びβ_ｉｊは、定数であり、Ｋ、Ｌ、ｉ、ｊは、整数値である。α_００＝Ｖｏｆｆｓｅｔ１、β_００＝Ｖｏｆｆｓｅｔ２であることが理解され得る。言い換えれば、α_００及びβ_００の値は、曲線近似によって判定される必要はなく、「直接測定」され得る。

「Ｋ」及び「Ｌ」の値は、多項式［８］及び［９］のそれぞれの「次数」として知られる。値Ｋは、値Ｌと同じであってもよく、又は異なっていてもよい。これらの値は、用途によっては当業者によって選択されてもよく、例えば、想定される温度及び応力の範囲を斟酌しつつ、必要とされる、又は所望の精度に依存してもよい。想定される用途については、温度範囲が比較的広く応力範囲が比較的狭い場合、より高い温度感度（ＴＳ１＞ＴＳ２と想定する）を有するセンサ２１用の式［８］は、他方のセンサ２２用の式［９］よりも高い次数「Ｋ」を有するように選択されてもよいが、本発明は、これには限定されない。各場合に、当業者は、曲線近似を使用し、近似曲線と測定値との間の最大偏差を計算することによって多項式の好適な次数を容易に見出すことができ、もし最大偏差が所望されるよりも大きい場合は多項式の次数を高めることができる。

係数α_ｉｊ及びβ_ｉｊは、応力及び温度から独立しているが、とりわけセンサの幾何形状に、並びに使用される材料及び使用されるドーピング濃度に依存し、これらの定数は、文献から、若しくはシミュレーションによって、又は測定によって、若しくはこれらの組み合わせによって決定されてもよい。４つの等しい抵抗値を有する抵抗器ブリッジが第１のセンサ及び第２のセンサの両方に使用されるため、係数は、物理的な寸法には依存せず、それゆえ個々の抵抗器の絶対値ではなく、それらの相対的な寸法のみが重要である。

それは、２つの多項式を使用することの主要な利点であり、その理由は、所望の動作条件に適合するように係数を選択することをそれが可能にするからであり、かつ式の組を数値的に解くのが比較的容易であるからである。言い換えれば、係数α_ｉｊ及びβ_ｉｊは、異なる応力及び温度の条件下で測定を行うことによって、並びに距離基準（例えば、最小平均二乗若しくは最小絶対距離）又は当技術分野で既知の任意の好適な基準を使用して曲線近似技法を適用することによって、比較的容易に決定され得る。ひとたび係数が決定されると（例えば、設計段階中に、若しくは較正段階中に、又は両方の組み合わせ）、それらは、デバイス内の不揮発性メモリ内に（例えば、フラッシュ又はＥＥＰＲＯＭ内に）記憶され得る。

デバイスの実使用中、これらの係数の値は、不揮発性メモリから読み出されてもよく、各センサからのＶ１及びＶ２の値は、測定されるであろうが、式の組は、同じデバイス内に組み込まれてもよいデジタルプロセッサによって比較的容易に数値的に解かれ得る。この解決策を実用的に実現可能にするのは、これらすべての要素の組み合わせである：（１）係数を決定するために比較的少数の測定が必要とされ、したがって生産中に、限定的な時間及び資源のみを必要とする、（２）比較的少数の係数が必要とされ、したがって不揮発性メモリ内に限定的な記憶スペースのみを必要とする、（３）比較的単純な式であり、したがって最終デバイスにおいて限定的な時間及び処理能力のみを必要とする。発明者らが知る限り、先行技術では、たとえ最近の先行技術であっても、これらの態様のうち少なくとも１つは、克服され得ない障害であると一貫して考えられている。特に、いくつかの先行技術文献（例えば、特許文献１）は、２つの方程式の組を解くことに基づく本発明によって提供される解決策とは非常に対照的に、莫大な量の測定（応力及び温度の２つの変数を含む）が行われる必要があり、結果はデバイスによる直接検索のために莫大なマトリクスに記憶させる必要があると示唆しているように思われる。

一般的な実施例
本発明の実施形態では、多項式［８］及び［９］の両方は、４次多項式であり（Ｋ＝４及びＬ＝４を意味する）、式中、１つ以上の係数はゼロであってもよい。

本発明の実施形態では、多項式［８］及び［９］の両方は、３次多項式であり（Ｋ＝３及びＬ＝３を意味する）、式中、１つ以上の係数はゼロであってもよい。

本発明の実施形態では、多項式［８］及び［９］の両方は、２次多項式であり（Ｋ＝２及びＬ＝２を意味する）、式中、１つ以上の係数はゼロであってもよい。

４次多項式、３次多項式、更には２次多項式さえも、広い温度範囲（例えば、−２０℃〜＋１５０℃又はそれどころか−４０℃〜＋１７０℃）及び適度な圧力範囲（例えば、基準圧力よりも最大＋／−２００ＭＰａ高い、又は低い）にわたって、非常に正確な結果を提供することができることが実験により示された。

本発明の実施形態では、両多項式は、２次多項式であるが（Ｋ＝２及びＬ＝２並びにα_２０＜＞０及びβ_２０＜＞０を意味する）、交差項の係数は、ゼロに設定され、これは、α_１１＝α_１２＝α_２１＝α_２２＝０及びβ_１１＝β_１２＝β_２１＝β_２２＝０であることを意味する。この実施形態は、８つの係数のみが曲線近似によって決定される必要があるという利点を有する。

本発明の実施形態では、両多項式は、２次多項式であるが（Ｋ＝２及びＬ＝２並びにα_２０＜＞０及びβ_２０＜＞０を意味する）、以下の係数は、ゼロに設定される。すなわち、α_１１＝α_１２＝α_２０＝α_２１＝α_２２＝０及びβ_１１＝β_１２＝β_２０＝β_２１＝β_２２＝０。この実施形態は、６つの係数のみが曲線近似によって決定される必要があるという利点を有する。

本発明の実施形態では、両多項式は、１次多項式であり（Ｋ＝１及びＬ＝１を意味する）、これは、約０℃〜約＋１２０℃又はそれどころか約０℃〜約＋１４０℃の範囲において、十分に正確な結果を提供し得る。

本発明の実施形態では、一方の多項式は、１次多項式であり、他方の多項式は、２次多項式であり、これは、Ｋ＝１及びＬ＝２又はＫ＝２及びＬ＝１を意味する。

本発明の実施形態では、一方の多項式は、３次多項式であり、他方の多項式は、２次多項式であり、これは、Ｋ＝２及びＬ＝３又はＫ＝３及びＬ＝２を意味する。

本発明の実施形態では、一方の多項式は、３次多項式であり、他方の多項式は、１次多項式であり、これは、Ｋ＝３及びＬ＝１又はＫ＝１及びＬ＝３を意味する。

本発明の実施形態では、一方の多項式は、４次多項式であり、他方の多項式は、１次多項式であり、これは、Ｋ＝４及びＬ＝１又はＫ＝１及びＬ＝４を意味する。

本発明の実施形態では、一方の多項式は、４次多項式であり、他方の多項式は、２次多項式であり、これは、Ｋ＝４及びＬ＝２又はＫ＝２及びＬ＝４を意味する。

本発明の実施形態では、両多項式は、１次多項式であり、交差項の係数は、ゼロであり、したがって、Ｋ＝１及びＬ＝１並びにα_１１＝０及びβ_１１＝０である。

実施例１：
第１の実施例では、以下の２次多項式の組が使用される。

したがって、上述のように、α_００＝Ｖｏｆｆｓｅｔ１、β_００＝Ｖｏｆｆｓｅｔ２、α_２０、α_１１、α_０２、α_１０、α_０１、β_２０、β_１１、β_０２、β_１０、β_０１の値は、生産中に（例えば、パッケージング後又はウエハプローブ中に）決定されてもよく、デバイス内の不揮発性メモリ内に記憶されるであろう。

デバイスの実使用中、第１のセンサ及び第２のセンサの出力Ｖ１、Ｖ２は、測定され、式の組［９］、［１０］は、例えば、繰り返し手法によって、若しくは段階的近似によって、又は任意の他の既知の方法で解かれ、式の組を満たすΔσ_ｉｓｏ及びΔＴの値をもたらすであろう。Δσ_ｉｓｏの数値は、基準応力に対しての「真の応力」（ドリフト後でさえ）に対応し、ΔＴの数値データは、基準温度に対しての「真の温度」に対応する。次に、これらの数値は、ホール電圧読み出しを実際に補償するための別の式（以下を参照）において使用されてもよい。

実施例２：
実施例１の変形例では、一部の係数は、ゼロに等しく選択され、その結果、決定され記憶されるべき係数がより少なくなり、解かれるべき式がより単純になる。第２の実施例の式の組は、以下である。

実施例３：
第３の実施例は、実際は、第２の実施例と同じであるが、別様に定式化されている。この実施例の主な理由は、多項式表現を使用して「温度依存性の係数」を表すこともできることを示すことである。式の組［１１］、［１２］は、以下のように書き換えられてもよい。
式中、ε_１及びε_２の値は、定数ではなく、実際は温度依存性の値、すなわち、例えば区分的線形近似を表す値のリストとして不揮発性メモリ内に記憶されてもよいε_１（Ｔ）及びε_２（Ｔ）である。

この式に関する可能な１つの利点は、この式の組［１６］、［１７］は、Δσ_ｉｓｏ及びΔＴの開始値から開始し、ε_１（Ｔ_０）及びε_２（Ｔ_０）に対応する値（これらは、次に、一時的定数として考えられる）を決定し、式の組を解き（定係数と共に）、結果として新しい式の組Δσ_ｉｓｏ及びΔＴが得られ、これらの値が次に新しい開始値として使用されてもよい等、繰り返しプロセスによって再び「解く」ことができることである。

したがって、本発明の式が温度依存性係数も表し得ることは明らかであろう。

実施例４：
上で言及されたように、更に単純な変形例が、特定の値をゼロに設定することによって定式化されてもよい。例えば、実施例２の係数α_１１及びβ_１１（式［１２］、［１３］）もゼロに設定される場合、式の組は、以下になる。

この単純な式の組でさえ、約０℃〜約１４０℃の温度範囲でホールセンサ読み出しを補償するために、以下で検討される用途において非常に正確な結果をもたらすことが見出された。

１つの利点は、この式の組は、解くのが特に容易であることであるが（例えば、まず式の組からパラメータΔσ_ｉｓｏを除去し、次に単一の変数ΔＴを含む２次方程式を解き、次に式のうちの１つにおいて値ΔＴを置換してΔσ_ｉｓｏを求めることによって）、当然ながら、式の組を解く他の方法も使用されてもよい。この解決策の単純性は、その高い精度と併せて、先行技術の解決策に対する主要な利点である。

ＩＩ．応力及び温度の補償
「真の温度」を表すΔＴの値（機械的応力に無感応な理想的な温度センサから得られるであろうような）及び「真の機械的応力」を表すΔσ_ｉｓｏの値（温度に無感応な理想的な機械的応力センサから得られるであろうような）が、どのようにして、理想的ではない第１のセンサ及び第２のセンサから多項式の組を使用して得られ得るのかが、上で説明された。

２つの方程式の組を満たす特定の値の組（Δσ_ｉｓｏ及びΔＴ）が見出される（かつ技術的に理に適う）場合、次に、増幅されデジタル化されたホール電圧ＶＨは、例えば以下の式を使用することによって、補正されてもよい。
式中、ＣＦは、以下のＭ次多項式によって表現され得る補正係数である。
式中、Δσ_ｉｓｏ及びΔＴは、上で見出された値であり、係数γ_ｉｊは、定数であり、Ｍ、ｉ、ｊは、整数値である。γ_００の値は、１に等しくてもよい。

係数γ_ｉｊは、応力及び温度から独立しているが、とりわけ（センサの）幾何形状、使用される材料、及び使用されるドーピング濃度に依存し、これらの定数は、文献から、若しくはシミュレーションによって、若しくは測定によって、及びホール素子のバイアス、例えば、定電流若しくは定電圧又はこの組み合わせによって決定されてもよい。センサは、等しい抵抗値を有する抵抗器ブリッジとして実装されるため、これらの係数は、使用される実際の寸法には依存しない。

係数γ_ｉｊは、測定を行うことによって、及び距離基準（例えば、最小平均二乗若しくは最小絶対距離）又は当技術分野で既知の任意の好適な基準を使用して曲線近似技法を適用することによって、比較的容易に決定され得る。ひとたび係数が知られ、値の組（Δσ_ｉｓｏ及びΔＴ）が計算されると（上を参照）、式［２１］は、容易に計算され得る。

値「Ｍ」は、多項式の「次数」として知られる。この値は、用途によっては当業者によって選択されてもよく、例えば、必要とされる精度に、かつ想定される温度及び応力の範囲に依存してもよい。

応力Δσ_ｉｓｏ及び温度ΔＴを計算するための式の組の多項式の次数「Ｋ」及び「Ｌ」は、補償のための多項式の次数「Ｍ」と同じであってもよいが、必ずしもそうである必要はないことが指摘される。言い換えれば、Ｋ、Ｌ、及びＭは、独立して選択されてもよい。Ｋ、Ｌ、及びＭのいくつかの可能な組み合わせは、以下であるが、本発明は、これらには限定されず、他の組み合わせも使用されてもよい。
表１は、Ｋ、Ｌ、及びＭの組み合わせの例である。

式［２１］は、以下のように、２つの多項式の積としても書かれてもよいことが指摘される。
しかし、これは、単に異なる式である。

一般的な実施例
本発明の具体的な実施形態では、式［２１］の多項式は、２次多項式であり（Ｍ＝２であり、２次係数のうち少なくとも１つが非ゼロであることを意味する）、これは、約−２０℃〜約＋１５０℃又はそれどころか−４０℃〜約＋１７０℃の温度範囲において、非常に正確な結果を提供し得る。

本発明の実施形態では、式［２１］の多項式は、２次多項式であるが、交差項の係数は、ゼロに設定され、これは、γ_１１＝γ_１２＝γ_２１＝γ_２２＝０であることを意味する。この実施形態は、４つのガンマ係数のみが曲線近似によって決定される必要があるという利点を有する（すなわち、γ_０１、γ_０２、γ_１０、γ_２０）。

本発明の実施形態では、式［２１］の多項式は、２次多項式であるが、以下の係数は、ゼロに設定される。
γ_１１＝γ_１２＝γ_２０＝γ_２１＝γ_２２＝０。この実施形態は、３つの係数のみが曲線近似によって決定される必要があるという利点を有する（すなわち、γ_０１、γ_０２、γ_１０）。

本発明の実施形態では、式［２１］の多項式は、１次多項式であり（Ｍ＝１を意味する）、これは、約０℃〜約＋１２０℃又はそれどころか約０℃〜約＋１４０℃の範囲において、依然として十分に正確な結果を提供し得る。

本発明の実施形態では、式［２１］の多項式は、１次多項式であり、Ｍ＝１を意味する。

本発明の実施形態では、式［２１］の多項式は、１次多項式であり（したがってＭ＝１）、交差項の係数は、ゼロに設定され、これは、γ１１＝０であることを意味する。

当業者は、曲線近似を使用し、近似曲線と測定値との間の最大偏差を計算することによって多項式の好適な次数を容易に見出すことができ、もし最大偏差が所望されるよりも大きい場合は多項式の次数を高めることができる。

実施例１：
第１の実施例では、以下の補正係数ＣＦが使用される。
上述のように、γ_００、γ_２０、γ_１１、γ_０２、γ_１０、γ_０１の値は、生産中に（例えば、パッケージング後又はプローブ後に）決定されてもよく、デバイス内に物理的に接続可能な、又は物理的に組み込まれた不揮発性メモリ内に記憶されてもよい。

実施例２：
実施例１の変形例では、一部の係数は、ゼロに等しく選択され、その結果、決定され記憶されるべき係数は、より少なくなり、解かれるべき式は、より単純になる。第２の実施例の補正係数は、以下である。

実施例３：
第３の実施例は、実際は、第２の実施例と同じであるが、別様に定式化されている。この実施例の主な理由は、多項式表現を使用して「温度依存性の係数」を表すこともできることを示すことである。式［２３］は、以下のように書き換えられてもよい。
式中、λ_１の値は、定数ではなく、温度依存性であり、例えば区分的線形近似を表す値のリストとして、係数γ_ｉｊと共に、不揮発性メモリ内に記憶されてもよい。

したがって、この実施例から、係数γ_ｉｊは定数であるが、補正係数の多項式としての式は、温度依存性係数も表し得ることは明らかであろう。

実施例４：
上で言及されたように、特定の値をゼロに設定することによって、補正式の更に単純な変形例が使用されてもよい。例えば、実施例２の係数γ１１もゼロに設定される場合、補正係数は、以下になる。
この単純な式の組でさえ、約０℃〜約１４０℃の温度範囲でホールセンサ読み出しを補償するために、以下で検討される用途において非常に正確な結果をもたらすことが見出された。

実施例５：
第２の式の例として（式［２２］を参照）、Ｐ＝２及びＱ＝２である実施形態では、ＣＦは、以下のように書かれてもよい。
式中、係数η_ｉ及びν_ｉは、温度から独立している。

実施例６：
更に別の実施例として、多項式ＣＦは、以下のように書かれてもよい。
式中、δ_ｉｊは、温度から独立した係数である。
又は
式中、δ_ｉｊは、温度から独立した係数であるが、λ_２は、温度依存性である。値δ_ｉｊの各々は、単一の係数として不揮発性メモリ内に記憶されてもよい一方、λ_２は、いくつかの係数のリストとして記憶されてもよい。

代替的な補償式：
除算を有する式［２０］の代替物として、補償されたホール電圧は、以下の式を使用しても近似されてもよい。

式中、ＣＦｂは、以下のｎ次多項式として表現され得る第２の補正係数である。
式中、Δσ_ｉｓｏ及びΔＴは、上で見出された値であり、係数τ_ｉｊは、定数であり、Ｒ、ｉ、ｊは、整数値である。τ_００の値は、１に等しくてもよい。
式［２１］に関して述べられた全てのことは、式［３２］にも当てはまり、例えば、この多項式は、２つの多項式の積としても定式化されてもよく、例えば、特定の実施形態では、この多項式は、１次、２次、３次、又はより高次であってもよく、次数Ｒは、Ｋ及びＬから独立して選択されてもよい。（Ｋ、Ｌ、Ｍ）の組に関して上で言及されたのと同じ表が、（Ｋ、Ｌ、Ｒ）の組等にも当てはまる。式［３０］及び［３１］又はそれらの特定の実施例を使用することは、除算を回避することができ、典型的により少ない処理時間を必要とする乗算によって置き換えることができるという利点を有する。

横等方性抵抗器：
ここまで答えられずに残っている疑問は、「以下を有する横等方性抵抗器のみを有する２つのセンサをどのようにして作製するか」である。
ｉ）（ＳＳ１＜＞ＳＳ２）、又は
ｉｉ）（ＴＳ１＜＞ＴＳ２）、又は
ｉｉｉ）（ＳＳ１＜＞ＳＳ２及びＴＳ１＜＞ＴＳ２）
多項式に照らして、項ＳＳ１、ＳＳ２、ＴＳ１、ＴＳ２は、それぞれ、主として項（Δσ_ｉｓｏ）及び（ΔＴ）の１次係数に言及し、したがって、ＳＳ１は、α_１０に言及し（又はそれと高い相関性を有し）、ＳＳ２は、β_１０に言及し、ＴＳ１は、α_０１に言及し、ＴＳ２は、β_０１に言及していることを理解すると、この条件は、今や以下のように再定式化され得る。
ｉ）（α_１０＜＞β_１０）、又は
ｉｉ）（α_０１＜＞β_０１）、又は
ｉｉｉ）（α_１０＜＞β_１０）及び（α_０１＜＞β_０１）
又は数学的用語で述べると、式の組は、「独立」である必要がある。実務上は、これは、比率α_１０／α_０１は、比率β_１０／β_０１から、例えば、少なくとも１．１倍、好ましくは少なくとも１．５倍異ならなければならないこととして要約される。

本発明の好ましい実施形態では、これは、いわゆる「抵抗器のＬ字」レイアウト（以下で説明されるような、単一のＬ字又は二重のＬ字）を使用することによって、かつ２つのセンサの抵抗器に少なくとも３つ（任意に４つ）の異なる「材料」を使用することによって、達成され得る。「材料」は、化学組成（シリコン＋ボロン等）を意味するだけでなく、ドーピング濃度も含む。異なる「材料」を含んで実装される抵抗器のいくつかの例としては、以下が挙げられる。
−ｐポリ抵抗器、
−ｐウェル抵抗器（特定のドーピング濃度を有する）、
−ｎウェル抵抗器（特定のドーピング濃度を有する）、
−本明細書において「ｐ−ｄｉｆｆ抵抗器」としても呼ばれる高濃度ドープされたｐ型抵抗器、
−本明細書において「ｎ−ｄｉｆｆ抵抗器」としても呼ばれる高濃度ドープされたｎ型抵抗器、
−等

ここで図面に目を転じる。

図１は、本発明によるデバイス１００の第１の実施形態のブロック図を示している。それは、以下を備えている。

−ホール素子１１。示されている図では、ホール素子（ホールプレートの形における）は、「十字架」形状を有し、２つの対向する側に印加される定電流又は定電圧によってバイアスされているが、これは、本発明のために必須ではなく、例えばバイアス電流又は電圧が隅に印加される正方形等の、任意の他の好適な形状も使用されてもよい。
ゼロ又はほぼゼロの応力感度を有する「純粋な」（又は理想的な若しくはほぼ理想的な）温度センサである必要はないが、本明細書において「温度センサ」２１としても呼ばれる第１のセンサ２１。本発明によれば、第１のセンサ２１は、ゼロとは非常に異なる、例えば少なくとも１．０ｍＶ／Ｋの温度感度ＴＳ１を有し、ゼロに近くても近くなくてもよい（例えば、２０ｍＶ／ＧＰａよりも小さい若しくは大きい、又はそれに等しい）応力感度ＳＳ１を有する。

ゼロ又はほぼゼロの温度感度を有する「純粋な」（又は理想的な若しくはほぼ理想的な）応力センサである必要はないが、本明細書において「応力センサ」３１としても呼ばれる第２のセンサ３１。本発明によれば、第２のセンサ３１は、ゼロとは非常に異なる、例えば少なくとも１００ｍＶ／ＧＰａの応力感度ＳＳ２を有し、ゼロに近くても近くなくてもよい（例えば、０．１０ｍＶ／Ｋよりも小さい若しくは大きい、又はそれに等しい）温度感度ＴＳ２を有する。
当技術分野で既知の方法でスピン流又はスピン圧をホール素子に適用する切り替え手段１２。図１に示されているデバイス１００の切り替え手段１２は、ホール素子の出力、第１のセンサ２１の出力、及び第２のセンサ３１の出力のうちの１つを増幅器１３の入力に選択的に接続するように更に適合されている。

切り替え手段１２から来る差動信号を増幅するように構成された差動増幅器１３。
増幅されたホール信号、増幅された第１のセンサ信号、及び増幅された第２のセンサ信号を選択的に増幅するアナログ−デジタル変換器１４（ＡＤＣ）。
ＡＤＣ１４からデジタル化された値を受け取るように構成され、切り替え手段１２を制御するように構成された、例えばマイクロプロセッサ又はＤＳＰ（デジタル信号プロセッサ）等のコントローラ。コントローラは、不揮発性メモリ（ＲＯＭ、ＦＬＡＳＨ、又はＥＰＲＯＭ等）及びＲＡＭ等の揮発性メモリを備えていてもよいメモリ１６に接続されている。不揮発性メモリは、例えば、オフセット値Ｖｏｆｆｓｅｔ１、Ｖｏｆｆｓｅｔ２、及び定数α_ｉｊ、β_ｉｊ、γ_ｉｊ、又はどの式が使用されるかに応じて、δ_ｉｊ、ν_ｉ、η_ｉ、及び／又は任意に（一部の実施形態では）少なくとも２つの異なる温度についてのε_１、ε_２、λ_１、λ_２の値の（小さな）リスト（例えば、どの式が使用されるかに応じて、階段関数、又は区分的線形近似若しくは区分的２次近似を表す短いリストによる）等の、デバイス１００に関する較正データを含む。

「定電流」又は「定電圧」は、温度補償された電流又は電圧を意味する。定電流源及び定電圧源は、当技術分野で既知であり、それゆえここで更に説明される必要はない。定電圧によるバイアスは、温度範囲の全体にわたってより大きい信号雑音比をもたらすため、定電流によるバイアスよりも好ましい。

コントローラは、上述の任意の式の組を（式［１］〜［１９］に関して）解くことによって温度、例えば、応力から自由な温度の値「ΔＴ」及び応力、例えば、温度から自由な応力の値「Δσ_ｉｓｏ」を計算するように、かつ式［２０］〜［３０］を使用することによって、又は式［３１］及び［３２］若しくはそれらの変形例を使用することによって（任意にスピンされた、及び／又は増幅された）ホール信号を補償するように構成された計算ユニットを有する。これは、当技術分野でそれ自体既知の方法により、ハードウェア内で（例えば、ＡＳＩＣ又はプログラマブルロジックとして）又はプログラマブル処理ユニット上のソフトウェアプログラムとして実装されてもよい。式で使用される係数のうち１つ以上は、ハードコードされてもよく（例えば、プログラム内に）、又は不揮発性メモリからロードされてもよい（パラメータ若しくは変数として）。例えば、オフセット値Ｖｏｆｆｓｅｔ１及びＶｏｆｆｓｅｔ２は、おそらく個々の各デバイスについて異なるであろうし、不揮発性メモリ内に（較正中に）記憶され、該メモリから（デバイスの実使用中に）取り出される必要があるであろうが、プロセスパラメータが十分に小さい広がりを示す場合は、多項式の組の他の係数のうちの一部又は全部は、ハードコードされてもよいであろう。あるいは、全ての係数は、個々の各デバイスについて、生産段階の間に決定され、不揮発性メモリに記憶されてもよい。

デバイス１００は、好ましくは集積半導体回路、特にいわゆる（１００）結晶学的シリコン基板を使用するＣＭＯＳウエハとして実装される。当然ながら、集積回路は、更なる機能を有してもよく、例えば、複数の位置で磁界を測定するように適合された複数のホール素子を有してもよく、コントローラ１５又は他のコントローラ（図１では図示せず）は、例えば、角度位置を計算するように適合されてもよい。しかし当然ながら、これは、単なる例であり、本発明は、角度位置センサに限定されず、多くの他の用途、例えば、羅針盤用途及び磁力計にも使用されてもよい。

図１の変形例（図示せず）では、デバイス１００は、「スピン流」技法を適用するためにそのノードが切り替えられる単一のホール素子を収容するのではなく、例えば、ＷＯ第２０１５０６７６７５（Ａ１）号に記載されるように、オフセットで補償されたホール値を取得するための相互接続された４つのホール素子を収容する。

図２は、図１に示されるデバイス１００の変形例である本発明によるデバイス２００の第２の実施形態を示し、ここで、切り替え手段は、スピン流又はスピン圧をホール素子に適用し、かつ対応するプレートの出力を読み出すように構成された第１の部分１２ａと、ホール素子１１又は第１のセンサ２１若しくは第２のセンサ３１からの出力をデジタル化のためにＡＤＣ１４に適用するための第２の部分１２ｂとを有する。見られるように、この実施形態では、センサから取得される値は、デジタル化の前に増幅されない一方で、ホール素子から取得される値は、そうされる。図２は、可能なタイミング図も示しており（上図の左側に）、ホール素子１１は４回読み出されてもよいこと（例えば、スピン流の技法を適用するために）、次に第１のセンサ２１、次に第２のセンサ３１を示しているが、しかし当然ながら、例えば温度又は機械的応力の変化速度は磁界のそれよりも低いと仮定して、他のタイミング構成も使用してもよい。

図２の変形例では、増幅器１３は、省略されている。これは、例えば、ホールプレート１１からの信号を直接デジタル化することによって可能であるか（例えば、デジタイザ１４が十分な精度を有する場合）、又は例えば、切り替え手段１２ａがそれ自体十分な増幅を提供する場合に可能である。

図２（左下）は、第１のセンサ２１は、供給電圧Ｓｕｐ＋（これは、チップの供給電圧ＶＤＤに等しくてもよいが、それは、絶対に必要とされるわけではない）を供給されるブリッジ回路内に構成された４つの抵抗器から構成されることを示している。本発明の本質的な態様によれば、抵抗器Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄ、Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃ、Ｒ２ｄの各々は、「横抵抗器」（垂直抵抗器ではない）であり、これらの抵抗器の各々は、実質的に等方性、例えば、面内垂直機械的応力に対して等方性である。

好ましくは、４つの抵抗器Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄの各々の電気抵抗値は、実質的に同じであり（例えば、基準温度Ｔ_ｒｅｆ及び基準機械的応力σ_ｒｅｆにおいて同じであるように設計される）、この場合、ＶＳ１＋とＶＳ１−との間にオフセット電圧は存在しないであろうが、そのことは、絶対に必要であるわけではなく、回路は、電気抵抗がＲ１ａ＝Ｒ１ｄ及びＲ１ｂ＝Ｒ１ｃであるがＲ１ａ＜＞Ｒ１ｂである場合にも機能するであろうが、この場合、比較的大きなオフセットが存在し得、これは、信号の増幅を制限し得、したがって回避された方がよい。

抵抗器Ｒ１ａ及びＲ１ｄは、第１の材料から作製され、抵抗器Ｒ１ｂ及びＲ１ｃは、第１の材料とは異なる第２の材料から作製され（例えば、異なる化学元素を有する、若しくは実質的に異なるドーピング濃度を有する、又は両方である）、それゆえブリッジ２１の全体は、全体として、とりわけ第１の材料及び第２の材料に応じて、第１の温度感度ＴＳ１及び第１の応力感度ＳＳ１を有する。

同様に、図２（右下）は、第２のセンサ３１は、ブリッジ内に構成された４つの抵抗器Ｒ２ａ〜Ｒ２ｄから構成され、完全なデバイス、例えばチップ（例えば３．３Ｖ）の供給電圧ＶＤＤに等しくてもよいバイアス電圧Ｓｕｐ＋を供給され、抵抗器Ｒ２ａ、Ｒ２ｄは、第３の材料から作製され、抵抗器Ｒ２ｂ、Ｒ２ｃは、第４の材料から作製され、それゆえブリッジ３１の全体は、とりわけ第３の材料及び第４の材料に応じて、第２の温度感度ＴＳ２及び第２の応力感度ＳＳ２を有することを示している。

４つの材料のうち少なくとも３つを異なるように選択することによって（例えば、ｐウェル若しくはｎウェル又はｐ−ｄｉｆｆ（＝高濃度ドープされたｐ型）若しくはｎ−ｄｉｆｆ（＝高濃度ドープされたｎ型）又はｐポリ（＝ｐ型多結晶）若しくはｎポリ（＝ｎ型多結晶）、第１及び第２の横等方性センサ２１、３１は、以下のいずれかを有するように設計され得る。
ｉ）異なる応力感度（ＳＳ１＜＞ＳＳ２）、又は
ｉｉ）異なる温度感度（ＴＳ１＜＞ＴＳ２）、又は
ｉｉｉ）応力及び温度の両方に対する異なる感度（ＳＳ１＜＞ＳＳ２及びＴＳ１＜＞ＴＳ２）、
又は数学的により正確な方法で述べると、比率α_１０／α_０１が比率β_１０／β_０１とは異なるように設計され得る。
当然ながら、４つの全ての材料を異なるように選択することも可能である。

図３は、いわゆる横方向の「抵抗器のＬ字」、すなわち直列に接続され、相互に対して９０°に配向され、同じ抵抗を有する２つの抵抗片Ｒ１ａ’、Ｒ１ａ”の実施例を示している。このような抵抗器Ｒ１ａは、面内応力に対して等方性である。示されている実施例では、両方の片は、「ｐポリ」材料から作製され、これらは、「横等方性抵抗器」Ｒ１の実施例を共に形成する。この抵抗器Ｒ１の面内機械的応力に対する感度は、４．９×１０^−１１毎パスカル（４．９Ｅ−１１毎パスカルとしても書かれる）である。

しかし、横等方性抵抗器は、他の材料、例えば「ｐ−ｄｉｆｆ」（すなわち、ｐ型ドーパントによって高濃度ドープされたシリコン）の２つの片又は「ｎ−ｄｉｆｆ」（すなわち、ｎ型ドーパントによって高濃度ドープされたシリコン）の２つの片から作製されてもよく、このような各抵抗器の温度依存性及び応力依存性は、異なるであろう。本発明の実施形態によれば、４つの抵抗器Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄの各々は、例えば、面内抵抗器のＬ字構造物として実装される等方性抵抗器である。それゆえ、２対のこのような抵抗器をブリッジ内に配置することによって抵抗性センサを構築する場合、センサ２１それ自体は、特定の温度及び応力感度を有する横等方性抵抗性センサである。本発明によるデバイスは、２つの横等方性抵抗ブリッジを使用している。

図４は、「抵抗器のＬ字」を形成するように直列に接続され９０°に配向された２つの横抵抗器Ｒ１ａ’、Ｒ１ａ”からなる横抵抗器Ｒ１ａの別の実施例を示しているが、この実施例では、抵抗片は、ｎウェル抵抗器として作製されている。しかしながら、抵抗器Ｒ１は、接合電界効果のため（図４の下部に図示されている）、空乏層の不規則な厚みにより抵抗器における電圧降下により、「等方性」であるとは考えられない。同じことは、深いｎウェル内部のｐウェル抵抗片についても当てはまる。

しかしながら、図５は、４つの抵抗片が直列に接続され、二重のＬ字を形成するように（例えば、示されているように）配置されるとき、組み合わされた抵抗器Ｒ１は、Ｒ１ａ’＋Ｒ１ａ””＝Ｒ１ａ”＋Ｒ１ａ”’であるため、等方性であることを示している。ｐウェル抵抗片（例えば、約１Ｅ１６．．．１Ｅ１７毎センチメートル３のドーピング濃度を有する）から作製されたこのような抵抗器Ｒ１ａの応力感度は、約２．７×１０^−１１毎パスカル（２．７Ｅ−１１毎パスカルとしても書かれる）である。同じ原理は、ｐ基板又は深いｐウェル内部のｎウェル抵抗片に当てはまるが、同一の値は有さない。ｎウェルＬ字形状抵抗器のピエゾ抵抗係数は、約−２４Ｅ−１１毎パスカルである。したがって、横等方性抵抗器は、４つのｎウェル抵抗片を含み、又はそれらからなるように形成されてもよい。

図３〜図５は、したがって、「横等方性抵抗器」は、例えばｐポリ、ｎポリ、ｐ−ｄｉｆｆ、ｎ−ｄｉｆｆ、ｐウェル、又はｎウェルに限定されない異なる材料からどのように作製され得るかの実施例をいくつか図示している。

ここで図２（左下）に戻ると、第１の横等方性センサ２１（本明細書において「温度センサ」としても呼ばれる）は、したがって、４つの横等方性抵抗器Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄをブリッジ内に配置することによって作製することができ、例えばＲ１ａ及びＲ１ｄは、それぞれ、４つのｐウェル抵抗片を有する二重のＬ字から作製することができ、Ｒ１ｂ及びＲ１ｃは、それぞれ、２つのｐポリ抵抗片を有する単一のＬ字から作製することができ、約３．９ｍＶ／Ｋの温度感度ＴＳ１（２５℃、３．３Ｖの供給において）と、２５℃、３．３Ｖの電圧供給において約２８ｍＶ／ＧＰａの応力感度ＳＳ１と、いくつかのより高次の項とを有する第１のセンサ２１が結果として得られ得る。このような第１のセンサ２１の可能なレイアウトの実施例は、図６に示されており、ここで、ノードＴｅｍｐ＋は、図２のＶ１＋に対応し、ノードＴｅｍｐ−は、図２のＶ１−に対応し、本明細書において「温度センサ」としても呼ばれる第１のセンサの差動出力ノードを共に形成するが、第１のセンサは、機械的応力に対して高感度であり得る。

図２（右下）に戻ると、第２のセンサ３１（「応力センサ」としても呼ばれる）は、例えばｎウェル内部に実装される２つの横等方性抵抗器Ｒ２ａ及びＲ２ｄから作製することができ、２つの横等方性抵抗器Ｒ２ｂ及びＲ２ｃは、例えば２つのｎ−ｄｉｆｆ抵抗片を有する単一のＬ字から作製することができ、約０．２ｍＶ／Ｋの温度感度ＴＳ２と、約１５８ｍＶ／ＧＰａの応力感度ＳＳ２（２５℃、３．３Ｖ供給において）と、いくつかのより高次の項とを有する第２のセンサ３１（本明細書において「応力センサ」としても呼ばれる）が結果として得られる。

このような第２のセンサ３１の可能なレイアウトの実施例は、図７に示されており、ここで、センサの抵抗片は、ホール素子の周囲に（第２のセンサの一部ではなく）配置され、ノードＳｔｒｅｓｓ＋は、Ｖ２＋に対応し、ノードＳｔｒｅｓｓ−は、図２のＶ２−に対応する。センサは、電圧Ｓｕｐ＋によってバイアスされ、これは、デバイスの供給電圧ＶＤＤ（例えば３．３Ｖ）と同じであってもよいが、それは、絶対に必要であるわけではない。

図８は、ホール素子、例えば正方形のホールプレート、並びに両方ともホール素子の周囲に配置されている第１のセンサ８２１（温度センサ）及び第２のセンサ８３１（応力センサ）を備える、本発明の実施形態によるデバイス８００の（一部分の）実施例を示している。示されている実施例では、（両センサの）各抵抗器は、Ｒ２ａ’、Ｒ２ａ”のような、共に抵抗器のＬ字を形成する２つの抵抗片からなる。陰影模様は、同じ材料から作製された片を示すために使用されている。見られるように、図８の実施例では４つの異なる材料が使用されているが、それは、絶対に必要とされるわけではなく、本発明は、３つの異なる材料が使用された場合も機能するであろう。第１の各第２のセンサ８２１、８３１は、それぞれ、（Ｓｕｐ１＋、Ｓｕｐ１−）及び（Ｓｕｐ２＋、Ｓｕｐ２−）の電圧によってバイアスされ、これらは、同じ供給電圧であってもよく、異なる供給電圧であってもよい。第１のセンサには、第１の供給電圧ｓｕｐ１が供給され、第２のセンサには、第１の供給電圧ｓｕｐ１と同じであってもよく、異なっていてもよい第２の供給電圧ｓｕｐ２が供給される。好ましくは、ホール素子をバイアスするためのバイアス電圧は、第１の供給電圧ｓｕｐ１及び第２の供給電圧ｓｕｐ２と同じであるが、それは、絶対に必要とされるわけではない。

図９は、二重のＬ字抵抗器を使用する第１のセンサ又は第２のセンサのための抵抗器の配置の実施例を示しており、ここで、使用される２つの材料のうち１つは、４５度の角度で抵抗片を形成するように配置されている。これは、抵抗器セグメントのマッチングにとって利点になり得る。

図１０は、図９のレイアウト構造の電気的等価物を示している。

図１１は、ホール素子１１１１、例えば正方形のホールプレート、並びに両方とも単一のホール素子の周囲に配置されている第１のセンサ１１２１（温度センサ）及び第２のセンサ１１３１（応力センサ）を備える、本発明の実施形態によるデバイス１１００の実施例を示している。示されている実施例では、（両センサの）各抵抗器は、Ｒ２ａ’、Ｒ２ａ”、Ｒ２ａ”’、Ｒ２ａ””のような、共に抵抗器のＬ字を形成する４つの抵抗片からなる。陰影模様は、同じ材料から作製された片を示すために使用されている。見られるように、図１１の実施例では４つの異なる材料が使用されているが、それは、絶対に必要とされるわけではなく、本発明は、３つの異なる材料のみが使用された場合も機能するであろう。第１の各第２のセンサ１１２１、１１３１は、それぞれ（Ｓｕｐ１＋、Ｓｕｐ１−）及び（Ｓｕｐ２＋、Ｓｕｐ２−）の電圧によってバイアスされ、これらは、（ＶＤＤ、Ｇｎｄ）と同じであってもよいが、それは、絶対に必要とされるわけではない。

図８では、全ての抵抗器は、２つの抵抗片を有し、図１１では、全ての抵抗器は、４つの抵抗片を有するが、一方のセンサの抵抗器が２つの片を有し、他方のセンサの抵抗器が４つの片を有するという混合も可能である。

一方のセンサが、２つの抵抗片のみを有する２つの抵抗器と、４つの抵抗片を有する２つの抵抗器とを有することさえ可能である。図１７に関連して検討されるであろうように、他の変形例も可能である。

図１２は、４つのホール素子、単一の（共有の）第１のセンサ１２２１（「温度センサ」として呼ばれる）、及びそれぞれ４つの異なるホール素子のうちの１つの周囲に配置される４つの第２のセンサ（「応力センサ」として呼ばれる）を備える、集積回路の一部分の実施例を示している。この実施形態では、４つのホール素子の各々の出力は、温度センサから得られる値Ｖｓｅｎｓ１及び特定のホール素子の周囲に位置付けられている特定の応力センサの値Ｖｓｅｎｓ２を使用して上述の式の組のうちの１つを解くことにより各ホール素子の「温度から自由な応力」Δσ_ｉｓｏ及び「応力から自由な温度」ΔＴを個別に計算することによって、並びに当該の特定のホール素子から測定されるホール出力電圧の感度を補償するための式［１９］又は［２１］を適用することによって、補償され得る。

代替的な実施形態（図示せず）では、集積回路は、図１２の配置に似た配置を有するが、中央のセンサは、主として応力センサとして機能し、他の４つのセンサは、各々ホール素子の周囲に配置され、主として温度センサとして機能する。「主として応力センサとして機能する」は、センサ１２２１の応力感度ＳＳ１が、センサ１２２２、１２２３、１２２４、１２２５の各々の応力感度ＳＳｉよりも大きい（絶対値において）ことを意味する。同様に、「主として温度センサとして機能する」は、センサ１２２２、１２２３、１２２４、１２２５の温度感度ＴＳｉは、センサ１２２１の温度感度ＴＳ１よりも大きい（絶対値において）ことを意味する。

温度勾配及び応力勾配によっては、図１２の実施形態又は代替的な実施形態（図示せず）は、より正確な結果を提供し得る。当然ながら、各ホール素子がそれ自身の局所的な応力センサ及びそれ自身の局所的な温度センサ（図１１に示されているような）を有している場合は、更に良好な結果が得られ得る。

実際の実装：
本発明の実際の実装（そのレイアウトは図示されないが、図１１のそれに似通っている）では、ホール素子は、約４０μｍ×４０μｍのサイズを有し、第１のセンサ（温度センサ）は、ｐウェル及びｐポリの抵抗片から作製され、第２のセンサ（応力センサ）は、ｐ−ｄｉｆｆ及びｎ−ｄｉｆｆの抵抗片から作製された。この特定の実施形態については、第１のセンサ及び第２のセンサに関して、以下の式の組が見出された。
また、定電流を供給されるホールセンサについては、以下の補正係数ＣＦが見出された。
（これにより、係数は、パスカル及びケルビンに正規化される。）
所望される場合、とりわけ（ΔＴ）が小さい場合は、いくつかのより高次の項は無視されてもよいことが留意される。
しかし当然ながら、これは、単なる例であり、他の材料及び／又は幾何形状が選択される場合は、値は、この例とは異なるであろう。

複数のホール素子：
実際の実装では、１つ以上のホール素子、並びに１つ以上の温度センサ及び１つ以上の応力センサに関して、例えば以下のような、いくつかの配置が可能である。
１）単一のホール素子、単一の温度センサ、単一の応力センサ。全て、チップ上の離隔した位置にある（例えば、ホール素子のすぐ近くにはない）、
２）単一のホール素子、単一の温度センサ、単一の応力センサ。温度センサは、ホール素子の周囲に配置され、応力センサは、チップ上の離隔した位置にある（例えば、ホール素子のすぐ近くにはない）
３）単一のホール素子、単一の温度センサ、単一の応力センサ。応力センサは、ホール素子の周囲に配置され、温度センサは、チップ上の離隔した位置にある（例えば、ホール素子のすぐ近くにはない）
４）単一のホール素子、単一の温度センサ、単一の応力センサ。温度センサ及び応力センサの両方は、ホール素子の周囲に配置されている。（例えば、図８及び図１１）
５）複数のホール素子、単一の温度センサ、単一の応力センサ
６）複数のホール素子、複数の温度センサ、単一の応力センサ
７）複数のホール素子、単一の温度センサ、複数の応力センサ（例えば、図１２に示されているような）
８）複数のホール素子、複数の温度センサ、複数の応力センサ
９）単一のホール素子、並びに複数の温度センサ、及び複数の応力センサ

複数のホール素子の場合、これらは、マトリクス状に、仮想円の円周上に（角度位置センサの場合に典型的であるように）、又は任意の他の方法で配置されてもよい。

方法：
図１３は、本発明の実施形態による方法１３００の流れ図を示している。

工程（ａ）では、ホール素子１１の出力信号（又はアナログの組み合わせ、例えば、相互接続された複数のホール素子からの出力信号の平均化又は加算若しくは減算）が取得され、
工程（ｂ）では、第１のセンサ２１（温度センサ）の出力信号が取得され、
工程（ｃ）では、第２のセンサ３１（応力センサ）の出力信号が取得され、
工程（ｄ）では、差動増幅器１３によって、ホールセンサ信号が増幅され、任意に第１のセンサ２１からの信号が増幅され、任意に第２のセンサ３１からの信号が増幅され、
工程（ｅ）では、増幅されたホール信号、第１のセンサ２１からの信号Ｖ１（任意に増幅後）、及び第２のセンサ３１からの信号Ｖ２（任意に増幅後）がＡＤＣ１４においてデジタル化され、コントローラ１５に入力され、
工程（ｆ）では、センサ１及びセンサ２の値Ｖ１、Ｖ２が、上述の式の組のうちの１つ（例えば［１８］及び［１９］）に挿入され、コントローラ１５の計算ユニットが、デジタルドメインにおいて式の組を解くことによって、応力から自由な温度「ΔＴ」の値及び温度から自由な応力「Δσ_ｉｓｏ」の値を計算し、
工程（ｇ）では、工程（ｆ）で見出されたデジタル値ＶＨ並びに応力の値Δσ_ｉｓｏ及び温度のΔＴが、例えば式［２０］及び［２６］に挿入され、応力及び温度に関して補償されたデジタルのホール出力値ＶＨｃｏｍｐが取得される。

工程の順序は、変更されてもよく、かつ／又は一部の工程は、結合若しくは分割されてもよいことが留意される。例えば、工程ａ）〜ｃ）は、単一の工程として定式化されてもよく、かつ／又は工程ｄ）は、３つの別々の工程として定式化されてもよかったであろうが、それは、単に別の式である。また、一部の工程、例えばホール信号を取得することと、ホール信号を増幅することと、増幅されたホール信号をデジタル化することとは、同時に行われてもよい。

一部の工程は、複数回行われてもよく、例えば、ホールセンサからホール電圧を取得する工程は、４回行われてもよく、ホール素子が異なる向きにバイアスされる都度（例えば、スピン流によって）、得られる４つの結果は、平均化又は加算されてもよく、個々の信号は、増幅の前又は後に、しかしデジタル化の前に、アナログドメインにおいて結合されてもよいことも留意される。

図１４は、図１３の方法の変形例を本発明の別の実施形態として示している。サンプルの実際の実装及び評価の間に、発明者らは、実際は図１３の方法は、工程ｆ）において第１の非線形変換を行って測定された値（Ｖ１、Ｖ２）を値（Δσ_ｉｓｏ、ΔＴ）へ変換し、次に工程ｇ）において第２の非線形変換を行って値（Δσ_ｉｓｏ、ΔＴ）を補正係数ＣＦ又はＣＦｂへ変換するという洞察に到達し、また発明者らは、補正係数ＣＦ又はＣＦｂは、単一の非線形変換を使用して測定された値（Ｖ１、Ｖ２）から直接決定され得るため、実際は２段階の手法は、ホール信号を補償するために必要ではないことに気づいた。後から考えると、この出願を読んだ後では、これは、些細に見えるかもしれないが、上述のように、「最先端の」デバイスは、主として応力から独立した温度値が取得され、かつ／又は温度から独立した応力値が取得される方法において温度及び応力に関して補償することの問題に取り組んでいる一方で、実のところ、計算をデジタルドメインにおいて行う場合でさえも、かつ物理的現象は温度及び応力に関係があるという事実にもかかわらず、実際の応力又は実際の温度のいずれかを知ることは必要ではない。

図１３に図示されている第１の方法について、及びその方法を実行するためのデバイスについて上述された全てのことは、特に明示的な言及がない限り、ここでも当てはまる。具体的には、工程ａ）〜ｅ）は、厳密に同じであってもよく、それでも計算手段は、２つのみのパラメータを含む所定の補正式ＣＦ、ＣＦｂを使用して応力補償され温度補償されたホール値ＶＨｃｏｍｐを計算するように構成される。しかし、上述の実施形態とは対照的に、補正式のパラメータが、温度から独立した応力値（基準応力に関するとはいえ）に、及び応力から独立した温度値（基準温度に関するとはいえ）に基づく場合、図１４の実施形態及び対応するデバイスでは、補正式は、応力及び温度をまず計算しなければならないという「回り道」なしに、任意の増幅及びデジタル化の後にセンサから直接取得される信号Ｖ１、Ｖ２に基づく。またここでも、非線形変換は、２つのみの変数／パラメータを含むｎ次多項式として表現され得る。

この「直接変換」の主な利点（図１３の間接的方法と比較しての）は、較正中に決定されるべきパラメータがより少なく、計算の複雑性がより低く（解かれる必要がある式の組がない）、書かれるべきコードがより少なく、メモリサイズがより小さく、必要とされるプロセッサがより低能力であり、かつ／又は必要とされるクロック速度がより低く、丸め誤差がより小さいことである。要するに、この実施形態は、より高速かつより容易であり、（同じ次数の多項式については）より正確である（丸め誤差のために）。当然ながら、この実施形態の欠点（図１３のそれと比較しての）は、真の応力及び温度値が決定されないことであるが、ほとんどの用途では、それは必要とされない。

第１の実施例：
第１の実施例では、以下の補正式が使用されてもよい。
式中、補正係数は、以下によって表現され得るか、又はそれと等価であり、
式中、ΔＶ１＝Ｖ１−Ｖ１ｏ、ΔＶ２＝Ｖ２−Ｖ２ｏ、Ｖ１ｏは、較正中に測定された第１のセンサのデジタル化され任意に増幅された出力であり、Ｖ２ｏは、較正中に測定された第２のセンサのデジタル化され任意に増幅された出力であり、φ_ｉｊは、所定の定数であり、Ｍ、ｉ、ｊは、整数であり、Ｍは、多項式の次数を表す。式［３８］又は任意の等価な式は、次に、式［２２］の代わりに使用されるであろう。

上述のように、係数の値は、デバイスを（例えば、半導体ウエハの一部として）既知の応力（例えばウエハを既知の方法で曲げることによって、又はウエハの上面上に既知の圧力を及ぼさせることによって引き起こされる）にさらすことによって、試験環境の温度を変更することによって、並びに「曲線近似」技法を使用して測定された値を既知の応力及び温度の値とマッチングさせることによって、決定され得る。当業者は、多項式の次数、例えば２を選択し、ここで説明される必要はない既知の技法を使用して好適な係数を見出し、多項式と測定値との間の最大偏差を判定し、その最大偏差が大きすぎるとみなされる場合は、多項式のより高次の次数を選択するために、好適な次数が見出されるまでそのプロセスを繰り返してもよい。

係数及び多項式の次数は、任意の好適な方法で決定されてもよい。あくまで例としてであり、本発明はそれには限定されないが、特許文献２に記載の較正方法が使用されてもよく、すなわち、応力の変動は、ウエハプローブ対パッケージされたデバイス、湿式パッケージ対乾式パッケージ、ウエハ曲げ、４点曲げブリッジ静水圧のうちのいずれから取得されてもよい。ウエハプローブと最終試験（パッケージ内）との間のデータの組み合わせは、特に有用とみなされている。

第２の実施例：
第２の実施例では、以下の補正式が使用されてもよい。
式中、補正係数ＣＦｂは、以下によって表現され得るか、又はそれと等価であり、
式中、ΔＶ１＝Ｖ１−Ｖ１ｏ、ΔＶ２＝Ｖ２−Ｖ２ｏ、Ｖ１ｏは、較正中に測定された第１のセンサ（２１）のデジタル化され任意に増幅された出力であり、Ｖ２ｏは、較正中に測定された第２のセンサ（３１）のデジタル化され任意に増幅された出力であり、η_ｉｊは、所定の定数であり、Ｒ、ｉ、ｊは、整数であり、Ｒは、多項式の次数を表す。式［４０］又は任意の等価な式は、次に、式［２２］の代わりに使用されるであろう。

好ましい実施形態：
好ましい実施形態では、補正係数ＣＦ、ＣＦｂの多項式は、以下のうちの１つである。
ｉ）変数ΔＶ１、ΔＶ２の両方を含む２次多項式、又は
ｉｉ）第１のセンサ及び第２のセンサ２１、３１（本明細書において「温度センサ」として呼ばれる）のうち最高温度感度ＴＳ１を有するセンサに関する変数ΔＶ１において３次、第２のセンサ（本明細書において「応力センサ」として呼ばれる）に関する他方の変数ΔＶ２において１次の多項式、又は
ｉｉｉ）第１のセンサ及び第２のセンサ２１、３１のうち最高温度感度ＴＳ１を有するセンサに関する変数ΔＶ１において４次、他方の変数ΔＶ２において１次の多項式。

以下の式は、驚くほど良好な結果を提供することが見出された。
式中、ΔＶ１は、最高温度感度を有するセンサに関し、ΔＶ２は、最高応力感度を有するセンサに関する。

任意にｉｉ）の場合又はｉｉｉ）の場合に、計算手段は、第１の変数及び／又は第２の変数ΔＶ１、ΔＶ２の等間隔又は非等間隔を区分的線形近似又は区分的２次近似として使用して多項式を評価するように適合される。「区分的線形近似」又は「区分的２次近似」は、測定範囲の全体に対して単一の係数の組（Δσ_ｉｓｏ、ΔＴ）又は（Ｖ１、Ｖ２）を使用するのではなく、測定された値Ｖ１及びＶ２に基づいて複数の少なくとも２つの係数の組から１つの係数の組を選択することとして要約されることが留意される。

区分的線形近似又は区分的２次近似の第１の実施例では、第１の係数の組は、（Ｖ１ｌｏｗ≦Ｖ１ｍｅａｓｕｒｅｄ≦Ｖ１ｍｉｄ）の場合に使用されてもよく、第２の係数の組は、Ｖ２にかかわらず（Ｖ１ｍｉｄ＜Ｖ１ｍｅａｓｕｒｅｄ≦Ｖ１ｈｉｇｈ）の場合に使用してもよい。この実施例では、Ｖ１−ａｘｉｓは、２つの部分領域に分割される。

第２の実施例では、Ｖ１−ａｘｉｓは、３つの部分領域に分割され、Ｖ２−ａｘｉｓは、２つの部分領域に分割されており、この場合、６つの係数の組が存在することになるであろう。測定されたＶ１、Ｖ２の値に応じて、正しい組が選択されるであろう。

しかし当然ながら、本発明は、これら２つの実施例には限定されず、Ｖ１−ａｘｉｓ及びＶ２−ａｘｉｓの各々は、独立して２つ、３つ、４つ、又は４超の部分領域へ分割されてもよい。

区分的線形又は２次の手法を使用することの主な利点は、任意の次数の多項式について、及び任意のビット数の係数について、結果の精度が高められ得ることである。

図１５は、図１のブロック図に非常に似通ったブロック図を示しており、これは、図１４に記載の方法を実装するために使用されてもよいが、図１又は図２の回路も、ここで使用されてもよい。実際には、図１との唯一の実在する相違は、マイクロコントローラが異なるアルゴリズムによってプログラムされていることである。図２に関して言及されたように、低雑音増幅器ＬＮＡは、絶対に必要とされるわけではなく、例えばデジタイザＡＤＣが十分な精度を有する場合は、省略されてもよい。

図１６は、第１のアルゴリズム（図１３を参照）又は第２のアルゴリズム（図１４を参照）が使用されるか否かにかかわらず、本発明の実施形態において使用され得るような、「温度センサ」の別の実施例を示している。図１６（ａ）は、概略図であり、図１６（ｂ）は、レイアウト実装である。温度センサは、ホール素子の周囲に位置付けられていないが、半導体基板上の任意の場所に位置付けられてもよいことが留意される。示されている温度センサは、ホイートストンブリッジを形成するように接続された、１６個の適切に配置されたｐウェル及びｐ型ポリシリコン抵抗器セグメントからなる。選択された抵抗器材料の組み合わせは、高い熱感度を提供し、寄生する機械的応力に対する交差感度を小さく保つ。なお、単一のブリッジ抵抗器を表す４つの抵抗器セグメントは、二重のＬ字形状抵抗器として接続されている。したがって、残存する応力感度は、面内垂直方向応力に対して等方性であり、オンチップ応力センサによって補償され得る。この温度センサは、主に約１０ｋＯｈｍの出力インピーダンスを得るために、ｐウェル抵抗器の並列接続を使用していることが留意され得る。

図１７は、第１のアルゴリズム（図１３を参照）又は第２のアルゴリズム（図１４を参照）が使用されるか否かにかかわらず、本発明の実施形態において使用され得るような、「応力センサ」の別の実施例を示している。図１７（ａ）は、概略図であり、図１７（ｂ）は、レイアウト実装である。この場合、抵抗片は、並列接続として組織化されており、これは、精度を改善させることが留意される。この応力センサは、４つのホール素子の各々の周囲に配置され、接続されて単一の応力センサを構築する１６個の高濃度ドープされたｎ型及びｐ型Ｌ字形状抵抗器から作製される。抵抗器の材料、すなわち高濃度ドープされたｎ型及びｐ型は、熱の交差感度を比較的低く保つ一方で、同時に比較的高い応力感度を提供するように選択される。抵抗器は、接続されてホイートストンブリッジを形成する。

図１６の温度センサ及び図１７の応力センサは、異なる材料を使用しているため、それらは、異なる温度及び応力感度を有し、それゆえ本発明による単一のデバイス内で好適に組み合わせられ得る。

実験結果：
標準ＴＳＳＯＰ−１６プラスチック成型パッケージ内にパッケージされたＣＭＯＳサンプルによる実験は、−４０℃〜＋１２０℃の温度範囲に対して＋４６％〜−３７％の範囲の、及び機械的応力に対して最大２．６％の磁気感度「Ｓ」の寄生変動が、２つのみのパラメータ（応力及び温度）を含む２次多項式によって同時に補償されたことを証明した。実験では、温度（又はＶ１）の次数は、３であり、応力（又はＶ２）の次数は、１であった。Ｖ１及びＶ２に基づき第２の方法を使用しての補償後、磁気感度Ｓに対する残留誤差は、±０．４％未満であることが見出された。比較的単純な計算によって、その上両方とも非ゼロの応力及び温度感度を有する２つのセンサを使用して、このような高精度が得られ得ることは、非常に驚くべきことである。

最後に
上述の数値例は、シリコン基板、より具体的には（１００）面で切断されたシリコンウエハ、及びＣＭＯＳプロセスを念頭に置いて与えられているものの、本発明の原理は、数値及び任意に抵抗片の配向角度も変更することによって、他の半導体デバイス（例えば、垂直ホール素子を備えるデバイス等、及びバンドギャップ基準等のクリティカルな回路にさえ）及び／又は使用される他のプロセス（例えば、ガリウム砒素又はアンチモン化インジウムのホール素子等）においても適用され得る。本発明は、プラスチック成型パッケージのための応力補償に有用であるだけでなく、例えば静水圧による応力、モジュールレベルのオーバーモールド、はんだ付けによる応力、湿気等のための応力補償にも使用されてもよい。

上述の好ましい実施形態では、第１の横等方性センサ及び第２の横等方性センサ２１、３１は、抵抗素子Ｒ１ａ〜Ｒ１ｄ及びＲ２ａ〜Ｒ２ｄからなるものの、そのことは、絶対必要とされるわけではなく、別の種類のセンサ素子、例えば横等方性静電容量センサも使用されてもよい。

また、上述の好ましい実施形態では、各横等方性センサ素子は、異なる測定を可能にするためにブリッジ回路内に配置された複数の抵抗素子から構成されるものの、そのことは、絶対に必要とされるわけではなく、他の読み出し回路（例えば、相対測定ではなく絶対測定を提供する）も使用されてもよい。

１００，２００ 集積半導体デバイス
１１ ホールデバイス
１２，１２ａ，１２ｂ 切り替え手段
１３ 増幅器
１４ ＡＤＣ
１５ プロセッサ
１６ メモリ
１７ 定電圧発生器
２１ 第１のセンサ（本明細書において温度センサとしても呼ばれる）
２２ 第１のセンサの抵抗片
３１ 第２のセンサ（本明細書において応力センサとしても呼ばれる）
３２ 第２のセンサの抵抗片
１３００ ホールセンサ読み出しを応力及び温度に関して補償する方法

Claims (13)

1. 磁界強度を測定するための半導体集積デバイス（１００、２００）であって、
   −測定対象の磁界強度を示すホール信号（Ｖｈ）を提供するように構成された少なくとも１つのホール素子（１１）と、
   −第１の応力感度（ＳＳ１）及び第１の温度感度（ＴＳ１）を有し、第１のセンサ信号（Ｖｓｅｎｓ１）を提供するように構成された、第１の横等方性センサ（２１）と、
   −第２の応力感度（ＳＳ２）を有し、第２の温度感度（ＴＳ２）を有し、第２のセンサ信号（Ｖｓｅｎｓ２）を提供するように構成された、第２の横等方性センサ（３１）であって、
   前記第１の温度感度（ＴＳ１）が前記第２の温度感度（ＴＳ２）と異なるか、若しくは前記第１の応力感度（ＳＳ１）が前記第２の応力感度（ＳＳ２）と異なるか、又は両方である、第２の横等方性センサ（３１）と、
   −前記ホール信号並びに前記第１のセンサ信号及び前記第２のセンサ信号をデジタル化して３つのデジタル値（ＶＨ、Ｖ１、Ｖ２）を取得するように配置されたデジタル化手段（１４）と、
   −前記デジタル化された第１のセンサ信号（Ｖ１）及び前記デジタル化された第２のセンサ信号（Ｖ２）である２つのみのパラメータを含む所定の補正式（ＣＦ、ＣＦｂ）を使用して、応力補償され温度補償されたホール値（ＶＨｃｏｍｐ）を計算するように構成された計算手段と、を備える、半導体集積デバイス。
2. 前記所定の補正式（ＣＦ、ＣＦｂ）は、
   ａ）式：
   （式中、ＣＦは、２つのみの変数を含む以下のｎ次多項式によって表現され得るか、又はそれと等価である補正係数であり、
   式中、ΔＶ１＝Ｖ１−Ｖ１ｏ、ΔＶ２＝Ｖ２−Ｖ２ｏ、Ｖ１ｏは、較正中に測定された前記第１の横等方性センサ（２１）のデジタル化された出力であり、Ｖ２ｏは、較正中に測定された前記第２の横等方性センサ（３１）のデジタル化された出力であり、φ_ｉｊは、所定の定数であり、Ｍ、ｉ、ｊは、整数であり、Ｍは、前記ｎ次多項式の次数を表す）、又は、
   ｂ）式：
   （式中、ＣＦｂは、２つのみの変数を含む以下のｎ次多項式によって表現され得るか、又はそれと等価である補正係数であり、
   式中、ΔＶ１＝Ｖ１−Ｖ１ｏ、ΔＶ２＝Ｖ２−Ｖ２ｏ、Ｖ１ｏは、較正中に測定された前記第１の横等方性センサ（２１）のデジタル化された出力であり、Ｖ２ｏは、較正中に測定された前記第２の横等方性センサ（３１）のデジタル化された出力であり、η_ｉｊは、所定の定数であり、Ｒ、ｉ、ｊは、整数であり、Ｒは、前記ｎ次多項式の次数を表す）、のうちの１つによって表現され得るか、又はそれと等価である、請求項１に記載の半導体集積デバイス（１００、２００）。
3. 前記ｎ次多項式は、
   ｉ）両方の変数（ΔＶ１、ΔＶ２）を含む２次多項式、
   ｉｉ）前記第１の横等方性センサ（２１）及び前記第２の横等方性センサ（３１）のうち最高温度感度（ＴＳ１）を有するセンサに関する前記変数（ΔＶ１）において３次、他方の前記変数（ΔＶ２）において１次の多項式、
   ｉｉｉ）前記第１の横等方性センサ（２１）及び前記第２の横等方性センサ（３１）のうち最高温度感度（ＴＳ１）を有するセンサに関する前記変数（ΔＶ１）において４次、他方の前記変数（ΔＶ２）において１次の多項式、
   のうちの１つであり、かつ任意にｉｉ）の場合又はｉｉｉ）の場合に、前記計算手段は、前記第１の変数及び／又は前記第２の変数（ΔＶ１、ΔＶ２）の値を区分的線形近似又は区分的２次近似として使用して前記ｎ次多項式を評価するように適合される、請求項２に記載の半導体集積デバイス（１００、２００）。
4. 前記計算手段に作動的に接続された不揮発性記憶手段を更に備え、前記記憶手段は、較正中に決定された少なくとも２つの値（σ_{ｉｓｏ＿ｒｅｆ}、Ｔ_ｒｅｆ；Ｖ１ｏｆｆｓｅｔ、Ｖ２ｏｆｆｓｅｔ）を記憶するように、かつ任意に前記ｎ次多項式の前記所定の係数も記憶するように、適合された、請求項２又は３に記載の半導体集積デバイス（１００、２００）。
5. 前記少なくとも１つのホール素子並びに前記第１の横等方性センサ（２１）及び前記第２の横等方性センサ（３１）を所定の定電圧にバイアスする手段を更に備える、請求項１〜４のいずれかに記載の半導体集積デバイス（１００、２００）。
6. 前記少なくとも１つのホール素子は、水平ホールプレートである、請求項１〜５のいずれかに記載の半導体集積デバイス（１００、２００）。
7. 前記第１の横等方性センサ（２１）及び前記第２の横等方性センサ（３１）の各々は、４つの横等方性抵抗器（Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄ）；（Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃ、Ｒ２ｄ）を備えた抵抗性センサである、請求項１〜６のいずれかに記載の半導体集積デバイス（１００、２００）。
8. −前記横等方性抵抗器（Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄ；Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃ、Ｒ２ｄ）の各々は、直交対として組織化され直列に接続された少なくとも２つの横抵抗片を備える、請求項７に記載の半導体集積デバイス（１００、２００）。
9. 前記横等方性抵抗器（Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄ；Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃ、Ｒ２ｄ）の少なくとも一部は、二重のＬ字形状で直列に接続された少なくとも４つの横抵抗片を備える、請求項７に記載の半導体集積デバイス（１００、２００）。
10. ａ）前記第１の横等方性センサ（２１）の２つの抵抗器（Ｒ１ａ、Ｒ１ｄ）は、第１の材料から作製され、前記第１の横等方性センサ（２１）の他の２つの抵抗器（Ｒ１ｂ、Ｒ１ｃ）は、第２の材料から作製され、前記第２の横等方性センサ（３１）の２つの抵抗器（Ｒ２ａ、Ｒ２ｄ）は、第３の材料から作製され、前記第２の横等方性センサ（３１）の他の２つの抵抗器（Ｒ２ｂ、Ｒ２ｃ）は、第４の材料から作製され、前記第１の材料、前記第２の材料、前記第３の材料、及び前記第４の材料のうちの少なくとも３つは、異なる材料であるように、又は、
    ｂ）前記第１の横等方性センサ（２１）の前記抵抗器のうちの２つ（Ｒ１ａ、Ｒ１ｄ）は、ｐウェル抵抗器であり、前記第１の横等方性センサ（２１）の前記抵抗器のうちの他の２つ（Ｒ１ｂ、Ｒ１ｃ）は、ｐポリ抵抗器であり、前記第２の横等方性センサ（３１）の前記抵抗器のうちの２つ（Ｒ２ａ、Ｒ２ｄ）は、高度にドープされたｐ型（ｐ−ｄｉｆｆ）抵抗器であり、前記第２の横等方性センサ（３１）の前記抵抗器のうちの他の２つ（Ｒ２ｂ、Ｒ２ｃ）は、高度にドープされたｎ型（ｎ−ｄｉｆｆ）抵抗器であるように、又は、
    ｃ）前記第１の横等方性センサ（２１）の前記抵抗器のうちの２つ（Ｒ１ａ、Ｒ１ｄ）は、高度にドープされたｐ型（ｐ−ｄｉｆｆ）抵抗器であり、前記第１の横等方性センサ（２１）の前記抵抗器のうちの他の２つ（Ｒ１ｂ、Ｒ１ｃ）は、ｐポリ抵抗器であり、前記第２の横等方性センサ（３１）の前記抵抗器のうちの２つ（Ｒ２ａ、Ｒ２ｄ）は、高度にドープされたｎ型（ｎ−ｄｉｆｆ）抵抗器であり、前記第２の横等方性センサ（３１）の前記抵抗器のうちの他の２つ（Ｒ２ｂ、Ｒ２ｃ）は、高度にドープされたｐ型（ｐ−ｄｉｆｆ）抵抗器であるように、又は、
    ｄ）前記第１の横等方性センサ（２１）の前記抵抗器のうちの２つ（Ｒ１ａ、Ｒ１ｄ）は、ｎウェル抵抗器であり、前記第１の横等方性センサ（２１）の前記抵抗器のうちの他の２つ（Ｒ１ｂ、Ｒ１ｃ）は、ｐポリ抵抗器であり、前記第２の横等方性センサ（３１）の前記抵抗器のうちの２つ（Ｒ２ａ、Ｒ２ｄ）は、高濃度ドープされたｎ型（ｎ−ｄｉｆｆ）抵抗器であり、前記第２の横等方性センサ（３１）の前記抵抗器のうちの他の２つ（Ｒ２ｂ、Ｒ２ｃ）は、高濃度ドープされたｐ型（ｐ−ｄｉｆｆ）抵抗器であるように、前記抵抗器の材料が選択される、請求項７〜９のいずれかに記載の半導体集積デバイス。
11. −前記半導体集積デバイスは、仮想円上に位置付けられた、ある数（Ｎ個）の少なくとも２つのホール素子と、前記仮想円の内部に位置付けられた単一の第１の横等方性センサ（２１）と、前記同じ数（Ｎ個）の第２の横等方性センサ（３１）とを備え、各々は、前記ホール素子のうちの１つの周囲に配置されている、請求項１〜１０のいずれかに記載の半導体集積デバイス（１００、２００）。
12. −前記半導体集積デバイスは、ある数（Ｎ個）の少なくとも２つのホール素子（１１）を備え、各ホール素子は、前記ホール素子の周囲に配置された対応する第１の横等方性センサ（２１）及び対応する第２の横等方性センサ（３１）を有する、請求項１〜１１のいずれかに記載の半導体集積デバイス（１００、２００）。
13. 請求項１に従属する場合の請求項１〜１２のいずれかに記載の半導体デバイス（１００、２００）を使用して、機械的応力に関して及び温度に関して補償された磁界強度を測定する方法（１４００）であって、
    −前記少なくとも１つのホール素子（１１）からホール信号（Ｖｈ）を取得する工程と、
    −前記第１の横等方性センサ（２１）から第１のセンサ信号（Ｖｓｅｎｓ１）を取得する工程と、
    −前記第２の横等方性センサ（３１）から第２のセンサ信号（Ｖｓｅｎｓ２）を取得する工程と、
    −３つのデジタル値（ＶＨ、Ｖ１、Ｖ２）を取得するように前記ホール信号並びに前記第１のセンサ信号及び前記第２のセンサ信号をデジタル化する工程と、
    −２つのみのパラメータ（Ｖ１、Ｖ２）を含み所定の係数（φ_ｉｊ、η_ｉｊ、Ｖ１ｏ、Ｖ２ｏ）を有するｎ次多項式である補正式（ＣＦ、ＣＦｂ）を使用して、応力補償され温度補償されたホール値（ＶＨｃｏｍｐ）を計算する工程と、を含む、方法。