JP6364368B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6364368B2 JP6364368B2 JP2015051995A JP2015051995A JP6364368B2 JP 6364368 B2 JP6364368 B2 JP 6364368B2 JP 2015051995 A JP2015051995 A JP 2015051995A JP 2015051995 A JP2015051995 A JP 2015051995A JP 6364368 B2 JP6364368 B2 JP 6364368B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- carbon content
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000005530 etching Methods 0.000 claims description 80
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 66
- 229910052799 carbon Inorganic materials 0.000 claims description 66
- 239000007789 gas Substances 0.000 claims description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 56
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 17
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 15
- 239000000460 chlorine Substances 0.000 claims description 14
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 12
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052794 bromium Inorganic materials 0.000 claims description 12
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 11
- 229910052801 chlorine Inorganic materials 0.000 claims description 11
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 40
- 125000004429 atom Chemical group 0.000 description 15
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 8
- 239000011162 core material Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Description
本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置を製造する際には、半導体装置を構成する層や、エッチング用のマスク層や犠牲層として、様々な絶縁膜が使用される。このような絶縁膜の代表例は、シリコン酸化膜やシリコン窒化膜である。基板上にシリコン酸化膜とシリコン窒化膜が形成されている場合に、シリコン酸化膜およびシリコン窒化膜のいずれかを選択的にエッチングすることは容易である。しかしながら、基板上に異なる種類の複数のシリコン酸化膜が形成されている場合に、これらのシリコン酸化膜のいずれかを選択的にエッチングすることは困難である。
異なる種類の複数のシリコン酸化膜のいずれかを選択的にエッチングすることが可能な半導体装置の製造方法を提供する。
一の実施形態によれば、半導体装置の製造方法は、基板上に、第１の炭素含有率を有する第１のシリコン酸化膜を形成することを含む。さらに、前記方法は、前記第１のシリコン酸化膜上に、前記第１の炭素含有率と異なる第２の炭素含有率を有する第２のシリコン酸化膜を形成することを含む。さらに、前記方法は、臭素または塩素を含有するガスを使用して、前記第１または第２のシリコン酸化膜を選択的にエッチングすることを含む。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１および図２は、第１実施形態の半導体装置の製造方法を示す断面図である。本方法においては、二重側壁転写プロセスが実行される。本方法は例えば、ＮＡＮＤフラッシュメモリ用のＬ／Ｓ（ラインアンドスペース）パターンを形成するために使用される。
図１および図２は、第１実施形態の半導体装置の製造方法を示す断面図である。本方法においては、二重側壁転写プロセスが実行される。本方法は例えば、ＮＡＮＤフラッシュメモリ用のＬ／Ｓ（ラインアンドスペース）パターンを形成するために使用される。
まず、基板１上に、第１の被加工膜２、第２の被加工膜３、マスク層４、およびレジスト膜５を順に形成する（図１(ａ)）。次に、リソグラフィおよびエッチングにより、レジスト膜５から複数のレジストパターン５ａを形成する（図１(ａ)）。
基板１の例は、シリコン基板などの半導体基板である。図１(ａ)は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、基板１と第１の被加工膜２との位置関係は、基板１が第１の被加工膜２の下方に位置していると表現される。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
第１の被加工膜２の例は、アモルファスシリコン層である。第１の被加工膜２は、基板１上に直接形成されてもよいし、基板１上に他の層を介して形成されてもよい。
第２の被加工膜３の例は、ＣＶＤ（Chemical Vapor Deposition）により形成される炭素膜である。本実施形態の第２の被加工膜３は、二重側壁転写プロセスの下部芯材として使用される。
マスク層４の例は、シリコン酸化膜である。具体的には、本実施形態のマスク層４は、ＳＯＧ（Spin on Glass）膜であり、マスク層４を形成するための塗布液を第２の被加工膜３に塗布して形成される。そのため、本実施形態のマスク層４は、第２の被加工膜３から溶け込んだ炭素を含有している。以下、マスク層４の炭素含有率を、第１の炭素含有率と呼ぶ。第１の炭素含有率は、マスク層４内の全原子の個数に対するマスク層４内の全炭素原子の個数の割合である。マスク層４は、第１のシリコン酸化膜の例である。
レジスト膜５は、ポジ型でもネガ型でもよい。本実施形態のレジスト膜５は、二重側壁転写プロセスの上部芯材として使用される。レジストパターン５ａは、第１のパターンの例である。
次に、基板１の全面に側壁膜６を形成する（図１(ｂ)）。その結果、レジストパターン５ａの側面および上面やマスク層４の上面に、側壁膜６が形成される。本実施形態の側壁膜６の膜厚は、上述のＬ／Ｓパターンのピッチ程度の値に調整される。
側壁膜６の例は、シリコン酸化膜である。具体的には、本実施形態の側壁膜６は、低温プロセスのＣＶＤにより形成されるＵＬＴ−ＳｉＯ２膜である。本実施形態の側壁膜６は、炭素を含有していないか、または微量な炭素を含有している。以下、側壁膜６の炭素含有率を、第２の炭素含有率と呼ぶ。第２の炭素含有率は、側壁膜６内の全原子の個数に対する側壁膜６内の全炭素原子の個数の割合である。側壁膜６は、第２のシリコン酸化膜の例である。
本実施形態のマスク層４は、側壁膜６よりも高濃度に炭素を含有している。よって、本実施形態の第２の炭素含有率は、第１の炭素含有率と異なっており、具体的には、第１の炭素含有率よりも低くなっている。本実施形態の第１の炭素含有率は、５％以上であり、望ましくは１０％以上である。本実施形態の第２の炭素含有率は、５％未満であり、望ましくは１％以下である。なお、側壁膜６が炭素を含有していない場合、第２の炭素含有率は０％である。
次に、エッチバックにより側壁膜６を加工する（図２(ａ)）。その結果、レジストパターン５ａの側面に、複数の側壁パターン６ａが形成される。側壁パターン６ａは、第２のパターンの例である。次に、プラズマを使用してレジスト膜５を除去する（図２(ａ)）。このプラズマの例は、酸素プラズマである。
次に、側壁パターン６ａをマスクとして使用して、マスク層４と第２の被加工膜３をエッチングする（図２(ｂ)）。その結果、側壁パターン６ａが第２の被加工膜３に転写され、第２の被加工膜３から複数の芯材パターン３ａが形成される。このエッチングの際に、側壁膜６やマスク層４は、完全に除去されてもよいし、部分的に残存してもよい。図２(ｂ)では、側壁膜６が完全に除去され、マスク層４が部分的に残存している。
図２(ｂ)のエッチングは、臭素または塩素を含有するガスを使用して行われる。このようなガスの例は、ＨＢｒ（臭化水素）ガス、ＨＣｌ（塩化水素）ガス、Ｂｒ２（臭素）ガス、Ｃｌ２（塩素）ガスなどである。図２(ｂ)のエッチングは例えば、臭素または塩素を含有するガスとＯ２（酸素）ガスとを含む混合ガスをプラズマ化することで行われる。
実験の結果、臭素または塩素を含有するガスを使用してシリコン酸化膜をエッチングする場合、シリコン酸化膜の炭素含有率が増大すると、シリコン酸化膜のエッチングレートが上昇することが判明した。よって、図２(ｂ)のエッチングでは、側壁膜６（第２のシリコン酸化膜）をマスクとして、マスク層４（第１のシリコン酸化膜）を選択的にエッチングすることができる。理由は、第１の炭素含有率が第２の炭素含有率よりも高く、マスク層４のエッチングレートが側壁膜６のエッチングレートよりも高いからである。
一般に、シリコン酸化膜のエッチングは、ＣＸＨＹＦＺ分子を含むＣＦ系ガスを使用して行われる。ここで、Ｃは炭素を表し、Ｈは水素を表し、Ｆはフッ素を表す。また、Ｘは１以上の整数であり、Ｙは０以上の整数であり、Ｚは１以上の整数である。ＣＦ系ガスのＣ原子はシリコン酸化膜のＯ原子と反応し、ＣＦ系ガスのＦ原子はシリコン酸化膜のＳｉ原子と反応する。
一方、本実施形態のマスク層４は、炭素を含有しているため、炭素を含有しないガスを使用してエッチング可能である。よって、本実施形態のマスク層４は、ＣＸＨＹＦＺ分子を含まないガスを使用してエッチングされる。
ただし、本実施形態のマスク層４は、臭素または塩素を含有するガスとＣＦ系ガスとを含む混合ガスを使用してエッチングしてもよい。このＣＦ系ガスは例えば、マスク層４のエッチングレートの調整用に添加され得る。この場合でも、異なる種類の複数のシリコン酸化膜間のエッチング選択比を大きく低下させることがないように、これらの混合ガスに占めるＣＦ系ガスのモル比率は、５％以下とすることが望ましい。
図２(ｂ)の工程の後、芯材パターン３ａの側面に複数の側壁パターンが形成される。次に、これらの側壁パターンをマスクとして使用して、第１の被加工膜２がエッチングされる。その結果、これらの側壁パターンが第１の被加工膜２に転写され、第１の被加工膜２から複数のラインパターンが形成される。このようにして、本実施形態の半導体装置が製造される。
図３は、第１実施形態でＨＢｒガスを使用した場合のエッチングレートを示したグラフである。
図３(ａ)は、炭素含有率が数ａｔｏｍ％（５ａｔｏｍ％未満）のＴＥＯＳ（Tetraethyl Orthosilicate）膜のエッチングレートを示す。図３(ｂ)は、炭素含有率が７ａｔｏｍ％のＳＯＧ膜のエッチングレートを示す。図３(ｃ)は、炭素含有率が１２ａｔｏｍ％のＳＯＧ膜のエッチングレートを示す。これらの膜のエッチングは、ＨＢｒガスを使用して行った。
図３(ａ)の横軸は、基板１上のＸ座標およびＹ座標を表す。図３(ａ)の曲線ＣＸ、ＣＹはそれぞれ、基板１上の点におけるＸ方向とＹ方向のエッチングレートの変化を表す。図３(ａ)の直線Ｃは、曲線ＣＸ、ＣＹを近似した直線を表す。これは、図３(ｂ)および図３(ｃ)や以降の図でも同様である。
図３(ａ)〜図３(ｃ)から、シリコン酸化膜の炭素含有率が増大すると、シリコン酸化膜のエッチングレートが上昇することが分かる。例えば、図３(ａ)のＴＥＯＳ膜を側壁膜６として使用し、図３(ｃ)のＳＯＧ膜をマスク層４として使用する場合、図２(ｂ)のエッチングでは４程度のエッチング選択比が実現される。
図４は、第１実施形態でＣｌ２ガスを使用した場合のエッチングレートを示したグラフである。
図４(ａ)〜図４(ｃ)はそれぞれ、炭素含有率が数ａｔｏｍ％（５ａｔｏｍ％未満）のＴＥＯＳ膜、炭素含有率が７ａｔｏｍ％のＳＯＧ膜、炭素含有率が１２ａｔｏｍ％のＳＯＧ膜のエッチングレートを示す。図４(ａ)〜図４(ｃ)から、シリコン酸化膜の炭素含有率が増大すると、シリコン酸化膜のエッチングレートが上昇することが分かる。
図５は、第１実施形態でＣＦ系ガスを使用した場合のエッチングレートを示したグラフである。
図５(ａ)は、炭素含有率が９ａｔｏｍ％のＳＯＧ膜のエッチングレートを示す。図５(ｂ)は、炭素含有率が１６ａｔｏｍ％のＳＯＧ膜のエッチングレートを示す。図５(ａ)および図５(ｂ)では、シリコン酸化膜の炭素含有率が増大すると、シリコン酸化膜のエッチングレートが低下している。
図６は、第１実施形態でＨＢｒガスと共にＯ２ガスを使用した場合のエッチングレートを示したグラフである。
図６(ａ)は、Ｏ２ガスの流量が０ｓｃｃｍの場合のエッチングレートを示す。図６(ｂ)は、Ｏ２ガスの流量が３ｓｃｃｍの場合のエッチングレートを示す。図６(ｃ)は、Ｏ２ガスの流量が１０ｓｃｃｍの場合のエッチングレートを示す。図６(ａ)〜図６(ｃ)のエッチング対象は、レジスト膜である。図６(ａ)〜図６(ｃ)から、ＨＢｒガスとＯ２ガスとを含む混合ガスを使用してレジスト膜をエッチングする場合、エッチングレートはＯ２ガスの流量の増加に伴い増加することが分かる。
図７は、第１実施形態でＨＢｒガスと共にＯ２ガスを使用した場合のエッチングレートを示したグラフである。
図７(ａ)は、Ｏ２ガスの流量が０ｓｃｃｍの場合のエッチングレートを示す。図７(ｂ)は、Ｏ２ガスの流量が３ｓｃｃｍの場合のエッチングレートを示す。図７(ｃ)は、Ｏ２ガスの流量が１０ｓｃｃｍの場合のエッチングレートを示す。図７(ａ)〜図７(ｃ)のエッチング対象は、ＴＥＯＳ膜である。図７(ａ)〜図７(ｃ)から、ＨＢｒガスとＯ２ガスとを含む混合ガスを使用してＴＥＯＳ膜をエッチングする場合、エッチングレートはＯ２ガスの流量の増加に伴い減少することが分かる。
Ｏ２ガスの流量が増加すると、ＴＥＯＳ膜をエッチングするエッチングチャンバ内のＨＢｒガスの量が減少する。よって、図７(ａ)〜図７(ｃ)の結果は、Ｏ２ガスの流量が増加すると、エッチングチャンバ内のＨＢｒガスの量が減少し、エッチングレートが低下することを示している。よって、この結果は、ＴＥＯＳ膜のエッチングにＨＢｒガスが寄与することや、ＴＥＯＳ膜のエッチングレートをＯ２ガスの流量により調整できることを示している。
図８および図９は、第１実施形態におけるイオンエネルギーとエッチングレートとの関係を示したグラフである。
図８(ａ)および図８(ｂ)のエッチング対象は、炭素含有率が数ａｔｏｍ％のＴＥＯＳ膜である。図８(ａ)は、エッチング時のイオンエネルギーが１００Ｗの場合のエッチングレートを示す。図８(ｂ)は、エッチング時のイオンエネルギーが３００Ｗの場合のエッチングレートを示す。
図９(ａ)および図９(ｂ)のエッチング対象は、炭素含有率が７ａｔｏｍ％のＳＯＧ膜である。図９(ａ)は、エッチング時のイオンエネルギーが１００Ｗの場合のエッチングレートを示す。図９(ｂ)は、エッチング時のイオンエネルギーが３００Ｗの場合のエッチングレートを示す。
例えば、図８(ａ)のＴＥＯＳ膜を側壁膜６として使用し、図９(ａ)のＳＯＧ膜をマスク層４として使用する場合には、図２(ｂ)のエッチングにて２程度のエッチング選択比が実現される。
一方、図８(ｂ)のＴＥＯＳ膜を側壁膜６として使用し、図９(ｂ)のＳＯＧ膜をマスク層４として使用する場合には、図２(ｂ)のエッチングにて６程度のエッチング選択比が実現される。
このことから、図２(ｂ)の工程においてイオンエネルギーを増加させると、エッチング選択比が増加することが分かる。
以上のように、本実施形態においては、第２の炭素含有率を有する側壁膜６（第２のシリコン酸化膜）をマスクとして使用して、第１の炭素含有率を有するマスク層４（第１のシリコン酸化膜）をエッチングする。本実施形態においては、臭素または塩素を含有するガスを使用してこのエッチングを実行する。
よって、本実施形態によれば、これらのシリコン酸化膜のうちのマスク層４を選択的にエッチングすることが可能となる。よって、本実施形態によれば、側壁パターン６ａを寸法制御性良く転写することが可能となる。
（第２実施形態）
図１０は、第２実施形態の半導体装置の製造方法を示す断面図である。本方法においては、炭素含有率の変化によるエッチングレートの変化を利用して低誘電率膜（ｌｏｗ−ｋ膜）のエッチングが行われる。ｌｏｗ−ｋ膜は、通常のシリコン酸化膜よりも低い誘電率を有する絶縁膜である。
図１０は、第２実施形態の半導体装置の製造方法を示す断面図である。本方法においては、炭素含有率の変化によるエッチングレートの変化を利用して低誘電率膜（ｌｏｗ−ｋ膜）のエッチングが行われる。ｌｏｗ−ｋ膜は、通常のシリコン酸化膜よりも低い誘電率を有する絶縁膜である。
まず、基板１１上に、複数の配線１２ａを含む配線層１２を形成する（図１０(ａ)）。基板１１の詳細は、基板１と同様である。本実施形態の配線層１２は、基板１１上に層間絶縁膜などを介して形成される。
次に、基板１１上に、配線層１２を覆うように第１の被加工膜１３、第２の被加工膜１４、およびマスク層１５を順に形成する（図１０(ａ)）。本実施形態の第１の被加工膜１３は、第１の炭素含有率を有するシリコン酸化膜である。本実施形態の第２の被加工膜１４は、第１の炭素含有率よりも高い第２の炭素含有率を有するシリコン酸化膜である。よって、本実施形態の第２の被加工膜１４は、第１の被加工膜１３よりも高濃度に炭素を含有している。本実施形態の第２の被加工膜１４の例は、ｌｏｗ−ｋ膜に相当するシリコン酸化膜である。次に、リソグラフィおよびエッチングにより、マスク層１５に複数の開口部Ｈを形成する（図１０(ａ)）。
次に、マスク層１５をマスクとして使用し、かつ第１の被加工膜１３をエッチングストッパとして使用して、第２の被加工膜１４をエッチングする（図１０(ｂ)）。その結果、開口部Ｈが第２の被加工膜１４を貫通し、開口部Ｈの底面が配線層１２上に位置する第１の被加工膜１３の上面に到達する。
図１０(ｂ)のエッチングは、臭素または塩素を含有するガスを使用して行われる。上述のように、臭素または塩素を含有するガスを使用してシリコン酸化膜をエッチングする場合、シリコン酸化膜の炭素含有率が増大すると、シリコン酸化膜のエッチングレートが上昇する。よって、図１０(ｂ)のエッチングでは、第１の被加工膜１３（第１のシリコン酸化膜）をストッパとして、第２の被加工膜１４（第２のシリコン酸化膜）を選択的にエッチングすることができる。理由は、第２の炭素含有率が第１の炭素含有率よりも高く、第２の被加工膜１４のエッチングレートが第１の被加工膜１３のエッチングレートよりも高いからである。
このように、本実施形態によれば、これらのシリコン酸化膜のうちの第２の被加工膜１４を選択的にエッチングすることが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な方法は、その他の様々な形態で実施することができる。また、本明細書で説明した方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板、２：第１の被加工膜、３：第２の被加工膜、３ａ：芯材パターン、
４：マスク層、５：レジスト膜、５ａ：レジストパターン、
６：側壁膜、６ａ：側壁パターン、
１１：基板、１２：配線層、１２ａ：配線、
１３：第１の被加工膜、１４：第２の被加工膜、１５：マスク層
４：マスク層、５：レジスト膜、５ａ：レジストパターン、
６：側壁膜、６ａ：側壁パターン、
１１：基板、１２：配線層、１２ａ：配線、
１３：第１の被加工膜、１４：第２の被加工膜、１５：マスク層
Claims (7)
- 基板上に、炭素を含有する第１膜を形成し、
前記第１膜上に、第１の炭素含有率を有する第１のシリコン酸化膜を形成し、
前記第１のシリコン酸化膜上に、前記第１の炭素含有率と異なる第２の炭素含有率を有する第２のシリコン酸化膜を形成し、
臭素または塩素を含有するガスを使用して、前記第１または第２のシリコン酸化膜を選択的にエッチングし、
前記エッチング後に前記第１膜を加工する、
ことを含む半導体装置の製造方法。 - 前記第２の炭素含有率は、前記第１の炭素含有率よりも低く、
前記エッチングでは、前記第２のシリコン酸化膜をマスクとして使用して、前記第１のシリコン酸化膜をエッチングし、
前記加工では、前記第１および第２のシリコン酸化膜の少なくともいずれかをマスクとして使用して、前記第１膜を加工する、
請求項１に記載の半導体装置の製造方法。 - 前記第２のシリコン酸化膜は、炭素を含有する、請求項１または２に記載の半導体装置の製造方法。
- 基板上に、第１の炭素含有率で炭素を含有する第１のシリコン酸化膜を形成し、
前記第１のシリコン酸化膜上に、前記第１の炭素含有率と異なる第２の炭素含有率で炭素を含有する第２のシリコン酸化膜を形成し、
臭素または塩素を含有するガスを使用して、前記第１または第２のシリコン酸化膜を選択的にエッチングする、
ことを含む半導体装置の製造方法。 - 前記第２の炭素含有率は、前記第１の炭素含有率よりも高く、
前記エッチングでは、前記第１のシリコン酸化膜をストッパとして使用して、前記第２のシリコン酸化膜をエッチングする、
請求項４に記載の半導体装置の製造方法。 - 前記第１および第２の炭素含有率の一方は、５％未満であり、
前記第１および第２の炭素含有率の他方は、５％以上である、
請求項１から５のいずれか１項に記載の半導体装置の製造方法。 - 前記ガスは、臭化水素ガス、塩化水素ガス、臭素ガス、または塩素ガスを含有する、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015051995A JP6364368B2 (ja) | 2015-03-16 | 2015-03-16 | 半導体装置の製造方法 |
| US14/833,706 US20160276166A1 (en) | 2015-03-16 | 2015-08-24 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015051995A JP6364368B2 (ja) | 2015-03-16 | 2015-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016174013A JP2016174013A (ja) | 2016-09-29 |
| JP6364368B2 true JP6364368B2 (ja) | 2018-07-25 |
Family
ID=56925429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015051995A Active JP6364368B2 (ja) | 2015-03-16 | 2015-03-16 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160276166A1 (ja) |
| JP (1) | JP6364368B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021040008A (ja) * | 2019-09-02 | 2021-03-11 | キオクシア株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052135A1 (en) * | 1998-04-02 | 1999-10-14 | Applied Materials, Inc. | Method for etching low k dielectrics |
| JP2001110780A (ja) * | 1999-10-07 | 2001-04-20 | Nec Corp | 半導体装置の製造方法 |
| JP4014456B2 (ja) * | 2002-06-19 | 2007-11-28 | 株式会社日立ハイテクノロジーズ | エッチング処理方法 |
| JP2004071774A (ja) * | 2002-08-05 | 2004-03-04 | Tokyo Electron Ltd | マルチチャンバシステムを用いたプラズマ処理方法 |
| JP5391594B2 (ja) * | 2008-07-02 | 2014-01-15 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2015
- 2015-03-16 JP JP2015051995A patent/JP6364368B2/ja active Active
- 2015-08-24 US US14/833,706 patent/US20160276166A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016174013A (ja) | 2016-09-29 |
| US20160276166A1 (en) | 2016-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101991198B1 (ko) | 직사각형 프로파일을 갖는 스페이서 및 그 형성 방법 | |
| CN110520963B (zh) | 半导体器件制造中的氧化锡膜 | |
| JP7334166B2 (ja) | パターニングにおける酸化スズマンドレル | |
| TW201935560A (zh) | 用於間隔件界定圖案化之垂直間隔件的形成方法 | |
| JP6514138B2 (ja) | 半導体装置の製造方法 | |
| JP7320085B2 (ja) | 交互のエッチングプロセスおよび不動態化プロセス | |
| CN104124203A (zh) | 互连结构的形成方法 | |
| US9564342B2 (en) | Method for controlling etching in pitch doubling | |
| JP6364368B2 (ja) | 半導体装置の製造方法 | |
| US9653303B2 (en) | Method of manufacturing semiconductor device | |
| US20150241785A1 (en) | Method of manufacturing semiconductor device | |
| CN113892168A (zh) | 蚀刻停止层 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US9287133B2 (en) | Hard mask removal scheme | |
| TWI838003B (zh) | 半導體裝置製造中之氧化錫膜 | |
| JP2023552977A (ja) | 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170307 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6364368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |